KR20000025114A - 반도체소자의 콘택플러그형성방법 - Google Patents

반도체소자의 콘택플러그형성방법 Download PDF

Info

Publication number
KR20000025114A
KR20000025114A KR1019980042058A KR19980042058A KR20000025114A KR 20000025114 A KR20000025114 A KR 20000025114A KR 1019980042058 A KR1019980042058 A KR 1019980042058A KR 19980042058 A KR19980042058 A KR 19980042058A KR 20000025114 A KR20000025114 A KR 20000025114A
Authority
KR
South Korea
Prior art keywords
contact plug
etching
forming
layer
film
Prior art date
Application number
KR1019980042058A
Other languages
English (en)
Inventor
한진수
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019980042058A priority Critical patent/KR20000025114A/ko
Publication of KR20000025114A publication Critical patent/KR20000025114A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 금속배선을 형성하는 방법에 관한 것으로서, 특히, 반도체기판의 상부면에 필드산화막을 형성하고, 게이트산화막, 폴리실리콘층을 식각하여 게이트전극을 형성한 후 측면부에 스페이서를 형성하는 단계와; 상기 반도체기판의 활성영역에 정션영역을 형성하고, 패터닝된 제1감광막을 식각장벽으로 하여 필드산화막 일부를 식각한 후 이온을 주입하는 단계와; 상기 제1감광막을 제거하고 층간절연막을 적층한 후에 제2감광막을 적층하여 식각으로 콘택플러그형성부위를 노출시켜 정션영역을 개방시키는 단계와; 상기 제2감광막을 제거한 후에 콘택플러그형성부위에 금속층을 몰입시켜 식각으로 콘택플러그를 형성하는 단계로 이루어진 것을 특징으로 하는 반도체소자의 금속배선형성방법인 바, 층간절연막의 벽면에 형성되는 잔류물질로 인한 누설전류가 발생되는 것을 방지하여 반도체소자의 전기적인 특성을 향상시키도록 하는 매우 유용하고 효과적인 발명이다.

Description

반도체소자의 콘택플러그형성방법
본 발명은 반도체소자에서 콘택플러그를 형성하는 방법에 관한 것으로서, 특히, 정션영역 형성을 위한 이온을 반도체기판에 주입한 후에 층간절연막을 적층하여 감광막으로 콘택플러그형성부위를 갖도록 층간절연막을 식각하고 그 곳으로 금속층을 몰입시켜 콘택플러그를 형성하므로 층간절연막의 벽면에 형성되는 잔류물질로 인한 누설전류가 발생되는 것을 방지하도록 하는 반도체소자의 콘택플러그형성방법에 관한 것이다.
일반적으로, 반도체소자를 제조하는 방법에서 상,하부간에 전기적으로 전도선의 역할을 하는 콘택플러그(Contact Plug)가 다층으로 형성되는 경우에 그 사이를 절연시키기 위한 층간절연막이 많이 사용되고 있으며, 그 층간절연막을 콘택부위를 갖는 감광을 적층하여 그 부위를 식각하여 층간절연막에 콘택플러그가 형성될 부분에 콘택홀을 형성하고 그 내부에 금속층을 몰입하여 식각으로 콘택플러그를 형성하게 된다.
특히, 반도체장치가 점차적으로 발전하면서 작은 반도체칩에 많은 량의 정보를 기억시키기 위한 용량이 점차적으로 커짐에 따라 소자에서 형성되는 각종의 부분들의 간격들이 고집적화되는 추세에 있어서 그로 인하여 콘택홀부위와 하부층간의 오버랩(Over Lap) 마진 감소에 의하여 누설전류의 발생이 쉽게 되어진다.
도 1(a) 내지 도 1(c)는 종래의 일반적인 과도식각 누설부위를 갖으며 누설전류가 발생되는 반도체소자의 콘택플러그형성방법을 순차적으로 보인 도면이다.
도 1(a)는 반도체기판(1)에 필드산화막(1)을 형성한 후에 게이트산화막(3) 및 폴리실리콘층(4)을 적층하고 식각으로 게이트전극을 형성하고, 이 게이트전극의 측면부에 절연역할을 하는 스페이서(5)를 형성하게 되고, 상기한 전면에 층간절연막(8)을 전체적으로 적층한 후에 콘택플러그형성부위(9)를 갖도록 마스킹식각한 상태를 도시하고 있다.
이때, 상기 콘택플러그형성부위(9)를 식각하면서 정션영역(6)에 인접하여 있는 필드산화막(2)이 과도하게 식각되는 과도식각누설부위(7)가 형성되어진다.
도 1(b)는 활성영역의 정션영역(6)에 개방시키는 콘택부위를 갖는 감광막(10)을 적층한 후에 정션영역(6)의 과도식각누설부위(7)등에 누설방지를 위한 이온을 주입하는 상태를 도시하고 있다.
이때, 층간절연막(8)의 콘택플러그형성부위(9)의 깊이가 깊으므로 층간절연막(8)의 내벽면에 감광물질의 찌꺼기인 잔류물질이 하측부분에 가까워질수록 많이 형성되어지게 된다.
도 1(C)는 상기 층간절연막(8)의 콘택플러그형성부위(9)에 금속층을 적층한 후에 식각으로 정션영역(6)으로 연결되는 콘택플러그(14)를 형성한 상태를 도시하고 있다.
그런데, 상기한 바와 같이, 종래의 층간절연막(8)의 콘택플러그형성부위(9)에 과도식각누설부위(7)를 통하여 전류가 누설되는 것을 방지하기 위하여 이온을 주입할 때 잔류물질(12)이 층간절연막(8)의 콘택부위 벽면에 형성되므로 그 후 콘택플러그를 형성하여 사용하면서 잔류물질(12)이 콘택부위의 특성을 취약하게 하여 전류를 누설시키는 요인으로 작용하여 소자의 전기적인 특성이 약화되는 문제점을 지니고 있었다.
본 발명의 목적은 반도체기판에서 게이트전극을 형성한 후에 감광막을 적층하여 활성영역을 개방시킨 후에 그 개방된 부위를 통하여 과도식각누설부위 방지를 위한 이온을 주입한 후에 층간절연막을 적층하여 감광막으로 콘택플러그형성부위를 갖도록 층간절연막을 식각하고 그 곳으로 금속층을 몰입시켜 콘택플러그를 형성하므로 층간절연막의 벽면에 형성되는 찌꺼기로 인한 누설전류가 발생되는 것을 방지하는 것이 목적이다.
도 1(a) 내지 도 1(c)는 종래의 일반적인 과도식각 누설부위를 갖는 반도체소자의 콘택플러그형성방법을 순차적으로 보인 도면이고,
도 2(a) 내지 도 2(d)는 본 발명의 일실시예에 따른 누설을 방지하기 위한 반도체소자의 금속배선형성방법을 순차적으로 보인 도면이며,
도 3(a) 내지 도 3(d)는 본 발명에 따른 다른 실시예에 따른 누설을 방지하기 위한 반도체소자의 금속배선형성방법을 순차적으로 보인 도면이다.
*도면의 주요 부분에 대한 부호의 설명*
20,50 : 반도체기판 22,52 : 필드산화막
24,54 : 게이트산화막 26,56 : 폴리실리콘층
28,58 : 스페이서 30,60 : 정션영역
34,64 : 과도식각누설부위 36,66 : 제1감광막
38,68 : 층간절연막 40,70 : 제2감광막
42,72 : 콘택플러그형성부위 44,74 : 콘택플러그
이러한 목적은 반도체기판의 상부면에 필드산화막을 형성하고, 게이트산화막, 폴리실리콘층을 식각하여 게이트전극을 형성한 후 측면부에 스페이서를 형성하는 단계와; 상기 반도체기판의 활성영역에 정션영역을 형성하고, 패터닝된 제1감광막을 식각장벽으로 하여 필드산화막 일부를 식각한 후 이온을 주입하는 단계와; 상기 제1감광막을 제거하고 층간절연막을 적층한 후에 제2감광막을 적층하여 식각으로 콘택플러그형성부위를 노출시켜 정션영역을 개방시키는 단계와; 상기 제2감광막을 제거한 후에 콘택플러그형성부위에 금속층을 몰입시켜 식각으로 콘택플러그를 형성하는 단계로 이루어진 일시예에 따른 반도체소자의 금속배선형성방법을 제공함으로써 달성된다.
그리고, 본 고안의 목적은 반도체기판의 상부면에 필드산화막을 형성한 후 게이트산화막, 폴리실리콘층을 식각하여 게이트전극을 형성하고 측면부에 스페이서를 적층한 후 활성영역에 정션영역을 형성하는 단계와; 상기 결과물의 전면에 플러그절연막을 적층한 후 플러그절연막, 필드산화막을 식각하여 정션영역으로 개방되는 콘택부위를 형성하는 단계와; 상기 필드산화막에 패터닝된 제1감광막을 장벽으로 하여 정션영역에 이온을 주입하는 단계와; 상기 제1감광막을 제거하고 층간절연막을 적층한 후에 제2감광막을 적층하여 식각으로 콘택플러그형성부위를 노출시켜 정션영역을 개방시키는 단계와; 상기 제2감광막을 제거한 후에 금속배선형성부위에 금속층을 몰입시켜 식각으로 콘택플러그를 형성하는 단계로 이루어진 다른 실시예에 따른 반도체소자의 금속배선형성방법을 제공함으로써 달성된다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 일실시예에 대해 상세하게 설명하고자 한다.
도 2(a) 내지 도 2(d)는 본 발명의 일실시예에 따른 누설을 방지하기 위한 반도체소자의 콘택플러그형성방법을 순차적으로 보인 도면이다.
도 2(a)는 반도체기판(20)의 상부면에 필드산화막(22)을 형성한 후 게이트산화막(24), 폴리실리콘층(26)을 식각하여 게이트전극을 형성하고, 이 게이트전극의 측면부에 스페이서(28)를 형성한 후 반도체기판(20)에서 노출된 부분에 정션영역(30)을 형성하는 상태를 도시하고 있다.
도 2(b)는 상기 반도체기판(20)의 활성영역(Active Region)에 정션영역(30)을 형성한 후 정션영역(30)에 과도식각누설부위(34)가 형성될 부위가 개방되도록 패터닝된 제1감광막을 식각장벽으로 하여 필드산화막(22) 일부를 식각한 후 누설전류(Leackage Current)의 흐름을 방지하기 위하여 이온을 주입하는 상태를 도시하고 있다.
도 2(c)는 상기 제1감광막(36)을 제거하여 층간절연막(38)을 적층하고, 제2감광막(40)을 적층하여 식각으로 콘택플러그형성부위(42)를 노출시켜 정션영역(30)을 개방시키는 상태를 도시하고 있다.
도 2(d)는 상기 제2감광막(40)을 제거한 후에 콘택플러그형성부위(42)에 금속층을 몰입시켜 식각으로 콘택플러그(44)를 형성하는 상태를 도시하고 있다.
그래서, 반도체기판(20)에 이온을 먼저 주입한 후에 층간절연막(38)을 형성하므로 층간절연막(38)의 콘택플러그형성부위(42)의 내벽면에 이물질인 잔류물질이 잔존하지 않게 된다.
도 3(a) 내지 도 3(d)는 본 발명에 따른 다른 실시예에 따른 누설을 방지하기 위한 반도체소자의 콘택플러그형성방법을 순차적으로 보인 도면이다.
도 3(a)는 반도체기판(50)의 상부면에 필드산화막(52)을 형성한 후 게이트산화막(54), 폴리실리콘층(56)을 식각하여 게이트전극을 형성하고 측면부에 스페이서(58)를 적층하고, 활성영역에 정션영역(60)을 형성하는 상태를 도시하고 있다.
도 3(b)는 상기 결과물의 전면에 산화막 혹은 질화막으로 된 플러그절연막(62)을 적층한 후 마스킹식각으로 플러그절연막(62) 및 필드산화막(52)를 식각하여 정션영역(60)으로 개방되는 콘택부위(63)을 형성한 후에 상기 정션영역(60)에 과도식각누설부위(64)가 형성될 부위가 노출되도록 제1감광막(66)을 적층하여 누설전류의 흐름을 방지하기 위하여 정션영역(60)에 이온을 주입하는 상태를 도시하고 있다.
도 3(c)는 상기 제1감광막(66)을 제거하고 층간절연막(68)을 적층한 후에 제2감광막(70)을 적층하여 식각으로 콘택플러그형성부위(72)를 노출시켜 정션영역(60)을 개방시키는 상태를 도시하고 있다.
도 3(d)는 상기 제2감광막(70)을 제거한 후에 콘택플러그형성부위(72)에 금속층을 몰입시켜 마스킹식각으로 콘택플러그(74)를 형성하는 상태를 도시하고 있다.
상기한 바와 같이 본 발명에 따른 반도체소자의 콘택플러그형성방법을 이용하게 되면, 반도체기판에서 게이트전극을 형성한 후에 감광막을 적층하여 활성영역을 개방시킨 후에 그 개방된 부위를 통하여 과도식각누설부위 방지를 위한 이온을 주입한 후에 층간절연막을 적층하여 감광막으로 콘택플러그형성부위를 갖도록 층간절연막을 식각하고 그 곳으로 금속층을 몰입시켜 콘택플러그를 형성하므로 층간절연막의 벽면에 형성되는 잔류물질로 인한 누설전류가 발생되는 것을 방지하여 반도체소자의 전기적인 특성을 향상시키도록 하는 매우 유용하고 효과적인 발명이다.

Claims (4)

  1. 반도체기판의 상부면에 필드산화막을 형성하고, 게이트산화막, 폴리실리콘층을 식각하여 게이트전극을 형성한 후 측면부에 스페이서를 형성하는 단계와;
    상기 반도체기판의 활성영역에 정션영역을 형성하고, 패터닝된 제1감광막을 식각장벽으로 하여 필드산화막 일부를 식각한 후 이온을 주입하는 단계와;
    상기 제1감광막을 제거하고 층간절연막을 적층한 후에 제2감광막을 적층하여 식각으로 콘택플러그형성부위를 노출시켜 정션영역을 개방시키는 단계와;
    상기 제2감광막을 제거한 후에 콘택플러그형성부위에 금속층을 몰입시켜 식각으로 콘택플러그를 형성하는 단계로 이루어진 것을 특징으로 하는 반도체소자의 금속배선형성방법.
  2. 제 1 항에 있어서, 상기 제1감광막을 식각장벽으로 하여 필드산화막의 일부를 식각할 때 콘택플러그형성 예정부위의 활성영역이 노출되도록 필드산화막을 식각하는 것을 특징으로 하는 반도체소자의 콘택플러그형성방법.
  3. 반도체기판의 상부면에 필드산화막을 형성한 후 게이트산화막, 폴리실리콘층을 식각하여 게이트전극을 형성하고 측면부에 스페이서를 적층한 후 활성영역에 정션영역을 형성하는 단계와;
    상기 결과물의 전면에 플러그절연막을 적층한 후 플러그절연막, 필드산화막을 식각하여 정션영역으로 개방되는 콘택부위를 형성하는 단계와;
    상기 필드산화막에 패터닝된 제1감광막을 장벽으로 하여 정션영역에 이온을 주입하는 단계와;
    상기 제1감광막을 제거하고 층간절연막을 적층한 후에 제2감광막을 적층하여 식각으로 콘택플러그형성부위를 노출시켜 정션영역을 개방시키는 단계와;
    상기 제2감광막을 제거한 후에 금속배선형성부위에 금속층을 몰입시켜 식각으로 콘택플러그를 형성하는 단계로 이루어진 것을 특징으로 하는 반도체소자의 금속배선형성방법.
  4. 제 3 항에 있어서, 상기 플러그절연막은 산화막 혹은 질화막인 것을 특징으로 하는 반도체소자의 금속배선형성방법.
KR1019980042058A 1998-10-08 1998-10-08 반도체소자의 콘택플러그형성방법 KR20000025114A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980042058A KR20000025114A (ko) 1998-10-08 1998-10-08 반도체소자의 콘택플러그형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980042058A KR20000025114A (ko) 1998-10-08 1998-10-08 반도체소자의 콘택플러그형성방법

Publications (1)

Publication Number Publication Date
KR20000025114A true KR20000025114A (ko) 2000-05-06

Family

ID=19553360

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980042058A KR20000025114A (ko) 1998-10-08 1998-10-08 반도체소자의 콘택플러그형성방법

Country Status (1)

Country Link
KR (1) KR20000025114A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010096112A (ko) * 2000-04-17 2001-11-07 박종섭 디램셀 및 그의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010096112A (ko) * 2000-04-17 2001-11-07 박종섭 디램셀 및 그의 제조방법

Similar Documents

Publication Publication Date Title
KR940005729B1 (ko) 디램셀의 제조방법 및 구조
WO1983001152A1 (en) Process for making electrical contact to semiconductor substrate regions
KR20000025114A (ko) 반도체소자의 콘택플러그형성방법
KR100273678B1 (ko) 반도체메모리장치및그제조방법
KR100199370B1 (ko) 플래쉬 메모리 셀의 제조방법
TW406354B (en) A semiconductor device and a manufacturing process therefor
KR100273679B1 (ko) 매몰절연층을갖는반도체기판및그제조방법
KR20010065747A (ko) 반도체소자의 쇼트 방지구조 및 그 제조방법
KR100335130B1 (ko) 반도체 소자 및 그의 제조 방법
KR100451042B1 (ko) 반도체소자의콘택형성방법
KR100268806B1 (ko) 반도체소자및그제조방법
KR20020072984A (ko) 서로 다른 크기를 갖는 트렌치 격리 구조 및 이를형성하는 방법
KR100237013B1 (ko) 반도체 소자의 필드산화막 형성 방법
KR100351891B1 (ko) 반도체 소자 및 그의 제조 방법
KR0151126B1 (ko) 고집적 디램 셀에 적용되는 셀로우 트랜치 스택 커패시터의 제조방법
KR0172268B1 (ko) 반도체 소자의 제조방법
KR100549568B1 (ko) 반도체소자의 비트라인콘택홀 형성방법
KR20060000552A (ko) 리세스 채널 트랜지스터를 갖는 반도체 장치의 제조 방법
KR100313545B1 (ko) 트랜지스터 형성방법
KR20040008943A (ko) 반도체소자의 콘택 형성방법
KR100744690B1 (ko) 반도체 메모리 소자의 제조방법
KR0157975B1 (ko) 집적회로의 스택트 캐패시터 제조방법
KR100266026B1 (ko) 이피롬 트랜지스터 및 그의 제조방법
JP3224904B2 (ja) 半導体記憶装置及びその製造方法
KR100403353B1 (ko) 반도체소자의콘택홀형성방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination