KR100209597B1 - 반도체 소자의 배선 형성방법 - Google Patents

반도체 소자의 배선 형성방법 Download PDF

Info

Publication number
KR100209597B1
KR100209597B1 KR1019960071455A KR19960071455A KR100209597B1 KR 100209597 B1 KR100209597 B1 KR 100209597B1 KR 1019960071455 A KR1019960071455 A KR 1019960071455A KR 19960071455 A KR19960071455 A KR 19960071455A KR 100209597 B1 KR100209597 B1 KR 100209597B1
Authority
KR
South Korea
Prior art keywords
substrate
forming
wiring
metal layer
semiconductor device
Prior art date
Application number
KR1019960071455A
Other languages
English (en)
Other versions
KR19980052466A (ko
Inventor
박지수
변정수
Original Assignee
구본준
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체주식회사 filed Critical 구본준
Priority to KR1019960071455A priority Critical patent/KR100209597B1/ko
Publication of KR19980052466A publication Critical patent/KR19980052466A/ko
Application granted granted Critical
Publication of KR100209597B1 publication Critical patent/KR100209597B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures

Abstract

본 발명은 반도체 소자의 배선 형성방법에 관한 것으로, 특히 매몰층 실리사이드가 배선 역할을 하는 반도체 소자의 배선 형성방법에 관한 것이다.
이를위한 본 발명의 반도체 소자의 배선 형성방법은 기판에 배선이 형성될 영역을 정의하여 기판내에 복수개의 제1 매몰 금속층을 형성하는 공정과, 상기 기판에 소자 격리층으로 이용되는 필드 산화막을 형성하는 공정과, 상기 기판상에 게이트 전극을 형성하고, 상기 게이트 전극을 마스크로 통해 불순물 이온주입하여 기판에 소오스/드레인 영역을 형성하는 공정과, 상기 기판에 소오스/드레인 영역과 상기 제1 매몰 금속층을 전기적으로 연결하도록 상기 소오스/드레인 영역과 제1 매몰 금속층 사이에 제2 매몰 금속층을 형성하는 공정을 포함하여 이루어짐을 특징으로 한다.

Description

반도체 소자의 배선 형성방법
본 발명은 반도체 소자의 배선 형성방법에 관한 것으로, 특히 매몰층 실리사이드가 배선 역할을 하는 반도체 소자의 배선 형성방법에 관한 것이다.
이하, 첨부된 도면을 참조하여 종래의 반도체 소자의 배선 형성방법에 대하여 설명하면 다음과 같다.
제1a도 내지 제1c도는 종래의 반도체 소자의 배선 형성방법을 나타낸 단면도이다.
먼저, 제1a도에 도시한 바와같이 반도체 기판(1)에 활성영역을 정의하여 상기 활성영역 이외의 특징영역에 소자 격리층으로 이용되는 필드 산화막(2)을 형성한다. 그리고 상기 활성영역상에 복수개의 게이트 전극(3)을 형성한 후, 상기 게이트 전극(3)을 마스크로 하여 불순물 이온을 주입하여 기판(1)에 소오스/드레인 영역(4)을 형성한다.
이때, 상기 게이트 전극(3) 하부에는 게이트 절연막을 형성한다.
이어, 제1b에 도시한 바와같이 게이트 전극(3)을 포함한 기판(1) 전면에 절연층(5)을 형성한 후. 상기 절연층(5)상에 포토레지스트(6)를 증착하고 콘택영역을 정의하여 노광 및 현상공정을 통해 상기 포토레지스트(6)을 패터닝한다.
그리고 상기 패터닝된 포토레지스트(6)를 마스크로 하여 상기 소오스/드레인 영역(4)이 소정부분 노출되도록 상기 절연층(5)을 식각하여 복수개의 콘택홀(7)을 형성한다.
이어서, 제1c도에 도시한 바와같이 포토레지스트(6)를 제거하고, 콘택홀(7)을 포함한 절연층(5)상에 전도성이 높은 도전층(8)을 형성하여 각각의 고립된 소자를 전기적으로 연결한다. 이때, 소자를 연결하기 위한 배선은 절연층(5)과 도전층(8)은 소자의 상부에 형성되어 있다.
그러나 상기와 같은 종래의 반도체 소자 배선 형성방법에 있어서는 다음과 같은 문제점이 있었다.
첫째, 형성된 소자의 상부에 배선이 형성되므로 소자가 고집적화됨에 따라 배선이 다층화되어 이로인해 공정상의 어려움이 발생한다.
둘째, 콘택에서의 스텝 커버리지가 과도할 경우 이를 도전층으로 채우는데 어려움이 있다.
셋째, 소자 혹은 기판의 반도체가 소자 배선을 위한 도전층과 서로 접하게 될 때 상호간의 확산을 막기 위한 확산방지막을 형성해야한다.
넷째, 반도체 기판에 단차가 존재할 경우 이들간의 배선을 위해서는 평탄화 공정을 실시하여야 한다.
본 발명은 이와같은 문제점을 해결하기 위하여 안출한 것으로 반도체 기판에 금속 이온주입하여 기판내에 매몰된 전도층에 의해 소자를 전기적으로 연결하는 반도체 소자의 배선 형성방법을 제공하는데 그 목적이 있다.
제1a도 내지 제1c도는 종래의 반도체 소자의 배선 형성방법을 나타낸 공정 단면도.
제2a도 내지 제2d도는 본 발명의 반도체 소자의 배선 형성방법을 나타낸 공정 단면도.
* 도면의 주요부분에 대한 부호의 설명
20 : 기판 21 : 제1 포토레지스트 패턴
22 : 제1 매몰 금속층 23 : 필드 산화막
24 : 게이트 전극 25 : 소오스/드레인 영역
26 : 제2 포토레지스트 패턴 27 : 제2 금속 매몰층
상기와 같은 목적을 달성하기 위한 본 발명의 반도체 소자의 배선 형성방법은 기판에 배선이 형성될 영역을 정의하여 기판내에 복수개의 제1 매몰 금속층을 형성하는 공정과, 상기 기판에 소자 격리층으로 이용되는 필드 산화막을 형성하는 공정과, 상기 기판상에 게이트 전극을 형성하고, 상기 게이트 전극을 마스크로 통해 불순물 이온주입하여 기판에 소오스/드레인 영역을 형성하는 공정과, 상기 기판에 소오스/드레인 영역과 상기 제1 매몰 금속층을 전기적으로 연결하도록 상기 소오스/드레인 영역과 제1 매몰층 사이에 제2 매몰 금속층을 형성하는 공정을 포함하여 이루어짐을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 반도체 소자의 배선 형성방법에 대하여 보다 상세히 설명하면 다음과 같다.
제2a도 내지 제2d도는 본 발명의 반도체 소자의 배선 형성방법을 나타낸 공정 단면도이다.
제2a도에 도시한 바와같이 반도체 기판(20)상에 포토레지스트를 증착하고, 배선이 형성될 영역을 정의한 후, 노광 및 현상하여 제1 포토레지스트 패턴(21)을 형성한다. 그리고 상기 포토레지스트 패턴(21)을 마스크로 하여 금속을 이온주입하여 기판(20)에 제1 매몰층(22)을 형성한다.
이때, 상기 제1 매몰층(22)은 Co, Ti, Ni등 4∼6족의 금속을 높은 에너지로 이온주입하고 열처리한 금속-실리콘 화합물이며, 상기 제1 매몰층(22)의 깊이는 기판(20) 표면으로 부터 3000, 두께는 1000이다. 여기서 Co+의 경우 400KeV의 2e17/로 이온주입하고, 750에서 30초로 열처리 한다.
이어, 제2b도에 도시한 바와같이 제1 포토레지스트 패턴(21)을 제거하고, 상기 기판(20)에 활성영역을 정의하여 상기 활성영역 이외의 특정영역에 소자 격리층으로 이용되는 필드 산화막(23)을 형성한다. 이때, 소자 격리층으로 트랜치를 형성하여도 된다.
그리고 상기 활성영역상에 복수개의 게이트 전극(24)을 형성한 후, 상기 게이트 전극(24)을 마스크로 하여 불순물 이온을 주입하여 기판(20)에 소오스/드레인 영역(25)을 형성한다. 이때, 상기 게이트 전극(24) 하부에는 게이트 절연막을 형성한다.
이어서, 제2c도에 도시한 바와같이 게이트 전극(24)을 포함한 기판(20) 전면에 포토레지스트를 증착하고, 소오스/드레인 영역(25)의 소정부분이 노출되도록 상기 포토레지스트를 노광 및 현상하여 제2 포토레지스트 패턴(26)을 형성한다.
이어, 제2d도에 도시한 바와같이 제2 포토레지스트 패턴(26)을 마스크로 하여 금속이온을 주입하여 각각의 고립된 소자를 전기적으로 연결하도록 수직한 제2 매몰층(27)을 형성한 후, 상기 제2 포토레지스트 패턴(26)을 제거한다. 이때, 상기 제2 매몰층(27)은 특정한 전하량을 가지는 이온만을 주입하지 않고 여러가지 전하량을 가지는 이온을 주입하여 각각의 다른 전하량을 가지는 이온이 기판(20)내에 주입되는 깊이를 달리하도록 한다. 에를들어 Co의 경우 Co+, Co2+, Co3+에서 Co+만 분리하여 주입하지 않고 여러가지 전하량을 가지는 이온을 주입하며, 주입되는 이온의 에너지를 달리하여 복합이온을 주입한 후 열처리한다.
이상에서 설명한 바와같이 본 발명의 반도체 소자의 배선 형성방법은 다음과 같은 효과가 있다.
기판내에 선택적으로 형성된 매몰층이 배선 역할을 하므로 소자의 상부에 절연층과 금속을 이용한 배선에 비해 공정이 간단하고, 기판이나 소자간의 단차를 없애기 위한 평탄화 공정이 필요없다.
또한 금속과 기판간의 확산 방지막의 형성이 불필요하다.

Claims (6)

  1. 기판에 배선이 형성될 영역을 정의하여 기판내에 복수개의 제1 매몰층을 형성하는 공정과; 상기 기판에 소자 격리층으로 이용되는 필드 산화막을 형성하는 공정과; 상기 기판상에 게이트 전극을 형성하고, 상기 게이트 전극을 마스크로 통해 불순물 이온주입하여 기판에 소오스/드레인 영역을 형성하는 공정과; 상기 기판에 소오스/드레인 영역과 상기 제1 매몰 금속층을 전기적으로 연결하도록 상기 소오스/드레인 영역과 제1 매몰 금속층 사이에 제2 금속층을 형성하는 공정을 포함하여 이루어짐을 특징으로 하는 반도체 소자의 배선 형성방법.
  2. 제1항에 있어서, 제1 매몰 금속층은 Co, Ti, Ni등의 4∼6족 금속을 사용하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  3. 제2항에 있어서, 상기 제1 매몰 금속층에 Co+를 사용하는 경우, 400KeV와 2e17/로 이온주입하고 750에서 30초로 열처리 하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  4. 제1항에 있어서, 상기 제1 매몰 금속층의 깊이는 3000, 두께는 1000으로 형성하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  5. 제1항에 있어서, 상기 소자 격리영역으로 이용되는 필드 산화막 대신 트랜치를 형성하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  6. 제1항에 있어서, 상기 제2 매몰 금속층은 각각의 다른 전하량을 가지는 복합이온이 기판내에 깊이를 달리하며 형성하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
KR1019960071455A 1996-12-24 1996-12-24 반도체 소자의 배선 형성방법 KR100209597B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960071455A KR100209597B1 (ko) 1996-12-24 1996-12-24 반도체 소자의 배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960071455A KR100209597B1 (ko) 1996-12-24 1996-12-24 반도체 소자의 배선 형성방법

Publications (2)

Publication Number Publication Date
KR19980052466A KR19980052466A (ko) 1998-09-25
KR100209597B1 true KR100209597B1 (ko) 1999-07-15

Family

ID=19490697

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960071455A KR100209597B1 (ko) 1996-12-24 1996-12-24 반도체 소자의 배선 형성방법

Country Status (1)

Country Link
KR (1) KR100209597B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012219375A1 (de) * 2011-12-13 2013-06-13 Globalfoundries Inc. Halbleitervorrichtung mit lokalen Transistorverbindungsleitungen
DE102004024659B4 (de) * 2004-05-18 2014-10-02 Infineon Technologies Ag Halbleiterbauteil

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004024659B4 (de) * 2004-05-18 2014-10-02 Infineon Technologies Ag Halbleiterbauteil
US9754859B2 (en) 2004-05-18 2017-09-05 Infineon Technologies Ag Semiconductor device
DE102012219375A1 (de) * 2011-12-13 2013-06-13 Globalfoundries Inc. Halbleitervorrichtung mit lokalen Transistorverbindungsleitungen
KR101609330B1 (ko) 2011-12-13 2016-04-05 글로벌파운드리즈 인크. 트랜지스터 로컬 상호연결들을 갖는 반도체 디바이스
DE102012219375B4 (de) * 2011-12-13 2019-11-21 Globalfoundries Inc. Halbleitervorrichtung mit lokalen Transistorverbindungsleitungen

Also Published As

Publication number Publication date
KR19980052466A (ko) 1998-09-25

Similar Documents

Publication Publication Date Title
US5702957A (en) Method of making buried metallization structure
KR100209597B1 (ko) 반도체 소자의 배선 형성방법
US4694565A (en) Method of making hardened CMOS sub-micron field effect transistors
EP0087472A1 (en) METHOD OF MANUFACTURING AN ELECTRICAL CONTACT ON REGIONS OF SEMICONDUCTOR SUBSTRATES.
KR20040076300A (ko) 반도체 소자의 금속 배선 형성 방법
KR950000847B1 (ko) 금속배선막 형성방법
KR100252883B1 (ko) 반도체소자의 콘택홀 매립방법
KR0126116B1 (ko) 에스램 소자 제조 방법
KR100281100B1 (ko) 반도체 소자 및 그 제조방법
KR100451042B1 (ko) 반도체소자의콘택형성방법
KR940009595B1 (ko) 금속배선막 형성방법
KR100313786B1 (ko) 반도체 메모리의 플러그 제조방법
KR100396693B1 (ko) 반도체 소자의 금속배선 형성방법
KR100393963B1 (ko) 반도체소자의금속배선형성방법
KR100244706B1 (ko) 반도체 소자 및 그의 제조 방법
JP3077146B2 (ja) 半導体装置の製造方法
UA57865C2 (uk) Спосіб виготовлення напівпровідникового елемента з окремо розміщеним в підкладці з'єднувальним елементом, а також напівпровідниковий елемент, виготовлений цим способом
KR100261186B1 (ko) 반도체소자의 제조방법
JPH01189141A (ja) 半導体装置
JPH0661250A (ja) 半導体装置の製造方法
JPH09321279A (ja) 半導体装置，その製造方法及び半導体装置形成用積層体
JPH021922A (ja) 半導体装置の製造方法
JPH0521369A (ja) 半導体装置の製造方法
JPH0319212A (ja) 半導体装置の製造方法
KR20000027830A (ko) 금속배선용 콘택형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090406

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee