KR20000008776A - 클록 동기 메모리 - Google Patents

클록 동기 메모리 Download PDF

Info

Publication number
KR20000008776A
KR20000008776A KR1019980028740A KR19980028740A KR20000008776A KR 20000008776 A KR20000008776 A KR 20000008776A KR 1019980028740 A KR1019980028740 A KR 1019980028740A KR 19980028740 A KR19980028740 A KR 19980028740A KR 20000008776 A KR20000008776 A KR 20000008776A
Authority
KR
South Korea
Prior art keywords
delay
output
unit
inverter
signal
Prior art date
Application number
KR1019980028740A
Other languages
English (en)
Other versions
KR100348219B1 (ko
Inventor
전춘우
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR10-1998-0028740A priority Critical patent/KR100348219B1/ko
Priority to TW088110838A priority patent/TW430803B/zh
Priority to JP18771999A priority patent/JP4580047B2/ja
Priority to US09/353,799 priority patent/US6141265A/en
Publication of KR20000008776A publication Critical patent/KR20000008776A/ko
Application granted granted Critical
Publication of KR100348219B1 publication Critical patent/KR100348219B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Pulse Circuits (AREA)
  • Dram (AREA)

Abstract

본 발명은 클록과 입/출력 데이터의 동기화를 조절하는 지연조정회로를 구비하는 클록 동기 메모리에 관한 것으로, 그 구성은, 클록과 데이터의 동기를 세부적으로 맞추어주기 위해 제1지연유닛과 제2지연유닛을 포함하여 상기 제1 및 제2 지연유닛 중 하나의 지연을 선택적으로 출력하도록 한 미세 지연조정회로를 구비하는 클록 동기 메모리를 구현하여, 클록과 데이터가 정확하게 동기할 수 있도록 각 단위 유닛이 작은 미세 지연을 추가하여 SLDRAM과 메모리 콘트롤러 사이에 데이터 전송시 클록과 데이터가 정확하게 동기할 수 있는 효과가 있다.

Description

클록 동기 메모리
본 발명은 반도체 메모리(memory)에 관한 것으로, 특히 클록(clock)과 입/출력(input/output) 데이터의 동기화를 조절하는 지연(delay)조정회로를 구비하는 클록 동기 메모리에 관한 것이다.
반도체 메모리의 집적도가 최근들어 급속하게 높아가고 있는 추세이다. 그리고 고집적화 외에도 데이터 액세스의 고속화가 진행되고 있다. 초기의 반도체 메모리는 비동기(Asynchronous) 방식을 채택하였다. 그러나 비동기 방식은 데이터 액세스의 고속화에 한계가 있어서 최근의 반도체 메모리는 클록 동기(synchronous)방식을 채택하는 것이 더 활발한 실정이다.
클록 동기 메모리에는 동기 디램(Synchronous DRAM)이나 램버스(Rambus) 디램, 그리고 싱크링크(SyncLink)디램(이하 "SLDRAM"이라 함) 등이 있다. 이들 클록 동기 메모리는 초고속 데이터 액세스를 가능하게 하는 메모리들로서, 특히 SLDRAM은 패킷(packet)방식의 데이터 전송을 행하는 대표적인 예이다.
도1은 일반적인 SLDRAM의 시스템 블록 구성도이다. 그 구성은 복수개로 이루어지는 SLDRAM(200-1, 200-2,...,200-N)과, 상기 복수개의 SLDRAM(200-1, 200-2, ..., 200-N)의 데이터 입/출력을 제어하는 메모리 콘트롤러(100)로 구성되어 있다.
도1의 동작을 설명하고자 한다. 도1은 하나의 메모리 콘트롤러(100)에 N개의 SLDRAM(200-1, 200-2,...,200-N)들이 단방향의 커맨드 링크(COMMAND LINK)(메모리 콘트롤러(100)로부터 각 SLDRAM으로의 방향)와, 양방향의 데이터 링크(DATA LINK)(메모리 콘트롤러(100)와 SLDRAM(200-1, 200-2,...,200-N) 사이의 양방향)에 연결되어 있다. SLDRAM(200-1, 200-2,...,200-N)은 커맨드 링크를 통해 메모리 콘트롤러(100)로부터 패킷(packet) 단위의 명령을 받아 디코딩을 한 후, 리드(read)나 라이트(write) 등의 여러 동작을 수행한다. 그리고 SLDRAM(200-1, 200-2,...,200-N)에서 출력되는 데이터(라이트 데이터, DCLK0, DCLK1)는 데이터 링크를 통해 입/출력된다. 예컨대 300MHz에 동작하는 SLDRAM을 예로 들어보면 다음과 같다. 4tick 동안에 하나의 커맨드 패킷이 입력되고 이 커맨드 패킷에 따라 데이터는 출력된다. 여기서 'tick'은 1주기의 1/2 이 되는 것을 나타내며, 300MHz의 동작 주파수를 사용하는 경우 1주기가 약 3.3ns이므로 1tick은 1.65ns가 된다.
SLDRAM은 클록의 라이징 에지(rising edge)와 폴링 에지(falling edge)를 사용하므로 데이터는 클록이 토글링(toggling)할 때마다 출력된다. 그러므로 데이터의 양은 한 방향 에지만을 사용하는 경우의 2배가 된다. 그래서 클록 300MHz를 사용하는 경우에 데이터 출력비(data rate)는 600Mbit/s/p이 된다.
도1에서 SLDRAM(200-1, 200-2,...,200-N)과 메모리 콘트롤러(100) 사이에 데이터를 주고 받을 때의 과정은 다음과 같다. SLDRAM(200-1, 200-2,...,200-N)으로부터 데이터를 리드할 경우에는 DCLK를 메모리에서 발생시켜서 데이터와 함께 메모리 콘트롤러(100)로 전송하게 된다. 그리고 SLDRAM(200-1, 200-2,...,200-N)으로 데이터를 라이트할 경우에는 메모리 콘트롤러(100)에서 DCLK를 발생시켜서 데이터와 함께 보낸다.
한편 SLDRAM(200-1, 200-2,...,200-N)이 도1과 같이 위치하게 될 때 각 위치에서 메모리 콘트롤러(100)와 데이터 교환시 그 지연(delay)은 다르게 된다. 그래서 이 지연을 맞추어 주기 위해 특정 레지스터(register)에 지연값을 저장해 두지만 이 값은 실제 측정된 지연값과 다를 수 있다. 이러한 지연은 외부적인 요인 외에도, 신호선 자체의 선로저항 등에 기인하는데, 지연값이 다르게 되면 데이터의 정확한 타이밍에서의 전송이 이루어지지 않고 지연값이 크게 다를수록 오동작을 발생시키는 문제점이 있게 된다.
따라서 본 발명은 상기 문제점을 해결하기 위해 안출된 것으로서, 클록과 데이터의 동기가 정확하게 이루어지는 클록 동기 메모리를 제공함을 그 목적으로 한다.
또한 본 발명의 다른 목적은 SLDRAM과 같이 복수개의 메모리를 채용하는 시스템에서 각 메모리 소자들의 서로 다른 지연값에도 불구하고 클록과 데이터의 동기를 간단하게 구현하는 클록 동기 메모리를 제공함에 있다.
도1은 일반적인 SLDRAM 시스템의 블록 구성도,
도2는 본 발명에 의한 미세 지연조정회로의 실시예,
도3은 도2의 지연부의 실시예,
도4는 도3의 200ps 지연유닛의 실시예,
도5는 도3의 100ps 지연유닛의 실시예.
<도면의 주요부분에 대한 부호의 설명>
2: 카운터부 4: 디코더부
6: 지연부 11,12,....,26: 200ps 지연유닛
27: 100ps 지연유닛 100: 메모리 콘트롤러
200-1,200-2,...,200-N: SLDRAM
상기 목적을 달성하기 위한 본 발명에 의한 클록 동기 메모리는, 클록과 데이터의 동기를 세부적으로 맞추어주기 위해 제1지연유닛과 제2지연유닛을 포함하여 상기 제1 및 제2 지연유닛 중 하나의 지연을 선택적으로 출력하도록 한 미세 지연조정회로를 구비함을 특징으로 한다.
상기 미세 지연조정회로는, 카운터부와, 상기 카운터부의 계수출력을 디코딩하고 그 디코딩 결과에 따른 소정의 선택신호를 출력하는 디코더부와, 상기 카운터부의 출력과 디코더부의 출력을 각각 입력하는 상기 제1지연유닛과 제2지연유닛을 포함하고 상기 선택신호가 입력되는 부분에서 클록을 지연시키는 지연부를 구비함을 특징으로 한다.
상기 구성에서 지연부는, 클럭을 각각 입력하면서 서로 직렬연결되고 상기 디코더부로부터 선택신호를 대응적으로 입력하도록 구성되는 복수개의 제1지연유닛과, 상기 복수개의 제1지연유닛 중에서 최종단 지연유닛의 출력에 연결되고 상기 디코더부의 선택신호중 최하위비트를 입력하도록 구성되는 제2지연유닛을 포함하여 구성됨을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다. 도면에서 종래기술과 동일한 구성요소에 대하여는 동일한 도면 부호를 인용하였다.
도2는 본 발명에 의한 미세 지연조정회로의 실시예이다. 그 구성은, 카운터부(counter)(2)와, 상기 카운터부(2)의 계수출력을 디코딩하고 그 디코딩 결과에 따른 소정의 선택(select)신호를 출력하는 디코더(decoder)부(4)와, 상기 카운터부(2)의 출력과 디코더부(4)의 출력을 각각 입력하고 상기 선택신호가 입력되는 부분에서 클록을 지연(delay)시키는 지연부(6)로 이루어진다.
도2의 동작은 다음과 같다. 카운터부(2)는 먼저 '0'(00000)을 카운트한다. 그러면 디코더부(4)는 이 신호 '0'을 디코딩하여 '0'에 해당하는 선택신호를 발생시킨다. 그리고 지연부(6)에서는 선택신호가 입력된 곳부터 클록을 지연시킨다. 이렇게 지연된 클록신호와 데이터가 동기되지 않으면 카운터부(2)는 '1'을 증가(increment)시킨다. 그러면 디코더부(4)는 다시 '1'에 해당하는 선택신호를 발생시키고, 지연부(6)를 통해 선택신호가 입력된 곳에서부터 클록을 지연시킨다. 이렇게 지연된 신호가 데이터와 동기되지 않으면 다시 카운터부(2)의 카운트를 증가시키면서 클록과 데이터가 동기될 때까지 전술한 단계를 반복 수행하게 된다.
상기 도2에서 미세하게 지연을 조정할 수 실질적인 구성요소는 지연부(6)이다. 이 지연부(6)는 도3에 그 실시예가 나타나 있다.
도3의 구성은, 200ps(pico second) 지연 유닛(delay unit) 16개와 100ps 지연 유닛 1개로 직렬 구성되었다. 16개의 200ps 지연 유닛(11,12,...,26)은 클럭을 각각 입력하면서 서로 직렬연결되어 있고, 디코더부(4)로부터 선택신호를 대응적으로 입력하도록 구성되어 있다. 그리고 16개의 200ps 지연 유닛(11,12,...,26) 중에서 최종단 유닛(26)의 출력에 연결된 100ps 지연 유닛(27)은 카운터부(2)의 최하위비트를 입력하도록 구성된다.
상기 도3에서 200ps 지연 유닛은 도4와 같은 실시예를 통해 구현된다. 200ps 지연 유닛(11,12,...,26)은, 인버터(inveter)(32)를 통한 데이터신호 DIN과 디코더부(34)에서 출력되는 선택신호 SEL을 입력하는 낸드(NAND)게이트(34)와, 상기 낸드게이트(34)의 출력신호와 입력 하이(high)전압신호를 입력하는 낸드게이트(36)와, 상기 낸드게이트(36)의 출력을 입력하여 지연 출력신호 DOUT을 출력하는 인버터(38)로 구성된다.
그리고 상기 도3에서 100ps 지연 유닛(27)은 도5와 같은 실시예를 통해 구현된다. 100ps 지연 유닛(27)은, 디코더부(4)의 출력인 선택신호 SEL을 입력하는 인버터(40)와, 200ps 지연 유닛(26)의 출력신호 DIN을 입력하는 인버터(42)와, 상기 인버터(40)의 출력신호 SEL#을 게이트 입력하고 소오스(source)단자가 전원단에 접속된 피모스(PMOS)트랜지스터(44)와, 상기 피모스트랜지스터(44)와 상기 인버터(40)의 출력단(47)과의 사이에 접속구성되는 피모스커패시터(46)와, 상기 디코더부(4)의 출력인 선택신호 SEL을 게이트 입력하고 소오스단자가 접지단에 접속된 엔모스(NMOS)트랜지스터(50)와, 상기 엔모스트랜지스터(50)와 상기 인버터(40)의 출력단(47)과의 사이에 접속구성되는 엔모스커패시터(48)와, 상기 인버터(40)의 출력신호를 입력하는 직렬연결된 2개의 인버터(52,54)와, 상기 인버터(54)의 출력신호 SEL#을 게이트 입력하고 소오스단자가 전원단에 접속된 피모스트랜지스터(56)와, 상기 피모스트랜지스터(56)와 상기 인버터(54)의 출력단(59)과의 사이에 접속구성되는 피모스커패시터(58)와, 상기 디코더부(4)의 출력인 선택신호 SEL을 게이트 입력하고 소오스단자가 접지단에 접속된 엔모스트랜지스터(62)와, 상기 엔모스트랜지스터(62)와 상기 인버터(54)의 출력단(59)과의 사이에 접속구성되는 엔모스커패시터(60)와, 상기 인버터(54)의 출력신호를 입력하여 출력신호 DOUT을 출력하는 인버터(64)로 이루어진다.
상기 도3, 도4 및 도5를 참조하여 미세 지연조정과정을 설명한다. 먼저 참고로 300MHz 클록 1주기(약 3.3ns)를 32등분 하였을 때 한 개의 간격은 약 100ps가 된다. 본 발명에서는 100ps를 단위(unit step)로하여 지연을 조정할 수 있도록 하였다. 지연부(6)의 동작은 다음과 같다. 200ps 지연 유닛(11, 12, ..., 26)은 디코더부(4)에서 선택신호가 입력된 곳부터 클록을 인에이블(enable)시켜 200ps 지연 유닛들을 통과하여 200ps 단위로 클록을 지연시킨다. 이와 같은 원리로 원하는 만큼의 지연을 가진 곳의 지연신호를 인에이블시키면 그에 대응된 지연을 시킬 수 있다. 하지만 이때 클록의 원하는 단위 딜레이 과정이 100ps 단위일 때는 지연부(6)의 각 단위 딜레이가 크므로 클록신호가 동기가 어렵게 된다. 이러한 문제를 해결하기 위해 100ps 지연유닛을 추가한 것이다. 100ps 지연 유닛의 선택신호는 도3의 카운터부(2)의 최하위비트인 LSB(Least Significant Bit)에 연결하여 회로를 구성하게 되면 지연부(6)의 각 단위 지연유닛은 100ps가 되어 원하는 지연을 조정할 수 있게 된다.
예컨대 최하위비트 LSB가 '1'일 때는 도5의 피모스트랜지스터(44,56) 및 엔모스트랜지스터(50,62)가 온(on)이 되어 각 전원단 및 접지단으로 연결되는 피모스 커패시터(46,58) 및 엔모스 커패시터(48,60)의 동작에 의해 결과적으로 입력데이터 DIN은 100ps 지연시킨 신호가 되어 출력된다. 한편 최하위비트 LSB가 '0'일 때는 도5의 피모스트랜지스터(44,56) 및 엔모스트랜지스터(50,62)가 오프(off)가 되어 결과적으로 입력데이터 DIN은 피모스 커패시터(46,58) 및 엔모스 커패시터(48,60)의 영향없이 100ps 지연 유닛을 통과하게 되어, 200ps 지연유닛들로만 그 지연이 조정된 신호가 출력된다.
이와 같이하여 100ps 단위로 지연을 조정할 수 있다. 100ps 지연 유닛(27)은 커패시터(capacitor)를 사용하여 구성된 지연유닛이므로 동작온도나 공급전원에 따라 변동이 있을 수 있다. 그래서 이 100ps 지연 유닛(27)은 정확한 100ps 지연을 도모할 수가 있어 클록과 데이터간의 보다 정혹한 동기가 가능하게 된다.
상술한 내용은 본 발명의 실시예에 관하여 설명이 이루어졌지만, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시가 가능함을 이해할 수 있을 것이다.
상술한 바와 같이 본 발명은, 클록과 데이터가 정확하게 동기할 수 있도록 각 단위 유닛이 작은 미세 지연을 추가하여 SLDRAM과 메모리 콘트롤러 사이에 데이터 전송시 클록과 데이터가 정확하게 동기할 수 있는 효과가 있다.

Claims (6)

  1. 클록 동기 메모리에 있어서,
    클록과 데이터의 동기를 세부적으로 맞추어주기 위해 제1지연유닛과 제2지연유닛을 포함하여 상기 제1 및 제2 지연유닛 중 하나의 지연을 선택적으로 출력하도록 한 미세 지연조정회로를 구비함을 특징으로 하는 클록 동기 메모리.
  2. 제1항에 있어서,
    상기 미세 지연조정회로는, 카운터부와, 상기 카운터부의 계수출력을 디코딩하고 그 디코딩 결과에 따른 소정의 선택신호를 출력하는 디코더부와, 상기 카운터부의 출력과 디코더부의 출력을 각각 입력하는 상기 제1지연유닛과 제2지연유닛을 포함하고 상기 선택신호가 입력되는 부분에서 클록을 지연시키는 지연부를 포함하여 구성함을 특징으로 하는 클록 동기 메모리.
  3. 제2항에 있어서,
    상기 지연부는, 클럭을 각각 입력하면서 서로 직렬연결되고 상기 디코더부로부터 선택신호를 대응적으로 입력하도록 구성되는 복수개의 제1지연유닛과, 상기 복수개의 제1지연유닛 중에서 최종단 지연유닛의 출력에 연결되고 상기 카운터부의 최하위비트를 입력하도록 구성되는 제2지연유닛을 포함하여 구성됨을 특징으로 하는 클록 동기 메모리.
  4. 제3항에 있어서,
    상기 제1지연유닛의 지연값은 200ps이고 상기 제2지연유닛의 지연값은 100ps임을 특징으로 하는 클록 동기 메모리.
  5. 제3항 또는 제4항에 있어서,
    상기 제1지연유닛은, 인버터를 통한 데이터신호와 디코더부의 선택신호를 입력하는 낸드게이트와, 상기 낸드게이트의 출력신호와 입력 하이전압신호를 입력하는 제2낸드게이트와, 상기 제2낸드게이트의 출력을 입력하여 지연 출력신호를 출력하는 인버터로 구성됨을 특징으로 하는 클록 동기 메모리.
  6. 제3항 또는 제4항에 있어서,
    상기 제2지연유닛은, 상기 디코더부의 출력인 선택신호를 입력하는 인버터(40)와, 상기 제1지연 유닛(26)의 출력신호를 입력하는 인버터(42)와, 상기 인버터(40)의 출력신호를 게이트 입력하고 소오스단자가 전원단에 접속된 피모스트랜지스터(44)와, 상기 피모스트랜지스터(44)와 상기 인버터(40)의 출력단(47)과의 사이에 접속구성되는 피모스커패시터(46)와, 상기 디코더부(4)의 출력인 선택신호를 게이트 입력하고 소오스단자가 접지단에 접속된 엔모스트랜지스터(50)와, 상기 엔모스트랜지스터(50)와 상기 인버터(40)의 출력단(47)과의 사이에 접속구성되는 엔모스커패시터(48)와, 상기 인버터(40)의 출력신호를 입력하는 직렬연결된 2개의 인버터(52,54)와, 상기 인버터(54)의 출력신호를 게이트 입력하고 소오스단자가 전원단에 접속된 피모스트랜지스터(56)와, 상기 피모스트랜지스터(56)와 상기 인버터(54)의 출력단(59)과의 사이에 접속구성되는 피모스커패시터(58)와, 상기 디코더부(4)의 출력인 선택신호 SEL을 게이트 입력하고 소오스단자가 접지단에 접속된 엔모스트랜지스터(62)와, 상기 엔모스트랜지스터(62)와 상기 인버터(54)의 출력단(59)과의 사이에 접속구성되는 엔모스커패시터(60)와, 상기 인버터(54)의 출력신호를 입력하여 출력신호를 출력하는 인버터(64)로 구성됨을 특징으로 하는 클록 동기 메모리.
KR10-1998-0028740A 1998-07-15 1998-07-15 미세지연조정회로를가지는클록동기메모리 KR100348219B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR10-1998-0028740A KR100348219B1 (ko) 1998-07-15 1998-07-15 미세지연조정회로를가지는클록동기메모리
TW088110838A TW430803B (en) 1998-07-15 1999-06-28 Clock synchronous memory
JP18771999A JP4580047B2 (ja) 1998-07-15 1999-07-01 クロック同期メモリ
US09/353,799 US6141265A (en) 1998-07-15 1999-07-15 Clock synchronous memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1998-0028740A KR100348219B1 (ko) 1998-07-15 1998-07-15 미세지연조정회로를가지는클록동기메모리

Publications (2)

Publication Number Publication Date
KR20000008776A true KR20000008776A (ko) 2000-02-15
KR100348219B1 KR100348219B1 (ko) 2003-01-15

Family

ID=19544394

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0028740A KR100348219B1 (ko) 1998-07-15 1998-07-15 미세지연조정회로를가지는클록동기메모리

Country Status (4)

Country Link
US (1) US6141265A (ko)
JP (1) JP4580047B2 (ko)
KR (1) KR100348219B1 (ko)
TW (1) TW430803B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100345541B1 (ko) * 2000-09-19 2002-07-26 (주) 코리아크린에어시스템 수막집진 시스템과 강유전성 반도체 표면화학 반응을이용한 오염공기 유해물질 제거장치
KR100804152B1 (ko) * 2005-09-29 2008-02-19 주식회사 하이닉스반도체 반도체 장치
US7738307B2 (en) 2005-09-29 2010-06-15 Hynix Semiconductor, Inc. Data transmission device in semiconductor memory device

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW413810B (en) * 1998-02-24 2000-12-01 Matsushita Electric Ind Co Ltd Semiconductor integrated circuit
US6411151B1 (en) * 1999-12-13 2002-06-25 Inter Corporation Low jitter external clocking
KR100608346B1 (ko) * 2000-06-30 2006-08-09 주식회사 하이닉스반도체 반도체 메모리 장치의 시스템 버스 구조
US6370067B1 (en) * 2001-01-25 2002-04-09 Ishoni Networks, Inc. Automatic configuration of delay parameters in a dynamic memory controller
US7245551B2 (en) 2004-08-19 2007-07-17 Micron Technology, Inc. Read command triggered synchronization circuitry
KR100799120B1 (ko) * 2005-09-29 2008-01-29 주식회사 하이닉스반도체 지연회로
US10776550B1 (en) * 2019-04-14 2020-09-15 Mediatek Inc. Integrated circuit having timing fixing circuit that introduces no short-circuit current under normal operation and associated timing fixing cell in cell library

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3410922B2 (ja) * 1996-04-23 2003-05-26 株式会社東芝 クロック制御回路
US5946244A (en) * 1997-03-05 1999-08-31 Micron Technology, Inc. Delay-locked loop with binary-coupled capacitor
JPH1174783A (ja) * 1997-06-18 1999-03-16 Mitsubishi Electric Corp 内部クロック信号発生回路、および同期型半導体記憶装置
JPH11203864A (ja) * 1998-01-14 1999-07-30 Mitsubishi Electric Corp 同期型半導体記憶装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100345541B1 (ko) * 2000-09-19 2002-07-26 (주) 코리아크린에어시스템 수막집진 시스템과 강유전성 반도체 표면화학 반응을이용한 오염공기 유해물질 제거장치
KR100804152B1 (ko) * 2005-09-29 2008-02-19 주식회사 하이닉스반도체 반도체 장치
US7738307B2 (en) 2005-09-29 2010-06-15 Hynix Semiconductor, Inc. Data transmission device in semiconductor memory device

Also Published As

Publication number Publication date
JP2000048569A (ja) 2000-02-18
US6141265A (en) 2000-10-31
TW430803B (en) 2001-04-21
KR100348219B1 (ko) 2003-01-15
JP4580047B2 (ja) 2010-11-10

Similar Documents

Publication Publication Date Title
JP3429977B2 (ja) スキュー低減回路及び半導体装置
KR100507877B1 (ko) 면적 축소용 알디엘엘 회로
US9306584B2 (en) Multi-function delay locked loop
KR100499721B1 (ko) 반도체 집적 회로 장치 및 지연 로크 루프 장치
US6133773A (en) Variable delay element
KR100853462B1 (ko) 반도체 메모리 장치
CN111418016A (zh) 用于存储器装置中的命令路径的改进的计时电路
JPH09304484A (ja) 半導体記憶装置
KR20100068670A (ko) 채널 스큐 보상 기능을 갖는 인터페이스 회로, 이를 구비한통신 시스템 및 채널 스큐 보상 방법
JP2007116574A (ja) Ｄｌｌ回路及びこれらを備えた半導体装置
KR100348219B1 (ko) 미세지연조정회로를가지는클록동기메모리
KR100543937B1 (ko) 데이터 출력제어회로
KR100808591B1 (ko) 클럭 트리 회로 및 그를 이용한 듀티 보정 테스트 방법과그를 포함하는 반도체 메모리 장치
JP2001195355A (ja) データ処理回路
KR20020055910A (ko) 반도체 메모리소자의 지연동기회로
KR19990014268A (ko) 반도체 메모리 장치
US6927612B2 (en) Current starved DAC-controlled delay locked loop
KR100389914B1 (ko) 데이터터미널(ｄｑ)의 데이터셋업시간 및 데이터홀드시간마진을 확보할 수 있는 반도체 메모리 장치
KR102409744B1 (ko) 데이터 수신 회로
KR101451929B1 (ko) 지연 동기 회로 및 듀티 사이클 교정 방법
KR102644052B1 (ko) 데이터 수신 회로
KR100588593B1 (ko) 레지스터형 메모리 모듈 및 그 제어방법
KR100605578B1 (ko) 지연고정루프의 지터 제어 장치
KR20230050214A (ko) 듀티 사이클 보정 장치 및 방법
KR100600049B1 (ko) 반도체메모리소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120625

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee