KR20000006025A

KR20000006025A - 작은 구조로 다중 레이트 및 다중 사용자를 수용할 수 있는 베이스밴드 신호 프로세서

Info

Publication number: KR20000006025A
Application number: KR1019990021290A
Authority: KR
Inventors: 나까야스가나다
Original assignee: 가네꼬 히사시; 닛본 덴기 가부시끼가이샤
Priority date: 1998-06-09
Filing date: 1999-06-09
Publication date: 2000-01-25
Also published as: CN1238614A; KR100323354B1; US6515979B1; BR9902428A; EP0964528A2; EP0964528B1; JPH11355244A; EP0964528A3; DE69939353D1; CN1103519C; JP3097664B2

Abstract

베이스밴드 프로세서는 CDMA 통신 시스템의 기지국에 사용된다. 베이스 밴드 프로세서는 추출된 데이타 시퀀스들을 생성하기 위하여 입력 신호로부터 특정 데이타 시퀀스를 추출하는 다수의 처리 블럭들을 포함한다. RAKE부는 합성 데이타 시퀀스를 생성하기 위하여 추출된 데이타 시퀀스들을 합성하는 처리 블럭들에 접속된다. 제어기는 처리 블럭들과 관련되고 제1 전송 레이트에 반응하여 처리 블럭들 중 적어도 하나를 선택하기 위하여 RAKE부에 접속된다. 제어기에 의해 선택된 선택 처리 블럭들은 특정 데이타 시퀀스로서 입력 신호로부터 제1 파생 데이타 시퀀스들을 추출하고 상기 추출된 데이타로서 제1 추출된 데이타 시퀀스들을 생성한다. RAKE부는 제어기의 제어하에서 제1 추출된 데이타 시퀀스들을 합성한다.

Description

작은 구조로 다중 레이트 및 다중 사용자를 수용할 수 있는 베이스밴드 프로세서{BASEBAND PROCESSOR CAPABLE OF DEALING WITH MULTIRATE AND MULTIUSER COMMUNICATION WITH SMALL STRUCTURE}

본 발명은 CDMA 통신 시스템의 기지국에서 사용하기 위한 베이스밴드 프로세서에 관한 것으로, 특히 다중 레이트와 다중 사용자 통신을 수용할 수 있는 베이스밴드 프로세서에 관한 것이다.

널리 공지된 이동 통신 시스템은 기지국 및 이동 단말기들을 포함한다. 각각의 기지국들은 셀을 커버하고 셀에 위치된 이동 단말기들과 통신한다.

최근 이동 단말기들(또는 가입자들) 수의 급속한 증가로, 이동 통신 시스템용으로 사용할 수 있는 주파수원이 급속하게 감소하고 있다. 따라서, CDMA(코드 분할 다중 액세스) 통신 시스템은 주파수 사용 효율성 면에서 알려진 다른 통신 시스템들보다 더 높기 때문에 주목되고 있다.

그런데, 가상 데이타 전송과 같은 데이타 통신은 이동 통신 분야에서 증가하는 수요에 응한다. 따라서, CDMA 통신 시스템은 낮은 전송 레이트의 호출에서 높은 전송 레이트의 가상 데이타 전송까지 다중 사용자 통신에서 뿐만 아니라 다중 레이트 통신까지 수용할 수 있다.

종래의 베이스밴드 프로세서(또는 RAKE 수신기)는 CDMA 통신 시스템의 기기국에 제공된다. 베이스밴드 프로세서는 다수의 확산 신호들을 포함하는 입력 신호를 처리하기 위하여 다수의 패널을 갖는다. 패널들의 수는 메세지 채널들을 통해 기지국과 통신할 수 있는 이동 단말기들의 최대수와 동일하다. 각각의 패널들은 CDMA 통신 시스템용 최대 전송 레이트에서 입력 신호를 처리할 수 있도록 형성된다.

이러한 형태의 RAKE 수신기는 이동 단말기에 사용된다. 그런 RAKE 수신기들은 미심사된 일본 특허 공보 제10-94041, 제10-98448, 및 제10-117157에 개시된다.

상기 언급한 바와 같이, 모든 패널들은 최대 전송 레이트로 수용될 수 있다. 이러한 것으로 기지국에 제공된 장비가 과다한 것은 당연한 일이다. 즉, 종래의 베이스밴드 프로세서는 크기면에서 필요한 것 보다 더 크고 비싸다.

달리 말하면, 기지국에 의해 커버된 셀은 작은 것이 바람직한데, 이는 기지국의 필요한 출력 전원은 더 작아질 수 있고, 주파수원은 더욱 효과적으로 사용될 수 있기 때문이다. 다만, 셀들이 더 작아진다면, CDMA 통신 시스템의 서비스 영역에서 기기국의 수가 증가할 필요가 있다. 이러한 것은 설비와 장치면에서 투자를 증가시키고 CDME 시스템을 유지하기 위한 비용을 증가시키는 결과를 초래한다. 이들 비용은 가입자에게로 돌아온다.

따라서, 본 발명의 목적은 필요한 것보다 더 작은 구조로 다중 레이트 및 다중 사용자를 수용할 수 있는 베이스밴드 프로세서를 제공하는 것이다.

본 발명의 다른 목적은 설명 과정에서 더욱 분명해질 것이다.

본 발명의 취지를 설명하면, 베이스밴드 프로세서가 CDMA 통신 시스템의 기지국에 사용되는 것을 이해할 수 있다. 베이스밴드 프로세서는 다수의 제1 확산 신호들을 포함하는 입력 신호들을 처리한다. 제1 확산 신호들은 제1 전송 레이트에서 제1 이동 단말기로부터 전송된 제1 원 확산 신호로부터 발생된다.

본 발명의 취지에 따르면, 베이스밴드 프로세서는 입력 신호를 처리하기 위하여 다수의 처리 블럭들을 포함한다. 제어기는 제1 전송 레이트에 응답하여 제1역확산 신호들을 생성하기 위하여 처리 블럭들이 제1 확산 신호를 선택적으로 처리할 수 있도록 하기 위한 처리 블럭과 관련된다.

본 발명의 다른 취지에 따르면, 입력 신호는 다수의 제2 확산 신호들을 포함한다. 제2 확산 신호들은 제2 전송 레이트에서 제2 이동 단말기로부터 전송되는 제2 원 확산 신호로부터 발생된다. 또한, 제어기는 제2 전송 레이트에 응답하여 제2 역확산 신호들을 생성하기 위하여 처리 블럭들이 제2 확산 신호들을 선택적으로 처리하도록 한다.

도 1은 본 발명의 양호한 실시예에 따른 베이스밴드 프로세서의 블럭도.

도 2는 이동 단말기에 의해 전송된 전송 신호의 구조를 도시하는 도면.

<도면의 주요 부분에 대한 부호의 설명>

11 : 파일럿부

20 : 베이스밴드 프로세서

211-1 : 탐색기

212-1 : 핑거부

213-1 : 메모리

23 : RAKE부

25 : 디코더

27 : CPU

도 1 및 도 2를 참조하여, 본 발명의 양호한 실시예에 따른 베이스밴드 프로세서를 직접 설명한다.

베이스밴드 프로세서는 CDMA 무선 통신 시스템의 기지국에 사용된다. 기지국은 무선 신호를 수신하고 아날로그 수신 신호를 생성하기 위한 안테나를 갖는다. 아날로그 수신 신호는 기지국에서 디지탈 수신 신호로 변환된다. 디지탈 수신 신호는 입력 신호(또는 베이스밴드 신호)로서 베이스밴드 프로세서에 공급된다.

CDMA 무선 통신 시스템에서, 이동 단말기 또는 이동국들은 반송파에 동일한 주파수를 사용한다. 각각의 이동 단말기들은 원 전송 신호를 생성하기 위하여 원 데이타 시퀀스로 반송파를 변조한다. 기지국은 원 확산 신호를 생성하기 위하여 CPU(27)에 의해 주어진 전송 확산 코드로 원 전송 신호를 확산한다. 원 확산 신호는 기지국으로 전송된다.

원 확산 신호는 서로 상이한 다수의 통로를 통해 기지국에 도달한다. 달리말하면, 원 확산 신호로부터 발생되는 다수의 파생 확산 신호들은 무선 신호로서 안테나에 의해 수신된다. 따라서, 무선 신호는 원 확산 신호로부터 발생된 파생 확산 신호를 포함하고, 따라서 입력 신호는 서로 다중화된 원 데이타 시퀀스로부터 발생된 파생 데이타 시퀀스를 포함한다.

도 1에 도시된 바와 같이, 원 데이타 시퀀스는 그 헤드에 파일럿(PL)부(11)를 갖는다. 파일럿부(11)는 CDMA 무선 통신 시스템에서 선정된 파일럿 신호를 포함한다. 데이타부(13)는 파일럿부(11)에 이어진다. 데이타부(13)는 에딩(adding) CRC(순환 중복 검사) 코드 또는 중첩 인코딩과 같은 에러 검출 및 정정 코딩에 의해 인코드되는 가입자의 데이타 시퀀스를 포함한다.

도 2에서, 베이스밴드 프로세서(20)는 입력 신호로 공급된 8개의 프로세서 블럭들(또는 판넬들)(21-1 내지 21-8), 처리 블럭들(21-1 내지 21-8)에 접속된 RAKE부(23), RAKE부(23)에 접속된 디코더(25), 및 RAKE부(23) 및 디코더(25)에 접속된 중앙 처리 장치(CPU: 27)를 포함한다.

각각의 처리 블럭들(21-1 내지 21-8)은 탐색기(211-N : N=1, 2, 3, ..., 7, 8), 핑거부(212-N), 및 탐색기(211-N) 및 핑거부(212-N)에 접속된 메모리부(213-N)를 갖는다. 처리 블럭들(21-1 내지 21-8)은 CPU(27)의 제어하에서 개별적으로 동작한다.

각각의 처리 블럭들(21-1 내지 21-8)이 RAKE부(23)를 통해 CPU(40)로부터 공급된 수신 확산 코드를 포함하는 파라미터들을 수신할 때, 처리 블럭들은 하기 언급된 바와 같이 동작한다. 수신 확산 코드는 이동 단말기와 기지국 사이에 접속된메세지 채널용 임의의 이동 단말기에 주어진 전송 확산 코드와 동일하다.

탐색기(211-N)는 탐색 신호를 생성하기 위하여 수신 확산 코드로 파일럿 신호를 확산한다. 탐색기(211-N)는 입력 신호와 탐색 신호 사이의 정정을 나타내는 정정 계수를 찾아내고, 원 확산 신호들 중 하나로부터 발생된 파생 확산 수신 신호의 수신 타이밍을 추정한다. 정정 계수는 핑거부(212-N)로 알려진다. 정정 계수는 핑거부(212-N)의 동작 타이밍을 결정한다. 수신 타이밍을 나타내는 수신 타이밍 정보는 메모리(213N) 내에 기억된다.

핑거부(212-N)는 정정 계수에 응답하여 입력 신호로부터 얼마의 파생 확산 데이타 시퀀스를 선택한다. 선택된 파생 확산 데이타 시퀀스는 원 데이타 시퀀스 중의 하나로부터 발생되는데, 이는 정정 계수가 수신 확산 코드에 기초하여 발견되기 때문이다. 하기 기술된 바와 같은 CPU(40)는 선택된 파생 확산 데이타 시퀀스의 수를 결정한다. 수는 최대 8이다. 핑거부(212-N)는 선택된 파생 확산 데이타 시퀀스들의 지연 시간 및 검출 타이밍을 검출하고, 지연 시간을 나타내는 지연 시간 정보와 검출 타이밍을 나타내는 다중경로 검출 타이밍 정보를 메모리(213-N)에 저장한다. 또한, 핑거부(212-N)는 수신 확산 코드로 선택된 파생 확산 데이타 시퀀스들의 역확산을 실행한다. 달리 말하면, 핑거부(212-N)는 수신 확산 코드에 각각의 선택된 파생 확산 데이타 시퀀스를 곱한다. 즉, 핑거부(212-N)는 수신된 데이타 시퀀스들을 추출하고, 입력 신호로부터 선택된 파생 확산 데이타 시퀀스들과 대응한다. 핑거부(212-N)는 메모리(215-N)에 수신된 데이타 시퀀스들을 저장한다.

탐색기(211-N) 및 핑거부(212-N)는 예를 들어, 32ksps(초당 킬로 심볼)의 고정 동작율에서 입력 신호를 처리하기 위하여 최적화된다. 이후, 고정 동작이 32ksps인 가정하에서 베이스밴드 프로세서에 관하여 설명한다. 원 전송 신호가 32ksps의 심볼 레이트에서 임의의 기지국으로부터 전송된다면, 핑거부(212-N)는 파생 데이타 시퀀스들 중 최대 8개를 추출할 수 있다.

메모리(213-N)는 탐색기(211-N), 핑거부(212-N), 및 RAKE부(23)에 의해 기록/기입되는 이중 포트 RAM(Random Access Memory)이다. 상기 메모리(213-N)는 탐색기(211-N) 및 핑거부(212-N)에 기입된 것을 공급하기 위하여 파라미타들을 기억한다. 즉, 파라미터들은 RAKE부(23) 및 메모리(213-N)를 통해 CPU(40)에서 탐색기(211-N) 및 핑거부(212-N)로 공급된다. 또한, 메모리(213-N)는 상기 언급된 바와 같이 수신 타이밍 정보, 지연 시간 정보, 다중경로 검출 타이밍 정보, 및 수신된 데이타 시퀀스를 기억한다.

RAKE부(23)는 합성 수신 데이타 시퀀스를 생성하기 위하여 메모리(231-N)로부터 판독된 수신 데이타 시퀀스들을 합성한다. 이러한 합성은 CPU(27)의 제어하에서 메모리(213-N)에 기억된 지연 시간 정보에 기초하여 실행된다. CPU(27)가 얼마의 처리 블럭들(21-1 내지 21-8)에 동일한 수신 확산 코드를 제공하는 경우에, RAKE부(23)는 그 처리 블럭들로부터 공급된 수신된 데이타 시퀀스들을 합성한다. RAKE부는 처리 블럭들(21-1 내지 21-8)의 레이트보다 상당히 높은 레이트에서 동작한다.

디코더(25)는 디코드된 수신 데이타 시퀀스를 생성하기 위하여 합성 수신 데이타 시퀀스를 디코드한다. 이때, 디코드(25)는 에러를 검출하여 그것을 정정한다. 예를 들어, 에러 검출 및 정정은 CRC 검사로 이루어진다. 디코더(25)는 디코드된 수신 데이타 시퀀스를 와이어 시스템(미 도시됨)에 공급한다.

CPU(27)는 상기 기술된 바와 같이 동작하도록 처리 블럭(21-1 내지 21-8), RAKE부(23), 및 디코더(25)를 제어한다.

또한, CPU(27)는 기지국과 이동 단말기 사이의 접속을 제어한다. CPU(27)가 제어 채널을 통해 임의의 이동 단말기로부터 접속 요청을 수신할 때, CPU(27)는 이동 단말기에 전송 확산 코드를 할당한다. 한편, CPU(27)는 접속 요청에 응답하여 처리 블럭들(21-1 내지 21-8)에 전송 확산 코드와 동일한 수신 확산 코드를 공급한다.

예를 들어, 접속 요청은 32ksps의 전송 레이트를 요청하고, CPU(27)는 처리 블럭들(21-1 내지 21-8)중 하나에 수신 확산 코드를 공급한다. 수신 확산 코드를 수신하는 처리 블럭은 수신된 것을 처리하기 위하여 8개의 파생 확산 시퀀스들을 선택한다. 접속 요청이 64ksps의 전송 레이트를 요청한다면, CPU(27)는 처리 블럭들(21-1 내지 21-8) 중 2개에 수신 확산 코드를 공급한다. 수신 확산 코드를 수신하는 각각의 처리 블럭들은 수신된 것을 처리하기 위하여 4개의 파생 확산 데이타 시퀀스들을 선택한다. 접속 요청이 94ksps의 전송 레이트를 요청한다면, CPU(27)는 처리 블럭들(21-1 내지 21-8)증 3개에 수신 확산 코드를 공급한다. 수신 확산 코드를 수신하는 각각의 처리 블럭은 수신된 것을 처리하기 위하여 2개의 파생 확산 데이타 시퀀스들을 선택한다. 접속 요청이 128ksps의 전송 레이트를 요청한다면, CPU(27)는 처리 블럭들(21-1 내지 21-8) 중 4개에 수신 확산 코드를 공급한다. 수신 확산 코드를 수신하는 각각의 처리 블럭은 수신된 것을 처리하기 위하여 2개의 파생 확산 데이타 시퀀스들을 선택한다. 따라서, 베이스밴드 프로세서는 128ksps의 2명의 사용자에서 32ksps의 8명의 사용자까지 수용할 수 있다.

베이스밴드 프로세서의 동작은 다음에 더욱 상세히 설명한다.

첫째, 제1 사용자가 32ksps의 심볼 레이트에서 8.8kbps의 코드된 음성 신호를 전송한다고 가정한다. 이러한 경우에, CPU(27)는 미 사용된 처리 블럭(21-1) 중에서 하나를 선택한다. CPU(27)가 처리 블럭(21-1)을 선택한다고 가정한다.

그런 다음, CPU(27)는 수신 확산 코드 및 제1 사용자에게 할당된 사용자 ID코드를 포함하는 파라미터들을 RAKE부(23)에 공급하고, 처리 블럭(21-1)이 입력 신호를 처리하도록 RAKE부(23)에 명령한다. RAKE부(23)는 파라미터들로 메모리(213-1)를 저장한다.

탐색기(211-1) 및 핑거부(212-1)는 파라미터들을 사용하여 상기 언급된 바와 같이 동작한다. 즉, 탐색기(211-1) 및 핑거부(212-1)는 제1 수신 타이밍 정보, 제1 다중경로 검출 타이밍 정보, 제1 지연 시간 정보, 및 제1 수신된 데이타 시퀀스들을 생성하고 그것들을 메모리(213-1)에 저장한다. 제1 수신된 시퀀스들의 수는 최대 8이다. 각각의 탐색기(211-1) 및 핑거부(212-1)는 RAKE부(23)에 기록 종료를 알린다.

RAKE부가 탐색기(211-1) 및 핑거부(212-1)로부터 기록 종료의 통지를 수신할 때, RAKE부는 제1 수신 타이밍 정보, 제1 다중경로 검출 정보, 및 제1 지연 시간 정보에 기초하여 제1 수신된 데이타 시퀀스들을 합성하기 위하여 메모리(213-1)로부터 제1 수신된 데이타 시퀀스들, 제1 수신 타이밍 정보, 제1 다중경로 검출 정보, 및 제1 지연 시간 정보를 판독한다. RAKE부는 제1 합성 수신 데이타 시퀀스를 디코더(25)에 공급한다.

디코더(25)는 제1 합성 수신 데이타 시퀀스를 디코드하고 에러를 검출하여 제1 디코드된 수신 데이타 시퀀스를 와이어 시스템에 공급하기 위하여 에러를 수정한다.

둘째, 제2 사용자가 64ksps의 심볼 레이트에서 14.8kbps의 코드된 음성 신호 및 32kbps의 데이타 신호를 전송한다고 가정한다. 이러한 경우에, CPU(27)는 미 사용된 처리 블럭들 중에서 2개를 선택한다. CPU(27)가 처리 블럭들(21-1 및 21-2)을 선택한다고 가정한다.

그런 다음, CPU(27)는 수신 확산 코드 및 제2 사용자에게 할당된 사용자 ID코드를 포함하는 파라미터들을 RAKE부(23)에 공급하고, 처리 블럭들(21-1 및 21-2)이 입력 신호를 처리하도록 RAKE부(23)에 명령한다. RAKE부(23)는 파라미터들로 메모리(213-1 및 213-2) 모두를 저장한다.

처리 블럭(21-1)은 입력 신호로부터 제1군의 제2 수신된 데이타 시퀀스로서 최대 4개의 수신된 데이타 시퀀스를 추출하고 그것을 메모리(213-1)에 기억한다. 유사하게, 처리 블럭(21-2)은 입력 신호로부터 제2군의 제2 수신된 데이타 시퀀스들로서 최대 나머지 4개의 수신 데이타 시퀀스를 추출하고 그것을 메모리(213-2)에 저장한다.

처리 블럭(21-1 및 21-2)이 RAKE부(23)에 기록 종료를 알릴 때, RAKE부(23)는 메모리(213-1 및 213-2)로부터 제1 및 제2군의 제2 수신된 데이타 시퀀스 및 다른 정보를 판독하고 제2 합성 수신 데이타 시퀀스를 생성하기 위하여 제2 수신된 데이타 시퀀스(최대 8세트) 모두를 합성한다.

디코더(25)는 RAKE부(23)로부터 제2 합성 수신 데이타 시퀀스들을 수신하고, 와이어 시스템에 제2 디코드된 수신 데이타를 공급하기 위하여 제2 합성 수신 데이타 시퀀스를 디코드한다.

셋째, 3개의 메세지 채널들이 제3, 제4, 및 제5 사용자들(또는 이동 단말기들)에 차례로 할당된다고 가정한다.

제3 사용자가 32ksps의 심볼 레이트에서 8.8kbps의 코드된 음성 신호들을 전송할 때, CPU(27)는 미사용된 처리 블럭들 중에서 하나를 선택한다. CPU(27)가 처리 블럭(21-1)을 선택한다고 가정한다.

처리 블럭(21-1)은 입력 신호로부터 제3 수신된 데이타 시퀀스로서 제3 사용자에 관련된 최대 8개의 수신된 데이타 시퀀스를 추출하고 그것을 메모리(213-1)에 저장한다. 처리 블럭(21-1)은 제3 사용자와 기지국 사이의 메세지 채널이 분명해질 때까지 연속해서 상기 언급된 동작을 실행한다.

처리 블럭(21-1)이 RAKE부(23)에 기록 완료를 알릴 때마다, RAKE부(23)는 메모리(213-1)로부터 제3 수신 데이타 시퀀스를 판독하고 제3 합성 수신 데이타 시퀀스를 생성하기 위하여 제3 수신 데이타 시퀀스들(최대 8세트)을 합성한다.

디코더(25)는 RAKE부(23)로부터 제3 합성 수신 데이타 시퀀스들을 수신하고 제3 디코드된 수신 데이타 시퀀스를 와이어 시스템에 공급하기 위하여 제3 합성 수신 데이타 시퀀스를 디코드한다.

제4 사용자가 128ksps의 심볼 레이트에서 64kbps의 데이타 신호를 전송할 때, CPU(27)는 미 사용된 처리 블럭들에서 4개를 선택한다. CPU(27)가 처리 블럭들(21-2 내지 21-5)을 선택한다고 가정한다. 이러한 경우에, 블럭(21-1)은 제1 사용자용 입력 신호를 계속 처리한다.

각각의 처리 블럭들(21-2 내지 21-5)은 제4 사용자와 연관된 2개의 수신 데이타 시퀀스들을 추출한다. 즉, 처리 블럭들(21-2)은 2개의 수신 데이타 시퀀스들을 추출하고 그것들을 제4 수신 데이타 시퀀스들의 제1군으로서 메모리(213-2)에 기억한다. 처리 블럭들(21-3)은 다른 2개의 수신 데이타 시퀀스들을 추출하여 그것들은 제4 수신 데이타 시퀀스들의 제2군으로서 메모리(213-3)에 기억시킨다. 처리 블럭들(21-4)은 나머지 다른 2개의 수신 데이타 시퀀스들을 추출하여 그것들은 제4 수신 데이타 시퀀스들의 제3군으로서 메모리(213-4)에 기억한다. 또한, 처리 블럭들(21-5)은 나머지 다른 2개의 수신 데이타 시퀀스들을 추출하여 그것들은 제4 수신 데이타 시퀀스들의 제4군으로서 메모리(213-5)에 기억한다. 처리 블럭들(21-2 내지 21-5)은 제4 사용자와 기지국 사이의 메세지 채널들이 분명해질 때까지 상기 언급된 동작을 연속적으로 실행한다.

처리 블럭들(21-2 내지 21-5)이 RAKE부(23)에 기록 종료를 알릴 때는 언제든지, RAKE부(23)는 메모리(213-2 내지 213-5)로부터 제4 수신 데이타 시퀀스들 모두를 판독한다. 그런 다음, RAKE부(23)는 제4 합성 수신 데이타 시퀀스를 생성하기 위하여 제4 수신 데이타 시퀀스들(최대 8세트)을 합성한다. RAKE부(23)는 일련의제3 수신 데이타 시퀀스들 및 일련의 제4 수신 데이타 시퀀스들을 시분할적으로 처리한다.

디코더(25)는 RAKE부(23)로부터 제3 합성 수신 데이타 시퀀스들 및 제4 합성 수신 데이타 시퀀스들을 수신하고 제3 디코드된 수신 데이타 시퀀스들이 제4 합성 수신 데이타 시퀀스들에 대응하는 제4 디코드된 수신 데이타 시퀀스들로 다중화되는 디코드된 수신 데이타 시퀀스를 와이어 시스템에 공급하기 위하여 상기 수신된 것을 디코드한다.

제5 사용자가 64ksps의 심볼 레이트에서 32kbps의 데이타 신호들을 전송할 때, CPU(27)는 미 사용된 처리 블럭들 중에서 2개를 선택한다. CPU(27)가 처리 블럭들(21-6 내지 21-7)을 선택한다고 가정한다. 이러한 경우에, 처리 블럭(21-1)은 제1 사용자용 입력 신호를 계속해서 처리하고 처리 블럭들(21-2 내지 21-5)은 제2 사용자용 입력 신호를 계속해서 처리한다.

각각의 처리 블럭들(21-6 내지 21-7)은 제5 사용자와 관련된 4개의 수신된 데이타 시퀀스들을 추출한다. 즉, 처리 블럭(21-6)은 4개의 수신된 데이타 시퀀스들을 추출하고 그것을 제5 수신 데이타 시퀀스들의 제1군으로서 메모리(213-6)에 기억한다. 처리 블럭(21-7)은 나머지 2개의 수신 데이타 시퀀스들을 추출하고 그것을 제5 수신 데이타 시퀀스들의 제2군으로서 메모리(213-7)에 기억한다. 처리 블럭들(21-6 및 21-7)은 제5 사용자와 기지국 사이의 메세지 채널이 분명해질 때까지 상기 언급된 동작을 연속해서 실행한다.

처리 블럭들(21-6 및 21-7)이 RAKE부(23)에 기록 완료를 알릴 때는 언제든지, RAKE부(23)는 메모리(213-6 및 213-7)로부터 제5 수신 데이타 시퀀스들을 판독한다. 그런 다음, RAKE부(23)는 제5 합성 수신 데이타를 생성하기 위하여 제5 수신 데이타 시퀀스들(최대 8세트)을 합성한다. RAKE부(23)는 일련의 제3 수신 데이타 시퀀스들 및 일련의 제4 수신 데이타 시퀀스들, 및 일련의 제5 수신 데이타 시퀀스들을 시분할적으로 처리한다. 디코더(25)는 RAKE부(23)로부터 제3 합성 수신 데이타 시퀀스들, 제4 합성 수신 데이타 시퀀스들, 및 제5 합성 수신 데이타 시퀀스들을 수신하고, 제3 디코드된 수신 데이타 시퀀스들이 제5 합성 수신 데이타 시퀀스들에 대응하는 제4 수신 데이타 시퀀스들 및 제5 수신 데이타 시퀀스들로 다중화되는 디코드 수신 데이타 시퀀스를 와이어 시스템에 공급하기 위하여 상기 수신된 것을 디코드한다.

베이스밴드 프로세서가 상기 언급한 바와 같이 각각의 원 전송 신호들의 전송 레이트에 기초하여 처리 블럭들(21-1 내지 21-8)을 적응성있게 사용하기 때문에, 베이스밴드 프로세서는 요구되는 크기보다 더 작은 구조(또는 하드 웨어)로 원 전송 신호들을 처리할 수 있다.

또한, 베이스밴드 프로세서는 처리 블럭들에서 이중 포트(RAMs)를 갖고, 파라미터들의 교환, 수신된 데이타 시퀀스 등은 처리 블럭들과 RAKE부 사이에서 효과적으로 실행된다. 이러한 것은 처리 시간을 단축시킨다.

본 발명이 양호한 실시예와 함께 설명되는 동안, 본 기술 분야의 숙련된 자들은 다양한 방법으로 본 발명을 용이하게 실행할 수 있을 것이다. 예를 들어, 처리 블럭들의 수는 16개일 수 있다. 이러한 경우에, 베이스밴드 프로세서는 최대32ksps 레이트의 16명의 사용자 또는 128ksps의 레이트의 4명의 사용자로 수용될 수 있다. 또한, 처리 블럭들(21-1 내지 21-8)은 64ksps의 동작 레이트에서 입력 신호를 처리하기 위하여 최적화된다. 이러한 경우에, 베이스밴드 프로세서는 최대 64ksps 레이트의 8명의 사용자, 32ksps 레이트의 16명의 사용자, 또는 256ksps 레이트의 2명의 사용자로 수용될 수 있다.

상기 기술된 바와 같이, 본 발명은 필요한 것보다 더 작은 구조로 다중 레이트와 다중 사용자를 수용하며, 처리 시간을 단축시키는 효과를 제공한다.

Claims

제1 전송 레이트로 제1 이동 단말기로부터 전송된 제1 전송 신호에 포함된 제1 원 데이타 시퀀스(first original data sequence)로부터 발생된 제1 파생 데이타 시퀀스들을 포함하는 입력 신호로부터 합성된 수신 데이타 시퀀스를 생성하기 위한 CDMA 통신 시스템의 기지국에 사용되는 베이스밴드 프로세서에 있어서,

상기 입력 신호로부터 특정 데이타 시퀀스들을 추출하여 추출 데이타 시퀀스들을 생성하기 위한 다수의 처리 블럭들;

상기 처리 블럭들에 접속되어, 상기 추출 데이타 시퀀스들을 합성하여 합성 데이타 시퀀스들을 생성하기 위한 RAKE부; 및

상기 처리 블럭들에 연관된 제어기로서, 상기 RAKE부에 접속되어, 상기 특정 데이타 시퀀스들로서 상기 제1 파생 데이타 시퀀스들을 추출하고 상기 추출 데이타 시퀀스들로서 제1 추출 데이타 시퀀스들을 생성하기 위하여 상기 제1 전송 레이트에 응답하여 상기 처리 블럭들 중 적어도 하나를 선택하고, 상기 RAKE부가 상기 합성 데이타 시퀀스로서 제1 합성 데이타 시퀀스를 생성하도록 하는 제어기

를 포함하는 베이스밴드 프로세서.
제1항에 있어서, 각각의 상기 처리 블럭들은 상기 입력 신호의 역확산을 실행하기 위하여 고정된 동작 레이트로 동작하는 다수의 핑거 회로들을 갖고, 상기 각각의 핑거 회로들은 하나 이상의 다른 핑거 회로들과 공동으로 동작하여 상기제1 전송 레이트가 상기 고정 레이트보다 더 클 때 상기 제어기의 제어하에서 상기 제1 파생 데이타 시퀀스들 중 하나를 추출하도록 상기 역확산을 실행하는 것을 특징으로 하는 베이스밴드 프로세서.
제2항에 있어서, 상기 각각의 처리 블럭들은 상기 핑거 회로들에 동작 타이밍을 제공하기 위한 탐색부를 갖는 것을 특징으로 하는 베이스밴드 프로세서.
제3항에 있어서, 상기 탐색부는 상기 동작 타이밍을 결정하기 위하여 상기 각각의 제1 파생 데이타 시퀀스들로부터 파일럿부를 검출하는 것을 특징으로 하는 베이스밴드 프로세서.
제3항에 있어서, 상기 각각의 처리 블럭들은, 상기 RAKE부에 제공하도록 상기 추출 데이타 시퀀스들 중 적어도 하나와 상기 동작 타이밍을 나타내는 타이밍 정보를 기억하도록 상기 RAKE부, 상기 탐색부 및 상기 핑거 회로에 접속된 메모리를 갖는 것을 특징으로 하는 베이스밴드 프로세서.
제5항에 있어서, 상기 메모리는 이중 포트 메모리인 베이스밴드 프로세서.
제1항에 있어서, 상기 입력 신호는 제2 전송 레이트로 제2 이동 단말기로부터 전송된 제2 전송 신호에 포함된 제2 원 데이타 시퀀스들로부터 발생된 다수의제2 파생 데이타 시퀀스들을 포함하고, 상기 제어기는 상기 특정 데이타 시퀀스들로서 상기 제2 파생 데이타 시퀀스들을 추출하고 상기 추출 데이타 시퀀스들로서 제2 추출 데이타 시퀀스들을 생성하도록 상기 제2 전송 레이트에 응답하여 상기 처리 블럭들 중 하나 이상의 또 다른 처리 블럭들을 선택하고, 상기 제어기는 상기 RAKE부가 상기 제1 합성 데이타 시퀀스와 시분할적으로 다중화된 제2 합성 데이타 시퀀스를 생성하도록 하는 것을 특징으로 하는 베이스밴드 프로세서.
CDMA 통신 시스템의 기지국에서, 제1 전송 레이트로 제1 이동 단말기에 의해 전송된 제1 전송 신호에 포함된 제1 원 데이타 시퀀스로부터 발생된 다수의 제1 파생 데이타 시퀀스들을 포함하는 입력 신호를 처리하기 위한 방법에 있어서,

상기 제1 전송 레이트에 응답하여 처리 블럭들로부터 제1 블럭들을 선택하는 단계;

상기 제1 블럭들이 상기 제1 파생 데이타 시퀀스들을 추출하여 제1 추출 데이타 시퀀스들을 생성하도록 하는 단계; 및

상기 제1 추출 데이타 시퀀스들을 합성하여 제1 합성 데이타 시퀀스를 생성하는 단계

를 포함하는 입력 신호 처리 방법.
제8항에 있어서,

상기 입력 신호는 제2 전송 레이트로 제2 이동 단말기에 의해 전송된 제2 전송 신호에 포함된 제2 원 데이타 시퀀스로부터 발생된 다수의 제2 파생 데이타 시퀀스들을 더 포함하고,

상기 제2 전송 레이트에 응답하여 상기 처리 블럭들로부터 제2 블럭들을 선택하는 단계;

제2 블럭들이 상기 제2 파생 데이타 시퀀스들을 추출하여 제2 추출 데이타 시퀀스들을 생성하도록 하는 단계; 및

상기 제2 추출 데이타 시퀀스를 합성하여 상기 제1 합성 데이타 시퀀스와 시분할적으로 다중화된 제2 합성 데이타 시퀀스를 생성하는 단계를

포함하는 것을 특징으로 하는 입력 신호 처리 방법.