CN1103519C

CN1103519C - 小型的能够处理多速率和多用户通信的基带信号处理器

Info

Publication number: CN1103519C
Application number: CN99107987A
Authority: CN
Inventors: 中安卡那他
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1998-06-09
Filing date: 1999-06-09
Publication date: 2003-03-19
Anticipated expiration: 2019-06-09
Also published as: JPH11355244A; EP0964528B1; DE69939353D1; KR20000006025A; KR100323354B1; BR9902428A; JP3097664B2; US6515979B1; CN1238614A; EP0964528A2; EP0964528A3

Abstract

一种CDMA通信系统基站中的基带信号处理器。该基带信号处理器包括从输入信号提取特定数据序列的多个处理面板。分离多径部分连接到处理面板用于合成所述提取的数据序列以产生合成数据序列。一控制器与处理面板相关并连接到离多径部分，根据第一传输率选择处理面板中的至少一个。由该控制器所选的处理面板从输入信号中提取第一导出数据序列并产生作为所提取数据序列的特定数据序列。该分离多径部分在控制器的控制下合成第一提取数据序列。

Description

小型的能够处理多速率和多用户通信的基带信号处理器

技术领域

本发明涉及用于CDMA通信系统的基站中的基带信号处理器，特别涉及能够处理多速率和多用户通信的基带信号处理器。

背景技术

一种众所周知的移动通信系统包括基站和移动终端。每个基站覆盖一个小区并与位于该小区内的移动终端通信。

随着最近移动终端(或用户)数目的快速增加，可用于移动通信系统的频率资源迅速减少。因此CDMA(码分多址)通信系统变得引人注目，因为它在频率利用效率上高于所有其它已知的通信系统。

另外，数据通信，如可视数据传输，在移动通信领域内的需求增加。因此CDMA通信系统必须不但要处理多用户通信，而且要处理从低传输率的呼叫到高传输率的可视数据传输的多速率通信。

常规基带信号处理器(或分离多径接收器)位于CDMA通信系统的基站中。该基带信号处理器具有多个处理包括多个扩频信号的输入信号的块。该块的数目等于能够通过信息通道与基站进行通信的移动终端的最大数目。每个块这样形成使得可以按照对于CDMA通信系统的最大传输率处理输入信号，并形成作为用于处理从其中一个移动终端发送的扩频信号的最小单元的模块。

这种类型的分离多径(RAKE)接收器也用于移动终端中。这种分离多径接收器公开于日本专利特开平10-94041、特开平10-98448和特开平10-117157中。

如上文所述，所有块能够处理最大的传输速率。这实际上是在基站中设备的过剩。即，常规基站处理器在规模和价格上大于它的实际需要。

另一方面，最好由基站所覆盖的小区较小，因为基站所需的输出功率能够较小并且频率资源可能更有效地利用。但是，如果小区变小，需要增加CDMA通信系统的服务区域中的基站数目。这导致在工厂和设备中的投资增加，并且增加CDMA系统的维护费用。这些费用转移到用户身上。

发明内容

因此，本发明的一个目的是提供一种能够以比所需要的结构要小的结构处理多速率和多用户通信的基带信号处理器。

本发明的其它目的将在下文描述中变得更加清楚。

在描述本发明的要点时，应当知道基带信号处理器是用于CDMA通信系统的基站中的。该基带信号处理器处理包括有多个第一扩频信号的输入信号。该第一扩频信号以传输率从第一移动终端发送的第一原始扩频信号中产生。

根据本发明的要点，基带信号处理器包括多个从该输入信号中提取特定数据的处理块。一分离多径部分连接到该处理块，并且合成该提取的数据序列以产生合成数据序列。一控制器与该处理块相关，并连接到该分离多径部分。该控制器根据传输率选择至少其中一个处理块以提取第一导出数据序列作为特定数据序列，并产生第一提取数据序列作为该提取数据序列。该控制器使分离多径部分产生第一合成数据序列作为该合成数据序列。

根据本发明的另一要点，该输入信号包括多个第二导出数据序列。这些第二导出数据序列从包含于以传输率从第二移动终端发送的第二发送信号的第二原始数据序列中产生。该控制器根据传输率选择另外一个或多个处理器以提取第二导出数据序列作为特定数据序列，并产生第二提取数据序列作为特定数据序列，以产生第二提取数据序列作为提取数据序列。该控制器使分离多径部分产生与第一合成数据序列时分复用的第二合成数据序列。

附图说明

图1示出由一移动终端所发送的传输信号的结构；以及

图2是根据本发明一个最佳实施例的基带信号处理器的方框图。

具体实施方式

参见图1和2，下面将根据本发明的一个最佳实施例针对基带信号处理器进行描述。

该基带信号处理器用于CDMA移动通信系统的基站中。该基站具有用于接收射频信号以及用于产生模拟接收信号的天线。在该基站中模拟接收信号被转换为的数字接收信号。该数字接收信号被作为输入信号(或基带信号)提供给基带信号处理器。

在CDMA无线通信系统中，移动终端或移动台使用相同的载波频率。每个移动终端用原始数据序列产生一原始传输信号。每个移动终端用由基站的中央处理单元(参见图2)所给出的传输扩频编码扩频原始传输信号以产生原始扩频信号。该原始扩频信号传输到基站。

该原始扩频信号通过多个互不相同的通道到达基站。换句话说，多个从该原始扩频信号中产生的导出扩频信号作为射频信号由天线接收。因此该射频信号包括从原始扩频信号中产生的导出扩频信号，相应地，该输入信号包括从相互多路复用的原始数据序列中产生的导出数据序列。

如图1中所示，该原始数据序列在其开头部分具有引导(PL)部分11。该引导部分11包括在CDMA无线通信系统中预定的引导信号。数据部分13跟在该引导部分11之后。该数据部分13包括由象添加CRC码(循环冗余校验码)或卷积编码这样的误差检测和纠正码编码的用户数据序列。

在图2中，基带信号处理器20包括被提供输入信号的8个处理块21-1至21-8、连接到处理块21-1至21-8的分离多径部分23、连接到分离多径部分23的解码器25、以及连接到分离多径部分23和解码器25的中央处理单元(CPU)27。

每个处理块21-1至21-8具有检索器211-N(N＝1，2，3，...，7，8)、分支部分212-N、以及连接到检索器211-N和分支部分212-N的存储器213-N。处理块21-1至21-8在CPU 27的控制下独立操作。

当每个处理块21-1至21-8接收从CPU 40通过分离多径部分23提供的参数时，其操作如下文所述。该参数包括接收扩展码、检索器211-N的检索器范围、用于查找接收时序的系数、用于分离多径合成的对象(或通道)的数目，等等。该的参数接收扩频码等于给予某一定移动终端的发送扩频码，用于连接于该移动终端和基站之间的信息通道。

检索器211-N扩频具有接收扩频码的引导信号以产生一检索信号。该检索器211-N查找表示输入信号与检索信号之间的相关的相关系数，并估计从其中一个原始扩频信号中产生的导出扩频信号的接收时序。该相关系数被通知给分支部分212-N。相关系数确定分支部分212-N的操作时序。接收时序信息代表接收时序被存储在存储器213-N中。

分支部分212-N对应于该相关系数从输入信号中选择一些导出扩频数据序列。被选择的导出扩频数据序列是从其中一个原始数据序列中产生，因为该相关系数是根据接收扩频码而查找的。如下文所述的CPU 40确定被选择导出扩频数据序列的数目。该数目最多等于8。分支部分212-N检测被选择导出扩频数据序列的延迟时间和检测时序，并把表示该延迟时间的延迟时间信息和表示检测时序的多通道检测时序信息存储于存储器213-N中。另外，该分支部分212-N执行带有接收扩频码的被选择导出扩频数据的反扩频。换句话说，该分支部分212-N把每个被选择导出扩频数据序列与接收扩频码相乘。即，分支部分212-N从输入信号中减去对应于被选择导出扩频数据序列的所接收数据序列。该分支部分212-N把所接收数据序列存储到存储器215-N中。

该检索器211-N和分支部分212-N(或该处理块21)被优化以按照固定操作速率处理输入信号，例如，32ksps(千符号每秒)。在下文中，假设该固定操作速率为32ksps对该基带信号处理器进行描述。如果原始发送信号从特定基站以32ksps的符号率发送出来，则分支部分212可以最多提取8个导出数据序列。

存储器213-N是由检索器211-N、分支部分212-N、和分离多径部分23所读/写的双端口RAM(随机存取存储器)。存储器213-N存储该参数以把它提供给检索器211-N和分支部分212-N。也就是说，参数被从CPU 40通过分离多径部分23和存储器213-N提供给检索器211-N和分支部分212-N。另外，存储器213-N存储器接收上述时序信息、延迟时间信息、多路检测时序信息、以及所接收数据序列。

分离多径部分23合成从存储器231-N读出的所接收数据序列以产生合成接收数据序列。该合成过程是根据在CPU 27的控制下存储于存储器213-N中的延迟时间信息而进行的。如果CPU 27向一些处理块21-1至21-8提供相同的所接收扩频代码。分离多径部分23合成从其处理块中提供的所接收数据序列。分离多径部分以比处理块21-1至21-8高得多的速率操作。

解码器25解码所合成的接收数据序列，以产生所解码接收数据序列。在此时，解码器25检测误差并进行纠正。误差检测和纠正是利用循环冗余校验(CRC)检测而进行的。解码器25通过一有线系统，例如，ISDN(综合业务数字网)或ATM(异步传输模式)网络向有线系统(未示出)提供解码后的接收数据序列。该控制站通过移动/公用网络连接器连接到一公用网络。

CPU 27控制处理块21-1至21-8、分离多径部分23、和解码器25，以使它们按上述方式工作。

另外，CPU 27控制基站与移动终端之间的连接。当CPU 27通过控制信道接收来自特定移动终端的连接请求时，它把发送扩频码分配给该移动终端。另一方面，CPU 27根据该连接请求有选择地把等于发送扩频码的接收扩频码提供给处理块21-1至21-8。

例如，连接请求需要32ksps的传输率，CPU 27把接收扩频码提供给处理块21-1至21-8中的一个。接收该接收扩频码的处理块选择8个导出扩频序列以根据包含于该参数中的通道的数目对其进行处理。如果连接请求需要64ksps的传输率，CPU 27把该接收扩频码提供给处理块21-1至21-8中的两个。每个接收该接收扩频码的处理块选择4个导出扩频码以对其进行处理。这两个处理块作为一个模块进行工作，如果连接请求需要94ksps的传输率，CPU 27把该接收扩频码提供给处理块21-1至21-8中的3个。每个接收该所接收扩频码的处理块选择2个导出扩频码以对其进行处理。这三个处理块作为一个模块进行工作，当连接请求需要128ksps的传输率，CPU 27把该所接收扩频码提供给处理块21-1至21-8中的4个。每个接收该所接收扩频码的处理块选择2个导出扩频码以对其进行处理。这四个处理块作为一个模块进行工作，这样基带信号处理器可以处理两个128ksps的用户至8个32ksps的用户。

下面更加具体地描述基带信号处理器操作。

首先，假设第一用户以32ksps的符号率发送8.8kbps的编码语音信号。在这种情况下，CPU 27从未被使用的处理块中选择其中一个。假设CPU 27选择处理块21-1。

则CPU 27把包括该接收扩频码和被分配给第一用户的标识码的参数提供分离多径部分23，并命令该分离多径部分23使处理块21-1处理输入信号。

检索器211-1和分支部分212-1通过利用该参数按上述方式操作。也就是说，检索器211-1和分支部分212-1产生第一接收时序信号、第一多路检测时序信息、第一延迟时间信息、以及第一所接收数据序列，并把其存储到存储器213-1中。第一接收序列的数目最多为8个。每个检索器211-1和分支部分212-1把对存储器写入结束的情况通知给分离多径部分23。

当分离多径部分接收来自检索器211-1和分支部分212-1的写入结束通知时，它从存储器213-1读出第一所接收数据序列、第一接收时序信息、第一多路检测信息、以及一延迟时间信息，以根据第一接收时序信息、第一多路检测信息、以及第一延迟时间信息合成第一所接收数据序列。分离多径部分把第一合成接收数据序列提供给解码器25。

解码器25解码该第一合成接收数据序列，检查错误，并纠正该错误以把第一解码接收数据序列提供给控制站。

接着，假设第二用户以64ksps的符号率发送14.8kbps(千位每秒)的编码语音信号或32kbps的数据信号。在这种情况下，CPU 27从未被使用的处理块中选择其中两个。假设CPU 27选择处理块21-1和21-2。

则CPU 27把包括该接收扩频码和被分配给第二用户的标识码的参数提供给分离多径部分23，并命令该分离多径部分23使处理块21-1和21-2处理该输入信号。分离多径部分23存储具有该参数的两个存储器213-1和213-2。

处理块21-1从最大输入信号中提取4个所接收数据序列作为第二所接收数据序列的第一组，并把它们存储到存储器213-1。类似地，处理块21-2从最大输入信号中提取另外4个所接收数据序列作为第二所接收数据序列的第二组，并把它们存储到存储器213-2。

当处理块21-1和21-2把写入结束的情况通知给分离多径部分23时，该分离多径部分部分23从存储器213-1和213-2中读出第二所接收数据序列的第一和第二组以及其它信息，并合成所有第二所接收数据序列(最多为8组)以产生第二合成接收数据序列。

解码器25接收来自分离多径部分23的第二合成接收数据序列，并对该合成接收数据序列解码，以向有线系统提供第二解码接收数据序列。

第三，设3个信息通道被一个接一个地分配给第三、第四和第五用户(或移动终端)。

当第三用户以32ksps的符号率发送8.8kbps的编码语音信号时，CPU 27从未被使用的处理块中选择其中一个。假设CPU 27选择处理块21-1。

处理块21-1从最大输入信号中提取8个与第三用户相关的所接收数据序列作为第三所接收数据序列，并把它们存储到存储器213-1。处理块21-1依次执行上述操作直到第三用户和基站之间的信息通道通畅。

无论何时，当处理块21-1把写入结束的情况通知给分离多径部分23时，该分离多径部分23从存储器213-1中读出第三接收数据序列，并综合该第三接收数据序列(最多为8组)以产生第三合成数据序列。

解码器25从分离多径部分23中接收第三合成接收数据序列，以把第三解码接收数据序列提供给有线系统。

当第四用户以128ksps的符号率发送64kbps的数据信号时，CPU 27从未被使用的处理块中选择其中四个。假设CPU 27选择处理块21-2至21-5。在这种情况下，处理块21-1继续为第一用户处理输入信号。

处理块21-2至21-5中的每一个提取与第四用户相关的两个所接收数据序列。也就是说，处理块21-2提取2个接收数据序列，并把它们作为第四接收数据序列的第一组存储到存储器213-2中。处理块21-3提取另外2个接收数据序列，并把它们作为第四接收数据序列的第二组存储到存储器213-3中。处理块21-4提取另外2个接收数据序列，并把它们作为第四接收数据序列的第三组存储到存储器213-4中。处理块21-5提取另外2个接收数据序列，并把它们作为第四接收数据序列的第四组存储到存储器213-5中。处理块21-2至21-5依次执行上述操作直到第四用户与基站之间的信息通道通畅。

无论何时，当处理块21-2至21-5把写入结束的情况通知给分离多径部分23时，该分离多径部分23从存储器213-2至213-5中读出第四接收数据序列。接着，分离多径部分23综合该第四接收数据序列(最多为8组)以产生第四合成数据序列。该分离多径部分23时分地处理一系列第三接收数据序列和一系列第四接收数据序列。

解码器25从分离多径部分23接收第三合成接收数据序列和第四合成接收数据序列，并对它们解码以提供解码的接收数据序列，该第三解码接收数据序列与对应于第四合成接收数据序列的第四解码接收数据序列一同多路复用到控制站中。

当第五用户以64ksps的符号率发送32kbps的数据信号时，CPU 27从未被使用的处理块中选择其中2个。假设CPU 27选择处理块21-6至21-7。在这种情况下，处理块21-1继续为第一用户处理输入信号，并且处理块21-2至21-5继续为第二用户处理输入信号。

处理块21-6至21-7中的每一个提取与第五用户相关的四个所接收数据序列。也就是说，处理块21-6提取4个所接收数据序列，并把它们作为第五接收数据序列的第一组存储到存储器213-6中。处理块21-7提取另外2个接收数据序列，并把它们作为第五接收数据序列的第二组存储到存储器213-7中。处理块21-6至21-7依次执行上述操作直到第五用户与基站之间的信息通道通畅。

无论何时，当处理块21-6至21-7把写入结束的情况通知给分离多径部分23时，该分离多径部分23从存储器213-6至213-7中读出第五接收数据序列。接着，分离多径部分23综合该第五接收数据序列(最多为8组)以产生第五合成数据序列。该分离多径部分23时分地处理一系列第三接收数据系列和一系列第四接收数据序列，以及一系列第五接收数据序列。

解码器25从分离多径部分23接收第三合成接收数据序列、第四合成接收数据序列、和第五合成接收数据序列，并对它们解码以提供解码的接收数据序列，该第三解码接收数据序列与第四接收数据序列和对应于第五合成接收数据序列的第五接收数据序列一同多路复用到控制站中。

如上文所述，由于基带信号处理器根据每个原始发送信号的传输率灵话地运用处理块21-1于21-8，它可以用比它所需要的更小的结构(或硬件)处理原始发送信号。该基带信号处理器比常规基带信号处理器更加便宜。

另外，由于该基带信号处理器在处理块中具有双端口RAM，因此参数的交换、数据序列的接收等等可以有效地在处理块与分离多径部分之间进行。这导致处理时间的缩短。

尽管已经结合最佳实施例的对本发明进行描述，但是对于本领域内的专业技术人员来说可以容易地以各种其它方式把本发明附于实践。例如，处理块的数目可以为16个。在这种情况下，基带信号处理器最多可以处理速率为32ksps的16个用户或速率为128ksps的4个用户。另外，处理块21-1至21-8可以进行优化，以在64ksps的操作速率下处理输入信号。在这种情况下，该基带信号处理器最多可以处理速率为64ksps的8个用户、速率为32ksps的16个用户、或者速率为256ksps的2个用户。

Claims

1.一种用在码分多址通信系统中用于从输入信号中产生合成接收数据序列的基带信号处理器，该输入信号包括来源于第一原始数据序列的第一导出数据序列，该第一原始数据序列包含在以传输率从第一移动终端发送的第一发送信号中，所述基带信号处理器包括：

多个处理块，用于从输入信号提取特定数据序列，以产生提取数据序列，

连接到所述处理块的分离多径部分，用于合成所述提取的数据序列以产生合成数据序列，以及

与所述处理块相关并被连接到所述分离多径部分的控制器，其用于根据传输率选择所述处理块中的至少一个，以提取第一导出数据序列作为特定数据序列，并产生第一提取数据序列作为所提取的数据序列，所述控制器使所述分离多径部分产生第一合成数据序列作为所合成的数据序列。

2.根据权利要求1所述的基带信号处理器，其特征在于每个所述处理块具有分支部分并被优化为以固定的操作速率从输入信号中提取特定数据序列，其中，

所述控制器根据该固定操作速率和传输速率确定特定数据序列的数目。

3.根据权利要求2所述的基带信号处理器，其特征在于该分支部分具有用于提取特定数据序列的最大数目，其中，

当传输速率大于该固定操作速率时，所述控制器从该最大数目降低特定数据序列的数目。

4.根据权利要求2所述的基带信号处理器，其特征在于，每个所述处理块具有用于向所述分支电路提供操作时序的检索器部分。

5.根据权利要求4所述的基带信号处理器，其特征在于，所述检索器部分从每个第一导出数据序列检测引导部分，以确定该操作时序。

6.根据权利要求4所述的基带信号处理器，其特征在于，每个所述处理块具有连接到所述检索部分、所述分支部分、和所述分离多径部分的存储器，该存储器用于存储所述操作时序的时序信息和至少一个所提取数据序列，以把它们提供给所述分离多径部分。

7.根据权利要求5所述的基带信号处理器，其特征在于，所述存储器是双端口存储器。

8.根据权利要求1所述的基带信号处理器，其特征在于该输入信号包括来源于第二原始数据序列的多个第二导出数据序列，该第二原始数据序列包含在以传输率从第二移动终端发送的第二发送信号中，其中，所述控制器根据传输率选择所述处理块中的另外一个或多个，以提取第二导出数据序列作为特定数据序列，并产生第二提取数据序列作为所提取的数据序列，所述控制器使所述分离多径部分产生与第一合成数据序列时分复用的第二合成数据序列。

9.一种在码分多址通信系统的基站中处理输入信号的方法，该输入信号包括多个来源于第一原始数据序列的第一导出数据序列，该第一原始数据序列包含在以传输率从第一移动终端发送的第一发送信号中，所述方法包括如下步骤：

根据传输率从处理块中选择模块，

使该模块提取第一导出数据序列以产生第一提取数据序列，以及

合成第一提取数据序列以产生第一合成数据序列。

10.根据权利要求9所述的方法，其特征在于该输入信号包括多个来源于第二原始数据序列的第二导出数据序列，该第二原始数据序列包含在以传输率从第二移动终端发送的第二发送信号中，其中，

根据传输率从处理面板中选择模块，

使该模块提取第二导出数据序列以产生第二提取数据序列，以及

合成第二提取数据序列以产生与第一合成数据序列时分多路复用的第二合成数据序列。