KR19990088373A - 집적회로시험소켓 - Google Patents

집적회로시험소켓 Download PDF

Info

Publication number
KR19990088373A
KR19990088373A KR1019990017928A KR19990017928A KR19990088373A KR 19990088373 A KR19990088373 A KR 19990088373A KR 1019990017928 A KR1019990017928 A KR 1019990017928A KR 19990017928 A KR19990017928 A KR 19990017928A KR 19990088373 A KR19990088373 A KR 19990088373A
Authority
KR
South Korea
Prior art keywords
electrically conductive
flexible circuit
socket
package
integrated circuit
Prior art date
Application number
KR1019990017928A
Other languages
English (en)
Other versions
KR100325038B1 (ko
Inventor
마에다류
Original Assignee
루이스 에이. 헥트
몰렉스 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 루이스 에이. 헥트, 몰렉스 인코포레이티드 filed Critical 루이스 에이. 헥트
Publication of KR19990088373A publication Critical patent/KR19990088373A/ko
Application granted granted Critical
Publication of KR100325038B1 publication Critical patent/KR100325038B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0483—Sockets for un-leaded IC's having matrix type contact fields, e.g. BGA or PGA devices; Sockets for unpackaged, naked chips
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • H05K3/326—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor the printed circuit having integral resilient or deformable parts, e.g. tabs or parts of flexible circuits

Abstract

탄성 회로 상에 위치되는 집적 회로(IC) 패키지의 단자들을 접촉시키도록 탄성 회로 요소 상에 전기 전도성 패드가 형성된 개량된 집적 회로 소켓이 기재되어 있다. 전기 전도성 패드는 IC 패키지의 단자들과 일대일 대응하여 있도록 탄성 회로의 중앙 영역 주위에 배열된다. 전기 전도성 패드는 실질적으로 동일한 길이를 갖고 가요성 회로의 중앙 영역으로부터 외부로 연장된 개별 회로 경로들을 구비하며, 외부 회로에 대하여 요구되는 전기 접속을 수행하기 위하여 가요성 회로의 배면 상에 추가의 전기 전도성 패드가 형성된다. 배면 상의 전기 전도성 패드는 전도성 관통 구멍 또는 바이어스에 의해 정면 상의 전도체 패턴에 연결된다. 이러한 구성에 의해, 모든 전도체는 동일한 감소된 인덕턴스를 갖는다. 양호하게는, 소정의 정렬 및 압력 인가 작용을 수행하기 위하여 전기 전도성 패드를 갖는 가요성 회로와 IC 패키지 중간에 절연 천공 필름이 위치된다.

Description

집적 회로 시험 소켓{INTEGRATED CIRCUIT TEST SOCKET}
본 발명은 볼 그리드 어레이(ball grid array, BGA) 패키지, 칩 스케일 패키지(chip scale package, CSP) 또는 베어 칩형(bare chip type) IC 장치와 같은 집적 회로(IC) 패키지를 보유하기 위해 사용하는 접속 소켓에 관한 것으로, 소켓은 특히 이와 같은 "IC 패키지"의 "번인(burn-in)" 시험을 수행하는 데 적합하다.
(돌출 납땜 볼과 같은) 복수개의 단자가 그리드 형태로 저부면 상에 배열된 집적 회로 장치는 본 기술 분야에 일반적으로 공지되어 있다. 일반적으로 IC 패키지 소켓은 이와 같은 IC 패키지의 고주파 특성을 측정하고 이와 같은 IC 패키지의 소위 번인 시험을 수행하기 위해 사용된다. 이와 같은 IC 패키지 소켓의 일예는 각각 스프링을 내장하는 복수개의 수직 탐침 핀을 이용한다. IC 패키지 소켓의 다른 예는 금속 시트로부터 스탬프 가공되어 성형되는 복수개의 단자를 이용한다. 단자들은, IC 패키지와 외부 회로 사이에 소정의 전기 접속을 형성할 목적으로 소켓 내에 위치되었을 때 IC 패키지의 단자들과 접촉할 수 있도록 배열된다.
감소된 간격으로 배열된 여러 IC 패키지 핀에 소정의 전기 접속을 형성하는 데 사용하기 적절한 것으로 제안되는 IC 패키지 소켓의 또다른 예는, 전도체 패턴이 상부에 형성된 가요성 절연 필름을 포함하며, 각 전도체는 금속 범프로서 종결된다.
스프링 내장된 핀을 이용하는 IC 소켓에 있어서, 각각의 스프링은 IC 패키지의 단자 중 해당하는 하나에 대하여 양호한 전기 접속이 형성되는 것을 보장할 만큼 충분히 길어야 한다. 이와 같은 소켓에 있어서, 스프링 내장된 핀 각각은 15 내지 20 ㎜의 길이를 가지며, 따라서 탐침 핀의 인덕턴스는 10 nH 이상이다. 그러므로, 이와 같은 IC 패키지 시험 소켓 내에 내장될 경우 수백 메가 헤르쯔의 고주파에 해당하는 신호가 IC 패키지에 적용되면 비교적 높은 인덕턴스 값에 기인하여 상당한 정도의 전압 변동을 일으킨다. 이는 전기 특성면에서, 특히 낮은 전압에서 작동하는 IC 패키지를 설계하려는 최근의 설계 동향 면에서 IC 패키지의 시험 상에 역효과를 미친다.
스탬프 가공된 단자들을 사용하는 유형의 IC 소켓에 있어서, IC 패키지 소켓의 임피던스와 외부 회로의 임피던스 간에 부정합을 경험하는 문제가 있다. 이와 같은 부정합은 통상적으로 신호의 반사 및 인접한 단자들 간에 혼선을 일으킨다.
가요성 회로를 이용하는 IC 소켓 유형을 참조하면, 상부에 형성되는 전도성 패턴의 전도체들은 일반적으로 반경 방향으로 상이한 거리로 연장되어, 전도체 패턴 내에서의 인덕턴스 및 임피던스 분포가 불균일하게 한다. 그러므로, 종종 스탬프 가공된 단자를 구비하는 IC 패키지 시험 소켓과 유사한 단점을 갖는다. IC 패키지를 시험함에 있어서, 전기 전도성 돌출 볼들이 매우 근접한 간격으로 배열되어 있기 때문에, 시험 소켓의 시험 리드들은 인쇄 회로 기판 상에 있는 시험 소켓을 수용하도록 분산되어야 한다. 통상적으로, 이는 IC 패키지를 수용하기 위한 시험 프레임을 사용함으로써 가능하고, 실제로 리드들을 분산시킨다. 이와 같은 방법은 고가이고, 이들 프레임은 대형이다. 이와 같이 매우 근접한 간격을 갖는 IC 패키지를 시험함에 있어서의 불리한 점을 피하는 것이 본 발명의 중요한 특징이다.
본 발명의 한 목적은 감소된 인덕턴스와 임피던스가 내부에 고르게 분포된 개선된 집적 회로 소켓을 제공하는 것이다.
이러한 목적을 달성하기 위해, IC 패키지 소켓 구조는, 대체로 동일한 길이의 복수개의 전도체들이 방사 패턴 또는 그와 유사한 패턴의 형태로 가요성 회로 상에 형성되도록 설계된다. 가요성 회로는 일반적으로 가요성 필름 회로, 평면 가요성 회로(flat flexible circuitry, "FFC") 또는 가요성 인쇄 회로(flexible printed circuitry, "FPC")의 형태를 취한다. 각각의 전도체는 IC 패키지의 단자들 중 소정의 하나와 접촉하기 위한 전기 전도성 패드를 일 단부에 가지며, 다른 전기 전도성 패드는 외부 회로와 소정의 전기 접속을 형성하기 위해 전도체의 다른 단부에 마련된다.
구체적으로, 본 발명은 IC 패키지의 단자들과 접촉하기 위한 복수개의 전기 전도성 패드가 가요성 회로 상에 형성된 IC 패키지 소켓을 개량한다. 본 발명에 따르면, 복수개의 전기 전도성 패드들은, IC 패키지와 상호 결합되었을 때 IC 패키지의 단자들과 일대일 대응 관계에 있도록 정면 상에서 가요성 회로 주위에 형성된다. 전기 전도성 패드는 통상 가요성 회로의 중앙 영역 주위에서 전기 전도성 패드로부터 대체로 동일한 길이로 방사상 혹은 다른 형태로 연장되어 전도체 패턴을 형성하는 전도체들을 가지며, 복수개의 추가의 전기 전도성 패드들은 외부 회로와 소정의 전기 접속을 형성하기 위해 가요성 회로의 배면 상에 형성되는데, 이들 배면 상에 있는 전기 전도성 패드들은 전기 전도성 관통 구멍을 통해 정면 상에 있는 전도체 패턴에 접속된다.
이러한 구성에 의해, 가요성 회로의 정면 상의 전기 전도성 패드를 배면 상의 전기 전도성 패드에 접속하는 전도체의 길이를 현저히 줄일 수 있으며, 따라서 각 전도체의 인덕턴스가 감소될 수 있다. 또한 유리하게는, 각 전도체는 실질적으로 동일한 길이로 되어 있으므로, 전도체 패턴 중의 각 전도체를 따라 동일한 인덕턴스가 분포되게 된다.
가요성 회로는 배면 상에 있는 전기 전도성 패드의 주변 영역을 제외하고 배면 상에 형성되는 접지층을 가질 수 있다. 따라서, IC 장치 소켓은 전자기 간섭에 보다 덜 민감하게 된다.
양호하게는 절연 천공 시트가 포함된다. 이같은 시트는 예를 들어 가요성 회로의 중앙 영역 주위에서 IC 패키지의 단자들을 전기 전도성 패드에 정렬하기 위한 구멍들을 내부에 갖는다. 이러한 구성에 의해, IC 패키지의 단자들은 절연 필름의 전기 전도성 패드들과 접촉할 수 있는데, 이는 높은 신뢰도로서 달성된다.
본 발명의 목적은 대형이고 고가인 프레임이나 캐리어를 필요로 하지 않으면서 매우 근접하여 이격된 전기 전도성 볼들을 갖는 IC 패키지를 시험하기 위한 소켓을 제공하기 위한 것이다.
다른 실시예에 있어서, 가요성 회로의 배면 상에 있는 각각의 전기 전도성 패드는, 통상적으로 중앙 전도체가 배면 상에 있는 전기 전도성 패드에 연결되고 외부 차폐체가 배면 상에 있는 접지층에 연결되어 동축 케이블에 연결된다. 이는 IC 패키지 소켓의 임피던스를 현저히 낮추고 고주파 신호의 반사 및 인접한 단자 간의 혼선을 막는 효과를 갖는다. 가요성 회로의 정면 상에 있는 전기 전도성 패드와 대향 관계로 형성되는 복수개의 탄성중합체 돌출부를 갖는 탄성 베드를 이용할 수 있다. 가요성 회로에 대하여 IC 장치를 가볍게 가압함으로써 그 사이에 신뢰성 있는 전기 접속이 형성된다.
가요성 회로에 대하여 IC 패키지를 가압하기 위해 반구형 가압부가 사용될 수 있다. IC 패키지의 각 돌출 볼은 개별 전기 전도성 패드에 대하여 직각으로 고르게 인가될 수 있다.
본 발명의 다른 목적, 특징 및 장점들은 본 발명의 도시된 실시예에 따른 IC 소켓에 대한 다음의 설명으로부터 이해될 것이다.
도1은 본 발명의 제1 실시예에 따른 IC 소켓의 단면도.
도2는 절연 필름 상에 형성된 통상의 전도체 패턴을 도시한 도면.
도3은 소정 반경 방향으로 절연 필름 단편을 도시한 확대 단면도.
도4는 절연 필름의 정면 상에 있는 소정 전도체를 도시한 절연 필름 단편의 확대 평면도.
도5는 절연 필름의 배면 상에 있는 소정 전도체를 도시한 절연 필름 단편의 유사한 확대 평면도.
도6은 본 발명의 제2 실시예에 따른 IC 소켓의 단면도.
도7은 도6의 IC 소켓의 원 부분(A)의 확대도.
도8은 칩과 천공된 중간 필름 부재의 정렬 특성을 도시하는 분해 사시도.
도9는 도8의 단면도.
〈도면의 주요부분에 대한 부호의 설명〉
1 : 소켓 기부
2 : 커버 본체
4 : 탄성 베드
5 : 전기 전도성 단자
6 : 가요성 회로 부재
7 : 천공 시트
11 : IC 패키지
12 : 돌출 볼
13 : 탄성중합체 돌출부
14 : 전도체 패턴
15, 16 : 전기 전도성 패드
17 : 관통 구멍
20 : 접지 평면층
23 : 반구형 가압부
도1을 참조하면, 소켓 기부(1)와, 소켓 기부(1)의 일 단부에 선회식으로 고정되어 커버 본체(2)를 개폐할 수 있게 피벗(3)을 중심으로 회전하는 커버 본체(2)를 갖는 IC 패키지 소켓이 도시되어 있다. 소켓 기부(1)는 양호하게는 실리콘 또는 다른 적절한 탄성 재료로 형성되는 탄성 베드(4)를 중앙 영역에 가지며, 그 주위에 복수개의 전기 전도성 단자(5)들을 갖는다. FFC 또는 FPC와 같은 평면 부재로서 도시된 필름형 접촉 부재 또는 가요성 회로 부재가 소켓 기부(1) 상에 위치된다. FFC와 FPC 부재들은 필름 형태로 제공되는 소정 범위의 가요성 회로인 것으로 이해된다. 이들 용어는 본 명세서에서 바꿔 사용될 수 있으며, 흔히 용어 "가요성 회로"로 칭해진다. 절연 천공 시트(7)가 IC 패키지의 정확한 정렬을 위해 가요성 회로 부재(6) 상에 위치된다. 중심 안내부(8)와 주변 프레임(9)을 이용하여 소켓 기부(1)에 고정되는 가요성 회로 부재(6)와 천공 시트(7)가 도1과 도6에 도시되어 있으며, 이들 가요성 회로와 천공 시트는 도시된 구성에서 안내부(8)가 가요성 회로 부재(6)와 천공 시트(7) 상부에 위치되도록 서로 겹쳐진다. 통상적으로 이들은 나사(10)에 의해 소켓 기부(1)에 고정된다.
칩 스케일 패키지(CSP)형 집적 회로(IC)는, 도1에 도시된 바와 같이, 외주연 측면을 소켓 기부(1)의 중앙 리세스(8a) 내에 끼워맞춤으로써 도시된 실시예 내에서 정확히 위치된다. 도8과 도9에 도시된 실시예에 잘 도시되어 있는 바와 같이, 절연 천공 시트(7)는 그리드 또는 다른 패턴으로 형성되어 IC 패키지(11)의 돌출 볼(12, 통상적으로 납땜 볼)과 일대일 대응하는 관계로 배열된 복수개의 구멍(7a)이 내부에 형성되어 있다. IC 패키지(11)가 소켓 기부의 리세스 내에 단정하게 끼워맞춰지면, IC 패키지(11)의 돌출 볼(12)들은 천공 시트(7)의 구멍(7a)과 정렬되어 구멍을 통해 연장된다. 도1, 도8 및 도9에 도시된 바와 같이, 천공 시트(7)는 소켓 기부(1) 상에 있는 전기 전도성 단자(5)들과 정렬되는 탄성중합체 돌출부(13)를 갖는다.
가요성 회로 부재(6)는 IC 패키지(11)의 돌출 볼(12)과 소켓 기 부(1)의 전기 전도성 단자(5) 간에 전기 접속을 형성하는 데 사용된다. 도2 내지 도5에 도시된 바와 같이, 가요성 회로는 정면 상에서 정사각형 중앙 영역 주위에 배열되어 전기 전도성 패드(15)로부터 방사상으로 또는 다른 형태로 연장되는 복수개의 전도체를 가지며, 대응하는 복수개의 전기 전도성 패드(16)가 배면 상에 마련된다. 가요성 회로 부재(6)의 배면 상에 있는 이들 전기 전도성 패드(16)는, 가요성 회로 부재(6)의 두께를 통해 연장되도록 만들어진, 도시된 전기 전도성 관통 구멍(17)과 같은 바이어스에 의해 정면 상에 있는 전도체 단부와 연결된다. 부재(6)의 정사각형 중앙 영역 둘레의 전기 전도성 패드(15)들은 겹쳐지는 절연 천공 시트(7)의 구멍(7a)과 대체로 대향하여 정렬되도록 일대일 대응으로 배열된다. 이들 패드(15)는 또한 IC 패키지(11)의 돌출 볼(12)과 정렬되어 대면한다. 또한, 가요성 회로 부재(6)의 배면 상에 있는 전기 전도성 패드(16)들은 소켓 기부(1)의 전기 전도성 단자(5)들과 일대일 대응으로 정렬되어 결합되도록 배열된다. 이들 전기 전도성 패드(16)의 상부면은 또한 겹쳐지는 천공 시트(7)의 탄성중합체 돌출부(13)를 대면한다.
도2에 잘 도시된 바와 같이, 전도체들은 정사각형 중앙 영역 주위에서 전기 전도성 패드(15)로부터 가요성 회로 부재(6)의 주변 영역 내의 전기 전도성 패드(16)까지 방사상 또는 임의의 소정 패턴으로 연장된다. 전도체 패턴(14)은 모든 전도체들이 실질적으로 동일한 길이가 되도록 설계된다. 각 전도체의 인덕턴스를 감소시킬 목적으로, 접지 평면(20) 또는 접지 평면들이 가요성 회로 부재(6)에 추가되어 실질적으로 동일한 두께의 스트립라인 또는 마이크로스트립라인을 형성한다. 도3 내지 도5에 도시된 바와 같이, 전도체 패턴(14)은 부재(6)의 정면 상에 있는 전기 전도성 패드(15)를 배면 상에 있는 전기 전도성 패드(16)에 연결하는 역할을 한다. 구체적으로, 각 전도체 패턴(14)은 정면 상에 있는 개별 전기 전도성 패드(15)와 일 단부에서 전기 접속되고, 다른 단부에서 배면 상에 있는 개별 전기 전도성 패드(16)와 전기 접속된다. 각 패드(16)는 가요성 회로 부재를 통해 연장될 수 있는 두께를 갖는 전기 전도성 관통 구멍(17)을 갖는다. 모든 전기 전도성 패드(16, 16a)와 전기 전도성 관통 구멍(17)은 동시에 형성될 수 있으며, 전기 전도성 패드(16a)들은 전도체(14)의 다른 단부에 연결되도록 형성된다.
도3과 도4에 도시된 바와 같이 보호층(18)을 제공하기 위해 가요성 회로 부재(6)의 정면은 전기 전도성 패드(15와 16a)를 제외하고 절연 및 보호 재료에 의해 피막된다. 마찬가지로, 부재(6)의 배면은 접지 평면층(20)을 제공하기 위해 전기 전도성 패드(16)와 주변 환형 영역(19)을 제외하고 구리에 의해 피막된다. 그런 다음 접지 평면층(20)은 보호층(21)을 제공하기 위해 도5에 도시된 바와 같이 절연 및 보호 재료에 의해 피막된다.
접지 평면층(20)은 양호하게는 증착 또는 도금에 의해 형성되고 10 ㎛ 미만의 두께를 갖는다. 이 층(20)은 격자 패턴으로 에칭되어, 부재(6)의 가요성을 보유한다. 이와는 다르게, 접지 평면층(20)은, 실리콘 수지, 폴리이미드 수지, 열가소성 수지, 에폭시 수지 또는 임의의 다른 소정의 합성 수지를 접합제로서 사용하여, 가요성 회로 부재에 전기 전도성 중합체 페이스트를 도포함으로써 형성된다. 그렇지 않으면, 복합 접지 평면층은 구리를 증착 또는 도금하여 이와 같은 전기 전도성 중합체 페이스트에 의해 인쇄함으로써 형성될 수 있다.
도1을 다시 참조하면, 커버 본체(2)는 코일 스프링(22)에 의해 편의된 반구형 가압부(23)를 갖는다. 커버 본체(2)는 커버 본체(2)에 회전식으로 선회하는 스프링 편의된 후크(25)를 가지며, 후크의 측면은 커버 본체(2)의 선회하는 측면에 대향한다. 후크(25)는 코일 스프링(26)에 의해 래칭 위치쪽으로 편의된다. 커버 본체(2)가 폐쇄 위치로 회전하면, 커버 본체(2)는 스프링 편의된 후크(25)가 소켓 기부(1)의 프레임(9)의 대향 모서리부 하부에 포획됨으로써 폐쇄 위치에 보유되어, 커버 본체(2)가 개방되는 것을 막는다.
IC 패키지(11)를 IC 패키지 소켓 내에 위치시킬 때, 우선 커버 본체(2)가 개방 및 상승되고, IC 패키지(11)가 돌출 볼(12)이 하향한 상태로 기부 프레임(8)의 개구(8a) 내에 삽입되고, 탄성 필름(28)이 IC 패키지(11) 상에 위치된다. 그런 후에, 커버 본체(2)가 폐쇄 위치로 회전되어, 커버 본체(2)가 소켓 기부(1)의 프레임(9)의 대향 모서리부 하부에 포획되는 후크(25)의 포획부(27)에 의해 보유된다.
이와 같은 동작을 통해, IC 패키지(11)의 돌출 볼(12)이 천공 시트(7)의 구멍(7a)과 정렬된 상태에서 IC 패키지(11)는 반구형 가압부(23)에 의해 절연 천공 시트(7)에 대항하여 가압되어 돌출 볼이 구멍을 통해 연장되고, 그런 다음 IC 패키지(11)의 돌출 볼(12)은 가요성 회로 부재(6)의 상부면 상의 전기 전도성 패드(15)와 접촉하여, 상부의 탄성 필름(28)과 하부의 탄성 베드(4) 사이에 IC 패키지(11)와 부재(6)가 개재됨으로써 그 사이에 신뢰성 있는 전기 접속이 형성된다. 탄성 베드(4)는 (도6에 도시된 바와 같은) 평평한 작동면을 갖거나, (도1에 도시된 바와 같은) 하나 이상의 수직 받침대(4a)를 포함할 수 있다. 받침대가 구비되는 경우, 수직 받침대는 사이 공간(37)에 의해 부분적으로 구획되는데, 이는 각 받침대(4a)가 개별적으로 편향될 수 있게 한다.
IC 패키지는 돌출 볼(12)이 대칭적인 형상을 가지며 양호한 동일 평면성을 갖도록 제조되어야 한다. 돌출 납땜 볼(12)이 약간의 불균일성을 갖거나 형상이 일그러진 경우에도, 불균일성은 탄성 필름(28)과 탄성 베드(4)의 탄성 가요성에 의해 흡수될 수 있다. 또한, 탄성 베드(4)의 탄성중합체 돌출부(4a)는 전기 전도성 패드(15)에 대하여 일대일 대향하는 관계로 배열되기 때문에, IC 패키지(11)를 약간만 가압하는 것으로도 돌출 볼(12)과 전기 전도성 패드(15) 사이에 소정의 전기 접속이 형성된다. IC 장치를 가압할 때 가압력을 IC 패키지(11)의 돌출 볼(12)에 고르게 수직으로 인가할 수 있도록 반구형 가압부(23)는 자세를 자유롭게 변경할 수 있다.
프레임(9)이 소켓 기부(1)와 결합될 때 가요성 회로 부재(6)의 배면의 외주연 영역 상에 형성된 전기 전도성 패드(16)는 탄성중합체 돌출부(13)를 통해 소켓 기부(1)의 전기 전도성 단자(5)에 대하여 가압된다. 바람직하지 못한 불균일성이 존재하는 경우, 탄성중합체 돌출부(13)와 부재(6)는 전기 전도성 단자(5)의 불균일성을 흡수하기에 충분할 만큼의 가요성을 갖는다.
이리하여, IC 패키지(11)의 돌출 납땜 볼(12)과 소켓 기부(1)의 전기 전도성 단자(5) 사이에 소정의 전기 접속이 형성된다. 가요성 회로 부재(6)의 전도체 패턴(14)은 실질적으로 동일한 길이의 전도체들로 구성되며, 각각은 각 돌출 볼(12)과 대응하는 전기 전도성 단자(5) 사이에 저 인덕턴스 전기 접속을 형성한다. 부재(6)의 배면 상에 있는 접지 평면층(20)은 전도체 패턴(14) 상에서의 전자기 간섭을 막는 효과를 갖는다.
도6과 도7은, 제1 실시예의 전기 전도성 단자 또는 핀(5)을 대신하여 동축 케이블(29)이 사용된 점에서 제1 실시예와 차이가 있는 제2 실시예에 따른 IC 패키지 소켓을 도시한다. 제1 실시예와 동일한 제2 실시예의 부분들은 도1 내지 도5에 사용된 동일한 참조 번호로써 표시되었으며, 이와 같이 동일한 부분에 대한 설명은 제2 실시예의 설명에서 생략하기로 한다.
도7에 도시된 바와 같이, 각 동축 케이블(29)의 중앙 전도체(30)는 전기 전도성 관통 구멍(32)에 납땜되어진 데 반해, 외부 차폐체(34)는 전기 전도성 관통 구멍(32)을 에워싸는 접지층(35)에 납땜된다. 접촉 필름(31)의 전기 전도성 관통 구멍(32)들은 가요성 회로 부재(6)의 배면 상에 있는 전기 전도성 패드(16)와 실질적으로 정렬되어 이와 대면한다.
제2 실시예에 따른 IC 패키지 소켓에 있어서, 접지층(도시되지 않음)은 IC 패키지의 돌출 볼(12)들과 접촉하지 않는 방식으로 절연 천공 시트(7)의 정면 또는 배면 상에 위치될 수 있다. 이리하여, 천공 시트(7)의 접지층과 절연 필름의 배면 상에 있는 접지 평면층(20)은 사이에 전도체 패턴(14)을 개재하도록 결합됨으로써, 전도체 패턴의 캐패시턴스를 높이고 임피던스를 저하시킨다. 또한, 전도체 패턴의 임피던스를 동축 케이블과 맞춤으로써, 고주파 신호의 반사 또는 혼선을 방지할 수 있다.
양 실시예에서 가요성 회로 부재(6)는 본 명세서에 도시된 것과는 상이한 간격으로 배열된 전기 전도성 패드를 갖는 다른 필름 회로 또는 평평한 평면 회로 부재에 의해 대체될 수 있음을 알 수 있다. 이 경우, 양호하게는 탄성 베드(4)는 대체된 가요성 회로 부재 내의 전기 전도성 패드와 동일한 간격으로 배열되는 탄성중합체 돌출부 또는 수직 받침대(4a)를 가짐으로써, 전기 전도성 패드(15)들이 도1에 도시된 바와 같이 탄성중합체 돌출부(4a)들과 일대일 대응하여 접촉할 수 있게 한다.
시험되는 IC 패키지(11)와 본 발명의 절연 천공 시트(7) 사이의 정렬 및 정합 관계를 더욱 상세히 참고하기 위해 도1, 도6, 도8 및 도9를 참조한다. 천공 시트(7)는 전기 전도성 패드(15)에 의해 특정 IC 장치와 가요성 회로 부재(6) 사이에 개재되는 부재이다. 이는 IC 패키지(11)의 돌출 볼(12)들과 특정 볼 그리드 열 사이의 적당한 정렬을 보조하는 기능을 한다. 이러한 견지에서, 정렬 구멍(7a)들은 IC 장치의 볼 그리드 열에 대응하는 열로 위치되고, 통상적으로 볼(12)을 구멍(7a) 내에 삽입하는 것을 포함하여 수용되는 볼 그리드 열에 따라 교환할 수 있도록 다양한 천공 시트(7)가 마련될 수 있다. 이러한 정렬 기능은 도8과 도9에 보다 상세히 도시되어 있다.
중요하게는, 천공 시트(7)는 또한 가압 필름으로서 기능한다. 탄성중합체 돌출부(13)는 부재(6)의 배면 상에 있는 전기 전도성 패드(16)와 핀이나 단자(5) 또는 동축 케이블(29)의 전도체 사이의 전기 접속을 고정시키는 것을 보조한다. 보다 구체적으로는, 소켓이 완전히 조립되면, 탄성중합체 돌출부(13)는 조립 압력이 전기 전도성 패드(16)와 개별 전기 전도성 구멍 또는 바이어스(17)를 특정 단자(5) 또는 동축 케이블(29)의 전기 전도성 계면부에 대하여 추진하도록 보장한다. 이러한 기능은, 특히 표면 오염물, 불균일 또는 다른 불완전성이 패드(16)와 단자(5) 또는 동축 케이블(29) 사이에 불충분한 결합을 초래할 수 있는 상황에서 단락과 관련한 위험을 최소화한다. 따라서, 천공 시트(7)는 유연성 부재로서 작용하여, 특히 통상 납땜되는 구조로서 때에 따라 불완전할 수 있는 볼(12) 상의 불완전한 공차 또는 오염을 상쇄하기 위한 유연 수단을 제공한다.
이상 설명한 본 발명의 실시예들은 본 발명의 원리의 응용의 일부를 설명하기 위한 것으로 이해되어야 한다. 당해 분야의 숙련자라면 본 발명의 진정한 사상 및 범주로부터 벗어나지 않으면서 다양하게 변형할 수 있다.
본 발명에 의하면, 인덕턴스와 임피던스가 내부에 균일하게 분포되고 감소된 개선된 집적 회로 소켓이 제공된다.

Claims (24)

  1. 집적 회로(IC) 패키지를 시험하기 위한 집적 회로 소켓에 있어서,
    기부를 갖는 소켓 조립체와,
    배면, 정면 및 상기 정면과 배면 사이에서 연장되는 복수개의 전기 전도성 바이어스를 구비하고 상기 기부에 의해 지지되는 소정 범위의 가요성 회로와,
    상기 소켓 조립체에 위치된 IC 패키지의 단자와 접촉하도록 가요성 회로의 상기 정면 상에 있는 복수개의 정면 전기 전도성 패드-상기 복수개의 정면 전기 전도성 패드는 IC 패키지의 단자와 일대일 대응하여 있음-와,
    상기 가요성 회로 상의 복수개의 개별 회로 경로의 전도체 패턴-각각의 상기 개별 회로 경로는 상기 정면 전기 전도성 패드들 중 하나로부터 가요성 회로의 상기 전도성 바이어스들 중 하나까지 연장됨-과,
    외향 돌출한 전도성 커넥터와 전기 접속하도록 가요성 회로의 상기 배면 상에 있는 복수개의 배면 전기 전도성 패드-상기 배면 전기 전도성 패드는 상기 전도성 바이어스에 의해 가요성 회로의 정면 상의 전도체 패턴에 연결됨-
    를 포함하며,
    상기 복수개의 개별 회로 경로 각각은 실질적으로 길이가 동일하고, 실질적으로 동일한 인덕턴스 및 임피던스 값을 나타내는 것을 특징으로 하는 집적 회로 소켓.
  2. 제1항에 있어서, 가요성 회로는 배면 전기 전도성 패드의 주변 영역을 제외하고 상기 배면 상에 형성된 전도성 접지 평면층을 구비하는 것을 특징으로 하는 집적 회로 소켓.
  3. 제1항에 있어서, 상기 집적 회로 소켓은 상기 가요성 회로와 IC 패키지 사이에 위치된 절연 천공 시트를 추가로 포함하며, 상기 절연 천공 시트는 IC 패키지의 단자가 관통 배치되는 구멍을 내부에서 구비하고, 상기 구멍은 가요성 회로의 정면 전기 전도성 패드와 정렬되는 것을 특징으로 하는 집적 회로 소켓.
  4. 제2항에 있어서, 상기 소켓 조립체는 돌출한 전도성 동축 케이블 조립체를 포함하며, 가요성 회로의 각각의 상기 배면 전기 전도성 패드는 상기 동축 케이블 조립체들 중 하나의 동축 케이블 조립체의 중앙 전도체에 연결되고, 동축 케이블 조립체의 외부 차폐체는 가요성 회로의 접지 평면층에 연결되는 것을 특징으로 하는 집적 회로 소켓.
  5. 제1항에 있어서, 가요성 회로의 정면 전기 전도성 패드와 대향하는 관계로 위치되어 상기 기부에 의해 지지되는 탄성 베드를 추가로 포함하는 것을 특징으로 하는 집적 회로 소켓.
  6. 제1항에 있어서, 소켓 조립체는 IC 패키지를 상기 가요성 회로에 대하여 가압하는 반구형 가압부를 포함하는 것을 특징으로 하는 집적 회로 소켓.
  7. 제1항에 있어서, 상기 소켓 조립체는 돌출한 전도성 핀 단자를 포함하는 것을 특징으로 하는 집적 회로 소켓.
  8. 제3항에 있어서, 상기 절연 천공 시트는 가요성 회로의 배면 전기 전도성 패드와 일대일 대응하여 있는 탄성중합체 돌출부를 추가로 포함하는 것을 특징으로 하는 집적 회로 소켓.
  9. 제3항에 있어서, 상기 절연 천공 시트는 가요성 회로의 배면 전기 전도성 패드와 일대일 대응하여 있는 탄성중합체 돌출부를 추가로 포함하며, 상기 탄성중합체 돌출부는 외향 돌출한 전도성 커넥터와의 전기 접속을 향상시키도록 상기 배면 전도성 패드의 상부면 상에 압력을 인가하는 것을 특징으로 하는 집적 회로 소켓.
  10. 제8항에 있어서, 상기 절연 천공 시트, 상기 절연 천공 시트의 탄성중합체 돌출부, 상기 가요성 회로, 및 상기 배면 전기 전도성 패드는 돌출한 전도성 커넥터의 결합면과 상기 배면 전기 전도성 패드의 상부면 사이에서 전기 접촉을 향상시키도록 이들이 내부에 위치되는 소켓 조립체에 의해 제공된 공간과 동일하거나 이보다 큰 조합된 두께를 갖는 것을 특징으로 하는 집적 회로 소켓.
  11. 집적 회로(IC) 패키지를 시험하기 위한 집적 회로 소켓에 있어서,
    기부를 갖는 소켓 조립체와,
    배면, 정면 및 상기 정면과 배면 사이에서 연장되는 복수개의 관통 구멍을 구비하고 상기 기부에 의해 지지되는 가요성 회로 부재와,
    상기 소켓 조립체에 위치된 IC 패키지의 단자와 접촉하도록 가요성 회로 부재의 상기 정면 상에 있는 복수개의 정면 전기 전도성 패드-상기 복수개의 정면 전기 전도성 패드는 IC 패키지의 단자와 일대일 대응하여 있음-와,
    상기 가요성 회로 부재와 IC 패키지 사이에 위치된 절연 천공 시트-상기 절연 천공 시트는 IC 패키지의 단자를 가요성 회로 부재의 상기 정면 전기 전도성 패드와 정렬하여 배치시키도록 내부에서 구멍을 구비함-와,
    상기 가요성 회로 부재 상의 복수개의 개별 회로 경로의 전도체 패턴-각각의 상기 개별 회로 경로는 상기 정면 전기 전도성 패드들 중 하나로부터 가요성 회로 부재의 상기 관통 구멍들 중 하나까지 연장됨-과,
    가요성 회로 부재의 상기 배면 상의 복수개의 배면 전기 전도성 패드-상기 배면 전기 전도성 패드는 상기 관통 구멍에 의해 상기 가요성 회로 부재의 정면 상의 전도체 패턴에 연결됨-
    를 포함하는 것을 특징으로 하는 집적 회로 소켓.
  12. 제11항에 있어서, 가요성 회로 부재는 배면 전기 전도성 패드의 주변 영역을 제외하고 상기 배면 상에 형성된 전도성 접지 평면층을 구비하는 것을 특징으로 하는 집적 회로 소켓.
  13. 제12항에 있어서, 상기 소켓 조립체는 돌출한 전도성 동축 케이블 조립체를 포함하며, 가요성 회로 부재의 각각의 상기 배면 전기 전도성 패드는 상기 동축 케이블 조립체들 중 하나의 동축 케이블 조립체의 중앙 전도체에 연결되고, 동축 케이블 조립체의 외부 차폐체는 가요성 회로 부재의 접지 평면층에 연결되는 것을 특징으로 하는 집적 회로 소켓.
  14. 제11항에 있어서, 상기 절연 천공 시트는 가요성 회로 부재의 배면 전기 전도성 패드와 일대일 대응하여 있는 탄성중합체 돌출부를 추가로 포함하는 것을 특징으로 하는 집적 회로 소켓.
  15. 제14항에 있어서, 상기 절연 천공 시트, 상기 절연 천공 시트의 탄성중합체 돌출부, 상기 가요성 회로 부재, 및 상기 배면 전기 전도성 패드는 돌출한 전도성 커넥터의 결합면과 상기 배면 전기 전도성 패드의 상부면 사이에서 전기 접촉을 향상시키도록 소켓 조립체에 의해 제공된 공간과 동일하거나 이보다 큰 조합된 두께를 갖는 것을 특징으로 하는 집적 회로 소켓.
  16. 제11항에 있어서, 상기 복수개의 개별 회로 경로 각각은 실질적으로 길이가 동일하고, 실질적으로 동일한 인덕턴스 및 임피던스 값을 나타내는 것을 특징으로 하는 집적 회로 소켓.
  17. 제11항에 있어서, 상기 소켓 조립체는 소켓 조립체로부터 돌출된 핀 단자를 포함하는 것을 특징으로 하는 집적 회로 소켓.
  18. 제11항에 있어서, 상기 집적 회로 소켓은 상기 기부에 의해 지지되는 탄성 베드를 추가로 포함하며, 상기 탄성 베드는 가요성 회로 부재의 정면 전기 전도성 패드와 대향하는 관계로 위치된 복수개의 탄성중합체 돌출부를 구비하는 것을 특징으로 하는 집적 회로 소켓.
  19. 제11항에 있어서, 소켓 조립체는 IC 패키지를 상기 가요성 회로 부재에 대하여 가압하는 반구형 가압부를 포함하는 것을 특징으로 하는 집적 회로 소켓.
  20. 집적 회로(IC) 패키지를 시험하기 위한 집적 회로 소켓에 있어서,
    기부 및 외향 돌출 전도성 부재를 갖는 소켓 조립체와,
    배면, 정면 및 상기 정면과 배면 사이에서 연장되는 복수개의 전도성 관통 구멍을 구비하고 상기 기부에 의해 지지되는 가요성 회로 부재와,
    상기 소켓 조립체에 위치된 IC 패키지의 단자와 접촉하도록 가요성 회로 부재의 상기 정면 상에 있는 복수개의 정면 전기 전도성 패드-상기 복수개의 정면 전기 전도성 패드는 IC 패키지의 단자와 일대일 대응하여 있음-와,
    상기 가요성 회로 부재와 IC 패키지 사이에 위치된 절연 천공 시트-상기 절연 천공 시트는 IC 패키지의 단자를 가요성 회로 부재의 상기 정면 전기 전도성 패드와 정렬하여 배치시키도록 내부에서 구멍을 구비하며, 상기 절연 천공 시트는 상기 구멍 외부로 위치된 탄성중합체 부분을 구비함-와,
    상기 가요성 회로 부재 상의 복수개의 개별 회로 경로의 전도체 패턴-각각의 상기 개별 회로 경로는 상기 정면 전기 전도성 패드들 중 하나로부터 가요성 회로 부재의 상기 전도성 관통 구멍들 중 하나까지 연장됨-과,
    상기 외향 돌출 전도성 부재와 전기 접속하도록 가요성 회로 부재의 상기 배면 상에 있는 복수개의 배면 전기 전도성 패드-상기 배면 전기 전도성 패드는 상기 관통 구멍에 의해 상기 가요성 회로 부재의 정면 상의 전도체 패턴에 연결됨-
    를 포함하며,
    상기 배면 전기 전도성 패드는 가요성 회로 부재의 정면 패드의 외부에 위치되고 절연 천공 시트의 탄성중합체와 일대일 대응하여 있는 것을 특징으로 하는 집적 회로 소켓.
  21. 제20항에 있어서, 가요성 회로 부재는 배면 전기 전도성 패드의 주변 영역을 제외하고 상기 배면 상에 형성된 접지 평면층을 구비하는 것을 특징으로 하는 집적 회로 소켓.
  22. 제20항에 있어서, 상기 절연 천공 시트, 상기 절연 천공 시트의 탄성중합체 돌출부, 상기 가요성 회로 부재, 및 상기 배면 전기 전도성 패드는 돌출 전도성 부재의 결합면과 상기 배면 전기 전도성 패드 사이에서 전기 접촉을 향상시키도록 각각의 돌출 전도성 부재의 결합면과 소켓 조립체의 대향면 사이의 공간과 동일하거나 이보다 큰 조합된 두께를 갖는 것을 특징으로 하는 집적 회로 소켓.
  23. 제20항에 있어서, 상기 복수개의 개별 회로 경로 각각은 실질적으로 길이가 동일하고, 실질적으로 동일한 인덕턴스 및 임피던스 값을 나타내는 것을 특징으로 하는 집적 회로 소켓.
  24. 제20항에 있어서, 상기 집적 회로 소켓은 상기 기부에 의해 지지되는 탄성 베드를 추가로 포함하며, 상기 탄성 베드는 가요성 회로 부재의 정면 전기 전도성 패드와 대향하는 관계로 위치된 복수개의 탄성중합체 돌출부를 구비하는 것을 특징으로 하는 집적 회로 소켓.
KR1019990017928A 1998-05-19 1999-05-18 집적 회로 시험 소켓 KR100325038B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP98-153866 1998-05-19
JP10153866A JPH11329648A (ja) 1998-05-19 1998-05-19 Ｉｃデバイスソケット

Publications (2)

Publication Number Publication Date
KR19990088373A true KR19990088373A (ko) 1999-12-27
KR100325038B1 KR100325038B1 (ko) 2002-03-04

Family

ID=15571825

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990017928A KR100325038B1 (ko) 1998-05-19 1999-05-18 집적 회로 시험 소켓

Country Status (7)

Country Link
US (1) US6152744A (ko)
EP (1) EP0965846A3 (ko)
JP (1) JPH11329648A (ko)
KR (1) KR100325038B1 (ko)
CN (1) CN1236185A (ko)
SG (1) SG81987A1 (ko)
TW (1) TW454989U (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010085477A (ko) * 2000-02-23 2001-09-07 니시가키 코지 반도체 디바이스 표면 장착용 집적회로 소켓
KR100517022B1 (ko) * 2001-10-31 2005-09-27 가부시키가이샤 리코 Ｉｃ 소켓
KR100761862B1 (ko) 2006-11-14 2007-09-28 삼성전자주식회사 반도체 패키지 테스트용 소켓
KR100816620B1 (ko) * 2000-11-06 2008-03-24 센사타 테크놀로지스, 인크 전자 패키지를 착탈 가능하게 장착하는 소켓

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000183483A (ja) * 1998-12-21 2000-06-30 Shinko Electric Ind Co Ltd 電子部品の検査用基板及びその製造方法並びに電子部品の検査方法
TW432752B (en) * 1999-07-15 2001-05-01 Urex Prec Inc Modular integrated circuit socket
GB2352315B (en) * 1999-07-19 2003-12-03 Nokia Mobile Phones Ltd Sim card reader
US6383005B2 (en) * 1999-12-07 2002-05-07 Urex Precision, Inc. Integrated circuit socket with contact pad
KR100374630B1 (ko) * 1999-12-20 2003-03-03 삼성전자주식회사 반도체 장치용 소켓과 인쇄 회로 기판 및 테스트 방법
JP2001183415A (ja) * 1999-12-28 2001-07-06 Molex Inc ベアチップ用ｉｃソケット
US6341963B1 (en) * 2000-07-06 2002-01-29 Advanced Micro Devices, Inc. System level test socket
JP3425125B2 (ja) * 2000-08-10 2003-07-07 タイコエレクトロニクスアンプ株式会社 Ｂｇａパッケージ用ソケット
US6447322B1 (en) * 2000-08-22 2002-09-10 Intle Corporation Test socket for an electronic assembly which reduces damage to the electronic assembly
US6331836B1 (en) * 2000-08-24 2001-12-18 Fast Location.Net, Llc Method and apparatus for rapidly estimating the doppler-error and other receiver frequency errors of global positioning system satellite signals weakened by obstructions in the signal path
US6368138B1 (en) * 2001-03-27 2002-04-09 Huang Chou Huang Module carrier
US7108546B2 (en) * 2001-06-20 2006-09-19 Formfactor, Inc. High density planar electrical interface
US6677770B2 (en) 2001-07-17 2004-01-13 Infineon Technologies Programmable test socket
JP3824943B2 (ja) * 2002-02-14 2006-09-20 エスペック株式会社 Ｉｃソケットモジュール
KR20040087341A (ko) 2002-03-05 2004-10-13 리카 일렉트로닉스 인터내셔널, 인크. 전자 패키지와 테스트 장비를 인터페이싱시키기 위한 장치
US6551112B1 (en) * 2002-03-18 2003-04-22 High Connection Density, Inc. Test and burn-in connector
US7077665B2 (en) * 2002-03-19 2006-07-18 Enplas Corporation Contact pin and socket for electrical parts
US6927588B1 (en) * 2002-04-03 2005-08-09 Jeffrey David Snelgrove Ball alignment plate testing apparatus and method for testing semiconductor chips
WO2004051292A1 (ja) * 2002-12-04 2004-06-17 Advantest Corporation 押圧部材および電子部品ハンドリング装置
US6946859B2 (en) * 2003-03-12 2005-09-20 Celerity Research, Inc. Probe structures using clamped substrates with compliant interconnectors
TWI223711B (en) * 2003-08-22 2004-11-11 Advanced Semiconductor Eng Test apparatus for semiconductor package
JP4355543B2 (ja) * 2003-09-11 2009-11-04 株式会社アドバンテスト 半導体試験システム
US7208936B2 (en) * 2004-04-12 2007-04-24 Intel Corporation Socket lid and test device
US6948946B1 (en) * 2004-04-22 2005-09-27 Ted Ju IC socket
US20050253602A1 (en) 2004-04-28 2005-11-17 Cram Daniel P Resilient contact probe apparatus, methods of using and making, and resilient contact probes
US7315176B2 (en) * 2004-06-16 2008-01-01 Rika Denshi America, Inc. Electrical test probes, methods of making, and methods of using
US6981882B1 (en) * 2005-03-29 2006-01-03 Ironwood Electronics, Inc. Packaged device adapter with torque limiting assembly
US7338295B2 (en) * 2006-07-21 2008-03-04 Protos Electronics Test socket-lid assembly
US7565843B2 (en) * 2006-08-29 2009-07-28 Ironwood Electronics, Inc. Packaged device adapter with torque indicating assembly
SG195107A1 (en) * 2011-05-27 2013-12-30 Jf Microtechnology Sdn Bhd An electrical interconnect assembly
US9274141B1 (en) 2013-01-22 2016-03-01 Johnstech International Corporation Low resistance low wear test pin for test contactor
KR101410866B1 (ko) * 2013-04-16 2014-06-24 신종천 반도체 칩 테스트용 소켓 및 그 제조 방법
CN103779313B (zh) * 2014-01-24 2017-02-01 嘉兴斯达微电子有限公司 一种带电极压力装置的功率半导体模块
DE102014016996B3 (de) * 2014-11-18 2016-03-03 Yamaichi Electronics Deutschland Gmbh Testkontaktor, Testkontaktorsystem, Verwendung eines Testkontaktors und Testverfahren
KR101678845B1 (ko) 2015-02-05 2016-11-24 리노공업주식회사 검사장치
US9590333B1 (en) 2016-01-04 2017-03-07 Incavo Otax, Inc. Low profile, integrated circuit test socket
JP7057499B2 (ja) * 2018-05-08 2022-04-20 山一電機株式会社 検査用ソケット
US20230060495A1 (en) * 2021-08-25 2023-03-02 Arris Enterprises Llc Adaptable test fixture for electrical components
TWI810687B (zh) * 2021-10-22 2023-08-01 芝奇國際實業股份有限公司 晶片測試載具

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3683105A (en) * 1970-10-13 1972-08-08 Westinghouse Electric Corp Microcircuit modular package
JPS5544519U (ko) * 1978-09-16 1980-03-24
DE68913318T2 (de) * 1988-03-11 1994-09-15 Ibm Elastomerische Verbinder für elektronische Bausteine und für Prüfungen.
US4861272A (en) * 1988-03-31 1989-08-29 E. I. Du Pont De Nemours And Company Impedance controlled connector interface
US4927369A (en) * 1989-02-22 1990-05-22 Amp Incorporated Electrical connector for high density usage
US4969828A (en) * 1989-05-17 1990-11-13 Amp Incorporated Electrical socket for TAB IC's
US5123850A (en) * 1990-04-06 1992-06-23 Texas Instruments Incorporated Non-destructive burn-in test socket for integrated circuit die
US5207585A (en) * 1990-10-31 1993-05-04 International Business Machines Corporation Thin interface pellicle for dense arrays of electrical interconnects
US5101553A (en) * 1991-04-29 1992-04-07 Microelectronics And Computer Technology Corporation Method of making a metal-on-elastomer pressure contact connector
US5205742A (en) * 1991-08-22 1993-04-27 Augat Inc. High density grid array test socket
JPH0566243A (ja) * 1991-09-06 1993-03-19 Nec Corp Ｌｓｉ評価用治具
US5307012A (en) * 1991-12-03 1994-04-26 Intel Corporation Test substation for testing semi-conductor packages
JPH05206601A (ja) * 1992-01-28 1993-08-13 Fujitsu Isotec Ltd プリント基板及びそのアース方法
JP3307470B2 (ja) * 1993-04-05 2002-07-24 三菱電機株式会社 半導体検査装置
US5402077A (en) * 1992-11-20 1995-03-28 Micromodule Systems, Inc. Bare die carrier
US5395253A (en) * 1993-04-29 1995-03-07 Hughes Aircraft Company Membrane connector with stretch induced micro scrub
US5367763A (en) * 1993-09-30 1994-11-29 Atmel Corporation TAB testing of area array interconnected chips
US5442852A (en) * 1993-10-26 1995-08-22 Pacific Microelectronics Corporation Method of fabricating solder ball array
US5479110A (en) * 1994-01-13 1995-12-26 Advanpro Corporation Printed flexible circuit terminations and method of manufacture
US5828224A (en) * 1994-03-18 1998-10-27 Fujitsu, Limited Test carrier for semiconductor integrated circuit and method of testing semiconductor integrated circuit
US5419710A (en) * 1994-06-10 1995-05-30 Pfaff; Wayne K. Mounting apparatus for ball grid array device
JPH0822875A (ja) * 1994-07-05 1996-01-23 Nippon Steel Corp Ｉｃソケット
JPH08129048A (ja) * 1994-10-31 1996-05-21 Ando Electric Co Ltd 狭ピッチｉｃ用コンタクトボードの接地強化板
JPH08213128A (ja) * 1995-02-08 1996-08-20 Texas Instr Japan Ltd ソケット
US5646447A (en) * 1996-06-03 1997-07-08 Pcd Inc. Top loading cam activated test socket for ball grid arrays
US5691041A (en) * 1995-09-29 1997-11-25 International Business Machines Corporation Socket for semi-permanently connecting a solder ball grid array device using a dendrite interposer
US5640303A (en) * 1995-10-30 1997-06-17 Precision Connector Designs, Inc. Interconnection apparatus for semiconductor/integrated circuit devices
US5741141A (en) * 1995-12-11 1998-04-21 Texas Instruments Incorporated Non-destructive interconnect system for semiconductor devices and a carrier assembly for use therewith
JP3681457B2 (ja) * 1996-01-11 2005-08-10 日本テキサス・インスツルメンツ株式会社 ソケット
JP4187281B2 (ja) * 1996-04-05 2008-11-26 スリーエム カンパニー 試験用ｉｃソケット
US5766022A (en) * 1996-05-21 1998-06-16 International Business Machines Corporation Electrical assembly
US5759047A (en) * 1996-05-24 1998-06-02 International Business Machines Corporation Flexible circuitized interposer with apertured member and method for making same
JPH1010191A (ja) * 1996-06-20 1998-01-16 Hitachi Ltd コネクタおよびそれを用いる半導体検査方法ならびに装置
JP2914308B2 (ja) * 1996-07-16 1999-06-28 日本電気株式会社 インターポーザー及び半導体デバイスの試験方法
US5738531A (en) * 1996-09-09 1998-04-14 International Business Machines Corporation Self-alligning low profile socket for connecting ball grid array devices through a dendritic interposer
JPH10260222A (ja) * 1997-03-19 1998-09-29 Unie Techno Kk 電極接触部材
US5919050A (en) * 1997-04-14 1999-07-06 International Business Machines Corporation Method and apparatus for separable interconnecting electronic components
JPH10335035A (ja) * 1997-05-30 1998-12-18 Ando Electric Co Ltd Ｂｇａ−ｉｃ用測定機構
JP4000638B2 (ja) * 1997-09-26 2007-10-31 モレックス インコーポレーテッド バーンインソケット
US5947751A (en) * 1998-04-03 1999-09-07 Vlsi Technology, Inc. Production and test socket for ball grid array semiconductor package

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010085477A (ko) * 2000-02-23 2001-09-07 니시가키 코지 반도체 디바이스 표면 장착용 집적회로 소켓
KR100816620B1 (ko) * 2000-11-06 2008-03-24 센사타 테크놀로지스, 인크 전자 패키지를 착탈 가능하게 장착하는 소켓
KR100517022B1 (ko) * 2001-10-31 2005-09-27 가부시키가이샤 리코 Ｉｃ 소켓
KR100761862B1 (ko) 2006-11-14 2007-09-28 삼성전자주식회사 반도체 패키지 테스트용 소켓

Also Published As

Publication number Publication date
JPH11329648A (ja) 1999-11-30
EP0965846A3 (en) 2001-11-28
CN1236185A (zh) 1999-11-24
US6152744A (en) 2000-11-28
SG81987A1 (en) 2001-07-24
KR100325038B1 (ko) 2002-03-04
EP0965846A2 (en) 1999-12-22
TW454989U (en) 2001-09-11

Similar Documents

Publication Publication Date Title
KR100325038B1 (ko) 집적 회로 시험 소켓
US4912399A (en) Multiple lead probe for integrated circuits in wafer form
US4969828A (en) Electrical socket for TAB IC's
KR200334763Y1 (ko) 베어 ｉｃ 칩 시험용 시스템 및 이러한 칩을 위한 소켓
US8011933B2 (en) Substrate connecting connector and semiconductor device socket, cable connector, and board-to-board connector having substrate connecting connector
KR100817083B1 (ko) 프로브 카드
JP7198127B2 (ja) インタポーザ、ソケット、ソケット組立体、及び、配線板組立体
KR20050021261A (ko) 고속 반도체 테스팅용 집적 인쇄회로기판 및 테스트 접촉기
US20040051541A1 (en) Contact structure with flexible cable and probe contact assembly using same
US6462573B1 (en) System interface assembly and method
US6123552A (en) IC socket
US7057410B1 (en) Interface structure for semiconductor integrated circuit test equipment
JP2734412B2 (ja) 半導体装置のソケット
KR102309675B1 (ko) 필름 형태의 프로브카드
WO1999021227A1 (en) Connector assembly for accommodating bga-style components
US6144213A (en) Ball grid array probing technique
WO2000004394A1 (fr) Support pour mesure de dispositif et procede de mesure de dispositif
KR100560113B1 (ko) 전기 부품 시험장치
US11693043B2 (en) Test head assembly for semiconductor device
KR102413287B1 (ko) 테스트 소켓
KR102644473B1 (ko) 반도체 패키지의 테스트 장치
KR200226638Y1 (ko) 테스트 소켓
KR100293601B1 (ko) 탄성 지지체를 갖는 집적회로 소자 검사 소켓
JP2533431Y2 (ja) Ｉｃウエーハ試験用プローブ
JPH09270484A (ja) Ｉｃソケット

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080201

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee