KR19990083104A - 반도체 메모리 소자 및 그 제조 방법 - Google Patents

반도체 메모리 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR19990083104A
KR19990083104A KR1019990012616A KR19990012616A KR19990083104A KR 19990083104 A KR19990083104 A KR 19990083104A KR 1019990012616 A KR1019990012616 A KR 1019990012616A KR 19990012616 A KR19990012616 A KR 19990012616A KR 19990083104 A KR19990083104 A KR 19990083104A
Authority
KR
South Korea
Prior art keywords
thin film
ferroelectric thin
semiconductor memory
memory device
lower electrode
Prior art date
Application number
KR1019990012616A
Other languages
English (en)
Other versions
KR100322220B1 (ko
Inventor
스에나가가즈후미
오가따기요시
호리꼬시가즈히꼬
다나까쥰
가또히사유끼
요시즈미게이이찌
아베히사히꼬
Original Assignee
가나이 쓰토무
가부시키가이샤 히타치세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쓰토무, 가부시키가이샤 히타치세이사쿠쇼 filed Critical 가나이 쓰토무
Publication of KR19990083104A publication Critical patent/KR19990083104A/ko
Application granted granted Critical
Publication of KR100322220B1 publication Critical patent/KR100322220B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

강유전체 박막 캐패시터를 메모리 캐패시터로서 이용하는 반도체 메모리 소자에 있어서, 고품질이고 제조 수율이 높은 반도체 메모리 소자를 실현한다.
강유전체 박막 캐패시터를 메모리 캐패시터로서 이용하는 반도체 메모리 소자에 있어서, 캐패시터 중의 강유전체 박막의 결정 입자 직경의 상대 표준 편차를 13% 이하로 함으로써, 높은 잔류 분극값이나 작은 막 피로 (큰 재기록 기능 횟수)를 얻는 것을 가능하게 하여, 고품질로 제조 수율이 높은 반도체 메모리 소자를 실현한다.

Description

반도체 메모리 소자 및 그 제조 방법 {SEMICONDUCTOR MEMORY DEVICE AND MANUFACTURING METHOD THEREOF}
본 발명은 강유전체 불휘발성 메모리 또는 고밀도 DRAM에 알맞는 강유전체 박막 캐패시터를 이용한 반도체 메모리 소자 및 그 제조 방법에 관한 것이다.
(1) 종래의 강유전체 박막 캐패시터에서는, 예를 들면 「강유전체 박막 메모리」 (사이언스 포럼 간행, 1995년) 227페이지에 기재되어 있는 바와 같이, Pt 상부 전극/강유전체층(PZT)/Pt 하부 전극의 적층 구조를 가지고 있다.
(2) 또한, 예를 들면 Integrated Ferroelectrics, 1995, Vol10, pp. 145-154에 기재된 하부 전극 상에서 결정화시킨 PZT 강유전체 박막의 주사 전자 현미경에 의한 표면 관찰 사진에서는, 평균 결정 입자 직경은 약 180㎚이고, 결정 입자 직경의 상대 표준 편차는 약 15%이었다.
(3) 또한, 예를 들면 일본 특허 공개 공보 평7-142600호에 기재된 박막의 형성 방법에서는, BaTiO3의 화합물을 Pt 박막 상에 형성하고, Pt 박막의 결정 배향을 그대로 계승함으로써, 강유전성 박막의 배향성을 제어하고, 잔류 분극을 확보하고 있었다.
(4) 또한, 예를 들면 일본 특허 공개 공보 평6-151601호에 기재된 배향성 강유전체 박막에서는, 반도체 단결정 기판 상에 이층 구조의 에피택셜 또는 배향성 버퍼층을 형성하고, 그 위에 에피택셜 또는 배향성의 페로브스카이트 ABO3형 강유전체를 형성하여, 고배향성의 강유전체 박막을 얻고 있었다.
이상의 예에서는, 강유전체를 캐패시터로서 이용하여, 불휘발성 메모리 동작을 시키는 경우에 대해 설명하였다. 그러나 강유전체를 캐패시터로서 이용하는 DRAM에서도, 마찬가지의 과제를 갖고 있다.
(5) 예를 들면「강유전체 박막 집적화 기술」(사이언스 포럼 간행, 1992년) 13-16페이지에 기재되어 있는 바와 같이, 256MbDRAM 등에서는, 고유전률 재료를 캐패시터에 이용하고, 고유전률 재료로서는 BaSrTiO3등의 결정 박막이 검토되고 있다.
상기 종래 기술 (1) 및 (2)에서는, 강유전체 박막의 결정 입자 직경, 배향성을 제어하는 것이 곤란하다. 이 강유전체 박막을 패터닝하여, 메모리 캐패시터로 했을 때에, 결정 입자 직경 편차, 결정 배향성의 편차, 및 강유전체 박막이나 전극의 표면 거칠기가 크기 때문에, 메모리셀간의 특성 변동이 커져서, 모든 메모리셀에서 동시에 충분한 특성을 얻는 것이 곤란하여, 제조 상의 수율 불안정성에 악영향을 미친다는 문제가 있었다.
또한 상기 종래 기술 (3)에서는, 배향성의 편차는 저감하고 있지만, 메모리셀 내에서의 결정 입자의 입자 직경 편차가 크기 때문에, 누설 전류의 발생, 혹은 박막 내부의 막 두께 방향의 입계 부분의 전계 집중에 의한 캐패시터간의 실효 전압의 저하, 또는 잔류 분극값의 불균일성이 메모리셀 성능 상의 문제가 된다.
본 발명의 목적은, 상기 과제를 해결하기 위해, 메모리셀간에서 특성 편차가 적은 강유전체 박막 캐패시터를 제공하고, 고집적 강유전체 메모리를 고성능화함과 동시에 제조 수율을 향상시키는 것이다.
상기 과제를 해결하기 위해, 본 발명에서는, 기판 상의 적어도 하부 전극, 강유전체 박막 및 상부 전극의 적층 구조로 이루어지는 강유전체 박막 캐패시터를 메모리 캐패시터로서 사용하는 반도체 메모리 소자에서, 강유전체 박막의 결정 입자 직경의 상대 표준 편차를 13% 이하로 제어하고, 또한 막 두께 방향에 평행한 기둥형 형상으로 하고, 또한 막 두께 방향으로 입계를 갖지 않게 함으로써, 누설 전류나 강유전체 박막 내부나 강유전체 박막과 전극 등과의 계면에서의 전계 집중에 의한 캐패시터간의 인가 실효 전압의 저하를 방지할 수 있다.
또한, 상기 캐패시터의 하부 전극으로서 Pt 전극, 혹은 Pt 합금을 사용하고, 상기 하부 전극을 기판면에 대해 수직 방향으로 (111) 우선 배향으로 함으로써, 그 위에 형성한 강유전체 결정 입자의 배향성을 향상시킬 수 있다. 이에 따라, 메모리셀간의 균일성을 더욱 향상시킬 수 있다. 또한 상기 하부 전극으로서 Ru, Ir 내지 그의 산화물이나 Pt와 강유전체 박막 중에 포함하는 원소와의 화합물을 사용함으로써도 마찬가지로 달성된다.
또한 강유전체 재료로서, 페로브스카이트 구조를 갖는 ABO3형 산화물을 사용하고, 각 강유전체 결정 입자를 기판면에 대해 수직 방향으로 (111) 우선 배향으로 함으로써, 배향성 편차에 의한 특성의 불균일성을 저감시킬 수 있다. 상기 강유전체의 조성으로서, A = Pb, B = (Zr1-x, Tix)를 이용함으로써, 불휘발성 메모리에 적합한 잔류 분극이 큰 강유전체 박막을 얻을 수 있다. 또한 상기 강유전체 조성이 A = (Ba1-x, Srx), B = Ti를 이용함으로써, 메모리 사용 온도에 있어서 히스테리시스가 없는 강유전층을 얻을 수 있어, DRAM 등의 캐패시터에 적합한 막을 얻을 수 있다.
또한, 강유전체 박막의 결정 입자 직경의 상대 표준 편차를 작게 하는 방법으로서, 하부 전극 상에 변동이 적은 결정 입자 성장에 필요한 미소 핵 형성을 위해, 상기 강유전체 재료에 포함되는 적어도 1개 이상의 원소의 금속, 산화물 혹은 화합물의 초기 핵을 형성하거나, 혹은 하부 전극 형성 후에 고온 열처리를 행하고, 하부 전극 표면에 접착층 (하부 전극과 CMOS 기판과의 밀착층)에 포함되는 적어도 1개 이상의 원소의 금속, 산화물 혹은 화합물을 석출시킴으로써, 미소 핵 형성에 필요한 초기 핵을 형성하고, 상기 초기 핵층 상에 반도체 장치에 요구되는 막 두께의 강유전체 박막을 형성하여 결정화를 행함으로써, 결정 입자 직경의 상대 표준 편차가 작고, 각 결정 입자가 기판면에 대해 수직 방향으로 (111) 우선 배향인, 표면 거칠기가 작은 강유전체 캐패시터를 얻을 수 있다.
혹은, 하부 전극 표면에 형성시키는 초기 핵층에, 페로브스카이트 구조를 갖는 ABO3형 산화물을 사용하고, 그 조성으로서 A = Pb, B = (Zr1-x, Tix), A = (Ba1-x, Srx), B = Ti, 혹은 Ti, TiOx, Sr, SrOx를 이용함으로써, 결정 입자 직경이 작고, 결정 입자 직경의 상대 표준 편차가 작은 강유전체 박막을 얻을 수 있다. 그 결과, 강유전성 저하의 원인인, 절연물인 파이로클로어(pyrochlore) 구조의 결정 입자나, 로제타형의 ZrOx결정 입자 성장의 억제를 가능하게 하여, 불휘발성 메모리에 적합하며, 잔류 분극값이 크고, 누설 전류가 작으며, 막 피로 (재기록에 의한 잔류 분극의 저하)가 작은 강유전체 박막을 얻을 수 있다.
도 1은 본 발명의 일 실시예가 되는 결정 입자 직경의 상대 표준 편차가 13% 이하의 강유전체 박막을 이용한 반도체 메모리 소자의 캐패시터 부분의 개요를 나타낸 상면도 (a) 및 단면도 (b).
도 2는 본 발명의 일 실시예가 되는 AFM에서 얻어진 강유전체 박막의 1㎛ 각(角)의 관찰상의 결정 입자 직경의 구하는 방법을 나타낸 상면도 (a) 및 주요부 확대도 (b).
도 3은 본 발명의 일 실시예가 되는 반도체 메모리 소자 중의 강유전체 캐패시터의 X선 회절도.
도 4는 본 발명의 일 실시예가 되는 평균 결정 입자 직경 a와 잔류 분극값 P와의 상관도 (a)와, 본 발명의 일 실시예가 되는 평균 결정 입자 직경 a와 막 피로와의 상관도 (b).
도 5는 본 발명의 일 실시예가 되는 강유전체 박막의 결정 입자 직경의 상대 표준 편차 σ와 잔류 분극값 P의 상관도 (a)와, 본 발명의 일 실시예가 되는 강유전체 박막의 결정 입자 직경의 상대 표준 편차 σ와 막 피로와의 상관도 (b).
도 6은 본 발명의 일 실시예가 되는 강유전체 박막의 AFM에 의한 표면 요철 측정의 단면 개요도.
도 7은 본 발명의 일 실시예가 되는 표면 거칠기 Rms와 잔류 분극값 P의 상관도 (a)와, 본 발명의 일 실시예가 되는 표면 거칠기 Rms와 막 피로의 상관도 (b).
도 8은 본 발명의 일 실시예가 되는 강유전체 박막의 제조 방법을 나타낸 도면.
도 9는 본 발명의 일 실시예가 되는 반도체 메모리 소자의 강유전체 박막 캐패시터를 제조하기 위한 성막 장치의 일례의 상면도.
도 10은 본 발명 장치의 일 실시예가 되는 강유전체 박막을 이용한 반도체 메모리 소자의 캐패시터 부분의 개요를 나타낸 단면도.
〈도면의 주요 부분에 대한 부호의 설명〉
11 : 하부 전극
12 : 유전체 박막
13 : 결정 입자
14 : 결정 입자 직경
21 : 결정 입자 직경 계산 주사선
61 : 표면 거칠기
62 : AFM 프로버
63 : CMOS 기판
81 : 접착층
82 : 초기 핵
83 : 결정화 전 유전체 박막
84 : 결정화 후 유전체 박막
91 : 성막실(1)
92 : 성막실(2)
93 : 성막실(3)
94 : 기판 교환실
95 : 게이트 밸브
96 : 평판형 캐소드
97 : 기판 교환용 아암
98 : Si 기판
99 : 기판 반입실
101 : 기초 LSI
102 : 절연층
103 : 배선층
104 : 강유전체층
105 : 상부 전극
106 : 층간 절연층
107 : 보호층
108 : 밀봉 수지
이하 본 발명의 실시예를 상세히 설명한다.
(1) 강유전체 박막을 탑재한 반도체 메모리 소자
도 10은 본 발명의 일 실시예가 되는 강유전체 박막을 이용한 반도체 메모리 소자의 캐패시터 부분의 개요를 나타낸 단면도이다. Si 기판(98) 상에 메모리셀의 트랜지스터 부분이 되는 CMOS를 형성하고, 평탄화 및 절연, 보호를 위해 절연층(102)을 형성한다. 본 발명의 실시예에서는 BPSG라는 SiO2유리막을 막 두께 300㎚로 형성하고 있다. SiO2절연층(102) 상에 Ti 접착층(81; 20㎚), Pt 하부 전극(11; 200㎚), 본 발명의 결정 입자 직경의 상대 표준 편차가 13% 이하에 있는 결정 입자를 갖는 강유전체 Pb(1+y)(Zr1-x, Tix)O3층(104; 250㎚), 상부 전극(105; 10㎚)의 적층 구조로 이루어지는 강유전체 캐패시터를 형성한다. 캐패시터 상에는, 층간 절연층(106) 및 배선층(103)을 적층하여, 캐패시터 전극(105)과 트랜지스터와의 배선을 행하고 있다. 또한 상부에는 SiO2등으로 이루어지는 보호층(107)을 성막하고, 밀봉 수지(108)로 패키징을 행하고 있다.
(2) 강유전체 박막의 결정 입자 직경의 상대 표준 편차
도 1은 본 발명의 일 실시예가 되는, 하부 전극(11) 상에 형성된 결정 입자(13)의 결정 입자 직경의 상대 표준 편차가 13% 이하의 강유전체 박막(12)을 이용한 반도체 메모리 소자의, 캐패시터 부분의 개요를 나타낸 상면도 및 단면도이다. 도 1의 (b)의 단면도는, 도 1의 (a)의 상면도의 절단면에서의 단면도이다. 이 때 결정 입자(13)의 결정 입자 직경(14)의 편차는 상대 표준 편차 σ로서 정의되고, 수학식 1로 표시된다. 단위는 %이고, 수치의 대소에 의해 결정 입자 직경(14)의 크기를 갖추고 있는지의 여부를 판단할 수 있다.
결정 입자 직경의 상대 표준 편차의 해석에 대해서는, 주사형 전자 현미경(SEM), 원자간력 현미경(AFM) 혹은 단면 TEM (투과형 전자 현미경)에 의해 박막 표면 또는 단면상을 측정하여, 강유전체 박막의 막 두께 방향을 법선으로 한 면 내의 결정 입자 직경과 그 상대 표준 편차 σ를 구하였다. 도 2에 실시예의 하나로서, 결정 입자 직경을 구하는 방법을 나타낸다. AFM에서 얻어진 강유전체 박막의 1㎛각의 관찰상에 대해, 종횡 방향으로 직선 [결정 입자 직경 계산 주사선(21)]을 설치한다. 이 때, 각 주사선에 대한 결정 입자의 수를 구한다. 수학식 1에 결정 입자 직경의 상대 표준 편차의 계산식을 나타낸다. 구한 결정 입자수를 수학식 1에 대입함으로써, 평균 결정 입자 직경과 그 상대 표준 편차가 얻어진다. 여기서 사용한 AFM은 미국 디지털 인스투루먼트사의 주사형 프로브 현미경 NanoScopeⅢ (상품명)이다. 이 AFM의 프로브 선단의 곡률 반경은 10㎚이고, 그 테이퍼각은 35°이다. 이 프로버를 이용하였을 때, 최외측 표면의 입자와 입자 사이가 80㎚일 때, 프로버의 침입 깊이의 한계는 110㎚이다. 본 실시예의 AFM 측정에서는 태핑 모드로 행하였다. 태핑 모드의 상세한 원리는 東陽 테크니카가 발행한 대형 샘플 SPM 관측 시스템 오퍼레이션 가이드 (1996년 4월)에 기재되어 있다.
도 3에, 본 발명의 PZT 강유전체 박막의 X선 회절 패턴을 도시한다. 가로축에 회절각 2θ, 세로축에 X선 회절 강도를 나타내고 있다. 측정 장치에 대해서는, Cu 타겟의 X선관구를 X선원에 이용한 분말 X선 회절 장치를 사용하였다. 이 때, 강유전체 박막은 111과 222의 회절 피크가 측정되고, 다른 100이나 110의 회절 피크는 거의 측정할 수 없었다. 따라서, 본 발명의 강유전체 박막은 기판면에 대해 수직 방향으로 (111) 우선 배향인 것을 알 수 있었다. 또한, 전극 Pt의 회절 피크 111과 222나 기재(基材)의 Ti의 회절 피크가 확인되었다.
도 4의 (a) 및 도 4의 (b)에, 평균 결정 입자 직경 a와 잔류 분극값 P 및 막 피로와의 상관도를 도시한다. 여기서 기술하는 막 피로는, 108회까지 기록한 후의 잔류 분극값을, 기록하기 전의 초기 잔류 분극값으로 나눈 백분률로 정의한다. 단위는 %이다. 이 막 피로가 작을 때 재기록 가능 회수는 크고, 막 피로가 클 때 재기록 가능 회수는 작은 것을 나타내고 있다. 또, 잔류 분극값 P나 막 피로의 물리적 의미나 정의, 또한 측정·해석 방법은 「강유전체 박막 메모리」(사이언스 포럼 간행, 1995년)나 강유전체 재료에 관한 각종 교과서에 기재되어 있다. 이 도면으로부터 알 수 있듯이, 평균 결정 입자 직경이 80㎚까지는, 결정 입자 직경이 작아짐에 따라서, 잔류 분극값 P는 커지고, 막 피로는 작아진다 (재기록 가능 회수는 커짐). 상기 평균 결정 입자 직경이 80㎚ 이하에서는, 잔류 분극값 P는 높은 값을, 막 피로는 작은 (재기록 가능 회수는 큼) 값을 유지한 채로 일정해진다.
도 5의 (a) 및 도 5의 (b)에 결정 입자 직경의 상대 표준 편차 σ와 잔류 분극값 P 및 막 피로와의 상관도를 도시한다. 이 때 가로축은, 상기한 AFM을 이용하여 수학식 1에서 구한 결정 입자 직경의 상대 표준 편차 σ이다. 단위는 ㎚이다. 이 도면으로부터, 상기 결정 입자 직경의 상대 표준 편차 σ가 13%까지는, 상기 결정 입자 직경의 상대 표준 편차 σ가 작아짐에 따라서 잔류 분극값 P는 커지고, 막 피로는 작아지는 (재기록 가능 회수는 커짐) 것을 알 수 있다. 결정 입자 직경의 상대 표준 편차 σ가 13% 이하에서는, 잔류 분극값 P는 높은 값을, 막 피로는 작은 (재기록 가능 회수는 큼) 값을 유지한 채로 일정해진다.
(3) 강유전체 박막의 표면 거칠기
도 6에, AFM의 경우의 표면 요철 측정의 단면 개요도를 도시한다. AFM 프로버(62)로, 강유전체 박막(12) 위를 진동 (태핑)시키면서 주사시켰을 때, 강유전체 박막 표면의 오목면, 즉 입자 경계 부분에서는 크게 진폭하고, 볼록면, 즉 결정 입자 부분에서는 작게 진폭한다. 이 진폭을 전기 신호로 변환하여, 표면 거칠기(61)의 요철을 측정한다.
강유전체 박막 표면 거칠기의 산출에 대해서는, 실시예 1에서 기술한, AFM, SEM 혹은 TEM으로 구한 강유전체 박막의 표면 요철 형상 (곡면)에 대해, 이하의 방법으로 표면 거칠기를 견적하였다.
도 7의 (a) 및 도 7의 (b)에 본 실시예의 하나로서 표면 거칠기 Rms와 잔류 분극값 P 및 막 피로와의 상관도를 도시한다. 이 때 가로축은, 상기 AFM을 이용하여 표면 요철을 측정하고, 수학식 2에서 구한 표면 거칠기 Rms이다. 단위는 ㎚이다. 이 도면으로부터, 표면 거칠기 Rms가 10㎚까지는, 표면 거칠기 Rms가 작아짐에 따라서 잔류 분극값 P는 커지고, 막 피로는 작아진다 (재기록 가능 회수는 커짐). 표면 거칠기 Rms가 10㎚ 이하에서는, 잔류 분극값 P는 높은 값을 유지한 채로 일정해진다.
본 실시예에서는, 표면 거칠기는 AFM으로 측정한 요철 전 데이터의 최고치와 최저치의 차의 표준 편차로 나타내었다. 수학식 2는 표면 거칠기 Rms를 표준 편차로 나타낸 식이다. 단위는 ㎚이다. 또한, 다른 표면 거칠기의 정의로서, 수학식 3에 중심면 (이 평면과 표면 형상이 만드는 체적은 이 면에 대해 상하로 같아짐)에 대한 3차원의 평균 표면 거칠기를 나타낸다. 단위는 ㎚이다. 이에 대한 상세한 설명은 東陽 테크니카가 발행한 대형 샘플 SPM 관측 시스템 오퍼레이션 가이드 (1996년 4월)에 기재되어 있다.
(4) 강유전체 박막의 제조 방법
도 8에, 본 실시예의 강유전체 박막의 제조 방법을 도시한다. 결정 입자 직경의 상대 표준 편차가 13% 이하의 강유전체 박막을 얻기 위해서는, 결정 입자 성장에 필요한 초기 핵 형성이 필요하다. 처음에 강유전체 박막 형성 전에, 스퍼터링법 혹은 졸·겔법으로, 강유전체 재료에 포함되는 적어도 1개 이상의 원소의 금속, 산화물 혹은 화합물의 극 박막층을 설치하고, 그 후 고온 열 처리에 의해 초기 핵(82)을 형성한다 [도 8의 (b)]. 또한, 하부 전극 형성 후에 고온 열 처리를 행하고, 하부 전극(11)의 표면에, 접착층[81; 하부 전극(11)과 CMOS 기판(64)과의 접착층]에 포함되는 적어도 1개 이상의 원소의 금속, 산화물 혹은 화합물을 석출시킴으로써, 미소 핵 형성에 필요한 초기 핵(82)을 형성한다 [도 8의 (b)]. 여기서 기재한 초기핵(82)으로서, 페로브스카이트 구조를 갖는 ABO3형 산화물을 사용하고, 그 조성으로서 A = Pb, B = (Zr1-x, Tix), A = (Ba1-x, Srx), B = Ti, 혹은 Ti, TiOx, Sr, SrOx를 이용한다. 다음에, 초기 핵(82) 상에, 스퍼터링법 혹은 졸·겔법 등으로, 반도체 메모리 소자에 요구되는 막 두께분만큼, 강유전체 박막(83)을 성막한다 [도 8의 (c)]. 그 후, RTA(Rapid Thermal Annealing) 장치를 이용하여, 램프에 의한 신속한 열 처리를 행하고 있다 [도 8의 (d)]. 본 발명의 실시예의 열 처리에서는, 100% N2분위기 중에서 600℃, 30초의 열 처리를 행함으로써, 각 결정 입자가 페로브스카이트 구조이고, 또한 기판면에 대해 수직 방향으로 (111) 우선 배향인 강유전체 박막을 얻을 수 있다. 이상의 제조 방법에 의해, 평균 결정 입자 직경이 약 80㎚이고, 결정 입자 직경의 상대 표준 편차가 약 13%, 또한 표면 거칠기의 표준 편차가 약 10㎚인 (111) 우선 배향의 강유전체 박막을 얻을 수 있으므로, 강유전성 열화의 원인인 파이로클로어 구조를 갖는 결정 입자나 로제타형의 ZrOx결정 입자의 성장을 억제할 수 있다. 따라서, 높은 잔류 분극값을 가지고, 또한 막 피로가 작은 (재기록 가능 회수가 큰) 강유전체 캐패시터를 얻을 수 있다.
도 9에, 본 발명의 반도체 메모리 소자의 강유전체 박막 캐패시터를 제조하기 위한 성막 장치의 일례를 도시한다. 기판 반입실(99)로부터 반입된 기판(1)은, 기판 교환실(94)을 지나서, 고진공 분위기 내에서 성막실(1)(91), 성막실(2)(92), 성막실(3)(93)의 사이를 기판 교환용 아암(97)에 의해 반송된다. 여기서 성막실(1)(91)에는, 멀티 캐소드형의 고주파 마그네트론 스퍼터 방식을 사용하고, 성막실(2)(92) 및 성막실(3)(93)에는, 싱글 캐소드형의 DC 마그네트론 스퍼터 방식을 채용하고 있다. 또, 본 발명의 실시예에서는, 강유전체층(7)의 성막에 멀티 캐소드형 스퍼터링 장치를 이용하였지만, 싱글 캐소드형도 가능하다. 그 경우에는, 타겟으로서, 강유전체 PZT 및 납산화물 PbOx의 혼합물 소결체를 이용하면 좋다. 또한 성막 방법에 대해서는, 졸·겔법 단독이나 상기 스퍼터링 장치와의 조합이어도 좋다.
(5) 강유전체 박막을 구비한 반도체 메모리를 탑재한 IC 카드
IC 카드는, 그 때의 요구에 따라서 여러가지 반도체 메모리가 사용되고 있다.
본 발명의 강유전체 박막을 이용한 반도체 메모리는, 불휘발성 메모리이다. 본 발명의 IC 카드는, SRAM(Static Random Access Memory)과 같이 데이터 유지에 전지를 내장할 필요가 없으므로, 칩 사이즈의 제한, 휴대성, 메인트넌스 프리의 점에서 유리하다. 본 발명의 강유전체 박막을 구비한 반도체 메모리는, 고수율로 제조할 수 있으므로, 저비용으로 IC 카드를 공급할 수 있다. 또한, 불휘발성 메모리의 하나인 EEPROM(Electrically Erasable Programmable Read Only Memory) (재기록 가능 회수 104∼105회)보다 재기록 회수의 향상이 도모되고 있으므로, IC 카드의 사용 년수가 향상되고, 작동 비용이 낮아진다. 또, IC 카드의 간단한 시스템 구성의 일례가, 川合知二 편저「소멸되지 않는 IC 메모리 FRAM의 전부」(工業調査會간행, 1996년)이나 리얼라이즈사 최신 기술 강좌 자료집「불휘발성 강유전체 박막 메모리의 최신 기술과 프로세스 기술 과제」(리얼라이즈사, 1996년)에 기재되어 있다.
(6) 강유전체 박막을 구비한 반도체 메모리를 탑재한 컴퓨터
종래의 DRAM(Dynamic Random Access Memory)을 탑재한 컴퓨터는, 전원 차단에 의한 작업 데이터의 소멸을 막을 수 없다. 본 발명의 강유전체 박막을 이용한 반도체 메모리는 불휘발성 메모리이다. 따라서, 본 발명의 컴퓨터는, 불의의 정전에서도 그 직전까지의 작업 상태를 유지할 수 있다. 또한, 전원 투입시마다 시스템이나 어플리케이션을 판독할 필요는 없으며, 전원 투입 후 바로 작업을 개시할 수 있다. 또한, 무정전 전원이나 전지를 내장할 필요가 없으므로, 컴퓨터의 소형화나 중량 경감에 의한 휴대성의 향상 혹은 점유 면적 축소를 도모할 수 있다.
(7) 강유전체 박막을 구비한 반도체 메모리를 탑재한 휴대 정보 단말 기기
본 발명의 휴대 정보 단말 기기의 하나인 휴대 전화에 대해, 그 내장 반도체 메모리는 소전력으로 구동할 수 있다. 또한 불휘발성 메모리이므로, 데이터 보존용 전원이 불필요해진다. 따라서, 종래의 DRAM이나 SRAM이나 EEPROM을 탑재한 휴대 정보 단말 기기에 비해, 내장 전지의 소형화에 의한 본체 중량의 경감이나, 전지의 대용량화없이 본체 구동 시간의 장시간화가 실현된다.
(8) 강유전체 박막을 구비한 반도체 메모리를 탑재한 영상 음향 기기
본 발명의 적용 대상인 영상 음향 기기의 하나인 비디오 카메라는, 화상이나 음성 정보 기록용 DRAM이나 SRAM이나 EEPROM 등의 반도체 메모리 소자를 내장한 종래의 비디오 카메라에 비해, 내장 반도체 메모리 소자의 구동 전력은 적어지고, 또한 데이터 보존용 전원이 불필요해진다. 그 때문에, 내장 전지의 소형화에 의한 본체 중량의 경감이나, 전지의 대용량화없이 본체 구동 시간의 장시간화가 가능해진다.
이상 상세히 설명한 바와 같이, 본 발명에 따르면, 메모리 셀간의 특성 편차가 적은 강유전체 캐패시터를 실현할 수 있고, 제조 수율이 높은 고품질 반도체 메모리 소자를 얻을 수 있게 된다. 본 발명의 반도체 메모리 소자는, 데이터 보존용 전원이 불필요하여, 구동 전력을 절약할 수 있고 재기록 회수를 향상시킬 수 있는 불휘발성 메모리이다. 따라서, 본 발명의 반도체 메모리 소자를 탑재한 시스템 장치에 대해서는, 내부 전원의 소용량화나 비내장화가 가능하게 되어, 본체 시스템 장치의 소형화, 사용 년수의 증가 혹은 저가격화를 실현할 수 있다.

Claims (16)

  1. 강유전체 박막 캐패시터를 메모리 캐패시터로서 이용하는 반도체 메모리 소자에 있어서,
    상기 캐패시터는,
    적어도 하부 전극, 강유전체 박막 및 상부 전극의 적층 구조로 이루어지며,
    상기 강유전체 박막의 막 두께 방향을 법선으로 한 면 내에서, 평균 결정 입자 직경이 80㎚ 이상이고, 상기 결정 입자 직경의 상대 표준 편차가 13% 이하의 범위 내에 있는 것을 특징으로 하는 반도체 메모리 소자.
  2. 제1항에 있어서, 상기 강유전체 박막의 결정 입자가 막 두께 방향으로 거의 평행한 기둥형 형상을 갖고, 상기 기둥형 결정 입자가 막 두께 방향에서 입자 경계를 갖지 않는 것을 특징으로 하는 반도체 메모리 소자.
  3. 제1항 또는 제2항에 있어서, 상기 강유전체 박막의 표면 거칠기로서, 상기 박막 표면의 평균면에 대한 최고치와 최저치의 차가, 상기 강유전체 박막의 평균막 두께에 대해 40% 이하의 범위 내에 있는 것을 특징으로 하는 반도체 메모리 소자.
  4. 제1항 또는 제2항에 있어서, 상기 강유전체 박막의 표면 거칠기의 표준 편차가 10㎚ 이하인 것을 특징으로 하는 반도체 메모리 소자.
  5. 제1항 또는 제2항에 있어서, 상기 강유전체 박막으로서 페로브스카이트 구조를 갖는 ABO3형 산화물을 사용하고, 상기 강유전체 박막이 기판에 대해 수직 방향으로 (111) 우선 배향인 것을 특징으로 하는 반도체 메모리 소자.
  6. 제5항에 있어서, 상기 강유전체 박막이 그 적어도 일부에 ABO3의 결정 혹은 비정질 혹은 양자가 혼합된 조성인 것을 특징으로 하는 반도체 메모리 소자 (단, A는 Pb, La, Sr, Nd 및 Ba 중에서 선택되는 적어도 1개의 원소이고, B는 Zr, Ti, Mn, Mg, Nb, Sn, Sb 및 In 중에서 선택되는 적어도 하나의 원소이고, O는 산소를 나타냄).
  7. 제1항 또는 제2항에 있어서, 고밀도인 결정 입자의 집합체를 갖는 강유전체 박막을 형성하기 위해 상기 하부 전극과 상기 강유전체 박막 계면에 미소 핵 형성을 촉진하기 위한 초기 핵을 설치하는 공정을 갖는 것을 특징으로 하는 반도체 메모리 소자의 제조 방법.
  8. 제7항에 있어서, 상기 하부 전극과 강유전체 박막의 계면에 극히 미소한 핵 형성을 실시하기 위해서 하부 전극을 형성한 후, 강유전체 박막을 형성하기 전에 300℃ 이상 1,000℃ 이하의 급속 가열 처리를 행함으로써, 하부 전극 표면에 미소한 초기 핵을 석출시키는 것을 특징으로 하는 반도체 메모리 소자의 제조 방법.
  9. 제7항에 있어서, 상기 하부 전극과 강유전체 박막의 계면에 극히 미소한 핵 형성을 실시하기 위해 하부 전극 표면에 강유전체 박막의 막 두께 5% 이하의 초기 핵층을 형성하고, 300℃ 이상 1,000℃ 이하의 급속 가열 처리를 행함으로써, 하부 전극과 강유전체 박막 계면에 초기 핵을 설치하는 것을 특징으로 하는 반도체 메모리 소자의 제조 방법.
  10. 제7항에 있어서, 상기 초기 핵이 그 적어도 일부에 ABO3의 결정 혹은 비정질 혹은 양자가 혼합된 조성을 갖는 것을 특징으로 하는 반도체 메모리 소자의 제조 방법 (단, A는 Pb, La, Sr, Nd 및 Ba 중에서 선택되는 적어도 1개의 원소이고, B는 Zr, Ti, Mn, Mg, Nb, Sn, Sb 및 In 중에서 선택되는 적어도 1개의 원소이며, O는 산소를 나타냄).
  11. 제7항에 있어서, 상기 초기 핵이, 상기 하부 전극과 기판간의 계면 접착층, 혹은 상기 강유전체 박막에 포함되는 조성 중 적어도 하나의 원소를 갖는 산화물인 것을 특징으로 하는 반도체 메모리 소자의 제조 방법.
  12. 제1항 또는 제2항에 기재된 반도체 메모리 소자를 탑재한 것을 특징으로 하는 IC 카드.
  13. 제1항 또는 제2항에 기재된 반도체 메모리 소자를 탑재한 것을 특징으로 하는 컴퓨터.
  14. 제1항 또는 제2항에 기재된 반도체 메모리 소자를 탑재한 것을 특징으로 하는 휴대 정보 단말 기기.
  15. 제1항 또는 제2항에 기재된 반도체 메모리 소자를 탑재한 것을 특징으로 하는 영상 음향 기기.
  16. 제1항 또는 제2항에 있어서, 상기 강유전체 박막의 퀴리 온도가 -20℃ 이하이고, 메모리 동작 시의 환경에서 상기 강유전체 박막이 자발 분극을 나타내지 않는 것을 특징으로 하는 반도체 메모리 소자.
KR1019990012616A 1998-04-09 1999-04-09 반도체 메모리 소자 및 그 제조 방법 KR100322220B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1998-097117 1998-04-09
JP9711798 1998-04-09

Publications (2)

Publication Number Publication Date
KR19990083104A true KR19990083104A (ko) 1999-11-25
KR100322220B1 KR100322220B1 (ko) 2002-02-07

Family

ID=14183637

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990012616A KR100322220B1 (ko) 1998-04-09 1999-04-09 반도체 메모리 소자 및 그 제조 방법

Country Status (3)

Country Link
US (4) US6239457B1 (ko)
KR (1) KR100322220B1 (ko)
TW (1) TW404021B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7836567B2 (en) 2003-10-31 2010-11-23 Waseda University Thin film capacitor, high-density packaging substrate incorporating thin film capacitor, and method for manufacturing thin-film capacitor
KR20200037087A (ko) * 2018-09-28 2020-04-08 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 개선된 강유전체 랜덤 액세스 메모리(FeRAM)에 관한 방법 및 구조

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW404021B (en) * 1998-04-09 2000-09-01 Hitachi Ltd Semiconductor memory device and manufacturing method thereof
JP4825373B2 (ja) * 2001-08-14 2011-11-30 ローム株式会社 強誘電体薄膜の製造方法およびこれを用いた強誘電体メモリの製造方法
JP2003243536A (ja) * 2002-02-15 2003-08-29 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP3791614B2 (ja) * 2002-10-24 2006-06-28 セイコーエプソン株式会社 強誘電体膜、強誘電体メモリ装置、圧電素子、半導体素子、圧電アクチュエータ、液体噴射ヘッド及びプリンタ
JP4601896B2 (ja) * 2002-10-30 2010-12-22 富士通セミコンダクター株式会社 半導体装置及びその製造方法
EP1589059B1 (en) * 2002-11-05 2012-06-06 Eamex Corporation Conductive polymer composite structure
US6977402B2 (en) * 2003-03-25 2005-12-20 Sanyo Electric Co., Ltd. Memory device having storage part and thin-film part
US7754353B2 (en) * 2003-10-31 2010-07-13 Newns Dennis M Method and structure for ultra-high density, high data rate ferroelectric storage disk technology using stabilization by a surface conducting layer
US7153706B2 (en) * 2004-04-21 2006-12-26 Texas Instruments Incorporated Ferroelectric capacitor having a substantially planar dielectric layer and a method of manufacture therefor
DE102004047305B4 (de) * 2004-09-29 2008-01-24 Qimonda Ag Verfahren zum Herstellen eines Bauteils mit vertikalen Kondensatoren mit mehreren voneinander getrennten Dielektrikumsblöcken
JP4376761B2 (ja) * 2004-11-24 2009-12-02 パナソニック株式会社 容量素子及び半導体記憶装置
JP2006310744A (ja) * 2005-03-28 2006-11-09 Fujitsu Ltd 薄膜キャパシタ及び半導体装置
TWI320588B (en) * 2006-12-27 2010-02-11 Siliconware Precision Industries Co Ltd Semiconductor device having conductive bumps and fabrication methodthereof
JP2008227896A (ja) * 2007-03-13 2008-09-25 Seiko Epson Corp データ処理装置及び電子機器
JP5387677B2 (ja) * 2009-07-09 2014-01-15 株式会社村田製作所 アンチヒューズ素子
JP5523167B2 (ja) * 2010-03-30 2014-06-18 日本碍子株式会社 セラミックス及び圧電／電歪素子
US9870960B2 (en) 2014-12-18 2018-01-16 International Business Machines Corporation Capacitance monitoring using X-ray diffraction
US11107919B2 (en) * 2017-08-31 2021-08-31 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing semiconductor device including ferroelectric layer having columnar-shaped crystals
US11121139B2 (en) 2017-11-16 2021-09-14 International Business Machines Corporation Hafnium oxide and zirconium oxide based ferroelectric devices with textured iridium bottom electrodes
US11723213B2 (en) 2018-09-28 2023-08-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structures pertaining to improved ferroelectric random-access memory (FeRAM)

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0468758B1 (en) * 1990-07-24 1997-03-26 Semiconductor Energy Laboratory Co., Ltd. Method of forming insulating films, capacitances, and semiconductor devices
US6285048B1 (en) * 1991-12-13 2001-09-04 Symetrix Corporation Barium strontium titanate integrated circuit capacitors and process for making the same
JPH05259389A (ja) 1992-03-12 1993-10-08 Hitachi Ltd 半導体記憶装置
JP2864912B2 (ja) 1992-11-05 1999-03-08 富士ゼロックス株式会社 配向性強誘電体薄膜
JPH07142600A (ja) 1993-11-12 1995-06-02 Oki Electric Ind Co Ltd 薄膜の形成方法
JPH0855967A (ja) 1994-07-29 1996-02-27 Texas Instr Inc <Ti> 強誘電体薄膜キャパシタの製造方法
JP3135483B2 (ja) * 1995-06-22 2001-02-13 松下電子工業株式会社 半導体装置およびその製造方法
JP3012785B2 (ja) * 1995-07-14 2000-02-28 松下電子工業株式会社 容量素子
JPH0945872A (ja) * 1995-07-28 1997-02-14 Olympus Optical Co Ltd 誘電体薄膜素子
JP3292795B2 (ja) * 1995-08-30 2002-06-17 シャープ株式会社 半導体メモリ素子の製造方法
JPH09282943A (ja) 1996-04-19 1997-10-31 Sharp Corp 強誘電体結晶薄膜の製造方法及び強誘電体キャパシタ
JPH1012832A (ja) 1996-06-21 1998-01-16 Texas Instr Japan Ltd 強誘電体キャパシタの作製方法及び強誘電体メモリ装置の製造方法
DE19640241C1 (de) * 1996-09-30 1998-04-16 Siemens Ag Herstellverfahren für eine hoch-epsilon-dielektrische oder ferroelektrische Schicht und Verwendung des Verfahrens
US6025205A (en) * 1997-01-07 2000-02-15 Tong Yang Cement Corporation Apparatus and methods of forming preferred orientation-controlled platinum films using nitrogen
EP0867952B8 (en) * 1997-03-27 2003-05-28 Seiko Epson Corporation Process of producing a piezoelectric element
US6417110B1 (en) * 1997-08-23 2002-07-09 Radiant Technologies Inc Method for constructing heat resistant electrode structures on silicon substrates
TW404021B (en) * 1998-04-09 2000-09-01 Hitachi Ltd Semiconductor memory device and manufacturing method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7836567B2 (en) 2003-10-31 2010-11-23 Waseda University Thin film capacitor, high-density packaging substrate incorporating thin film capacitor, and method for manufacturing thin-film capacitor
KR20200037087A (ko) * 2018-09-28 2020-04-08 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 개선된 강유전체 랜덤 액세스 메모리(FeRAM)에 관한 방법 및 구조

Also Published As

Publication number Publication date
US6995058B2 (en) 2006-02-07
US20010023952A1 (en) 2001-09-27
US20010029052A1 (en) 2001-10-11
US6579754B2 (en) 2003-06-17
US6445025B2 (en) 2002-09-03
KR100322220B1 (ko) 2002-02-07
TW404021B (en) 2000-09-01
US20020182754A1 (en) 2002-12-05
US6239457B1 (en) 2001-05-29

Similar Documents

Publication Publication Date Title
KR100322220B1 (ko) 반도체 메모리 소자 및 그 제조 방법
US5831299A (en) Thin ferroelectric film element having a multi-layered thin ferroelectric film and method for manufacturing the same
JP3188179B2 (ja) 強誘電体薄膜素子の製造方法及び強誘電体メモリ素子の製造方法
US6197600B1 (en) Ferroelectric thin film, manufacturing method thereof and device incorporating the same
JP4539844B2 (ja) 誘電体キャパシタおよびその製造方法ならびに半導体装置
US6162293A (en) Method for manufacturing ferroelectric thin film, substrate covered with ferroelectric thin film, and capacitor
JPH08306231A (ja) 強誘電体薄膜被覆基板及びその製造方法及び強誘電体薄膜被覆基板によって構成された不揮発性メモリ
JP3576788B2 (ja) 電子部品及びその製造方法
JPH11186523A (ja) 絶縁体材料、絶縁膜被覆基板、その製造方法及びその用途
JP2004319651A (ja) メモリの素子及びその製造方法
US6495412B1 (en) Semiconductor device having a ferroelectric capacitor and a fabrication process thereof
JP2000156470A (ja) 強誘電体記憶素子、記憶装置およびそれらの製造方法
JP3865528B2 (ja) 半導体メモリ素子
JP2002016234A (ja) 強誘電体薄膜メモリ素子及びその製造方法
JP4507491B2 (ja) 薄膜及び素子
JP2002083937A (ja) 強誘電体膜、半導体装置及びこれらの製造方法
US20030030967A1 (en) Dielectric capacitor and production process and semiconductor device
JP2001094065A (ja) 強誘電体メモリ及びその製造方法
KR100967110B1 (ko) 하부층의 배향성을 따르는 강유전체막 형성 방법 및 그를이용한 강유전체 캐패시터 형성 방법
JP2002057299A (ja) 半導体装置及びその製造方法
JP2000077616A (ja) 誘電体素子およびその製造方法並びに半導体装置
JP2000007430A (ja) 強誘電体材料及び強誘電体メモリ
JP2001028426A (ja) 半導体装置およびその製造方法
JPH10214945A (ja) 強誘電体薄膜被覆基板、キャパシタ構造素子、及び強誘電体薄膜被覆基板の製造方法
JP2001072417A (ja) 誘電体膜、それを備えたキャパシタ及びそれを備えたランダムアクセスメモリ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100111

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee