KR19990062611A - 전자부품의 실장방법 및 그 방법에 의해 제조된 전자회로장치 - Google Patents

전자부품의 실장방법 및 그 방법에 의해 제조된 전자회로장치 Download PDF

Info

Publication number
KR19990062611A
KR19990062611A KR1019980050892A KR19980050892A KR19990062611A KR 19990062611 A KR19990062611 A KR 19990062611A KR 1019980050892 A KR1019980050892 A KR 1019980050892A KR 19980050892 A KR19980050892 A KR 19980050892A KR 19990062611 A KR19990062611 A KR 19990062611A
Authority
KR
South Korea
Prior art keywords
anisotropic conductive
conductive layer
electronic component
mounting
terminal portion
Prior art date
Application number
KR1019980050892A
Other languages
English (en)
Other versions
KR100592137B1 (ko
Inventor
가즈타카 시바타
스네모리 야마구치
Original Assignee
사토 게니치로
로무 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사토 게니치로, 로무 가부시키가이샤 filed Critical 사토 게니치로
Publication of KR19990062611A publication Critical patent/KR19990062611A/ko
Application granted granted Critical
Publication of KR100592137B1 publication Critical patent/KR100592137B1/ko

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305Affixing by adhesive
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10636Leadless chip, e.g. chip capacitor or resistor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10689Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10727Leadless chip carrier [LCC], e.g. chip-modules for cards
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base

Abstract

프린트기판표면 등의 전자부품 실장대상면에 대해 복수의 전자부품을 면실장(面實裝)하는 작업의 용이화를 도모하고 그 작업능률을 높인다.
면실장용의 도체부를 갖는 복수의 전자부품을 전자부품 실장대상면에 형성되어 있는 복수의 단자부 형성영역에 면실장하기 위한 전자부품의 실장방법으로서, 전자부품 실장대상면에 복수의 단자부 형성영역에 걸치는 이방성 도전층(異方性導電層)을 형성하는 공정과 이방성 도전층상에 있어서의 복수의 단자부 형성영역의 각각의 위쪽위치에 복수의 전자부품을 배치하고, 또한 이들 복수의 전자부품을 이방성 도전층에 꽉누르므로서 복수의 전자부품의 각 도체부를 이방성 도전층을 거쳐서 복수의 단자부 형성영역의 각 단자부에 도통접착시키는 공정을 갖는다.

Description

전자부품의 실장방법 및 그 방법에 의해 제조된 전자회로장치
본 발명은 프린트기판 등의 소망의 부재에 각종의 반도체장치나 반도체소자등의 전자부품을 효율적으로 실장하기위한 기술에 관한 것이며, 더욱 상세히는 전자부품의 실장방법 및 그 방법에 의해 제조된 전자회로장치에 관한 것이다.
주지하는 바와같이 프린트기판에 복수의 반도체장치를 면실장하는 경우에는 일반적으로는 납땜 재용융(reflowing)법이 채용되고 있다.
이 납땜 재용융법은 프린트기판에 형성되어 있는 단자부의 표면에 땜납페이스트(solder paste)를 도포한 후에 그 땜납페이스트상에 반도체장치를 탑재시키고, 그 후에 상기한 프린트기판을 가열로내에 넣어 상기한 땜납페이스트를 재용융시키는 수단이다.
이와같은 수단에 의하면 프린트기판에 도포된 각곳의 땜납페이스트를 가열용융시키므로서 복수의 반도체장치의 납땜작업을 일괄해서 행할 수가 있다.
그러나 상기한 종래의 수단에서는 다음과 같은 불합리함이 있었다.
첫째로 상기한 종래의 수단에서는 프린트기판의 표면에 땜납페이스트를 도포하기 위해서는 인쇄장치를 사용해서 땜납페이스트를 프린트기판의 단자부 표면에 높은 정밀도로 도포할 필요가 있다.
단자부 표면으로부터 땜납페이스트가 크게 비어져 나오면 도전접속불량이 생기는 경우가 있어, 상기한 땜납페이스트의 인쇄작업을 정밀히 행할 필요가 있다.
따라서, 상기한 종래의 수단에서는 땜납페이스트의 도포작업이 대단히 번잡하여, 전체의 작업능률이 나빠지는 경우가 있었다.
특히, 이와같은 불합리함은 프린트기판에 실장하는 전자부품의 수가 많고 땜납페이스트를 도포하는 개소가 다수인 경우에는 한층 현저하다.
둘째로 상기한 종래의 수단에서는 프린트기판을 가열로내에 넣고 나서 그들 전체를 땜납의 용융온도까지 가열할 필요가 있기 때문에 상기한 프린트기판에는 내열성이 떨어지는 부품을 미리 실장해 둘수가 없었다.
따라서, 종래에는 프린트기판에 각종 부품을 실장하는 경우에 내열성이 떨어지는 부품이 가열에 의해 손상을 입지 않도록 그들 부품의 실장순서를 배려할 필요가 있으며, 그들 부품의 실장작업에 융통성이 통하지 않아, 이것이 불편하게 되는 경우가 있었다.
또한, 종래에는 상기한 납땜재용융법을 사용하는수단과는 다른 수단으로서 이방성 도전필름을 사용하는 수단이 있다.
이 수단은 돌기상의 단자 또는 전극을 갖는 반도체장치를 면실장하는 경우에 적합한 수단이며, 프린트기판의 단자부 형성영역과 반도체장치 사이에 이방성 도전필름을 개재시켜 상기한 이방성 도전필름을 가열하면서 반도체장치를 상기한 이방성 도전필름에 꽉누르는 수단이다.
이 수단에서는 상기한 반도체장치를 프린트기판의 표면에 이방성 도전필름을 거쳐 접착시킬수가 있다.
또, 이방성 도전필름이 압축된 부분만, 즉 반도체장치의 돌기상의 단자 또는 전극과 그에 대면하는 프린트기판의 단자부 사이의 영역만이 도전성을 갖게 된다.
따라서, 이방성 도전필름을 사용하는 수단에 의하면 납땜 재용융법의 경우와는 달리 프린트기판의 전체를 가열할 필요가 없어져, 내열성이 떨어지는 부품이 가열에 의해 손상을 받을 염려를 없애는 것이 가능해진다.
그러나, 종래에 있어서 이방성 도전필름을 사용하는 경우에는 프린트기판에 복수개 설치되어 있는 단자부 형성영역의 각각의 형상이나 크기에 맞는 복수매의 이방성 도전필름을 제작해서 이 복수매의 이방성 도전필름을 상기한 복수개의 단자부 형성영역의 각각에 개개로 첨부하고 있던 것이 실정이었다.
이 때문에 종래에는 상기한 복수매의 이방성 도전필름을 제작하는 작업이나 그들 복수매의 이방성 도전필름을 프린트기판에 첨부하는 작업이 번잡하게 되어 있었다.
본 발명은 이와같은 사정을 감안하여 이루어진 것으로 프린트기판 표면 등의 전자부품실장 대상면에 대해 복수의 전자부품을 면실장하는 작업의 용이화를 도모하고 그 작업능률을 높이는 것을 그 과제로 하고 있다.
도 1은 본 발명에 관한 전자부품의 실장방법에 사용되는 프린트기판의 일예 를 나타내는 평면도
도 2는 본 발명에 관한 전자부품의 실장방법에 사용되는 전자부품의 구체예 를 나타내고, (a)는 단면도, (b)는 사시도, (c)는 단면도
도 3은 본 발명에 관한 전자부품의 실장방법의 작업공정을 나타내는 평면도
도 4는 본 발명에 관한 전자부품의 실장방법의 작업공정을 나타내는 평면도
도 5는 본 발명에 관한 전자부품의 실장방법의 작업공정을 나타내는 주요부 단면도
도 6은 본 발명에 관한 전자부품의 실장방법의 작업공정을 나타내는 주요부 단면도
도 7은 본 발명에서 사용되는 이방성 도전필름의 다른 예를 나타내는 평면도
(도면의 주요부분에 대한 부호의 설명)
1. 프린트기판
3a∼3c. 단자부 형성영역
5. 이방성 도전필름
6a. 리이드단자(도체부)
6b. 단자(도체부)
6c. 전극(도체부)
10. 표면(전자부품 실장대상면)
30a∼30c. 단자부
D1,D2. 반도체장치(전자부품)
D3. 반도체칩(전자부품)
상기한 과제를 해결하기 위해 본 발명에서는 다음의 기술적수단을 강구하고있다.
본 발명의 제1의 형태에 의하면 전자부품의 실장방법이 제공된다.
이 전자부품의 실장방법은 면실장용의 도체부를 갖는 복수의 전자부품을 전자부품 실장대상면에 형성되어 있는 복수의 단자부 형성영역에 면실장하기 위한 전자부품의 실장방법으로서 상기한 전자부품 실장대상면에 상기한 복수의 단자부 형성영역에 걸치는 이방성 도전층을 형성하는공정과 이방성 도전층상에 있어서의 상기한 복수의 단자부 형성영역의 각각의 위쪽위치에 상기한 복수의 전자부품을 배치하고, 또한 이들 복수의 전자부품을 상기한 이방성 도전층에 꽉누르므로서 상기한 복수의 전자부품의 각 도체부를 상기한 이방성 도전층을 거쳐서 상기한 복수의 단자부 형성영역의 각 단자부에 도통접착시키는 공정을 갖는 것을 특징으로 한다.
본 발명에 있어서는 전자부품 실장대상면에 형성되어 있는 복수의 단자부 형성영역의 어느것에 대해서도 그들 각 단자부 형성영역의 단자부에 대해 전자부품의 면실장용의 도체부를 이방성 도전층을 거쳐서 도통접착시킬수가 있고, 복수의 전자부품의 면실장이 정확히 행해지게 된다.
한편, 본 발명에서는 전자부품 실장대상면에 이방성 도전층을 형성하는 경우에는 하나의 단자부 형성영역마다에 개개로 이방성 도전층을 형성하는 것이 아니고, 복수의 단자부 형성영역에 일련으로 걸쳐진 상태로 이방성 도전층을 형성하고 있다.
따라서, 종래와 비교해서 이방성 도전층을 전자부품 실장대상면에 형성하는 작업이 현저히 용이하게 된다.
그 결과, 본 발명에서는 전자부품의 실장작업의 작업효율을 높일수가 있다.
또한, 본 발명에서는 이방성 도전층이 단자부 형성영역 이외의 영역에도 형성되어 있으나, 상기한 이방성 도전층은 전자부품의 도체부와 단자부 형성영역의 각 단자부 사이의 압축력을 받은 부분만을 전기적으로 도통시키는 특성을 갖는 것이기 때문에, 상기한 이방성 도전층을 단자부 이외의 영역에 형성한 것에 의해 전기적인 도통불량을 발생시킨다고 하는 불합리함은 물론 없다.
본 발명에서는 넓은 면적에 형성된 이방성 도전층에 의해 전자부품 실장대상면을 덮을수가 있으므로 이 이방성 도전층을 전자부품 실장대상면을 보호하는 절연층으로서 역할을 시킬수가 있다고 하는 효과도 얻어진다.
본 발명의 바람직한 실시형태에서는, 상기한 이방성 도전층은 열경화성의 합성수지제 필름내에 도전성입자가 분산되어서 함유된 이방성 도전필름을 상기한 전자부품 실장대상면에 첨부하므로서 형성되고, 또한 열경화성의 합성수지제 접착제내에 도전성입자가 분산되어서 함유된 이방성 도전접착제를 상기한 전자부품 실장대상면에 도포하므로서 형성되어 있으며, 또한 상기한 복수의 전자부품을 상기한 이방성 도전층에 꽉누르는 때에는 상기한 이방성 도전층을 가열하는 구성으로 할 수가 있다.
이와같은 구성에 의하면, 이방성 도전층이 상기한 이방성 도전필름에 의해 형성되어 있는 경우에는 복수의 전자부품을 이방성 도전층에 꽉누르는 때에 이 이방성 도전층을 가열에 의해 용융 연화시킬수가 있어, 이에 의해 각 전자부품을 전자부품 실장대상면에 접착시키는 접착성이 얻어지게 된다.
또, 그 후 이방성 도전층의 가열온도를 높이면 용융연화한 이방성 도전층을 단시간에 열경화시키는 것도 가능하다.
또한, 상기한 이방성 도전층이 이방성 도전접착제에 의해 형성되어 있는 경우에는 그 자체가 복수의 전자부품을 전자부품 실장대상면에 접착시키는 기능을 발휘하는 외에 역시 이 이방성 도전층을 가열하므로서 상기한 이방성 도전층을 최종적으로는 열경화시킬수가 있다.
이와같이해서 이방성 도전층을 가열에 의해 경화시키면 전자부품을 전자부품 실장대상면에 대해서 확실하고 또한 강고히 접착유지시켜 둘 수가 있다.
또, 자연방치에 의한 경화와는 달리 이방성 도전층의 경화작업을 단시간에 행할 수가 있다.
본 발명의 제2의 형태에 의하면 전자회로장치가 제공된다.
이 전자회로장치는 본 발명의 제1의 형태에 의해 제공되는 전자부품의 실장방법에 의해 복수의 전자부품이 소망의 전자부품 실장대상면에 면실장되어 있는 것에 특징지워진다.
본 발명의 제2의 형태에 의해 제공되는 전자회로장치는 복수의 전자부품이 이방성 도전층을 거쳐서 복수의 단자부 형성영역에 대해 적절히 면실장된 구조를 갖지만, 그 제조는 기술한 바와같이 능률이 양호하게 행할수 있기 때문에 그 제조비용을 저렴하게 할 수가 있다.
(실시예)
다음으로 본 발명의 바람직한 실시의 형태에 대해 도면을 참조해서 구체적으로 설명한다.
도 1은 본 발명에 관한 전자부품의 실장방법에 사용되는 프린트기판의 일예를 나타내는 평면도이다.
도 2(a)∼(c)는 본 발명에 관한 전자부품의 실장방법에 사용되는 전자부품의 구체예를 나타내는 도면이다.
도 3내지 도 6은 본 발명에 관한 전자부품의 실장방법의 작업공정을 나타내고, 도 3 내지 도 4는 평면도이며, 도 5 및 도 6은 주요부단면도이다.
도 1에 나타내는 프린트기판(1)은, 예를들면 규사에폭시수지 등의 합성수지, 혹은 기타의 절연재료에 의해 형성되어 있고, 평면으로 보아 대략 직4각형의 플레이트형상으로 형성되어 있다.
이 프린트기판(1)의 표면(10)은 본 발명에서 말하는 전자부품 실장대상면의 일예에 상당하는 부분이며, 이 표면(10)에는 이 표면(10)에 실장되는 복수의 전자부품과의 도전접속을 도모하기 위한 배선패턴이 동박 등에의해 형성되어 있다.
보다 구체적으로는 상기한 프린트기판(1)의 표면(10)에는 후술하는 2개의 반도체장치(D1),(D2)를 실장하기 위한 2개의 단자부 형성영역 (3a),(3b) 및 후술하는 복수의 반도체소자(D3)을 실장하기 위한 복수의 단자부 형성영역(3c)이 형성되어 있다.
상기한 단자부 형성영역(3a)은 복수조의 도전배선(2a)의 각 선단부에 평면으로 보아 대략 직4각형상의 단자부(30a)를 형성하고, 이들 복수의 단자부(30a)를 소정의 배열로 형성한 부분이다.
같은 모양으로 상기한 단자부 형성영역(3b)은 복수조의 도전배선(2b)의 각 선단부에 형성된 단자부(30b)를 소정의 배열로 형성하고, 또 상기한 각 단자부 형성영역(3c)은 복수조의 도전배선(2c)의 각 선단부에 형성된 단자부(30c)를 소정의 배열로 형성한 부분이다.
상기한 프린트기판(1)의 표면(10)에는 전자부품을 면실장과는 다른 방법으로 실장시키기 위한 다른 영역(4)도 형성되어 있다.
이 영역(4)은 소위 핀삽입방식으로 전자부품을 실장하기 위한 영역이며, 복수조의 도전배선(41)의 각 선단부에 전자부품의 핀형상의 단자를 삽입하기 위한 구멍부(40)를 형성한 구성으로 되어 있다.
상기한 프린트기판(1)은 그 표면(10)에 배선패턴이 형성되어 있는데에 한정되지 않고 필요에 따라 그 이면에도 배선패턴이 형성되어 있다.
단, 본 실시형태에서는 상기한 프린트기판(1)의 이면의 배선패턴 및 그 이면에 대한 전자부품의 실장방법에 대해서는 표면(10)에 대한 그것과 같은 모양이며, 그 설명은 편의상 생략한다.
상기한 반도체장치(D1),(D2)및 반도체소자(D3)는 도 2에 나타낸 바와같이 어느것이나 면실장이 가능하게 구성된 것이며, 단자 또는 전극으로서의 면실장용의 도체부를 갖고 있다.
즉, 동 도면 (a)에 나타내는 바와같이 반도체장치(D1)는 소위 제이 J리이드형이라고 칭하는 구조의 수지패키지(package)형의 반도체장치이며, 다이패드(die pad)상에 본딩(bonding)된 반도체칩(60)을 복수개의 리이드단자(6a)에 대해서 와이어(W)를 거쳐서 결선접속함과 동시에 이들 와이어(W)나 반도체칩(60) 등을 밀봉수지(62)에 의해 수지패키지로 한 것이다.
상기한 복수개의 리이드단자(6a)는 밀봉수지(62)의 하면에 그 선단부가 위치하도록 단면이 대략 J 형상으로 굴곡형성되어 있고, 이들 리이드단자(6a)의 선단부를 이용해서 면실장이 가능하게 되어 있다.
동 도면 (b)에 나타내는 바와 같이 반도체장치(D2)는 소위 볼그리드어레이라고 칭하는 형의 반도체장치이며, 상기한 반도체장치(D1)와 마찬가지로 반도체칩을 수지패키지로해서 구성되어 있으나 그 밀봉수지(62a)의 하면부에는 납땜볼(solder ball)에 의해 형성된 복수의 돌기상의 단자(6b)가 형성되어 있다.
이 반도체장치(D2)는 본래는 상기한 단자(6b)를 이용해서 소망의 위치에 납땜하도록 구성된 것이 있으나, 본 발명에서는 이와같은 반도체장치도 실장대상부품으로 할 수가 있다.
동 도면 (c)에 나타내는 바와같이 반도체소자(D3)는, 예를들면 칩형콘덴서 또는 칩형저항기로서 형성된 것이며, 반도체칩(63)의 좌우양단부에 금속제의 전극(6c),(6c)이 형성된 구성으로 되어 있다.
상기한 전극(6c),(6c)은 반도체칩(63)의 표면보다도 바깥쪽으로 팽창된 계단상으로 형성되어 있고, 이 반도체소자(D3)는 상기한 전극(6c),(6c)을 실장대상면에 도통접착시키므로서 면실장이 가능한 것이다.
상기한 반도체장치(D1),(D2) 및 반도체소자(D3)의 각각을 상기한 프린트기판(1)의 표면(10)에 면실장시키기 위해서는, 우선 도 3에 나타내는 바와같이 1매의 이방성 도전필름(5)을 상기한 프린트기판(1)의 표면(10)상에 첨부한다.
이 이방성 도전필름(5)은 도 5에 나타내는바와같이 열경화성을 갖는, 예를들면 에폭시수지제필름내에 금속입자 등의 도전성입자(51)를 분산시켜서 함유시킨것이다.
이 이방성 도전필름(5)의 내부에는 도전성입자(51)가 분산되어 있기 때문에 본래는 그 두께방향으로 도전성을 갖지 않는다.
그러나, 이 이방성 도전필름(5)이 그 두께방향으로 소정의 압축력을 받은 경우에는 그 압축력을 받은 부분의 도전성입자(51)의 밀도가 높아져서 상호 접촉하므로서 그 압축력을 받은 부분만이 도전성을 갖게 된다.
본 실시형태에서는 상기한 프린트기판(1)상에 위치하는 이방성 도전필름(5)이 본 발명에서 말하는 이방성 도전층에 상당한다.
상기한 이방성 도전필름(5)은 상기한 프린트기판(1)의 표면(10)의 상당히 넓은 범위를 덮는 형상 및 크기로 형성되어 있고, 상기한 이방성 도전필름(5)에 의해 복수의 단자부 형성영역(3a)∼(3c)의 각각이 일련으로 덮여 있다.
단, 면실장 대상이 되지않는 소정의 영역(4)에 대해서는 상기한 이방성 도전필름(5)에 의해 덮여지지 않도록 배려되어 있다.
상기한 이방성 도전필름(5)은 프린트기판(1)의 표면(10)상에 첨부되어 있으나, 본 발명에서 말하는 첨부란 반드시 이방성 도전필름(5)이 프린트기판 표면에 적극적으로 접착되어 있을 필요는 없고, 이방성 도전필름(5)을 프린트기판표면상에 단지 탑재시키는 경우도 포함하는 개념이다.
또한, 실제상은 이방성 도전필름(5)이 프린트기판(1)상에 있어서 뜻밖에 위치가 어긋나지 않도록 상기한 이방성 도전필름(5)을 프린트기판 표면에 가압착시키는것이 바람직하다.
다음에 도 4 및 도 5에 나타내는 바와같이 상기한 이방성 도전필름(5)상에는 반도체장치(D1),(D2) 및 복수의 반도체소자(D3)를 탑재시킨다.
제1의 반도체장치(D1)의 탑재작업은 그 복수의 리이드단자(6a)가 단자부 형성영역(3a)의 각 단자부(30a)의 위쪽에 위치하도록 행한다.
또, 같은 모양으로 제2의 반도체장치(D2)에 대해서는, 그 복수의 단자(6b)가 단자부 형성영역(3b)의 각 단자부(30b)의 위쪽에 위치하도록 탑재시키고, 또한 각 반도체소자(D3)에 대해서는 그 전극(6c),(6c)이 각 단자부형셩영역(3c)의 각 단자부(30c)의 위쪽에 위치하도록 탑재시킨다.
또, 상기한 반도체장치(D1),(D2)및 복수의 반도체소자(D3)를 상기한 이방성 도전필름(5)상에 탑재시킨 때에는 이방성 도전필름(5)을 가열시키면서 그들 전자부품을 이 이방성 도전필름(5)의 표면에 꽉 누른다.
구체적으로는, 예를들면 도 6에 나타내는바와같이 반도체장치(D1)를 콜레트(collet)(7)를 이용해서 이방성 도전필름(5)상에 탑재시키는 때에는, 이 콜레트를 이용하는 등으로 하여 반도체장치(D1)를 아래쪽으로 꽉누른다.
또, 상기한 이방성 도전필름(5)을 가열하는 수단으로서는, 예를들면 프린트기판(1)의 아래쪽에 가열기를 배치하거나, 혹은 반도체장치(D1)를 압축하는 부재에 가열기를 내장시킨다고 하는 수단을 채용할 수가 있다.
또한, 상기한 반도체장치(D1)를 꽉누르는때에는 호은(horn)(70)으로 발생시킨 초음파를 상기한 이방성 도전필름(5)에 작용시키는 수단을 병용시킬수가 있다.
이와같은 작업을 행하면 상기한 이방성 도전필름(5)은 가열에 의해 연화됨과 동시에 반도체장치(D1)의 리이드단자(6a)와 그에 대향하는 단자부(30a) 사이의 압축력을 받아 그 부분의 도전성입자(51)가 리이드단자(6a)의 표면과 단자부(30a)의 표면에 각각 접촉하게 된다.
이 때문에 상기한 리이드단자(6a)와 단자부(30a)는 도전성입자(51)를 거쳐서 도통한다.
이 부분에 초음파를 작용시키면, 상기한 도전성입자(51)를 상기한 리이드단자(6a)나 단자부(30a)의 표면에 대해 보다 확실히 밀착시키는 효과가 얻어진다.
이에 대해 이방성 도전필름(5)의 상기 이외의 개소에 대해서는 큰 압축력을 받지 않고 도전성입자(51)가 분산된 상태를 유지한채이므로 도전성을 갖지 않는다.
따라서, 상기한 반도체장치(D1)에 대해서는 그 리이드단자(6a)만이 단자부 형성영역(3a)의 각 단자부(30a)와 도통접속되게 된다.
또, 상기한 반도체장치(D1)의 리이드단자(6a)를 포함하는 하면부 전체는 연화된 이방성 도전필름(5), 보다 정확하게는 이방성 도전필름(5)이 용융연화된 상태의 수지를 거쳐서 프린트기판(1)의 표면(10)에 접착시키게 된다.
상기한 이방성 도전필름(5)의 가열온도를 상승시키면 용융연화된 수지를 경화시킬수가 있다.
따라서, 상기한 반도체장치(D1)를 프린트기판(1)의 단자부 형성영역(3a)의 표면영역에 확실하고 또한 강고히 접착유지시켜 두는 것이 가능하게 된다.
이와같은 작용은 다른 반도체장치(D2)의 단자(6b)와, 단자부 형성영역(3b)의 각 단자부(30b)나, 각 반도체소자(D3)의 전극(6c),(6c)과, 단자부 형성영역(3c)의 각 단자부(30c)에 있어서도 같은 모양으로 얻어진다.
상기한 일련의 작업공정은 프린트기판(1)의 표면(10)의 소정영역에 1매의 이방성 도전필름(5)을 첨부시키면서 반도체장치(D1),(D2)나 복수의 반도체소자(D3)를 각각 실장시키는 작업공정이며, 이들 일련의 작업은 대단히 용이하게 된다.
따라서, 상기한 프린트기판(1), 상기한 반도체장치(D1),(D2) 및 반도체소자(D3) 등을 사용해서 구성되는 전자회로장치의 제조비용을 저렴하게 하는 것이 가능해진다.
또, 상기한 이방성 도전필름(5)의 전체를 열경화시킨후에 있어서는 이 이방성 도전필름(5)의 각 개소 중 상기한 반도체장치(D1),(D2)나 반도체소자(D3)가 실장되어 있지 않은 부분이 절연층이 되기 때문에 상기한 이방성 도전필름(5)이 프린트기판(1)의 표면(10)의 각 개소의 절연보호를 도모하는 기능도 발휘할 수가 있다.
도 7(a),(b)는 본 발명에서 사용되는 이방성 도전필름의 다른 예를 나타내는 평면도이다.
즉, 동도면 (a)에 나타내는 이방성 도전필름(5)은 그 일부에 절단부(52)를 형성한 구성이다.
동 도면 (b)는 이방성 도전필름(5)에 비절단형상의 개방구멍(53)을 형성한 구성이다.
이와같이 이방성 도전필름(5)에 절단부(52)나 개방구멍(53)을 형성하면 이방성 도전필름을 1매의 필름상으로 형성한채로 이 이방성 도전필름(5)이 배치되는 개소를 임의로 선택할수 있게 된다.
단, 본 발명은 반드시 이방성 도전필름을 1매의 필름으로서 형성할 필요는 없고 전자부품의 면실장영역이 대단히 큰 크기인 경우나 혹은 그 형상이 복잡한 경우 등에 있어서는 이방성 도전필름을 복수매의 필름으로 분할해도 상관이 없다.
본 발명에서는, 중요점은 1매의 이방성 도전필름이 복수의 단자부 형성영역에 걸치도록 형성하면 된다.
본 발명은 이방성 도전층을 형성하는 수단으로서는 반드시 이방성 도전필름을 사용하는 수단에 한정되지 않는다.
즉, 본 발명에서는 이방성 도전필름 대신에 이방성 도전접착제를 사용해도 상관없다.
이 이방성 도전접착제는, 예를들면 열경화성의 에폭시수지 등의 합성수지제접착제내에 도전성입자를 분산시켜서 함유시킨 것이며, 이 이방성 도전접착제를 프린트기판의 표면에 도포하므로서 이방성 도전층을 형성할 수가 있다.
이 이방성 도전접착제는 그 자체가 전자부품을 프린트기판의 표면에 접착시키는 기능을 갖기 때문에 전자부품을 프린트기판에 접착시키는 것을 목적으로 해서 이 이방성 도전접착제를 가열할 필요는 없다.
단, 이방성 도전접착제를 거쳐서 전자부품을 프린트기판의 소정위치에 도통접속한 후에 이 이방성 도전접착제를 가열하면, 이 이방성 도전접착제를 경화시킬수가 있어 자연방치에 의한 경화의 경우보다도 단시간에 전자부품의 실장상태를 안정시킬수가 있다.
기타 본 발명에 관한 전자부품의 실장방법의 각 작업공정의 구체적인 구성은 상기한 실시형태에 한정되지 않고 각종 변경이 자유롭다.
또, 같은 모양으로 본 발명에 관한 전자회로장치의 구체적인 구성도 각종 설계 변경이 자유롭다.
본 발명의 전자부품의 실장방법에 의해 제조되는 전자회로장치의 구체적인 종류나 용도 등은 중요치 않다.
또한, 실장대상이 되는 전자부품의 종류도 한정되지 않고, 면실장용의 도체부(단자나 전극 등)를 갖는 전자부품이면 그 종류에 상관없이 본 발명의 적용대상으로 할 수가 있다.
이상, 본 발명에 의하면, 전자부품실장 대상면에 형성되어 있는 복수의 단자부 형성 영역의 어느것에 대해서도 그들 각 단자부 형성영역의 단자부에 대해 전자부품의 면실장용의 도체부를 이방성 도전층을 거쳐서 도통접착시킬수가 있고, 복수의 전자부품의 면실장이 정확히 행해지게 된다.
한편, 본 발명에서는 전자부품 실장대상면에 이방성 도전층을 형성하는 경우에는 하나의 단자부 형성영역마다에 개개로 이방성 도전층을 형성하는 것이 아니고, 복수의 단자부 형성영역에 일련으로 걸쳐진 상태로 이방성 도전층을 형성하고있다.
따라서, 종래와 비교해서 이방성 도전층을 전자부품 실장대상면에 형성하는 작업이 현저히 용이하게 된다.
그 결과, 본 발명에서는 전자부품의 실장작업의 작업효율을 높일수가 있다.
또한, 본 발명에서는 이방성 도전층이 단자부 형성영역 이외의 영역에도 형성되어 있으나, 상기한 이방성 도전층은 전자부품의 도체부와 단자부 형성영역의 각 단자부 사이의 압축력을 받은 부분만을 전기적으로 도통시키는 특성을 갖는 것이기 때문에, 상기한 이방성 도전층을 단자부 이외의 영역에 형성하는 것에 의해 전기적인 도통불량을 발생시킨다고 하는 불합리함은 물론 없다.
또한, 본 발명에서는 넓은 면적에 형성된 이방성 도전층에 의해 전자부품 실장대상면을 덮을수가 있으므로 이 이방성 도전층을 전자부품 실장대상면을 보호하는 절연층으로서 역할을 시킬수가 있다고 하는 효과도 얻어진다.

Claims (3)

  1. 면실장용의 도체부를 갖는 복수의 전자부품을 전자부품 실장대상면에 형성되어 있는 복수의 단자부 형성영역에 면실장하기 위한 전자부품의 실장방법으로서,
    상기한 전자부품 실장대상면에 상기한 복수의 단자부 형성영역에 걸치는 이방성 도전층을 형성하는 공정과, 상기한 이방성 도전층상에 있어서의 상기한 복수의 단자부 형성영역의 각각의 위쪽위치에 상기한 복수의 전자부품을 배치하고, 또한 이들 복수의 전자부품을 상기한 이방성 도전층에 꽉누르므로서 상기한 복수의 전자부품의 각 도체부를 상기한 이방성 도전층을 거쳐 상기한 복수의 단자부 형성영역의 각 단자부에 도통접착시키는 공정을 갖는 것을 특징으로 하는 전자부품의 실장방법.
  2. 제1항에 있어서,
    상기한 이방성 도전층은, 열경화성의 합성수지제 필름내에 도전성입자가 분산되어서 함유된 이방성 도전필름을 상기한 전자부품 실장대상면에 첨부하므로서 형성되고, 또는 열경화성의 합성수지제 접착제내에 도전성입자가 분산되어 함유된 이방성 도전접착제를 상기한 전자부품 실장대상면에 도포하므로서 형성되어 있어 있으며, 또한 상기한 복수의 전자부품을 상기한 이방성 도전층에 꽉누르는때에는 상기한 이방성 도전층을 가열하는 것을 특징으로 하는 전자부품의 실장방법.
  3. 전자부품 실장대상면에 복수의 단자부 형성영역에 걸치는 이방성 도전층을 형성하며, 상기한 이방성 도전층상에 있어서의 상기한 복수의 단자부 형성영역의 각각의 위쪽위치에 복수의 전자부품을 배치하고, 상기한 복수의 전자부품을 상기한 이방성 도전층에 꽉누르므로서 상기한 복수의 전자부품의 각 도체부를 상기한 이방성 도전층을 거쳐서 상기한 복수의 단자부 형성영역의 각 단자부에 도통접착시키되, 상기한 이방성 도전층은 열경화성의 합성수지제 필름내에 도전성입자가 분산되어 함유된 이방성 도전필름을 상기한 전자부품 실장대상면에 첨부하므로서 형성하고, 또는 열경화성의 합성수지제 접착제내에 도전성입자가 분산되어 함유된 이방성 도전접착제를 상기한 전자부품 실장대상면에 도포하므로서 형성하며, 상기한 복수의 전자부품을 상기한 이방성 도전층에 꽉누르는때에는 상기한 이방성 도전층을 가열하므로서, 복수의 전자부품이 소망의 전자부품 실장대상면에 면실장되는 것을 특징으로 하는 전자회로장치.
KR1019980050892A 1997-12-02 1998-11-26 전자부품의 실장방법 및 그 방법에 의해 제조된 전자회로장치 KR100592137B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP97-331600 1997-12-02
JP9331600A JPH11163501A (ja) 1997-12-02 1997-12-02 電子部品の実装方法、およびその方法によって製造された電子回路装置

Publications (2)

Publication Number Publication Date
KR19990062611A true KR19990062611A (ko) 1999-07-26
KR100592137B1 KR100592137B1 (ko) 2006-10-24

Family

ID=18245474

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980050892A KR100592137B1 (ko) 1997-12-02 1998-11-26 전자부품의 실장방법 및 그 방법에 의해 제조된 전자회로장치

Country Status (4)

Country Link
US (1) US6782615B2 (ko)
JP (1) JPH11163501A (ko)
KR (1) KR100592137B1 (ko)
TW (1) TW475345B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100834003B1 (ko) * 2006-09-19 2008-05-30 동방화닉스 주식회사 Lcd패널의 부품접착장치 및 그 방법
WO2019054673A1 (ko) * 2017-09-13 2019-03-21 ㈜스마트로직 플렉서블 인쇄회로기판

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE50005936D1 (de) * 1999-12-02 2004-05-06 Infineon Technologies Ag Chipkartenmodul mit anisotrop leitfähiger trägerfolie
JP3767474B2 (ja) * 2001-01-15 2006-04-19 セイコーエプソン株式会社 表示装置及びその製造方法
TWM243783U (en) * 2003-06-30 2004-09-11 Innolux Display Corp Structure of chip on glass
JP3736639B2 (ja) * 2003-12-12 2006-01-18 セイコーエプソン株式会社 半導体装置及び電子デバイス並びにそれらの製造方法
JP3722224B2 (ja) * 2003-12-24 2005-11-30 セイコーエプソン株式会社 半導体チップ及び半導体装置並びに半導体装置の製造方法
WO2008047888A1 (en) * 2006-10-17 2008-04-24 Showa Denko K.K. Method for forming solder layer on printed-wiring board and slurry discharge device
US8510935B2 (en) * 2007-07-10 2013-08-20 Joseph C Fjelstad Electronic assemblies without solder and methods for their manufacture
KR100945952B1 (ko) * 2007-11-30 2010-03-05 삼성전기주식회사 기판 판넬
JP4814277B2 (ja) * 2008-04-18 2011-11-16 ソニーケミカル&インフォメーションデバイス株式会社 接合体、該接合体の製造方法、及び該接合体に用いられる異方性導電膜
WO2010070779A1 (ja) * 2008-12-19 2010-06-24 パナソニック株式会社 異方性導電樹脂、基板接続構造及び電子機器
JP4905502B2 (ja) * 2009-05-21 2012-03-28 日立化成工業株式会社 回路板の製造方法及び回路接続材料
JP2010004067A (ja) * 2009-09-16 2010-01-07 Hitachi Chem Co Ltd 回路接続材料
JP5232130B2 (ja) * 2009-12-02 2013-07-10 住友電気工業株式会社 プリント配線板の接続構造、その製造方法、および異方導電性接着剤
US9214276B2 (en) 2012-01-16 2015-12-15 Hamilton Sundstrand Corporation Capacitor
JP6511809B2 (ja) * 2014-12-26 2019-05-15 日亜化学工業株式会社 発光装置及びその実装方法、並びに光源装置の製造方法
JP2018037520A (ja) * 2016-08-31 2018-03-08 富士通株式会社 半導体装置、電子装置、半導体装置の製造方法及び電子装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4774634A (en) * 1986-01-21 1988-09-27 Key Tronic Corporation Printed circuit board assembly
US5318651A (en) * 1991-11-27 1994-06-07 Nec Corporation Method of bonding circuit boards
EP0645805B1 (en) * 1993-09-29 2000-11-29 Matsushita Electric Industrial Co., Ltd. Method for mounting a semiconductor device on a circuit board, and a circuit board with a semiconductor device mounted thereon
US5820716A (en) * 1993-11-05 1998-10-13 Micron Technology, Inc. Method for surface mounting electrical components to a substrate

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100834003B1 (ko) * 2006-09-19 2008-05-30 동방화닉스 주식회사 Lcd패널의 부품접착장치 및 그 방법
WO2019054673A1 (ko) * 2017-09-13 2019-03-21 ㈜스마트로직 플렉서블 인쇄회로기판

Also Published As

Publication number Publication date
KR100592137B1 (ko) 2006-10-24
US20010015286A1 (en) 2001-08-23
TW475345B (en) 2002-02-01
US6782615B2 (en) 2004-08-31
JPH11163501A (ja) 1999-06-18

Similar Documents

Publication Publication Date Title
KR100592137B1 (ko) 전자부품의 실장방법 및 그 방법에 의해 제조된 전자회로장치
JP2664873B2 (ja) 電子パッケージおよびその作製方法
US6372547B2 (en) Method for manufacturing electronic device with resin layer between chip carrier and circuit wiring board
US6002147A (en) Hybrid microwave-frequency integrated circuit
US8089146B2 (en) Semiconductor device and heat radiation member
CN108370142B (zh) 电路结构体及电气接线盒
JPH0767002B2 (ja) 回路パッケージ構造
JP2002076589A5 (ko)
JPH07263092A (ja) 電気的組立体および電気部品と回路板の間で電気的接続を行う方法
JPS6333320B2 (ko)
GB2286084A (en) Electronic package with thermally conductive support
US7946856B2 (en) Connector for interconnecting surface-mount devices and circuit substrates
EP1671524B1 (en) Electrical circuit apparatus and method for assembling same
US6034437A (en) Semiconductor device having a matrix of bonding pads
EP0569705A1 (en) Electronic part assembly
JPH0258793B2 (ko)
US5470796A (en) Electronic package with lead wire connections and method of making same
KR100275440B1 (ko) 전도성 필림을 이용한 회로기판의 실장 방법 및 지그
US20040119155A1 (en) Metal wiring board and method for manufacturing the same
JP3509532B2 (ja) 半導体装置用基板、半導体装置及びその製造方法並びに電子機器
JP3527589B2 (ja) 半導体装置用パッケージ及びその製造方法
JPH07297236A (ja) 半導体素子実装用フィルムと半導体素子実装構造
JPS61279139A (ja) 混成集積回路装置
JP2599290Y2 (ja) ハイブリッドic
JP2001217279A (ja) 高密度実装装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120521

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee