KR19990045301A - 액정 표시 장치 및 그 검사 방법 - Google Patents

액정 표시 장치 및 그 검사 방법 Download PDF

Info

Publication number
KR19990045301A
KR19990045301A KR1019980048935A KR19980048935A KR19990045301A KR 19990045301 A KR19990045301 A KR 19990045301A KR 1019980048935 A KR1019980048935 A KR 1019980048935A KR 19980048935 A KR19980048935 A KR 19980048935A KR 19990045301 A KR19990045301 A KR 19990045301A
Authority
KR
South Korea
Prior art keywords
voltage input
dtft
gate
lines
liquid crystal
Prior art date
Application number
KR1019980048935A
Other languages
English (en)
Other versions
KR100298995B1 (ko
Inventor
에이이찌 다까하시
야스노리 니시무라
다다노리 히시다
Original Assignee
쓰지 하루오
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쓰지 하루오, 샤프 가부시키가이샤 filed Critical 쓰지 하루오
Publication of KR19990045301A publication Critical patent/KR19990045301A/ko
Application granted granted Critical
Publication of KR100298995B1 publication Critical patent/KR100298995B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1306—Details
    • G02F1/1309—Repairing; Testing

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

액정 표시 장치는, 어레이 기판; 상기 어레이 기판에 면하는 대향 기판; 및 어레이 기판과 대향 기판 사이에 삽입되어 있는 액정층을 포함하고, 이 어레이 기판은 표시 영역에 매트릭스로 배열된 복수의 화소 전극들; 복수의 게이트 라인들; 상기 복수의 게이트 라인들과 교차하는 복수의 소스 라인들; 상기 복수의 게이트 라인들과 상기 복수의 소스 라인들 사이에 제공된 절연층; 상기 복수의 게이트 라인들, 상기 복수의 소스 라인들, 및 상기 복수의 화소 전극들 각각에 각각 접속되는 복수의 스위칭 소자들; 및 상기 표시 영역에 인접하는 주변 영역에 제공된 쇼트 링, 복수의 제1 검사용 신호 전압 입력 단자들 및 복수의 디플리션형 박막 트랜지스터들(DTFT)을 포함하고, 상기 복수의 게이트 라인들 및 상기 복수의 소스 라인들 각각은 상기 복수의 제1 검사용 신호 전압 입력 단자들 각각과 상기 복수의 디플리션형 박막 트랜지스터들 각각을 거쳐 상기 쇼트 링에 접속되고, 상기 복수의 디플리션형 박막 트랜지스터들은 상기 쇼트 링과 상기 복수의 제1 검사용 신호 전압 입력 단자들 사이에 위치되며, 상기 복수의 디플리션형 박막 트랜지스터들은 상기 쇼트 링과 상기 복수의 게이트 라인들과 소스 라인들 간의 도전 상태를 제어하는 것을 특징으로 한다.

Description

액정 표시 장치 및 그 검사 방법
본 발명은 컴퓨터 등의 표시 수단으로 이용되는 액정 표시 장치와 그 검사 방법에 관한 것이다.
액정 표시 장치는 유리 기판과 그 유리 기판에 대향하는 대향 유리 기판을 포함하고, 유리 기판과 대향 기판은 액정 재료를 그 사이에 두고 서로 접착되어 있다. 유리 기판의 각 전극과 대향 전극간에 전기 신호를 인가함으로써 외부 광원으로부터의 입사광을 변조함으로써 정보를 스크린 상에 표시한다.
그러한 액정 표시 장치는 CRT(음극선 관)보다 저소비 전력, 얇은 두께, 및 경량과 같은 장점을 가지고 있다. 그래서, 액정 표시 장치는 차세대 표시 장치로서 주목을 끌었고, 그 생산량이 크게 증가했다. 액정 표시 장치는 2차원 배열로 배치된 많은 화소 전극을 포함한다. 액정 표시 장치의 표시 화질을 개선하기 위해서 박막 트랜지스터(TFT)와 같은 스위칭 소자를 화소 전극에 제공하는 활성 매트릭스형 액정 표시 장치의 생산이 점점 증가되어 왔다.
그러나, 스위칭 소자에 대한 복잡한 제조 공정으로 인해, 주사선(예를 들면 게이트 라인)과 신호선(예를 들면 소스 라인)의 단락으로부터 기인하는 선형 결함, 불량 스위칭 소자로부터 기인하는 점형 결함, 불균일 표시등과 같은 불량 표시가 발생하게 된다. 액정 표시 장치의 제품 수율이 100%는 아니기 때문에 표시 화질에 대한 충분한 검사가 반드시 수행되어야 한다. 더구나, 제품 수율과 최종 액정 표시 장치의 표시 화질을 개선하기 위해서는 검사 결과가 제조 공정에 신속하게 피드백되어야 한다. 그래서, 어레이 검사 및/또는 동작 표시 검사를 수행하고 검사 결과를 분석하는 것은 중요하다. 본 명세서에서 사용된 용어 "어레이 검사"는 TFT와 같은 스위칭 소자가 완성될 때 액정 표시 장치를 검사하는 것을 나타낸다. 본 명세서에서 사용된 용어 "동작 표시 검사"는, 구동 회로 및 TAB(Tape Automated Bonding)과 같은 고가의 소자를 장착하기 전에 액정 표시 장치를 검사하는, 즉 표시를 시작함으로써 액정 표시 패널을 검사하는 것을 나타낸다.
도 8a, 8b, 및 8c는 일반적인 액정 표시 패널을 도시하고 있는데, 도 8a는 액정 표시 패널의 평면도, 도 8b는 그것의 정면도, 그리고 도 8c는 액정 표시 패널의 우측면도이다.
도 8a, 8b, 및 8c에 도시한 액정 패널은 유리 기판(어레이 기판; 114), 유리 기판(114)를 대향하는 대향 유리 기판(113)을 포함하고, 유리 기판(114)과 대향 유리 기판(113)은 액정 재료를 그 사이에 두고 서로 접착되어 있다. 유리 기판(114)은 화소 전극, 능동 소자(예를 들면 스위칭 소자), 게이트 버스 라인, 소스 버스 라인(도시하지 않음) 등을 포함한다. 유리 기판(114)의 외부 표면에는 소스 신호 입력 단자(110) 및 게이트 신호 입력 단자(111)가 개시 신호 입력 단자로서 제공된다. 액정 패널에서 화상 정보는 표시 영역(112)상에 표시된다.
액정 표시 장치는 노트북 개인 컴퓨터와 같은 제품에 대부분 이용된다. 그러한 제품에서, 액정 패널의 표시 영역(112)을 증가시키기 위해서 액정 패널의 외부 표면(예를 들면 표시 영역에 인접한 주변 영역)의 소자들 전체 면적의 감축이 요구되어 왔다. 그래서, 도 8a, 8b, 및 8c에 도시한 것과 같이 패널의 양측으로부터 신호를 입력하는 방법이 널리 이용된다. 더구나, 해상도를 개선하기 위해 입력 신호 단자들(110 및 111)의 피치가 점점 감소되어 왔다.
상기 기술한 것과 같은 구조를 가진 액정 표시 패널은 일반적으로 다음과 같이 검사된다. 프로브 핀이 액정 표시 패널의 복수의 신호 입력 단자의 각각에 접촉하도록 놓여진다. 그 후, 검사 전류 신호가 거기에 인가됨으로써 액정 패널이 동작된다. 이 상태에서, 액정 패널의 동작 패턴을 변화시키면서 결함에 대해서 검사되고 또는 분석된다. 검사 및/또는 분석은 시각 인식 및/또는 카메라를 이용해서 수행된다.
그러한 종래 액정 표시 장치는 도 9에 도시한 것과 같은 회로를 가지고 있다.
소스 라인(101) 및 게이트 라인(102)은 그 사이에 절연막(도시하지 않음)을 사이에 두고서 교차하는 매트릭스 형태로 배열된다. 신호 입력 단자(110)는 각 연장선(101) 위에 제공되고, 신호 입력 단자(111)는 각 연장선(102) 위에 제공된다. 주변 영역에서의 소스(101) 및 게이트(102) 라인의 부분은 각 연장선(101) 및 (102)로 간주된다.
어레이 검사의 경우에, 프로브(도시하지 않음)는 각 신호 입력 단자(110) 및 (111)과 접촉하게 되며 신호 전압이 거기에 인가된다. 액정 패널이 액정 표시 장치로서 동작될 때, TAB 등은 신호 입력 단자(110) 및 (111)에 접착된다.
TFT(105)는 소스 라인(101)과 게이트 라인(102)의 모든 교차점에 제공되며, 각 TFT(105)의 드레인 전극이 대응하는 화소 전극(103)에 신호를 인가한다. 각 화소 전극(103)은 액정층(106)을 사이에 두고 대응하는 대향 전극(107)과 대향하고, 액정층(106)에서 표시 데이타 전압을 유지함으로써 스크린 상에 화상을 표시한다. 소스 라인(101)과 게이트 라인(102)이 절연막으로 서로 전기적으로 절연되어 있기 때문에, 정전기로 인해 표시 결함이 생길 수 있다. 예를 들면 정전기는 TFT의 제조 공정, 액정 패널의 제조 및 패키징 공정 등의 공정 동안에 생성될 수 있다. 그러한 경우에, 그렇게 생성된 정전기는 소스 라인(101) 및/또는 게이트 라인(102)을 대전시킴으로써, 실제 구동 전압보다 훨씬 높은 전압이 인가될 수 있으며, 따라서 절연막의 절연 파괴 및/또는 스위칭 소자의 특성 불량을 일으킬 수 있다. 그러한 정전성 손상을 방지하기 위해서, 라인(101)과 (102)를 전기적으로 단락 회로화하기 위한 쇼트 링(108)이 액정 표시 장치의 외부 표면을 따라서 제공된다. 쇼트 링(108)의 내부에 도시한 2개의 점으로 표시된 라인(109)은 분리 라인을 나타낸다는 점을 주목해야 한다.
도 10에 도시한 또 하나의 구조도 또한 이미 제안되었다. 이 구조는 일본 특허 공보 Nos.63-220298 및 63-10558에 공개되어 있다. 도 10은 일본 특허 공보 Nos. 63-220289 및 63-10558에 공개된 전형적인 액정 표시 장치의 신호 입력 단자부를 확대한 모식도이다.
도 10에 대해 설명하면, 액정 표시 장치는 어레이 기판(115)과 어레이 기판(115)과 대향하는 대향 기판(116)을 포함하고, 어레이 기판(115)과 대향 기판(116)은 액정을 그 사이에 두고 서로 접착되어 있다. 어레이 기판은 TFT와 같은 표시 스위칭 소자(도시하지 않음)를 포함한다. 액정 표시 장치에 있어서, 화상 정보는 표시 영역(117)상에 표시된다. 화상 표시를 위해 필요한 것으로서 소스 라인(118)과 게이트 라인(119)이 어레이 기판(115)상에 제공된다. 신호 입력 단자(120)는 각 소스 라인(118) 상에 제공되며, 신호 입력 단자(121)는 각 게이트 라인(119) 상에 제공된다. 상기 언급한 정전성 손상을 방지하기 위해서, 쇼트 링(122)이 액정 표시 장치의 외부 표면에 제공되고, 라인(118) 및 (119)의 각각은 2단자 동작 a-Si(비정질 실리콘) TFT (123a) 및 (123b) 등을 통해서 쇼트 링(122)에 전기적으로 접속된다. TFT (123a) 및 (123b)는 반대 방향의 다이오드로서 제공된다.
도 9에 도시한 구조에서, 쇼트 링(108)은 액정 표시 장치의 외부 표면을 따라서 제공되며, 라인(101) 및 (102)는 쇼트 링(108)에 전기적으로 직접 접속된다. 이러한 경우에, 정전성 손상은 패턴 포메이션과 같은 제조 공정 동안에 방지될 수 있다. 그러나 표시 검사 공정 및 조립 공정과 같은 공정 동안에는 신호 전압이 각 단자에 개별적으로 입력되어야 한다. 그래서, 분기 라인(119)에 의해 쇼트 링(108)을 절단할 필요가 있다. 따라서, 정전성 손상은 방지될 수 없다.
도 10에 도시한 구조에 있어서, 보호 소자로서 역할을 하는 a-Si TFT (123a) 및 (123b) 각각은 쇼트 링(122)과 각 라인(118) 및 (119)의 사이에 제공된다. 이러한 경우에, 보호 소자의 저항이 낮은 경우, 약간의 누설이 라인(118)과 (119)간에 발생함으로써 어레이 검사와 동작 표시 검사에서 문제가 발생한다. 반면에, 보호 소자의 저항이 큰 경우에는 정전성 손상이 완벽하게 방지될 수 없다. 따라서, 도 10의 구조에서 보호 소자의 저항을 최적화하는 것은 대단히 어렵다.
액정 표시 장치는 어레이 기판, 어레이 기판에 면하는 대향 기판, 및 어레이 기판과 대향 기판의 사이에 삽입되어 있는 액정층을 포함한다. 본 명세서에서 어레이 기판은 표시 영역에 매트릭스로 배열된 복수의 화소 전극들, 복수의 게이트 라인들, 복수의 게이트 라인들과 교차하는 복수의 소스 라인들, 복수의 게이트 라인들과 복수의 소스 라인들 사이에 제공된 절연층, 복수의 게이트 라인들, 복수의 소스 라인들 및 복수의 화소 전극들 각각에 각각 접속되는 복수의 스위칭 소자들, 및 표시 영역에 인접하는 주변 영역에 제공된 쇼트 링, 복수의 제1 검사용 신호 전압 입력 단자들 및 복수의 디플리션형 박막 트랜지스터들(DTFT)을 포함한다. 또한 여기에서, 복수의 게이트 라인들 및 복수의 소스 라인들 각각은 복수의 제1 검사용 신호 전압 입력 단자들 각각과 복수의 디플리션형 박막 트랜지스터들 각각을 거쳐 쇼트 링에 접속되고, 복수의 디플리션형 박막 트랜지스터들은 쇼트 링과 복수의 제1 검사용 신호 전압 입력 단자들 사이에 위치되며, 복수의 디플리션형 박막 트랜지스터들은 쇼트 링과 복수의 게이트 라인들과 소스 라인들 간의 도전 상태를 제어한다.
하나의 실시예에서, 복수의 디플리션형 박막 트랜지스터들 각각은 복수의 게이트 라인들중 대응하는 게이트 라인과 복수의 소스 라인들 중 대응하는 소스 라인에 전기적으로 접속된 DTFT 소스 전극 및 DTFT 게이트 전압 입력 라인에 전기적으로 접속된 DTFT 게이트 전극을 구비하고, 적어도 하나의 DTFT 게이트 전압 입력 라인의 개수는 디플리션형 박막 트랜지스터의 개수보다 작으며, DTFT 게이트 전압은 제1 DTFT 게이트 전압 입력 단자로부터 적어도 하나의 게이트 전압 입력 라인을 거쳐 복수의 디플리션형 박막 트랜지스터들 모두에 인가된다.
하나의 실시예에서, 표시 영역에 위치된 복수의 스위칭 소자들 각각은 역 스태거형 박막 트랜지스터이고, 복수의 디플리션형 박막 트랜지스터들 각각은 스태거형 박막 트랜지스터이다.
한 실시예에서, 복수의 디플리션형 박막 트랜지스터들 각각의 게이트 절연막은 표시 영역에 위치된 역 스태거형 박막 트랜지스터들 각각의 보호 절연막과 동일한 막으로 형성된다.
본 발명의 또 하나의 측면에 따르면, 액정 표시 장치를 검사하는 방법에 있어서, 액정 표시 장치는 복수의 디플리션형 박막 트랜지스터들을 턴오프하고, 복수의 제1 검사용 신호 전압 입력 단자들에 검사 신호를 입력함으로써 검사한다.
하나의 실시예에서, 복수의 소스 라인들 각각에 접속된 복수의 디플리션형 박막 트랜지스터들은 복수의 DTFT 게이트 전압 입력 라인들중 대응하는 라인에 전기적으로 접속된 DTFT 게이트 단자를 가지며, 복수의 DTFT 게이트 전압 입력 라인들과 대응하여 복수의 DTFT 게이트 전압 입력 단자들이 제공되고, 복수의 제1 DTFT 게이트 전압 입력 단자들 각각으로부터 DTFT 게이트 전압이 복수의 DTFT 게이트 전압 입력 라인들 중 대응하는 라인을 거쳐 복수의 디플리션형 박막 트랜지스터들중 대응하는 트랜지스터의 복수의 DTFT 게이트 전극들에 인가된다.
하나의 실시예에서, DTFT 게이트 전압 입력 라인들 각각에 접속된 복수의 디플리션형 박막 트랜지스터들의 DTFT 소스 전극은 쇼트 링의 복수의 분기 라인들 중 대응하는 분기 라인에 전기적으로 접속된다.
하나의 실시예에서, 쇼트 링의 복수의 분기 라인들 및 복수의 게이트 라인들 중 대응하는 라인에 접속된 디플리션형 박막 트랜지스터의 복수의 DTFT 소스 전극들에 접속된 쇼트 링의 분기 라인은 제2 DTFT를 거쳐 접속되어 있어 제2 DTFT가 온 상태에 있을 때 하나의 쇼트 링으로 작용한다.
하나의 실시예에서, 쇼트 링의 각 분기 라인에 제공된 입력 단자, 제2 디플리션형 박막 트랜지시터의 DTFT 게이트 전압을 제어하기 위한 제2 DTFT 게이트 전압 입력 단자, 복수의 DTFT 게이트 라인들에 동일한 전압을 인가하기 위한 제3 DTFT 게이트 전압 입력 단자, 및 제1 DTFT 게이트 전압 입력 단자는 제2 검사용 신호 전압 입력 단자로 작용하고, 제1 검사용 신호 전압 입력 단자와 제2 검사용 신호 전압 입력 단자는 다른 위치에 배치된다.
하나의 실시예에서, 게이트 전압 입력 라인의 숫자는 적, 녹, 및 청색에 대응하도록 3의 배수이다.
본 발명의 또 하나의 측면에 따르면, 제1 검사용 신호 전압 입력 단자를 이용하여 어레이 검사를 수행하고, 제2 검사용 신호 전압 입력 단자를 이용하여 표시 동작 검사를 수행한다.
본 발명에 따르면, 소스 라인과 게이트 라인은 디플리션형 TFT를 통해서 쇼트 링에 접속된다. 그래서, ON 상태(노멀 상태)를 디플리션형 TFT에 부여하는 디플리션형 TFT의 게이트 전극(DTFT 게이트 전극)에 전압을 인가하지 않음으로써 정전성 손상을 방지할 수 있다. 디플리션형 TFT의 DTFT 게이트 전극이 임의로 총체적으로 제어되는 경우에는 DTFT 게이트 전압을 대응하는 DTFT 게이트 전극에 인가하기 위한 DTFT 게이트 전압 입력 단자가 제공된다. 그 결과, TAB를 위한 라인의 개수 뿐만 아니라 신호를 인가하기 위해 DTFT 게이트 전압 입력 단자에 접촉되는 프로브의 개수는 감소될 수 있다.
어레이 검사 또는 동작 표시 검사가 수행되는 경우에 OFF 전압이 DTFT 게이트 전압 입력 단자에 인가됨으로써 소스 라인간, 게이트 라인간, 및 소스 및 게이트 라인간 전기적으로 개방 상태가 얻어질 수 있다. 그 후, 검사 신호 또는 개시 신호가 액정 표시 장치의 입력 단자에 인가된다. 그 결과, 정확한 어레이 검사와 신뢰성 있는 동작 표시 검사가 수행될 수 있다.
본 발명에 따르면, 소스 라인은 쇼트 링의 복수의 분기선(분기선의 임의 개수도 제공 가능함)에 접속된다. 쇼트 링의 분기선은 총체적으로 단일 쇼트 링으로서 작용하며, 모든 게이트 라인과 소스 라인을 전기적으로 개방 회로화한다. 이러한 경우에, 디플리션형 TFT가 턴오프되면, 모든 입력 단자와 라인은 전기적으로 개방 상태가 된다. 따라서, 화소 전하를 측정하기 위한 방법과 같은 전기적 검사 방법이 어레이 검사에 대해서 수행될 수 있다. 이러한 경우에, 소스 라인에 대해 제공되는 복수의 분기선, 게이트 라인에 대해 제공되는 단일 분기선은 단일 쇼트 링으로 작용한다. 더구나, 쇼트 링에 대한 복수의 분기선에 대해 제공되는 입력 단자, 제2 디플리션형 박막 트랜지스터의 DTFT 게이트 전압을 제어하기 위한 제2 DTFT 게이트 전압 입력 단자, 복수의 DTFT 게이트 라인에 동일 게이트 전압을 인가하기 위한 제3 DTFT 게이트 전압 입력 단자, 및 제1 DTFT 게이트 전압 입력 단자는 제2 검사용 신호 전압 입력 단자로서 작용하고, 제1 검사용 신호 전압 입력 단자와 제2 검사용 신호 전압 입력 단자는 다른 위치에 배치된다. 예를 들면, 흑색 표시에서 검사하는 경우, 디플리션형 TFT를 ON 상태(또는 노멀 상태)로 부여함으로써 검사 개시 신호 전압이 입력 단자로부터 인가될 수 있다.
소스 라인은 색상(적, 녹, 및 청색)에 따라서 쇼트 링의 복수의 분기선에 접속될 수 있다. 이러한 경우에, 각 색상의 표시는 소스 신호를 선택적으로 액정 표시 장치에 인가함으로써 시작될 수 있다.
그래서, 여기에 기술한 발명은 (1) 정전성 손상을 방지하면서 정확한 어레이 검사와 신뢰성 있는 동작 표시 검사를 실현할 수 있는 액정 표시 장치, 및 (2) 그 검사 방법을 제공하는 장점을 가능하게 한다.
첨부된 도면을 참고로 이후의 상세한 설명을 읽고 이해하면 본 발명의 이들 및 다른 장점들은 본 기술 분야의 숙련자들에게 분명하게 될 것이다.
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치의 신호 입력 단자부의 모식적인 평면도.
도 2는 도 1의 액정 표시 장치에 제공된 n-채널 디플리션형 TFT의 스위칭 특성을 도시하는 그래프.
도 3은 본 발명의 제2, 제3, 및 제4 실시예의 제조 방법에 따라 형성된 표시 영역의 TFT 단면도.
도 4는 제2 실시예의 제조 방법에 따라 형성된 단자부의 TFT 단면도.
도 5는 제3 실시예의 제조 방법에 따라 형성된 단자부의 TFT 단면도.
도 6은 제4 실시예의 제조 방법에 따라 형성된 단자부의 TFT 단면도.
도 7은 제5 실시예에 따른 액정 표시 장치에서 회로의 모식적인 개략도.
도 8a는 종래 액정 표시 장치의 외관의 평면도.
도 8b는 도 8a의 종래 액정 표시 장치의 정면도.
도 8c는 도 8a를 도면의 우측면으로부터 바라본 종래 액정 표시 장치의 우측면도.
도 9는 종래의 액정 표시 장치의 회로의 개략도.
도 10은 종래의 액정 표시 장치의 단자부의 회로의 개략도.
<도면의 주요 부분에 대한 부호의 설명>
1 : 어레이 기판
2 : 대향 기판
3 : 표시 영역
4 : 소스 라인
5 : 게이트 라인
6, 7 : 검사용 신호 전압 입력 단자
8 : 쇼트 링
9 : 디플리션형 TFT
10 : 게이트 전극
13 : 분리 라인
이하, 첨부된 도면을 참조하여, 실시예를 사용하여 본 발명을 기술하기로 한다. 동일한 참조 번호는 동일한 구성 요소를 나타낸다.
(실시예 1)
도 1은 본 발명의 실시예 1에 따른 액정 표시 장치의 신호를 나타낸 개략적인 확대도이다.
액정 표시 장치는 어레이 기판(1), 이 어레이 기판(1)에 면해 있는 대향 기판(2)을 포함하며, 어레이 기판(1) 및 대향 기판(2)은 액정층을 그들 사이에 두고 서로 접착되어 있다. 어레이 기판(1)은 TFT와 같은 스위칭 소자(도시되지 않음)를 포함한다. 액정 표시 장치에 있어서, 화상 정보는 표시 영역(3) 상에 표시된다. 소스 라인(4) 및 게이트 라인(5)이 화상 표시용으로 필요할 때 어레이 기판(1) 상에 제공된다. 검사용 신호 입력단(6)은 각 소스 라인(4) 상에 제공되며, 검사용 신호 입력단(7)은 각 게이트 라인(5) 상에 제공된다. 저저항성 재료로 형성된 쇼트 링(8)은 어레이 기판(1)의 외주를 따라 제공된다. 라인(4 및 5)은 각 디플리션형 TFT(DTFT;9)를 통해 쇼트 링(8)에 전기적으로 접속된다. TFT(9) 각각은 n-채널 TFT 또는 p-채널 TFT 일 수도 있다. TFT(9)의 게이트 전극(10;DTFT 게이트 전극)은 DTFT 게이트 전압 입력 라인(11)에 접속되어, TFT(9)의 모든 DTFT 게이트 전극(10)은 DTFT 게이트 전압 입력단(12)에 의해 총괄적으로 제어된다.
도 2는 TFT(9)의 스위칭 특성을 보여주는 그래프이며, 여기서 횡축은 게이트 전압을 나타내며, 종축은 드레인 전극을 통해 흐르는 전류를 나타낸다. 이 그래프에서, TFT(9)는 n-채널 TFT이다. 그래프에서 곡선 B은 화소 전극(도 9에서 화소 전극(103)에 대응)에 제공된 TFT의 특성을 나타낸다. 곡선 B로 표시한 특성을 갖는 TFT는 일반적으로 "인핸스먼트형" TFT라 칭한다. 그래프에서 곡선 A는 쇼트 링(8)과 각 라인(4 및 5) 사이에 제공된 "디플리션형" TFT(9)의 특성을 나타낸다.
도 2로부터 알 수 있는 바와 같이, 디플리션형 TFT(9)에 흐르는 전류는 그것의 게이트 전극에 인가되지 않는다. 그러므로, 디플리션형 TFT(9)의 게이트 전극에 음극 전압을 인가함으로써, 곡선 B로 도시된 바와 같이 화소 전극에 제공된 인핸스먼트형 TFT의 드레인 전극 양단을 흐르는 전류가 컷오프될 수 있다.
이하, 도 1을 참조하여, 보호 소자로서 디플리션형 TFT(9)를 갖는 본 발명의 액정 표시 장치의 검사 방법이 기술될 것이다. 특히, 어레이 검사 방법 및 동작 표시 검사 방법이 기술될 것이다.
액정 표시 장치의 제조 공정 동안에, 모든 소스 라인(4) 및 게이트 라인(5)는 각 디플리션형 TFT(9)를 통해 기준 전위 라인으로 작용하는 쇼트 링(8)에 접속된다. 그러므로, TFT(9)의 게이트 전극(10)에 전압이 인가되면, 정전성 손상이 완전히 방지될 수 있다.
본 발명의 액정 표시 장치가 어레이 검사 또는 동작 표시 검사에 의해 검사되는 경우에, 라인(4 및 5) 상의 검사용 신호 전압 입력 단자(6 및 7) 각각과 접촉하여 프로브와 같은 소자를 배치시키고 검사용 전압 또는 개시 신호 전압을 개별적으로 인가할 필요가 있다. 이 때, 모든 라인(4 및 5)은 전기적으로 개방 상태이어야 한다. 그러므로, TFT(9)의 DTFT 게이트 전압 입력 단자(12)로부터 게이트 전극으로 OFF 전압이 인가된다. 따라서, 라인(4 및 5)은 완전 개방 상태가 되어, 예를 들어 인접 라인의 신호에 의해 영향을 받지 않고 신뢰성 있는 동작 표시 검사뿐만 아니라 정확한 어레이 검사가 달성될 수 있다. 검사가 완료되면, DTFT 게이트 전압 입력 단자(12)로의 전압 인가가 종료되어, 정전성 손상이 방지될 수 있다.
검사후, 보호 소자로 작용하는 TFT(9)가 불필요하게 되는 경우, TFT(9)는 분리 라인(13)에 의해 절단된다. 예를 들어, 실장 공정 동안에 또는 액정 표시 장치의 운송 중에 발생된 정전성 손상을 방지하기 위해, TFT(9)가 절단되지 않고 실장 공정이 수행되는 경우, 또는 TFT(9)가 절단되지 않고 액정 표시 장치가 완료되는 경우, TAB 등에 의해 DTFT 게이트 전압 입력 단자(12)에 OFF 전압이 지속적으로 인가될 수도 있다.
실시예 1에 따르면, 디플리션형 TFT(9)가 쇼트 링(8)과 라인(5 및 6) 사이에 제공되어, 제조 공정 동안에 정전성 손상이 완전히 방지될 수 있다. 더우기, 어레이 검사 및 동작 표시 검사 동안에 TFT(9)로 OFF 전압이 인가되어 모든 라인을 전기적으로 개방 상태로 되게 한다. 그 결과, 신뢰성 있는 동작 표시 검사뿐만 아니라 정확한 어레이 검사가 제공될 수 있는 동시에 정전성 손상을 완전히 방지할 수 있다.
TFT(9)의 임의의 수의 게이트 전극(10)을 총괄적으로 제어하기 위해 공통의 DTFT 게이트 전압 입력 단자(12)를 제공함으로써, 예를 들어 검사에 필요한 프로브의 수가 감소될 수 있다. 그러한 실시예는 후술되는 실시예 5에서 기술될 것이다.
(실시예 2)
이하, 본 발명의 실시예 2가 기술될 것이다. 실시예 2에서, 인(P)층은 a-Si 반도체막으로 인을 확산시켜 형성되며, 이렇게 형성된 인 층은 단자부에 제공된 각 디플리션형 TFT의 기존 채널로서 사용된다.
도 3은 실시예 2에 따른 표시 영역에 제공된 TFT의 단면도를 도시하며, 도 4는 실시예 2에 따른 단자부에 제공된 TFT의 단면도를 도시한다.
표시 영역에 제공된 TFT는 게이트 전압 Vg = 0일 때 전류가 흐르지 않는 인핸스먼트형 TFT이다. 단자부에 제공된 TFT는 Vg = 0일 때 전류가 흐르는 디플리션형 TFT이다. 그러므로, 표시 영역에 제공된 인핸스먼트형 TFT는 Vt > 0을 가지지만, 단자부에 제공된 디플리션형 TFT는 Vt < 0을 갖는다.
표시 영역에서의 TFT의 제조 공정은 단자부에서의 TFT의 제조 공정과 밀접한 관련이 있다. 그러므로, 이제, 양 제조 공정을 동시에 기술하기로 하겠다.
도 3을 참조하면, 표시 영역에서의 TFT의 게이트 전극(301)이 제일 먼저 형성된다. 게이트 전극(301)은 약 3,000 Å 두께의 Ta 또는 Al과 같은 금속으로 형성된다. 이 때, 쇼트 링(8)은 게이트 전극과 동일한 재료로 형성되며, 도 4에 도시된 바와 같이 단자부에서의 TFT의 소스 및 드레인 전극(401)은 동시에 형성된다. 단자부에서의 TFT의 소스 및 드레인 전극(401)은 표시 영역에서의 TFT의 게이트 전극의 재료와 동일하거나 상이할 수도 있다.
그 후, 약 3,000 Å 두께의 게이트 절연막(302)이 플라스마 화학 증기 증착(CVD)법으로 전 표면 상에 형성된다. 게이트 절연막(302)은 SiNx(실리콘 질화물)막으로 형성된다. 단자부의 게이트 절연막(302)은 도 4에 도시된 바와 같이 부분적으로 에칭 소거된다.
그 후, a-Si 반도체막 및 n+a-Si 반도체막은 플라스마 CVD법에 의해 전 표면 상에 순차적으로 형성된다. a-Si 반도체막은 약 200 Å의 두께를 가지지만, n+a-Si 반도체막은 약 500 Å의 두께를 갖는다. 따라서, 단자부에서 TFT의 a-Si 반도체막(402) 및 n+a-Si 반도체막(도시되지 않음; 도 3에서 막(304)에 대응함)뿐만 아니라, 표시 영역에서 TFT의 a-Si 반도체막(303) 및 n+a-Si 반도체막(304)이 동시에 형성된다.
그 후, 단자부에서 TFT의 a-Si 반도체막(402) 및 n+a-Si 반도체 및 a-Si 반도체막(303) 및 n+a-Si 반도체막(304)이 각각 소정 패턴으로 에칭된다.
그 후, 단자부의 TFT에만 레이저 어닐링법이 수행된다. 레이저 어닐링법에 의해, n+a-Si 반도체막(도시되지 않음;도 3의 막(304)에 대응함)에 함유된 인이, n+a-Si 반도체막 하부에 배치되어 있는 a-Si 반도체막(402)의 상부로 확산된다. 그 결과, 인을 함유한 표면층(403)이 a-Si 반도체막(402)의 상부에 형성된다. 레이저 어닐링법에 있어서, 예를 들어, 약 308 ㎚의 파장을 갖는 엑시머 레이저(XeCl)가 사용되며, 단자부의 TFT, 특히 단자부의 TFT의 n+a-Si 반도체막의 표면 상에 레이저 빔이 조사되는 스캐닝이 수행된다.
그 후, 도 3에 도시된 표시 영역에서의 TFT의 채널 영역(소스와 드레인 사이) 상에 배치되어 있는 n+a-Si 반도체막(304)의 부분은 건식 에칭법에 의해 에칭 소거된다. 이 때, 도 4의 단자부에서의 TFT의 n+a-Si 반도체막은 동시에 완전히 에칭 소거된다. 그러나, 인 함유 표면층(403)은 에칭되지 않는다. 인 함유 표면층(403)은 단자부에서의 디플리션형 TFT의 기존 채널층으로 작용한다.
그 후, 표시 영역에서의 TFT의 소스 및 드레인 영역(305)이 형성된다.
그 후, 약 3,000 Å 두께의 보호막이 플라스마 CVD법에 의해 전표면 상에 증착된다. 보호막은 SiNx막으로부터 형성된다. 표시 영역에서의 TFT의 보호막(306)은 표시 영역에서의 TFT의 보호막으로서 작용한다. 반면에, 단자부에서의 TFT의 보호막(404)은 그것이 스태거 구조이므로 단자부의 TFT의 게이트 절연막으로서 작용한다.
그 후, 라인(11)은 보호막(404) 상에 Al과 같은 금속으로부터 형성된다. 라인(11)은 단자부에서의 TFT의 게이트 전극에 대응한다.
(실시예 3)
이하, 본 발명의 실시예 3을 설명하기로 한다. 도 3은 실시예 3에 따른 표시 영역에 제공된 TFT의 단면도이며, 도 5는 실시예 3에 따른 단자부에 제공된 TFT의 단면도이다.
표시 영역에 제공된 TFT는 Vg = 0일 때 전류가 흐르지 않는 인핸스먼트형 TFT이다. 단자부에 제공된 TFT는 Vg = 0일 때 전류가 흐르는 디플리션형 TFT이다. 그러므로, 표시 영역에 제공된 인핸스먼트형 TFT는 임계 전압 Vt > 0을 가지지만, 단자부에 제공된 디플리션형 TFT는 Vt < 0을 갖는다.
표시 영역에서의 TFT의 제조 공정은 단자부에서의 TFT의 제조 공정과 밀접한 관련이 있다. 그러므로, 이제, 양 제조 공정을 동시에 기술하기로 하겠다.
실시예 3에서, a-Si 반도체 막의 표면으로 인(P)을 직접 도핑함으로써 도핑 층이 형성되며, 이렇게 형성된 도핑 층은 단자부에 제공된 각각의 디플리션형 TFT의 기존 채널로서 사용된다.
도 3을 참조하면, 표시 영역에서의 TFT의 게이트 전극(301)이 제일 먼저 형성된다. 게이트 전극(301)은 약 3,000 Å 두께의 Ta 또는 Al과 같은 금속으로 형성된다. 이 때, 쇼트 링(8)은 게이트 전극과 동일한 재료로 형성되며, 도 5에 도시된 바와 같이 단자부에서의 TFT의 소스 및 드레인 전극(401)은 동시에 형성된다. 단자부에서의 TFT의 소스 및 드레인 전극(401)은 표시 영역에서의 TFT의 게이트 전극의 재료와 동일하거나 상이할 수도 있다.
그 후, 약 3,000 Å 두께의 게이트 절연막(302)이 플라스마 CVD법으로 전 표면 상에 형성된다. 게이트 절연막(302)은 SiNx(실리콘 질화물)막으로 형성된다. 단자부의 게이트 절연막(302)은 도 5에 도시된 바와 같이 부분적으로 에칭 소거된다.
그 후, a-Si 반도체막 및 n+a-Si 반도체막은 플라스마 CVD법에 의해 전 표면 상에 순차적으로 형성된다. a-Si 반도체막은 약 200 Å의 두께를 가지지만, n+a-Si 반도체막은 약 500 Å의 두께를 갖는다. 따라서, 단자부에서 TFT의 a-Si 반도체막(402) 및 n+a-Si 반도체막(도시되지 않음; 도 3에서 막(304)에 대응함)뿐만 아니라, 표시 영역에서 TFT의 a-Si 반도체막(303) 및 n+a-Si 반도체막(304)이 동시에 형성된다.
그 후, 단자부에서 TFT의 a-Si 반도체막(402) 및 n+a-Si 반도체 및 a-Si 반도체막(303) 및 n+a-Si 반도체막(304)은 소정 패턴으로 에칭된다.
그 후, 도 3에 도시된 표시 영역에서의 TFT의 채널 영역(소스와 드레인 사이) 상에 배치되어 있는 n+a-Si 반도체막(304)의 부분은 건식 에칭법에 의해 에칭 소거된다. 이 때, 도 5의 단자부에서의 TFT의 n+a-Si 반도체막은 동시에 완전히 에칭 소거된다.
그 후, 단자부의 TFT의 a-Si 반도체막의 표면에만 인(P)이 도핑된다. 이온 도핑법에 의해, P 이온이 단자부의 TFT, 특히 a-Si 반도체막(402)의 표면으로 도핑되어, 이온 도핑 층(405)이 형성된다. 이 때, 포스핀(PH3)이 도핑 가스로 사용된다. 이온 도핑 층(405)은 단자부에서 디플리션형 TFT의 기존 채널 층으로서 작용한다.
그 후, 표시 영역에서의 TFT의 소스 및 드레인 영역(305)이 형성된다.
그 후, 약 3,000 Å 두께의 보호막이 플라스마 CVD법에 의해 전표면 상에 증착된다. 보호막은 SiNx막으로부터 형성된다. 표시 영역에서의 TFT의 보호막(306)은 표시 영역에서의 TFT의 보호막으로서 작용한다. 반면에, 단자부에서의 TFT의 보호막(404)은 그것이 스태거 구조이므로 단자부의 TFT의 게이트 절연막으로서 작용한다.
그 후, 라인(11)은 보호막(404) 상에 Al과 같은 금속으로부터 형성된다. 라인(11)은 단자부에서의 TFT의 게이트 전극에 대응한다.
(실시예 4)
이하, 본 발명의 실시예 4를 설명하기로 한다. 도 3은 실시예 4에 따른 표시 영역에 제공된 TFT의 단면도이며, 도 6는 실시예 4에 따른 단자부에 제공된 TFT의 단면도이다.
표시 영역에 제공된 TFT는 Vg = 0일 때 전류가 흐르지 않는 인핸스먼트형 TFT이다. 단자부에 제공된 TFT는 Vg = 0일 때 전류가 흐르는 디플리션형 TFT이다. 그러므로, 표시 영역에 제공된 인핸스먼트형 TFT는 Vt > 0을 가지지만, 단자부에 제공된 디플리션형 TFT는 Vt < 0을 갖는다.
표시 영역에서의 TFT의 제조 공정은 단자부에서의 TFT의 제조 공정과 밀접한 관련이 있다. 그러므로, 이제, 양 제조 공정을 동시에 기술하기로 하겠다.
실시예 4에서, 게이트 전극을 형성한 후 게이트 절연막을 통해 인(P) 이온을 도핑함으로써 도핑 층이 형성되며, 이렇게 형성된 도핑 층은 단자부의 디플리션형 TFT의 기존 채널로서 사용된다.
도 3을 참조하면, 표시 영역에서의 TFT의 게이트 전극(301)이 제일 먼저 형성된다. 게이트 전극(301)은 약 3,000 Å 두께의 Ta 또는 Al과 같은 금속으로 형성된다. 이 때, 쇼트 링(8)은 게이트 전극과 동일한 재료로 형성되며, 도 6에 도시된 바와 같이 단자부에서의 TFT의 소스 및 드레인 전극(401)은 동시에 형성된다. 단자부에서의 TFT의 소스 및 드레인 전극(401)은 표시 영역에서의 TFT의 게이트 전극의 재료와 동일하거나 상이할 수도 있다.
그 후, 약 3,000 Å 두께의 게이트 절연막(302)이 플라스마 CVD법으로 전 표면 상에 형성된다. 게이트 절연막(302)은 SiNx막으로 형성된다. 단자부의 게이트 절연막(302)은 도 6에 도시된 바와 같이 부분적으로 에칭 소거된다.
그 후, a-Si 반도체막 및 n+a-Si 반도체막은 플라스마 CVD법에 의해 전 표면 상에 순차적으로 형성된다. a-Si 반도체막은 약 200 Å의 두께를 가지지만, n+a-Si 반도체막은 약 500 Å의 두께를 갖는다. 따라서, 단자부에서 TFT의 a-Si 반도체막(402) 및 n+a-Si 반도체막(도시되지 않음; 도 3에서 막(304)에 대응함)뿐만 아니라, 표시 영역에서 TFT의 a-Si 반도체막(303) 및 n+a-Si 반도체막(304)이 동시에 형성된다.
그 후, 단자부에서 TFT의 a-Si 반도체막(402) 및 n+a-Si 반도체 및 a-Si 반도체막(303) 및 n+a-Si 반도체막(304)은 소정 패턴으로 에칭된다.
그 후, 도 3에 도시된 표시 영역에서의 TFT의 채널 영역(소스와 드레인 사이) 상에 배치되어 있는 n+a-Si 반도체막(304)의 부분은 건식 에칭법에 의해 에칭 소거된다. 이 때, 도 6의 단자부에서의 TFT의 n+a-Si 반도체막은 동시에 완전히 에칭 소거된다.
그 후, 표시 영역에서의 TFT의 소스 및 드레인 영역(305)이 형성된다.
그 후, 약 3,000 Å 두께의 보호막이 플라스마 CVD법에 의해 전표면 상에 증착된다. 보호막은 SiNx막으로부터 형성된다. 표시 영역에서의 TFT의 보호막(306)은 표시 영역에서의 TFT의 보호막으로서 작용한다. 반면에, 단자부에서의 TFT의 보호막(404)은 그것이 스태거 구조이므로 단자부의 TFT의 게이트 절연막으로서 작용한다.
그 후, 라인(11)은 보호막(404) 상에 Al과 같은 금속으로부터 형성된다. 라인(11)은 단자부에서의 TFT의 게이트 전극에 대응한다.
그 후, 라인(11; 즉, 단자부에서의 TFT의 게이트 전극)을 통해 단자부에서의 TFT로 P 이온이 도핑된다. 이온 도핑법에 있어서, 라인(11)을 마스크로서 사용하여 단자부에서의 TFT로 P 이온이 주입된다. 이 때, 포스핀(PH3)이 도핑 가스로 사용된다. 더우기, 이온 도핑법은 실온에서 약 10 내지 약 90 KV의 가속 전압으로 수행된다. 그 결과, 라인(11; 즉, 단자부에서의 TFT의 게이트 전극) 하부에 배치되어 있는 a-Si 반도체막(402)의 일부는 n-채널 형성 영역(406)으로 변하지만, a-Si 반도체막(402)의 나머지 부분은 n형 불순물 영역으로서 소스 및 드레인 영역(407)을 형성한다. n-채널 형성 영역(406)은 단자부에서 디플리션형 TFT의 기존 채널 층을 형성한다.
(실시예 5)
이하, 본 발명의 실시예 5를 설명하기로 한다. 도 7은 실시예 5에 따른 액정 표시 장치를 도시한 개략도이다. 스위칭 소자로서 TFT를 포함하고 있는, 예시적 활성 매트릭스 액정 표시 장치가 실시예 5에 도시되어 있다.
실시예 5의 액정 표시 장치에 있어서, 소스 라인(4)과 게이트 라인(5)은 교차하며, 소스 라인(4)과 게이트 라인(5)의 모든 교차점에 TFT(33)이 제공된다. 각 TFT(33)은 화상 정보를 표시하기 위한 대응 화소의 스위칭 소자이다. 액정 표시 장치에서, 대향 전극(35)은 이들 사이에 액정층이 삽입되어 있는 화소 전극(34)과 대면하고 있다.
어레이 검사용 신호 전압 입력 단자(6)는 소스 라인(4)의 연장부 각각에 제공되고, 어레이 검사용 신호 전압 입력 단자(7)는 게이트 라인(5)의 연장부 각각에 제공된다. 또한, 스위칭 소자로 각각 작용하는 디플리션형 TFT(38, 39, 40 및 9) 각각은 도 7에서 나타낸 바와 같이, 소스 라인(4)와 게이트 라인(5)의 연장부 상에 제공되어 있다. 더욱 상세하게 설명하면, TFT(38)는 적색(R) 화소에 대응하는 소스 라인(4)의 각 연장부 상에 제공된다. TFT(39)는 녹색(G) 화소에 대응하는 소스 라인(4)의 각 연장부 상에 제공된다. TFT(40)는 청색(B) 화소에 대응하는 소스 라인(4)의 각 연장부 상에 제공된다. TFT(9)는 게이트 라인(5)의 각 연장부 상에 제공된다.
게이트 라인(5) 상의 TFT(9)의 모든 DTFT 게이트 전극은 DTFT 게이트 전압 입력 단자(12)에 접속되어 있다. 따라서, TFT(9)의 온/오프 상태는 실시예 1의 경우에서와 같이, DTFT 게이트 전압 입력 단자(12)에 신호 전압을 인가함으로써 스위칭될 수 있다. 더구나, TFT(9)의 모든 DTFT 소스 전극은 게이트 전압 입력 단자(20)에 접속되어 있다. 따라서, TFT(9)가 온 상태일 때, 게이트 신호 전압은 표시 영역의 각 화소에 제공된 TFT(33)에 인가된다.
TFT(38)의 모든 DTFT 게이트 전극은 DTFT 게이트 전압 입력 단자(14)에 접속되어 있다. 따라서, TFT(38)의 온/오프 상태는 DTFT 게이트 전압 입력 단자(14)에 신호 전압을 인가함으로써 스위칭될 수 있다. 유사하게, TFT(39)와 TFT(40)의 모든 DTFT 게이트 전극은 각각 DTFT 게이트 전압 입력 단자(15 및 16)에 접속되어 있다. 따라서, TFT(39) 및 TFT(40)의 온/오프 상태는 실시예 1의 경우에서와 같이, DTFT 게이트 전압 입력 단자(15)와 DTFT 게이트 전압 입력 단자(16)에 각각 신호 전압을 인가함으로써 스위칭될 수 있다. 또한, TFT(38, 39, 및 40)의 모든 DTFT 소스 전극은 각각 라인(11a, 11b, 및 11c)을 거쳐 소스 신호 전압 입력 단자(17, 18, 및 19)에 접속되어 있다. 따라서, TFT(38)가 온 상태에 있을 때, 라인(11a)을 거쳐 표시 영역의 적색 화소에 제공된 대응 TFT(33)에 소스 신호 전압이 인가된다. 이와 유사하게, TFT(39 및 40)가 온 상태에 있을 때, 라인(11a 및 11b)을 통해 표시 영역의 녹색 및 청색 화소에 각각 제공된 대응 TFT에 소스 신호 전압을 인가한다. 각 라인(11a, 11b, 11c, 및 11d)은 쇼트 링의 분기 라인으로 작용하고, 라인(11a, 11b, 11c, 및 11d)은 함께 하나의 쇼트 링으로 작용한다.
액정 표시 장치를 형성하는 대부분의 재료는 절연 물질이기 때문에, 정전기가 액정 표시 장치의 제조 공정과 운송 동안 축적되게 된다. 따라서, 축적된 정전기가 액정 표시 장치 내에서 방전될 수 있으므로, 이로 인해 절연막 등이 손상입을 우려가 있다. 이러한 손상은 라인 간의 단락이나 스위칭 소자 특성의 변화를 유발하여, 포인트 및/또는 라인 결함을 초래한다. 따라서, 화상 질이 저하될 수 있다. 이러한 정전성 손상을 방지하기 위해서는, 소스 라인(4)과 게이트 라인(5)이 단락되어야 한다.
따라서, 모든 적색 소스 라인(4)은 도 7에서 나타낸 바와 같이, 대응 TFT(38)을 거쳐 라인(11a)에 접속되어 있다. 유사하게, 모든 녹색 및 청색 소스 라인(4)은 각각 대응 TFT(39 및 40)을 거쳐 라인(11b 및 11c)에 접속되어 있다. 라인(11a, 11b, 11c 및 11d)는 디플리션형 TFT(22)에 의해 단락되어 있다.
TFT(22)를 제어하기 위한 DTFT 게이트 전압 입력 단자(23)에 전압 신호가 인가되지 않으면, 모든 라인(11a, 11b, 11c, 11d)이 전기적으로 도전 상태에 있게 되므로, 쇼트 링으로 작용하게 된다. 따라서, 소스 라인(4)과 게이트 라인(5)은 동일한 전위를 갖게 되고, 이로 인해 정전성 손상을 방지할 수 있다.
어레이 검사와 표시 동작 검사를 위한 신호 전압을 공급하는 방법을 도 7을 참조하여 이하 설명한다.
어레이 검사를 위해, 화소 전하를 측정하는 방법과 같은 전기 검사 방법을 일반적으로 사용한다. 이 방법에서는, 소스 라인(4)와 게이트 라인(5)의 연장부 상에 각각 제공된 검사용 신호 전압 입력 단자(6 및 7) 각각과 프로브가 접촉되게 한다. 이 경우, 오프 전압은 TFT(38, 39, 40 및 9)의 DTFT 게이트 전극에 인가되고, 이로 인해 TFT(38, 39, 40 및 9)가 오프 상태가 된다. 따라서, 각 검사용 신호 전압 입력 단자(6 및 7)는 전기적으로 개방 상태가 되어, 정밀한 어레이 검사를 성취할 수 있다.
표시 동작 검사를 위해서, 적 스크린, 녹 스크린, 청 스크린 및 흑 스크린 각각의 동작 상태를 검사하기 위한 방법을 이하 설명한다. 이 방법에서는, 액정 표시 장치의 화소 전극(34)에 신호 전압을 인가하기 위해서, 표시 영역(3) 내의 TFT(33)를 턴 오프해야만 한다. TFT(33)을 턴온하기 위해서, 게이트 전압 입력 단자(12)에의 오프 전압의 인가를 중단하여, TFT(9), 즉 게이트 신호의 스위칭 소자를 온 상태(노멀 상태)가 되게 한다. 다음에, TFT(33)의 게이트 신호 전압을 게이트 신호 전압 입력 단자(20)에 인가한다. 노멀 화이트 모드 액정 표시 장치의 경우, 전압을 화소 전극(34)에 인가하면, 화소 전극(34)은 흑 표시를 성취한다. 반면에, 화소 전극(34)에 전압을 인가하지 않으면, 화소 전극(34)은 각 컬러 필터에 존재하는 그 대응 색상(R, G, 또는 B)의 표시를 성취한다.
따라서, 적 표시를 성취하기 위해서는, DTFT 게이트 전압 입력 단자(15 및 16)에의 오프 전압의 인가를 중단하여, TFT(39 및 40)를 온 상태(노멀 상태)가 되게 한다. 따라서, TFT(39 및 40)에 대응하는 TFT(33)가 턴 온된다. 그 후에, 온 상태의 TFT(33)에 대한 검사 소스 신호 전압을 입력 단자(18 및 19)에 인가하여, 적 표시를 시작할 수 있다. 따라서, 적 표시는 포인트 결함, 라인 결함, 및 비균일 표시와 같은 표시 품질이 검사될 수 있다. 이와 유사하게, 청, 녹, 및 흑의 표시가 시작되어 표시 품질이 검사될 수 있다.
이와 다르게는, 적 표시가 다음과 같이 시작될 수 있다: DTFT 게이트 전압 입력 단자(14, 15 및 16)에의 오프 전압의 인가를 중단하여, TFT(38, 39, 및 40)가 온 상태(노멀 상태)가 되게 한다. 따라서, 모든 TFT(33)이 턴온된다. 그 후에, 입력 단자(17)에는 저전압이 인가되는 반면에, 입력 단자(18 및 19)에는 표시를 충분히 흑이 되게 하는 전압이 인가된다. 따라서, 적 표시를 시작할 수 있다. 또한, 흑 표시는 다음과 같이 시작될 수 있다: DTFT 게이트 전압 입력 단자(14, 15, 및 16)에의 오프 전압의 인가를 중단하여, TFT(38, 39, 및 40)가 온 상태(노멀 상태)가 되게 한다. 따라서, 모든 TFT(33)가 턴온된다. 그 후에, 표시를 충분히 흑이 되게 하는 전압을 입력 단자(17, 18, 및 19)에 인가함으로써, 흑 표시를 시작할 수 있다. 상술한 바와 같이, 실시예 5에 따르면, 각 색상의 표시는 개별적으로 시작되어 표시 품질이 검사된다.
어레이 검사가 실행되면, 오프 전압이 DTFT 게이트 전압 입력 단자(23, 14, 15 및 16)에 인가되면, 쇼트 링으로 작용하는 라인(11a, 11b, 11c 및 11d)이 전기적으로 개방 상태에 놓이게 된다. 결과적으로, 정밀한 검사를 성취할 수가 있다. 검사의 완료 후에, DTFT 게이트 전압 입력 단자(23)에의 신호 인가를 중단하여, 정전성 손상을 방지할 수 있다.
종래의 예에서는, SVGA(수퍼 비디오 그래픽 어레이) 해상도를 갖는 표시에는 약 3,000개의 프로브가 필요하다. 그러나, 실시예 5의 표시 동작 검사에 따르면, 게이트 신호 전압과 소스 신호 전압을 인가하기 위해서 5개의 프로브만이 각 입력 단자(17, 18, 19, 20 및 23)와 접촉할 필요가 있다. 결과적으로, 프로브의 개수를 상당히 감소시킬 수 있다. 표시 동작 검사를 완료한 후에, 검사용 신호 입력 단자가 위치되어 있는 부분을 분리 라인(13)을 따라 절단한 후에, 소자를 장착한다.
실시예 5의 어레이 검사의 경우, 신호 입력 단자 마다 이에 대응하는 값비싼 프로브를 검사의 원리에 따라 제공해야 한다. 그러나, 표시 동작 검사의 경우, 이러한 값비싼 프로브를 이용하지 않고 간단한 접촉 방법을 사용하여 검사를 실행할 수 있다. 따라서, 어레이 검사와 표시 동작 검사를 비용 절감하여 실현할 수 있다.
노멀 화이트 모드 액정 표시 장치가 실시예 5에서 기술되고 있지만, 본 발명은 이에 한정되는 것이 아님에 주의해야 한다. 또한 노멀 블랙 모드 액정 표시 장치가 또한 본 발명에 따라 검사될 수 있다. 노멀 블랙 모드 액정 표시 장치가 검사되는 경우, 인가되는 신호 전압은 노멀 화이트 모드 액정 표시 장치의 경우에 대해서 반전된다.
TFT(38, 39, 40 및 9) 대신에, 다이오드와 같은 소자가 스위칭 소자로 이용될 수 있다. TFT(38, 39, 40 및 9)가 실시예 5에서 디플리션형 TFT이지만, 다른 형태의 TFT도 대안으로써 본 발명에서 사용될 수 있다. 그러나, 이 경우, 정전성 손상을 방지하기 위해서는, 스위칭 소자를 쇼트 링과 소스 및 게이트 라인 사이에서 단락될 수 있도록 스위칭 소자에 예를 들어 온 전압을 인가하여 스위칭 소자의 게이트가 온 상태가 되게 할 필요가 있다.
실시예 5에 따르면, 소스 라인은 세개의 색상(적, 녹, 및 청)으로 분류되어, 적, 녹 및 청의 표시가 개별적으로 시작될 수 있게 한다. 따라서, 신호 전압이 각 색상의 소스 라인으로 개별적으로 인가될 수 있다. 흑 표시만이 검사될 필요가 있는 경우에는, 신호 입력에 대해 하나의 스위칭 소자만을 제공한다.
실시예 5에 따르면, 쇼트 링으로 작용하는 세개의 라인(11a, 11b, 및 11c)을 제공한다. 그러나, 본 발명은 이에 한정되는 것은 아니다. 라인의 개수는 적, 청 및 녹색에 대응하도록 3의 배수일 수 있다.
상세히 설명되는 바와 같이, 본 발명에 따르면 디플리션형 TFT가 쇼트 링과 소스 라인 및 게이트 라인 사이에 제공되므로, 정전성 손상을 제조 공정 동안 완벽하게 방지할 수 있다. 더구나, 단자부의 TFT를 적당히 제어함으로써, 정전성 손상을 방지하면서 신뢰성 있는 표시 동작 검사와 정밀한 어레이 검사를 실행할 수 있다.
본 발명의 영역 및 정신에서 벗어나지 않는 여러 다른 변형들이 당업자에게는 명백하므로 용이하게 실행될 수 있다. 따라서, 첨부한 청구범위의 영역은 여기에 기재된 설명에 제한되는 것으로 의도된 것이 아니므로, 폭넓게 해석되어야 할 것이다.

Claims (11)

  1. 액정 표시 장치에 있어서,
    어레이 기판;
    상기 어레이 기판에 면하는 대향 기판; 및
    상기 어레이 기판과 상기 대향 기판 사이에 삽입되어 있는 액정층
    을 포함하고,
    상기 어레이 기판은:
    표시 영역에 매트릭스로 배열된 복수의 화소 전극들;
    복수의 게이트 라인들;
    상기 복수의 게이트 라인들과 교차하는 복수의 소스 라인들;
    상기 복수의 게이트 라인들과 상기 복수의 소스 라인들 사이에 제공된 절연층;
    상기 복수의 게이트 라인들, 상기 복수의 소스 라인들, 및 상기 복수의 화소 전극들 각각에 각각 접속되는 복수의 스위칭 소자들; 및
    상기 표시 영역에 인접하는 주변 영역에 제공된 쇼트 링, 복수의 제1 검사용 신호 전압 입력 단자들 및 복수의 디플리션형 박막 트랜지스터들(DTFT)
    을 포함하고,
    상기 복수의 게이트 라인들 및 상기 복수의 소스 라인들 각각은 상기 복수의 제1 검사용 신호 전압 입력 단자들 각각과 상기 복수의 디플리션형 박막 트랜지스터들 각각을 거쳐 상기 쇼트 링에 접속되고, 상기 복수의 디플리션형 박막 트랜지스터들은 상기 쇼트 링과 상기 복수의 제1 검사용 신호 전압 입력 단자들 사이에 위치되며, 상기 복수의 디플리션형 박막 트랜지스터들은 상기 쇼트 링과 상기 복수의 게이트 라인들과 소스 라인들 간의 도전 상태를 제어하는 것을 특징으로 하는 액정 표시 장치.
  2. 제1항에 있어서, 상기 복수의 디플리션형 박막 트랜지스터들 각각은 상기 복수의 게이트 라인들중 대응하는 게이트 라인과 상기 복수의 소스 라인들 중 대응하는 소스 라인에 전기적으로 접속된 DTFT 소스 전극 및 DTFT 게이트 전압 입력 라인에 전기적으로 접속된 DTFT 게이트 전극을 구비하고, 상기 적어도 하나의 DTFT 게이트 전압 입력 라인의 개수는 상기 디플리션형 박막 트랜지스터의 개수 보다 작으며,
    DTFT 게이트 전압은 제1 DTFT 게이트 전압 입력 단자로부터 적어도 하나의 게이트 전압 입력 라인을 거쳐 상기 복수의 디플리션형 박막 트랜지스터들 모두에 인가되는 것을 특징으로 하는 액정 표시 장치.
  3. 제1항에 있어서, 상기 표시 영역에 위치된 상기 복수의 스위칭 소자들 각각은 역 스태거형 박막 트랜지스터이고, 상기 복수의 디플리션형 박막 트랜지스터들 각각은 스태거형 박막 트랜지스터인 것을 특징으로 하는 액정 표시 장치.
  4. 제3항에 있어서, 상기 복수의 디플리션형 박막 트랜지스터들 각각의 게이트 절연막은 상기 표시 영역에 위치된 역 스태거형 박막 트랜지스터들 각각의 보호 절연막과 동일한 막으로 형성되는 것을 특징으로 하는 액정 표시 장치.
  5. 제2항에 따른 액정 표시 장치를 검사하는 방법에 있어서,
    상기 액정 표시 장치는 상기 복수의 디플리션형 박막 트랜지스터들을 턴오프하고, 상기 복수의 제1 검사용 신호 전압 입력 단자들에 검사 신호를 입력함으로써 검사되는 것을 특징으로 하는 액정 표시 장치의 검사 방법.
  6. 제1항에 있어서, 상기 복수의 소스 라인들 각각에 접속된 상기 복수의 디플리션형 박막 트랜지스터들은 복수의 DTFT 게이트 전압 입력 라인들중 대응하는 라인에 전기적으로 접속된 DTFT 게이트 단자를 가지며,
    상기 복수의 DTFT 게이트 전압 입력 라인들과 대응하여 복수의 DTFT 게이트 전압 입력 단자들이 제공되고,
    상기 복수의 제1 DTFT 게이트 전압 입력 단자들 각각으로부터 DTFT 게이트 전압이 상기 복수의 DTFT 게이트 전압 입력 라인들 중 대응하는 라인을 거쳐 상기 복수의 디플리션형 박막 트랜지스터들중 대응하는 트랜지스터의 상기 복수의 DTFT 게이트 전극들에 인가되는 것을 특징으로 하는 액정 표시 장치.
  7. 제6항에 있어서, 상기 DTFT 게이트 전압 입력 라인들 각각에 접속된 상기 복수의 디플리션형 박막 트랜지스터들의 DTFT 소스 전극은 상기 쇼트 링의 복수의 분기 라인들 중 대응하는 분기 라인에 전기적으로 접속되는 것을 특징으로 하는 액정 표시 장치.
  8. 제7항에 있어서, 상기 쇼트 링의 상기 복수의 분기 라인들 및 상기 복수의 게이트 라인들 중 대응하는 라인에 접속된 상기 디플리션형 박막 트랜지스터의 복수의 DTFT 소스 전극들에 접속된 상기 쇼트 링의 분기 라인은 제2 DTFT를 거쳐 접속되어 있어 상기 제2 DTFT가 온 상태에 있을 때 하나의 쇼트 링으로 작용하는 것을 특징으로 하는 액정 표시 장치.
  9. 제8항에 있어서, 상기 쇼트 링의 각 분기 라인에 제공된 입력 단자, 상기 제2 디플리션형 박막 트랜지시터의 DTFT 게이트 전압을 제어하기 위한 제2 DTFT 게이트 전압 입력 단자, 상기 복수의 DTFT 게이트 라인들에 동일한 전압을 인가하기 위한 제3 DTFT 게이트 전압 입력 단자, 및 제1 DTFT 게이트 전압 입력 단자는 제2 검사용 신호 전압 입력 단자로 작용하고,
    제1 검사용 신호 전압 입력 단자와 상기 제2 검사용 신호 전압 입력 단자는 다른 위치에 위치되어 있는 것을 특징으로 하는 액정 표시 장치.
  10. 제6항에 있어서, 상기 게이트 전압 입력 라인의 개수는 적, 녹 및 청색에 대응하도록 3의 배수인 것을 특징으로 하는 액정 표시 장치.
  11. 제9항에 따른 액정 표시 장치를 검사하는 방법에 있어서,
    상기 제1 검사용 신호 전압 입력 단자를 이용하여 어레이 검사를 행하고, 상기 제2 검사용 신호 전압 입력 단자를 이용하여 표시 동작 검사를 행하는 것을 특징으로 하는 액정 표시 장치의 검사 방법.
KR1019980048935A 1997-11-14 1998-11-14 액정 표시 장치 및 그 검사 방법 KR100298995B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP31396797A JP3379896B2 (ja) 1997-11-14 1997-11-14 液晶表示装置及びその検査方法
JP97-313967 1997-11-14

Publications (2)

Publication Number Publication Date
KR19990045301A true KR19990045301A (ko) 1999-06-25
KR100298995B1 KR100298995B1 (ko) 2001-09-06

Family

ID=18047648

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980048935A KR100298995B1 (ko) 1997-11-14 1998-11-14 액정 표시 장치 및 그 검사 방법

Country Status (4)

Country Link
US (1) US6104449A (ko)
JP (1) JP3379896B2 (ko)
KR (1) KR100298995B1 (ko)
TW (1) TW487820B (ko)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4179483B2 (ja) * 1996-02-13 2008-11-12 株式会社半導体エネルギー研究所 表示装置の作製方法
US6677171B1 (en) * 1998-07-14 2004-01-13 Sharp Kabushiki Kaisha Manufacturing method of collective substrate of active-matrix substrates, manufacturing method of active-matrix substrates, and inspecting method of collective substrates of active-matrix substrates
JP3631384B2 (ja) * 1998-11-17 2005-03-23 富士通ディスプレイテクノロジーズ株式会社 液晶表示装置及び液晶表示装置の基板製造方法
KR100286049B1 (ko) * 1999-01-15 2001-03-15 윤종용 정전기 보호 회로를 가지는 액정 표시 장치
TW457690B (en) * 1999-08-31 2001-10-01 Fujitsu Ltd Liquid crystal display
TW527513B (en) * 2000-03-06 2003-04-11 Hitachi Ltd Liquid crystal display device and manufacturing method thereof
JP4515659B2 (ja) * 2001-04-27 2010-08-04 東芝モバイルディスプレイ株式会社 液晶表示パネル
US7330583B2 (en) 2002-08-19 2008-02-12 Photon Dynamics, Inc. Integrated visual imaging and electronic sensing inspection systems
JP2006078764A (ja) * 2004-09-09 2006-03-23 Toshiba Matsushita Display Technology Co Ltd 表示装置
JP4752279B2 (ja) * 2005-02-07 2011-08-17 カシオ計算機株式会社 トランジスタアレイパネル
KR101363224B1 (ko) * 2005-05-25 2014-02-12 닛산 가가쿠 고교 가부시키 가이샤 액정 배향 처리제 및 그것을 이용한 액정 표시 소자
US7619288B2 (en) * 2005-05-27 2009-11-17 Sharp Kabushiki Kaisha Thin film transistor substrate, liquid crystal display device provided with such thin film transistor substrate and method for manufacturing thin film transistor substrate
US20070030408A1 (en) * 2005-08-08 2007-02-08 Kuang-Hsiang Lin Liquid crystal display panel, thin film transistor array substrate and detection methods therefor
JP4940615B2 (ja) * 2005-09-30 2012-05-30 カシオ計算機株式会社 液晶表示装置
US20070091218A1 (en) * 2005-10-25 2007-04-26 Chin-Hai Huang Electrostatic discharge protection structure and thin film transistor substrate including the same
JP4946042B2 (ja) * 2005-12-26 2012-06-06 エプソンイメージングデバイス株式会社 液晶表示装置
JP2007192959A (ja) * 2006-01-18 2007-08-02 Sony Corp 表示装置
JP4816110B2 (ja) * 2006-01-31 2011-11-16 ソニー株式会社 液晶表示装置
KR100828219B1 (ko) 2006-05-26 2008-05-07 비오이 하이디스 테크놀로지 주식회사 공핍형 박막 트랜지스터를 이용한 액정 표시 장치의 액정셀 테스트 방법
KR101392155B1 (ko) * 2006-09-22 2014-05-12 삼성디스플레이 주식회사 표시기판 및 표시기판용 모기판의 제조 방법
US9076362B2 (en) 2006-09-22 2015-07-07 Samsung Display Co., Ltd. Display substrate and method of manufacturing a motherboard for the same
KR101304416B1 (ko) * 2006-11-10 2013-09-05 삼성디스플레이 주식회사 액정 표시 장치 및 그의 제조 방법
WO2008102559A1 (ja) * 2007-02-23 2008-08-28 Panasonic Corporation 表示装置
JP2008311545A (ja) * 2007-06-18 2008-12-25 Hitachi Displays Ltd 表示装置
TWI400785B (zh) * 2007-07-12 2013-07-01 Chunghwa Picture Tubes Ltd 主動元件陣列基板
TWI389092B (zh) * 2008-03-26 2013-03-11 Au Optronics Corp 一種驅動模組及減緩顯示器之驅動模組老化之方法
CN101561603B (zh) * 2008-04-15 2011-03-23 北京京东方光电科技有限公司 液晶显示装置的阵列基板及其驱动方法
KR101600821B1 (ko) 2009-10-20 2016-03-09 삼성디스플레이 주식회사 액정 표시 장치
KR101586522B1 (ko) 2010-01-06 2016-01-18 가부시키가이샤 제이올레드 액티브 매트릭스 기판, 표시 패널 및 이들의 검사 방법
WO2012050034A1 (ja) * 2010-10-13 2012-04-19 シャープ株式会社 表示装置の製造方法および表示装置
CN102629008B (zh) 2011-03-30 2014-08-27 京东方科技集团股份有限公司 一种薄膜晶体管液晶显示面板及其制作方法
JP5853296B2 (ja) * 2011-12-13 2016-02-09 株式会社Ｊｏｌｅｄ 表示パネル用回路基板及び表示パネル
WO2013118219A1 (ja) * 2012-02-08 2013-08-15 パナソニック株式会社 Ｅｌ表示装置およびその製造方法
JP6013854B2 (ja) * 2012-09-28 2016-10-25 株式会社ジャパンディスプレイ 表示装置
JP6296277B2 (ja) 2013-10-01 2018-03-20 株式会社Ｊｏｌｅｄ 表示装置用パネル、表示装置、および、表示装置用パネルの検査方法
CN203811938U (zh) * 2014-05-14 2014-09-03 北京京东方光电科技有限公司 一种显示面板和显示装置
CN105070239B (zh) * 2015-08-27 2018-10-16 武汉华星光电技术有限公司 一种液晶显示面板
CN111029378A (zh) * 2019-12-02 2020-04-17 深圳市华星光电半导体显示技术有限公司 Oled面板、提高其亚阈电压补偿精度的方法及其制造方法
CN110910758B (zh) * 2019-12-17 2022-06-03 厦门天马微电子有限公司 显示基板、显示模组及其控制方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2779085B2 (ja) * 1991-12-27 1998-07-23 シャープ株式会社 薄膜トランジスタ基板
JP2758103B2 (ja) * 1992-04-08 1998-05-28 シャープ株式会社 アクティブマトリクス基板及びその製造方法
GB9416899D0 (en) * 1994-08-20 1994-10-12 Philips Electronics Uk Ltd Manufacture of electronic devices comprising thin-film circuitry
US5973658A (en) * 1996-12-10 1999-10-26 Lg Electronics, Inc. Liquid crystal display panel having a static electricity prevention circuit and a method of operating the same

Also Published As

Publication number Publication date
US6104449A (en) 2000-08-15
KR100298995B1 (ko) 2001-09-06
JP3379896B2 (ja) 2003-02-24
TW487820B (en) 2002-05-21
JPH11142888A (ja) 1999-05-28

Similar Documents

Publication Publication Date Title
KR100298995B1 (ko) 액정 표시 장치 및 그 검사 방법
EP0842455B1 (en) Improved tft, method of making and matrix displays incorporating the tft
US7218371B2 (en) Liquid crystal display
TWI385453B (zh) 液晶顯示裝置
US5668032A (en) Active matrix ESD protection and testing scheme
US6577367B2 (en) Array substrate for a liquid crystal display device and method for fabricating the same
US6172410B1 (en) Collective substrate of active-matrix substrates, manufacturing method thereof and inspecting method thereof
US6342931B2 (en) Active-matrix substrate and inspecting method thereof
EP1008177B1 (en) Improved active matrix esd protection and testing scheme
US6388719B1 (en) Liquid crystal display device
US6677171B1 (en) Manufacturing method of collective substrate of active-matrix substrates, manufacturing method of active-matrix substrates, and inspecting method of collective substrates of active-matrix substrates
KR20040060047A (ko) 액정표시장치의 게이트 라인 오픈 리페어 방법
KR100316493B1 (ko) 액티브매트릭스액정표시장치
KR100379291B1 (ko) 액정 디스플레이 장치용 박막 트랜지스터 어레이
JP4497049B2 (ja) 電気光学装置の製造方法
US20060092679A1 (en) Array substrate, method of inspecting the array substrate and method of manufacturing the array substrate
KR100500738B1 (ko) 액정전기광학장치
KR100529572B1 (ko) 박막 트랜지스터 액정 표시 장치
KR20080056830A (ko) 액정표시장치 및 이의 리페어 방법
JP3418684B2 (ja) アクティブマトリクス型液晶表示装置
KR20040017638A (ko) 액정 표시 장치의 어레이 기판
JPH10104647A (ja) 液晶表示装置
JP3418683B2 (ja) アクティブマトリクス型液晶表示装置
JP2004021087A (ja) 液晶表示装置およびその製造方法
KR100192176B1 (ko) 액정표시소자

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120521

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee