KR19990037261A - 금속와이어의 측방편향을 관리할 수 있는 리드프레임, 이리드프레임을 갖는 반도체장치, 및 그측방편향 관리방법 - Google Patents

금속와이어의 측방편향을 관리할 수 있는 리드프레임, 이리드프레임을 갖는 반도체장치, 및 그측방편향 관리방법 Download PDF

Info

Publication number
KR19990037261A
KR19990037261A KR1019980044088A KR19980044088A KR19990037261A KR 19990037261 A KR19990037261 A KR 19990037261A KR 1019980044088 A KR1019980044088 A KR 1019980044088A KR 19980044088 A KR19980044088 A KR 19980044088A KR 19990037261 A KR19990037261 A KR 19990037261A
Authority
KR
South Korea
Prior art keywords
metal wire
lead frame
lateral deflection
semiconductor device
management means
Prior art date
Application number
KR1019980044088A
Other languages
English (en)
Inventor
다께히또 이나바
Original Assignee
가네꼬 히사시
닛뽕덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛뽕덴끼 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR19990037261A publication Critical patent/KR19990037261A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H01L2224/49052—Different loop heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20752—Diameter ranges larger or equal to 20 microns less than 30 microns

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

반도체 장치에서, 버스 바아 (4a) 에 돌기 (4a, projection) 가 제공된다. 이 돌기와 수지공급시에 측방으로 편향되는 금속 와이어 (13a) 사이의 위치 관계에 기초하여, 금속 와이어의 측방 편향량이 관리된다. 이 돌기는 현수핀 또는 리드 프레임의 다른 부분상에 제공될 수도 있다. 이 돌기의 대신에 컷아웃이 제공될 수도 있다.

Description

반도체 장치, 그 반도체 장치에 사용하기 위한 리드 프레임 및 그 반도체 장치내의 금속와이어의 측방 편향량 관리방법
본 발명은 반도체 장치에 관한 것으로, 특히 반도체 장치에 사용되는 금속 와이어의 관리 방법에 관한 것이다.
이러한 금속 와이어는 종래기술에 공지되어 있는 반도체 소자와 리드 프레임의 사이에 접속된다. 금속 와이어의 측방 편향량은 반도체 장치의 수지 공급시에 정해지는 것으로 추정된다. 따라서, 이 금속 와이어의 측방 편향량을 관리하는 것이 필요하다.
또한, 수지 공급시에 금속 와이어의 측방 편향량을 관리할 필요성은, 도 9 내지 도 14 를 참조하여, 설명하기로 한다.
반도체 장치를 제조하는 과정에서 수지 공급시에 발생하게 되는 금속 와이어의 측방 편향의 문제점이 있었다. 수지 공급시에 금속 와이어의 측방 편향이 발생되는 경우에, 인접 금속 와이어 (2g) 들 사이 또는 금속 와이어 (2g) 와 내부 리드 (3g) 사이에 단락회로가 발생될 수 있다.
수지공급이전에 금속 와이어 (2g) 들 사이의 간격과 금속 와이어 (2g) 와 내부 리드 (3g) 사이의 간격이 충분히 넓게 설계되게 되면, 수지공급시에 금속 와이어의 측방 편향이 발생하게 되더라도, 금속 와이어 (2g) 들 사이 또는 금속 와이어 (2g) 와 내부 리드 (3g) 사이에 단락회로가 발생되지 않게 된다.
그러나, 금속 와이어 (2g) 의 측방 편향이 발생하게 되는 경우, 반도체 소자 (7g) 상에 형성된 전극 (1g) 과 금속 와이어 (2g) 사이의 접속점 및 금속 와이어 (2g) 와 내부 리드 (3g) 사이의 접속점에 스트레스가 가해지게 되어, 이러한 부분들에서 접합강도가 감소되게 된다. 따라서, 금속 와이어가 온도 사이클 등에 의해 야기된 외부 스트레스로 인하여 쉽게 절단된다. 이에 대한 대책으로서, 금속 와이어의 측방 편향량 (a, 도 9) 을 관리하는 것이 필요하다.
버스 바아들 (4g) 이 제공되어 이 금속 와이어들 (2g) 이 대응되는 버스 바아들 (4g) 상을 통과하는 오버리드 본딩 (overlead bonding) 을 채용한 반도체 장치의 경우, 금속 와이어 (2g) 와 버스 바아 (4g) 사이의 간격을 x 선 등을 이용한 2 차원 비파괴 검사에 의하여 3 차원적으로 관찰하는 것이 불가능하다. 따라서, 금속 와이어의 수직 편향량 (b, 도 9) 이 금속 와이어의 측방 편향량 (a) 과 금속 와이어의 수직 편향량 (b) 사이의 상호관계 (correlation) (도 10) 에 기초하여 관리된다. 따라서, 금속 와이어의 측방 편향량의 관리가 특히 중요하게 된다.
전술한 상호관계에 기초하여 관리를 수행하지 않게 되는 경우, 도 13 에 나타낸 바와 같이, 금속 와이어 (2g) 와 이에 대응되는 버스 바아 (4g) 사이의 긴 간격을 확보하기 위하여 버스 바아 (4g) 에 하프-에치 (half-etch) 처리를 하거나, 도 14 에 나타낸 바와 같이, 금속 와이어 (2g) 와 이에 대응되는 버스 바아 (4g) 사이의 단락회로를 피하기 위하여 버스 바아 (4g) 들에 절연체 코팅 처리를 행하는 기술이 이용되어 왔다.
이하, 종래의 반도체 장치의 구조에 대하여 도 11, 도 12 및 도 15 를 참조하여 설명하기로 한다.
도 11 은 오버리드 본딩을 이용한 반도체 장치의 평면 투시도이다. 도 12 는 도 11 의 라인 A-A' 에 따라 취한 단면도이다. 도 15a 는 버스 바아를 이용하지 않은 일반적인 구조의 반도체 장치를 나타낸 평면 투시도이다. 도 15b 는 도 15a 에 나타낸 반도체 장치의 주요부에 대한 확대도이다.
먼저, 도 11 및 도 12 를 참조하여 오버리드 본딩을 이용한 반도체 장치에 대하여 설명한다.
도 11 에서, 전극 (1g) 은 반도체 소자 (7g) 의 중앙에 배치된다. 내부 리드 (3g) 들의 첨단부 (tip portion) 는 첩착 테이프 (5g) 들에 의하여 반도체 소자 (7g) 상에 고정된다. 각 버스 바아 (4g) 들은 전극 (1g) 들과 그 대응되는 내부 리드 (3g) 의 첨단부들의 사이에 배치된다. 전극 (1g) 들과 내부리드 (3g) 의 첨단부들은 금속 와이어들 (2g) 에 의하여 각각 접속된다. 도 12 에 나타낸 바와 같이, 금속 와이어 (2g) 들은 그 대응되는 버스 바아 (4g) 상을 통과한다.
이러한 구조의 반도체 장치의 경우, 수지공급시에 측방 편향량이 최대가 되게 되는 금속 와이어가, 수지유입 방향에 대하여 수직방향으로 연장되며 수지 인입구 (미도시) 측에 근접 위치된다. 특히, 도 11 에서, 점선으로 나타낸 금속 와이어 (13g) 의 금속 와이어의 측방 편향량 (a) 이 최대가 되므로, 금속 와이어 (13g) 의 측방 편향량을 관리할 필요가 있게 된다.
이하, 도 15a 및 도 15b 를 참조하여 일반적인 구조의 반도체 장치에 대하여 설명한다.
도면에서, 전극 (1h) 은 반도체 소자 (7h) 의 테두리 에지들을 따라서 배열된다. 이 반도체 소자 (7h) 는 실버 (silver) 페이스트와 같은 탑재재료 (미도시) 를 이용하여 반도체 소자 탑재부 (11h) 상에 고정된다. 이 반도체 소자 탑재부 (11h) 는 현수핀 (10h) 들에 의하여 리드 프레임의 외곽부 (미도시) 들에 접속된다. 이 반도체 소자 (7h) 상에 제공된 전극 (1h) 들은 금속 와이어 (2h) 들을 통하여 내부 리드 (3h) 들에 각각 접속되게 된다.
이런 구조를 갖는 반도체 장치에서, 수지공급시에 측방 편향량이 최대가 되는 금속 와이어는 수지 인입 방향에 대하여 수직방향으로 연장되며, 수지 인입구 (미도시) 의 가까이에 위치하는 것으로 알려져 있다. 특히, 도 15a 및 도 15b 에서, 점선으로 나타낸 금속 와이어 (13h) 의 측방 편향량 (a) 이 최대가 되므로, 금속 와이어 (13h) 의 측방 편향량을 관리할 필요가 있게 된다.
이하, 금속 와이어의 측방 편향량을 측정하는 종래의 방법에 대하여 설명하기로 한다.
먼저, 이미지 처리 장치에 접속된 x 선 검사장치의 모니터상에 디스플레이된 이미지 상에, 금속 와이어 (2g) 와 전극 (1g) 사이의 접속점과 금속 와이어 (2g) 와 내부 리드 (3g) 사이의 접속점을 연결하여 기준선 구획이 그려진다. 그후, 이 기준선 구획에 평행한 선 구획이 금속 와이어의 최대 측방 편향의 지점을 통과하도록 그려진다. 따라서, 기준선 구획과 이에 평행한 선 구획 사이의 간격이, 모니터 상에 디스플레이된 기준물과의 비교에 의하여, 금속 와이어의 상대적인 측방 편향량 (a) 으로서, 유도된다.
그러나, 종래의 기술에서는 이하의 문제점이 존재한다.
제 1 문제점은, 금속 와이어의 측방 편향량의 측정에 많은 시간이 소요된다는 것이다. 그 이유는, 전술한 바와 같이, 금속 와이어의 측방 편향량의 측정 방법이 복잡하기 때문이다. 특히, 이미지 처리 장치에 접속된 x 선 검사장치의 모니터상에 디스플레이된 이미지 상에, 먼저 금속 와이어와 전극 사이의 접속점 및 금속 와이어와 내부 리드 사이의 접속점을 연결하여 기준선 구획이 그려진다. 그후, 이 기준선 구획에 평행한 선 구획이 금속 와이어의 최대 측방 편향의 지점을 통과하도록 그려진다. 따라서, 기준선 구획과 이에 평행한 선 구획 사이의 간격이, 모니터 상에 디스플레이된 기준물과의 비교에 의하여, 금속 와이어의 상대적인 측방 편향량 (a) 으로서, 유도된다.
제 2 문제점은, 금속 와이어의 측방 편향량의 관리가 자동적으로 수행되지 않는다는 것이다. 그 이유는, 전술한 바와 같이, 이러한 금속 와이어의 측방 편향량의 측정 방법이 복잡하며, 금속 와이어와 전극 사이의 접속점, 금속 와이어와 내부 리드 사이의 접속점 및 금속 와이어의 최대 측방 편향 지점과 같은 측정에 요구되는 지점들이, 자동 인식 기구를 이용하여 자동적으로 인식될 수 없기 때문이다.
따라서, 본 발명의 목적은, 금속 와이어의 측방 편향량을 자동적으로 관리할 수 있게 하는 반도체 장치의 리드 프레임을 제공하는 것이다.
본 발명의 다른 목적은, 금속 와이어의 측방 편향량을 측정하지 않고, 그 편향량이 일정 범위내인지의 여부를 판정할 수 있게 하는 반도체 장치의 리드 프레임을 제공하는 것이다.
본 발명의 또 다른 목적은, 금속 와이어의 측방 편향의 관리를 자동화함으로써 생산성를 향상시킬 수 있는 관리 방법을 제공하는 것이다.
본 발명의 또 다른 목적들은, 이하 설명을 진행함에 따라 명백해 질 것이다.
본 발명이 적용될 수 있는 리드 프레임은, 반도체 소자와, 이 반도체 소자와 리드 프레임 사이에 접속된 금속 와이어를 구비하는 반도체 장치에 이용하는 것이다. 이 리드 프레임에서, 리드 프레임은 금속 와이어의 측방 편향량을 관리하기 위한 관리 수단을 구비한다.
본 발명이 적용될 수 있는 반도체 장치는 반도체 소자, 리드 프레임 및 이 반도체 소자와 리드 프레임 사이에 접속된 금속 와이어를 구비한다. 반도체 장치에서, 리드 프레임은 금속 와이어의 측방 편향량을 관리하기 위한 관리 수단을 구비한다.
본 발명이 적용될 수 있는 관리 방법은, 반도체 소자와 이 반도체 소자에 포함되어 있는 리드 프레임 사이에 접속된 금속 와이어를 관리하는 것이다. 이 관리 방법은, 일부 리드 프레임에 관리 수단을 제공하는 단계와, 이 관리 수단을 이용하여 금속 와이어의 측방 편향량을 관리하는 단계를 구비한다.
도 1 은 본 발명의 바람직한 제 1 실시형태에 따른 반도체 장치를 나타낸 평면 투시도.
도 2a 는 도 1 에 나타낸 반도체 장치에서의 금속 와이어의 측방 편향량의 관리 방법을 설명하는 도면.
도 2b 는 바람직한 제 1 실시형태의 변형예에 따른 금속 와이어의 측방 편향량의 관리 방법을 설명하는 도면.
도 3a 는 본 발명의 바람직한 제 2 실시형태에 따른 반도체 장치를 나타낸 평면 투시도.
도 3b 는 도 3a 에 나타낸 반도체 장치의 주요부의 확대도.
도 4 는 본 발명의 바람직한 제 3 실시형태에 따른 반도체 장치를 나타낸 평면 투시도.
도 5 는 본 발명의 바람직한 제 4 실시예에 따른 반도체 장치를 나타낸 평면 투시도.
도 6a 는 도 5 에 나타낸 반도체 장치에서의 금속 와이어의 측방 편향량의 관리 방법을 설명하는 도면.
도 6b 는 바람직한 제 4 실시형태의 변형예에 따른 금속 와이어의 측방 편향량의 관리 방법을 설명하는 도면.
도 7a 는 본 발명의 바람직한 제 5 실시형태에 따른 반도체 장치를 나타낸 평면 투시도.
도 7b 는 도 7a 에 나타낸 반도체 장치의 주요부의 확대도.
도 8 은 본 발명의 바람직한 제 6 실시예에 따른 반도체 장치를 나타낸 평면 투시도.
도 9 는 도 11 의 라인 B-B' 을 따라 취한 단면도.
도 10 은 도 9 에 나타낸 금속 와이어의 측방 편향량 (a) 과 금속 와이어의 측방 편향량 (b) 사이의 상호관계를 나타낸 도면.
도 11 은 종래 기술의 반도체 장치를 나타낸 평면 투시도.
도 12 는 도 11 의 라인 A-A' 을 따라 취한 단면도.
도 13 는 버스 바아들에 대해 하프-에치 (half-etch) 처리가 적용된, 도 11 의 라인 A-A' 을 따라 취한 단면도.
도 14 는 버스 바이들에 대해 절연체 코팅 처리가 적용된, 도 11 의 라인 A-A' 을 따라 취한 단면도.
도 15a 는 다른 종래기술의 반도체 장치를 나타낸 평면 투시도.
도 15b 는 도 15a 에 나타낸 반도체 장치의 주요부의 확대도.
* 도면의 주요부분에 대한 부호의 설명
1a : 전극 2a : 금속 와이어
3a : 내부 리드 4a : 버스 바아
5a : 접착 테이프 7a : 반도체 소자
9a : 돌기
이하, 도 1 내지 도 8 을 참조하여, 본 발명의 바람직한 실시형태에 대하여 설명하기로 한다.
도 1 은 본 발명의 바람직한 제 1 실시형태에 따른 반도체 장치를 나타낸 것이다. 도시된 반도체 장치는, 종래기술에 공지되어 있는 방식으로 버스 바아 (4a) 들이 제공되어 금속 와이어 (2a) 들이 각각 그에 대응되는 버스 바아 (4a) 들 상을 통과하는, 오버리드 본딩을 채용하고 있다. 전극 (1a) 들이 반도체 소자 (7a) 의 중앙에 배치된다. 이 반도체 소자 (7a) 상에, 내부 리드 (3a) 들의 첨단부들이, 폴리이미드 등에 의하여 형성된 약 0.05 ㎜ 내지 0.1 ㎜ 두께의 접착 테이프 (5a) 에 의하여 고정된다. 내부 리드 (3a) 들의 첨단부와 전극 (1a) 들이 각기 금속 와이어 (3a) 들을 통하여 상호접속된다. 금속 와이어 (2a) 는 각기, 금 또는 금합금으로 형성되며 그 직경이 약 20 ㎛ 내지 30 ㎛ 이다. 버스 바아 (4a) 는 각기, 전극 (1a) 과 그 대응되는 내부 리드 (3a) 들의 첨단부들 사이에 배치된다. 이들 버스 바아 (4a) 중의 하나의 버스 바아에는, 금속 와이어의 측방 편향량을 관리하는데 이용되는 돌기 (9a) 가 제공된다. 이 돌기 (9a) 의 위치는 이후 설명될 관리 방법에 따라서 결정되어 진다.
이러한 구조의 반도체 장치에서, 금속 와이어 (2a) 의 측방 편향은 수지공급시에 발생되게 된다. 수지공급시에 그 측방 편향량이 최대가 되는 금속 와이어 (2a) 는 수지의 유입 방향에 대하여 수직방향으로 연장되며, 수지 인입구 (미도시) 의 가까이에 위치된다. 특히, 도 1 에서, 점선으로 나타낸 금속 와이어 (13a) 의 측방 편향량이 최대가 된다. 이 금속 와이어의 측방 편향량은 금속 와이어 길이의 약 5 % 이하로 관리하는 것이 바람직하다. 예를들어, 2 ㎜ 길이의 금속 와이어의 경우, 금속 와이어의 측방 편향량은 0.1 ㎜ 이하로 관리된다.
도 2a 는 도 1 에 나타낸 돌기 (9a) 를 이용하여 금속 와이어의 측방 편향량을 관리하는 방법에 대한 예를 나타낸 것이다. 이 방법에서, 수지 공급시에 금속 와이어 (13a) 가 돌기 (9a) 에 도달하는 경우, 결함이 있는 것으로 판정된다. 이 경우, 돌기 (9a) 가 금속 와이어 (13a) 로부터 0.1 ㎜ 이격된 지점에 위치되게 된다.
도 2b 는 도 2a 에 나타낸 관리 방법의 변형예를 나타낸 것이다. 이 방법에서, 수지 공급시에 금속 와이어 (13a) 가 돌기 (9a) 를 초과하게 되면, 결함이 있는 것으로 판정한다. 이 경우, 돌기 (9a) 가 금속 와이어 (13a) 로부터 0.1 ㎜ 이격된 지점으로 연장된다.
도 3a 는 본 발명의 바람직한 제 2 실시형태에 따른, 버스 바아를 이용하지 않은 통상적인 구조의 반도체 장치를 나타낸 것이다. 도 3b 는 도 3a 에 나타낸 반도체 장치의 주요부를 확대하여 나타낸 것이다.
전극 (1b) 들이 반도체 소자 (7b) 의 테두리 에지를 따라 배열된다. 이 반도체 소자 (7b) 는 은 페이스트와 같은 탑재 재료 (미도시) 를 이용하여 반도체 소자 탑재부 (11b) 상에 고정된다. 이 반도체 소자 탑재부 (11b) 는 종래기술에 공지된 방식으로 현수핀 (10b) 들에 의하여 리드 프레임의 외곽부 (미도시) 에 접속된다. 이들 현수핀 (10b) 은 각기, 약 0.2 ㎜ 내지 0.5 ㎜ 의 폭을 갖는다. 이들 전극 (1b) 은 금속 와이어 (2b) 들을 통하여 내부 리드 (3b) 에 각기 접속된다. 이들 금속 와이어 (2b) 는 각기, 금 또는 금합금으로 형성되며, 약 20 ㎛ 내지 30 ㎛ 의 직경을 갖는다. 이들 현수핀 (10b) 중의 하나의 현수핀에는, 금속 와이어 측방 편향량을 관리하는데 이용되는 돌기 (9b) 가 제공된다. 이 돌기 (9a) 는, 일정 범위내에서 금속 와이어의 측방 편향량을 관리할 수 있는 지점에 위치된다.
도 2a 및 도 2b 를 참조하여 설명한 관리 방법은, 이와 마찬가지로 현수핀 (10b) 의 돌기 (9b) 를 이용하여 수행될 수 있다.
도 4 는 본 발명의 바람직한 제 3 실시형태에 따른, 버스 바아를 이용하지 않은 LOC 구조의 PKG 를 나타낸 것이다. 전극 (1c) 들이 반도체 소자 (7c) 의 중앙에 배열된다. 내부 리드 (3c) 들의 첨단부가, 폴리이미드 등에 의하여 형성된 약 0.05 ㎜ 내지 0.1 ㎜ 두께의 접착 테이프 (5c) 들에 의하여 고정된다. 이들 내부 리드 (3c) 의 첨단부와 전극 (1c) 들은 금속 와이어 (2c) 를 통하여 각각 상호 접속된다. 금속 와이어 (2c) 는 각기, 금 또는 금합금으로 형성되며 약 20 ㎛ 내지 30 ㎛ 의 직경을 갖는다. 내부 리드 (3c) 들중의 하나는 금속 와이어의 측방 편향량을 관리하는데 이용되는 돌기 (9c) 를 갖는 첨단부에 제공된다. 이 돌기 (9c) 는 일정범위이내에서 금속 와이어의 측방 편향량을 관리할 수 있는 위치에 위치된다.
도 2a 및 도 2b 를 참조하여 설명된 관리 방법은, 내부 리드 (3c) 의 돌기 (3c) 를 사용하여, 이와 유사하게 수행될 수 있다.
도 5 는 본 발명의 바람직한 제 4 실시형태에 따른, 오버리드 본딩을 이용한 반도체 장치를 나타낸 것이다. 전극 (1d) 들이 반도체 소자 (7d) 의 중앙에 배열된다. 내부 리드 (3d) 들의 첨단부가, 폴리이미드 등에 의하여 형성된 약 0.05 ㎜ 내지 0.1 ㎜ 두께의 접착 테이프 (5d) 들에 의하여 고정된다. 이들 내부 리드 (3d) 의 첨단부와 전극 (1d) 들은 금속 와이어 (2d) 를 통하여 각각 상호 접속된다. 금속 와이어 (2d) 는 각기, 금 또는 금합금으로 형성되며 약 20 ㎛ 내지 30 ㎛ 의 직경을 갖는다. 버스 바아 (4d) 는 각기, 전극 (1a) 들과 내부 리드 (3d) 들에 대응되는 첨단부의 사이에 배치된다. 금속 와이어 (2d) 들은 그에 대응되는 버스 바아 (4d) 상을 통과한다. 버스 바아 (4d) 들중의 하나에는 금속 와이어의 측방 편향량을 관리하는데 이용되는 컷아웃 (cutout, 12d) 이 제공된다. 이 컷아웃 (12d) 의 위치는 후술할 관리 방법에 따라서 결정된다.
도 6a 는 도 5 에 나타낸 컷아웃 (12d) 을 이용하여 금속 와이어의 측방 편향량을 관리하는 방법에 대한 예이다. 이 방법에서, 금속 와이어 (13d) 가 수지공급시에 컷아웃 (12d) 에 도달하게 되면, 결함이 있는 것으로 판정된다. 이 경우, 컷아웃 (12d) 은 금속 와이어 (13d) 로부터 0.1 ㎜ 떨어진 위치에 위치된다.
도 6b 는 도 6a 에 나타낸 관리 방법의 변형예를 나타낸 것이다. 이 방법에서, 금속 와이어 (13d) 가 수지공급시에 컷아웃 (12d) 을 벗어나게 되면, 결함이 있는 것으로 판정된다. 이 경우, 컷아웃 (12d) 은 금속 와이어 (13d) 로부터 0.1 ㎜ 떨어진 위치로 연장된다.
도 7a 는 본 발명의 바람직한 제 5 실시형태에 따른, 버스 바아를 이용하지 않은, 정상적인 구조의 반도체 장치를 나타낸 것이다. 도 7b 는 도 7a 에 나타낸 반도체 장치의 주요부를 확대하여 나타낸 것이다.
전극 (1e) 들은 반도체 소자 (7a) 의 테두리 에지를 따라 배열된다. 이 반도체 소자 (7e) 는 은 페이스트와 같은 탑재 재료 (미도시) 를 이용하여 반도체 소자 탑재부 (11e) 상에 고정된다. 이 반도체 소자 탑재부 (11e) 는 종래기술에 공지된 방식으로 현수핀 (10e) 들에 의하여 리드 프레임의 외곽부 (미도시) 에 접속된다. 이들 현수핀 (10e) 은 각기, 약 0.2 ㎜ 내지 0.5 ㎜ 의 폭을 갖는다. 이들 전극 (1e) 은 금속 와이어 (2e) 들을 통하여 내부 리드 (3e) 에 각기 접속된다. 이들 금속 와이어 (2e) 는 각기, 금 또는 금합금으로 형성되며, 약 20 ㎛ 내지 30 ㎛ 의 직경을 갖는다. 이들 현수핀 (10e) 중의 하나의 현수핀에는, 금속 와이어 측방 편향량을 관리하는데 이용되는 컷아웃 (12e) 이 제공된다. 이 컷아웃 (12e) 은, 일정 범위내에서 금속 와이어의 측방 편향량을 관리할 수 있는 지점에 위치된다.
도 6a 및 도 6b 를 참조하여 설명한 관리 방법은, 이와 유사하게 현수핀 (10e) 의 돌기 (10e) 를 이용하여 수행될 수 있다.
도 8 는 본 발명의 바람직한 제 6 실시형태에 따른, 버스 바아를 이용하지 않은 LOC 구조의 PKG 를 나타낸 것이다. 전극 (1f) 들은 반도체 소자 (7f) 의 중앙에 배열된다. 내부 리드 (3f) 들의 첨단부가, 폴리이미드 등에 의하여 형성된 약 0.05 ㎜ 내지 0.1 ㎜ 두께의 접착 테이프 (5f) 에 의하여 고정된다. 이들 내부 리드 (3f) 의 첨단부와 전극 (1f) 들은 금속 와이어 (2f) 를 통하여 각각 상호 접속된다. 금속 와이어 (2f) 는 각기, 금 또는 금합금으로 형성되며 약 20 ㎛ 내지 30 ㎛ 의 직경을 갖는다. 내부 리드 (3f) 들중의 하나는 금속 와이어의 측방 편향량을 관리하는데 이용되는 컷아웃 (12f) 을 갖는 첨단부에 제공된다. 이 컷아웃 (12f) 은 일정범위이내에서 금속 와이어의 측방 편향량을 관리할 수 있는 위치에 위치한다.
도 1 내지 도 8 에서, 돌기 (9a 내지 9h) 및 컷아웃 (12a 내지 12h) 은 각기, 금속 와이어 (2a 내지 2h) 들 각각의 측방 편향량을 측정하기 위한 관리 배열로서 기능한다.
도 6a 및 6b 를 참조하여 설명된 관리 방법은, 내부 리드 (3f) 의 컷아웃 (12f) 을 이용하여 이와 유사하게 수행될 수 있다.
이상 설명한 바와 같이, 전술한 바람직한 실시형태들에서는, 결함과 비결함 간의 판정이, 금속 와이어가 돌기 또는 컷아웃을 도달하거나 벗어나는지의 여부에 기초하여, 판정된다. 따라서, 이들 간의 판정은, 자동인식 기구 등을 이용하여 금속 와이어의 측방 편향량에 대한 자동 관리를 가능케 하는데, 간단한 조작만을 요하게 된다.
예로써, 도 6a 에 나타낸 관리 방법을 이용한 자동 관리에 대하여 설명한다.
통상적으로, x 선 장치에 의하여 제공되는 이미지에서, 금속 와이어 및 내부 리드들과 같이, 금속으로 형성된 부분은 x 선을 투과하지 않으므로, 흑색으로 디스플레이되는 반면, 용융 수지, 접착 테이프들와 같은 부분은 x 선을 투과하므로, 백색으로 디스플레이 된다. 특히, 전술한 컷아웃은 백색으로 디스플레이 되는 한편, 금속 와이어는 흑색으로 디스플레이 된다.
따라서, 금속 와이어 (2d) 가 그 측방 편향에 기인하여 컷아웃에 도달하는지의 여부가, 다음의 방식으로 자동적으로 결정되게 된다.
특히, 컷아웃 (12d) (검토영역) 의 위치를 자동 인식한 후, 이 검토영역이 흑색 및 백색의 2 개의 값을 갖는다. 그후, 그 검토영역에서 흑색 (금속 와이어) 이 검출되게 되면 결함으로, 그 검토영역에서 흑색이 검출되지 않으면 비결함으로 자동 판정된다.
이상 설명한 바와 같이, 리드 프레임에 금속 와이어의 측방 편향을 관리하는데 이용되는 돌기 또는 컷아웃이 제공되므로, 금속 와이어의 측방 편향량을 측정하지 않고서도, 그 양이 일정 범위, 즉, 표준을 초과하는지를, 자동적으로 판정할 수 있게 된다. 이는, 검사 시간을 단축시키는 것을 가능하게 하며, 자동 인식 기구 등을 이용한 자동 관리를 수행할 수 있게 한다.

Claims (18)

  1. 반도체 소자 및 상기 반도체 소자와 리드 프레임 사이에 접속된 금속 와이어를 구비하는 반도체 장치용 리드 프레임으로서,
    상기 리드 프레임은 상기 금속 와이어의 측방 편향량을 관리하는 관리 수단을 구비하는 것을 특징으로 하는 리드 프레임.
  2. 제 1 항에 있어서,
    버스 바아를 더 구비하며,
    상기 관리 수단은 상기 버스 바아에 형성된 돌기를 구비하는 것을 특징으로 하는 리드 프레임.
  3. 제 1 항에 있어서,
    현수핀을 더 구비하며,
    상기 관리 수단은 상기 현수핀에 형성된 돌기를 구비하는 것을 특징으로 하는 리드 프레임.
  4. 제 1 항에 있어서,
    상기 관리 수단은 상기 리드 프레임의 일부에 형성된 돌기를 구비하는 것을 특징으로 하는 리드 프레임.
  5. 제 1 항에 있어서,
    버스 바아를 더 구비하며,
    상기 관리 수단은 상기 버스 바아에 형성된 컷아웃을 구비하는 것을 특징으로 하는 리드 프레임.
  6. 제 1 항에 있어서,
    현수핀을 더 구비하며,
    상기 관리 수단은 상기 현수핀에 형성된 컷아웃을 구비하는 것을 특징으로 하는 리드 프레임.
  7. 제 1 항에 있어서,
    상기 관리 수단은 상기 리드 프레임의 일부에 형성된 컷아웃을 구비하는 것을 특징으로 하는 리드 프레임.
  8. 반도체 소자, 리드 프레임 및 상기 반도체 소자와 상기 리드 프레임 사이에 접속된 금속 와이어를 구비하는 반도체 장치로서,
    상기 리드 프레임은 상기 금속 와이어의 측방 편향량을 관리하는 관리 수단을 구비하는 것을 특징으로 하는 반도체 장치.
  9. 제 8 항에 있어서,
    상기 리드 프레임은 버스 바아를 더 구비하며,
    상기 관리 수단은 상기 버스 바아에 형성된 돌기를 구비하는 것을 특징으로 하는 반도체 장치.
  10. 제 8 항에 있어서,
    상기 리드 프레임은 현수핀을 더 구비하며,
    상기 관리 수단은 상기 현수핀에 형성된 돌기를 구비하는 것을 특징으로 하는 반도체 장치.
  11. 제 8 항에 있어서,
    상기 관리 수단은 상기 리드 프레임의 일부에 형성된 돌기를 구비하는 것을 특징으로 하는 반도체 장치.
  12. 제 8 항에 있어서,
    상기 리드 프레임은 버스 바아를 더 구비하며,
    상기 관리 수단은 상기 버스 바아에 형성된 컷아웃을 구비하는 것을 특징으로 하는 반도체 장치.
  13. 제 8 항에 있어서,
    상기 리드 프레임은 현수핀을 더 구비하며,
    상기 관리 수단은 상기 현수핀에 형성된 컷아웃을 구비하는 것을 특징으로 하는 반도체 장치.
  14. 제 8 항에 있어서,
    상기 관리 수단은 상기 리드 프레임의 일부에 형성된 컷아웃을 구비하는 것을 특징으로 하는 반도체 장치.
  15. 반도체 소자와 반도체 장치에 포함된 리드 프레임 사이에 접속된 금속 와이어를 관리하는 관리 방법으로서,
    상기 리드 프레임의 일부에 관리 수단을 제공하는 단계; 및
    상기 관리 수단을 이용하여 상기 금속 와이어의 측방 편향량을 관리하는 단계를 포함하는 것을 특징으로 하는 관리 방법.
  16. 제 15 항에 있어서,
    상기 방법은 자동인식 기구를 이용하여 관리 단계를 자동화하는 단계를 더 포함하는 것을 특징으로 하는 관리 방법.
  17. 제 15 항에 있어서,
    상기 관리 수단은 상기 리드 프레임의 일부에 형성된 돌기를 구비하는 것을 특징으로 하는 관리 방법.
  18. 제 15 항에 있어서,
    상기 관리 수단은 상기 리드 프레임에 형성된 컷아웃을 구비하는 것을 특징으로 하는 관리 방법.
KR1019980044088A 1997-10-22 1998-10-21 금속와이어의 측방편향을 관리할 수 있는 리드프레임, 이리드프레임을 갖는 반도체장치, 및 그측방편향 관리방법 KR19990037261A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP9289331A JP3019821B2 (ja) 1997-10-22 1997-10-22 半導体装置
JP97-289331 1997-10-22

Publications (1)

Publication Number Publication Date
KR19990037261A true KR19990037261A (ko) 1999-05-25

Family

ID=17741820

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980044088A KR19990037261A (ko) 1997-10-22 1998-10-21 금속와이어의 측방편향을 관리할 수 있는 리드프레임, 이리드프레임을 갖는 반도체장치, 및 그측방편향 관리방법

Country Status (5)

Country Link
US (1) US20010020734A1 (ko)
EP (1) EP0911874A3 (ko)
JP (1) JP3019821B2 (ko)
KR (1) KR19990037261A (ko)
CN (1) CN1215230A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3872001B2 (ja) * 2002-11-18 2007-01-24 シャープ株式会社 リードフレーム、それを用いた半導体装置の製造方法、それを用いた半導体装置、及び電子機器
WO2005000568A2 (en) * 2003-06-25 2005-01-06 Advanced Interconnect Technologies Limited Lead frame device with vented die flag
EP1886685A1 (en) 2006-08-11 2008-02-13 INSERM (Institut National de la Santé et de la Recherche Médicale) Methods, uses and compositions for modulating replication of hcv through the farnesoid x receptor (fxr) activation or inhibition
WO2012107589A1 (en) 2011-02-11 2012-08-16 INSERM (Institut National de la Santé et de la Recherche Médicale) Methods and pharmaceutical compositions for the treatment and prevention of hcv infections

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01170034A (ja) * 1987-12-25 1989-07-05 Hitachi Ltd リードフレーム及び半導体装置
US5155578A (en) * 1991-04-26 1992-10-13 Texas Instruments Incorporated Bond wire configuration and injection mold for minimum wire sweep in plastic IC packages
KR100552353B1 (ko) * 1992-03-27 2006-06-20 가부시키가이샤 히타치초엘에스아이시스템즈 리이드프레임및그것을사용한반도체집적회로장치와그제조방법
US5296743A (en) * 1993-05-07 1994-03-22 National Semiconductor Corporation Plastic encapsulated integrated circuit package and method of manufacturing the same
JPH0797594B2 (ja) * 1993-06-25 1995-10-18 インターナショナル・ビジネス・マシーンズ・コーポレイション 半導体集積回路装置
JP3218816B2 (ja) * 1993-07-23 2001-10-15 ソニー株式会社 半導体装置
US5585667A (en) * 1994-12-23 1996-12-17 National Semiconductor Corporation Lead frame for handling crossing bonding wires
JPH08279523A (ja) * 1995-04-05 1996-10-22 Toshiba Corp 半導体装置の製造方法及びその装置

Also Published As

Publication number Publication date
EP0911874A3 (en) 1999-08-18
JP3019821B2 (ja) 2000-03-13
JPH11126861A (ja) 1999-05-11
EP0911874A2 (en) 1999-04-28
CN1215230A (zh) 1999-04-28
US20010020734A1 (en) 2001-09-13

Similar Documents

Publication Publication Date Title
DE102006040564B4 (de) Befestigungsanordnung eines Winkelgeschwindigkeitssensors
JP3893624B2 (ja) 半導体装置用基板、リードフレーム、半導体装置及びその製造方法、回路基板並びに電子機器
JPH08222682A (ja) リードフレームおよびその製造方法
KR19990037261A (ko) 금속와이어의 측방편향을 관리할 수 있는 리드프레임, 이리드프레임을 갖는 반도체장치, 및 그측방편향 관리방법
JP3036498B2 (ja) 半導体パッケージ
JPS58122763A (ja) 樹脂封止型半導体装置
JPS63306648A (ja) 半導体装置用リ−ドフレ−ムとその製造方法
JP4088561B2 (ja) フリップチップ実装用基板
JPS58107659A (ja) Ｉｃの実装装置
JPH0621303A (ja) 半導体装置用リードフレーム及びその製造方法
JPH05243455A (ja) 半導体装置及びその製造方法
JP7408885B2 (ja) リードフレーム
JP2503652B2 (ja) 半導体集積回路装置およびその検査方法
JPS6141246Y2 (ko)
JPS6351652A (ja) ワイアボンド管理装置
JPH03152965A (ja) リードフレーム及び半導体装置の製造方法
JPH04199559A (ja) 半導体装置
JPH0513658A (ja) 半導体装置用リードフレーム
JPH04171854A (ja) 半導体装置用リードフレーム
JPH0529159U (ja) 電子部品用リードフレームの構造
JPH03127856A (ja) リードフレームの製造方法
JPH0653393A (ja) 半導体装置用リードフレーム
JP2727251B2 (ja) リードフレームおよびその製造方法
JPS6190452A (ja) 半導体装置用リ−ドフレ−ム
JPH08274205A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application