KR19980081131A - 낮은 수소 투과율의 막을 가진 고체 이미징 장치와 그의 제조방법 - Google Patents
낮은 수소 투과율의 막을 가진 고체 이미징 장치와 그의 제조방법 Download PDFInfo
- Publication number
- KR19980081131A KR19980081131A KR1019980012109A KR19980012109A KR19980081131A KR 19980081131 A KR19980081131 A KR 19980081131A KR 1019980012109 A KR1019980012109 A KR 1019980012109A KR 19980012109 A KR19980012109 A KR 19980012109A KR 19980081131 A KR19980081131 A KR 19980081131A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- refractive index
- intermediate refractive
- semiconductor substrate
- inlet surface
- Prior art date
Links
- 239000001257 hydrogen Substances 0.000 title claims abstract description 50
- 229910052739 hydrogen Inorganic materials 0.000 title claims abstract description 50
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 title claims abstract description 40
- 238000003384 imaging method Methods 0.000 title claims description 74
- 238000004519 manufacturing process Methods 0.000 title description 17
- 239000012528 membrane Substances 0.000 title 1
- 230000035699 permeability Effects 0.000 title 1
- 239000010408 film Substances 0.000 claims abstract description 423
- 239000000758 substrate Substances 0.000 claims abstract description 127
- 239000004065 semiconductor Substances 0.000 claims abstract description 49
- 239000010409 thin film Substances 0.000 claims abstract description 35
- 150000002431 hydrogen Chemical class 0.000 claims abstract description 10
- 239000002344 surface layer Substances 0.000 claims abstract description 10
- 238000002834 transmittance Methods 0.000 claims abstract description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 81
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 81
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 27
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 27
- 239000004020 conductor Substances 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 13
- 239000010410 layer Substances 0.000 claims description 11
- 229910000878 H alloy Inorganic materials 0.000 abstract description 50
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 81
- 229910052710 silicon Inorganic materials 0.000 description 81
- 239000010703 silicon Substances 0.000 description 81
- 239000007787 solid Substances 0.000 description 48
- 230000001681 protective effect Effects 0.000 description 22
- 230000035945 sensitivity Effects 0.000 description 17
- 239000011229 interlayer Substances 0.000 description 16
- 230000000694 effects Effects 0.000 description 15
- 230000008569 process Effects 0.000 description 11
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 8
- 239000001301 oxygen Substances 0.000 description 8
- 229910052760 oxygen Inorganic materials 0.000 description 8
- 238000005275 alloying Methods 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 6
- 239000010937 tungsten Substances 0.000 description 6
- 229910052721 tungsten Inorganic materials 0.000 description 6
- 239000000463 material Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000000593 degrading effect Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- RGZQGGVFIISIHZ-UHFFFAOYSA-N strontium titanium Chemical compound [Ti].[Sr] RGZQGGVFIISIHZ-UHFFFAOYSA-N 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14806—Structural or functional details thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
- H01L31/182—Special manufacturing methods for polycrystalline Si, e.g. Si ribbon, poly Si ingots, thin films of polycrystalline Si
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/546—Polycrystalline silicon PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/547—Monocrystalline silicon PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
Abstract
반도체 기판은 입사광을 수신하기 위한 반도체 기판의 입구 표면위의 표면층내에 배치된 센서를 가지며, 중간 굴절 인덱스막은 반도체 기판의 전체 입구 표면위에 직접 또는 그 사이에 절연막이 끼워져서 배치되어 있다. 중간 굴절 인덱스막은 반도체 기판보다 낮은 굴절 인덱스와 낮은 수소 투과율을 가진다. 박막은 중간 굴절 인덱스막의 입구 표면위에 배치되며, 중간 굴절 인덱스막보다 낮은 굴절 인덱스를 가지며, 수소가 투과가능하다. 중간 굴절 인덱스막은 반사 저항막으로 사용한다. 박막과 반사 저항막을 통해 반도체 기판의 센서에 조사된 입사광의 반사는 억제된다 중간 굴절 인덱스막은 수소 합금시 수소가 통과하여 지나가는 홀을 갖는다. 박막이 중간 굴절 인덱스막의 표면위에 형성된 후에, 수소는 수소 합금후에 센서부근의 반도체 기판의 표면에 도달하기 위하여 중간 굴절 인덱스막내의 홀을 통과하여 지나간다.
Description
본 발명은 고체 이미징 장치와 이러한 고체 이미징 장치등을 제조하는 방법에 관한 것이며, 특히, 반도체 기판으로부터 광 반사를 억제하기 위하여 센서위에 막이 배치된 고체 이미징 장치와 이러한 고체 이미징 장치를 제조하는 방법에 관한 것이다.
종래의 고체 이미징 장치는 예를 들면, 일본 특개평 제 206571/92 호와 일본 특개평 제 152674/92 호에 개시되어 있다. 개시된 고체 이미징 장치는 그의 감도를 증가시키기 위하여 포토다이오드의 입구표면위에 배치된 반사 저항막을 갖는다.
일본 특개평 제 206571/92 호에 개시된 고체 이미징 장치는 첨부된 도면의 도 1 에 도시되어 있다. 도 1 에 도시된 바와 같이, 고체 이미징 장치는 실리콘 기판 (59) 의 표면층내에 배치된 센서와 수직 CCD (전하 결합 장치) (56) 와 포토다이오드 (55) 를 갖는다. 산화막으로 사용하는 실리콘 산화막 (49) 은 포토다이오드 (55) 와 수직 CCD (56) 위에 배치된다. 중간 굴절 인덱스막 (48) 은 실리콘 산화막 (49) 의 표면위에 배치된다. 실리콘 산화막 (49) 과 중간 굴절 인덱스막 (48) 은 포토다이오드 (55) 와 수직 CCD (56) 에 의해 분할된다.
게이트 전극 (46) 은 수직 CCD (56) 상부의 중간 굴절 인덱스막 (48) 의 표면위에 배치된다. 게이트 전극 (46) 은 사이에 층간 절연막 (45) 이 끼워진 알루미늄 (Al) 또는 텅스텐 (W) 의 차광막 (44) 으로 덮인다. 포토다이오드 (55) 상부의 중간 굴절 인덱스막 (48) 의 표면과 차광막 (44) 의 표면은 실리콘 산화막과 같은 보호막 (43) 으로 덮인다. 중간 굴절 인덱스막 (48) 은 실리콘 질화막을 포함한다. 중간 굴절 인덱스막 (48) 과 같은 실리콘 질화막은 보호막 (43) 과 같은 실리콘 산화막의 굴절 인덱스와 실리콘 기판 (59) 의 굴절 인덱스사이의 실제 중간값인 굴절 인덱스를 갖는다. 중간 굴절 인덱스막 (48) 의 굴절 인덱스는 실리콘 기판 (59) 의 굴절 인덱스보다 작으며, 보호막 (43) 의 굴절 인덱스는 중간 굴절 인덱스막 (48) 의 굴절 인덱스보다 작다. 평탄막 (42) 은 보호막 (43) 의 표면 불규칙성을 평탄화하는 보호막 (43) 의 표면위에 배치된다.
첨부된 도면중의 도 2 는 일본 특개평 제 152674/92 호에 개시된 고체 이미징 장치를 도시한다. 도 2 에 도시된 바와 같이, 고체 이미지 장치는 게이트막 (70) 으로 덮인 실리콘 기판 (79) 의 표면층내에 배치된 포토다이오드 (75) 와 수직 CCD (76)를 갖는다. 게이트 전극 (66) 은 수직 CCD (76) 상부의 게이트막 (70) 위에 배치되어 있다. 중간 굴절 인덱스막 (68) 은 절연막이 사이에 끼워진 포토다이오드 (75) 의 표면과 게이트 전극 (66) 의 끝의 표면 및 측면상부에 배치된다.
차광막 (64) 은 사이에 층간 절연막 (65) 이 끼워진 게이트 전극 (66) 의 끝에 겹쳐진 중간 굴절 인덱스막 (68) 의 표면과 게이트 전극 (66) 의 표면상부에 배치된다. 포토다이오드 (75)위의 층간 절연막 (65) 의 표면과 광차폐막 (64) 의표면은 보호막 (63) 으로 덮인다. 중간 굴절 인덱스 막 (68) 은 층간 절연막 (65) 과 보호막 (63) 으로 사용되는 실리콘 산화막의 굴절 인덱스와 실리콘 기판 (79) 의 굴절 인덱스사이의 실제 중간값으로 된 굴절 인덱스를 갖는다. 중간 굴절 인덱스막 (68) 의 굴절 인덱스는 실리콘 기판 (79) 의 굴절 인덱스보다 작으며,층간 절연막 (65) 과 보호막 (63) 의 굴절 인덱스는 중간 굴절 인덱스막 (68) 의 굴절 인덱스보다 작다.
도 2 에 도시된 고체 이미징 장치에서, 중간 굴절 인덱스막 (680 의 끝은 게이트 전극 (66) 의 끝에 겹친다. 게이트 전극 (66) 의 끝의 측면과 중간 굴절 인덱스막 (68) 사이의 막의 두께는 중간 굴절 인덱스막 (68) 과 포토다이오드 (75) 사이의 막의 두께보다 크다. 이러한 치수 형태는 고체 이미징 장치에 의해 발생되는 이미지 신호의 번짐을 감소시키는 데에 효과적이다.
도 1 및 2 에 도시된 종래의 고체 이미징 장치모두에서, 포토다이오드위의 실리콘 산화막과 같은 박막과 포토다이오드를 가진 실리콘 기판은 크게 다른 굴절 인덱스를 갖는다. 실리콘 기판과 박막사이의 경계면으로부터 광 반사를 최소화시키기 위하여, 중간 굴절 인덱스막이 반사 저항막으로 사용된다. 상기 설명된 바와 같이, 중간 굴절 인덱스막의 굴절 인덱스는 실리콘 기판위의 실리콘 산화막과 같은 박막의 굴절 인덱스와 실리콘 기판의 굴절 인덱스사이의 실제 중간값이다. 실리콘 기판의 표면위에 직접 또는 사이에 절연막이 끼워져서 배치된 중간 굴절 인덱스막은 반도체 기판으로부터의 광 반사를 억제하는 데에 효과적이다. 결과적으로, 고체 이미지 장치의 감도는 증가된다.
일본 특개평 제 206571/92 호에 개시된 고체 이미징 장치에서, 반도체 기판의 전체 표면을 덮는 중간 굴절 인덱스막은 낮은 수소 투과율을 가진 실리콘 질화막을 포함한다. 반도체 기판의 전체 표면을 덮는 낮은 수소 반사율의 중간 굴절 인덱스막은 수소 합금 효과를 제공하지 못한다. 수소 합금은 수소를 가진 반도체 기판에서 산소를 감소시키고 반도체 기판으로부터 감소된 산소를 제거한다. 수소 합금에서, 수소는 실리콘 산화막과 텅스텐을 통과하여 지나간다. 그러나, 산소는 중간 굴절 인덱스막으로서 실리콘 질화막에 의해 차폐되어 반도체 기판에 도달하지않기 때문에, 수소 합금 효과는 발생하지 않는다. 결과적으로, 고체 이미징 장치는 암 전류를 증가시킨다.
일본 특개평 제 152674/92 호에 개시된 고체 이미징 장치는 각각의 포토다이오드와 관련된 중간 굴절 인덱스막을 갖는다. 개시된 고체 이미징 장치의 제조시, 반도체 기판의 전체 표면상부에 중간 굴절 인덱스막을 증착한 후에 증착된 중간 굴절 인덱스 막의 불필요한 부분을 에칭하여 제거할 필요가 있다. 결과적으로, 개시된 고체 이미징 장치의 제조 프로세스는 증착된 중간 굴절 인덱스 막의 불필요한 영역을 에칭하여 제거하는 부가적인 단계를 필요로 한다.
본 발명의 목적은 고체 이미징 장치가 고감도이며, 수소 합금 효과를 저하시키지 않고 제조될 수 있는, 포토다이오드상부에 배치된 중간 굴절 인덱스막을 포함하는 고체 이미징 장치를 제공하는 것이다.
본 발명의 또다른 목적은 수소 합금 효과를 저하시키지 않고 비교적 간단한 제조 프로세스에 따라 고감도의 고체 이미징 장치를 제조하는 방법을 제공하는 것이다.
도 1 은 종래의 고체 이미징 장치의 단면도.
도 2 는 다른 종래의 고체 이미징 장치의 단면도.
도 3 은 본 발명의 실시예 1 에 따른 고체 이미징 장치의 단면도.
도 4a, 4b, 5a, 5b, 6a 및 6b 는 실리콘 기판에 수직 방향으로 실리콘 산화막에 조사되는 입사광의 파장이 변화할 때, 도 3 에 도시된 다른 두께의 중간 굴절 인덱스막을 가진 고체 이미징 장치의 다양한 견본 각각에서, 실리콘 기판위에 전체 막 조립물의 반사율을 도시한 도면.
도 7 은 도 3 에 도시된 고체 이미징 장치의 견본의 감도를 도시한 도면.
도 8 은 마이크로렌즈 어레이, 평탄막, 보호막, 차광막 및 층간 절연막이 도면에서 생략된, 도 3 에 도시된 고체 이미징 장치의 단면도.
도 9a, 9b, 9c 및 9d 는 도 3 에 도시된 고체 이미징 장치를 제조하는 프로세스를 도시한 단면도.
도 10a, 10b, 10c 및 10d 는 도 8 에 도시된 수소 합금홀을 형성하는 프로세스를 도시한 단면도.
도 11 은 본 발명의 실시예 2 에 따른 고체 이미징 장치의 단면도.
도 12a, 12b, 12c 및 12d 는 도 11 에 도시된 고체 이미징 장치를 제조하기 위한 프로세스를 도시하는 단면도.
*도면의 주요부분에 대한 부호의 설명*
1 : 마이크로렌즈 어레이 2 : 평탄막
3, 43, 63 : 보호막 4, 44, 64 : 차광막
5, 45, 65 : 층간 절연막 6, 46, 66 : 게이트 전극
8, 48, 68 : 중간 굴절 인덱스막 7, 9, 49 : 실리콘 산화막
10 : ONO 막 11 : P+영역
12 : N 웰 13 : P 웰
14 : 실리콘 층 15, 55, 75 : 포토다이오드
16, 56, 76 : 수직 CCD 19 : 실리콘 기판
59 : 실리콘 기판 70 : 게이트 막
79 : 실리콘 기판
상기 목적을 성취하기 위하여, 고체 이미징 장치는 입사광을 수신하기 위하여 반도체 기판의 입구 표면위의 표면층내에 센서가 배치된 반도체 기판과, 반도체 기판의 전체 입구 표면위에 배치된 중간 굴절 인덱스막을 포함한다. 중간 굴절 인덱스막은 반도체 기판보다 낮은 굴절 인덱스와 낮은 수소 투과율을 갖는다. 중간 굴절 인덱스 막은 홀을 가지고 있다. 박막이 중간 굴절 인덱스막의 입구 표면위에 형성되며, 이 박막은 중간 굴절 인덱스막보다 낮은 굴절 인덱스를 가지며, 수소가 투과가능하다. 고체 이미징 장치에서, 박막과 반사 저항막을 통해 반도체 기판의 센서에 조사되는 입사광의 반사가 억제된다. 중간 굴절 인덱스막은 반사 저항막으로 사용하고, 고체 이미징 장치는 비교적 높은 감도를 갖는다. 중간 굴절 인덱스막내의 홀은 수소 합금 효과를 향상시키는 데에 효과적이다. 박막이 중간 굴절 인덱스막위에 형성된후에 수소 합금시, 박막을 통과하여 지나간 수소는 중간 굴절 인덱스막내의 홀을 통해 지나가서 반도체 기판의 센서에 도달한다. 그러므로, 반도체 기판내의 산소는 수소 합금시에 공급된 수소에 의해 제거되며, 그 결과 고체 이미징 장치는 비교적 적은 암 전류를 발생시킬 것이다. 결과적으로, 고체 이미징 장치의 감도는 반사 저항막에 의해 증가되며, 고체 이미징 장치에 의해 발생된 암 전류는 수소 합금 효과에 의해 감소된다.
또한, 다른 고체 이미징 장치는 반도체 기판의 입구표면위에 배치된 게이트 전극과, 게이트 전극의 입구 표면상부의 차광막과 게이트 전극사이에 배치된 중간 굴절 인덱스막을 갖는다. 접촉홀은 게이트 전극과 차광막사이에 끼워진, 중간 굴절 인덱스막을 포함한 막을 통해 형성되어, 게이트 전극과 차광막을 서로 전기적으로 접속시킨다. 수소가 투과가능한 전기 전도성 물질이 접촉홀내에 채워진다. 전기 전도성 물질은 게이트 전극과 차광막을 서로 전기접속시킨다. 중간 굴절 인덱스막내에 형성된 접촉홀은 수소 합금시에 수소을 통과 경로를 위한 수소 합금홀로 사용하는 개구를 제공한다. 차광막이 반도체 기판상부에 형성된 후에 수소 합금시에, 차광막과 박막을 통과하여 지나간 수소는 중간 굴절 인덱스 막내의 접촉홀내의 전기 전도성 물질을 통과하여 흐르고, 반도체 기판의 센서에 도달한다. 그러므로, 중간 굴절 인덱스 막내의 접촉홀은 수소가 통과하는 홀로 사용하여, 수소 합금 효과가 충분히 향상되도록 한다. 결과적으로, 고체 이미징 장치의 감도는 반사 저항막에 의해 증가되고, 고체 이미징 장치에 의해 발생된 암 전류는 수소 합금 효과에 의해 감소된다. 차광막에 의해 백업되고 접속되는 게이트 전극을 가진 고체 이미징 장치에서, 접촉홀은 수소 통과를 위한 홀로 사용하기 때문에, 수소 합금홀을 형성할 필요가 없다. 또한, 센서를 제외한 중간 굴절 인덱스막의 불필요한 영역을 에칭하여 제거할 필요가 없다. 수소 합금홀을 형성하기 위한 에칭 단계가 필요없기 때문에, 요구되는 에칭 단계의 수는 증가되지 않는다.
본 발명에 따른 고체 이미징 장치를 제조하는 방법에서, 반도체 기판의 입구 표면상부에 배치되며, 낮은 수소 투과율을 가진 중간 굴절 인덱스막내에 홀이 형성된다. 박막이 중간 굴절 인덱스막위에 형성된 후에 수소 합금시에, 박막을 통과하여 지나간 수소는 중간 굴절 인덱스막내의 홀을 통해 흐르고, 반도체 기판의 센서에 도달한다. 그러므로, 반도체 기판내의 산소는 수소 합금시에 공급된 수소에 의해 제거되며, 그 결과 고체 이미징 장치는 비교적 낮은 암 전류를 발생시킨다.
본 발명에 따른 고체 이미징 장치를 제조하는 다른 방법에서, 센서로부터 전하를 전달하기 위한 게이트 전극은 백업되고 접속된다. 특히, 게이트 전극은 센서에 대응하는 영역을 위한 반도체 기판의 입구 표면의 영역위에 형성되며, 게이트 전극과 반도체 기판사이에는 절연막이 끼워진다. 중간 굴절 인덱스막은 반도체 기판의 입구 표면과 게이트 전극의 입구 표면위에 직접 또는 그사이에절연막이 끼워져서 형성되며, 중간 굴절 인덱스막은 반도체 기판보다 낮은 굴절 인덱스와 낮은 수소 투과율을 갖는다. 박막은 중간 굴절 인덱스막의 입구 표면위에 형성되며, 중간 굴절 인덱스막보다 낮은 굴절 인덱스를 가지며, 박막에는 수소가 투과가능하다. 접촉홀은 박막과 중간 굴절 인덱스막을 통해 형성된다. 접촉홀은 수소 합금시에 수소가 지나가는 홀로 사용할 중간 굴절 인덱스막내에 개구를 제공한다. 수소가 투과가능한 전기 전도성 물질이 접촉홀내에 채워진다. 그후에, 차광막은 최소한의 게이트 전극에 대응하는 박막의 입구 표면의 영역위에 형성되고, 차광막은 전기 전도성 물질로 만들어진다. 게이트 전극은 접촉홀내의 전기전도성 물질에 의해 차광막에 전기접속되며, 차광막에 의해 백업된다. 그러므로, 수소 합금시 발생된 수소는 중간 굴절 인덱스막내의 개구를 통해 지나가며, 반도체 기판의 센서에 도달하여, 수소 합금 효과가 충분히 향상되도록 한다. 접촉홀은 수소의 통과를 위한 홀로 사용하기 때문에, 수소 합금 홀을 형성할 필요가 없다. 또한, 센서를 제외한 중간 굴절 인덱스막의 불필요한 영역을 에칭하여 제거할 필요가 없기 때문에, 필요한 에칭 단계의 수는 증가되지 않는다.
바람직하게는, 중간 굴절 인덱스막은 실리콘 질화물로 만들어지며, 박막은 실리콘 산화물로 만들어진다.
본 발명의 상기의 목적 및 다른 목적, 특징 및 이점은 본 발명의 예를 도시한 첨부된 도면을 참조로 한 하기 설명으로부터 분명해 질 것이다.
도 3 에 도시된 바와 같이, 본 발명의 실시예 1 에 따른 고체 이미징 장치는 실리콘 층 (N-서브) (14), 실리콘 층 (14) 의 표면위에 배치된 P 웰 (13), P 웰 (13) 의 표면위에 배치된 복수의 N 웰 (12) 및, N 웰 (12) 둘레의 P 웰 (13) 의 표면위에 배치된 P+영역 (11)을 포함하는 실리콘 기판 (19)을 갖는다. N 웰 (12) 은 센서로서 각각의 포토다이오드 (15) 와 수직 CCD (16) 의 각각의 영역에 관련된다. 실리콘 기판 (19) 은 입사광이 조사되는 입구 표면으로 사용하는 포토다이오드 (15) 근처의 표면을 갖는다. 포토다이오드 (15) 와 수직 CCD (16) 는 실리콘 기판 (19) 의 입구 표면의 표면층내에 배치된다.
고체 이미징 장치는 실리콘 산화막 (9), 중간 굴절 인덱스 막 (8) 및, 실리콘 기판 (19) 의 입구 표면위에, 다른 순서로 연속적으로 배치된 실리콘 산화막 (7)을 더 포함한다. 게이트 전극 (6) 은 수직 CCD (16) 의 각각의 영역상부의 실리콘 산화막 (7) 의 입구 영역위에 배치된다. 실리콘 산화막 (9), 중간 굴절 인덱스막 (8) 및, 실리콘 산화막 (7) 은 공동으로 게이트 전극 (6) 과 실리콘 기판 (19) 사이의 절연막인 3층 게이트 ONO 막 (10) 으로 사용한다.
차광막 (4) 은 층간 절연막 (5) 이 사이에 끼워진 게이트 전극 (6) 의 입구 표면상부에 배치된다. 차광막 (4) 은 광이 게이트 전극 (6) 으로 들어가는 것을 막기 위하여 실리콘 기판으로 뻗어있는 끝을 갖는다. 보호막 (3) 은 각각의 포토다이오드 (15) 상부의 차광막 (4) 의 표면과 실리콘 산화막 (17) 의 표면위에 배치된다. 평탄막 (2) 은 보호막 (3) 의 표면 요철을 평탄화하기 위하여 보호막 (3) 의 표면위에 배치된다. 평탄막 (2) 은 실리콘 기판 (19) 위에 배치된 막위에 평평한 표면을 제공한다. 마이크로렌즈 어레이 (1) 는 평탄막 (2) 의 평편한 표면위에 배치되며, 마이크로렌즈 어레이 (1) 는 각각의 포토다이오드 (15) 상부에 각각 배치된 마이크로렌즈를 포함한다.
실리콘 기판 (19) 은 550 nm 의 파장을 가진 광에 대하여 약 3.5 의 굴절 인덱스를 갖는다. 중간 굴절 인덱스막 (8) 은 550 nm 의 파장을 가진 광에 대하여 약 2.0 의 굴절 인덱스를 가진 실리콘 질화막을 포함한다. 포토다이오드 (15) 의 입구 표면위에 배치된, 중간 굴절 인덱스막 (8) 이외의 모든막들은 550 nm 의 파장을 가진 광에 대하여 약 1.5의 굴절 인덱스를 갖는다.
실리콘 산화막 (9) 과 중간 굴절 인덱스막 (8) 의 두께는 이러한 막 (8, 9)을 통해 포토다이오드 (15) 에 조사된 광이 실리콘 기판 (19) 으로부터 낮은 반사율로 반사되어, 포토다이오드 (15) 위에 비교적 큰 세기로 조사되도록 갖 선택된다. 그러므로, 실리콘 산화막 (9) 과 중간 굴절 인덱스막 (8) 은 포토다이오드 (15) 상부의 반사 저항막으로 사용한다. 중간 굴절 인덱스막 (8) 은 반사 저항막으로 사용하기 위하여, 탄탈륨 산화막, 티타늄 산화막 또는 실리콘 질화막과 다른 스트론튬 티타늄막을 포함한다. 중간 굴절 인덱스 막 (8) 과 실리콘 기판 (19) 사이에 끼워진 실리콘 산화막 (9) 은 실리콘 기판 (19) 과 실리콘 산화막 (9) 의 인터페이스사이에서 더 나은 프로세싱 매칭을 성취하기 위하여 사용된다. 그러나, 실리콘 산화막 (9) 은 불필요하다. 이 실시예에서, 실리콘 산화막 (9) 은 20nm 의 두께를 가지며, 중간 굴절 인덱스 막 (8) 은 30 nm 의 두께를 갖는다. 도 3 에는 도시되지 않았지만, 중간 굴절 인덱스막 (8) 은 수소 합금시 수소를 통과시키기 위한 수소합금홀 (도 8을 참조로 하기에 설명됨)을 갖는다.
상기에 설명된 바와 같이, 실리콘 기판 (19) 은 약 3.5 의 굴절 인덱스를 가지며, 실리콘 산화막 (7, 9), 보호막 (3) 및 평탄막 (2) 은 약 1.5 의 굴절 인덱스를 갖는다. 중간 굴절 인덱스 막 (8) 이 존재하지 않으면, 굴절 인덱스가 실리콘 기판 (19) 의 굴절 인덱스와 크게 다른 막이 실리콘 기판 (19) 위에 배치되어야 한다. 이 경우에, 포토다이오드 (15) 에 조사되는 다량의 입사광은 실리콘 기판 (19) 과 실리콘 기판 (19) 위의 막사이의 경계면에 의해 반사되어, 경계면을 통해 지나가는 광의 양에서의 감소로 귀결된다. 그러나, 이 실시예에 따라서, 두께가 30 nm 이고 굴절 인덱스가 약 2.0 인 중간 굴절 인덱스막 (8) 이 사이의 20 nm 두께의 실리콘 산화막 (9) 이 사이에 끼워진 실리콘 기판 (19) 위에 배치된다. 그러므로, 실리콘 기판 (19) 과 실리콘 산화막 (9) 사이의 경계면으로부터의 광 반사는 감소되어, 포토다이오드 (15) 에 조사되는 광의 세기는 증가된다. 결과적으로, 고체 이미징 장치의 감도는 증가된다.
도 4a, 4b, 5a, 5b, 6a 및 6b 는 도 3 에 도시된 고체 이미징 장치의 각각의 다양한 견본에서, 실리콘 기판에 수직인 방향으로 실리콘 산화막에 인가된 입사광의 파장과 함께 변화할 때, 실리콘 기판위의 전체 막 조립물의 반사율을 도시한다. 각각의 견본에서, 실리콘 산화막은 사이에 배치된 중간 굴절 인덱스막이 사이에 끼워진 실리콘 기판위에 배치된다. 견본의 중간 굴절 인덱스막은 다른 폭을 갖는다. 전체 막 조립물의 반사율은 공기와 실리콘 기판사이에 존재하는 모든 막의 전체 반사율이다. 막은 통과하여 지나가는 광을 흡수하지 않는 것으로 추정되며, 고체 이미징 장치에 인가된 입사광의 (모든 막의 1-반사율) 로 표시된 부분은 막을 통하여 실리콘 기판의 표면으로 지나간다.
중간 굴절 인덱스막위의 실리콘 산화막은 약 4nm 의 두께를 가지며, 가시광을 간섭하지 않도록 고려된다. 마이크로렌즈 어레이 (1) 는 실리콘 산화막의 굴절 인덱스와 반드시 같은 굴절 인덱스를 갖는다. 그러므로, 실리콘 산화물과 마이크로렌즈의 결합물은 실리콘 산화막으로 교체되고, 무한한 두께를 가진 실리콘 산화막이 중간 굴절 인덱스막위에 배열된다고 추정된다.
도 4a, 4b, 5a, 5b, 6a 및 6b에서, 수평축은 입사광의 파장 (nm)을 나타내고, 수직축은 전체 막 조립물의 반사율을 나타낸다. 또한, 각각의 도 4a, 4b, 5a, 5b, 6a 및 6b에서 점선 곡선은 어떤 중간 굴절 인덱스막도 없는 견본에서 전체막 조립물의 굴절율과 입사광의 파장사이의 관계를 도시한다. 도 4a, 5a 및 6a에서, 연속 곡선은 중간 굴절 인덱스 막이 10nm 의 간격으로 10nm에서 50nm 까지의 범위의 두께를 가진 각각의 견본에서 전체막 조립물의 반사율과 입사광의 파장사이의 관계를 도시한다. 도 4b, 5b 및 6b에서, 연속 곡선은 중간 굴절 인덱스막이 10 nm 의 간격으로 60nm에서 100nm 까지의 범위의 두께를 가진 각각의 견본에서 전체막 조립물의 반사율과 입사광의 파장사이의 관계를 도시한다.
도 4a 와 4b 에 도시된 각각의 견본에서, 중간 굴절 인덱스막은 약 2.0 의 굴절 인덱스를 가지며 광을 흡수하지 않는 물질로 만들어진다. 예를 들면, 중간 굴절 인덱스막은 SiO, 실리콘 질화막, TaO2, 또는 TiO2로 만들어진다. 전체막 조립물의 반사율이 입사광의 파장에 따라 중간 반사 인덱스막의 두께를 조절함으로써 낮아질 수 있다는 것을 도 4a 및 4b에서 알수 있다.
도 5a 및 5b 에 도시된 각각의 견본에서, 중간 굴절 인덱스막은 약 3.0 의 굴절 인덱스를 가지며 광을 흡수하지 않는 물질로 만들어진다. 예를 들면, 중간 굴절 인덱스막은 SrTiO3로 만들어진다. 전체막 조립물의 반사율이 중간 굴절 인덱스막의 두께를 조절함으로서 낮은 파장 범위에 있는 광에 대해 낮아질 수 있다는 것을도 5a 및 5b에서 알수 있다.
도 6a 및 6b 에 도시된 각각의 견본에서, 중간 반사 인덱스막은 10nm 두께의 실리콘 산화막이 사이에 끼워진 실리콘 기판위에 배치되며, 실리콘 산화막은 중간 굴절 인덱스막위에 배치된다. 이러한 배치는 실리콘 기판과 실리콘 기판위의 막사이의 양호한 계면 조건을 제공한다. 각각의 견본에서, 중간 굴절 인덱스막은 약 2.0 의 굴절 인덱스를 가지며 광을 흡수하지 않는 물질로 만들어진다. 전체 막 조립물의 반사율은 중간 굴절 인덱스 막의 두께를 조절함으로써 낮아질 수 있다는 것을 도 6a 와 6b에서 알수 있다.
실리콘 기판상부에 있는 중간 굴절 인덱스막은 단층막이 아니라, 다층막일 수 있다. 또한, 중간 굴절 인덱스 막의 두께를 조절함으로써 실리콘 기판위의 전체 막 조립물의 반사율을 감소시키는 변형이 가능하다.
본 발명에 따라서, 상기에 설명된 바와 같이, 굴절 인덱스가 실리콘 기판의 굴절 인덱스와 크게 다른 실리콘 산화물이 실리콘 기판위에 배치되는 경우에, 굴절 인덱스가 실리콘 기판의 굴절 인덱스와 실리콘 산화물의 굴절 인덱스사이의 중간값인 중간 굴절 인덱스막이 실리콘 기판과 실리콘 산화막사이에 배치된다. 부가적으로, 중간 굴절 인덱스막의 굴절 인덱스와 두께는 도 4a, 4b, 5a, 5b, 6a 및 6b를 참조로 상기 설명된 방식으로 조절된다. 이 방식에서, 실리콘 기판에서 포토다이오드에 실리콘 기판상의 막을 통해 조사되는 입사광의 반사는 감소된다. 포토다이오드에 조사되는 입사광의 반사는 실리콘 기판과 중간 굴절 인덱스막사이에 배치되는 조절된 두께를 가진 실리콘 산화막에 의해 감소될 수 있다.
도 7 은 도 3 에 도시된 고체 이미징 장치의 견본의 감도를 도시한다. 도 7에서, 수평축은 포토다이오드 (15) 에 조사된 입사광의 파장 (nm)을 나타내고 수직축은 고체 이미징 장치의 감도 (A)를 나타낸다. 도 7 의 연속 곡선 ① 은 반사 저항막으로서 중간 굴절 인덱스막 (8) 과 실리콘 산화막 (9) 이 없는 견본의 감도를 도시한다. 도 7 의 점선 곡선 ② 은 실리콘 산화막 (9) 이 20 nm 의 두께를 가지며, 중간 굴절 인덱스막 (8) 이 20 nm 의 두께를 가진 견본의 감도를 도시한다. 도 7 의 점선 곡선 ③ 은 실리콘 산화막 (9) 이 20 nm 의 두께를 가지며 중간 굴절 인덱스막 (8) 이 30 nm 의 두께를 가진 견본의 감도를 도시한다. 도 7 의 곡선 ④ 은 실리콘 산화막 (9) 이 20 nm 의 두께를 가지며 중간 굴절 인덱스막 (8) 이 40nm 의 두께를 갖는 견본의 감도를 도시한다.
도 7 에 도시된 바와 같이, 곡선 ②, ③ 및 ④ 로 표시된 것처럼 반사 저항막을 가진 견본은 곡선 ① 로 표시된 것과 같은 반사 저항막이 없는 견본의 감도보다 약 10% 더 큰 감도를 갖는다.
중간 굴절 인덱스막 (8) 에 형성된 수소 합금홀이 하기에 설명된다. 도 8 은 도 3 에 도시된 고체 이미징 장치를 평면으로 도시하며, 마이크로렌즈 어레이 (1), 평탄막 (2), 보호막 (3), 차광막 (4) 및, 층간 절연막 (5) 은 생략되어 있다. 도 8 은 중간 굴절 인덱스막 (8) 내에 형성된 수소 합금홀의 배치를 도시한다.
도 8 에 도시된 바와 같이, 게이트 전극 (6) 은 포토다이오드 (15) 둘레에 배치되고, 게이트 전극 브리지 (17) 에 의해 상호접속된다. 연장된 홈형태의 수소 합금 홀 (18) 은 게이트 전극 브리지 (17) 아래에 깔린 중간 굴절 인덱스막 (8) 의 영역내에 형성된다.
상기 설명된 바와 같이, 고체 이미징 장치는 실리콘 질화막인 중간 굴절 인덱스막 (8) 내에 형성된 수소 합금홀 (18)을 갖는다. 실리콘 산화막 (7) 이 중간 굴절 인덱스막 (8) 위에 증착된 후에 수소 합금이 수행될 때, 실리콘 산화막 (7) 을 통과하여 지나간 수소는 수소 합금 홀 (18)을 통과하여 지나간후, 실리콘 산화막 (9)을 통과하여, 실리콘 기판 (19) 의 입구 표면에 도달한다. 실리콘 기판 (19)에 도달한 수소는 실리콘 기판 (19) 내의 산소를 감소시켜, 실리콘 기판 (19) 으로부터 산소를 제거한다. 그러므로, 수소 합금 효과는 저하되지 않으며, 고체 이미징 장치에서 암 전류는 억제된다. 수소 합금 홀 (18) 이 10 nm 의 간격으로 떨어져 있다면, 수소 합금 효과는 충분히 향상된다.
도 3 에 도시된 실시예 1 에 따른 고체 이미징 장치를 제조하는 프로세스는 도 9a, 9b, 9c 및 9d를 참조로 하기에 설명된다.
도 9a 에 도시된 바와 같이, P 웰 (13) 은 실리콘층 (14) 의 하나의 표면내에 형성된다. 그후에, N 웰 (12)과 P+영역 (11) 은 수직 CCD (16) 의 영역과 포토다이오드 (15) 상부에 각각 P 웰 (13) 의 표면위에 형성된다. 실리콘층 (14), P 웰 (13), N 웰 (12) 및 P+영역 (11) 은 공동으로 실리콘 기판 (19) 을 구성한다.
그후에, 도 9b 에 도시된 바와 같이, 실리콘 산화막 (9) 은 N 웰 (12) 과 P+영역 (11) 이 형성되는 실리콘 기판 (19) 의 표면위에 형성된다. 실리콘 질화막을 포함하는 중간 굴절 인덱스막 (8) 은 실리콘 산화막 (9) 의 표면위에 형성된다. 도 9b 에는 도시되지 않았지만, 도 8을 참조로 상기 설명된 수소 합금홀 (18) 은 중간 굴절 인덱스막 (8)내에 형성된다. 수소 합금홀 (18)을 형성하는 프로세스는 도 10a, 10b, 10c 및 10d를 참조로 하기에 설명될 것이다. 그후에, 실리콘 질화막 (7) 은 중간 굴절 인덱스막 (8) 의 표면위에 형성된다.
도 9c 에 도시된 바와 같이, 게이트 전극 (6) 은 수직 CCD (16) 의 영역상부에 각각 실리콘 질화막 (7) 의 표면위에 형성된다.
그후에, 도 9d 에 도시된 바와 같이, 차광막 (4) 은 게이트 전극 (6) 과 게이트 전극 (6) 둘레의 영역위에 형성되며, 층간 절연막 (5) 이 그 사이에 끼워진다. 층간 절연막 (5) 은 또한 포토다이오드 (15) 상부의 실리콘 산화막 (7) 의 표면위에 배치된다. 그후에, 보호막 (3) 은 차광막 (4) 의 표면과 각각의 포토다이오드 (15) 상부의 실리콘 산화막 (7) 의 표면위에 형성된다. 평탄막 (2) 은 보호막 (3) 의 표면 요철을 평탄화하기 위하여 보호막 (3) 의 표면위에 형성된다. 마이크로렌즈 어레이 (1) 는 평탄막 (2) 의 평탄 표면위에 형성되고, 마이크로렌즈 어레이 (1) 는 각각의 포토다이오드 (15) 상부에 각각 배치된 마이크로렌즈를 포함한다.
도 10a, 10b, 10c 및 10d 는 도 8 에 도시된 수소 합금홀 (18)을 형성하기 위한 프로세스를 나타낸다. 게이트 전극 브리지 (17) 아래에 깔린 중간 굴절 인덱스막 (8) 의 영역내에 형성된 수소 합금홀 (18) 은 도 10a, 10b, 10c 및 10d 에 도시된 프로세스에 따라 형성된다.
도 10a 에 도시된 바와 같이, 실리콘 산화막 (9) 은 도 3 에 도시된 포토다이오드 (15) 부근의 실리콘 기판 (19) 의 전체 표면위에 형성되며, 중간 굴절 인덱스막 (8) 은 실리콘 산화막 (9) 의 전체 표면위에 형성된다.
그후에, 도 10b 에 도시된 바와 같이, 다음에 형성될, 게이트 전극 브리지 (17) 에 해당하는, 중간 굴절 인덱스층 (8) 의 부분은 에칭되어 제거되므로, 중간 굴절 인덱스층 (8) 내에 수소 합금홀 (18)을 형성한다.
그후에, 도 10c 에 도시된 바와 같이, 실리콘 산화막 (7) 은 중간 굴절 인덱스막 (8) 의 표면위와 수소 합금홀 (18) 내에 형성된다.
도 10d 에 도시된 바와 같이, 실리콘 산화막 (7) 의 표면은 실리콘 산화막 (7) 내의 오목한곳을 덮기 위하여 얇게 산화된다. 이러한 방식으로, 수소 합금홀 (18) 은 실리콘 질화막인 중간 굴절 인덱스막 (8) 내에 형성된다. 충분한 수소 합금 효과를 향상시키기 위하여, 수소 합금 홀 (18) 은 10 nm 의 간격으로 바람직하게 형성되어야 한다.
실시예 2
도 11 은 본 발명의 실시예 2 에 따른 고체 이미징 장치를 도시한다. 실시예 2 에 따른 고체 이미징 장치는 실리콘 기판위에 배치된 막의 배열에 대한 실시예 1 에 따른 고체 이미징 장치와 다르며, 게이트 전극은 차광막에 의해 백업되어 차광막에 접속되며, 어떤 수소 합금 홀도 게이트 전극 브리지아래에 깔린 중간 굴절 인덱스막의 영역내에 형성되지 않는다. 실시예 1 에 따른 고체 이미징 장치의 부분과 동일한 실시예 2 에 따른 고체 이미징 장치의 부분들에는 동일한 참조 부호가 표시된다. 기본적으로, 실시예 1 에 따른 고체 이미징 장치의 실시예와 다른 실시예 2 에 따른 고체 이미징 장치의 부분들이 하기에 설명된다.
도 11 에 도시된 바와 같이, 포토다이오드 (15) 는 센서와 수직 CCD (16) 로서 실리콘 기판 (19) 의 입구 표면의 표면층내에 배치된다. 게이트 전극 (26) 은 수직 CCD (16) 의 각각의 영역상부에서 그 사이에 각각의 게이트 ONO 막 (30) DL 끼워진 실리콘 기판의 표면위에 배치된다. 각각의 게이트 ONO 막 (30) 은 실리콘 질화막의 각각의 측면위에 배치된 하나의 실리콘 질화막과 두 개의 실리콘 산화막을 포함하는 3층 구조이다. 실시예 2 에 따라서, 게이트 ONO 막 (30) 은 포토다이오드 (15) 상부의 실리콘 기판 (19) 의 표면위에 배치된다.
실리콘 산화막 (29) 은 게이트 전극 (26) 의 표면, 게이트 전극 (26) 과 게이트 ONO 막 (30) 의 측면 및 실리콘 기판 (19) 의 입구 표면위에 배치된다. 중간 굴절 인덱스막 (28) 은 실리콘 산화막 (29) 의 입구 표면위에 배치된다. 차광막 (24) 은 전기 전도성 물질로 만들어진다. 실시예 2 에 따라서, 차광막 (24) 은 게이트 전극 (26)을 백업하고 접속하기 위한 저저항막 상호접속으로 사용된다. 접촉홀 (38) 은 차광막 (24) 이 게이트 전극 (26)을 백업하고 접속하기 위하여 제공된다. 접촉홀 (38) 은 층간 절연막 (25), 중간 굴절 인덱스막 (28) 및, 게이트 전극 (26) 과 차광막 (24) 사이에 끼워지며 게이트 전극 (26) 에 대응하는 실리콘 산화막 (29) 의 영역들에 연장되어 있다. 그러므로, 접촉홀 (38) 은 층간 절연막 (25) 의 입구 표면으로부터 게이트 전극 (26) 의 입구 표면까지 연장되어 있다. 접촉홀 (38) 은 수소가 투과가능한 텅스텐과 같은 전기 접속 물질 (40) 로 채워진다. 전기 전도성 물질 (40) 은 게이트 전극 (26) 과 차광막 (24)을 서로 전기적으로 접속한다.
보호막 (23) 은 각각의 포토다이오드 (15) 상부에 차광막 (24) 의 표면과 실리콘 기판 (19) 의 표면위에 배치된다. 평탄막 (22) 은 보호막 (23) 의 표면 요철을 평탄화하기 위하여 보호막 (23) 의 표면위에 배치된다. 평탄막 (22) 은 실리콘 기판 (19) 위에 배치된 막위에 평편한 표면을 제공한다. 마이크로렌즈 어레이 (21) 는 평탄막 (22) 의 평편한 표면위에 배치되며, 마이크로렌즈 어레이 (21) 는 각각의 포토다이오드 (15) 상부에 각각 배치되어 있는 마이크로렌즈를 포함한다.
실시예 1에서, 실리콘 기판 (19) 은 550 nm 의 파장을 가진 광에 대하여 약 3.5 의 굴절 인덱스를 갖는다. 중간 굴절 인덱스막 (28) 은 550 nm 의 파장을 가진 광에 대하여 약 2.0 의 굴절 인덱스를 가진 실리콘 질화막을 포함한다. 포토다이오드 (15) 의 입구 표면위에 배치된, 중간 굴절 인덱스막 (28) 이외의 막은 550 nm 의 파장을 가진 광에 대하여 약 1.5 의 굴절 인덱스를 갖는다.
실리콘 산화막 (29) 과 중간 굴절 인덱스막 (28) 의 두께는 이러한 막 (28, 29)을 통해 포토다이오드 (15) 에 조사된 광이 실리콘 기판 (19) 으로부터 낮은 반사율을 가지고 반사되어, 포토다이오드 (15) 위에 비교적 큰 세기로 조사되도록 선택된다. 실시예 2에서, 실리콘 산화막 (29) 은 20 nm 의 두께를 가지며, 중간 굴절 인덱스막 (28) 은 30 nm 의 두께를 갖는다.
실시예 2 에 따른 고체 이미징 장치를 제조하는 프로세스는 도 12a, 12b, 12c 및, 12d를 참조로 하기에 설명된다.
도 12a, 12b, 12c 및 12d 는 실시예 2 에 따른 고체 이미징 장치를 제조하는 프로세스를 단면으로 도시한다. 도 12a, 12b, 12c 및 12d 는 실리콘 기판 (19) 의 입구 표면위에 막이 형성된다. 실리콘 기판 (19) 의 입구 표면위의 막은 도 12a, 12b, 12c 및 12d 에 도시된 단계에 따라 형성된다.
도 12a 에 도시된 바와 같이, 실리콘 산화막 (9a), 실리콘 질화막 (8a) 및, 실리콘 산화막 (7a) 은 실리콘 기판 (19) 의 입구 표면위에, 이 순서로 연속하여 형성된다. 실리콘 산화막 (9a), 실리콘 질화막 (8a) 및, 실리콘 산화막 (7a) 은 공동으로 N 웰 (12) 과 게이트 전극 (26) 사이에 끼워질 게이트 ONO 막 (30) 으로 사용한다.
도 12b 에 도시된 바와 같이, 게이트 전극 (26) 으로 사용하는 층은 실리콘 산화막 (7a) 위에 형성된다. 그다음에, 게이트 ONO 막 (30) 과 수직 CCD (16) 에 대응하는 영역을 제외한 게이트 전극 (26) 은 에칭되어 없어진다. 포토다이오드 (15) 위의 막은 완전히 제거되거나 얇은 실리콘 산화막만이 드라잉 에칭 및 리프레싱에 의해 포토다이오드 (15) 위에 남는다. 실리콘 산화막 (27) 은 막이 제거된 노출된 실리콘 기판 (19) 위와 게이트 전극 (26) 의 표면위에 CVD (화학적 기상 증착) 에 의해 형성된다.
도 12c 에 도시된 바와 같이, 실리콘 질화막을 포함하는 중간 굴절 인덱스 막 (28) 은 실리콘 산화막 (27) 의 표면위에 형성된다. 게이트 전극 (26) 과 실리콘 기판 (19) 사이의 절연막이 이 실시예에 따른 실리콘 질화막과 실리콘 산화막을 포함하는 게이트 ONO 막 (30) 인 경우에, 실리콘 산화막 (27) 이 CVD 보다 열적 산화에 의해 형성되면, 중간 굴절 인덱스막 (28) 과 실리콘 질화막 (8a) 사이에는 갭이 생성되지 않으며, 그 결과, 어떤 수소 합금 효과도 나타나지 않는다. 그러므로, 게이트 전극 (26) 과 실리콘 기판 사이의 절연막이 수소가 투과가능한 실리콘 산화막이면, 실리콘 산화막 (29) 은 열적 산화에 의해 형성될 수 있다. 실리콘 산화막 (29) 은 형성되지 않을 수 있지만, 중간 굴절 인덱스 막 (28) 은 게이트 전극 (26) 의 표면과 포토다이오드 (15) 의 표면위에 직접 형성된다. 그후에, 층간 절연막 (25) 은 중간 굴절 인덱스 막 (28) 의 표면위에 형성된다. 접촉홀 (38) 은 실리콘 산화막 (27), 중간 굴절 인덱스막 (28) 및, 게이트 전극 (26) 위에 배치된 층간 절연막 (25) 의 영역내에 형성된다. 접촉홀 (38) 은 수소가 중간 굴절 인덱스막 (28)을 경유하여 수소 합금시 실리콘 기판 (19) 으로 지나가도록 하는 수소 합금홀로 사용한다.
도 12d 에 도시된 바와 같이, 저저항값 막 상호접속의 두배가 되는 텅스텐으로된 차광막 (24) 은 게이트 전극 (26) 상부에 층간 절연막 (25) 의 표면의 영역위와 그 둘레에 형성된다. 차광막 (24) 이 형성될 때, 접촐홀 (38) 은 텅스텐으로된 전기 전도성 물질 (40) 으로 채워진다. 접촉홀 (38) 내의 전기 전도성 물질 (40) 은 게이트 전극 (26) 과 차광막 (24)을 서로 전기접속시킨다. 그후에, 도 11 에 도시된 바와 같이, 보호층 (23), 평탄막 (22) 및 마이크로렌즈 어레이 (21) 는 이 순서로 연속적으로 증착되어, 실시예 2 에 따른 고체 이미징 장치를 제조한다.
고체 이미징 장치를 제조하는 상기 프로세스에 따라서, 실리콘 기판 (19)에서 산소를 제거하기 위한 수소 합금은 보호막이 형성된 후에, 또는 평탄막 (22) 이 형성된 후에 수행된다. 수소 합금시, 수소는 실리콘 질화막인 중간 굴절 인덱스막 (28)을 통해 지나갈 수 없지만, 접촉홀 (38) 내의 텅스텐을 통해 지나갈 수 있다. 접촉홀 (38)을 통해 지나간 수소는 실리콘 질화막 (8a) 과 중간 굴절 인텍스막 (28)의 끝사이에서 지나가서, 도 12c 와 12d 에 도시된 바와 같이, 실리콘 기판 (19) 에 도달한다. 그러므로, 수소 합금 효과는 암 전류를 감소시키기 위하여 충분히 향상된다.
실시예 2 에 따른 고체 이미징 장치에서, 반사 저항값 막과 실리콘 산화막 (29) 로서, 중간 굴절 인덱스막 (28) 은 실시예 1 에 따른 고체 이미징 장치로서, 포토다이오드 (15) 의 표면위에 배치된다. 그러므로, 포토다이오드 (15) 에 조사되는 입사광은 실리콘 기판 (19) 으로부터 저 반사율로 반사된다. 결과적으로, 고체 이미징 장치는 고감도를 갖는다.
게이트 전극이 차광막 (24) 에 의해 백업되고 접속되는 경우에, 중간 굴절 인덱스막 (28) 은 게이트 전극 (26) 과 차광막 (24) 사이에 형성되며, 차광막 (24)을 백업하고 접속하기 위하여, 수소 합금홀의 2배가 되는 접촉홀 (38) 이 중간 굴절 인덱스막 (28) 내에 형성된다. 그러므로, 실시예 2 에 따라서, 포토다이오드 (15) 에 대응하는 영역을 제외한 중간 굴절 인덱스막 (28) 의 원하지 않는 영역을 에칭하여 제거할 필요는 없다. 수소 합금홀을 형성하기 위하여 에칭 단계가 필요없기 때문에, 필요한 에칭 단계의 수는 증가되지 않는다.
본 발명의 바람직한 실시예가 특정 실시예를 사용하여 설명되었지만, 이러한 설명은 단지 예시적인 것이며, 하기의 청구항의 이론 또는 범위에서 벗어나지 않은 변경이나 수정이 가능한 것으로 이해되어야 한다.
상기에 설명된 바와 같이, 본 발명에 따른 고체 이미징 장치는 고감도이며, 수소 합금 효과를 저하시키지 않고 제조될 수 있으며, 포토다이오드상부에 중간 굴절 인덱스막이 배치되어 있고, 비교적 간단한 제조 프로세스에 따라 제조될 수 있다.
Claims (8)
- 입사광을 수신하기 위하여 입구 표면위의 표면층내에 센서가 배치된 반도체 기판;상기 반도체 기판의 전체 입구 표면위에 직접 또는 절연막이 사이에 끼워져서 배치되며, 상기 반도체 기판보다 낮은 굴절 인덱스와 낮은 수소 투과율을 가진 중간 굴절 인덱스막; 및상기 중간 굴절 인덱스막의 입구 표면위에 배치되며, 상기 중간 굴절 인덱스막보다 낮은 굴절 인덱스를 가지며, 수소가 투과가능한 박막을 포함하며,상기 중간 굴절 인덱스막은 내부에 홀이 형성되어 있는 것을 특징으로 하는 고체 이미징 장치.
- 제 1 항에 있어서, 상기 중간 굴절 인덱스막은 실리콘 질화물로 만들어지며, 상기 박막은 실리콘 산화물로 만들어지는 것을 특징으로 하는 고체 이미징 장치.
- 입사광을 수신하기 위하여 입구 표면위의 표면층내에 센서가 배치된 반도체 기판;상기 게이트 전극과 상기 반도체 기판사이에 끼워진 절연막과 함께, 상기 센서에 대응하는 영역을 제외한 상기 반도체 기판의 입구 표면의 영역위에 배치된 게이트 전극;상기 반도체 기판의 입구 표면과 상기 게이트 전극의 입구 표면위에 직접 또는 그사이에 절연막이 끼워져서 배치되며, 상기 반도체 기판보다 낮은 굴절 인덱스와 낮은 수소 투과율을 가진, 중간 굴절 인덱스막; 및상기 중간 굴절 인덱스막의 입구 표면위에 배치되며, 상기 중간 굴절 인덱스막보다 낮은 굴절 인덱스를 가지며, 수소가 투과가능한 박막;상기 박막과 상기 중간 굴절 인덱스 막을 통과하여 형성되며, 상기 게이트 전극에 대응하는 영역내의 상기 박막의 입구 표면으로부터 상기 게이트 전극의 입구 표면까지 연장되어 있는 접촉홀;상기 접촉홀내에 채워지며 수소가 투과가능한 전기전도성 물질; 및최소한의 상기 게이트 전극에 대응하는 상기 박막의 입구 표면의 영역위에 배치되며,전기 전도성 물질로 만들어진 차광막을 포함하는 것을 특징으로 하는고체 이미징 장치
- 제 3 항에 있어서, 상기 중간 굴절 인덱스 막은 실리콘 질화물로 만들어지며, 상기 박막은 실리콘 산화물로 만들어지는 것을 특징으로 하는 고체 이미징 장치.
- 입사광을 수신하기 위하여 입구 표면위의 표면층내에 센서가 배치된 반도체 기판을 준비하는 단계'상기 반도체 기판의 입구 표면위에 직접 또는 그사이에 절연막이 끼워져서, 상기 반도체 기판보다 낮은 굴절 인덱스와 낮은 수소 투과율을 가진, 중간 굴절 인덱스막을 형성하는 단계;상기 중간 굴절 인덱스막내에 홀을 형성하는 단계; 및상기 중간 굴절 인덱스막의 입구 표면위와 상기 홀내에 박막을 형성하고, 상기 중간 굴절 인덱스막보다 낮은 굴절 인덱스를 가지며, 수소가 투과가능한 박막을 형성하는 단계를 포함하는 것을 특징으로 하는 고체 이미징 장치의 제조 방법.
- 제 5 항에 있어서, 상기 중간 굴절 인덱스막은 실리콘 질화물로 만들어지며, 상기 박막은 실리콘 산화물로 만들어지는 것을 특징으로 하는 고체 이미징 장치의 제조 방법.
- 입사광을 수신하기 위하여 입구 표면위의 표면층내에 배치된 센서를 가진 반도체 기판을 준비하는 단계;상기 게이트 전극과 상기 반도체 기판사이에 끼워진 절연막과 함께, 상기 센서에 대응하는 영역을 제외하고 상기 반도체 기판의 입구 표면의 영역위에 게이트 전극을 형성하는 단계;상기 반도체 기판의 입구 표면과 상기 게이트 전극의 입구 표면위에 직접 또는 사이에 절연막이 끼워져서, 상기 반도체 기판보다 낮은 굴절 인덱스와 낮은 수소 투과율을 가진 중간 굴절 인덱스막을 형성하는 단계;상기 중간 굴절 인덱스막의 입구 표면위에, 상기 중간 굴절 인덱스막보다 낮은 굴절 인덱스를 가지며 수소가 투과가능한 박막을 형성하는 단계;상기 게이트 전극에 대응하는 반도체 기판의 영역내의 상기 박막의 입구 영역으로부터 상기 게이트 전극의 입구 표면으로 연장되도록 상기 박막과 상기 중간 굴절 인덱스막을 통과하는 접촉홀을 형성하는 단계;수소가 투과가능한 상기 전기전도성 물질을 상기 접촉홀내에 채우는 단계; 및최소한의 상기 게이트 전극에 대응하는 상기 박막의 입구 표면의 영역위에 전기 전도성 물질로 만들어진 차광막을 형성하는 단계를 포함하는 것을 특징으로 하는 고체 이미징 장치의 제조 방법.
- 제 7 항에 있어서, 상기 중간 굴절 인덱스막은 실리콘 질화물로 만들어지며, 상기 박막은 실리콘 산화물로 만들어지는 것을 특징으로 하는 고체 이미징 장치의 제조 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP97-88320 | 1997-04-07 | ||
| JP9088320A JP3070513B2 (ja) | 1997-04-07 | 1997-04-07 | 固体撮像素子及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980081131A true KR19980081131A (ko) | 1998-11-25 |
| KR100289265B1 KR100289265B1 (ko) | 2001-06-01 |
Family
ID=13939636
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980012109A KR100289265B1 (ko) | 1997-04-07 | 1998-04-06 | 수소투과성이 낮은 막을 갖는 고체촬상소자와 그 제조방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6147390A (ko) |
| JP (1) | JP3070513B2 (ko) |
| KR (1) | KR100289265B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030002018A (ko) * | 2001-06-30 | 2003-01-08 | 주식회사 하이닉스반도체 | 이미지센서 |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3276906B2 (ja) * | 1997-11-14 | 2002-04-22 | 三洋電機株式会社 | 固体撮像素子及び固体撮像素子の製造方法 |
| JP3204216B2 (ja) * | 1998-06-24 | 2001-09-04 | 日本電気株式会社 | 固体撮像装置およびその製造方法 |
| JP2001068658A (ja) * | 1999-08-27 | 2001-03-16 | Sony Corp | 固体撮像装置及びその製造方法 |
| WO2002029852A2 (en) * | 2000-10-04 | 2002-04-11 | Koninklijke Philips Electronics N.V. | Charge-coupled image sensor comprising gate electrodes interconnected by shunt electrodes |
| JP2002151729A (ja) * | 2000-11-13 | 2002-05-24 | Sony Corp | 半導体装置及びその製造方法 |
| JP2002158345A (ja) * | 2000-11-22 | 2002-05-31 | Shimadzu Corp | 固体撮像素子 |
| JP4691781B2 (ja) * | 2001-01-05 | 2011-06-01 | ソニー株式会社 | 固体撮像素子およびその製造方法 |
| JP2003092424A (ja) * | 2001-07-12 | 2003-03-28 | Sharp Corp | 分割型受光素子および回路内蔵型受光素子および光ディスク装置 |
| KR100642180B1 (ko) * | 2001-12-03 | 2006-11-06 | 샤프 가부시키가이샤 | 수광소자, 회로 내장형 수광장치 및 광디스크장치 |
| JP2003218341A (ja) * | 2002-01-24 | 2003-07-31 | Sony Corp | 固体撮像素子およびその製造方法 |
| US6756671B2 (en) * | 2002-07-05 | 2004-06-29 | Taiwan Semiconductor Manufacturing Co., Ltd | Microelectronic device with a redistribution layer having a step shaped portion and method of making the same |
| JP4412710B2 (ja) * | 2003-11-25 | 2010-02-10 | キヤノン株式会社 | 光電変換装置の設計方法 |
| US20050208432A1 (en) * | 2004-03-19 | 2005-09-22 | Sharp Laboratories Of America, Inc. | Methods of forming a microlens array over a substrate |
| US20050211665A1 (en) * | 2004-03-26 | 2005-09-29 | Sharp Laboratories Of America, Inc. | Methods of forming a microlens array |
| US7102185B2 (en) * | 2004-06-21 | 2006-09-05 | Eastman Kodak Company | Lightshield architecture for interline transfer image sensors |
| US7029944B1 (en) * | 2004-09-30 | 2006-04-18 | Sharp Laboratories Of America, Inc. | Methods of forming a microlens array over a substrate employing a CMP stop |
| US7420610B2 (en) * | 2004-12-15 | 2008-09-02 | Matsushita Electric Industrial Co., Ltd. | Solid-state imaging element, solid-state imaging device, and method for fabricating the same |
| TWI366916B (en) | 2006-12-19 | 2012-06-21 | Sony Corp | Solid-state imaging device and imaging apparatus |
| TWI436474B (zh) * | 2007-05-07 | 2014-05-01 | Sony Corp | A solid-state image pickup apparatus, a manufacturing method thereof, and an image pickup apparatus |
| JP2009295918A (ja) * | 2008-06-09 | 2009-12-17 | Panasonic Corp | 固体撮像装置及びその製造方法 |
| IT1392502B1 (it) * | 2008-12-31 | 2012-03-09 | St Microelectronics Srl | Sensore comprendente almeno un fotodiodo a doppia giunzione verticale integrato su substrato semiconduttore e relativo processo di integrazione |
| US20100163759A1 (en) * | 2008-12-31 | 2010-07-01 | Stmicroelectronics S.R.L. | Radiation sensor with photodiodes being integrated on a semiconductor substrate and corresponding integration process |
| JP5693924B2 (ja) * | 2010-11-10 | 2015-04-01 | 株式会社東芝 | 半導体撮像装置 |
| KR20170025379A (ko) * | 2015-08-28 | 2017-03-08 | 주식회사 제이케이리서치 | 발광 배리어 필름 및 이의 형성방법 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60201659A (ja) * | 1984-03-27 | 1985-10-12 | Seiko Epson Corp | 固体撮像素子 |
| JPH0689416B2 (ja) * | 1990-09-14 | 1994-11-09 | 新日本製鐵株式会社 | 焼結操業方法 |
| JPH04152674A (ja) * | 1990-10-17 | 1992-05-26 | Sony Corp | 固体撮像素子 |
| JP3079567B2 (ja) * | 1990-11-30 | 2000-08-21 | ソニー株式会社 | 固体撮像装置 |
| JP2898810B2 (ja) * | 1992-01-21 | 1999-06-02 | シャープ株式会社 | 回路内蔵受光素子およびその製造方法 |
| JPH06209100A (ja) * | 1993-01-12 | 1994-07-26 | Sony Corp | 固体撮像装置及びその製造方法 |
| JPH06314466A (ja) * | 1993-04-30 | 1994-11-08 | Nippon Densan Corp | スピンドルモータ |
| JPH07202160A (ja) * | 1993-12-27 | 1995-08-04 | Sony Corp | 固体撮像装置及びその製造方法、並びに半導体装置 |
| JP2571018B2 (ja) * | 1994-05-31 | 1997-01-16 | 日本電気株式会社 | 固体撮像装置の製造方法 |
| JPH08148665A (ja) * | 1994-11-22 | 1996-06-07 | Nec Corp | 固体撮像素子 |
| JP2842273B2 (ja) * | 1995-02-15 | 1998-12-24 | 日本電気株式会社 | 固体撮像装置 |
| JP3339249B2 (ja) * | 1995-04-17 | 2002-10-28 | ソニー株式会社 | 固体撮像素子の製造方法 |
| JPH10112532A (ja) * | 1996-10-04 | 1998-04-28 | Sony Corp | 撮像素子 |
-
1997
- 1997-04-07 JP JP9088320A patent/JP3070513B2/ja not_active Expired - Fee Related
-
1998
- 1998-03-31 US US09/052,306 patent/US6147390A/en not_active Expired - Fee Related
- 1998-04-06 KR KR1019980012109A patent/KR100289265B1/ko not_active IP Right Cessation
-
2000
- 2000-09-20 US US09/666,505 patent/US6379993B1/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030002018A (ko) * | 2001-06-30 | 2003-01-08 | 주식회사 하이닉스반도체 | 이미지센서 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6379993B1 (en) | 2002-04-30 |
| JP3070513B2 (ja) | 2000-07-31 |
| KR100289265B1 (ko) | 2001-06-01 |
| US6147390A (en) | 2000-11-14 |
| JPH10284709A (ja) | 1998-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR19980081131A (ko) | 낮은 수소 투과율의 막을 가진 고체 이미징 장치와 그의 제조방법 | |
| US8211740B2 (en) | Solid state imaging device having wirings with diffusion prevention film | |
| KR100500573B1 (ko) | 금속 배선 및 그 제조 방법, 금속 배선을 포함하는 이미지소자 및 그 제조 방법 | |
| JP4436326B2 (ja) | Ｃｍｏｓイメージ・センサ | |
| JP4725614B2 (ja) | 固体撮像装置 | |
| TWI399849B (zh) | 固態成像裝置，製造固態成像裝置之方法，及電子設備 | |
| US6903322B2 (en) | Solid-state imaging device and method for producing the same | |
| JP5120397B2 (ja) | 固体撮像装置およびその製造方法 | |
| KR19990048273A (ko) | 다층 패드를 구비한 반도체 소자 및 그 제조방법 | |
| JP3452828B2 (ja) | 固体撮像装置およびその製造方法 | |
| JP2000323695A (ja) | 固体撮像素子およびその製造方法 | |
| US8187908B2 (en) | Light-blocking layer sequence having one or more metal layers for an integrated circuit and method for the production of the layer sequence | |
| US7888161B2 (en) | Solid-state imaging device and method for producing the same | |
| US8293585B2 (en) | Solid-state imaging device and method for making the same | |
| KR20010061056A (ko) | 광감도 개선을 위한 이미지센서의 제조 방법 | |
| KR20070008914A (ko) | 씨모스 이미지 센서 | |
| JPS6325969A (ja) | 固体撮像装置 | |
| JP4503060B2 (ja) | 紫外線センサ、紫外線センサの設定方法 | |
| JPS59172768A (ja) | 固体撮像装置 | |
| JP2001358325A (ja) | 固体撮像素子及びその製造方法 | |
| JPH10135438A (ja) | 固体撮像素子 | |
| JPH0936349A (ja) | 固体撮像素子及びその製造方法 | |
| JP2007115976A (ja) | 固体撮像素子及びその製造方法 | |
| JPH07142695A (ja) | 固体撮像素子 | |
| JPH1168080A (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100210 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |