KR19980032963A - 액티브매트릭스기판, 이 기판을 사용한 액정장치 및 이 액정장치를 사용하는 표시장치 - Google Patents

액티브매트릭스기판, 이 기판을 사용한 액정장치 및 이 액정장치를 사용하는 표시장치 Download PDF

Info

Publication number
KR19980032963A
KR19980032963A KR1019970053629A KR19970053629A KR19980032963A KR 19980032963 A KR19980032963 A KR 19980032963A KR 1019970053629 A KR1019970053629 A KR 1019970053629A KR 19970053629 A KR19970053629 A KR 19970053629A KR 19980032963 A KR19980032963 A KR 19980032963A
Authority
KR
South Korea
Prior art keywords
liquid crystal
pixel
transistors
light
substrate
Prior art date
Application number
KR1019970053629A
Other languages
English (en)
Other versions
KR100281249B1 (ko
Inventor
다케시 이찌가와
마모루 미야와키
가쯔미 구레마쯔
오사무 코야마
Original Assignee
미타라이 후지오
캐논 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미타라이 후지오, 캐논 가부시기가이샤 filed Critical 미타라이 후지오
Publication of KR19980032963A publication Critical patent/KR19980032963A/ko
Application granted granted Critical
Publication of KR100281249B1 publication Critical patent/KR100281249B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/1336—Illuminating devices
    • G02F1/133621—Illuminating devices providing coloured light
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G02F1/136245—Active matrix addressed cells having more than one switching element per pixel having complementary transistors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0823—Several active elements per pixel in active matrix panels used to establish symmetry in driving, e.g. with polarity inversion
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/041—Temperature compensation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

액정장치는 복수개의 주사선과 복수개의 신호선과, 주사선과 신호선의 교차점에 각각 배열되고 대응하는 신호선에 연결된 소스영역과 대응하는 주사선에 각각 연결된 게이트영역과 트랜지스터의 드레인영역에 각각 연결된 화소전극을 지닌 트랜지스터를 포함하는 액티브매트릭스기판과, 액티브매트릭스기판에 대하여 대향위치에 배치된 대향기판과, 액티브매트릭스기판과 대향기판 사이의 공간에 채워넣어진 액정물질을 구비한다. 소스영역은 각 쌍의 인접하여 위치된 트랜지스터에 의해 공유되고 대응하는 신호선에 연결된다.

Description

액티브매트릭스기판, 이 기판을 사용한 액정장치 및 이 액정장치를 사용하는 표시장치
본 발명은, 액티브매트릭스기판, 이 액티브매트릭스기판과 화상 및 문자를 표시하는 액정을 구비하는 액정장치, 이 액정장치를 구비하는 표시장치에 관한 것이다.
현재 세계는, 소위 다중매체시대로 들어갔으며, 통신목적용 그림데이터를 교환하는 장치 및 장비가 세계에서 계속 증가하는 중요한 역할을 하고 있다. 이러한 추세에서, 액정장치는 얇고 휴대가능한 형태로 실현할 수 있고 또 감소된 비율로만 전력을 소비하기 때문에 주의를 끌고 있으며, 따라서 이러한 장치를 제조하는 산업은 반도체산업과 비교할 수 있는 주요 산업의 하나로서 성장하고 있다.
액정장치는 현재 10인지 정도의 작은 크기를 가진, 소위 노트북 사이즈 개인용 컴퓨터에 널리 사용되고 있다. 또한, 액정은 전형적으로 큰 디스플레이 스크린을 가진 가정용 텔레비전수상기와 전자워크스테이션의 디스플레이에 있어서의 중요한 역할을 할 것으로 예상된다. 그러나 큰 디스플레이 스크린은 높은 제조코스트를 초래하고, 이러한 큰 스크린을 구동하기 위하여 엄격한 전기적 요구조건을 만족시키는 것이 필요하다. 대체로 보아서, 액정표시패널의 제조코스트는 스크린의 크기의 자승 또는 3승에 비례한다고 한다.
따라서, 대안으로서, 소형의 액정패널을 사용해서 그위에 형상된 화상을 확대하게 되어 있는 프로젝션시스템이 제안되어 있다. 이러한 시스템은, 주로 우수하게 작동하고 또 저코스트로 제조할 수 있는 미소한 크기의 반도체디바이스의 최근의 개발로 인해 실현가능하게 되었다.
최근의 기술개발에 비추어, TFT를 가진 액정표시패널에 사용될 만족할 만한 구동전력이 공급되는 소형 TFT에 대한 요구가 증가되고 있다. 또한, 비결정Si 보다는 다결정Si를 사용하는 TFT가 널리 사용되고 있다. NTSC텔레비젼시스템에 사용되는 NTSC규격을 만족하는 해상도 레벨용의 영상신호는 고속처리능력을 필요로 하지 않는다. 따라서 TFT뿐만 아니라 시프트레지스터 및 디코더를 포함하는 주변회로의 성분도 또한 다결정Si로 만들 수 있어, 표시영역과 주변구동회로가 일체적으로 형성되는 액정표시장치를 제조할 수 있다.
그러나 다결정Si는 단결정Si 보다 성능이 떨어지므로, 예를 들면 시프트레지스터는 NTSC 규격이 요구하는 레벨보다 높은 해상도 레벨을 가진 텔레비젼수상기 또는, 소위 XGA 또는 SXGA급의 해상도를 가진 컴퓨터디스플레이를 실현하기 위하여 분리되어 설치된 복수의 그룹으로 분할되어야 한다. 이때, 표시영역내의 분리된 디바이스의 경계를 따라서 노이즈가 코스트로서 나타날 수 있어 해결해야 할 문제가 된다.
이 문제를 피하기 위한 시도로서, 높은 구동전위를 가진 단결정Si 기판을 구비한 표시장치가 단결정Si를 사용하는 상기 일체형의 표시장치를 대체하기 위하여 제안되었다. 이 표시장치의 주변구동회로의 트랜지스터의 구동전위는 만족할 만하기 때문에 디바이스를 분할하는 상기 기술은 여기서는 필요치 않으며, 따라서 노이즈 문제를 성공적으로 피할 수 있다.
그러나, 액정의 구동전압은 비교적 높기 때문에, 즉 트랜지스터는 대응하는 높은 저항전압을 표시해야 하기 때문에 화소사이즈를 감소시키기 위해서 공지된 액정표시장치에 대해서 끈질긴 도전이 있어 왔다.
또한, 이 장치의 라인과 배선이 감소된다면, 용량의 증가와 신호선의 저항 때문에 신호선의 시간상수 감소의 어려움이라고 하는 다른 문제가 발생하며, 이 문제는 소형화된 칩을 구비하는 액정표시장치를 실현하는 것을 어렵게 한다. 또한, 액정표시장치는 통상 큰 영상선용량을 표시하고 또 외부구동시스템용의 큰 구동전위를 필요로 한다는 다른 문제가 있으며, 이것은 또한 고속동작과 저제작코스트를 실현코자 하는 노력을 좌절시키고 있는 문제이다.
상술한 상황에 비추어, 본 발명의 목적은 감소된 화소사이즈와 감소된 신호선용량을 가진 액정표시장치를 제공하는데 있다. 이와 같은 표시장치는 소형화 된 칩을 가진 미세하게 선명한 화상을 표시할 수 있다.
본 발명의 다른 목적은 고속동작과 저제작코스트를 실현하기 위하여 감소된 영상선용량을 가지며 또 외부구동시스템을 위한 구동전위를 덜 필요로 하는 액정표시장치를 제공하는데 있다.
본 발명의 또 다른 목적은, 복수개의 주사선과 복수개의 신호선과, 주사선과 신호선의 교차점에 각각 배열되고 대응하는 신호선에 연결된 소스영역과 대응하는 주사선에 연결된 게이트영역과 트랜지스터의 드레인영역에 각각 연결된 화소전극을 지닌 트랜지스터를 구비한 액티브매트릭스기판에 있어서, 소스영역은 인접하여 위치된 각 쌍의 트랜지스터에 의해 공유되고 대응하는 주사선에 연결되는 것을 특징으로 하는 매트릭스기판을 제공하는 것이다.
본 발명의 또 다른 목적은 복수개의 주사선 및 복수개의 신호선과, 상기 주사선과 상기 신호선의 교차점에 각각 배열되고 대응하는 신호선에 연결된 소스영역과 대응하는 주사선에 연결된 게이트영역과 드레인영역에 각각 연결된 화소전극을 지닌 트랜지스터를 포함하는 액티브매트릭스기판과, 상기 액티브매트릭스기판에 대하여 대향위치에 배치된 대향기판과, 상기 액티브매트릭스기판과 상기 대향기판 사이의 공간에 채워넣은 액정물질을 구비한 액정장치에 있어서, 소스영역은 인접하여 위치된 각 쌍의 트랜지스터에 의해 공유되고 대응하는 신호선에 연결되는 것을 특징으로 하는 액정장치를 제공하는 것이다.
본 발명은 다음과 같은 이점을 가진다.
-이 장치의 각 쌍의 인접해서 위치한 화소스위치트랜지스터에 공통의 소스영역 및 공통의 소스전극 또는 공통의 드레인영역 및 공통의 드레인전극을 공유케 함으로써 강화된 집적도를 실현할 수 있어, 액정표시장치를 소형화할 수 있다.
-서로 다른 극성을 가진 MOS가 인접해서 배치될 때 필요로 하는 서로 다른 웰(well)을 격리하기 위한 영역을 형성할 필요가 없어지기 때문에 CMOS 형태의 화소스위치를 각 화소전극 밑에 배치하는 일이 없이 PMOS만을 가진 화소를 화소전극 밑에 그리고 NMOS만을 가진 화소를 화소전극 밑에 배치함으로써 더 강화된 집적도를 가진 MOS 트랜지스터를 달성할 수 있다. 그 결과, 화소의 크기를 감소시킬 수 있어, 칩의 감소된 사이즈로 인한 저코스트로 고선명도에 적합한 표시장치를 제공할 수 있다.
-신호선의 기생용량을 향상시킬 수 있다. 신호선의 용량은 주로 배선층의 용량과 소스전극과 그에 접속된 웰사이의 접합용량으로 구성되며, 이 접합용량은 소스영역의 표면적의 함수로서 정의된다. 따라서, 소스영역의 용량을 본 발명에 의해 현저하게 감소시킬 수 있다.
신호선의 용량은 감소되기 때문에 신호를 영상선에서 신호선에 전송하는데 필요한 시간은 고속구동동작을 실현하기 위하여 감소된다.
-칩의 사이즈는 영상신호를 영상선으로부터 신호선에 전송하는 트랜스퍼스위치는 본 발명에 의하여 소형화할 수 있기 때문에 영상선의 기생용량과 함께 더욱 감소시킬 수 있다. 따라서, 영상신호를 표시패널에 인가하기 위하여 드라이버에 필요한 전력을 절약할 수 있어 감소된 코스트에서 고속구동시스템을 실현할 수 있다.
-도 3에 표시한 한 쌍의 트랜지스터에 대해 nMOS의 단일 n+영역만이 필요하다. 이러한 구성에 의하여, 신호선의 기생용량을 크게 감소시킬 수 있다. 더 상세하게는, 신호선의 기생소스용량을 각 쌍의 트랜지스터에 공통소스를 공유시킴으로써 반쯤 감소시킬 수 있다. 또한 표시장치의 길이는 각 소스가 한쌍의 트랜지스터에 의해 공유될 때 신호선을 따라서 감소시킬 수 있어, 신호선을 짧게 할 수 있으며, 따라서 신호선의 저항과 용량을 감소시킬 수 있다. 따라서, 신호선의 신호기록 특성을 크게 향상시킬 수 있어, 미세하게 계조화된 신호기록동작을 실현할 수 있다. 또한, 본 발명에 의해 제조수율 및 제조효율을 현저하게 향상시킬 수 있어, 표시패널의 제조코스트를 낮출 수 있다.
-샘플링스위치를 향상된 신호기록특성과 신호선의 감소된 용량 및 저항의 결합된 효과로서 소형화할 수 있으므로, 아날로그신호용의 샘플링스위치의 소스전극에 접속된 영상신호선(영상선)의 용량이 감소되어, 주변회로의 부하와 전력소비율을 감소시킬 수 있게 되어 있다. 최종 결과는 저코스트에서 우수하게 작동하는 표시패널일 것이다. 상기 지적한 이점들을 표시패널이 많은 수의 화소로 이루어질 때 더욱 현저하고 효과적이 될 것이며, 따라서 고해상도를 달성할 수 있게 된다.
-상술한 구성은 TFT뿐만 아니라 기판에 직접 형성되는 pMOS트랜지스터 및/또는 nMOS트랜지스터에도 적용할 수 있다. TFT가 사용되면, CMOS트랜지스터가 화소스위치에 사용되는 경우에 비해서 크기를 감소시킬 수 있으므로, 신호선의 용량 및 저항을 현저하게 감소시킬 수 있어 크게 계조화된 신호기록동작에 적합한 뛰어난 성능을 가진 액정패널을 실현할 수 있다. 그러나, CMOS트랜지스터가 사용되는 경우와 달리, 화소스위치가 기판바이어스에 의해 영향을 받기 때문에 기록전압보다 높은 공급전압을 필요로 할 수 있으므로, 이 액정표시패널은 저전압구동에 적합할 수 있음을 알아야 한다.
도 1은 기초개념을 예시하는 본 발명의 제 1실시예의 개략회로도
도 2A, 2B, 2C, 2D, 2E, 2F는 도 1의 회로에 사용되는 타이밍차트
도 3은 본 발명에 의한 액정장치의 제 1실시예의 개략부분평면도
도 4는 도 3의 실시예의 4-4선 단면도
도 5는 본 발명에 의한 액정장치의 제 2실시예의 개략부분평면도
도 6은 본 발명에 의한 액정장치의 다른 실시예의 개략부분단면도인 동시에 그 제조공정의 단계를 예시하는 단면도
도 7은 본 발명에 의한 액정장치의 또다른 실시예의 개략부분단면도인 동시에, 그 제조공정의 단계를 예시하는 단면도
도 8은 본 발명에 의한 액정장치의 또 다른 실시예의 개략부분단면도인 동시에, 그 제조공정의 단계를 예시하는 단면도
도 9는 주변회로를 포함하는, 본 발명에 의한 액정장치의 실시예의 개략회로도
도 10은 본 발명에 의한 액정장치의 개략블록도
도 11은 동기회로를 포함하는, 본 발명에 의한 액정장치의 실시예의 개략회로도
도 12는 본 발명의 목적을 위해 사용할 수 있는 액정패널의 개략평면도
도 13A 및 13B는 본 발명에 의한 액정장치를 제조하는 데 사용되는 에칭동작의 수용성 및 비수용성을 결정하기 위한 그래프
도 14는 본 발명에 의한 액정장치를 구비한 액정프로젝터의 개략도
도 15는 도 14의 액정프로젝터내에 배치된 회로의 개략블록도
도 16A, 16B, 16C는 본 발명에 의한 프로젝션형 표시장치를 표시한 개략도
도 17A, 17B, 17C는 본 발명에 의한 프로젝션형 표시장치에 사용할 수 있는 2색미러의 스펙트럼반사특성을 표시한 그래프
도 18은 본 발명에 의한 프로젝션형 표시장치의 색분리/조명부의 개략도
도 19는 본 발명에 의한 액정패널의 개략단면도
도 20A, 20B, 20C는 본 발명에 의한 액정패널의 색분리 및 색합성의 기본원리를 표시하는 도면
도 21는 본 발명에 의한 액정패널의 확대개략부분평면도
도 22는 본 발명에 의한 프로젝션형 표시장치의 프로젝션광학시스템의 개략도
도 23은 본 발명에 의한 프로젝션형 표시장치의 구동회로시스템의 개략블록도
도 24는 본 발명에 의한 프로젝션형 표시장치의 표시스크린에 투사된 화상의 확대개략도
도 25는 본 발명에 의한 액정패널의 확대개략부분평면도
도 26은 본 발명에 의한 액정패널의 개략단면도
도 27A 및 27B는 본 발명에 의한 액정패널의 확대개략부분평면도 및 확대개략단면측면도
도 28은 마이크로렌즈를 구비한 공지된 투과형 액정패널의 확대개략부분단면도
도 29는 마이크로렌즈를 구비한 투과형 액정패널을 사용해서 실현되는 공지된 프로젝션형 표시장치에 의해 얻어지는 투사된 화상의 확대개략부분도
* 도면의 주요 부분에 대한 부호의 설명 *
1: 반도체기판2: 표시패널
3, 3': 드레인영역4: 게이트영역
5, 5': 소스영역7: 차광층
10, 1014, 1017: 소스전극11: 디코더
11, 1013, 1015, 1016, 1018: 드레인전극
12, 1001, 1003, 1019: 화소전극14, 611: 액정
15: 공통투명전극16: 공통전극기판(대향기판)
18: 화소19, 37: 표시영역
13, 20: 반사방지막21, 34: 수평시프트레지스터
22, 36: 수직시프트레지스터24: 투명대향전극
25: 액정층26: 액정소자
27: 신호트랜스퍼스위치33: 영상신호샘플링회로
40, 41, 42: 다이크로익미러43: 고반사경
46: 보호회로56: 표시부
57: 주변회로부8, 71: 광원
50, 81, 73, 75: 프레넬렌즈74: 색분리광학장치
78: 액정장치80: 투사렌즈
88: 제어보드93: 디코더
96: 외부장치101: A/D변환기
103: 메인보드104: 헤드보드
107~111: 절환트랜지스터115, 117: 액정요소
102, 103, 104, 105, 205, 206: 구동선
202: 공통소스207, 208: 반사전극
203, 204: 드레인25, 114, 116: 유지용량
621: 유리기판622: 블랙매트릭스
623: 색필터1005, 1006: NMOS트랜지스터
1022, 1023: PMOS트랜지스터
106, 1009, 1010, 1007, 1008: 게이트전극
1011, 1012, 1020: 게이트라인1017: 공통소스전극
1100, 1101, 1102, 1103: N형반도체영역
본 발명을 그의 바람직한 실시예를 표시하는 첨부도면을 참조해서 설명하지만, 본 발명은 결코 그에 한정되는 것이 아님을 알아야 한다.
본 발명에 의한 액정패널의 실시예는 다음 설명에서 반도체기판을 포함하지만, 투명유리기판 등의 몇몇 다른 기판도 또한 사용할 수 있다.
또한, MOSFET와 TFT가 다음 설명에서 액정패널의 절환소자로서 사용되지만, 다이오드 등의 두 단자 소자가 또한 사용될 수 있다.
아래에 설명하는 액정패널의 실시예는 가정용 텔레비젼세트, 프로젝터, 헤드장착디스플레이, 3차원화상비디오게임기, 랩톱컴퓨터, 전자노트북, 화상회의 시스템, 차량항해시스템 및 비행기의 계기패널 등에 적용할 수 있다.
[실시예 1]
이하, 이 발명의 첫 번째 실시예, 즉, 실시예 1을 도 1을 참조하여 설명하다. 이 실시예에 있어서 CMOS이동 게이트형 절환소자는 화소스위치용으로 사용된다.
도 1은 발명의 개념을 설명하는 개략회로도이며, 사실상 액정프로젝터용으로 전형적으로 사용될 수 있는 액정표시패널의 화소부의 일부에 상당하는 회로이다.
도 1을 참조하면, 신호선(101)과 (118), 화소부의 절환트랜지스터(107) 내지 (111), 액정요소(115)와 (117), 유지용량(114)와 (116), 구동라인(주사선)(102) 내지 (106), p-형영역(112)와 n-형영역(113)과 (119)가 도시되어 있다. 이 실시예에 있어서, 화소스위치는 pMOS트랜지스터(107)와 nMOS트랜지스터(108)의 결합에 의해서 형성된다.
도 2A내지 도 2F는 도 1의 회로에 사용되는 타이밍챠트이다.
도 2A내지 도 2F를 참조하면, 첫째로 화소스위치 트랜지스터(107)와 (108)를 통전하는 신호를 구동라인(102)과 (103)에 동위상으로 인가한다(도 2A와 도 2B 참조). 수평방향시프트레지스터를 연속적으로 구동하여 온-상태하의 신호선에 신호를 전송하여 유지용량(114)에 전하를 축적한다. 신호선(101)의 전위가 변경되도록 해서(도 2E 참조). 결과적으로, 액정요소(115)에 전압이 인가된다. 계속하여 신호선(118)의 전위를 변경시키고(도 2F참조), 변경하는 전위는 화소에 연속적으로 기록된다. 라인전체가 화소에 전위를 기록하는 동작이 끝나면, 구동라인(102)과 (103)은 단전되고 즉시 화소스위치트랜지스터(109)와 (110)에 통전하는 신호가 구동라인(104)와 (105)에 인가된다(도 2C와 도 2D 참조). 그 이후 변경하는 전위가 패널의 모든 화소에 기록될 때까지 각 라인에 대해 같은 주기가 반복된다. 다음에 상기 설명한 동작순서를 더 반복한다.
이 회로 구성의 특징적인 면은 트랜지스터(108)와 (109)와 같은 한 쌍의 인접하여 배열된 화소스위치트랜지스터는 공통소스전극을 공유한다는 것이다. 트랜지스터(108)와 (109)가 공통소스전극을 공유하는 경우 이 트랜지스터(107)와 (108)은 신호선(101)의 전위(A)가 기록되고 있을 때 ON상태이므로 유지용량(114)에 전위(A)가 기록된다. 그러나 트랜지스터(109)가 OFF상태이므로 유지용량(119)에는 기록되지 않는다.
도 3은 이 실시예의 장치의 개략평면도이고, 도 4는 도 3의 선(4-4)를 따라서 절단한 횡단면도이다.
도 3과 도 4를 참조하면, (1000)은 PWL영역을 표시하고 NMOS트랜지스터(1005)와 (1006)가 PWL(1000)내에 배열된다. 한편, PMOS트랜지스터(1022)와 (1023)은 N-웰에 또는 N-형기판상에 배열된다.
NMOS(1005)의 게이트전극(1009)는 게이트라인(1020)에 접속되며, 드레인전극(1013)은 배선층(도시안함)을 통해서 화소전극(1001)에 접속된다. 소스전극(1014)은 배선층(도시안함)에 의해서 형성된 신호선에 접속된다.
한편, NMOS(1006)의 게이트전극(1010)는 게이트라인(1021)에 접속되며, 드레인전극(1015)은 배선층(도시안함)을 통해 화소전극(1003)에 접속된다.
NMOS트랜지스터(1006)과 (1005)는 공통소스전극(1014)를 공유하는 것을 주의하라.
한편 PMOS(1022)의 게이트전극(1007)은 게이트라인(1011)에 접속되며, 드레인전극(1016)은 NMOS(1006)의 드레인전극(1015)은 접속되고 또한 배선층(도시안함)을 통해서 화소전극(1003)에 접속된다. 소스전극(1017)은 배선층(도시안함)에 의해서 형성된 신호선에 접속된다.
한편, PMOS(1023)의 게이트전극(1008)은 게이트라인(1012)에 접속되며, 드레인전극(1018)은 배선층(도시안함)을 통해 화소전극(1019)에 접속된다.
PMOS트랜지스터(1022)와 (1023)는 공통소스전극(1017)을 공유하는 것을 주의하라.
그러므로, 화소전극 아래에 위치한 NMOS만을 지닌 화소와, 화소전극 아래에 위치한 PMOS만을 지닌 화소를 나란히 배열하여, 화소전극 아래에 위치한 CMOS형 화소스위치를 각 화소에 제공하는 배열을 피함으로써 MOS트랜지스터를 촘촘하게 배열할 수 있어 고집적도를 달성한다. 이것은 다른 극성을 가지는 MOS트랜지스터가 나란히 배열될 때 필요하다고 여겨져왔던 다른 웰을 격리시키기 위한 영역을 제거함으로써 가능하게 되었다. 결국, 각 칩과 각 화소를 함축적으로 소형화 하여 저가의 고선명도형 표시장치를 실현한다.
또한, NMOS트랜지스터(1005)와 (1006)는 공통소스전극(1014)를 공유하고 PMOS트랜지스터(1022)와 (1023)는 공통소스전극(1017)을 공유하여 고집적도를 허용한다. 이것에 대해 도 3의 선(4-4)을 따라서 절단한 횡단면도를 표시하는 도 4를 참조하여 설명한다. 도 4에서 표시하는 바와 같이, NMOS트랜지스터(1005)와 (1006)은 PWL(1000) 내부에 배열되고, 공통소스전극(1004)를 공유한다. 각 NMOS의 소스/드레인영역에는 고농도 n-형 반도체영역(1100),(1101),(1102)과 저농도n-형 반도체영역(1103)이 있다. 소스의 방전전압과 드레인의 방전전압은 저농도영역에 배열됨으로써 향상될 수 있다. 마스크오프셋, DDD 또는 측벽 LDD 등과 같은 적합기술이 저농도영역을 형성하는데에 사용될 수도 있다.
공통소스영역을 사용했을 때와 사용하지 않았을 때를 도 4의 횡단면도를 참조하여 비교한다. 예를 들면, 저농도영역(1103)과 고농도 n-형영역(1101)이 각각 2㎛와 4㎛의 폭을 가지며, 접촉사이즈는 2㎛이고 LOCOS의 다비아스 절연폭이 또한 2㎛인 경우, NMOS(1005)의 게이트(1009)와 NMOS(1006)의 게이트(1010)은,
2+4+2=8㎛(공통소스영역을 사용할 때)이고
2(저농도 n-형영역)
+4(고농도 n-형영역)
+2(디바이스절연영역)
+4(고농도 n-형영역)
+2(저농도 n-형영역)=14㎛(공통소스영역을 사용하지 않을 때)이다.
따라서, 공통소스영역을 사용할 때의 사이즈는 6㎛가 감소된다. 유사하게, 중통소스 영역은 PMOS에 공유된다.
또, 이 실시예는 신호선의 기생용량을 줄일 수 있다. 각 신호선의 용량은 주로 배선층의 용량과, 신호선에 접속된 소스전극과 웰사이의 접합용량으로 구성되어 있다. 접합용량은 소스영역의 면적의 함수로서 대략 결정되고, 그러므로, 본 발명에 의하면, 소스영역의 용량 8㎛와 14㎛의 상기 값으로부터 알려진 비교장치의 대응하는 소스영역의 용량의 8/14=57%일 것이다.
신호선의 용량의 절반이 소스영역의 접합용량인 경우, 본 발명은 신호선의 용량을 알려진 비교장치의 신호선의 용량의 약 85%로 줄일 수 있다.
감소된 신호선용량은 영상선으로부터의 영상신호를 신호선으로 전송하기 위해 요구되는 시간을 차례로 감소시킬 수 있어 표시패널의 고속구동 동작을 실현한다. 부가적으로 영상선으로부터의 영상신호를 신호선으로 전송하기 위해 사용되는 전송스위치의 부피를 감소시킬 수 있어, 결과적으로 칩사이즈와 영상선 그 자체의 기생용량을 감소시킨다. 결국, 표시패널에 영상신호를 인가하기 위해 요구되는 구동기의 전력을 감소시킬 수 있어 구동시스템의 고속동작을 저가로 실현한다.
도 3에서 표시하는 바와 같이, 단일 n+영역만이 한쌍의 nMOS트랜지스터에 사용된다.
상기 설명한 배열로, 신호선의 기생용량은 크게 감소될 수 있다. 보다 구체적으로 신호선의 소스영역은 한쌍의 트랜지스터에 하나의 공통소스전극을 사용함으로써 공통소스전극에 연결된다. 또, 각 신호선의 길이는 공통소스전극을 사용함으로써 감소할 수 있어, 표시패널의 신호선의 전체 길이 그러므로 신호선의 전체 용량은 함축적으로 감소될 수 있어 신호선의 전체 저항을 감소시킨다. 따라서, 신호선의 신호기록특성은, 상당히 향상될 수 있어 세밀하게 계조화된 신호기록동작을 실현한다. 부피가 감소한 칩의 사용은 높은 제조수율과 고제조효율을 보장하여 결과적으로 이 발명에 따른 표시패널의 제조가격을 낮춘다. 축소된 칩에 부가하여, 샘플링스위치는 향상된 신호기록특성과 신호선의 감소한 용량과 저항을 결합한 효과로서 축소될 수 있어 샘플링스위치의 소스전극에 접속된 아날로그신호를 운반하기 위한 영상신호선(영상선)의 용량을 줄여서 주변회로의 부하와 저력소모율을 차례로 줄인다. 최종적인 결과는 저가로 우수하게 동작하는 표시패널일 것이다. 상기 지적한 이점은 표시패널이 더 많은 화소를 구비할 때 더 현저하고 효과적이어서 더 높은 해상도를 달성할 수 있다.
이하, 이 발명에 의한, XGA표준에 적합한 총 1024×768개 화소를 구비한 액정표시패널에 대하여 상세히 설명한다.
도 3을 참조하면, 한 화소는 치수화될 수 있어, 한쌍의 트랜지스터에 공통소스영역을 사용함으로써 20㎛제곱을 표시한다. 만약 공통소스영역이 사용되지 않으면, 화소는 23㎛제곱사각형을 표시한다. 그러면 신호선의 용량은, 소스커패시턴스와 라인커패시턴스는 각각 57%와 20/23으로 감소될 것이라는 사실의 점에서, 공통소스영역을 사용하지 않았을 때에서 15%가 감소될 것이다. 라인저항은 동일한 라인폭이 사용된다면 20/23나 약 13%로 줄게 되어 CR값은 25%만큼 줄어든다.
결국, 액정표시패널에서 화소에 의해 점유된 면적은, 공통소스영역을 사용하지 않을 때는 17.664mm×23.552mm이고, 공통소스영역을 한쌍의 트랜지스터에 사용할 때는 15.36mm×20.48mm 또는 전자의 3/4이다. 그러므로, 상기 지적한 바와 같이 본 발명의 이점을 분명하게 알 수 있으므로 본 발명은 향상된 해상도를 가진 액정표시판을 저가로 제공할 수 있다.
[실시예 2]
이 실시예는 화소스위치트랜지스터로 다결정이나 비결정질 실리콘으로 된 TFT(박막트랜지스터)를 구비한다.
도 5는 장치의 특징적인 면의 일부를 설명하는, 액정장치의 개략평면도이다.
도 5를 참조하면, 신호선(201)과, 한쌍의 화소 TFT의 공통소스영역(202)와 전극(1)(207)을 가지는 TFT의 드레인(203)과, 전극(2)(208)을 가지는 TFT의 드레인(204)와 한쌍의 구동선(주사선)(205)와 (206)을 표시하고, 구동선(205)은 (203)과 (202)를 구비한 TFT의 게이트라인에 대응하는 반면에 구동선(206)은 (208)과 (202)를 구비한 TFT의 게이트라인에 대응한다. (207)과 (208)은 각각 반사전극을 표시하고 전극(1)(207)을 드레인(203)에 접속시킨다.
이 실시예는 실시예 1과 대략 동일한 방식으로 구동된다. 특히, 구동선(205)은, 도 2A에서 구동선(102)에 대응하는 반면에 구동선(206)은, 도 2C에서 구동선(104)에 대응한다. 이 구동선(103)과 (105)은 이 실시예에서는 필요하지 않다.
상기 배열은 Si웨이퍼상에 직접 형성된 nMOS나 pMOS트랜지스터뿐만 아니라 TFT용으로도 사용할 수 있다.
이 실시예의 화소사이즈는 실시예 1의 화소사이즈 보다 좀 더 축소되며, CMOS트랜지스터는 화소스위치용으로 사용되며, 신호선의 저항과 커패시턴스를 좀더 내려서, 그 신호는, 감소한 가격으로 제조되어 매우 효율적으로 동작하는 액정표시판에 향상된 해상도로 쓰여진다.
실시예 1과 다르게, 이 실시예는, 각 화소스위치가 기판의 바이어스현상에 기인하기 때문에 신호기록전압을 초과하는 고전원전압에 의해서 특징 지우며 이 실시예는, 저전압액정구동모드에 적합해 질 수 있다.
이제는, 절환트랜지스터의 반도체층으로 폴리실리콘(다결정실리콘)을 사용하는 트랜스미션타입 액정장치를 준비하는 처리를 도 6을 참조함으로서 설명할 것이다.
첫째로는 붕소이온을 60KeV로 9×1012/cm2의 양만큼 n-형이나 p-형기판(201)의 일부에 주입하여 p-형웰영역(또는 n-형웰영역)(204)을 생산한다. 이온은, 좁은 범위에 부가적인 산소를 포함하는 표면에 약 840분 동안, 1150℃로 구동되고, 비록 상기 값은 변화될 수 있다. 그 다음에 패드산화막과 질화막은 형성되고 패턴화되어 필드산화막을 생성한다. 그 후에 질화막(150)과 산화막(111)은 화소영역에 형성되고 패턴화 된다(또는 산화막은 질화물막을 산화시킴으로서 형성할 수 있다.).
그후, 다결정(Si)을 침전시켜서, 화소부에 트랜지스터를 형성한다. 비록 어떤 다른 기술은 선택적으로 사용할 수 있지만, 예를 들면, 다결정(Si)의 침전물은 CVD장치에서 질소로 엷게 한 실란가스를 열로 분해함으로서 600℃ 내지 700℃에서 0.1 내지 1.0Torr의 감소한 압력하에서 50 내지 400nm의 두께로 형성될 수 있다. 다음에 레지스트를 적용하고 패턴화한다. 레지스트는 침전된 다결정(Si)을 형성화한 후에 제거된다. 게이트산화막(105)와 (160)은, TFT(박막트랜지스터)와 화소부용 주변회로 영역에 동시에 형성된다. 만약 적절하다면 상태의 어떤 다른 설정을 사용할 수 있지만, 산화는 TFT영역에서 다결정(Si)의 핵크기를 증가시키기 위하여 산호를 포함한 표면에 1150℃로 바람직하게 행한다. 예를 들면 산화는 산소표면이나 산소와 수소의 혼합가스에서 850℃와 1200℃ 사이의 온도에서 바람직하게 행한다. 아직 선택적으로 NSG 침전의 형성된 막은 사용된다. 그후에, 다결정(Si)(106)과 (206)의 침전은, 주변회로부와 이온이식에 의해서 형성된 화소부에서 게이트전극과 소스/드레인영역을 위하여 형성된다. 예를 들면 nMOS소스/드레인영역(103),(203b)는 95KeV로 5×1015/cm2의 양만큼 형광물질이온의 주입에 의해서 형성되며, pMOS소스/드레인영역은 100KeV로 3×1015/cm2의 양만큼 BF2이온의 주입에 의해서 형성된다. 이 처리시, 누출전류는 NLD나 PLD에 의해서 저집적영역(107), (203a)을 형성함으로써, 바람직하게 억제된다. 다음에, 내부층 절연막(110)을 BPSG(붕소-인광물질규산염 글라스), NSG(불순물을 첨가하지 않은 규산염 글라스)나 PSG(인규산염글라스)로 일반적으로는 약 600nm의 두께로 형성한 후에, 막은 접촉홀을 위해 패턴화되고 다음에 배선층을 형성한다. 이 실시예에 있어서, Al와이어(108)는, 방해금속으로 Tin을 사용함으로서, 0.5 내지 2%의 집중으로 실리콘을 첨가하여 사용된다. 비록 어떤 다른 알루미늄합금 W, Ta, Ti, Cu, Cr, Mo이나 그들중에 일부의 규산화물을 선택적이고 적절하게 사용하지만, 이것은 반도체용과 전극으로 TFT처리용으로 일반적으로 사용되는 물질이다. 전극층을 패턴화한 후에, 다른 내부층주입막(601)을 형성하고, 에칭마스크를 패턴화하는 이 막의 뒷면에 배열한다. 후에 Ti막(602)은 빛차단막으로 덮으므로서 침전되고 다음에 형상화 된다. 그후에, 절연막(109)을 형성하여, 암모니아 가스나 N2O가스와 실란가스의 혼합가스를 분해하고, 200℃와 400℃ 사이의 온도에서 침전물을 형성함으로서 용량을 생산한다. 다음에 다결정실리콘은, 수소가스나 질소가스와 같은 비활성기체와 수소의 혼합가스에서 350℃ 내지 500℃로 10 내지 240분 동안 실리콘을 열처리함으로서 수소와 화합시킨다. 관통홀을 형성한 후에, ITO전극(508)은 투명한 전극으로 형성된다. 그 후에 액정은 전극과 대향전극 사이로 흐른다. 그리고 뒤쪽 부분은 화소부 밑의 산화막으로 부식된다.
이하, TFT용의 저온 폴리실리콘을 이용한 액정장치의 제조방법에 대해 도 7을 참조해서 설명한다.
먼저, 유리기판(111)을 버퍼산화처리한 후, 그 위에 통상의 LPCVD 기술에 의해 50nm 두께의 a-Si막 퇴적층을 형성한다. 그후, KrF 엑시머레이저를 조사하여 다결정실리콘층(103)을 형성하고, 산화막(105)을 10~100nm 두께로 형성하여 게이트산화막으로 하고, 게이트전극(106)을 형성한 후, 이온주입에 의해 소스1드레인영역(152, 103, 107)을 형성한다. 예를 들면, 질소 분위기 중에서의 어닐링에 의해 불순물을 활성화한 후, 500nm 두께의 절연막(110)을 형성한다. 이어서, 패턴화에 의해 콘택트홀을 형성하고 배선층(108a),(108b)을 형성한다. 구체적으로는, 스퍼터링에 의한 퇴적에 의해 배선층(108a)용의 TiN막을 형성한 후, 마찬가지로 스퍼터링에 의한 퇴적에 의해 배선층(108b)용의 Al-Si막을 형성하고, 이들 2개의 배선층을 동시에 패턴화한다.
이어서, 스퍼터링에 의해 차광막으로서의 Ti막(602)을 퇴적한 후 패턴화한다. 그후, 절연막(109)을 형성하고, 암모니아 가스 또는 N2O가스와 실란가스와의 혼합가스를 분해하여 200~400℃의 온도에서 퇴적층을 형성함으로써 용량을 형성한다. 다음에, 수소가스 또는 수소가스의 질소가스 등의 불활성가스와 혼합가스중, 350~500℃에서 10~240분간 열처리 해서 다결정실리콘을 수소화 처리한다. 관통구멍을 형성한 후, 투명전극으로서 ITO전극(508)을 형성한다. 그후, 이 투명전극과 대향전극 사이에 액정(611)을 붓는다. 대향전극은, 예를 들면 유리기판(621)상에 블랙매트릭스(622), 색필터(623), ITO투명공통전극(624), 보호막(625) 및 배향막(626)을 형성하여 제작한다.
[실시예 3]
도 8은 본 발명에 의한 전형적인 액정패널의 개략단면도이다.
도 8에 있어서, 반도체기판(1)과, 트랜지스터의 드레인영역(3),(3'), 게이트(4) 및 소스영역(5),(5')을 따라, p형웰(2) 및 n형웰(2')이 도시되어 있다.
도 8에 도시한 바와 같이, 표시영역의 트랜지스터에 20~35V 사이의 고전압을 인가하고 있으므로, 소스1드레인층은 정렬되지 않고 게이트로부터 오프셋되고, 이들 사이에 저농도 n층(3')과 저농도 p층(5')이 배열되어 있다. 이때의 오프셋량은 0.5~2.0㎛인 것이 바람직하다.
한편, 주변회로의 일부가 도8에 도시되어 있다. 이 부분에 있어서 소스1드레인층과 게이트가 정렬되어 있는 것을 알 수 있다.
이상에서는 소스1드레인층의 오프셋을 특정예에 대해 설명하였으나, 이를 변형해서, 게이트 길이를 최적화하여 그 자체가 내압에 적합하도록 해도된다. 한편, 게이트는, 1.5~5V에서만 구동되는 논리형 회로이기 때문에 트랜지스터의 크기를 축소함과 동시에 이들 트랜지스터의 구동효율을 향상시키기 위하여 상기 주변회로의 도시된 부분에 있어서의 소스/드레인층과 정렬시킨다.
기판(1)은 p형 반도체 재료로 이루어져 최저전위(통상접지전위)를 보인다. 화소에 인가해야 할 20~35V 사이의 전압도 표시영역내의 n형웰에 인가되는, 반면, 1.5~5V 사이의 논리구동전압은 주변회로의 논리부에 인가된다. 이 구성에 의하면, 장치를 각 전압에 대해서 최적으로 작동시킬 수 있으므로, 칩크기를 감축할 수 있을 뿐만 아니라 화소를 고속으로 구동하여 고화질의 화상을 표시하는 것이 가능하다.
또한, 도 8에는, 필드산화막(6), 화소전극(12)을 따라 각각의 데이터라인에 접속된 소스전극(10) 및 각각의 화소전극에 접속된 드레인전극(11)이 도시되어 있다.
(7)은 표시영역과 주변영역 양쪽을 덮는, 예를 들면 Ti, TiN, W 또는 Mo로 이루어진 차광층이다. 도 8로부터 알 수 있는 바와 같이, 차광층은 화소전극과 드레인전극을 접속하는 영역을 제외한 표시영역 전체를 덮고 있는 반면, 비데오라인과 클록라인의 일부 등 라인용량을 크게 할 수 있는 영역으로부터는 제거되어 있고, 빛이 닿아 정교한 방법으로 회로의 동작 불량을 일으킬 수 있는 화소전극층판을 덮어 아무런 문제없이 고속으로 신호를 전송할 수 있도록 되어 있다.
(8)은 차광층(7) 밑에 배열되어, SOG에 의해 평활화 되어 있는 p-SiO층과, 이것을 덮고 있어 절연효과를 발휘하기 위한 다른 p-SiO층으로 이루어진 절연층이다. SOG를 이용한 평활화 작업 대신, p-TEOS막을 형성하고, 이 막을 p-SiO막으로 덮고, CMP처리에 의해 절연층을 처리하는 작업을 이용해도 된다.
(9)는 반사전극과 차광층 사이에 형성된 절연층이며, 이 절연층에 의해 반사전극의 전하유지용량이 형성된다. 큰 용량을 형성하기 위하여, SiO2층 대신에 사용할 경우 고투과성의 p-SiN 또는 Ta2O5층, 혹은 이것과 SiO2와의 다층 구조가 효율적이다. 차광층은, 예를 들면 차광층으로서의 Ti, TiN, Mo 또는 W로 이루어진 평활금속층상에 형성하고 500~5000Å의 막두께를 지닌 경우 효율적이다.
한편, 도 8에는, 액정물질(14), 공통투명전극(15), 공통전극기판(16)(대향기판), 고농도불순물영역(17),(17'), 표시영역(19) 및 반사방지막(20)도 도시되어 있다.
도 8로부터 알 수 있는 바와 같이, 트랜지스터 밑에 형성한 고농도불순물층(17),(17')은, 웰과 동일한 극성을 지니고, 웰의 내부 및 웰의 주위에 형성된다. 이러한 구성에 의하면, 웰의 전위가 저저항층의 형성에 기인한 소정의 레벨로 확실하게 유지되므로 고진폭신호를 소스에 인가할 경우 고화질의 화상이 표시될 수 있다. 또한, 필드산화막을 사이에 개재시킨 채로 n형웰과 p형웰 사이에 고농도불순물층(17),(17')을 형성함으로써, 통상의 MOS트랜지스터용의 필드산화막 밑에 통상 직접 설치되는 채널스톱층을 배치하는 필요가 없게 된다.
소스/드레인영역을 제작하는 공정중에 고농도불순물층을 형성할 수 있으므로, 마스크의 수 및 층형성을 위한 처리공정의 수를 감소할 수 있어 전체 제작비용을 낮출 수 있다.
도 8에 있어서(13)은 그곳에 배치된 액정의 굴절률을 고려해서 계면반사율을 저감시키기 위하여 공통투명전극과 대향기판 사이에 배치된 반사방지막이다. 절연막은 대향기판 보다도 또한 투명전극 보다도 낮은 굴절률을 지니는 것이 바람직하다.
도 8에 있어서는 p형 반도체기판(1)을 사용했으나, 기판은 n형 반도체 재료로 형성해도 된다. 웰영역(2)은 웰영역(2')과 반대의 도전형으로 되어 있으므로, 도 8의 웰영역(2)은 p형 웰영역(2')은 n형이다. p형 및 n형 웰영역(2),(2')은, 반도체기판(1) 보다도 높은 농도레벨로 불순물이 주입되어 있는 것이 바람직하므로, 반도체기판(1)의 불순물 농도가 1014~1015(cm-3)이면, 웰영역(2)의 불순물 농도는 1015~1017(cm-3)인 것이 바람직하다.
소스전극(10)은 표시신호가 송신되는 각각의 데이터라인에 접속되어 있는 반면, 드레인전극(11)은 각각의 화소전극(12)에 접속되어 있다. 예를 들면 Al, AlSi, AlSiCu AlGeCu 또는 AlCu로 이루어진 배선을 전극(10),(11)으로 사용하여, 적당한 콘택트를 확보할 수 있으며, 전극(10),(11) 밑에 Ti 및 TiN으로 이루어진 배리어금속층을 이용해서 저감된 콘택트저항을 형성하는 것이 가능하다.
화소전극(12)은 예를 들면 평활면을 형성 가능한 고반사성 재료로 형성하고, 화소전극용으로 이용가능한 재료로서는, Cr, Au 및 Ag뿐만 아니라, 통상 배선용으로 사용되는 Al, AlSi, AlSiCu, AlGeCu 및 AlC 등을 들 수 있다. 바람직하게는, 밑에 있는 절연층의 표면과 화소전극(12)의 표면은 화학/기계적연마(CMP)에 의해 처리하여 그들의 평활성을 향상시킨다.
도 9는 전술한 바와 같은 구성을 지닌 액정표시패널로 이루어진 액정표시장치의 개략적 회로도이다.
도 9에 있어서는, 수평시프트레지스터(21), 수직시프트레지스터(22), n-채널 MOSFET(23), p-채널 MOSFET(24), 유지용량(25), 액정소자(26), 신호트랜스퍼스위치(27), 리세트스위치(28), 리세트펄스입력단자(29), 리세트전원단자(30) 및 영상신호입력단자(31)가 도시되어 있다.
도 9에 있어서의 유지용량(25)은 화소전극(12)과 도 8의 공통투명전극(15) 사이에 각각의 신호를 유지하기 위한 것이다. 기판의 전위는 웰영역(2)에 인가한다.
이 예에 있어서 행방향의 투과게이트는, 제1행상의 각각의 p-채널 MOSFET(24) 윗쪽에 n-채널 MOSFET(23)가 위치되고, 역으로 각각의 n-채널 MOSFET(2) 윗쪽에 p-채널 MOSFET(24)가 위치되도록 구성되어 있다. 표시영역의 주변부에서 스프라이프형상의 웰이 전원라인과 접촉하고 있을 뿐만 아니라, 표시영역내에 미세한 전원라인을 형성하여 타이트한 콘택트를 확보하는 것이 필요하다.
또, 여기서, 웰이 저항의 안정성을 표시장치의 동작에 매우 중요하다. 따라서, 이 예에 있어서, 표시영역내의 n웰의 콘택트의 수나 콘택트 면적이 p웰의 콘택트의 수나 콘택트 면적 보다도 크게 되어 있다. p웰이 p형 기판상에 일정한 전위로 유지되므로, 기판은 저저항체로서 중요한 역할을 한다. 이와 같이 해서, 섬과 같이 배열된 n웰의 성능이 소스와 드레인의 입출력 신호에 의해 심하게 변동하는 한편, 이러한 변동은, 상부 배선층과의 콘택트의 수를 증가시키므로서 방지되어 액정패널의 화면상에 고화질의 화상표시를 가능하게 할 수 있다.
영상신호(통상 비데오신호 및 펄스변조디지탈신호를 포함함)를 영상신호입력단자(31)에 인가해서 신호트랜스퍼스위치(27)를 온·오프절환하여, 수평시프트레지스터(21)로부터의 펄스에 따라 데이터라인에 출력한다. 수직시프트레지스터(22)는, 선택된 행의 n-채널 MOSFET(2)의 게이트에는 높은 펄스를, 해당 행의 p-채널 MOSFET(24)의 게이트에는 낮은 펄스를 인가한다.
이상 설명한 바와 같이, 화소부의 각 스위치는, 단결정 CMOS투과 게이트에 의해 구성되어, 화소전극상에 기록되는 신호가 MOSFET의 역치에 의존하지 않으므로 소스신호를 제한없이 기록할 수 있다고 하는 이점이 있다.
또한, 상기 스위치는 단결정트랜지스터로 형성되므로, 폴리실리콘TFT의 결정입자의 경계영역상에 어떠한 동작의 불안정성도 보이지 않아, 신뢰성 있고 안정한 고속구동동작을 실현할 수 있다.
이하, 상기 표시패널의 주변회로에 대해 도 10을 참조해서 설명한다.
도 10은 주변회로의 개략적 블록도이다.
도 10에 있어서는, 레벨시프트회로(32), 영상신호샘플링회로(33), 수평시프트레지스터(34), 영상신호입력단자(35), 수직시프트레지스터(36) 및 표시영역(37)이 도시되어 있다.
상기 회로구성에 의하여, 수평 및 수직시프트레지스터를 포함하는 논리회로를 1.5~5V의 저전압으로 구동할 수 있어, 영상신호 진폭에 관계없이 신속한 저전압동작을 실현할 수 있다. 수평 및 수직시프트레지스터 양자는, 선택스위치에 의해 반대방향으로 주사 가능하므로 패널에 어떠한 변형도 필요로 하지 않아 그 자체로 광학계의 위치배열에 적합하고 나아가서는 다른 제품에도 적합하여, 이러한 제품의 제조비용의 점에서 특히 패널의 큰 이점으로 된다.
도 10에 있어서의 영상신호샘플링스위치(33)는 단극성트랜지스터로 구성되어 있으나, 다른 디바이스로 구성하여 CMOS투과게이트에 의해 모든 신호선에 입력영상신호를 기록하도록 해도 된다.
CMOS투과게이트를 이용할 경우, 이들의 동작은, 게이트의 중첩용량과 소스1드레인영역의 중첩용량간의 차 뿐만 아니라 NMOS게이트의 면적 및 PMOS게이트의 면적에 따라 영상신호에 의해 변동될 수 있다. 그러나, 이러한 문제는, 각각의 신호라인에 대해서 대응하는 극성의 샘플링스위치(33)의 MOSFET의 게이트 길이의 절반과 동등한 게이트 길이를 지닌 MOSFET의 소스 및 드레인을 접속하고 반대상의 펄스를 인가함으로서 방지가능하여 신호라인상에 영상신호를 기록할 수 있다. 이러한 구성에 의하면, 표시패널의 화면상에 보다 고화질의 화상을 표시할 수 있다.
이하, 영상신호와 샘플링펄스를 정확히 동기시키는 방법에 대해 도 11을 참조해서 설명한다. 이 목적을 달성하기 위하여 샘플링펄스의 지연량을 변화시킬 필요가 있다.
도 11은 동기의 관점에서 영상신호와 샘플링펄스 사이의 관계를 예시하는 동기회로로 구성된 액정장치의 회로도이다.
도 11에 있어서는, 펄스지연인버터(42), 이들 펄스지연인버터 중 하나를 선택하는 스위치(43), 제어된 지연량을 지닌 출력용의 출력단자(44)(OUT B는 반대상출력, OUT는 동일상출력을 나타냄), 용량(45) 및 보호회로(46)가 도시되어 있다.
SEL 1(SEL 1B) 내지 SEL 3(SEL 3B)의 어느 것인가의 조합을 사용해서, 샘플링펄스를, 선택된 번호의 지연인버터(42)에 통과시킬 수 있다.
표시패널내에 내장된 동기회로에 의해, 표시패널의 적색, 녹색 및 청색의 3개의 패널용의 지연량의 점에서 지그에 기인하는 몇몇 이유로 외부에서 인가된 펄스의 대칭성이 손상된 경우, 이 대칭성은 상기 선택스위치에 의해서 회복할 수 있으므로, 고주파대역에서의 펄스의 상변이에 의한 적·녹·청색의 색붕괴가 없는 선명한 화상을 표시할 수 있다. 또한, 지연량은, 해당된 다이오드에 의해 측정된 온도 및 기억된 기준표를 이용한 온도보정에 의해 조절할 수 있다.
이하, 본 발명에 의한 액정표시장치의 액정패널에 대해서, 구성성분 및 액정물질의 점에서 설명한다. 도 8의 플랫액정패널은, 대향기판으로 구성되고, 그외 공통전극기판(16)은 해당 기판(16)의 표면에 배치된 공통투명전극(15)과의 계면에서의 반사를 방지하기 위하여 울퉁불퉁하게 형성되어 있다. 상기 공통전극기판(16)의 대향면에는 반사방지막(20)이 형성되어 있다. 이들 구성성분은, 표시화상의 콘트라스를 향상시키기 위하여 미세한 모래로 연마해서 울퉁불퉁한 형상으로 형성해도 된다.
폴리머네트워크액정(PNLC)을 이 패널의 액정에 이용하고, 이 폴리머네트워크액정으로서 폴리머디스퍼션액정(PDLC)을 사용해도 된다. 폴리머네트워크액정은, 액정용액과, 중합성모노머 또는 올리고머를 준비하여, 공지의 기술에 의해 셀내에 주입한 후, 액정과 폴리머를 UV중합에 의해 상분리하여 액정내에 폴리머네트워크를 형성하는 중합상분리 기술에 의해 생성할 수 있다. PNLC는 액정을 다량(70~90중량%) 함유한다.
높은 이방성굴절률(n)을 지닌 네마틱액정을 이용할 경우 PNLC에 있어서의 광의 산란을 저감할 수 있다. 또, 높은 이방성 유전률(ε)을 지닌 네마틱액정을 이용하는 것에 의해서는 저전압 구동이 가능해진다. 인접한 매시의 중심간의 거리를 환산해서 표현된 폴리머네트워크의 크기가 1~1.5(㎛)일 경우 화상표시를 위한 샤프한 콘트라스트를 얻기에 충분하도록 광의 산란을 강하게 할 수 있다.
이하, 패널의 구성과 실링배열과의 관계에 대해 도 12를 참조해서 설명한다.
도 12는 실링배열을 예시한 표시패널의 개략적 평면도이다.
도 12에 있어서는, 실링부재(15), 전극패드유닛(52), 클록버퍼회로(53) 및 증폭기(54)가 도시되어 있고, 증폭기는 패널의 전기테스트용으로 이용되는 출력버퍼로서 동작한다. 또한 대향기판과 동일한 전위를 보이는 Ag페이스트부(55), 표시부(56) 및 예를 들면 SR 등의 디바이스로 이루어진 주변회로부(57)도 도시되어 있다.
도 12로부터 알 수 있는 바와 같이, 전체의 칩크기를 줄이기 위하여 실(seal)의 내부와 외부의 양쪽에 회로가 배열되어 있다. 패드는 모두 패널의 측면에 배열되어 있으나, 이들은 고속클록을 효율좋게 조작하기 위하여 패널의 정상면 또는 바닥면, 혹은 패널의 이들 두면 이외의 2이상의 부분에 배열해도 된다.
Si기판을 사용해서 액정장치를 제작할 때, 기판의 전위가 변동하여, 프로젝터로부터 방출된 광의 강력한 빔이 기판의 한쪽 이상의 측벽에 충돌하면 패널의 동작불량을 일으킬 수 있다. 따라서, 패널의 정상면 또는 측면에서의 주변회로부를 차광가능한 기판홀더의 형태로 실현하는 것이 고도로 바람직하다. 기판, Si기판의 뒷면상에, 높은 열전도도를 지닌 접착제에 의해 해당기판에 부착한 Cu 등의 높은 열전도도를 지닌 금속판을 설치하여, 이 금속판을 홀더로서 작용시키는 것도 바람직하다.
본 발명에 의한 액정표시장치의 화소전극은 반사형전극의 형태로 실현해도 된다. 이 경우, 전극의 표면은 화학·기계적연마(CMP)에 의해 연마하여 전극표면을 울퉁불퉁함이 없이 거울처럼 빛나게 하는 것이 바람직하다. 연마작업 이전에 행해야 할 금속판의 패턴화 공정을 포함한 통상의 연마처리와 달리, 화학·기계적연마 기술은, 절연영역에 전극패턴을 위한 에칭에 의해 전극형성용 홈을 형성하는 공정과, 금속막을 형성하는 고정과, 전극패턴 이외의 절연영역의 모든 부분의 금속을 제거하는 공정과, 전극패턴 이상의 금속을 연마해서 절연영역과 동일한 높이로 하는 공정을 구비한다. 그러나, 이 기술을 사용할 경우, 거기에 형성된 배선을 해당영역의 다른 부분보다도 폭이 훨씬 크므로, 상기 배선상에 폴리머가 퇴적될 수 있어 통상의 에칭설비를 사용할 경우 에칭공정중에 패턴화작업을 방해할 수도 있다.
이러한 문제를 고려해서, 본 발명의 발명자들은 종래의 산화막형(CF4/CHF3) 에칭작업의 에칭조건을 연구하였다.
도 13A 및 도 13B는 종래의 에칭공정의 효과와 본 발명의 목적을 위해 사용가능한 에칭공정의 효과를 표시한 그래프이다.
도 13A는 1.7Torr의 전체압력을 사용하는 종래의 에칭공정의 효과를 예시한 것이고, 도 13B는 본 발명의 목적을 위해 설계된 1.0Torr의 전체압력을 사용하는 에칭공정의 효과를 예시한 것이다.
종래의 방법의 조건하에서 쉽게 퇴적가능한 CHF3가스의 농도를 감소시킴으로써 폴리머퇴적을 감소시키는 동안, 레지스트에 비교적 가깝게 위치된 패턴의 위치적 불일치와 레지스트로부터 멀리 위치된 패턴의 위치적 불일치가 현저하게 증가하여 해당 에칭공정을 실행할 수 없게 되는 것을 알 수 있다.
한편, 본 발명의 목적을 위해 설계된 에칭공정에 의하면, 압력이 1Torr 미만으로 될 때까지 서서히 감소될 경우 부하효과를 상당히 억제할 수 있고, 또 CHF3는 사용하지 않고 CF4만을 사용함으로써 현저한 에칭효과를 얻을 수 있다는 것을 알 수 있다.
또한, 화소전극영역에 실질적으로 레지스트가 존재하지 않는 반면, 주변영역은 레지스트에 의해 점유되는 것도 발견하였다. 따라서, 화소전극과 같은 형상을 지닌 더미화소를 표시영역의 주변영역에 형성하지 않는 한 주변영역에서 어떠한 구조가 생성되는 것은 실질적으로 불가능하다.
이러한 구성에 의하면, 공지의 비교가능한 표시장치에서 전형적으로 관찰되는 실링부재 또는 주변영역과 표시부간의 단차가 제거되어, 이 장치의 갭이 정확한 크기로 되므로 전체표면영역에 균일한 압력을 가하는 동시에 액정의 불균일한 주입을 감소하게 되어, 그 결과, 고화질의 화상을 표시가능한 액정표시장치를 고수율로 제조할 수 있다.
이하, 본 발명에 의한 반사형 액정패널에 사용가능한 광학계에 대해 도 14를 참조해서 설명한다.
도 14는 본 발명에 의한 반사형 액정패널에 사용되는 광학계의 개략적 측면도이다.
도 14에 있어서는, 광원(71), 광원(71)의 집광화상을 생성하는 집광렌즈(72), 프레넬렌즈(73),(75) 및 바람직하게는 다이크로익미러 혹은 회절 격자인 색분리광학장치(74)가 도시되어 있다.
광학계는 또한 광의 분리된 적색, 녹색 및 청색빔을 각각의 R,G 및 B패널로 인도하는 미러(76), 집속빔을 평행하게 함으로써 얻어진 광의 편행광선으로 패널을 조명하는 뷰렌즈(77), 반사형 액정장치(78) 및 위치(79)에 위치된 아이리스(도시생략)로 구성되어 있다. (80)은 투사렌즈, (81)은 예를 들면 투사광을 평행으로 하는 프레넬렌즈와 시야각을 수직·수평으로 확장하는 렌티큘러렌즈로 이루어진 2중층 구조의 화면이다.
도 14에는 단색의 싱글패널만이 간략화를 위해 도시되어 있으나, 마이크로렌즈어레이가 반사패널의 표면에 형성되어 광의 서로 다른 입사광선을 각각의 화소영역에 충돌시킬 경우 3개의 패널 대신에 싱글패널구성을 사용하는 것도 가능함을 알 수 있더라도, 실제로는 3원색의 총 3개의 패널이 설치되어 있다.
액정장치(78)의 액정층에 전압을 인가하면, 입사광이 화소에 의해 규칙적으로 반사된 후, 위치(79)에 위치된 아이리스를 통과하여 화면(81)상에 투사된다.
한편, 전압을 액정층에 인가하지 않고 해당 액정층이 산란상태일 경우 반사형 액정장치(78)에 충돌하는 입사광이 등방적으로 산란되므로, 위치(79)에 위치된 아이리스의 개구를 향하는 광의 산란광선을 제오하고 입사렌즈(80)에 광이 충돌하지 않게 되어, 결과적으로 표시화면이 균일하게 어두운 암상태를 유지한다.
이상의 광학계의 설명으로부터 알 수 있는 바와 같이, 편광판이 필요하지 않고, 신호광이 투사렌즈에 충돌하기 전에 고반사율을 지닌 화소전극의 전체표면에 의해 반사되므로, 상기 표시패널은 공지된 비교가능한 표시패널 보다도 2~3배의 휘도를 제공할 수 있다. 이 예에 있어서는 대향기판의 표면 및 그의 계면상에 반사방지 대책을 취하고 있으므로 광의 노이즈성분을 최소화하여 고콘트라스트 표시가 가능해진다. 또한 광학소자(렌즈, 미러 등) 전체의 소형화가 가능해져 패널의 치수 감축에 적합하므로 표시장치의 제조비용 및 중량을 저감할 수 있다.
색의 불균일 또는 변동 및 이 색의 불균일 및 변동에 기인한 표시화면상의 휘도와, 광원의 휘도를 광원과 광학계 사이에(플라이아이렌즈형 또는 막대형) 인티그레이터를 삽입함으로써 제거할 수 있다.
도 15는 패널 이외의 주변전기회로의 개략적 블록도이다.
도 15에 있어서는, 램프용의 광원과 패널 및 신호처리회로를 구동하기 위한 시스템전원으로 이루어진 전원유닛(85), 플러그(86), 램프의 비정상온도를 검출하는 램프온도센서(87), 비정상온도를 보이는 램프를 비통전시키는 제어보드(88) 및 램프 이외의 고장디바이스를 비통전시키는 필터안전스위치(89)가 도시되어 있다. 예를 들면, 장치의 고온램프수납상자를 개방하기 위한 시도는, 이 시도를 방지하기 위해 설치된 안전책 때문에 실패하게 된다. 또한, 도 15에 있어서는, 스피커(90), 3-D음향 및 서라운드 음향효과용의 내장프로세서를 설치가능한 오디오보드, 익스텐션보드(92) 또는 S단자, 복합화상 및 음성에 대한 것을 포함한 신호를 제공하는 외부장치(96)에 접속된 입력단자를 구비한 익스텐션보드(1), 1개 이상의 적합한 신호를 선택하는 선택스위치(95) 및 튜너(94)도 도시되어 있다. 각 신호는 익스텐션보드(1)로부터 디코더(93)를 개재해서 익스텐션보드(2)로 전송된다. 익스텐션보드(2)는, 비데오레코더 및/또는 컴퓨터 등의 신호원을 분리하도록 접속된 Dsub 15 핀 단자를 구비하고, 스위치(100)를 개재해서 인가된 신호를 A/D변환기(101)에 의해서 디지털 신호로 변환된다. (103)은 주성분으로서 메모리와 CPU를 구비한 메인보드이다.
A/D변환된 NTSC신호는 메모리에 기억되어 있으므로, 보간에 의해 미싱신호가 발생될 수 있어 이들을 다수의 화소에 적절하게 할당하고, 이들 신호에 대해 감마변환에지강조, 휘도조정 및 바이어스조정 등의 액정장치에 적합한 처리작업을 행하면 된다.
NTSC신호 외에, 컴퓨터신호에 대해서는, 패널이 고해상도 XGA패널이고 VGA신호가 구비되어 있을 경우 해상도 변환 등의 처리작업을 행하면 된다. 메인보드는 화상데이터 처리작업 외에, 컴퓨터신호에 복수의 화상데이터 NTSC신호를 합성결합한다. 메인보드의 출력신호에 대해서는 직/병렬변환을 행하여, 노이즈의 영향을 덜 받는 형태로 해서 헤드보드(104)에 전송하고, 이 헤드보드(104)에서는, 일단 해당 신호를 재차 직/병렬변환 및 D/A변환한 후, 증폭기를 개재해서 패널의 비데오라인의 수에 따라 패널(105),(106),(107)상에 기록한다. (102)는 TV디스플레이와 같은 간단한 방법으로 컴퓨터 디스플레이를 조작가능하게 하는 원격제어패널이다.
[실시예 4]
본 실시예는 마이크로렌즈가 설비된 액정장치(패널)를 구비한 소위 싱글패널형 풀컬러디스플레이 장치이다.
본 출원의 출원인은, 일본국 특원평 9-72646호에 있어서, R,G,B화소의 모자이크구성이 시청자에게 현저하여, 공지의 마이크로렌즈를 지닌 표시패널의 화면상에 표시된 화상의 화질이 열화되는 문제점을 해소하기 위한 신규의 표시패널을 제안한 바 있다. 상기 일본국 특원평 9-72646호에 제안된 표시패널은, 화소유닛의 세트를 소정피치로 배열함으로써 얻어진 화소유닛어레이와, 복수의 마이크로렌즈를 구비하고 있고, 상기 각 화소유닛은 제 1컬러, 제 2컬러 및 제 3컬러의 3색의 화소를 지니며, 그중 제 1 및 제 2컬러화소는 제 1방향으로 배열되어 있고, 제 1 및 제 3컬러화소는 제 1방향과는 다른 제 2 방향으로 배열되어 있으므로, 제 1방향에 배열된 2개의 화소는 제 2방향에 배열된 2개의 화소와 제 1컬러의 화소를 공유하고 있고, 상기 복수의 마이크로렌즈는 상기 제 1방향에 있어서의 화소배열의 배치와 상기 제 2방향에 있어서의 화소배열의 피치에 대응하는 피치로 기판상의 화소유닛어레이상에 배열되어 있다.
본 실시예에 있어서는, 본 발명에 의한 액정장치 및 표시장치에 상기 일본국 특원평 9-72646호에 제안된 표시패널을 적용하고 있다.
도 16A 내지 도 16C는 표시패널의 실시예를 이용하는 투사형 액정표시장치의 광학계의 주요 부분만을 도시한 개략도로서, 도 16A는 평면도, 도 16B는 정면도, 도 16C는 측면도이다.
도 16A 내지 도 16C에 있어서, 광학계는, 마이크로렌즈가 장착된 액정장치를 구비한 표시패널(액정패널)(2)상에 표시된 화소데이터를 소정의 평면상에 투사하는 투사렌즈(1), 예를 들면 S편광빔을 투과하고 P편광빔을 반사하도록 설계된 편광빔 스플리터(PBS)(3), R(적색광)반사용 다이크로익미러(40), B/G(청색 및 녹색광)반사용 다이크로익미러(41), B(청색광)반사용 다이크로익미러(42), 모든 색의 빔을 반사하는 고반사경(43), 프레넬렌즈(50), 오목렌즈(정(+)렌즈)(51), 막대형 인터그레이터(6), 타원형 반사경(7) 및 반사경(7)의 중심에 발광면(8a)이 위치된 금속할라이드 또는 UHP등의 아크램프(광원)(8)를 구비하고 있다.
R(적색광)반사용 다이크로익미러(40), B/G(청색 및 녹색광)반사용 다이크로익미러(41) 및 B(청색광)반사용 다이크로익미러(42)는, 각각 도 17A, 도 17B 및 도 17C에 도시한 바와 같은 분광반사 특성을 지닌다. 이들 다이크로익미러는 도 18에 도시한 바와 같이 고반사경(43)과 함께 3차원적으로 배열되어, 광원(8)으로부터의 백색조명광을 R,G,B의 3원색으로 분리하고, 보다 상세히 후술하는 바와 같이 각각 상이한 방향으로부터 3차원적으로 이들 3원색의 광선에 의해 액정패널(2)을 조명한다.
광원(8)으로부터의 광속은 이하와 같은 방법으로 진행한다. 먼저, 램프(80)로부터 방출된 백색광속은 인티그레이터(6)에 대해서 상류에 배열된 타원형 반사경(7)에 의해 인티그레이터(6)의 입구(입사광충돌면)(6a)에 집광된 후, 인티그레이터(6)내에서 반복적으로 반사되면서 해당 인티그레이터를 통과하여, 균일한 공간적 강도분포가 얻어진다. 다음에, 인티그레이터(6)의 출구(6b)로부터 나온 광속은 오목렌즈(51) 및 프레넬렌즈(50)에 의해 X축(도 16B에 도시되어 있는 바와 같이)을 따라 주행하는 평행광속으로 변환된 후 B반사용 다이크로익미러(42)에 도달한다.
B광(청색광)선만이 B반사용 다이크로익미러(42)에 의해 아래쪽으로 반사되어 z축(도 26B에 도시한 바와 같이)에 대해서 소정의 각도로 R반사용 다이크로익미러(40)로 향하는 한편, 적색 및 녹색광(R/G광)의 나머지 광선은 B반사용 다이크로익미러(42)를 통과해서 고반사경(43)에 의해 z축 방향으로 직각으로 반사되고, 또한 R반사용 다이크로익미러(40)로 향한다.
이와 같이 해서, B반사용 다이크로익미러(42) 및 고반사경(43)은 도 16B에 있어서 z축을 따라 아래쪽으로 (x축 방향을 따라)인티그레이터(6)로부터의 광속을 반사하도록 배열되고, 또한 고반사경(43)은 y축을 중심으로 x-y평면으로부터 45°경사져 있는 한편, B반사용 다이크로익미러(42)는 y축을 중심으로 x-y평면으로부터 45°이하의 각도로 경사져 있다.
그 결과, 고반사경(43)에 의해 반사된 R/G광선은 z축을 따라 정확히 R반사용 다이크로익미러(40)로 향하는 한편, B반사용 다이크로익미러(42)에 의해 반사된 B광선은 도 16B에 있어서 z축에 대해서 소정각도로 경사진 경로를 따라(x-z평면에 있어서의 경사) R반사용 다이크로익미러(40)쪽으로 아래쪽으로 향한다. 고반사경(43)으로부터 B반사용 다이크로익미러(42)의 위치적 변이 및 각도 경사는, 3색의 광선이 액정패널(2)상에 서로 교차하도록 결정되어, B광 및 R/G광의 양쪽광이 해당 액정패널(2)상의 동일한 영역을 커버하도록 한다.
다음에, 도 16B에 있어서 아래쪽으로(Z축 방향으로)향한 R/G/B광선은 B반사용 다이크로익미러(42) 및 고반사경(43) 밑에 위치된 R반사용 다이크로익미러(40) 및 B/G반사용 다이크로익미러(41)를 향해 이동한다. 구체적으로는, B/G반사용 다이크로익미러(41)는 x축을 중심으로 x-z평면에 대해서 45°경사져 있는 반면, R반사용 다이크로익미러(40)는 x축을 중심으로 x-z평면에 대해서 45°이하의 각도로 경사져 있다.
따라서, R/G/B광의 입사광선중, B/G광선만이 R반사용 다이크로익미러(40)를 투과해서 y축의 양의 방향으로 B/G반사용 다이크로익미러(41)에 의해 직각으로 반사된 후, PBS(3)에 의해 편광되어 x-z평면상에 수평방향으로 배치된 액정패널(2)을 조명한다.
상기 설명한 바와 같이(도 16A 및 16B 참조), B광의 광선들은 X축에 대하여 소정의 각도(x-z평면에서의 기울기)로 진행하기 때문에, B/G-반사용 다이크로익미러(41)에 의해 반사된 후 y축에 대하여 소정의 각도(x-z평면에서의 기울기)를 또한 유지하며 그 각과 같은 입사각(x-y평면을 따라)으로 액정패널(2)을 조명한다. 한편, G광의 광선들은, PBS(3)에 의해 편광되어 0°의 입사각으로 액정패널을 직각으로 조명하기 전에 y축의 양의 방향으로 B/G-반사용 다이크로익미러(41)에 의해 직각으로 반사된다.
한편, R광의 광선들은, 설명한 바와 같은 방법으로 y축의 양의 방향으로 B/G반사용 다이크로익미러에 대하여 위쪽으로 조정된 R-반사용 다이크로익미러(40)에 의해 반사되어, PBS(3)에 의해 편광되어 그 각도와 같은 입사각(y-z평면을 따라)으로 액정패널(2)를 조명하기 전에, 도 16C에 도시한 바와 같이 y축(y-z평면에서의 기울기)에 대하여 소정의 각도를 보이고 있다.
상기 설명한 바와 같이, R-반사용 다이크로익미러(40)로부터 B/G-반사용 다이크로익미러(41)의 각의 기울기와 위치이동은 R광과 B/G광 모두 액정패널(2)상의 동일한 이상적인 영역을 걸치도록 하기 위하여 R,G,B의 3색광선은 액정패널상에서 서로 교차하도록 결정된다.
도 17A 내지 17C에 도시한 바와 같이, B/G-반사용 다이크로익미러(41)의 차단(cut-off)파장은 50nm이고 R-반사용 다이크로익미러(40)의 차단파장은 600nm이어서 오렌지광선은 B/G-반사용 다이크로익미러(41)을 통하여 투과한 후 광학경로 밖으로 버려져 색의 광학적 균형이 이루어진다.
이하 설명되는 바와 같이, R,G,B광선들은 액정패널(2)에 의해 조정되고 PBS(3)으로 되반사된 반사/편광으로, 이것은 PBS표면(3a)에 의해 x축의 양의 방향으로 그것들을 반사시키고 그것들이 투사렌즈(1)에 부딪히도록 한다. 투사렌즈(1)는 스크린에 (도시하지 않음)화상을 투사하기 전에 액정패널(2)상에 표시된 화상을 확대시킨다.
R,G,B광선들이 각각 서로 다른 입사각으로 액정패널(2)에 충돌하기 때문에, 반사된 R,G,B광선들 또한 다른 각도를 보인다. 따라서, 투사렌즈의 어느 부분도 빗맞히지 않고 광선 모두를 받아들이도록 큰 직경과 큰 구경을 갖는 투사렌즈(1)가 요구된다. 투사렌즈(1)에 충돌하는 광선속의 어떤 경사각도, 빛의 3원색이 마이크로렌즈를 두 번 통과한 후 조준되는 것처럼, 보정되어 액정패널(2)에서의 경사각을 유지한다는 사실에 특히 주의해야 한다.
한편, 도 28에 도시된 이미 알려진 투과형 액정패널 LP 액정패널 LP를 통과하는 광선속은 마이크로렌즈어레이(16)의 집속효과로 인해 일부가 흩어지기 때문에 흩어진 광선속을 수용하기 위해 큰 숫자의 구경과 그러므로 큰 직경을 가진 투사렌즈가 요구된다.
도 28에서, (16)은 마이크로렌즈들(16a)의 번호를 소정의 피치로 배열하여 얻은 마이크로렌즈어레이, (17) 및 (18)은 각각 액정층과 R(빨강), G(초록), B(파랑) 삼원색의 화소이다.
R,G,B광선은 각각 서로 다른 경사각으로 액정패널 LP를 조명하도록 하여 마이크로렌즈(16a)의 집속효과로 인하여 대응하는 색의 화소(18)가 다른색의 광선을 각각 받아들이도록 되어 있다. 이러한 조정으로 색필터의 사용은 불필요하고 광을 매우 효율적으로 이용하는 표시패널이 제공된다. 따라서, 이러한 표시패널이 제공된 투사형표시장치는 그것이 싱글액정패널로 이루어진 경우 선명하고 밝은색 화상을 표시할 수 있다.
그러나, 상기 설명한 바와 같이 마이크로렌즈어레이가 제공된 표시패널로 이루어진 이미 알려진 투사형 표시장치는 R,G,B 3원색의 화소(18)가 확대되고 그것에 표시되어 있는 화상으로 스크린에 투사되어 모자이크 배열의 R,G,B 화소를 시청자들이 선명하게 볼 수 있도록 하여 스크린에 표시된 화상의 질을 떨어뜨린다.
이에 반하여, 본 실시예의 액정패널(2)로부터 나오는 광선속은, 선명하고 밝은 화상이 상대적으로 작은 숫자의 구경을 가진 투사렌즈에 의해 스크린상으로 투사될 수 있도록, 상대적으로 제한된 범위에서 흩어져 있는 것을 볼 수 있다. 그러한 투사렌즈는 당연히 작은 크기일 것이며 모자이크 배열의 R,G,B화소를 훨씬 작게 보이도록 만들 수 있다.
이하, 본 실시예의 액정패널(2)에 대하여 또한 설명한다. 도 19는 본 예의 액정패널(2)을 확대한 도이다.
도 19를 참조하면, 액정패널(2)은 마이크로렌즈기판(유리기판)(1), 마이크로렌즈(22), 박판유리(23), 투명대향전극(24), 액정층(25), 화소전극(26), 액티브매트릭스구동회로(27) 및 실리콘반도체기판(28)으로 구성되어 있다. 마이크로렌즈(22)는 이온교환법에 의해 화소전극(26)의 피치보다 2개 큰 피치로 유리기판(알칼리형 유리)의 표면에 형성되어 2차원 배열을 보인다. 이것은 마이크로렌즈어레이라고 칭한 것이다.
액정층(25)은 반사형 표시패널에 적합한 DAP 또는 HAN과 같은 ECB모드 네마틱 액정에 의해 형성되고 적응층(도시하지 않음)에 의해 적응된 상태로 유지된다. 화소전극(26)은 표면조건과 그들의 반사율을 향상시키기 위해 Al(알루미늄)로 이루어져 있고 패터닝 동작후에 CMP처리를 받은 반사경처럼 또한 동작하도록 설계되었다.
액티브매트릭스구동회로(27)는 실리콘 기판상에 배열되고 수평방향구동기회로와 수직방향구동기회로 모두를 구비하고 있다. 그것은 R,G,B화소전극(26)에 R,G,B 3원색 각각의 영상신호를 기록하도록 설계되어 있다. 화소전극(26)은 어떠한 칼라필터도 구비하지 않았지만, 이하 설명하는 바와 같은 R,G,B화소어레이를 형성하도록 액티브 매트릭스 구동회로(27)에 의해 쓰여진 원색의 영상신호에 의해 R,G,B화소로서 구별되어 이하 설명하는 바와 같은 R,G,B화소어레이를 형성한다.
우선, 액정패널(2)을 조명하는 광의 일부로서 G광에 대하여 설명한다. 먼저 설명한 바와 같이, G광의 주요광선들은 액정패널(2)에 직각으로 충돌하기 전에 PBS(3)에 의해 편광된다. 마이크로렌즈(22a)에 충돌하는 G광중 하나의 광선만 화살표 G(입/출사)로 도 1에 도시하였다.
보는 바와 같이, 마이크로렌즈(22a)에 충돌하는 G광의 렌즈(22a)에 의해 집속되고 Al로 만들어진 G화소전극(26g)을 조명한다. G화소전극(26g)은 G광의 광선들을 반사하여 동일마이크로렌즈(22a)를 통과해서 액정패널(2) 밖으로 빠져나가도록 조정한다. G광의 광선들이 액정층(25)을 왕복이동 통과하기 때문에, 광선이 PBS로 되돌아 오기 전에 G화소전극(26g)과 그 대향전극(24) 사이에 신호전압이 인가될 때 형성되는 전계로 인한 액정층의 작용에 의해 조정된다. PBS표면(3a)에 의해 반사되어 투사렌즈(1)쪽으로 향하는 광량은 조정 정도에 따라 변하여 다른 광밀도와 다른 계조(gradation)를 가진 화상이 화소에 의해 표시될 것이다.
y-z평면을 따라 비스듬히 떨어지는 R광의 광선들은, 도 19에서 화살표 R(in)에 의해 지지된 바와 같이 R광의 광선들이 마이크로렌즈(22b)에 충돌하기 전에 PBS(3)에 의해 편광된다. 다음에, 마이크로렌즈(22b)에 의해 집속되어 렌즈(22b) 바로 아래의 위치에 대해서 약간 왼쪽에 위치한 R화소전극(26r)을 조명하고 이 화소전극(26r)은 R광의 광선들을 반사하여 옆의 마이크로렌즈(22a)을 통과해서 액정패널(2) 밖으로 나가도록 (R (out)) 조정한다.
R광의 편광된 광선들은 또한, 액정패널(2) 밖으로 이동하여 PBS(3)에 되돌아 오기 전에 신호전압이 인가될 때 R화소전극(26r)과 대향화소전극(24) 사이에 형성된 전계로 인한 액정의 작용에 의해 조정된다. 그후, 상기 설명한 G광의 광선과 같은 방법으로 그곳에 표시될 화상의 일부로서 표시화면상에 투사된다.
도 19에서 G화소전극(26g)에 충돌하는 G광의 광선들과 R화소전극에 충돌하는 R광의 광선들이 서로 간섭하는 것처럼 보일 수도 있으나, 그것은 단지 액정층(25)이 그 두께에 의해 그곳에서 불균형하게 확대되기 때문이다. 실제 조건에서는, 액정층(25)은 5㎛ 이하의 두께를 가지며, 이것은 50~100㎛의 두께를 가진 박판유리(23)에 대하여 매우 작다. 그러므로 그러한 간섭은 각 화소의 사이즈에 관계없이 일어나지 않는다.
도 20A~20C는 본 발명의 목적에 대하여 색분리 및 색 합성이 실행되는 방법을 도시한 것이다. 도 20A는 액정패널(2)의 윗쪽면을 도시한 개략적 평면도이고, 도 20B와 도 20C는 20B-20B(x-방향)과 20C-20C(z-방향)선을 따라 절단한 단면도임을 주의해야 한다.
도 20C는, 도 19에 대응하는 도로서, y-z평면을 따라 절단되어 각각의 마이크로렌즈(22)를 입사통과하는 G 및 R광의 광선들을 도시하고 있음을 알 수 있다. 또한, G화소전극이 제 1화소전극으로서 대응하고 있는 마이크로렌즈(22)의 바로 아래에 위치하고 있고, 반면에 R화소전극은 마이크로렌즈(22)의 각각의 경계부분 바로 아래에 제 2화소전극으로서 위치하고 있다는 것을 알 수 있다. 따라서, tanθ가 화소배열의 피치 대 마이크로렌즈어레이(22)와 화소전극어레이(26)간의 거리의 비와 같게 되도록 바람직한 R광의 입사각 θ를 선택한다.
한편, 도 20B는 액정패널의 x-y평면을 따라 절단한 단면도이다. 제 3화소인 B 화소전극은, 도 20C의 경우처럼, G화소전극과 교호로 배열되고, 여기서 G화소전극은 대응하고 있는 마이크로렌즈(22) 똑바로 아래에 위치해 있고, 반면에 B화소전극은 제 3화소로서 마이크로렌즈(22)의 각각의 경계부분 바로 아래에 위치하고 있는 것을 특징으로 한다.
액정패널(2)을 조명하고 있는 B광의 광선들은 상기 설명한 바와 같이 PBS(3)에 의해 편광된 후 패널에 비스듬하게 (x-y평면을 따라) 충돌하기 때문에, 마이크로렌즈(22)로부터 나오는 광선들은 각각의 B화소전극에 의해 반사되어 도 20B에서 보는 바와 같이 x-방향으로 인접한 마이크로렌즈로부터 각각 밖으로 나온다. B화소전극상의 액정층(25)의 조정모드(mode)와 액정패널(2)의 B광의 투사모드는 G 및 R광에 관하여 상기 설명한 것과 동일하다.
B화소전극은 마이크로렌즈(22)의 각각의 경계부분 바로 아래에 위치하고 있고, 그러므로, tanθ가 (G와 B화소의)화소배열피치 대 마이크로렌즈어레이(22)와 화소전극어레이(26)간의 거리의 비와 같에 되도록 B광의 입사각 θ를 바람직하게 선택한다.
따라서, 이 예의 액정패널(2)에서 R,G,B 화소는 z-방향(제 1방향)을 따라 RGRGRG...순으로, Z-방향(제 2방향)을 따라 BGBGBG...순으로 배열된다. 도 20A는 위에서 보았을 때의 외형을 도시한 것이다.
상기 설명한 바와 같이, 화소가 x 및 z방향을 따라 마이크로렌즈(22)의 배열 피치의 1/2과 같은 피치로 배열되도록 각 화소는 어느 한 방향에서의 마이크로렌즈(22) 각각의 길이의 1/2과 같은 길이를 가진다. 위에서 바라보았을 때, G화소는 각각의 마이크로렌즈(22)의 중앙에서 똑바로 아래에 위치하고 있고, 반면에 R화소는, z방향을 따라 마이크로렌즈(22)의 각각의 경계부분 바로 아래에, 대응하고 있는 G화소 사이에 위치하고 있고 B화소는, x방향을 따라 마이크로렌즈(22)의 각각의 경계부분 바로 아래에, 대응하고 있는 G화소 사이에 위치하고 있다. 각 마이크로렌즈는 화소의 대응하는 양측보다 두배 더 긴 직각형상윤곽측을 가진다.
도 21은 액정패널(2)을 확대한 개략적인 부분평면도이다. 도 21에서 점선으로 나타낸 격자형은 화상을 표시하는 R,G,B화소의 화소단위를 정의한 것이다.
화소단위는 기판상에 소정의 피치로 2차원으로 배열되어 화소단위 어레이를 만들어낸다. 즉, R,G,B화소가 도 19의 액티브 매트릭스 구동회로(27)에 의해 조정될 때, 점선(29)으로 표시된 격자형에 의해 정의된 각 화소단위의 R,G,B화소는 화소단위의 위치에 대응하는 각각의 R,G,B 영상신호에 의해 조정된다.
여기서 R화소전극(26r), G화소전극(26g), B화소전극(26b)로 이루어진 한 개의 화소단위를 보면, 화살표 (r1)에 의해 지시된 바와 같이, R화소전극(26r)은 마이크로렌즈(22b)로부터 비스듬히 나오는 R광의 광선들에 의해 조명된다. 다음으로 이러한 R광의 광선들은 반사되어 화살표(r2)에 의해 지시된 바와 같이 마이크로렌즈(22a)를 통하여 밖으로 이동한다. 마찬가지로, B화소전극(26b)은 화살표(b1)에 의해 지시된 바와 같이 마이크로렌즈(22C)로부터 비스듬히 나오는 R광의 광선들에 의해 조명된다. 다음으로 이러한 B광의 광선들은 반사되어 화살표(b2)에 의해 지시된 바와 같이 마이크로렌즈(22a)를 통하여 밖으로 이동한다.
한편, G화소전극(26g)은 화살표(g12)에 의해 지시된 바와 같이 마이크로렌즈(22a)로부터 직각으로 나오는 G광의 광선들에 의해 조명되어, 다음으로 이러한 G광의 광선들은 되반사되어 마이크로렌즈(22a)를 통하여 직각으로 밖으로 이동한다.
따라서, 본 실시예의 액정패널(2) 원색광의 광선들이 각각 다른 입사각도로 각 화소단위에 충돌하는 과정에서, 광선들은 동일한 마이크로렌즈(상기 설명한 예에서 마이크로렌즈(22a))의 수단에 의해 화소단위를 통과한다.
도 22는 액정패널(2)로부터 나온 모든 광의 광선들이 PBS(3)와 투사렌즈(1)의 수단에 의해 화면(9)상으로 투사되는 방법을 도시한 개략도이다. 도 21에 도시한 것과 같은 액정패널(2)이 여기에서 사용된다. 광학계를 조절하여 액정패널(2)에서 마이크로렌즈(22) 그리고/또는 인접영역의 화상이 집속되어 표시화면(9)에 투사되게 할 때, 각 화소단위의 R,G,B화소로부터 발사된 광의 광선들은 마이크로렌즈(22)의 격자형의 대응하는 영역에서 서로 혼합되어 도 24에 도시한 바와 같이 본래의 색을 재생한다.
이 예에서, 도 21에 도시한 바와 같은 표시패널이 사용되고 마이크로렌즈(22) 그리고/또는 인접영역의 평면은 표시화면에서 결합관계가 되어 선명하고 밝은 색의 화상이 R,G,B화소의 모자이크 배열을 보이지 않고 화면상에 표시될 수 있다.
도 23은 이 예의 투사형 액정표시장치의 조정회로시스템의 블록선도이다.
도 23을 참조하면, 대향전극을 조정하는 구동신호와 각종 타이밍신호에 따라 R,G,B영상신호를 만들어내는 패널조정기(10), 영상신호 및 제어전송신호를 대응하는 표준영상신호 등으로 복호화하는 인터페이스(12), 인터페이스(12)로부터의 표준영상신호를 R,G,B의 원색신호와 동위상의 신호로 복호화하는 복호기(11), 광을 발하는 아크램프(8)를 조정하는 안정기(14), 회로블록에 전원을 공급하는 전원공급회로(15)가 있다. (13)은 회로블록의 동작을 제어하는 동작부분(도시하지 않음)으로 이루어진 제어기이다.
상기한 바와 같은 투사형 액정표시장치는 R,G,B화소의 모자이크 배열을 보이지 않고 선명하고 밝은 화상을 표시할 수 있다.
도 25는 본 발명에 따라 변경된 실시예에서의 액정을 확대한 개략 평면도이다. 이 실시예에서는, B화소는 제 1색화소로서 각각의 마이크로렌즈(22)의 중앙 바로 밑에 배열되고, 반면에 G화소는 제 2화소로서 측면방향을 따라 B화소와 교호로 배열되고 R화소 또한 제 3화소로서 수직방향을 따라 B화소와 교호로 배열된다.
그러한 재배열로, B광의 광선은 대응하는 화소단위에 직각으로 충돌하도록 되고 반면에 R/G광의 광선들은 화소단위에 비스듬히(동일한 입사각과 다른 방향으로)충돌하도록 되어 광의 반사된 광선들이 동일하고 공통의 마이크로렌즈를 통하여 화소단위를 통과한다. 따라서, 최종 결과는 앞서 행할 실시예와 정확히 같다. 대신으로, R화소가 제 1화소로서 각각의 마이크로렌즈(22)의 중앙에서 똑바로 아래에 배열되고 나머지 화소들은 교호로 각각 측면 및 수직방향을 따라 배열되도록 배열해도 좋다.
[실시예 5]
이 실시예는 상기 설명한 제 4실시예를 변경하여 얻는다.
도 26은 본 실시예의 액정패널(20)을 확대한 개략 단면도로서, 액정패널(20)의 주요 부분을 도시한 것이다. 박판유리(23)가 대향유리기판으로 사용되고 마이크로렌즈(220)가 소위 리플로우(reflow) 기술이라 불리는 수단에 의해 박판유리(23)상에 열가소성 수지를 입혀서 형성된다는 점에서 본 실시예는 제 4실시예와는 다르다. 부가적으로, 칼럼스페이서(column spacers)(251)가 화소가 없는 영역에 배열된다. 스페이서는 광감전성 수지로 이루어져 있고 사진평판술에 의해 만들어진다.
도 27A는 액정패널(20)의 개략적인 부분평면도이다. 도시한 바와 같이, 칼럼스페이서(251)는 마이크로렌즈(220)의 코너부에 소정의 피치로 위치한 화소가 없는 영역에서 화소배열기능으로서 배열된다. 도 27B는 칼럼스페이서(251)를 통과하는 선 27B-27B를 따라 절단한 단면도를 도시한 것이다. 칼럼스페이서(251)는 10~100에 대응하는 피치로 스페이서의 매트릭스를 도시하도록 바람직하게 배열된다. 칼럼스페이서의 배열은 박판유리가 평면이고 액정이 주사가능할 것을 필수로 한다. 이것은 스페이서의 제공과 모순이다.
게다가 본 실시예는 어떠한 누출광도 마이크로렌즈의 경계부분을 통하여 안으로 들어오지 못하도록 하기 위한 패턴화한 금속막인 광차단층(221)을 구비한다. 이 배열은 누출광으로 인한 투사된 화상의 색채도 및 콘트라스트가 낮아지는 것을 효과적으로 방지할 수 있다. 따라서 본 발명에 의한 액정패널을 구비한 본 실시예에서는 선명하게 된 고화질의 화상을 표시할 수 있다.
상기 제 1실시예 ~ 제 5실시예를 참조하여 상세히 설명한 바와 같이, 본 발명은 다음과 같은 이점이 있다.
이 장치의 인접하여 위치된 화소스위치트랜지스터의 각 쌍을 공통소스영역과 공통소스전극 또는 공통드레인영역과 공통드레인전극으로 나누는 것에 의해 향상된 집적도로 액정표시장치의 소형화를 실현할 수 있다.
-MOS트랜지스터의 더욱 향상된 집적도는 각 매화소전극 아래에 CMOS로 구성된 화소스위치를 배열하지 않고 화소전극하에 PMOS만을 갖는 화소와 화소전극하에 NMOS만을 갖는 화소를 대열하여 달성할 수 있다. 이것은 다른 극성을 지닌 MOS가 인접하여 배열될 때 요구되는 다른웰을 절연시키는 영역을 제공하는 필요성을 제거했기 때문이다. 그 결과, 화소들의 크기를 감소시킬 수 있어 칩의 사이즈가 감소한 것에 따른 저비용으로 고선명도에 적합한 표시장치를 제공한다.
-신호선의 기생용량을 줄일 수 있다. 신호선의 용량은 주로 소스전극과 그곳에 연결된 웰사이의 접합 용량과 배선층의 접합용량으로 구성되어 있고 후자의 경우는 소스영역의 면적함수로서 정의된다. 따라서, 소스영역의 용량을 본 발명에 의해 현저하게 감소될 수 있다.
-신호선의 용량이 감소되었기 때문에 영상선으로부터의 신호를 신호선에 전가하는데에 요구되는 시간은 고속구동동작을 실현함으로써 감소된다.
-영상선으로부터 영상신호를 신호선으로 전송하는 이동스위치가 본 발명에 의해 축소될 수 있기 때문에 영상선의 기생용량에 따라 칩의 사이즈는 더욱 줄일 수 있다. 따라서, 표시패널에 영상신호를 인가하는 구동기에 요구되는 전원을 절약할 수 있어 저감된 비용으로 고속구동시스템을 실현한다.
도 3에 도시한 바와 같이 한쌍의 트랜지스터에는 nMOS의 단일 n+영역만이 요구된다. 이러한 배열로, 신호선의 기생용량이 대폭 저감될 수 있다. 보다 구체적으로는, 신호선의 기생소스용량은, 트랜지스터의 각 쌍이 공통소스를 나눌 수 있도록 함으로써 절반으로 저감될 수 있다. 부가적으로, 각 소스가 한쌍의 트랜지스터에 의해 나누어져서 신호선을 짧게 하여 그 결과 신호선의 용량과 저항을 줄이는 경우 표시장치의 길이는 신호선을 따라 감소될 수 있다. 따라서, 신호선의 신호기록 특성이 대폭 향상될 수 있어 미세하게 계조화되는 신호기록동작을 실현한다. 또한, 제조수율과 제조효율은 현저하게 향상될 수 있어 결과 본 발명에 의한 표시패널의 제조비용을 낮출 수 있다.
향상된 신호기록특성과 신호선의 감소된 용량 및 저항의 결합된 효과로서 샘플링스위치가 축소될 수 있어 아날로그신호용 샘플링스위치의 소스전극에 연결된 영상신호선(영상선)의 용량은 감소되어 주변회로의 부하와 전력소모율을 저감한다. 최종 결과로 저비용으로 우수하게 동작하는 표시패널이 될 것이다. 표시패널이 다수의 화소로 구성되어 고해상도를 달성할 때 상기 지적한 이점은 더욱 뚜렷이 나타나고 효과적이 될 것이다.
상기 설명한 배열은 TFT뿐만 아니라 Si기판에 직접 형성한 PMOS트랜지스터 그리고/또는 nMOS트랜지스터에도 적용가능하다. TFT가 사용될 때, CMOS트랜지스터가 화소스위치로 사용되는 경우와 비교하면 화소의 규모를 감소시킬 수 있으므로 결과적으로 신호선의 용량과 저항을 대폭 감소시킬 수 있어 점차 고도로 계조화되는 신호기록특성에 적합한 고도로 완성된 액정패널을 실현할 수 있다. 그러나, CMOS트랜지스터가 사용되는 경우와 다르게, 화소스위치가 기판바이어스에 의해 영향을 받으므로 기록전압보다 높은 공급전압이 요구될 수도 있어 액정표시장치는 저전압구동이 적합한 경우도 있다.
상기 설명한 바와 같이, 본 발명에 의하면, 이 장치의 인접하여 위치한 화소스위치 트랜지스터의 각 쌍은 공통소스영역을 공유하여 화소사이즈를 줄이고 고도의 집적도를 실현한다.
따라서, 본 발명은 액정표시장치를 구성하는 칩을 축소하여 정교하게 선명한 화상을 표시한다. 또, 영상선의 용량이 감소되므로, 외부구동시스템에 요구되는 구동전원이 줄어 고속동작 및 낮은 제조비용을 실현한다.

Claims (17)

  1. 복수개의 주사선과 복수개의 신호선과, 상기 주사선과 신호선의 교차점에 각각 배열되고 대응하는 신호선에 연결된 소스영역과 대응하는 주사선에 연결된 게이트영역과 드레인 영역에 각각 연결된 화소전극을 지닌 트랜지스터를 구비한 액티브매트릭스기판에 있어서,
    소스영역은 각 쌍의 인접하여 위치된 트랜지스터에 의해 공유되고 대응하는 주사선에 연결되는 것을 특징으로 하는 액티브매트릭스기판.
  2. 제 1항에 있어서, 소스전극은 각 쌍의 인접하여 위치된 트랜지스터에 의해 공유되는 것을 특징으로 하는 액티브매트릭스기판.
  3. 제 1항에 있어서, 공통소스영역을 공유하고 있는 트랜지스터쌍은 PMOS트랜지스터 또는 NMOS트랜지스터인 것을 특징으로 하는 액티브매트릭스기판.
  4. 제 1항에 있어서, 한쌍의 트랜지스터는 각 화소전극에 연결되는 것을 특징으로 하는 액티브매트릭스기판.
  5. 제 4항에 있어서, 각 쌍의 트랜지스터중 하나는 PMOS트랜지스터이고 다른 하나는 NMOS트랜지스터인 것을 특징으로 하는 액티브매트릭스기판.
  6. 제 1항에 있어서, 밑에 NMOS트랜지스터만으로 이루어진 화소전극을 가진 각 화소는 밑에 PMOS트랜지스터만으로 이루어진 화소전극을 가진 화소에 대하여 인접하여 배열되는 것을 특징으로 하는 액티브매트릭스기판.
  7. 제 1항에 있어서, 상기 화소전극은 화학적/기계적 폴리싱 기술에 의하여 폴리싱함으로써 형성되는 것을 특징으로 하는 액티브매트릭스기판.
  8. 복수개의 주사선 및 복수개의 신호선과, 상기 주사선과 신호선의 교차점에 각각 배열되고 대응하는 신호선에 연결된 소스영역과 대응하는 주사선에 연결된 게이트영역과 드레인영역에 각각 연결된 화소전극을 지닌 트랜지스터를 포함하는 액티브매트릭스기판과,
    상기 액티브매트릭스기판에 대하여 대향위치에 배치된 대향기판과,
    상기 액티브매트릭스기판과 상기 대향기판 사이의 공간에 채워넣은 액정물질을 구비한 액정장치에 있어서,
    소스영역은 인접하여 위치된 각 쌍의 트랜지스터에 의해 공유되고 대응하는 신호선에 연결되는 것을 특징으로 하는 액정장치.
  9. 제 8항에 있어서, 소스전극은 각 쌍의 인접하여 위치된 트랜지스터에 의해 공유되는 것을 특징으로 하는 액정장치.
  10. 제 8항에 있어서, 공통소스영역을 공유하는 트랜지스터쌍은 PMOS트랜지스터 또는 NMOS트랜지스터인 것을 특징으로 하는 액정장치.
  11. 제 8항에 있어서, 한쌍의 트랜지스터는 각 화소전극에 연결되는 것을 특징으로 하는 액정장치.
  12. 제 11항에 있어서, 각 쌍의 트랜지스터중 하나는 PMOS트랜지스터이고 다른 하나는 NMOS트랜지스터인 것을 특징으로 하는 액정장치.
  13. 제 8항에 있어서, 밑에 NMOS트랜지스터만으로 이루어진 화소전극을 가진 각 화소는 밑에 PMOS트랜지스터만으로 이루어진 화소전극을 가진 화소에 대하여 인접하여 배열되는 것을 특징으로 하는 액정장치.
  14. 제 8항에 있어서, 상기 화소전극은 화학적/기계적 폴리싱 기술에 의하여 폴리싱함으로써 형성되는 것을 특징으로 하는 액정장치.
  15. 청구항 8의 액정장치를 구비하는 것을 특징으로 하는 표시장치.
  16. 제 15항에 있어서, 광원으로부터 방출된 광이 액정패널을 비추도록 하고 반사되는 광이 광학시스템의 방법에 의해 화면을 비추도록 하기 위해 액정장치에 반사형 액정패널이 사용되는 것을 특징으로 하는 표시장치.
  17. 제 15항에 있어서, 반사형 액정패널은 제 1색의 각 화소가 제 1 및 제 2색의 화소쌍과 제 1 및 제 3색의 화소쌍에 의해 공유되는 그러한 방법으로 제 1색의 화소와 제 2색의 화소가 제 1방향으로 배열되고 제 1색의 화소와 제 3색의 화소가 상기 제 1방향과 다른 제 2방향으로 배열된 제 1 내지 제 3색의 3화소를 구비한 각 화소단위를 배열하여 형성된 화소단위어레이와 복수개의 마이크로렌즈를 제 1 및 제 2방향의 양방으로 화소배열의 피치에 대응하는 피치로 2차원으로 배열하여 형성된 마이크로렌즈어레이를 구비하는 것을 특징으로 하는 표시장치.
KR1019970053629A 1996-10-18 1997-10-18 액티브매트릭스기판, 이 기판을 사용한 액정장치 및 이 액정장치를 사용하는 표시장치 KR100281249B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP1996-276529 1996-10-18
JP27652996 1996-10-18
JP96-276529 1996-10-18
JP97-277474 1997-10-09
JP1997-277474 1997-10-09
JP27747497A JP3571887B2 (ja) 1996-10-18 1997-10-09 アクティブマトリクス基板及び液晶装置

Publications (2)

Publication Number Publication Date
KR19980032963A true KR19980032963A (ko) 1998-07-25
KR100281249B1 KR100281249B1 (ko) 2001-02-01

Family

ID=26551957

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970053629A KR100281249B1 (ko) 1996-10-18 1997-10-18 액티브매트릭스기판, 이 기판을 사용한 액정장치 및 이 액정장치를 사용하는 표시장치

Country Status (8)

Country Link
US (3) US6057897A (ko)
EP (1) EP0837447B1 (ko)
JP (1) JP3571887B2 (ko)
KR (1) KR100281249B1 (ko)
CN (1) CN1102246C (ko)
DE (1) DE69720908T2 (ko)
HK (1) HK1009547A1 (ko)
TW (1) TW392088B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100778620B1 (ko) * 2005-10-21 2007-11-22 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 액정 표시 장치 및 표시 장치

Families Citing this family (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08227283A (ja) * 1995-02-21 1996-09-03 Seiko Epson Corp 液晶表示装置、その駆動方法及び表示システム
DE19624276C2 (de) * 1996-06-18 1999-07-08 Fraunhofer Ges Forschung Phasenmodulierende Mikrostrukturen für höchstintegrierte Flächenlichtmodulatoren
JPH1185111A (ja) * 1997-09-10 1999-03-30 Sony Corp 液晶表示素子
JP3249079B2 (ja) * 1997-10-24 2002-01-21 キヤノン株式会社 マトリクス基板と液晶表示装置と投写型液晶表示装置
JP3724163B2 (ja) * 1997-12-29 2005-12-07 カシオ計算機株式会社 液晶表示素子及び液晶表示装置
TW457389B (en) * 1998-03-23 2001-10-01 Toshiba Corp Liquid crystal display element
JP2000029011A (ja) * 1998-07-14 2000-01-28 Seiko Epson Corp 電気光学装置およびその製造方法、並びに投射型表示装置
KR100425858B1 (ko) * 1998-07-30 2004-08-09 엘지.필립스 엘시디 주식회사 박막트랜지스터및그제조방법
US20020149556A1 (en) * 1998-09-14 2002-10-17 Seiko Epson Corporation Liquid crystal display apparatus, driving method therefor, and display system
US6078371A (en) * 1998-10-05 2000-06-20 Canon Kabushiki Kaisha Liquid crystal device and liquid crystal display apparatus
DE69942442D1 (de) 1999-01-11 2010-07-15 Semiconductor Energy Lab Halbleiteranordnung mit Treiber-TFT und Pixel-TFT auf einem Substrat
US6576926B1 (en) 1999-02-23 2003-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
JP4860026B2 (ja) * 1999-03-03 2012-01-25 株式会社半導体エネルギー研究所 表示装置
US6677613B1 (en) * 1999-03-03 2004-01-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US6531713B1 (en) * 1999-03-19 2003-03-11 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and manufacturing method thereof
TW591295B (en) * 1999-04-13 2004-06-11 Canon Kk Liquid crystal device and liquid crystal display apparatus
JP3826618B2 (ja) * 1999-05-18 2006-09-27 ソニー株式会社 液晶表示装置
US6777254B1 (en) 1999-07-06 2004-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
US6952020B1 (en) * 1999-07-06 2005-10-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6563482B1 (en) 1999-07-21 2003-05-13 Semiconductor Energy Laboratory Co., Ltd. Display device
US6466281B1 (en) * 1999-08-23 2002-10-15 Industrial Technology Research Institute Integrated black matrix/color filter structure for TFT-LCD
US6587086B1 (en) 1999-10-26 2003-07-01 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device
JP5408829B2 (ja) 1999-12-28 2014-02-05 ゲットナー・ファンデーション・エルエルシー アクティブマトリックス基板の製造方法
TW494447B (en) 2000-02-01 2002-07-11 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP3767305B2 (ja) * 2000-03-01 2006-04-19 ソニー株式会社 表示装置およびその製造方法
JP3840058B2 (ja) 2000-04-07 2006-11-01 キヤノン株式会社 マイクロレンズ、固体撮像装置及びそれらの製造方法
JP3628997B2 (ja) * 2000-11-27 2005-03-16 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置の製造方法
US6747626B2 (en) 2000-11-30 2004-06-08 Texas Instruments Incorporated Dual mode thin film transistor liquid crystal display source driver circuit
US6507376B2 (en) 2000-12-25 2003-01-14 Kawasaki Microelectronics, Inc. Display device formed on semiconductor substrate and display system using the same
US7019763B2 (en) 2001-01-09 2006-03-28 Seiko Epson Corporation Display device, driving method therefor, electro-optical device, driving method therefor, and electronic apparatus
JP2002244202A (ja) * 2001-02-14 2002-08-30 Sony Corp 液晶プロジェクタ装置および液晶プロジェクタ装置の駆動方法
US6703996B2 (en) * 2001-06-08 2004-03-09 Koninklijke Philips Electronics N.V. Device and method for addressing LCD pixels
KR100513655B1 (ko) * 2001-08-29 2005-09-09 비오이 하이디스 테크놀로지 주식회사 액정표시장치
JP2003066869A (ja) * 2001-08-30 2003-03-05 Sharp Corp 表示装置
JP2003167534A (ja) * 2001-09-21 2003-06-13 Seiko Epson Corp 電気光学装置及びその製造方法並びに電子機器
US6762738B2 (en) * 2001-09-28 2004-07-13 Brillian Corporation Pixel circuit with shared active regions
JP2003273123A (ja) * 2002-03-15 2003-09-26 Sharp Corp 半導体装置
JP3829809B2 (ja) * 2003-02-18 2006-10-04 セイコーエプソン株式会社 表示装置の駆動回路及び駆動方法、並びに表示装置及び投射型表示装置
US7372629B2 (en) * 2003-11-06 2008-05-13 Nec Corporation Three-dimensional image display device, portable terminal device, display panel and fly eye lens
KR100603835B1 (ko) * 2004-05-24 2006-07-24 엘지.필립스 엘시디 주식회사 횡전계형 액정표시장치용 어레이 기판
KR20060090159A (ko) * 2005-02-07 2006-08-10 삼성전자주식회사 액정 표시 장치
US7295374B2 (en) * 2005-02-25 2007-11-13 Taiwan Semiconductor Manufacturing Co. Ltd. Micro-lens and micro-lens fabrication method
JP4449863B2 (ja) 2005-09-01 2010-04-14 セイコーエプソン株式会社 電気光学装置、電子機器
TWI322318B (en) * 2005-12-12 2010-03-21 Au Optronics Corp Active matrix substrate
CN100444241C (zh) * 2005-12-13 2008-12-17 群康科技(深圳)有限公司 液晶显示面板驱动电路和采用该驱动电路的液晶显示面板
US7760417B2 (en) * 2006-01-17 2010-07-20 The University Of British Columbia Brightness enhancement by fluid interface deformation in TIR-modulated displays
KR101200939B1 (ko) * 2006-01-19 2012-11-13 삼성디스플레이 주식회사 어레이 기판
JP5094191B2 (ja) * 2006-04-18 2012-12-12 キヤノン株式会社 反射型液晶表示装置及び液晶プロジェクターシステム
JP5299775B2 (ja) * 2008-07-03 2013-09-25 Ｎｌｔテクノロジー株式会社 液晶表示装置
CN101349688B (zh) * 2008-08-26 2013-05-29 东北大学 一种多功能通用煤粉燃烧试验装置及方法
JP5176843B2 (ja) * 2008-10-03 2013-04-03 セイコーエプソン株式会社 電気光学装置、電子機器および投射型表示装置
US9142586B2 (en) 2009-02-24 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Pad design for backside illuminated image sensor
US8531565B2 (en) 2009-02-24 2013-09-10 Taiwan Semiconductor Manufacturing Company, Ltd. Front side implanted guard ring structure for backside illuminated image sensor
JP2010200120A (ja) * 2009-02-26 2010-09-09 Fuji Xerox Co Ltd 画像読取装置及び画像形成装置
JP5407638B2 (ja) * 2009-07-28 2014-02-05 セイコーエプソン株式会社 アクティブマトリクス基板、電気光学装置、及び電子機器
JP5488136B2 (ja) 2010-04-05 2014-05-14 セイコーエプソン株式会社 電気光学装置及び電子機器並びにトランジスター
JP5488445B2 (ja) * 2010-12-20 2014-05-14 株式会社Ｊｖｃケンウッド 液晶表示装置
JP5998458B2 (ja) * 2011-11-15 2016-09-28 セイコーエプソン株式会社 画素回路、電気光学装置、および電子機器
CN103137616B (zh) * 2011-11-25 2017-04-26 上海天马微电子有限公司 Tft阵列基板及其形成方法、显示面板
JP2013247278A (ja) * 2012-05-28 2013-12-09 Toshiba Corp スイッチ回路
CN103905964B (zh) * 2012-12-29 2017-11-14 清华大学 热致发声装置
JP6179116B2 (ja) * 2013-02-07 2017-08-16 セイコーエプソン株式会社 発光装置及び電子機器
GB2519084A (en) * 2013-10-08 2015-04-15 Plastic Logic Ltd Transistor addressing
WO2016103430A1 (ja) * 2014-12-25 2016-06-30 キヤノン株式会社 ラインセンサ、画像読取装置、画像形成装置
CN105931594B (zh) * 2016-07-08 2018-12-14 京东方科技集团股份有限公司 像素电路、驱动方法、阵列基板、显示面板和显示装置
CN110516637B (zh) * 2019-08-30 2021-11-26 上海中航光电子有限公司 阵列基板及其制作方法、显示装置
CN111090204A (zh) * 2020-03-22 2020-05-01 深圳市华星光电半导体显示技术有限公司 阵列基板及显示面板
CN114323089A (zh) * 2020-10-12 2022-04-12 群创光电股份有限公司 光检测元件

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3307150B2 (ja) * 1995-03-20 2002-07-24 ソニー株式会社 アクティブマトリクス型表示装置
DE3019832C2 (de) * 1979-05-28 1986-10-16 Kabushiki Kaisha Suwa Seikosha, Shinjuku, Tokio/Tokyo Treiberschaltung für eine Flüssigkristallanzeigematrix
JPH0634154B2 (ja) * 1983-01-21 1994-05-02 シチズン時計株式会社 マトリクス型表示装置の駆動回路
JPS61117599A (ja) * 1984-11-13 1986-06-04 キヤノン株式会社 映像表示装置のスイツチングパルス
JPH07120143B2 (ja) * 1986-06-04 1995-12-20 キヤノン株式会社 表示パネルの情報読出し法及び表示パネルの情報読出し装置
JPS63311740A (ja) * 1987-06-15 1988-12-20 Matsushita Electronics Corp 半導体集積回路装置
JP2862571B2 (ja) * 1988-07-28 1999-03-03 株式会社東芝 透過型液晶表示装置
JP2895166B2 (ja) * 1990-05-31 1999-05-24 キヤノン株式会社 半導体装置の製造方法
JP2622185B2 (ja) * 1990-06-28 1997-06-18 シャープ株式会社 カラー液晶表示装置
JP2745435B2 (ja) * 1990-11-21 1998-04-28 キヤノン株式会社 液晶装置
KR960010723B1 (ko) * 1990-12-20 1996-08-07 가부시끼가이샤 한도오따이 에네루기 겐큐쇼 전기광학장치
JP3119709B2 (ja) * 1990-12-20 2000-12-25 旭硝子株式会社 液晶表示装置及び投射型液晶表示装置
JP2979655B2 (ja) * 1991-01-14 1999-11-15 松下電器産業株式会社 アクティブマトリクス基板の駆動方法
JP2838338B2 (ja) * 1991-05-21 1998-12-16 株式会社半導体エネルギー研究所 電気光学装置の駆動方法
JP2938232B2 (ja) * 1991-07-25 1999-08-23 キヤノン株式会社 強誘電性液晶表示デバイス
JP3191061B2 (ja) * 1992-01-31 2001-07-23 キヤノン株式会社 半導体装置及び液晶表示装置
JPH05273532A (ja) * 1992-01-31 1993-10-22 Canon Inc 液晶素子
US5434441A (en) * 1992-01-31 1995-07-18 Canon Kabushiki Kaisha Silicon-on-insulator CMOS device and a liquid crystal display with controlled base insulator thickness
JPH05264964A (ja) * 1992-03-19 1993-10-15 Canon Inc 液晶装置
JP3214132B2 (ja) * 1993-03-01 2001-10-02 三菱電機株式会社 メモリセルアレイ半導体集積回路装置
JP3290772B2 (ja) * 1993-08-18 2002-06-10 株式会社東芝 表示装置
US5668650A (en) * 1993-09-06 1997-09-16 Casio Computer Co., Ltd. Thin film transistor panel having an extended source electrode
JPH07199150A (ja) * 1993-12-28 1995-08-04 Canon Inc 液晶表示装置
CN1146056C (zh) * 1994-06-02 2004-04-14 株式会社半导体能源研究所 有源矩阵显示器
EP0689085B1 (en) * 1994-06-20 2003-01-29 Canon Kabushiki Kaisha Display device and manufacture method for the same
JP3126630B2 (ja) * 1994-06-20 2001-01-22 キヤノン株式会社 ディスプレイ
JP3093604B2 (ja) * 1994-06-20 2000-10-03 キヤノン株式会社 液晶表示装置
JP3109979B2 (ja) * 1994-06-20 2000-11-20 キヤノン株式会社 液晶表示装置
GB9413883D0 (en) * 1994-07-09 1994-08-31 Philips Electronics Uk Ltd Colour liquid crystal projection display systems
US5737040A (en) * 1994-07-12 1998-04-07 Dai Nippon Printing Co., Ltd. Liquid crystal display apparatus and liquid crystal projection display apparatus which employ hologram color filter
US5467215A (en) * 1994-12-21 1995-11-14 Motorola Integrated electro-optic package for reflective spatial light modulators
DE69627561T2 (de) * 1995-02-10 2004-03-18 Sharp K.K. Projektionsbildanzeigevorrichtung
JP3438446B2 (ja) * 1995-05-15 2003-08-18 ソニー株式会社 半導体装置の製造方法
JP3143592B2 (ja) * 1995-09-14 2001-03-07 キヤノン株式会社 表示装置
JP3242304B2 (ja) * 1995-10-03 2001-12-25 シャープ株式会社 マトリクス型表示装置
FR2749434B1 (fr) * 1996-05-31 1998-09-04 Dolphin Integration Sa Matrice de memoire rom compacte
US5908315A (en) * 1997-08-18 1999-06-01 Advanced Micro Devices, Inc. Method for forming a test structure to determine the effect of LDD length upon transistor performance

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100778620B1 (ko) * 2005-10-21 2007-11-22 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 액정 표시 장치 및 표시 장치

Also Published As

Publication number Publication date
JP3571887B2 (ja) 2004-09-29
CN1102246C (zh) 2003-02-26
JPH10177190A (ja) 1998-06-30
EP0837447B1 (en) 2003-04-16
US6057897A (en) 2000-05-02
US6078368A (en) 2000-06-20
DE69720908D1 (de) 2003-05-22
EP0837447A1 (en) 1998-04-22
TW392088B (en) 2000-06-01
HK1009547A1 (en) 1999-06-04
DE69720908T2 (de) 2003-12-18
KR100281249B1 (ko) 2001-02-01
CN1182887A (zh) 1998-05-27
US6163352A (en) 2000-12-19

Similar Documents

Publication Publication Date Title
KR100281249B1 (ko) 액티브매트릭스기판, 이 기판을 사용한 액정장치 및 이 액정장치를 사용하는 표시장치
EP0837354B1 (en) Pixel electrode substrate for reflection type liquid crystal apparatus, liquid crystal apparatus using the same and display apparatus using such liquid crystal apparatus
KR100325924B1 (ko) 매트릭스기판,이매트릭스기판을사용하는액정장치및이액정장치를사용하는표시장치
KR100283717B1 (ko) 매트릭스기판, 이 매트릭스기판을 사용한 액정장치 및 이 액정장치를 사용한 표시장치
JP3445121B2 (ja) マトリクス基板と液晶表示装置及びこれを用いるプロジェクター
KR100254157B1 (ko) 매트릭스기판, 이 매트릭스기판을 사용한 액정장치, 이 액정장치를 사용한 표시장치 및 상기 매트릭스기판과 상기 액정표시장치 의 제조방법
JP3249079B2 (ja) マトリクス基板と液晶表示装置と投写型液晶表示装置
JP3279234B2 (ja) 半導体装置の製造方法
JPH11126051A (ja) マトリクス基板と液晶表示装置及びこれを用いる投写型液晶表示装置
JPH11133457A (ja) マトリクス基板と表示装置及びその製造方法及び投写型液晶表示装置
JP3230659B2 (ja) 半導体装置、表示装置用基板、該表示装置用基板を用いた液晶装置、投写型液晶表示装置、及び表示装置
JP3423592B2 (ja) 表示装置用基板とその製造方法及び液晶表示装置及び投射型液晶表示装置
JPH11126035A (ja) 表示装置、液晶表示装置及びそれを用いた液晶プロジェクター
JP2001147426A (ja) 画素電極基板及びそれを用いた反射型液晶装置
JPH11125805A (ja) マトリクス基板と液晶表示装置とこれを用いた投写型液晶表示装置
JPH11135497A (ja) 層間絶縁膜及び表示装置の製造方法
JP2000180884A (ja) 液晶表示装置
JPH11135502A (ja) 半導体装置用配線、この配線を用いた半導体装置、及び半導体装置用配線の製造方法
JPH11133456A (ja) マトリクス基板と液晶表示装置とこれを用いた表示装置と液晶プロジェクター装置
JPH11125838A (ja) マトリクス基板と半導体装置及びその製造方法と液晶表示装置及び投写型液晶表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061110

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee