JP2838338B2 - 電気光学装置の駆動方法 - Google Patents

電気光学装置の駆動方法

Info

Publication number
JP2838338B2
JP2838338B2 JP12014292A JP12014292A JP2838338B2 JP 2838338 B2 JP2838338 B2 JP 2838338B2 JP 12014292 A JP12014292 A JP 12014292A JP 12014292 A JP12014292 A JP 12014292A JP 2838338 B2 JP2838338 B2 JP 2838338B2
Authority
JP
Japan
Prior art keywords
liquid crystal
tft
pixel
signal
pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP12014292A
Other languages
English (en)
Other versions
JPH05150270A (ja
Inventor
晃 間瀬
正明 ▲ひろ▼木
保彦 竹村
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP12014292A priority Critical patent/JP2838338B2/ja
Priority to KR1019920007951A priority patent/KR970004055B1/ko
Priority to TW081103797A priority patent/TW219981B/zh
Publication of JPH05150270A publication Critical patent/JPH05150270A/ja
Priority to US08/240,499 priority patent/US5543947A/en
Application granted granted Critical
Publication of JP2838338B2 publication Critical patent/JP2838338B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G02F1/136245—Active matrix addressed cells having more than one switching element per pixel having complementary transistors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0823—Several active elements per pixel in active matrix panels used to establish symmetry in driving, e.g. with polarity inversion
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2014—Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3651—Control of matrices with row and column drivers using an active matrix using multistable liquid crystals, e.g. ferroelectric liquid crystals

Description

【発明の詳細な説明】
【０００１】
【発明の利用分野】本発明は、駆動用スイッチング素子
として薄膜トランジスタ（以下ＴＦＴという）を使用し
た液晶電気光学装置における画像表示方法において、特
に中間的な色調や濃淡の表現を得るための階調表示方法
に関するものである。
【０００２】
【従来の技術】液晶組成物はその物質特性から、分子軸
に対して水平方向と垂直方向に誘電率が異なるため、外
部の電解に対して水平方向に配列したり、垂直方向に配
列したりさせることが容易にできる。液晶電気光学装置
は、この誘電率の異方性を利用して、光の透過光量また
は散乱量を制御することでＯＮ／ＯＦＦ、すなわち明暗
の表示をおこなっている。液晶材料としては、ＴＮ（ツ
イステッド・ネマティック）液晶、ＳＴＮ（スーパー・
ツイステッド・ネマティック）液晶、強誘電性液晶、ポ
リマー液晶あるいは分散型液晶とよばれる材料が知られ
ている。液晶は外部電圧に対して、無限に短い時間に反
応するのではなく、応答するまでにある一定の時間がか
かることが知られている。その値はそれぞれの液晶材料
に固有で、ＴＮ液晶の場合には、数１０ｍｓｅｃ、ＳＴ
Ｎ液晶の場合には数１００ｍｓｅｃ、強誘電性液晶の場
合には数１００μｓｅｃ、分散型あるいはポリマー液晶
の場合には数１０ｍｓｅｃである。
【０００３】液晶を利用した電気光学装置のうちでもっ
とも優れた画質が得られるものは、アクティブマトリク
ス方式を用いたものであった。従来のアクティブマトリ
クス型の液晶電気光学装置では、各液晶画素を駆動する
アクティブ素子として薄膜トランジスタ（ＴＦＴ）を用
いるものであったが、ＴＦＴにはアモルファスまたは多
結晶型の半導体を用い、１つの画素にＰ型またはＮ型の
いずれか一方のみのタイプのＴＦＴを用いたものであ
る。即ち、一般にはＮチャネル型ＴＦＴ（ＮＴＦＴとい
う）を画素に直列に連結している。図２は従来のアクテ
ィブマトリクス型の液晶電気光学装置の等価回路を概略
的に示したものであり、２２は一つの画素の液晶部分を
示している。それに直列に連結してＮＴＦＴ２１が設け
られている。このような画素をマトリックス配列せしめ
たものである。一般には６４０×４８０または１２６０
×９６０と非常に多くの画素を有するが、この図面では
それと同意味で単純に２×２のマトリックス配列を描い
ている。このそれぞれの画素に対し周辺回路２６、２７
より信号を加え、所定の画素を選択的にオンとし、他の
画素をオフとするとこのＴＦＴのオン、オフ特性が一般
には良好な場合、コントラストの大きい液晶電気光学装
置を実現することができる。
【０００４】
【発明が解決しようとする課題】しかしながら、実際に
このような液晶電気光学装置を製造してみると、ＴＦＴ
の出力、すなわち液晶にとっての入力の電圧ＶＬＣ２０
（液晶電位という）は、しばしば“１”（Ｈｉｇｈ）と
するべき時に“１”（Ｈｉｇｈ）にならない、逆に
“０”（Ｌｏｗ）となるべき時に“０”（Ｌｏｗ）にな
らない場合がある。これは、画素に信号を加えるスイッ
チング素子であるＴＦＴがＯＮ、ＯＦＦの状態におい
て、非対称な状態におかれることが原因である。
【０００５】液晶２２はその動作状況においては本来絶
縁性であり、また、ＴＦＴがオフの時に液晶電位（Ｖ
ＬＣ）は浮いた状態になる。そしてこの液晶２２は等価
回路的にキャパシタであるため、そこに蓄積された電荷
によりＶＬＣが決められる。この電荷は液晶の抵抗Ｒ
ＬＣ２４が比較的小さい抵抗であったり、ゴミ、イオン
性不純物が液晶中に存在することによりリークする。
【０００６】また、ＴＦＴ２１のゲイト絶縁膜のピンホ
ールによりゲイト電極とＴＦＴの入出力端間にＲＧＳ２
５が生じた場合にはそこから電荷がもれ、ＶＬＣ２０は
中途半端な状態になってしまう。このため１つのパネル
中に２０万〜５００万個の画素を有する液晶表示装置に
おいては、ＴＦＴも同様に存在するため、前述のような
問題が発生し、高い歩留まりを成就することができな
い。
【０００７】さらに、たいていの液晶材料はＯＮあるい
はＯＦＦの２状態をえることは容易にできても、その中
間的な状態を得ることは難しかった。従来は、液晶を用
いた画素の１つ１つに薄膜トランジスタ（ＴＦＴ）を形
成し、いわゆるアクティブマトリクス回路を構成し、こ
のＴＦＴによって、画素の液晶にかかる電圧を微妙に調
整して、中間的な色調を出すことが検討されていた。し
かしながら、各画素のＴＦＴごとのばらつきが１０％程
度もあるのに対し、液晶の中間色調状態を実現するため
に許容される電圧の幅は、例えば、一般的な液晶材料で
あるＴＮ液晶の場合には、通常、液晶のしきいち電圧の
１０数％でしかなく、階調制御は極めて難しいものであ
った。特に階調表示が困難であるということは、液晶デ
ィスプレー装置が従来の一般的な表示装置であるＣＲＴ
（陰極線管）と競争してゆく上で極めて不利であった。
【０００８】本発明は従来、困難であった階調表示を実
現させる方法を提案することを目的とするものである。
そのためには、単なる表示方式の開示にとどまらない。
例えば、本発明の階調表示を実現するためには、先に述
べたような動作の不安定性を解決することも必要であ
る。そこで、本発明は表示装置の各画素を駆動する駆動
素子のＯＮ、ＯＦＦ時における状態の非対称性に起因す
る問題、すなわち表示部分の電位が”１”、”０”に十
分安定して固定されず、１フレーム中にそのレベルがド
リフトするという問題を解決することをも発明の目的と
する。
【０００９】
【問題を解決するための手段】本発明を達成するために
必要な画素駆動回路は、従来のようなＮチャネル型ある
いはＰチャネル型のＴＦＴだけからなるものとは異な
り、基板上にマトリックス構成を有する複数の画素が設
けられた液晶電気光学装置であって、それぞれの画素電
極にＰチャネル型薄膜トランジスタとＮチャネル型薄膜
トランジスタとを相補型に構成した相補型薄膜トランジ
スタを少なくとも１組設ける。必要によっては、このよ
うな相補型薄膜トランジスタをそれぞれの画素について
複数組設ける。複数組設けることによって、それらのう
ちの１つに不良があった場合においても他の正常な相補
型トランジスタによって、目的とする動作を得ることが
できる。
【００１０】そして、入出力端の一方を前記画素電極
へ、他の一方を第１の信号線に接続する。複数の相補型
トランジスタを設ける場合には、該相補型薄膜トランジ
スタの入出力端を直列に接続し、この入出力端の一方を
前記画素電極へ、他の一方を第１の信号線へ接続し、か
つ前記複数の相補型薄膜トランジスタのゲイト電極を他
の信号線へ接続したことを特徴とする液晶電気光学装
置、あるいは、基板上にマトリックス構成を有する複数
の画素が設けられた液晶電気光学装置であって、それぞ
れの画素電極に複数のＰチャネル型薄膜トランジスタと
複数のＮチャネル型薄膜トランジスタとを有し、前記複
数のＰチャネル型薄膜トランジスタのソース、ドレイン
領域の入出力端を直列に接続し、この入出力端の一方を
前記画素電極へ、他の一方を第１の信号線へ接続し、前
記複数のＮチャネル型薄膜トランジスタのソース、ドレ
イン領域の入出力端を直列に接続し、この入出力端の一
方を前記画素電極へ、他の一方を同じ第１の信号線へ接
続し、かつ前記薄膜トランジスタのゲイト電極を他の信
号線へ接続したことを特徴とする液晶電気光学装置をそ
の駆動対象物とするものであります。
【００１１】ここで、相補型薄膜トランジスタとは、Ｎ
チャネル型薄膜トランジスタ（以下ＮＴＦＴという）の
入出力部分の一方とＰチャネル型薄膜トランジスタ（以
下ＰＴＦＴという）の入出力部分の一方とがそれぞれ接
続されており、かつ前記ＰおよびＮチャネル型薄膜トラ
ンジスタのゲート電極は互いに接続されており、これら
接続された部分が入出力であるソース，ドレイン及びゲ
ート電極となる相補型薄膜トランジスタ（以下Ｃ／ＴＦ
Ｔという）であり、本発明の場合、このような接続の為
トランスファーゲイト型とも総称される。
【００１２】本発明の代表例を図１に回路として示す。
図１は、図中に示される周辺回路１、２によって駆動さ
れる２×２のアクティブマトリックス型の液晶電気光学
装置の例を示している。同図において、１つの画素部分
３に対応して、２つのＰＴＦＴＦと２つのＮＴＦＴとが
相補型構成として接続されている。これは、先に述べた
ように、どちらか一方に不良（具体的はソース、ドレイ
ン間のショートやリーク）があった場合においても目的
とする動作が得られるためのものである。したがって、
１つの液晶セルに１組のＣ／ＴＦＴが設けられたもので
あっても、特に本発明を実行する上で問題とはならない
ことは明らかであろう。図１においては４つのＴＦＴの
うちＰＴＦＴとＮＴＦＴとはソース、ドレイン領域が電
気的に接続されており、一組のＣ／ＴＦＴを構成してい
る。この２つのＣ／ＴＦＴは画素電極に対して直列に入
出力部が電気的に接続されており、一方の入出力部４は
マトリクス配列された信号線ＶＤＤ１に接続され他方の
入出力部５は液晶の画素電極６に接続されている。
【００１３】このような構成をとることによって、ＰＴ
ＦＴとＮＴＦＴとからなるＣ／ＴＦＴのＯＮ、ＯＦＦ時
における画素部分３の電位を”１”，”０”に十分安定
して固定させ、１フレーム中にそのレベルがドリフトし
てしまうことがない表示装置を得ることができる。
【００１４】また、図１のように、２つのＣ／ＴＦＴを
直列に配置すると、ＯＦＦ状態の微小な電流のリーク
が、通常のＴＦＴの２倍の抵抗のために発生する程度が
少なく、より画素部分３の電位を”１”，”０”に十分
安定して固定させることが可能である。
【００１５】また図３により、本発明の他の例を示す。
図３においても図１と同様に説明のために２×２のマト
リクス配列された例を示している。
【００１６】同図において、１つの画素部分３に対応し
て、２つのＰＴＦＴＦと２つのＮＴＦＴとが相補型構成
として接続されている。すなわち、４つのＴＦＴのうち
２つのＰＴＦＴのソース、ドレイン領域を直列に接続
し、さらに２つのＮＴＦＴのソース、ドレイン領域をも
直列に接続している。このようなＰＴＦＴ群とＮＴＦＴ
群のソース、ドレイン領域が電気的に接続されており、
一組のＣ／ＴＦＴを構成している。このＣ／ＴＦＴは画
素電極に対して直列に入出力部が電気的に接続されてお
り、一方の入出力部３０はマトリクス配列された信号線
ＶＤＤ１に接続され他方の入出力部３１は液晶の画素電
極６に接続されている。
【００１７】また、この４つのＴＦＴのゲイト電極は同
一の信号線ＶＧＧ１に接続されて、１つの画素部分に４
つのＴＦＴからなる１組のＣ／ＴＦＴが設けられた構成
となっている。
【００１８】図１および図３においては、画素電極に対
して直列に複数個のＴＦＴを設けて、個々あるいは全体
でＣ／ＴＦＴとして機能させることにより、ＴＦＴの動
作不良に対する補償の機能を実現したことを特徴とする
ものであり、上記の例のみに限定されることはなく、さ
らに別のＣ／ＴＦＴを設けても実現することができる。
【００１９】また、図１の例においては、ＰＴＦＴとＮ
ＴＦＴとの相対的な位置関係を変えても、全く同じ機能
を実現することができ、液晶電気光学装置のレイアウト
に自由度を与えることができる。特に、このようにＣ／
ＴＦＴを用いることによって、画素に加える信号電圧の
スイッチング速度を大幅に向上せしめることが可能であ
る。スイッチング速度が大きいということは本発明にと
っては必要不可欠なことであり、それゆえ、従来のよう
なＮＴＦＴあるいはＰＴＦＴだけからなる回路では本発
明は達成できない。図１および図３では、２×２の最小
規模のマトリクスを示したが、実際の表示装置はこれら
の素子を含む画素をマトリクス配列させて構成される。
【００２０】次に本発明の駆動原理について説明する。
まず、Ｎ×Ｍマトリクスを考える。図９にこのマトリク
スの概略を示す。図に示すように周辺の駆動回路８２か
らＮ本の信号線Ｘ１，Ｘ２，．．．Ｘｎ，．．ＸＮと同
じく駆動回路８１からＭ本の信号線Ｙ１．Ｙ２，．．．
Ｙｍ，．．ＹＭとが直行して設けられ、それらの交差す
る部分に、図には示されていないが、それぞれＣ／ＴＦ
Ｔと液晶セルが形成されている。図９では、このうちの
ｎ行ｍ列だけを取り出して示してある。すなわち、信号
線ＸｎとＹｍ、および液晶セルＺｎｍ、ならびにそれら
を接続するＣ／ＴＦＴが示されている。このＣ／ＴＦＴ
はそのソース（入出力端の一方）に接続しているＹｍに
電圧が加わった状態で、そのゲイト電極に接続している
Ｘｎに正または負の電圧、あるいは正の電圧と負の電圧
の融合した、図１０のＸｎに示されるようなバイポーラ
パルスを加えるとＣ／ＴＦＴがＯＮ状態となり、液晶セ
ルＺｎｍにＹｍに由来する電圧がかかる。また、Ｙｍに
電圧が加わらない状態で、Ｘｎに正または負、あるいは
バイポーラパルスの電圧を加えてもＣ／ＴＦＴはＯＮ状
態となるが、この場合には液晶セルＺｎｍに蓄えられて
いた電荷が放出され、液晶セルにかかっていた電圧は取
り除かれる。とくにバイポーラパルスを使用することは
素子の高速動作の上で有効である。
【００２１】さて、液晶に電圧のかかっている時間を制
御することによって、視覚的に階調を得ることができ
る。例えば、ＴＮ液晶を用いた場合において、２５６ｍ
ｓｅｃの間に、２００ｍｓｅｃだけ液晶に電圧をかけた
場合には、２５６ｍｓｅｃの間だけ電圧をかけた場合よ
り暗く、また、１００ｍｓｅｃだけ電圧をかけた場合よ
り明るい状態を実現することできる。このことは液晶の
平均的なＯＮ状態の時間を考えれば明らかであろう。こ
の研究を進めた本発明人らは、さらに、１ｍｓｅｃのパ
ルスを液晶セルに印加する場合においては、２５６ｍｓ
ｅｃの間に２００回だけパルスを印加した場合は、２５
６回パルスを印加した場合と１００回だけパルスを印加
した場合の中間的な濃さが得られることも発見した。し
かしながら、このことは当然なことではない。なぜなら
ば、通常の上記のＴＮ液晶材料においては、１ｍｓｅｃ
という時間はあまりにも短く、そのような短時間にはＴ
Ｎ液晶は反応しないのである。したがって、２５６回の
パルスをかけたとしても液晶はＯＮ状態を実現すること
は不可能なはずである。しかしながら、実際には液晶は
中間的な濃さを実現できた。その原理についてはまだ詳
細にわかっていない。
【００２２】しかしながら、本発明人らは、この現象を
利用して階調表現が可能であることを見いだしたのであ
る。すなわち、液晶材料が反応しないような短パルスが
液晶セルに印加されるパルスの回数（単位時間あたりの
回数）を制御することによって、中間的な明るさをデジ
タル制御で実現することが、まさに本発明の特徴とする
ものである。本発明人らの研究の結果、このような中間
的な濃度を得るためのパルスの幅はＴＮ液晶の場合には
１０ｍｓｅｃ以下であることが必要であることがわかっ
た。ここで、パルスの幅という語句について、その意味
を明確にする。すなわち、この場合には、複数のパルス
を連続的に液晶に印加するのであるが、この場合のパル
スの幅とは、１つのパルスが始まってから、次のパルス
が始まるまでの間の時間のことをいう。したがって、パ
ルスの繰り返し周波数の逆数となる。
【００２３】同様な効果は、ＳＴＮ液晶においても、ポ
リマー液晶あるいは分散型液晶においても見られた。い
ずれも、その応答時間よりも短いパルスを加えることに
よって、中間的な色調が得られることが明らかになっ
た。すなわち、ＳＴＮ液晶においては、１００ｍｓｅｃ
以下、のぞましくは１０ｍｓｅｃ以下、ポリマー液晶あ
るいは分散型液晶においては１０ｍｓｅｃ以下、のぞま
しくは１ｍｓｅｃ以下のパルスを加えることによって、
階調表示が得られた。
【００２４】通常は、テレビ等の画像では１秒間に３０
枚の静止画が次々に繰り出されて動画を形成する。した
がって、１枚の静止画が継続する時間は約３０ｍｓｅｃ
である。この時間は人間の目にはあまりにも早すぎて、
文字通り『目にも止まらない』時間であり、結果とし
て、視覚的には静止画を１枚１枚識別することはできな
い。ともかく、通常の動画を得るには、１枚の静止画は
長くても１００ｍｓｅｃ以上継続することはできない。
本発明を利用して２５６階調の階調表示をおこなうとす
れば、もし、１枚の静止画が３０ｍｓｅｃ継続するとし
て、３０ｍｓｅｃの間を、少なくとも２５６分割して、
最大で２５６回のパルスを液晶セルに加えるだけの回路
を構成する必要がある。１パルスあたりの時間は約１０
０μｓｅｃとなる。これだけの高速性を得るには従来の
ＮＴＦＴ等では不可能で、本発明のＣ／ＴＦＴが必要と
される。３０ｍｓｅｃの間に繰り出されるパルス数をさ
らに増加させるとより詳細な階調表示が可能となること
はいうまでもない。
【００２５】本発明による階調表示方法の動作例を図１
０に示す。簡単のため、４階調表示の場合について述べ
るが、６４階調、あるいは２５６階調の表示を得ようと
すればこの動作例を応用すれば容易に達成できる。以
下、図１０、図１１について説明する。図１０では、ま
ず、Ｙ１．Ｙ２，．．．Ｙｍ−１，Ｙｍ，．．．ＹＭの
信号線にパルス電圧が印加される。このパルス電圧は、
全ての信号線に印加されるのではなく、画素に電圧を加
える必要のある場合に印加される。わかりやすくするた
め、図１０のｔ＝Ｔ１からｔ＝２Ｔ１までの動作に注目
して説明する。まず、ｔ＝Ｔ１からτ１だけ持続する矩
形波パルスが信号線Ｙｍ−１とＹｍの両方に印加され
る。一方、ｔ＝Ｔ１にほぼ同期して、バイポーラパルス
が信号線Ｘｎ−１だけに印加される。この時信号線Ｘｎ
には印加されない。このため、まず、液晶セルＺ
ｎ−１．ｍ−１とＺｎ−１，ｍの双方が充電され、ＯＮ
状態となる。次に、τ１だけ持続した最初の矩形波パル
スが切られ、間隔τ２だけおいて、次の矩形波パルス
が、Ｙｍ−１だけに印加される。Ｙｍにはパルスは印加
されない。簡単のため、このパルスもτ１だけ持続する
ものとする。一方、Ｘｎには上記の矩形波パルスとほぼ
同期して、バイポーラパルスが印加される。しかしなが
ら、Ｘｎ−１には印加されない。この結果、液晶セルＺ
ｎ．ｍ−１のみ充電され、Ｚｎ．ｍは充電されない。こ
のようにして充電され、ＯＮ状態となった液晶セルＺ
ｎ−１，ｍ−１、Ｚｎ−１，ｍとＺｎ．ｍ−１は充電状
態が持続する。もちろん、液晶やＣ／ＴＦＴ、周辺回路
を介した電荷のリーク、あるいは意図的に液晶セルの電
荷を少しづつ放電させる目的で形成された回路等によっ
て、わずかな放電が観測されることがあるかもしれな
い。しかし、多くの電荷は液晶セルに保たれている。
【００２６】ついで、Ｘｎ−１とＸｎの両方にバイポー
ラパルスが印加される。このとき、Ｙｍ−１およびＹｍ
には電圧が印加されていないので、いずれの液晶セルに
も充電されることはなく、逆に、液晶セルに充電されて
いた電荷は放電される。この繰り返しによって、液晶セ
ルには大体Ｔ１だけ継続するパルス電圧が印加されるこ
とになる。もちろん、絶えず印加されるわけではないこ
とは、以上の説明から明らかであろう。
【００２７】図１０の例では、このような動作を４回繰
り返すことによって、１つの画面を構成できる。すなわ
ち、１画面の周期は４Ｔ１である。図１０のような信号
を送ることによって、例えば液晶セルＺｎ−１，ｍ−１
では、１周期の間に、４回のパルスが印加され、、Ｚ
ｎ−１，ｍでは３回、Ｚｎ，ｍ−１は２回、Ｚｎ，ｍは
１回のパルスがそれぞれ印加された。それぞれのパルス
の幅は、人間の目が追従できない程の短パルスであるこ
とを要求されるだけでなく、先にも述べたように液晶も
追従できないような短パルスであることが必要とされ
る。具体的には、ＴＮ液晶では１０ｍｓｅｃ以下、ＳＴ
Ｎ液晶では１００ｍｓｃ以下、分散型液晶あるいはポリ
マー液晶と称される液晶群では１０ｍｓｅｃ以下である
ことが必要である。さて、このようなパルスの回数が異
なる場合に、人間の目には、それぞれの液晶の明るさが
異なって見え、中間的な階調表示が可能となる。例えば
ポリマー液晶にこの例を適用すると、液晶セルＺｎ，ｍ
が最も明るく、以下、Ｚｎ，ｍ−１、Ｚｎ−１，ｍ、Ｚ
ｎ−１，ｍ−１の順で暗くなる。すなわち、４階の階調
表示が可能である。
【００２８】図１０では、例えば、Ｚｎ−１，ｍ−１に
印加されるパルスの幅とＺｎ，ｍに印加されるパルスの
幅は少し異なっていた。違いがわずかな場合には視覚的
に問題となることはないが、例えば、ＴＮ液晶では、パ
ルス幅の違いが２０％以上も異なるようになると、パル
ス数が同じでも明るさに違いが見られるようになる。そ
の場合には例えば、場所によって、色や明るさが異なる
という状態になる。この問題を解決するためには、図１
１に示されるような方法を用いればよい。この場合に
は、各画素に印加されるパルス幅はほとんど同じ長さと
することが可能である。
【００２９】この場合も、ｔ＝Ｔ１からｔ＝２Ｔ１まで
の動作に注目して説明する。まず、ｔ＝Ｔ１からｔ＝Ｔ
１＋τ２の間にはＹｍ−１にもＹｍにもパルス電圧は印
加されない。しかし、Ｘｎ−１にだけバイポーラパルス
が印加される。このバイポーラパルスによって液晶セル
Ｚｎ−１，ｍ−１とＺｎ−１，ｍに充電されていた電荷
が放電される。しかしながら、Ｘｎにはパルスは印加さ
れないので、Ｘｎ−１につながっていないＺｎ，ｍ−１
とＺｎ，ｍに充電されていた電荷は放電されない。つい
で、時間ｔ＝Ｔ１＋τ２からτ１だけ持続する矩形波パ
ルスがＹｍ−１とＹｍの両方に印加される。一方、ｔ＝
Ｔ１＋τ２にほぼ同期して、バイポーラパルスがＸ
ｎ−１だけに印加される。Ｘｎには印加されない。この
ため、まず、液晶セルＺｎ−１，ｍ−１とＺｎ−１，ｍ
の双方が充電され、ＯＮ状態となる。次に、τ１だけ持
続した最初の矩形波パルスが切られる。
【００３０】次に、時間ｔ＝Ｔ１＋τ１＋τ２からｔ＝
Ｔ１＋τ１＋２τ２の間には、Ｙｍ−１にもＹｍにもパ
ルス電圧は印加されない。しかし、Ｘｎにだけバイポー
ラパルスが印加される。このバイポーラパルスによって
液晶セルＺｎ，ｍ−１とＺｎ，ｍに充電されていた電荷
が放電される。しかしながら、Ｘｎ−１にはパルスは印
加されないので、ＸｎにつながっていないＺ
ｎ−１，ｍ−１とＺｎ−１，ｍに充電されていた電荷は
放電されない。ついで、時間ｔ＝Ｔ１＋τ１＋２τ２か
らτ１だけ持続する矩形波パルスがＹｍ−１だけに印加
される。一方、ｔ＝Ｔ１＋τ１＋２τ２にほぼ同期し
て、バイポーラパルスがＸｎだけに印加される。Ｘ
ｎ−１には印加されない。このため、液晶セルＺ
ｎ，ｍ−１とＺｎ，ｍの双方が充電され、ＯＮ状態とな
る。次に、τ１だけ持続した最初の矩形波パルスが切ら
れる。
【００３１】以下、この繰り返しによって、任意の液晶
セルにパルス電圧を加えることが可能である。この場合
も、図１０と同様に４階の階調表示が可能である。しか
も、いずれの液晶セルのパルス幅もほとんど変わらない
ので、図１０の問題点を解決することができる。しかし
ながら、図１０の場合に比べて、液晶セル放電のための
バイポーラパルスを各信号線Ｘ１，Ｘ２‥‥ＸＮごとに
独立して、しかも高速で制御しなければならないため、
周辺回路が煩雑となる。
【００３２】以上のようにして、４階調表示が可能とな
る。この回路の規模をさらに拡大させることによって、
６４階調、２５６階調も可能である。以下に実施例を示
し、さらに詳細に本発明を説明する。
【００３３】
【実施例】〔実施例１〕この実施例は図３に示す等価回
路に対応する液晶電気光学装置を作製し、それを動作さ
せるものであり、液晶電気光学装置では、図９に示され
る回路とよく似た形を取っているが、１つの画素に対し
て、２つのＰＴＦＴと２つのＮＴＦＴを設けたものであ
る。
【００３４】また、図４に用いた液晶電気光学装置のＴ
ＦＴの上面図と断面図、図５及び図６に本実施例で使用
するＴＦＴの作製工程図を示している。これらの図にお
いては説明を行う為に描かれたものであり、実際の装置
の寸法とは異なっており、また説明の為細部は省略して
いる。
【００３５】まずＰＴＦＴ４１とＮＴＦＴ４０の作製工
程を図５及び図６を用いて説明する。ＰＴＦＴもＮＴＦ
Ｔも基本的な作製方法は導入する不純物の種類以外は同
じなので、図５及び図６を使用して説明を行う。
【００３６】まず、ＡＮガラス、パイレックスガラス等
の約６００℃の熱処理に耐え得るガラス基板５０上にマ
グネトロンＲＦ（高周波）スパッタ法を用いてブロッキ
ング層としての酸化珪素膜５１を１０００〜３０００Å
の厚さに作製した。プロセス条件は酸素１００％雰囲
気、成膜温度１５０℃、出力４００〜８００Ｗ、圧力
０．５Ｐａとした。ターゲットに石英または単結晶シリ
コンを用い、成膜速度は３０〜１００Å／分であった。
さらにこの上にシリコン膜５２をＬＰＣＶＤ（減圧気
相）法、スパッタ法またはプラズマＣＶＤ法により形成
し、公知のフォトリソ等のパターニング工程を経て
（Ａ）の形状を得た。
【００３７】このシリコン膜を減圧気相法で形成する場
合、結晶化温度よりも１００〜２００℃低い４５０〜５
５０℃、例えば５３０℃でジシラン（Ｓｉ２Ｈ６）また
はトリシラン（Ｓｉ３Ｈ８）をＣＶＤ装置に供給して成
膜した。反応炉内圧力は３０〜３００Ｐａとした。成膜
速度５０〜２５０Å／分であった。ＮＴＦＴとＰＴＦＴ
とのスレッシュホールド電圧（Ｖｔｈ）を概略同一に制
御するため、ホウ素をジボランを用いて１×１０１４〜
１×１０１７ｃｍ−３の濃度として成膜中に添加しても
よい。
【００３８】またこのシリコン膜をスパッタ法によって
得る場合、スパッタ前の背圧を１×１０−５Ｐａ以下と
し、単結晶シリコンをターゲットとし、アルゴンに水素
を２０〜８０％に混入した雰囲気で行った。例えばアル
ゴン２０％、水素８０％とした。成膜温度は１５０℃、
周波数は１３．５６ＭＨｚ、スパッタ出力４００〜８０
０Ｗとした。圧力は０．５Ｐａであった。
【００３９】またプラズマＣＶＤ法によりこのシリコン
膜を得る場合、その成膜温度は例えば３００℃とし、反
応気体としてモノシラン（ＳｉＨ４）またはジシラン
（Ｓｉ２Ｈ６）を使用できる。このような反応性気体を
ＰＣＶＤ装置内に導入し、１３．５６ＭＨｚの高周波電
力を加えて成膜した。
【００４０】これらの方法によって形成された被膜は、
酸素が７×１０２０ｃｍ−３以下であることが好まし
い。この酸素濃度が高いと、半導体層を結晶化させにく
く、そのため熱アニール温度を高くするかまたは熱アニ
ール時間を長くしなければならない。また少なすぎる
と、液晶電気光学装置に使用するバックライトにより半
導体層が光照射された際にオフ状態のリーク電流が増加
してしまう。そのため４×１０１９〜４×１０２１ｃｍ
−３の範囲であれば、中温（６００℃以下）の熱アニー
ルで容易に結晶化可能である。例えば本実施例で使用す
る被膜をＳＩＭＳ（二次イオン質量分析）法によって不
純物を測定した。その結果、酸素量が８×１０１８ｃｍ
−３、炭素３×１０１６ｃｍ−３を得た。また水素は４
×１０２０ｃｍ−３であり、珪素４×１０２２ｃｍ−３
として比較すると１原子％であった。
【００４１】また、ソース、ドレイン領域に対してより
結晶化を助長させるため、酸素濃度を７×１０２０ｃｍ
−３以下、好ましくは７×１０１９ｃｍ−３以下とし、
ピクセル構成するＴＦＴのチャネル形成領域の一部のみ
に酸素、炭素又は窒素をイオン注入法により５×１０
１９〜５×１０２１ｃｍ−３となるように添加して光に
対する敏感性を弱くすることも有効である。このように
した場合、特に周辺回路を構成するＴＦＴには、この酸
素の混入をより少なくし、より大きいキャリア移動度を
有せしめることができ、高周波動作を容易にさせること
ができ、画素周辺のスイッチングのＴＦＴはオフ状態で
リーク電流を減らすことが可能となった。
【００４２】これらの方法によって形成された被膜中に
は、酸素が７×１０１９ｃｍ−３以下、好ましくは１×
１０１９ｃｍ−３以下の存在濃度であることが好まし
い。なぜなら、その代表的な結晶化条件下で結晶化をさ
せる場合、結晶化の程度を助長させ得るからである。
【００４３】かくして、アモルファス状態の珪素膜を５
００〜３０００Å、例えば１５００Åの厚さに作製の
後、４５０〜７００℃の温度にて１２〜７０時間非酸化
物雰囲気にて中温の加熱処理した。例えば窒素または水
素雰囲気にて６００℃の温度で保持した。この珪素膜の
下の基板表面にアモルファスの酸化珪素膜が形成されて
いるため、この熱処理で特定の核が存在せず、全体が均
一に加熱アニールされる。即ち、成膜時はアモルファス
構造を有し、また水素は単に混入しているのみである。
このアニールにより、珪素膜はアモルファス構造から秩
序性の高い状態に移り、その一部は結晶状態を呈する。
特にシリコンの成膜時に比較的秩序性の高い領域は特に
結晶化をして結晶状態となろうとする。しかしこれらの
領域間に存在する珪素により互いの結合がなされるた
め、珪素同志は互いにひっぱりあう。結晶としてもレー
ザラマン分光により測定すると、単結晶の珪素のピーク
５２２ｃｍ−１より低周波側にシフトしたピークが観察
される。それの見掛け上の粒径は半値巾から計算する
と、５０〜５００Åとマイクロクリスタルのようになっ
ているが、実際はこの結晶性の高い領域は多数あってク
ラスタ構造を有し、その各クラスタ間は互いに珪素同志
で結合（アンカリング）がされたセミアモルファス構造
の被膜を形成させることができた。結果として、この被
膜は実質的にグレインバウンダリ（ＧＢという）がない
といってもよい状態を呈する。キャリアは各クラスタ間
をアンカリングされた個所を通じ互いに容易に移動し得
るため、いわゆるＧＢの明確に存在する多結晶珪素より
も高いキャリア移動度となる。即ちホール移動度（μ
ｈ）＝１０〜２００ｃｍ２／Ｖｓｅｃ、電子移動度（μ
ｅ）＝１５〜３００ｃｍ２／Ｖｓｅｃが得られる。
【００４４】他方、上記の如く中温でのアニールではな
く、９００〜１２００℃の温度での高温アニールにより
被膜を多結晶化すると、核からの固相成長により被膜中
の不純物の偏析がおきて、ＧＢには酸素、炭素、窒素等
の不純物が多くなり、結晶中の移動度は大きいが、ＧＢ
でのバリア（障壁）を作ってそこでのキャリアの移動を
阻害してしまう。そして結果としては１０ｃｍ２／Ｖｓ
ｅｃ以上の移動度がなかなか得られないのが実情であ
る。
【００４５】即ち、本発明の実施例ではかくの如く、セ
ミアモルファスまたはセミクリスタル構造を有するシリ
コン半導体を用いている。またこの上に酸化珪素膜をゲ
イト絶縁膜４２０として厚さは５００〜２０００Å例え
ば１０００Åに形成した。これはブロッキング層として
の酸化珪素膜５１の作製と同一条件とした。この成膜中
に弗素を少量添加させてもよい。さらにこの後、この上
側にアルミニウムからなる金属被膜を形成した。これを
フォトマスクにてパターニングし、ゲイト電極４１３、
４１６を形成した。例えばチャネル長１０μｍ、厚さ
０．３μｍの厚さに形成し図５（Ｂ）の形状を得た。
また、このゲイト電極の延長部分は図４の上面図におけ
るＹ方向の電極配線４３、４４を同時に構成している。
【００４６】このゲイト電極としては、アルミニウムを
使用したが、その他の金属材料、例えばモリブデン、ク
ロムやドープされたシリコン被膜等を使用できる。ま
た、本実施例のようにアルミニウムをゲイト電極として
使用した場合には、その周辺を陽極酸化し、その酸化膜
を利用して、セルファライン的にソース、ドレイン領域
の電極のコンタクトホールを形成でき、チャネル領域の
近くに給電点を設けることができ、ソース、ドレイン領
域における抵抗成分の影響を少なくすることが可能とな
る。
【００４７】次に、図５（Ｃ）において、フォトレジス
トをフォトマスクを用いて形成し、ＮＴＦＴ領域上にマ
スクを形成し、まずＰＴＦＴを作製する。ＰＴＦＴ用で
あればソース、ドレイン領域４１０、４１２、４１５に
対し、ホウ素を１×１０１５ｃｍ−３のドープ量をイオ
ン注入法によりゲイト電極をマスクとしてセルフアライ
ンで形成した。
【００４８】また、ＮＴＦＴを作製する場合はこの不純
物として、リンを１×１０１５ｃｍ−３の量、イオン注
入法により添加することによりＮＴＦＴ用のソース、ド
レインを形成することができる。本実施例においては図
４に示されるようにＰＴＦＴ４１とＮＴＦＴ４０が平行
に並んでいるので、それぞれのＴＦＴを作製する際には
片側のＴＦＴの領域をフォトレジスト等でマスクをすれ
ばよい。
【００４９】また、このイオン注入はゲイト絶縁膜４２
０を通じて行った。しかし図５（Ｂ）において、ゲイト
電極４１３、４１６をマスクとしてシリコン膜上の酸化
珪素を除去し、その後、ホウ素、リンを直接珪素膜中に
イオン注入してもよい。
【００５０】次に、６００℃にて１０〜５０時間再び加
熱アニールを行った。そして図４のＮＴＦＴの不純物領
域、ＰＴＦＴの不純物領域の不純物を活性化してＮ＋、
Ｐ＋として作製した。また、ゲイト電極４１３下にはチ
ャネル形成領域がゲイト電極４１６下にはチャネル形成
領域がセミアモルファス半導体として形成されている。
【００５１】かくすると、セルフアライン方式でありな
がらも、７００℃以上にすべての温度を加えることがな
く図４に示すＣ／ＴＦＴを作ることができる。そのた
め、基板材料として、石英等の高価な基板を用いなくて
もよく、本発明の大画素の液晶電気光学装置にきわめて
適しているプロセスである。
【００５２】熱アニールは図５（Ａ），（Ｃ）で２回行
った。しかし図５（Ａ）のアニールは求める特性により
省略し、双方を図５（Ｃ）のアニールにより兼ねさせて
製造時間の短縮を図ってもよい。
【００５３】また、図５（Ｃ）のアニール工程の前また
は後において、ゲイト電極４１３、４１６の表面を陽極
酸化して、酸化アルミニウム絶縁膜５３を形成する。次
に、図６（Ａ）において、層間絶縁物４１８をその上面
に前記したスパッタ法により酸化珪素膜として形成を行
った。この酸化珪素膜の形成はＬＰＣＶＤ法、光ＣＶＤ
法を用いてもよい。例えば０．２〜０．４μｍの厚さに
形成した。その後、フォトマスクを用いて電極用の窓５
４を形成した。この窓の作製にはフォトマスクを使用し
て行うが、その際に前述の酸化アルミニウム膜５３にそ
の端部をあわせてコンタクトホールを形成し、不純物領
域への給電点とチャネル形成領域との距離を短くするこ
とができる。
【００５４】さらにこれら全体をアルミニウムをスパッ
タ法により形成し、リード４５をフォトマスクを用いて
作製した。さらに図４（Ａ）に示す如く、４つのＴＦＴ
を相補型とし、かつその出力端４０５、４１５をコンタ
クト３１にて液晶装置の一方の画素電極である透明電極
６に連結するため、スパッタ法によりＩＴＯ（インジュ
ーム・スズ酸化膜）を形成した。それをフォトマスクに
よりエッチングして、画素電極６を構成させた。このＩ
ＴＯは室温〜１５０℃で成膜し、それを２００〜４００
℃の酸素または大気中のアニールにより成就した。
【００５５】かくの如くにして２つのＰＴＦＴ４１と２
つのＮＴＦＴ４０と透明導電膜の電極６とを同一ガラス
基板５０上に作製した。かかるＴＦＴの特性を下記の表
１に略記する。
【００５６】
【表１】
【００５７】かかる半導体を用いることにより、一般に
不可能とされていたＴＦＴに大きな移動度を作ることが
できた。そのため、初めて図４に示した液晶電気光学装
置のアクティブ素子として相補型ＴＦＴを構成させるこ
とができた。
【００５８】本実施例においてはＴＦＴの構造として、
プレーナ型のＴＦＴを用いて説明を行ったが、特にこの
構造に限定されることはなく、スタガー型その他の構造
のＴＦＴでも本発明の効果を実現することが可能であ
る。
【００５９】図４において、垂直方向にＶＧＧ１、Ｖ
ＧＧ２を有する垂直方向の配線（以下Ｙ線ともいう）４
３、４４を形成した。なお水平方向にＶＤＤ１、Ｖ
ＤＤ２と水平方向の配線（以下Ｘ線ともいう）４５、４
６を形成した。図４（Ａ）は平面図であるが、そのＡ−
Ａ‘の縦断面図を図４（Ｂ）に示す。またＢ−Ｂ’の縦
断面図を図４（Ｃ）に示す。２つのＮＴＦＴ４０と２つ
のＰＴＦＴ４１はＸ線ＶＤＤ１とＹ線ＶＤＤ１との交差
部に設けられＣ／ＴＦＴを形成している。また他の画素
にも図４（Ａ）に示すように同じ構成を有したＣ／ＴＦ
Ｔを用いたマトリックス構成を有せしめた。Ｃ／ＴＦＴ
を構成するＮＴＦＴ４０、ＰＴＦＴ４１はソース，ドレ
インでがコンタクト３１を介して画素電極である透明導
電膜６と連結され、他方のソース、ドレイン領域はコン
タクト３０によりマトリックス構成を有する一方の信号
線であるＹ線の４５に連結している。また、ＮＴＦＴ，
ＰＴＦＴの全部のゲイト電極は一方の信号線であるＸ線
の４３のアルミニウム配線に連結されている。すなわ
ち、２つのＰＴＦＴが画素電極とＹ線の信号線４３の間
に直列に接続され、同様に２つのＮＴＦＴも画素電極と
Ｙ線の信号線４３の間に直列に接続されこれら４つのＴ
ＦＴでＣ／ＴＦＴを構成させることができた。
【００６０】かくして２本のＸ線、Ｙ線に挟まれた間
（内側）に透明導電膜６と４つのＴＦＴによって構成さ
れるＣ／ＴＦＴとにより１つのピクセルを構成せしめ
た。かかる構造を左右、上下に繰り返すことにより、２
×２のマトリックスの１つの例またはそれを拡大した６
４０×４８０、１２８０×９６０といった大画素の液晶
電気光学装置を作ることが可能となった。
【００６１】図４は液晶電気光学装置における液晶を挟
持する一方の基板の構成を示すものである。図４にその
構成が示される基板上に設けられた液晶駆動素子の透明
導電膜上に配向膜、配向処理を施し、さらにこの基板と
もう一方の画素電極を有する基板との間に一定の間隔を
あけて公知の方法により互いに配設した。そしてその間
に液晶材料を注入して本実施例である液晶電気光学装置
を完成させた。液晶材料にＴＮ液晶を用いるならば、基
板間の間隔を約１０μｍ程度とし、透明導電膜双方に配
向膜をラビング処理して形成する必要がある。
【００６２】分散型液晶またはポリマー型液晶を用いる
場合には、配向膜は不要であり、スイッチング速度を大
とするため、動作電圧は±１０〜±１５Ｖとし、セル間
隔（液晶を挟持する一対の基板の間隔）を１〜１０μｍ
と薄くした。特に分散型液晶を用いる場合には、偏光板
も不要のため、反射型としても、また透過型としても光
量を大きくすることができる。そしてその液晶はスレッ
シュホールドがないため、本発明のＣ／ＴＦＴの特徴で
ある明確なスレッシュホールド電圧が規定される駆動素
子（Ｃ／ＴＦＴ）を用いると大きなコントラスト得るこ
とができ、またクロストーク（隣の画素との悪干渉）を
除くことができた。
【００６３】本実施例においては、素子の半導体として
セミアモルファスまたはセミクリスタルを用いた。しか
し同じ目的であれば他の結晶構造の半導体を用いてもよ
いことはいうまでもない。
【００６４】また本実施例においては、液晶電気光学装
置の一例として液晶表示装置を用いているが画素電極に
電圧を印加し、そのことによって何らかの表示作用を行
なおうとする表示装置における画素を駆動する素子に本
発明のＣ／ＴＦＴが使用できることはいうまでもない。
【００６５】以下、図７を用いて本実施例のＣ／ＴＦＴ
の動作原理を、一般的に説明する。図３に示されている
一対の信号線ＶＤＤ１、ＶＤＤ２、ＶＧＧ１、ＶＧＧ２
とに信号電圧を加えることによって、画素部分に電圧を
印加し、液晶電気光学効果を発現させるものである。図
７にＡ点（ＶＤＤ１とＶＧＧ１との交点に位置する画
素）に存在する液晶に電圧を印加するためにこれら４つ
の信号線および他方の基板上の対抗電極に加える信号電
圧の駆動波形チャートを示す。図７を見ればわかるよう
に図３に示されているのは２×２のマトリックスである
ので１フレームは２分割されている。またこの場合にお
ける液晶３に実際に印加される電圧をブロックＡ電圧と
して示す。図７に示されているのは単にＯＮ、ＯＦＦの
状態のみであるが、階調表示をするためには、先に示し
たように、ＶＤＤ１、ＶＤＤ２またはＶＧＧ１、Ｖ
ＧＧ２に加える信号電圧を図１０あるいは図１１に示さ
れるような信号電圧波形にすればよい。すなわち、図１
０あるいは図１１のＹｍ−１、Ｙｍ、Ｘｎ−１、Ｘｎを
それぞれＶＤＤ１、ＶＤＤ２、ＶＧＧ１、ＶＧＧ２と読
み替え、さらに、１フレームをｔ＝０からｔ＝４Ｔ１と
すればよい。実施例ではＴ１＝１０μｓｅｃとし、液晶
材料としてはＴＮ液晶を用いた。これによって４階調の
表示が可能であった。さらに、Ｔ１＝１３０μｓｅｃと
して、１フレームを３３ｍｓｅｃ＝１３０μｓｅｃ×２
５６とすることによって、２５６階調表示を試み、階調
表示が可能であることを確かめた。
【００６６】一方、ＶＧＧ１、ＶＧＧ２に加える信号電
圧はＣ／ＴＦＴのスレッシュホールド電圧Ｖｔｈよりも
大きくなければならない（ＶＧＧ≫Ｖｔｈ）。さらに図
７に示されるように印加電圧に対して液晶が反応する電
圧であるスレッシュホールド電圧ともいえるＶ
ＯＦＦＳＥＴ電圧をマイナス電位で対抗電極に印加する
ことは、液晶の透過率と液晶への印加電圧の関係を利用
して階調表示をする場合に有用である。
【００６７】このような駆動において、ＰＴＦＴ４１ま
たはＮＴＦＴ４０を構成する２つのＴＦＴうち１つがシ
ョートまたはリーク等により、動作不良となった場合、
通常はＶＤＤ１またはＶＤＤ２の印加電圧がＶＧＧ１ま
たはＶＧＧ２の選択信号にかかわらず、そのまま液晶画
素部分に加えられることになり、常にＯＮ状態（または
ＯＦＦ状態）となってしまう。本実施例のようにＶ
ＤＤ１またはＶＤＤ２と画素電極間に直列に２つのＰＴ
ＦＴ、ＮＴＦＴを設けることにより、一方のＴＦＴのソ
ース、ドレイン間がショートしても、他方のＴＦＴにて
選択、非選択を制御できるので、ＴＦＴの補償を行うこ
とができ、液晶電気光学装置の歩留り向上に役立った。
同時にこれら４つのＴＦＴは全体でＣ／ＴＦＴ構成をと
っており、従来の問題であった、液晶電位の不安定性を
取り除き、液晶電位を固定でき、安定な液晶電気光学効
果を発現させえるものであった。
【００６８】〔実施例２〕本実施例は、図８（Ａ）にそ
の平面図を、図８（Ｂ）にＡ−Ａ′の断面図を、図８
（Ｃ）にＢ−Ｂ′の断面図を示す構成を有する液晶電気
光学装置である。本実施例の等価回路は図１に示すよう
なもので、４つのＴＦＴでスイッチング素子部分が構成
され、１つのＰＴＦＴとＮＴＦＴとをＣ／ＴＦＴ構成
し、このＣ／ＴＦＴを２組ＶＤＤ１、ＶＤＤ２と画素電
極６との間に直列に設けた構成としている。
【００６９】本実施例は、実施例１において、最後に画
素電極である透明導電膜６を作製していたものをまず最
初に透明導電膜６を成膜し、パターニングすることによ
って画素電極６を得るものである。この時同時に１組の
Ｃ／ＴＦＴともう一方のＣ／ＴＦＴとを接続する電極部
分７０３も設けた。こうすることによって、透明導電膜
例えばＩＴＯをパターニングする際に下部の素子破壊し
たり、配線を断線させたりすることのない工程で、本発
明の構成を得ることができる。
【００７０】また、本実施例の場合、２つのＰＴＦＴ７
１、７２と２つのＮＴＦＴ７３、７４の位置はどの位置
でも電気的に等価であり、実施例１と同様の効果を示す
と同時にＴＦＴ作製プロセス上の必要の程度により任意
の位置にＴＦＴに配置することができる。
【００７１】さらに、素子の構造は逆スタガー型のＴＦ
Ｔとして、ＰＴＦＴ７１、７２においては、ゲイト電極
７５、７６とソース、ドレイン領域７００、７０２、７
０４、７０６がゲイト絶縁膜７０８、７０９上に設けら
れている。
【００７２】本実施例ではこれらの半導体層として、Ｐ
ＣＶＤ法によって作製されたシリコン半導体層を熱アニ
ール処理を施し、結晶化を促進した半導体層を使用し
た。さらにＮＴＦＴは図示されていないが、ＰＴＦＴと
同様の構造であり、ＰＴＦＴの横に設けられているが、
特にこの位置関係は限定されることなく、任意の位置関
係にＰＴＦＴとＮＴＦＴとを配置することができる。そ
の他作製工程等は実施例１と同様であるので省略する。
【００７３】本実施例においては、ＴＦＴの不良モード
がソース、ドレイン間のショート、リークの場合を想定
している為に直列に配置しているが、ゲイト絶縁膜の破
壊による不良モードの場合にはその動作保証するために
は、不良のＴＦＴのゲイト電極を信号線から電気的に切
り離す必要がある、その為直列ではゲイト電極を切り離
した場合、そのゲイト電極で動作する全てのＴＦＴが動
作できなくなり対応できない、この場合には複数のＣ／
ＴＦＴを並列に設けることで、動作不良のＴＦＴが発生
した場合、不良のＴＦＴのゲイト電極を信号線から電気
的に切り離すことが容易にできる。但しこの場合には、
ソース、ドレイン領域へ独立して、電源ラインを供給す
る必要が発生し、レイアウトパターンを工夫する必要が
発生する。
【００７４】本実施例によって作製した、２×２マトリ
クスの液晶装置を、実施例１と同様な信号によって駆動
し、２５６階調が可能であることを確かめた。
【００７５】〔実施例３〕本実施例では、ＴＦＴの半導
体材料をレーザーアニールによる多結晶シリコンとし
た。ＴＦＴ素子部分の回路構成、構造は図３および図４
と全く同じである。また、作製方法も図５及び図６に示
されるものと似ているので、以下、両図に基づいて本実
施例を説明する。
【００７６】まず、石英ガラス等、高価でなく、７００
℃以下、例えば６００℃の熱処理に耐えうるガラス５０
上にマグネトロンＲＦ（高周波）スパッタ法を用いて、
ブロッキング層５１としての酸化珪素膜を１００〜３０
０ｎｍの厚さに形成する。プロセス条件は酸素が実質的
に１００％であって、酸素以外のガスの濃度は０．１％
以下とし、成膜温度１５℃、出力４００〜８００Ｗ、成
膜時のチャンバー内圧力は０．５Ｐａとした。ターゲッ
トには石英または単結晶シリコンを用いた。この条件で
の成膜速度は３〜１０ｎｍ／分であった。
【００７７】この上にシリコン膜をプラズマＣＶＤ法に
よって形成した。成膜温度は２５０〜３５０℃でおこな
い、本実施例では例えば３２０℃とし、モノシラン（Ｓ
ｉＨ４）を用いた。モノシランに限らず、ジシラン（Ｓ
ｉ２Ｈ６）、またはトリシラン（Ｓｉ３Ｈ８）を用いて
もよい。これらをＰＣＶＤ装置内に３Ｐａの圧力で導入
し、１３．５６ＭＨｚの高周波電力を加えて成膜した。
この際、高周波電力は０．０２〜０．１０Ｗ／ｃｍ２が
適当であり、本実施例では０．０５５Ｗ／ｃｍ２を用い
た。また、モノシランの流量は２０ＳＣＣＭとし、その
時の成膜速度は１２ｎｍ／分であった。ＰＴＦＴとＮＴ
ＦＴのスレッシュホールド電圧を概略同一に制御する
為、硼素をジボラン（Ｂ２Ｈ６）を用いて１×１０１５
〜１×１０１８ｃｍ−３の濃度として成膜時に添加して
もよい。また、ＴＦＴのチャネル領域となるシリコン層
の成膜にはプラズマＣＶＤだけでなく、スパッタ法、減
圧ＣＶＤ法を用いてもよい。
【００７８】スパッタ法でおこなう場合には、スパッタ
前のバックプレッシャー（背圧）を１×１０−５Ｐａと
し、単結晶シリコンをターゲットとして、アルゴンに水
素を２０〜８０％混入した雰囲気でおこなった。例え
ば、アルゴン２０％、水素８０％とした。成膜温度は１
５０℃、スパッタの周波数は１３．５６ＭＨｚ、出力は
４００〜８００Ｗ、圧力は０．５Ｐａであった。
【００７９】減圧ＣＶＤ法で形成する場合には、結晶化
温度よりも１００〜２００℃低い、４５０〜５５０℃、
例えば５３０℃でジシランまたはトリシランをＣＶＤ装
置に供給して成膜した。反応炉内圧力は３０〜３００Ｐ
ａとした。成膜速度は５〜２５ｎｍ／分であった。ＰＣ
ＶＤの場合と同様にＰＴＦＴとＮＴＦＴのスレッシュホ
ールド電圧を概略同一に制御する為、硼素をジボラン
（Ｂ２Ｈ６）を用いて１×１０１５〜１×１０１８ｃｍ
−３の濃度として成膜時に添加してもよい。
【００８０】これらの方法によって形成された被膜は、
酸素が５×１０２１ｃｍ−３以下であることが好まし
い。結晶化を促進させるためには、酸素濃度は７×１０
１９ｃｍ−３以下、好ましくは１×１０１９ｃｍ−３以
下であることが望ましいが、少なすぎると、ディスプレ
ーとして使用した場合のバックライトによりオフ状態で
のリーク電流が増加してしまう為、この濃度を選択し
た。この酸素濃度が高いと、結晶化が起こりにくく、の
ちのレーザーアニール温度を高くするか、レーザーアニ
ール時間を長くする必要が生じる。この状態での被膜に
含まれる水素の濃度は４×１０２０ｃｍ−３であり、珪
素の４×１０２２ｃｍ−３と比較すると１原子％であっ
た。
【００８１】また、ソース、ドレインに対してより結晶
化を促進させるためには、酸素濃度を７×１０１９ｃｍ
−３以下、好ましくは１×１０１９ｃｍ−３以下とし、
ピクセル構成するＴＦＴのチャネル形成領域にのみ酸素
をイオン注入法により５×１０２０〜５×１０２１ｃｍ
−３となるように添加してもよい。
【００８２】上記方法によって、アモルファス状態の珪
素膜を５０〜５００ｎｍ、本実施例では１００ｎｍの厚
さに形成した。そして、これを公知のパターニング技術
によってパターニングし、島状の珪素被膜５２を得た。
【００８３】その後、ＸｅＣｌエキシマレーザーを用い
て、レーザーアニールをおこなった。このときのレーザ
ーエネルギーは、１３０ｍＪ／ｃｍ２以上が必要で、膜
全体が溶融するには２２０ｍＪ／ｃｍ２が必要であっ
た。しかし、最初から２２０ｍＪ／ｃｍ２のエネルギー
を照射すると、膜中に含まれる水素が急激に膨張し、膜
の破壊が起こる。これを避ける為に、低エネルギーで最
初に水素を追い出した後に膜を溶融させる方法を採用し
た。本実施例では最初１５０ｍＪ／ｃｍ２で水素を追い
出した後、２３０ｍＪ／ｃｍ２で結晶化をおこなった。
【００８４】このレーザーアニールにより、珪素膜はア
モルファス構造から秩序性の高い状態に移った。後に素
子の特性から、この状態の珪素被膜ではホール移動度と
して１０〜２００ｃｍ２／Ｖｓ、電子移動度として１５
〜３００ｃｍ２／Ｖｓが得られたことがわかった。
【００８５】この上に酸化珪素膜４２０をゲイト絶縁膜
として５０〜２００ｎｍ、例えば１００ｎｍの厚さに形
成した。これはブロッキング層５１の形成方法と同一条
件でおこなった。この被膜を形成する際に、弗素を少量
添加し、ナトリウムイオンの固定化をさせてもよい。
【００８６】この後、アルミニウム被膜を０．１〜２．
０μｍ、本実施例では０．５μｍ、スパッタ法によって
形成した。電子ビーム蒸着法やレーザー蒸着法を使用し
てもよい。そして、この被膜を選択的にエッチングし
て、ゲイト電極４１６、４１３とした。このときのゲイ
トでんきょくのチャネル長としては、例えば７μｍとし
た。さらに、その後、アルミニウムの表面を陽極酸化し
て、絶縁化せしめた。
【００８７】その後、イオン注入法によって、ゲイト電
極をマスクとしてセルフアライン方式の不純物拡散をお
こなった。不純物としては、ＮＴＦＴには、リンと砒素
を、ＰＴＦＴには硼素を用いた。そして、レーザーアニ
ール法によって、イオン注入によってアモルファス化し
た部分の再結晶化をおこなった。このときのレーザーア
ニールの条件は、先のレーザーアニールの条件と同一と
した。こうして、不純物領域、４１５、４１２、４１０
を得た。また、チャネル領域４１４、４１１が形成され
た。図５にはＮＴＦＴもしくはＰＴＦＴのいずれか一方
しか描かれていないが、両者の作製は並行して行われる
ことはいうまでもない。
【００８８】それ以後の素子の作成は他の例と全く同一
であるので省略する。このようにして得られた素子を用
いて、液晶表示装置を作製し、その諧調表示が可能であ
ることを他の実施例と同様に確かめた。
【００８９】上記の実施例においてせは、スイッチング
素子であるＣ／ＴＦＴのゲイト電極をいずれも共通の信
号線に接続したが、このような構成に限定されることは
ない。従って、図１２（Ａ）に記載されているような、
１つの画素電極に接続されたトランスファーゲイト型の
Ｃ／ＴＦＴのゲイト電極をそれぞれ別の信号線に接続し
た回路構成を持つ電気光学装置に対しても本発明の駆動
方法を適用できることは言うまでもない。また、この図
１２（Ａ）の回路構成を持つ電気光学装置の配置パター
ンの一例を図１２（Ｂ）にその上面図で示す。加えて、
この図１２（Ａ）の回路では１つの画素に対して１つの
Ｃ／ＴＦＴが設けられているが、同様の接続関係で単純
に複数個のＣ／ＴＦＴを設けてもよい。
【００９０】
【発明の効果】本発明は、階調表示を得るための電気光
学装置の動作方法に関するものであるが、本発明の方法
を実施するにあたっては、従来のような動作が不安定
で、遅い回路を用いることは適切でなく。また、実質的
に不可能である。それゆえ、例えば実施例においては、
液晶セルの駆動回路について詳細な説明を加えた。実施
例ではシリコンＴＦＴを用いた例を示したが、例えば、
ゲルマニウムやゲルマニウム・シリコン合金を用いるこ
とも可能である。特に、これらの材料は電子移動度ある
いはホール移動度が、シリコンに比べて大きいため、本
発明のような高速動作には特に適している。
【００９１】このように、画素電極のスイッチング素子
として、トランスファーゲイト型のＣ／ＴＦＴを有する
電気光学装置に対して、本発明によって、階調表示が精
密に制御できることが示された。特に、従来のように、
液晶セルに加えられる電圧をアナログ的に制御する場合
にはせいぜい、１６階調が限度であったが、本発明を利
用することにより２５６階調が容易に達成できることが
示された。このことは、本発明の工業的な価値を証明す
るに十分である。
【図面の簡単な説明】
【図１】本発明を実施するための構成を２×２のマトリ
ックスに組んだ場合の説明図である。
【図２】本発明を使用しない従来の例を示す。
【図３】本発明を実施するために使用した回路の一例を
示す。
【図４】本実施例１で作製した回路の上面図並びに断面
図を示す。
【図５】本実施例１におけるＴＦＴの作製工程図の一例
をしめす。
【図６】本実施例１におけるＴＦＴの作製工程図の一例
をしめす。
【図７】本実施例１において、２×２マトリクスのＣ／
ＴＦＴを駆動させる信号の一例を示す。
【図８】本実施例２で作製した回路の上面図並びに断面
図を示す。
【図９】本発明を実施するための構成の一般的な表現を
示す。
【図１０】本発明を実施するための信号の一般的な表現
の一例を示す。
【図１１】本発明を実施するための信号の一般的な表現
の一例を示す。
【図１２】本発明を適用可能な構成の駆動回路およびそ
の配置パターンの一例を示す。
【符号の説明】
６ 画素電極部分 ４０ Ｐチャネル型薄膜トランジスタ（ＰＴＦＴ) ４１ Ｎチャネル型薄膜トランジスタ（ＮＴＦＴ) ４００、４０２、４０５ ソース, ドレイン電極 ４１０、４１２、４１５ ソース, ドレイン電極 ４１３、４１６ ゲート電極
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−107381（ＪＰ，Ａ) 特開 平２−81585（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) G02F 1/133 G02F 1/136 G09G 3/36 G09G 3/18

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】 複数の第１の信号線と、複数の第２の信
    号線を有し、各画素のスイッチング素子のゲイトが第１
    の信号線に、スイッチング素子の入力端子が第２の信号
    線に接続され、前記スイッチング素子は、Ｐチャネル型
    トランジスタとＮチャネル型トランジスタとが相補型に
    設けられ、前記各画素に設けられた液晶材料を駆動する
    アクティブマトリクス型液晶表示装置の駆動方法に関
    し、 前記第１の信号線に定時間に複数回第１の選択信号を印
    加しつつ、前記各印加に同期させて前記第２の信号線に
    各印加毎にＯＮもしくはＯＦＦの信号を印加し、 前記各第１の選択信号の印加前において、印加される第
    １の信号線に対し第２の選択信号を印加し、かかる印加
    に同期させて前記第２の信号線にＯＦＦの信号を印加
    し、 前記各第１の選択信号を印加してから次の第２の選択信
    号を印加するまでの時間は、前記液晶材料が光学応答で
    きない時間であることを特徴とする電気光学装置の駆動
    方法。
JP12014292A 1991-05-21 1992-04-14 電気光学装置の駆動方法 Expired - Lifetime JP2838338B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP12014292A JP2838338B2 (ja) 1991-05-21 1992-04-14 電気光学装置の駆動方法
KR1019920007951A KR970004055B1 (ko) 1991-05-21 1992-05-11 액티브 매트릭스형 액정표시장치의 구동방법
TW081103797A TW219981B (ja) 1991-05-21 1992-05-15
US08/240,499 US5543947A (en) 1991-05-21 1994-05-10 Method of driving an LCD employing an active matrix with short pulses for gray scale

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP3-145566 1991-05-21
JP14556691 1991-05-21
JP12014292A JP2838338B2 (ja) 1991-05-21 1992-04-14 電気光学装置の駆動方法

Publications (2)

Publication Number Publication Date
JPH05150270A JPH05150270A (ja) 1993-06-18
JP2838338B2 true JP2838338B2 (ja) 1998-12-16

Family

ID=26457768

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12014292A Expired - Lifetime JP2838338B2 (ja) 1991-05-21 1992-04-14 電気光学装置の駆動方法

Country Status (4)

Country Link
US (1) US5543947A (ja)
JP (1) JP2838338B2 (ja)
KR (1) KR970004055B1 (ja)
TW (1) TW219981B (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6312968B1 (en) * 1993-06-30 2001-11-06 The United States Of America As Represented By The Secretary Of The Navy Method for fabricating an electrically addressable silicon-on-sapphire light valve
US5594569A (en) * 1993-07-22 1997-01-14 Semiconductor Energy Laboratory Co., Ltd. Liquid-crystal electro-optical apparatus and method of manufacturing the same
US7227603B1 (en) * 1993-07-22 2007-06-05 Semiconductor Energy Laboratory Co., Ltd. Liquid-crystal electro-optical apparatus and method of manufacturing the same
US5959599A (en) * 1995-11-07 1999-09-28 Semiconductor Energy Laboratory Co., Ltd. Active matrix type liquid-crystal display unit and method of driving the same
JP3571887B2 (ja) * 1996-10-18 2004-09-29 キヤノン株式会社 アクティブマトリクス基板及び液晶装置
KR100233254B1 (ko) * 1996-12-21 1999-12-01 정선종 전계 방출 디스플레이
JP3946307B2 (ja) * 1997-05-28 2007-07-18 株式会社半導体エネルギー研究所 表示装置
US20010052885A1 (en) * 1997-09-12 2001-12-20 Masaya Okita Method for driving a nematic liquid crystal
US6137466A (en) * 1997-11-03 2000-10-24 Motorola, Inc. LCD driver module and method thereof
JPH11296150A (ja) 1998-04-10 1999-10-29 Masaya Okita 液晶の高速駆動方法
US6909114B1 (en) 1998-11-17 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having LDD regions
US6501098B2 (en) 1998-11-25 2002-12-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device
US6365917B1 (en) * 1998-11-25 2002-04-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7235810B1 (en) 1998-12-03 2007-06-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US6469317B1 (en) * 1998-12-18 2002-10-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US6524895B2 (en) 1998-12-25 2003-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US6531713B1 (en) * 1999-03-19 2003-03-11 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and manufacturing method thereof
US6777254B1 (en) 1999-07-06 2004-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
DE20006642U1 (de) 2000-04-11 2000-08-17 Agilent Technologies Inc Optische Vorrichtung
US7525165B2 (en) 2000-04-17 2009-04-28 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
TW531901B (en) 2000-04-27 2003-05-11 Semiconductor Energy Lab Light emitting device
US6562671B2 (en) * 2000-09-22 2003-05-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and manufacturing method thereof
US7315295B2 (en) * 2000-09-29 2008-01-01 Seiko Epson Corporation Driving method for electro-optical device, electro-optical device, and electronic apparatus
US7211828B2 (en) 2001-06-20 2007-05-01 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic apparatus
TW548860B (en) 2001-06-20 2003-08-21 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
KR20030066051A (ko) * 2002-02-04 2003-08-09 일진다이아몬드(주) 폴리 박막 트랜지스터를 이용한 액정 디스플레이 장치
WO2006054568A1 (ja) * 2004-11-19 2006-05-26 Matsushita Electric Industrial Co., Ltd. 有機半導体回路及びその駆動方法
TWI257175B (en) * 2004-11-25 2006-06-21 Chunghwa Picture Tubes Ltd Production of lightly doped drain of low-temperature poly-silicon thin film transistor
KR101187207B1 (ko) * 2005-08-04 2012-10-02 삼성디스플레이 주식회사 디스플레이장치
US9425125B2 (en) * 2014-02-20 2016-08-23 Altera Corporation Silicon-glass hybrid interposer circuitry
CN109656071B (zh) * 2018-12-29 2024-01-30 福建华佳彩有限公司 一种具有高开口率的液晶面板

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53144297A (en) * 1977-05-20 1978-12-15 Matsushita Electric Ind Co Ltd Display device
US4380008A (en) * 1978-09-29 1983-04-12 Hitachi, Ltd. Method of driving a matrix type phase transition liquid crystal display device to obtain a holding effect and improved response time for the erasing operation
JPS56117287A (en) * 1980-02-21 1981-09-14 Sharp Kk Indicator driving system
US4605972A (en) * 1983-09-05 1986-08-12 Fuji Photo Film Co., Ltd. Image forming method
JPS5981621A (ja) * 1983-09-22 1984-05-11 Seiko Epson Corp 液晶表示装置
US4641156A (en) * 1983-12-30 1987-02-03 Casio Computer Co., Ltd. Recording apparatus with double frequency driven liquid crystal shutter
DE3514807C2 (de) * 1984-04-25 1994-12-22 Canon Kk Vorrichtung mit einer Flüssigkristallzelle, zum Ansteuern einer Transistoranordnung
US4709995A (en) * 1984-08-18 1987-12-01 Canon Kabushiki Kaisha Ferroelectric display panel and driving method therefor to achieve gray scale
JPH0693166B2 (ja) * 1984-09-05 1994-11-16 株式会社日立製作所 液晶素子
JPH0712717B2 (ja) * 1985-07-29 1995-02-15 富士写真フイルム株式会社 網点画像形成方法
JPH0827601B2 (ja) * 1986-01-13 1996-03-21 株式会社日立製作所 液晶表示装置、及びその駆動方法
US4836654A (en) * 1986-06-30 1989-06-06 Casio Computer Co., Ltd. Drive method for a dual-frequency, dielectric anisotropy liquid crystal optical device
JPS6334593A (ja) * 1986-07-30 1988-02-15 ホシデン株式会社 多階調表示方法
JPS6396636A (ja) * 1986-10-13 1988-04-27 Seiko Epson Corp アクテイブマトリクスパネル
JPS63107381A (ja) * 1986-10-24 1988-05-12 Matsushita Electric Ind Co Ltd 液晶駆動方法
JPS63159826A (ja) * 1986-12-24 1988-07-02 Seikosha Co Ltd マトリクス型液晶表示装置の駆動方法
JPS6450028A (en) * 1987-08-21 1989-02-27 Nec Corp Thin film transistor substrate
JP2612863B2 (ja) * 1987-08-31 1997-05-21 シャープ株式会社 表示装置の駆動方法
JPH0281585A (ja) * 1988-09-19 1990-03-22 Toshiba Corp 液晶表示装置
US5117298A (en) * 1988-09-20 1992-05-26 Nec Corporation Active matrix liquid crystal display with reduced flickers
JPH0289030A (ja) * 1988-09-26 1990-03-29 Fujitsu Ltd 薄膜トランジスタマトリクス
JP2999271B2 (ja) * 1990-12-10 2000-01-17 株式会社半導体エネルギー研究所 表示装置
US5280280A (en) * 1991-05-24 1994-01-18 Robert Hotto DC integrating display driver employing pixel status memories
US5414442A (en) * 1991-06-14 1995-05-09 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method of driving the same
JP2775040B2 (ja) * 1991-10-29 1998-07-09 株式会社 半導体エネルギー研究所 電気光学表示装置およびその駆動方法

Also Published As

Publication number Publication date
US5543947A (en) 1996-08-06
KR920022887A (ko) 1992-12-19
KR970004055B1 (ko) 1997-03-24
JPH05150270A (ja) 1993-06-18
TW219981B (ja) 1994-02-01

Similar Documents

Publication Publication Date Title
JP2838338B2 (ja) 電気光学装置の駆動方法
JP2592382B2 (ja) 液晶表示装置の画像表示方法
JP3119898B2 (ja) 電気光学装置
JP3119899B2 (ja) 電気光学装置
JP3062300B2 (ja) 電気光学装置の画像表示方法
JP3062299B2 (ja) 電気光学装置の画像表示方法
JP2754292B2 (ja) 電気光学装置の画像表示方法
JP3657491B2 (ja) 電気光学装置
JP3175845B2 (ja) 電気光学装置
JP3380513B2 (ja) 表示装置、テレビ、液晶表示装置及びプロジェクション型表示装置
JP2731985B2 (ja) 電気光学装置の駆動方法
JP3566616B2 (ja) アクティブマトリクス型表示装置
JP4044594B2 (ja) 液晶表示装置
JP2000221543A (ja) 電気光学装置
JP3315392B2 (ja) 電気光学装置およびその駆動方法
JP2722284B2 (ja) 電気光学装置の画像表示方法
JP2754293B2 (ja) 電気光学装置の駆動方法
JP3566617B2 (ja) 電気光学装置
JP3062297B2 (ja) 電気光学装置の画像表示方法
JP3865251B2 (ja) 電気光学装置
JP3865252B2 (ja) 電気光学装置
JP2000199918A (ja) 電気光学装置
JP2000214438A (ja) 電気光学装置
JP2000298291A (ja) プロジェクション型表示装置
JPH0643484A (ja) 表示装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081016

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081016

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091016

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091016

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091016

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101016

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101016

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111016

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111016

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111016

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121016

Year of fee payment: 14

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121016

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121016

Year of fee payment: 14