KR19980025833A - 반도체 내부 전원 제어 장치 - Google Patents

반도체 내부 전원 제어 장치 Download PDF

Info

Publication number
KR19980025833A
KR19980025833A KR1019960044124A KR19960044124A KR19980025833A KR 19980025833 A KR19980025833 A KR 19980025833A KR 1019960044124 A KR1019960044124 A KR 1019960044124A KR 19960044124 A KR19960044124 A KR 19960044124A KR 19980025833 A KR19980025833 A KR 19980025833A
Authority
KR
South Korea
Prior art keywords
power supply
supply line
internal
array
control pad
Prior art date
Application number
KR1019960044124A
Other languages
English (en)
Other versions
KR100207507B1 (ko
Inventor
이규찬
이중화
유승문
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960044124A priority Critical patent/KR100207507B1/ko
Priority to TW085114720A priority patent/TW367500B/zh
Priority to US08/760,250 priority patent/US5892386A/en
Priority to JP18700497A priority patent/JP3920968B2/ja
Publication of KR19980025833A publication Critical patent/KR19980025833A/ko
Application granted granted Critical
Publication of KR100207507B1 publication Critical patent/KR100207507B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

누설 전류 불량에 대한 분석 능력을 향상시킬 수 있는 반도체 내부 전원 제어 장치가 개시되어 있다. 반도체 내부 전원 제어 장치는 다수의 내부 회로 블럭들을 포함하는 반도체 장치에 있어서, 내부 전압 발생기; 각각 내부 회로 블럭에 연결되어 있는 다수의 블럭 전원 공급 라인들; 내부 전압 발생기에 연결되어 있는 내부 전원 공급 라인; 각각 내부 회로 블럭에 대응되어 형성되어 있는 다수의 제어용 패드들; 각각 블럭 전원 공급 라인과 내부 전원 공급 라인 사이에 연결되어 있으며 대응되는 제어용 패드로 인가되는 신호에 따라 온/오프 동작을 수행하는 다수의 차단용 스위칭 소자들; 각각 블럭 전원 공급 라인과 제어용 패드 사이에 연결되어 있으며, 제어용 패드로 인가되는 신호에 따라 이를 블럭 전원 공급 라인으로 공급하는 다수의 스위칭 전원 공급부들; 각각 제어용 패드들중 어느 2개의 신호를 입력하여 연결용 스위칭 신호를 발생하는 다수의 논리 게이트들; 및 각각 대응되는 블럭 전원 공급 라인들 사이에 연결되어 있으며 대응되는 논리 게이트의 출력에 따라 온/오프 되는 다수의 블럭 전원 연결용 스위칭 소자들을 구비하며, 정상 동작에서는 차단용 스위칭 소자들이 온되어 블럭 전원 공급 라인으로 내부 전압 발생기에서 발생된 전원 전압이 인가되고 테스트 동작에서는 차단용 스위칭 소자들이 오프되어 대응되는 제어용 패드로부터 인가되는 전원 전압이 인가된다.

Description

반도체 내부 전원 제어 장치
본 발명은 반도체 장치에 관한 것으로, 내부 전원 공급 장치 및 방법에 관한 것으로, 특히 반도체 메모리 장치의 누설 전류 불량에 대한 분석 능력을 향상시킬 수 있는 내부 전원 공급 회로 및 그 방법에 관한 것이다.
DRAM(Dynamic Random Access Memory)과 같은 반도체 장치는 고용량 및 고집적화되면서 제조 공정 후 정상적인 동작을 수행하는지의 여부와 오동작의 원인이 무엇인가를 분석하는 것이 중요하다. 특히 반도체 장치를 개발하는 초기에는 시제품에 대하여 이와 같은 분석을 다양하게 실시하여 완전히 정상적으로 동작할 수 있는 제품을 개발하여야 하기 때문에 분석에 많은 시간이 소요된다. 이러한 분석 과정에는 반도체 장치의 내부에 공급되는 전원 전압의 레벨을 변경하면서 각 회로의 동작 특성 및 오동작 여부를 테스트하는 것이 포함된다.
도 1은 종래의 반도체 내부 전원 공급 장치 및 관련 회로를 도시한 것으로 이를 참조하면, 정상 동작시에는 반도체 장치(110)의 내부에 포함된 내부 전압 발생기(130)로부터 발생된 내부 전원 전압은 내부 전원 공급 라인(150)을 통하여 각 메모리 셀 어레이들(120A, 120B, 120C, 120D)로 공급된다. 반면에 반도체 장치의 동작 특성에 대한 분석 단계에서는 내부 전압 발생기(130)로부터 발생된 전원을 공급하면서 각 메모리 셀 어레이들(120A, 120B, 120C, 120D)을 테스트할 뿐만 아니라 내부 전압 발생기(130)를 디스에이블시키거나 또는 고립(isolation) 시킨 상태에서 패드(140)를 통하여 외부에서 전원 전압을 인가하면서 반도체 장치를 테스트하게 된다.
그러나, 도면에서 알 수 있는 바와 같이, 내부 전원 공급 라인(150)은 각 메모리 셀 어레이들(120A, 120B, 120C, 120D)에 공통 연결되어 있다. 따라서, 임의의 전원 전압의 레벨이 비정상적이거나 또는 반도체 장치의 전류값이 비정상인 경우, 즉 테스트 단계에서 불량이 발생된 경우, 불량이 발생한 위치를 용이하게 추적할 수 없는 단점이 있다. 특히, 반도체 장치의 개발 초기에 많이 나타나는 불량인 전원 브릿지 및 전류 누설 등이 발생한 경우, 정확한 누설 전류 소스를 용이하게 찾아낼 수 없는 문제점이 있다. 그리하여, 개발 단계에서 시간이 많이 소요되는 문제점이 발생된다.
따라서, 본 발명의 목적은 용이하게 파워 브릿지(power bridge) 및 전류 불량 현상에 대한 분석을 수행할 수 있는 반도체 내부 전원 제어 장치를 제공하는 것이다.
본 발명의 다른 목적은 반도체 장치의 개발 기간을 단축시킬 수 있는 반도체 내부 전원 제어 장치를 제공하는 것이다.
도 1은 종래 기술에 따른 반도체 내부 전원 장치를 나타낸 것이다.
도 2는 본 발명의 일 실시예에 따른 반도체 내부 전원 제어 장치 및 관련 블럭들을 도시한 것이다.
도 3은 본 발명의 다른 실시예에 따른 반도체 내부 전원 제어 장치 및 관련 블럭들을 도시한 것이다.
*도면의 주요 부분에 대한 부호의 설명*
120A-120D...메모리 셀 어레이
130...내부 전압 발생기
150...내부 전원 공급 라인
PAD-A, PAD-B, PAD-C, PAD-D...제어용 패드
210A-210D...차단용 스위칭 소자들
220A-220D...스위칭 전원 공급부들
230-230d...어레이 전원 공급 라인들
241-244...논리 게이트들
251-254...어레이 전원 연결용 스위칭 소자들
상기 목적들을 달성하기 위하여 본 발명에 따른 반도체 내부 전원 제어 장치는 다수의 내부 회로 블럭들을 포함하는 반도체 장치에 있어서, 내부 전압 발생기; 각각 내부 회로 블럭에 연결되어 있는 다수의 블럭 전원 공급 라인들; 내부 전압 발생기에 연결되어 있는 내부 전원 공급 라인; 각각 내부 회로 블럭에 대응되어 형성되어 있는 다수의 제어용 패드들; 각각 블럭 전원 공급 라인과 내부 전원 공급 라인 사이에 연결되어 있으며 대응되는 제어용 패드로 인가되는 신호에 따라 온/오프 동작을 수행하는 다수의 차단용 스위칭 소자들; 각각 블럭 전원 공급 라인과 제어용 패드 사이에 연결되어 있으며, 제어용 패드로 인가되는 신호에 따라 이를 블럭 전원 공급 라인으로 공급하는 다수의 스위칭 전원 공급부들; 각각 제어용 패드들중 어느 2개의 신호를 입력하여 연결용 스위칭 신호를 발생하는 다수의 논리 게이트들; 및 각각 대응되는 블럭 전원 공급 라인들 사이에 연결되어 있으며 대응되는 논리 게이트의 출력에 따라 온/오프 되는 다수의 블럭 전원 연결용 스위칭 소자들을 구비하며, 정상 동작에서는 차단용 스위칭 소자들이 온되어 블럭 전원 공급 라인으로 내부 전압 발생기에서 발생된 전원 전압이 인가되고 테스트 동작에서는 차단용 스위칭 소자들이 오프되어 대응되는 제어용 패드로부터 인가되는 전원 전압이 인가되는 것을 특징으로 한다.
반도체 장치가 반도체 메모리 장치인 경우 상기 내부 회로 블럭은 메모리 셀 어레이에 상응하며, 블럭 전원 공급 라인은 어레이 전원 공급 라인이 된다.
차단용 스위칭 소자들은 각각 내부 전원 공급 라인에 그 드레인이 연결되고 그 소스가 대응되는 어레이 전원 공급 라인에 연결되며 그 게이트가 대응되는 제어용 패드에 연결되어 있는 PMOS 트랜지스터로 구성된다. 스위칭 전원 공급부는 제어용 패드의 신호를 반전하는 인버터, 그 드레인이 제어용 패드에 연결되고 그 소스가 대응되는 어레이 전원 공급 라인에 연결되며 그 게이트로 인버터의 출력이 인가되는 PMOS 트랜지스터 및 그 드레인이 제어용 패드에 연결되고 그 소스가 접지되며 그 게이트로 인버터의 출력이 인가되는 NMOS 트랜지스터로 구성된다. 논리 게이트들은 각각 대응되는 제어용 패드들의 신호를 반전 입력하는 NAND 게이트로 구성되며, 어레이 전원 연결용 스위칭 소자들은 각각 대응되는 어레이 전원 공급 라인들에 그 드레인 및 소스가 연결되어 있고 그 게이트로 대응되는 NAND 게이트의 출력이 인가되는 PMOS 트랜지스터로 구성된다.
이어서, 첨부한 도면들을 참조하여 본 발명에 관하여 상세히 설명하기로 한다.
도 2는 본 발명의 일 실시예에 따른 반도체 내부 전원 제어 장치 및 관련 블럭들을 도시한 것이다. 도 2를 참조하면, 다수의 메모리 셀 어레이들(120A, 120B, 120C, 120D)에는 각각 어레이 전원 공급 라인들(230A, 230B, 230C, 230D)이 연결되어 있다. 또한, 메모리 셀 어레이에 대응되어 차단용 스위칭 소자들(210A, 210B, 210C, 210D) 및 스위칭 전원 공급부들(220A, 220B, 220C, 220D)이 형성되어 있다. 차단용 스위칭 소자들(210A, 210B, 210C, 210D)은 각각 PMOS 트랜지스터로 구성된다. 차단용 스위칭 소자를 구성하는 PMOS 트랜지스터의 드레인은 내부 전원 공급 라인(150)에 연결되어 있고 그 소스는 대응되는 어레이 전원 공급 라인에 연결되며, 게이트는 대응되는 제어용 패드에 연결된다. 제어용 패드들(PAD-A, PAD-B, PAD-C, PAD-D)은, 테스트를 수행하는 경우, 외부 전원이 직접 공급될 수 있는 단자이다. 스위칭 전원 공급부들(220A, 220B, 220C, 220D)은 각각 PMOS 트랜지스터(221), NMOS 트랜지스터(222) 및 인버터(223)로 구성되어 있다.
스위칭 전원 공급부(220A)를 살펴보면, 인버터(223)는 대응되는 제어용 패드(PAD-A)로 인가되는 신호를 반전한다. PMOS 트랜지스터(221)는 그 드레인이 대응되는 제어용 패드(PAD-A)에 연결되어 있고 그 소스가 대응되는 어레이 전원 라인(230A)에 연결되어 있으며 그 게이트로는 인버터(223)의 출력이 인가된다. 그리하여 제어용 패드(PAD-A)로 하이 레벨 신호가 인가되면 인버터(223)의 출력은 로우 레벨이 된다. 인버터(223)의 출력이 로우 레벨이면 PMOS 트랜지스터(221)가 온되어 어레이 전원 공급 라인(230A)은 제어용 패드(PAD-A)에 연결되고, 그에 따라 제어용 패드(PAD-A)로 인가되는 신호가 전원으로서 메모리 셀 어레이(120A)로 공급된다. 스위칭 전원 공급부(220A)에서, NMOS 트랜지스터(222)는 그 드레인이 제어용 패드(PAD-A)에 연결되고 그 소스가 접지되며 게이트로 인버터(223)의 출력이 인가된다. 따라서, 제어용 패드(PAD-A)로 인가되는 신호가 로우 레벨일 때 인버터(223)의 출력은 하이 레벨이 되고 그에 따라 NMOS 트랜지스터(222)가 온되어 제어용 패드(PAD-A)는 로우 레벨을 유지하게 된다. 내부 전압 발생기(130)는 반도체 칩의 외부로부터 인가되는 외부 전원을 메모리 셀 어레이들(120A, 120B, 120C, 120D)을 구동하기에 적합한 전압 레벨로 변환한다. 내부 전압 발생기(130)는 정상 동작시에는 내부 전원 전압을 출력하고 테스트 단계에서는 선택적으로 디스에이블 하는 것이 가능하다.
도 3은 본 발명의 다른 실시예에 따른 반도체 내부 전원 제어 장치 및 관련 블럭들을 도시한 것이다. 이를 참조하면, 반도체 내부 전원 제어 장치는 제어용 패드들(PAD-A, PAD-B, PAD-C, PAD-D), 차단용 스위칭 소자들(210A, 210B, 210C, 210D), 스위칭 전원 공급부들(220A, 220B, 220C, 220D), 어레이 전원 공급 라인들(230A, 230B, 230C, 230D), 내부 전압 발생기(130), 내부 전원 공급 라인(150), 논리 게이트들(241, 242, 243, 244) 및 어레이 전원 연결용 스위칭 소자들(251, 252, 253, 254)이 포함되어 있다. 논리 게이트들(241, 242, 243, 244)은 각각 NAND 게이트들로 구성되어 있으며, 각 NAND 게이트들의 입력들은 제어용 패드들(PAD-A, PAD-B, PAD-C, PAD-D)중 어느 2개의 신호들이 반전되어 인가되고 있다. 그리하여, 각 NAND 게이트들은 대응되는 제어용 패드들로 인가되는 신호가 모두 로우 레벨인 경우에 그 출력이 로우 레벨이 된다. 각 NAND 게이트의 출력들은 대응되는 어레이 전원 연결용 스위칭 소자들(251, 252, 253, 254)의 게이트로 인가된다. 어레이 전원 연결용 스위칭 소자들(251, 252, 253, 254)은 각각 그 소스 및 드레인이 대응되는 어레이 전원 공급 라인들(230A, 230B, 230C, 230D)에 연결되어 있다. 그리하여 대응되는 제어용 패드들로 인가되는 신호가 모두 로우 레벨일 때 온되어 대응되는 어레이 전원 공급 라인들을 연결시킨다.
도 2 및 도 3에서는 반도체 메모리 장치에 관련된 반도체 내부 전원 제어 장치를 설명하였다. 그러나, 반도체 메모리 장치뿐만 아니라 다수의 내부 회로 블럭들을 포함한 반도체 장치에도 도 2 및 도 3에 도시된 내부 전원 제어 장치가 적용될 수 있다. 이 경우, 도 2 또는 도 3에 도시한 장치에서, 다수의 메모리 셀 어레이는 다수의 내부 회로 블럭들에 의하여 대치되고, 어레이 전원 라인은 각 회로 블럭들에 내부 전원을 공급하기 위한 블럭 전원 라인에 의하여 대치된다.
본 발명은 이와 같은 실시예들에 한정되지 않으며, 많은 변형이 본 발명의 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 가능함은 물론이다.
본 발명에 따른 반도체 내부 전원 제어 장치는 제품 개발 초기 단계에서 오동작 여부 및 동작 특성 분석시 소요되는 시간을 단축시키는 이점이 있다. 더욱이, 반도체 메모리 장치 등과 같이 고집적화 제품에 대한 특성을 분석하는 경우에 메모리 셀 어레이 단위로 특성 분석이 가능하여 분석의 정확성을 높일 수 있는 장점이 있다.

Claims (13)

  1. 다수의 메모리 셀 어레이들을 포함하는 반도체 장치에 있어서,
    상기 반도체 장치의 외부로부터 인가되는 전원 전압을 상기 메모리 셀 어레이를 구동하기에 적합한 전압으로 변환하는 내부 전압 발생기;
    각각 상기 메모리 셀 어레이에 연결되어 있는 다수의 어레이 전원 공급 라인들;
    상기 내부 전압 발생기에 연결되어 있는 내부 전원 공급 라인; 및
    각각 상기 메모리 셀 어레이에 대응되어 형성되어 있는 다수의 제어용 패드들;
    각각 상기 어레이 전원 공급 라인과 상기 내부 전원 공급 라인 사이에 연결되어 있으며 대응되는 제어용 패드로 인가되는 신호에 따라 온/오프 동작을 수행하는 다수의 차단용 스위칭 소자들을 구비하는 것을 특징으로 하는 반도체 내부 전원 제어 장치.
  2. 제1항에 있어서, 상기 차단용 스위칭 소자들은 각각 상기 내부 전원 공급 라인에 그 드레인이 연결되고 그 소스가 대응되는 상기 어레이 전원 공급 라인에 연결되며 그 게이트가 대응되는 상기 제어용 패드에 연결되어 있는 PMOS 트랜지스터로 구성된 것을 특징으로 하는 반도체 내부 전원 제어 장치.
  3. 다수의 메모리 셀 어레이들을 포함하는 반도체 장치에 있어서,
    상기 반도체 장치의 외부로부터 인가되는 전원 전압을 상기 메모리 셀 어레이를 구동하기에 적합한 전압으로 변환하는 내부 전압 발생기;
    각각 상기 메모리 셀 어레이에 연결되어 있는 다수의 어레이 전원 공급 라인들;
    상기 내부 전압 발생기에 연결되어 있는 내부 전원 공급 라인;
    각각 상기 메모리 셀 어레이에 대응되어 형성되어 있는 다수의 제어용 패드들;
    각각 상기 어레이 전원 공급 라인과 상기 내부 전원 공급 라인 사이에 연결되어 있으며 대응되는 제어용 패드로 인가되는 신호에 따라 온/오프 동작을 수행하는 다수의 차단용 스위칭 소자들; 및
    각각 상기 어레이 전원 공급 라인과 상기 제어용 패드 사이에 연결되어 있으며, 상기 제어용 패드로 인가되는 신호에 따라 이를 상기 어레이 전원 공급 라인으로 공급하는 다수의 스위칭 전원 공급부들을 구비하며,
    정상 동작에서는 상기 차단용 스위칭 소자들이 온되어 상기 어레이 전원 공급 라인으로 상기 내부 전압 발생기에서 발생된 전원 전압이 인가되고 테스트 동작에서는 상기 차단용 스위칭 소자들이 오프되어 대응되는 상기 제어용 패드로부터 인가되는 전원 전압이 인가되는 것을 특징으로 하는 반도체 내부 전원 제어 장치.
  4. 제3항에 있어서, 상기 차단용 스위칭 소자들은 각각 상기 내부 전원 공급 라인에 그 드레인이 연결되고 그 소스가 대응되는 상기 어레이 전원 공급 라인에 연결되며 그 게이트가 대응되는 상기 제어용 패드에 연결되어 있는 PMOS 트랜지스터로 구성된 것을 특징으로 하는 반도체 내부 전원 제어 장치.
  5. 제3항에 있어서, 상기 스위칭 전원 공급부들은 각각
    대응되는 상기 제어용 패드의 신호를 반전하는 인버터;
    그 드레인이 상기 제어용 패드에 연결되고 그 소스가 대응되는 상기 어레이 전원 공급 라인에 연결되며 그 게이트로 상기 인버터의 출력이 인가되는 PMOS 트랜지스터; 및
    그 드레인이 상기 제어용 패드에 연결되고 그 소스가 접지되며 그 게이트로 상기 인버터의 출력이 인가되는 NMOS 트랜지스터를 구비하는 것을 특징으로 하는 반도체 내부 전원 제어 장치.
  6. 다수의 메모리 셀 어레이들을 포함하는 반도체 장치에 있어서,
    상기 반도체 장치의 외부로부터 인가되는 전원 전압을 상기 메모리 셀 어레이를 구동하기에 적합한 전압으로 변환하는 내부 전압 발생기;
    각각 상기 메모리 셀 어레이에 연결되어 있는 다수의 어레이 전원 공급 라인들;
    상기 내부 전압 발생기에 연결되어 있는 내부 전원 공급 라인;
    각각 상기 메모리 셀 어레이에 대응되어 형성되어 있는 다수의 제어용 패드들;
    각각 상기 어레이 전원 공급 라인과 상기 내부 전원 공급 라인 사이에 연결되어 있으며 대응되는 제어용 패드로 인가되는 신호에 따라 온/오프 동작을 수행하는 다수의 차단용 스위칭 소자들;
    각각 상기 어레이 전원 공급 라인과 상기 제어용 패드 사이에 연결되어 있으며, 상기 제어용 패드로 인가되는 신호에 따라 이를 상기 어레이 전원 공급 라인으로 공급하는 다수의 스위칭 전원 공급부들;
    각각 상기 제어용 패드들중 어느 2개의 신호를 입력하여 연결용 스위칭 신호를 발생하는 다수의 논리 게이트들; 및
    각각 대응되는 상기 어레이 전원 공급 라인들 사이에 연결되어 있으며 대응되는 상기 논리 게이트의 출력에 따라 온/오프 되는 다수의 어레이 전원 연결용 스위칭 소자들을 구비하며,
    정상 동작에서는 상기 차단용 스위칭 소자들이 온되어 상기 어레이 전원 공급 라인으로 상기 내부 전압 발생기에서 발생된 전원 전압이 인가되고 테스트 동작에서는 상기 차단용 스위칭 소자들이 오프되어 대응되는 상기 제어용 패드로부터 인가되는 전원 전압이 인가되는 것을 특징으로 하는 반도체 내부 전원 제어 장치.
  7. 제6항에 있어서, 상기 차단용 스위칭 소자들은 각각 상기 내부 전원 공급 라인에 그 드레인이 연결되고 그 소스가 대응되는 상기 어레이 전원 공급 라인에 연결되며 그 게이트가 대응되는 상기 제어용 패드에 연결되어 있는 PMOS 트랜지스터로 구성된 것을 특징으로 하는 반도체 내부 전원 제어 장치.
  8. 제6항에 있어서, 상기 스위칭 전원 공급부들은 각각
    대응되는 상기 제어용 패드의 신호를 반전하는 인버터;
    그 드레인이 상기 제어용 패드에 연결되고 그 소스가 대응되는 상기 어레이 전원 공급 라인에 연결되며 그 게이트로 상기 인버터의 출력이 인가되는 PMOS 트랜지스터; 및
    그 드레인이 상기 제어용 패드에 연결되고 그 소스가 접지되며 그 게이트로 상기 인버터의 출력이 인가되는 NMOS 트랜지스터를 구비하는 것을 특징으로 하는 반도체 내부 전원 제어 장치.
  9. 제6항에 있어서, 상기 논리 게이트들은 각각 대응되는 상기 제어용 패드들의 신호를 반전 입력하는 NAND 게이트로 구성되는 것을 특징으로 하는 반도체 내부 전원 제어 장치.
  10. 제9항에 있어서, 상기 어레이 전원 연결용 스위칭 소자들은 각각 대응되는 어레이 전원 공급 라인들에 그 드레인 및 소스가 연결되어 있고 그 게이트로 대응되는 NAND 게이트의 출력이 인가되는 PMOS 트랜지스터로 구성되는 것을 특징으로 하는 반도체 내부 전원 제어 장치.
  11. 다수의 내부 회로 블럭들을 포함하는 반도체 장치에 있어서,
    상기 반도체 장치의 외부로부터 인가되는 전원 전압을 상기 내부 회로 블럭을 구동하기에 적합한 전압으로 변환하는 내부 전압 발생기;
    각각 상기 내부 회로 블럭에 연결되어 있는 다수의 블럭 전원 공급 라인들;
    상기 내부 전압 발생기에 연결되어 있는 내부 전원 공급 라인; 및
    각각 상기 내부 회로 블럭에 대응되어 형성되어 있는 다수의 제어용 패드들;
    각각 상기 블럭 전원 공급 라인과 상기 내부 전원 공급 라인 사이에 연결되어 있으며 대응되는 제어용 패드로 인가되는 신호에 따라 온/오프 동작을 수행하는 다수의 차단용 스위칭 소자들을 구비하는 것을 특징으로 하는 반도체 내부 전원 제어 장치.
  12. 제11항에 있어서, 각각 상기 블럭 전원 공급 라인과 상기 제어용 패드 사이에 연결되어 있으며, 상기 제어용 패드로 인가되는 신호에 따라 이를 상기 블럭 전원 공급 라인으로 공급하는 다수의 스위칭 전원 공급부들을 더 구비하며,
    정상 동작에서는 상기 차단용 스위칭 소자들이 온되어 상기 블럭 전원 공급 라인으로 상기 내부 전압 발생기에서 발생된 전원 전압이 인가되고 테스트 동작에서는 상기 차단용 스위칭 소자들이 오프되어 대응되는 상기 제어용 패드로부터 인가되는 전원 전압이 인가되는 것을 특징으로 하는 반도체 내부 전원 제어 장치.
  13. 제11항에 있어서, 각각 상기 블럭 전원 공급 라인과 상기 제어용 패드 사이에 연결되어 있으며, 상기 제어용 패드로 인가되는 신호에 따라 이를 상기 블럭 전원 공급 라인으로 공급하는 다수의 스위칭 전원 공급부들;
    각각 상기 제어용 패드들중 어느 2개의 신호를 입력하여 연결용 스위칭 신호를 발생하는 다수의 논리 게이트들; 및
    각각 대응되는 상기 블럭 전원 공급 라인들 사이에 연결되어 있으며 대응되는 상기 논리 게이트의 출력에 따라 온/오프 되는 다수의 블럭 전원 연결용 스위칭 소자들을 더 구비하며,
    정상 동작에서는 상기 차단용 스위칭 소자들이 온되어 상기 블럭 전원 공급 라인으로 상기 내부 전압 발생기에서 발생된 전원 전압이 인가되고 테스트 동작에서는 상기 차단용 스위칭 소자들이 오프되어 대응되는 상기 제어용 패드로부터 인가되는 전원 전압이 인가되는 것을 특징으로 하는 반도체 내부 전원 제어 장치.
KR1019960044124A 1996-10-05 1996-10-05 반도체 내부 전원 제어 장치 KR100207507B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019960044124A KR100207507B1 (ko) 1996-10-05 1996-10-05 반도체 내부 전원 제어 장치
TW085114720A TW367500B (en) 1996-10-05 1996-11-28 Internal power control circuit for a semiconductor device
US08/760,250 US5892386A (en) 1996-10-05 1996-12-05 Internal power control circuit for a semiconductor device
JP18700497A JP3920968B2 (ja) 1996-10-05 1997-07-11 半導体装置の内部電源制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960044124A KR100207507B1 (ko) 1996-10-05 1996-10-05 반도체 내부 전원 제어 장치

Publications (2)

Publication Number Publication Date
KR19980025833A true KR19980025833A (ko) 1998-07-15
KR100207507B1 KR100207507B1 (ko) 1999-07-15

Family

ID=19476332

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960044124A KR100207507B1 (ko) 1996-10-05 1996-10-05 반도체 내부 전원 제어 장치

Country Status (4)

Country Link
US (1) US5892386A (ko)
JP (1) JP3920968B2 (ko)
KR (1) KR100207507B1 (ko)
TW (1) TW367500B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100805499B1 (ko) * 2005-06-30 2008-02-20 세이코 엡슨 가부시키가이샤 집적 회로 장치 및 전자 기기

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100399437B1 (ko) 2001-06-29 2003-09-29 주식회사 하이닉스반도체 내부 전원전압 발생장치
KR100605589B1 (ko) 2003-12-30 2006-07-28 주식회사 하이닉스반도체 반도체 소자의 내부전압 발생회로
KR100696956B1 (ko) 2005-04-29 2007-03-20 주식회사 하이닉스반도체 내부전원 생성장치
KR100696958B1 (ko) 2005-04-29 2007-03-20 주식회사 하이닉스반도체 내부 전압 발생 회로
KR100733419B1 (ko) 2005-04-30 2007-06-29 주식회사 하이닉스반도체 내부전원 생성장치
KR100733414B1 (ko) 2005-04-30 2007-06-29 주식회사 하이닉스반도체 내부전원 생성장치
CA2541046A1 (en) * 2006-03-27 2007-09-27 Mosaid Technologies Incorporated Power supply testing architecture
US20080042730A1 (en) * 2006-06-29 2008-02-21 Hynix Semiconductor Inc. Internal voltage generating circuit and method for generating internal voltage using the same
KR100792430B1 (ko) * 2006-06-30 2008-01-10 주식회사 하이닉스반도체 반도체 소자의 내부전압 발생장치
KR100792441B1 (ko) 2006-06-30 2008-01-10 주식회사 하이닉스반도체 반도체 메모리 장치
KR100813534B1 (ko) 2006-09-13 2008-03-17 주식회사 하이닉스반도체 반도체 메모리 장치
KR100900785B1 (ko) * 2007-05-14 2009-06-02 주식회사 하이닉스반도체 반도체 소자의 내부전압 발생기 및 발생방법
KR20080100539A (ko) 2007-05-14 2008-11-19 주식회사 하이닉스반도체 반도체 소자의 내부전압 발생기 및 발생방법
KR100859839B1 (ko) * 2007-08-29 2008-09-23 주식회사 하이닉스반도체 코아전압 발생회로
KR100937950B1 (ko) * 2008-05-09 2010-01-21 주식회사 하이닉스반도체 내부전압 방전회로 및 제어방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3502905A (en) * 1967-05-17 1970-03-24 Honeywell Inc Differential amplifier and field effect transistor gates for applying largest of two inputs to output
US4617473A (en) * 1984-01-03 1986-10-14 Intersil, Inc. CMOS backup power switching circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100805499B1 (ko) * 2005-06-30 2008-02-20 세이코 엡슨 가부시키가이샤 집적 회로 장치 및 전자 기기

Also Published As

Publication number Publication date
JPH10125097A (ja) 1998-05-15
US5892386A (en) 1999-04-06
TW367500B (en) 1999-08-21
KR100207507B1 (ko) 1999-07-15
JP3920968B2 (ja) 2007-05-30

Similar Documents

Publication Publication Date Title
KR100207507B1 (ko) 반도체 내부 전원 제어 장치
KR100245411B1 (ko) 반도체 장치의 병렬 테스트 회로
US5498978A (en) Field programmable gate array
KR20000048507A (ko) 내부 집적 회로 시험 회로에 외부 액세스를 제공하는 방법 및 장치
JPH0689596A (ja) 並列試験回路
KR20010043469A (ko) 반도체 집적회로
KR950014679B1 (ko) 반도체장치 및 그 번인방법
KR100576492B1 (ko) 패키지 레벨에서 반도체 소자의 내부 ｄｃ 바이어스 측정장치
KR100640575B1 (ko) 디지털 신호를 아날로그 신호로 변환시키는 변환기에서결함이 있는 스위치들을 검출하는 테스트시간을감소시키는 디코더
KR100460073B1 (ko) 반도체메모리의번-인모드제어회로
KR100247221B1 (ko) 테스트모드 활성화회로
KR100399771B1 (ko) 반도체 메모리 장치의 불량 제품 동작 불능 유도 회로
KR20000014072A (ko) 웨이퍼 번인 테스트를 위한 메모리 로직 복합 반도체 장치 및그 테스트 방법
KR100286345B1 (ko) 문턱전압 측정 회로
KR100190084B1 (ko) 반도체 장치의 특정 모드 신호 발생 회로
KR100569543B1 (ko) 반도체 메모리 테스트 장치
KR100207526B1 (ko) 집적회로 검사용 포트 회로
KR0147453B1 (ko) 반도체 집적회로
KR100253389B1 (ko) 반도체 디바이스의 주변회로
KR100197668B1 (ko) 반도체 소자의 리던던시 회로
KR0141667B1 (ko) 비트라인의 결함구제가 효율적으로 이루어지는 반도체 메모리 장치 및 그 결함구제 제어방법
KR970051439A (ko) 비트라인에 스트레스전압을 인가하는 반도체 메모리의 테스트회로
KR100266672B1 (ko) 디램의 리페어 회로
KR100480566B1 (ko) 반도체메모리장치의리던던시메모리셀테스트신호발생기
JP4307599B2 (ja) 半導体集積回路の検査方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120402

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee