KR970051439A - 비트라인에 스트레스전압을 인가하는 반도체 메모리의 테스트회로 - Google Patents
비트라인에 스트레스전압을 인가하는 반도체 메모리의 테스트회로 Download PDFInfo
- Publication number
- KR970051439A KR970051439A KR1019950064217A KR19950064217A KR970051439A KR 970051439 A KR970051439 A KR 970051439A KR 1019950064217 A KR1019950064217 A KR 1019950064217A KR 19950064217 A KR19950064217 A KR 19950064217A KR 970051439 A KR970051439 A KR 970051439A
- Authority
- KR
- South Korea
- Prior art keywords
- bit line
- test
- semiconductor memory
- voltage
- pair
- Prior art date
Links
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
1. 청구범위에 기재된 발명이 속하는 기술 분야
본 발명은 비트라인에 고전압레벨의 테스트전압을 인가하여 반도체 메모리의 불량을 테스터하는 반도체 메모리에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제
종래의 반도체 메모리에서 비트라인에 테스트전압을 인가하여 테스트 동작을 수행할 때에는 신빙성이 떨어지고 다양한 패턴으로 구성된 메모리장치에서 테스트동작으 어려웠다.
3.발명의 해결방법의 용지
다수의 워드라인과 다수의 비트라인쌍사이에 접속된 복수개의 메모리셀과, 상기 각 비트라인쌍사이에 하나씩 접속되어 비트라인쌍의 전압을 감지중폭하는 피형센스앰프 및 앤형센스앰프와, 비활성화상태에서 비트라인쌍의 전우를 동일하게 만드는 등화트랜지스터와, 상기 비트라인상에 각각 하나씩 형성되고 테스트동작시 테스트전압을 비트라인쌍으로 전달하는 테스트 트랜지스터들을 구비하는 반도체 메모리의 테스트방법에 있어서, 출력단이 트루 비트라인에 접속되고 테스트동작시 소정의 제1전압을 출력하는 제1패드와, 출력단이 컴플리먼트 비트라인에 접속되고 테스트동작시 소정의 제2전압을 출력하는 제2패드와, 출력단이 상기 테스트 트랜지스터들의 게이트에 접속되고 테스트동작시 상기 제1 및 제2패드에 각각 다른 전압을 출력하여 메모리셀의 패턴이 다른 경우에 테스트를 실시함을 특징으로 하는 반도체 메모리의 테스트 방법을 게공하므로써 테스트의 신빙성이 높아지고 다영한 패턴으로 구성된 메모리 장치에서도 테스트가 용이한 반도체 메모리가 구현된다.
4. 발명의 중요한 용도
수율이 향상된 반도체 메모리.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 비트라인에 스트레스전압을 인가하는 본 발명의 일시시예에 따른 반도체 메모리르 ㄹ보여주느 도면
제3도는 비트라인에 스트레스전압을 인가하는 본 발명의 다른 실시예에 따른 반도체 메모리를 보여주는 도면.
Claims (3)
- 다수의 워드라인과 다수의 비트라인쌍사이에 접속된 복수개의 메모리셀과, 상기 각 비트라인쌍사이에 하나씩 접속되어 비트라인쌍의 전압을 감지증폭하는 피형센스앰프 및 엔형센스앰프와, 비활성화상태에서 비트라인쌍의 전위를 동일하게 만드는 등화트랜지스터와, 상기 비트라인상에 각각 하나씩 형성되고 테스트동작시 테스트전압을 비트라인쌍으로 전달하는 테스트 트랜지스터들을 구비하는 반도체 메모리의 테스트방법에 있어서, 출력단이 트루 비트라인에 접속되고 테스트 동작시 소정의 제1전압을 출력하는 제1패드와, 출력단이 컴플리먼트 비트라인에 접속되고 테스트동작시 소정의 제2전압을 출력하는 제2패드와, 출력단이 상기 테스트 트랜지스터들의 게이트에 접속되고 테스트 동작시 상기 제1 및 제2패드에서 출력되는 제1 및 제2전압을 상기 제1 및 제2패드와 접속된 비트라인으로 전달하는 제3패드를 구비하며, 상기 제1패드와 제2페트에 가각 다른 접압을 출력하여 메모리셀의 패턴이 다른 경우에 테스트를 실시함을 특징으로 하는 반도체 메모리의 테스트 방법.
- 제1항에 있어서, 상기 제1 및 제2전압이 각각 전원전압레벨 혹은 접지전압레벨임을 특징으로 하는 반도체 메모리의 테스트방법.
- 다수의 워드라인과 다수의 비트라인쌍사이에 접속된 복수개의 메모리셀과, 상기 각 비트라인쌍사이에 하나씩 접속되어 비트라인쌍의 전압을 감지증폭하는 피형센스앰프및 엔형센스앰프와, 비활성화상태에서 비트라인쌍의 전위를 동일하게 만드는 등화트랜지스터와, 상기 비트라인상에 각각 하나씩 형성되고 테스트동작시 테스트전압을 비트라인쌍으로 전달하는 테스트 트랜지스터들을 구비하는 반도체 메모리의 테스트방법에 있어서, 출력단이 비트라인에 접속되고 테스트동작시 소정의 전압을 출력하는 제4패드와, 출력단이 트루비트라인상에 형성된 테스트 트랜지스터의 게이트와 접속되고 상기 소정의 전압을 상기 트루비트라인으로의 전달을 제어하는 제5패드와, 출력단이 컴플리먼트 비트라인상에 형성된 테스트 트랜지스터의 게이트 와 접속되고 상기 소정의 전압을 상기 컴플리먼트 비트라인으로의 전달을 제어하는 제6패드를 구비하며, 상기 트루비트라인과 컴플리먼트 비트라인으로 상기 소정의 전압을 각각 다른 시점에 전달함을 특징으로 하는 반도체 메모리장치의 테스트방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950064217A KR970051439A (ko) | 1995-12-29 | 1995-12-29 | 비트라인에 스트레스전압을 인가하는 반도체 메모리의 테스트회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950064217A KR970051439A (ko) | 1995-12-29 | 1995-12-29 | 비트라인에 스트레스전압을 인가하는 반도체 메모리의 테스트회로 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR970051439A true KR970051439A (ko) | 1997-07-29 |
Family
ID=66623443
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950064217A KR970051439A (ko) | 1995-12-29 | 1995-12-29 | 비트라인에 스트레스전압을 인가하는 반도체 메모리의 테스트회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970051439A (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020046906A (ko) * | 2000-12-14 | 2002-06-21 | 가나이 쓰토무 | 반도체 집적회로장치 |
| KR100487497B1 (ko) * | 1997-09-11 | 2005-08-24 | 삼성전자주식회사 | 반도체메모리장치의내부신호를제어하기위한장치및방법 |
| KR100881189B1 (ko) * | 2006-08-28 | 2009-02-05 | 삼성전자주식회사 | 취약 배선을 검출하기 위한 배선 검출 회로 |
-
1995
- 1995-12-29 KR KR1019950064217A patent/KR970051439A/ko active Search and Examination
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100487497B1 (ko) * | 1997-09-11 | 2005-08-24 | 삼성전자주식회사 | 반도체메모리장치의내부신호를제어하기위한장치및방법 |
| KR20020046906A (ko) * | 2000-12-14 | 2002-06-21 | 가나이 쓰토무 | 반도체 집적회로장치 |
| KR100881189B1 (ko) * | 2006-08-28 | 2009-02-05 | 삼성전자주식회사 | 취약 배선을 검출하기 위한 배선 검출 회로 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2793427B2 (ja) | 半導体装置 | |
| KR970003252A (ko) | 불휘발성 반도체 메모리의 전압 센싱 방법 | |
| US20030067318A1 (en) | Semiconductor integrated circuit | |
| KR950006850A (ko) | 선택기 회로 | |
| KR950009740A (ko) | 스태틱 램을 테스트하는 장치 및 방법 | |
| KR930001226A (ko) | 고속 센싱 동작을 수행하는 센스 앰프 | |
| KR930020695A (ko) | 반도체 기억장치 | |
| KR870009396A (ko) | 불휘발성 반도체 기억장치 | |
| EP0492609B1 (en) | Semiconductor device with voltage stress testing pads | |
| KR930018582A (ko) | 반도체 메모리장치의 비트라인 분리클럭 저너레이터 | |
| US20070263465A1 (en) | Precharge circuit of semiconductor memory apparatus | |
| KR950014679B1 (ko) | 반도체장치 및 그 번인방법 | |
| JPH0612896A (ja) | 半導体記憶装置 | |
| KR20110093435A (ko) | 비트라인 센스 증폭기, 이를 포함하는 반도체 메모리 장치 및 비트라인 마이크로 브릿지 결함 테스트 방법 | |
| EP0492610B1 (en) | Dynamic random access memory | |
| KR860008562A (ko) | 비트선 구동기 및 트랜지스터 조합체 | |
| KR0180449B1 (ko) | 반도체 메모리용 검사 회로의 검사 모드 설정 회로 | |
| KR970051439A (ko) | 비트라인에 스트레스전압을 인가하는 반도체 메모리의 테스트회로 | |
| JP4588706B2 (ja) | Ｍｒａｍセルにおける加速寿命試験 | |
| KR910001761A (ko) | 반도체 메모리 장치 | |
| KR970022353A (ko) | 비트라인에 스트레스전압을 인가하는 웨이퍼번인 테스트방법 | |
| KR950001773A (ko) | 반도체 메모리 장치 | |
| KR101163033B1 (ko) | 비트라인 프리차지 전원 발생 회로 | |
| US6392940B2 (en) | Semiconductor memory circuit | |
| KR20000055257A (ko) | 반도체 메모리 장치의 모드신호 발생장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| AMND | Amendment | ||
| B601 | Maintenance of original decision after re-examination before a trial | ||
| J301 | Trial decision |
Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 19990329 Effective date: 20000429 |