KR19980024365A - 광기전력 소자와, 그 제조 방법 및 장치 - Google Patents

광기전력 소자와, 그 제조 방법 및 장치 Download PDF

Info

Publication number
KR19980024365A
KR19980024365A KR1019970045927A KR19970045927A KR19980024365A KR 19980024365 A KR19980024365 A KR 19980024365A KR 1019970045927 A KR1019970045927 A KR 1019970045927A KR 19970045927 A KR19970045927 A KR 19970045927A KR 19980024365 A KR19980024365 A KR 19980024365A
Authority
KR
South Korea
Prior art keywords
semiconductor layer
microcrystalline
type semiconductor
layer
type
Prior art date
Application number
KR1019970045927A
Other languages
English (en)
Inventor
쇼따로 오까베
야스시 후지오까
마사히로 가나이
아끼라 사까이
다다시 사와야마
유조 고오다
다다시 호리
다까히로 야지마
Original Assignee
미따라이 후지오
캐논 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미따라이 후지오, 캐논 가부시끼가이샤 filed Critical 미따라이 후지오
Publication of KR19980024365A publication Critical patent/KR19980024365A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PIN type, e.g. amorphous silicon PIN solar cells
    • H01L31/076—Multiple junction or tandem solar cells
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PIN type, e.g. amorphous silicon PIN solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H01L31/202—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials including only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H01L31/202—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials including only elements of Group IV of the Periodic Table
    • H01L31/204—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials including only elements of Group IV of the Periodic Table including AIVBIV alloys, e.g. SiGe, SiC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H01L31/206—Particular processes or apparatus for continuous treatment of the devices, e.g. roll-to roll processes, multi-chamber deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Photovoltaic Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Photoreceptors In Electrophotography (AREA)

Abstract

본 발명의 광기전력 소자는 반도체 접합 소자로 구성된 광기전력 소자이며, 상기 소자는 제1 도전형 반도체 층과, 비정질 i형 반도체 층과, 미결정 i형 반도체 층과, 미결정 제2 도전형 반도체 층을 구비하며 pin 접합되는 것을 특징으로 하며, 상기 소자를 제조하기 위한 방법 및 장치는 양호한 전류 전압 특성과 양호한 광전 변환 효율을 갖는 광기전력 소자를 효율적이고 연속적으로 대량 생산하는 것에 특징이 있다. 이럼으로써, 비정질 i형 층과 미결정 도전형 층 사이의 접합 계면이 양호한 격자 정합성을 가지고 양호한 전류 전압 특성과 양호한 광전 변환 효율을 갖는 광기전력 소자와, 상기 소자를 연속적으로 대량 생산하기 위한 방법 및 장치가 제공된다.

Description

광기전력 소자와, 그 제조 방법 및 장치
본 발명은 비단결정(non-monocrystalline) 반도체를 이용한 광기전력 소자(photovoltaic element)와, 플라즈마 CVD법에 의한 광기전력 소자의 비단결정 반도체 층을 연속적으로 형성하는 방법 및 장치에 관한 것이다. 특히, 본 발명은 롤 대 롤(roll to roll) 장치를 이용하여 태양 전지 등의 광기전력 소자를 대량 생산하는 방법 및 장치에 관한 것이다.
비정질(non-crystalline) 반도체를 이용한 광기전력 소자의 광전 변환 효율을 향상시키는 각종 수단들이 있는데, 예를 들어 pin형 반도체 접합을 이용한 광기전력 소자를 구성하는 p형 반도체 층, i형 반도체 층, n형 반도체 층, 투명 전극, 배면 전극 등의 특성을 향상시킬 필요가 있다.
특히, p형 반도체 층 또는 n형 반도체 층 등의 소위 도핑 층(doping layer)에 대해서는, 먼저 활성 억셉터(acceptor) 또는 도너(donor)의 밀도가 높고 활성 에너지가 작을 필요가 있다. 이에 의해, pin 접합을 형성할 때의 확산 전위[빌트-인(built-in) 전위]는 커지게 되고 광기전력 소자의 개방 전압(open voltage, Voc)이 커지게 되어, 광전 변환 효율이 향상된다.
다음에, 도핑 층은 기본적으로 광전류의 발생에 기여하지 않으므로, 광전류를 발성시키는 i형 반도체 층 상으로의 광 입사를 최대한 방해하지 않을 필요가 있다. 그래서, 도핑 층에 의한 흡수를 감소시키기 위해서 광학적 밴드 간극(band gap)을 넓게 하고 도핑 층의 막 두께를 얇게 하는 것이 중요하다.
상술한 특성을 구비한 도핑 층의 재료로서, 예를 들면 Si, SiC, SiN 또는 SiO 등의 IV족 반도체 재료를 들 수 있으며, 비정질(non-crystalline) 또는 미결정(microcrystalline) 형태의 재료가 연구되어 왔다.
이 중에서도, 흡수 계수가 작기 때문에 밴드 간극이 큰 IV족 반도체 합금 재료가 적합한 것으로 간주되어 왔으며, 흡수 계수가 작고 활성 에너지가 작기 때문에 미결정 또는 다결정(polycrystalline) 반도체 재료가 적합한 것으로 간주되어 왔다.
한편, 도핑 층과 i형 반도체 층 사이에 형성되는 균질 또는 이질 접합의 접합 계면에서 계면 준위가 작을 필요가 있다.
그러나, i형 반도체 층과 미결정 또는 다결정 p형 반도체 층 사이의 격자 정합성(grating consistency)은 양호하지 않으므로 접합 계면 준위가 발생된다.
따라서, 캐리어(carrier)의 주행성과 필 팩터(fill factor, FF)의 감소가 거의 존재하지 않으며 그에 대한 개선이 과제가 되고 있다.
한편, 대량 생산을 현저하게 향상시키는 방법으로는 미국 특허 제4,400,409호에 롤 대 롤 시스템을 채용한 연속 플라즈마 CVD법이 개시되어 있다.
상기 방법에 의하면, 긴 벨트형 부재를 기판으로 해서, 복수의 글로우 방전(glow discharging) 영역에서 요구되는 도전형 반도체 층을 퇴적 형성하면서 기판을 그 길이 방향으로 연속적으로 반송함으로써, 반도체 접합을 갖는 소자를 연속적으로 형성할 수 있다.
첨부된 도면 중 도8은 n형, i형 및 p형 반도체 층을 순차적으로 적층시켜 단일 전지형의 광기전력 소자를 형성하기 위한 전형적인 롤 대 롤 방식의 플라즈마 CVD 장치의 개략도이다.
도면 부호 801은 퇴적막 형성 장치의 전체를 가리킨다. 도면 부호 802는 긴 도전성 자성 재료 벨트형 부재, 도면 부호 803은 벨트형 부재용의 풀기(pay-away) 챔버, 도면 부호 804는 벨트형 부재용의 권취 챔버, 도면 부호 805 내지 807은 퇴적막 형성 챔버로서, 도면 부호 805는 n형 층을 형성하는 챔버, 도면 부호 806은 i형 층을 형성하는 챔버, 그리고 도면 부호 807은 p형 층을 형성하는 챔버를 가리킨다. 도면 부호 809는 방전 공간을 가리킨다. 도면 부호 808은 가스 게이트(gas gate)를 가리키고, 도면 부호 810 및 811은 보빈(bobbin)을 가리킨다.
이하에서는 도8을 참조해서 반도체 막을 형성하는 순서를 설명한다.
퇴적막 형성 장치(801)는 그 양 단부에 벨트형 부재(802)용의 풀기 챔버(803) 및 벨트형 부재(802)용의 권취 챔버(804)를 배치하고, 이 풀기 챔버와 권취 챔버 사이에 플라즈마 CVD법에 의해 복수의 반도체 층을 형성하기 위한 퇴적막 형성 챔버(805, 806, 807)가 가스 게이트(808)를 통해 직렬로 연결된다. H2가스 등의 소기 가스(scavenging gas)가 가스 게이트(808) 내로 도입되어 양 단부의 퇴적막 형성 챔버에 대해 압력 장벽(pressure barrier)을 형성하고, 챔버들 간의 가스의 확산을 방지할 수 있으며, 이것은 롤 대 롤형 막 형성 장치의 특징을 형성한다. 원료 가스가 각각의 퇴적막 형성 챔버로 공급되고, 고주파수 또는 마이크로웨이브 전력의 투입에 의해 방전 공간(809)에 방전을 야기시킬 수 있다.
또한, 각각의 퇴적막 형성 장치는 배기 수단 및 압력 조절 밸브를 구비하며, 일정 압력의 감압 상태로 유지될 수 있다.
실제적인 막 형성 시에, 풀기 챔버((803)로부터 긴 벨트형 부재(802)를 풀어내서 권취 챔버(804)로 넘겨주고, 벨트형 부재(802)를 연속적으로 풀어 이동시키면서 퇴적막 형성 장치(805, 806, 807)의 방전 공간에서 반도체 층들은 순차적으로 퇴적 형성할 수 있다.
또한, 탠덤(tandem) 전지형 광기전력 소자는 n형, i형, 및 p형 층 형성 챔버를 반복적으로 배열한 챔버 구성을 채택함으로써 제작할 수 있다.
따라서, 본 발명은 비정질 i형 층과 미결정 도전형 층 사이의 접합 계면이 양호한 격자 정합성을 갖고 대량 생산을 현저하게 향상시키기 위한 롤 대 롤 장치의 사용에 의해 전류 전압 특성이 우수하고 광기전력 변환 효율이 우수한 광기전력 소자와, 이러한 광기전력 소자를 연속적으로 대량 생산하는 방법 및 장치를 제공하는 것을 목적으로 하고 있다.
도1은 본 발명의 실리콘 단일 셀형 광기전력 소자를 형성하는 장치를 도시하는 도면.
도2는 본 발명의 실리콘 게르마늄 단일 셀형 광기전력 소자를 형성하는 장치를 도시하는 도면.
도3은 본 발명의 SiGe/SiGe/Si 3중 셀형 광기전력 소자를 형성하는 장치를 도시하는 도면.
도4는 본 발명의 미결정 i형 반도체 층 형성 챔버를 도시하는 도면.
도5는 본 발명의 미결정 p형 반도체 층 형성 챔버를 도시하는 도면.
도6은 본 발명의 미결정 p형 반도체 층 형성 챔버에서 음전극의 형상을 도시하는 도면.
도7은 본 발명에서 이용되는 마이크로웨이브 비정질 i형 SiGe 반도체 층 형성 챔버를 도시하는 도면.
도8은 전형적인 롤 대 롤 시스템에 의해 단일 셀형 광기전력 소자를 형성하는 장치를 도시하는 도면.
도9는 본 발명의 장치에 의해 제조된 실리콘 단일 셀형 광기전력 소자의 층 구성을 도시하는 도면.
도10은 본 발명의 장치에 의해 제조된 실리콘 게르마늄 단일 셀형 광기전력 소자의 층 구성을 도시하는 도면.
도11은 본 발명의 장치에 의해 제조된 SiGe/SiGe/Si 3중 셀형 광기전력 소자의 층 구성을 도시하는 도면.
도면의 주요 부분에 대한 부호의 설명
101, 201, 301, 801 : 퇴적막 형성 장치
105, 205, 308, 314, 320, 805 : n형 반도체 층 형성 챔버
108, 210, 313, 319, 323, 807 : 미결정 p형 반도체 층 형성 챔버
109, 211, 326, 403, 503, 703, 808 : 가스 게이트
401, 501, 701 : 퇴적막 형성 챔버
408, 408, 709 : 고주파 전극 또는 음전극
905, 1005, 1108, 1114, 1120 : 제1 도전형 층 또는 n형 층
908, 1010, 1113, 1119, 1123 : 제2 도전형 반도체 층 또는 p형 층
910. 1012, 1125 : 집전 전극
1001, 1101 : 광기전력 소자
본 발명의 광기전력 소자는 반도체 접합된 소자로 구성된 광기전력 소자에 있어서, 이 소자는 제1 도전형 반도체 층, 비정질 i형 반도체 층, 미결정 i형 반도체 층 및 미결정으로 이루어진 제2 도전형 반도체 층을 포함하고, pin 접합되는 것을 특징으로 하고 있다.
상기 광기전력 소자는 그 반도체 층이 주로 실리콘으로 형성되고, 비정질 i형 반도체 층이 게르마늄을 포함하는 것을 특징으로 하고 있다. 또한, 상기 광기전력 소자는 그 소자가 복수의 pin 접합을 갖도록 구성되는 것을 특징으로 하고 있다.
또한, 상기 광기전력 소자는 제2 도전형 반도체 층이 광 입사측에 위치되도록 구성되는 것을 특징으로 하고 있다.
또한, 상기 광기전력 소자는 제2 도전형 반도체 층을 p형 층으로 한 것을 특징으로 하고 있다.
또한, 상기 광기전력 소자는 미결정 i형 반도체 층의 층 두께가 50 내지 100 Å인 것이 바람직하다.
또한, 상기 광기전력 소자는 미결정 p형 반도체 층의 층 두께가 80 내지 150 Å인 것이 바람직하다.
또한, 상기 광기전력 소자는 미결정 p형 반도체 층의 불순물 농도가 그 최외측면에서 1021원자/cm3이상이고, 이 불순물 농도는 미결정 i형 반도체 층을 향해 감소하는 것을 특징으로 하고 있다.
또한, 상기 광기전력 소자는 미결정 i형 반도체 층의 원자 밀도가 1018원자/cm3이하인 영역이 적어도 30 Å의 두께를 가지도록 구성되는 것이 바람직하다.
다음에, 본 발명의 광기전력 소자의 제조 방법은 긴 기판 상에 제1 도전형 반도체 층을 형성하고, 비정질 i형 반도체 층을 형성하고, 고주파 플라즈마 CVD법에 의해 미결정 i형 반도체 층을 형성하고, 고주파 플라즈마 CVD법에 의해 미결정으로 이루어진 제2 도전형 반도체 층을 형성하는 것을 특징으로 하고 있다.
또한, 상기 광기전력 소자의 제조 방법은 미결정 i형 반도체 층의 형성이 SiH4및 H2를 원료 가스로 해서 행해지고, SiH4에 대한 H2의 공급량이 50배 이상이고, 원료 가스로 인가되는 고주파 전력의 크기가 0.2 W/cm2이상인 것이 바람직하다.
또한, 상기 광기전력 소자의 제조 방법은 미결정 p형 반도체 층의 형성이 SiH4, H2및 BF3을 원료 가스로 해서 행해지고, SiH4에 대한 H2의 공급량이 10 내지 50％이고, 원료 가스로 인가되는 고주파 전력의 크기가 0.01 내지 0.03 W/cm2인 것이 바람직하다.
또한, 상기 광기전력 소자의 제조 방법은 미결정 i형 반도체 층의 형성 온도가 비정질 i형 반도체 층의 형성 온도 이하이고, 미결정 i형 반도체 층의 형성 온도가 180 내지 240 ℃인 것이 바람직하다.
또한, 상기 광기전력 소자의 제조 방법은 비정질 i형 반도체 층이 마이크로웨이브 플라즈마 CVD법에 의해 형성되는 것을 특징으로 하고 있다.
또한, 상기 미결정 i형 반도체 층이 마이크로웨이브 플라즈마 CVD법에 의해 형성된 i형 층과, 고주파 플라즈마 CVD법에 의해 형성되는 i형 층을 갖는 것을 특징으로 하고 있다.
또한, 본 발명의 광기전력 소자의 제조 장치의 일 형태는 긴 기판 상에 복수의 반도체 층을 플라즈마 CVD법에 의해 연속적으로 퇴적시키는 퇴적막 형성 장치에 있어서, 긴 기판의 이동 방향으로의 상부로부터 하부를 향해 원료 가스를 유동시키는 수단을 갖는 제1 퇴적 챔버와, 긴 기판의 이동 방향으로의 하부로부터 상부를 향해 원료 가스를 유동시키는 수단을 갖는 제2 퇴적 챔버를 적어도 포함하고, 제1 퇴적 챔버와 제2 퇴적 챔버는 분리 통로에 의해 함께 연결되어 있는 것을 특징으로 하고 있다.
또한, 상기 광기전력 소자의 제조 장치는 적어도 제2 퇴적 챔버 내의 플라즈마를 생성시키는 전력을 인가하기 위한 전극의 면적이 이 퇴적 챔버 내의 긴 기판의 면적보다 큰 것을 특징으로 하고 있다.
또한, 상기 광기전력 소자의 제조 장치는 전극이 핀(fin) 형태, 또는 둘러싸는 수납체(enclosure) 형태인 것을 특징으로 하고 있다.
또한, 상기 광기전력 소자의 제조 장치는 전극의 전위가 긴 기판에 대해 양(positive)인 것을 특징으로 하고 있다.
또한, 상기 광기전력 소자의 제조 장치는 원료 가스를 퇴적 챔버 내로 공급하는 부분이 긴 기판을 원료 가스의 유동으로부터 차폐하는 부재를 갖는 것을 특징으로 하고 있다.
본 발명의 광기전력 소자의 제조 장치의 다른 형태는 플라즈마 CVD법에 의해 퇴적막을 형성하는 퇴적막 형성 장치에 있어서, 플라즈마를 생성시키는 전력을 인가하기 위한 전극의 면적이 퇴적 챔버 내의 기판의 면적보다 큰 것을 특징으로 하고 있다.
또한, 상기 광기전력 소자의 제조 장치는 전극이 핀 형태, 또는 둘러싸는 수납체 형태인 것을 특징으로 하고 있다.
또한, 상기 광기전력 소자의 제조 장치는 전극의 전위가 긴 기판에 대해 양인 것을 특징으로 하고 있다.
또한, 상기 광기전력 소자의 제조 장치는 원료 가스를 퇴적 챔버 내로 공급하는 부분이 긴 기판을 원료 가스의 유동으로부터 차폐하는 부재를 갖는 것을 특징으로 하고 있다.
비정질 i형 반도체 층 및 미결정 제2 도전성 층의 격자 정합성을 개선시키기 위해, 비정질 i형 반도체 층 및 미결정 제2 도전성 층 사이에 미결정 i형 반도체 층이 제공됨으로써, 비정질로부터 미결정으로 층 두께 방향으로 격자 정수가 유연하게 변화되거나 단계적으로 변화된다.
즉, 비정질 i형 반도체 층과 비교하면, 이러한 미결정 i형 반도체 층은 미결정 제2 도전성 층의 격자 정수와 근접하고, 따라서 미결정 제2 도전성 층의 형성을 위한 양호한 접지 영역으로 기능할 수 있고, 미결정과 같은 제2 도전성 층의 형성을 촉진시킬 수 있으며, 공극, 균열 및 핀홀과 같은 구조적 결함이 거의 없고 우수하고 일정한 성질을 갖는 미결정 막을 형성할 수 있다.
또한, 더 높은 불순물 밀도의 함량에 있어서, 그 미결정성이 확인될 수 있다.
따라서, 이러한 미결정 i형 반도체 층을 이용함으로써, 제2 도전성 층의 두께가 더 작게 만들어질 수 있고, 광기전력 소자의 광전 변환 특성에 있어서 단락 회로 전류가 증가되고 필 팩터가 개선된다.
또한, 이러한 미결정 i형 반도체 층이 존재함으로써, 그 소자의 제조시에 제2 도전성 불순물이 미결정 제2 도전성 층으로부터 비정질 i형 층으로 확산되는 것이 억제될 수 있고, 대량 생산 혹은 제조시에 소자 성능의 일정성 및 재생성이 개선된다.
특히, 예를 들어 캐리어 생성 층에서 비정질 i형 실리콘을 이용하는 광기전력 소자에서, 미결정 i형 층으로서의 실리콘 및 제2 도전성 층으로서의 p형 실리콘이 상부에 적층되고, 또는 비정질 i형 실리콘 게르마늄이 캐리어 생성 층에서 이용될 때는, 비정질 i형 실리콘 게르마늄 층, 미결정 i형 실리콘 층 및 미결정 p형 실리콘 층이 적층됨으로써, 실현될 수 있다.
전술한 유형의 결정은 다음의 방법에 의해 실현된다.
미결정 i형 층은 고주파 플라즈마 CVD 방법에 의해 형성된다. 벨트형 부재는 양전극으로 이용되고, 그에 반대 방향에 있는 도전성 평판은 고주파 전력을 인가하는 음전극으로 이용되며, 그 2개의 전극에 의해 그 사이에 개재된 영역은 방전 공간이 된다. 원료 가스는 이러한 방전 공간으로 공급되어 방전이 유발되고 그 상태가 계속된다.
본 발명의 i형 반도체 층은 Si이다. SiH4또는 Si2H6및 H2와 같은 가스 함유 실리콘이 원료 가스로서 방전 공간으로 공급된다.
본 발명은 원료 가스가 미결정 i형 반도체 층 형성 챔버와 미결정 제2 도전성 형성 챔버에서 유동하는 방식을 특징으로 한다.
미결정 i형 반도체 층의 형성에서, 원료 가스는 벨트형 부재의 운동 방향을 따라 상부 방향으로부터 도입되어 하부(p층 측면)로 유동됨으로써, 방전 공간의 하부에서의 방전이 상부에서의 방전에 비해 SiH4의 밀도에서 더 낮아지므로(H2높이에 의한 희석률) 상부의 방전 상태가 하부에 비해 미결정화에 있어 유리하게 된다.
즉, (p형 층과 접촉하게 되는 부분에서) 퇴적된 막의 형성 속도는 상대적으로 작고, 비정질 i형 층 상에 퇴적된 막의 미결정화가 촉진된다.
또한, 제2 도전성 층(p형 층)의 형성에 있어서, 원료 가스로서 예를 들어 실리콘을 함유한 SiH4또는 Si2H6와 같은 가스, 도펀트(p형 불순물)를 함유한 BF3또는 B2H6와 같은 가스 및 희석 가스가 이용된다.
수소 가스에 의한 실리콘 함유 가스로의 희석률이 높고, 고방전 인가 전력(고주파)의 막 형성 조건에 의해 미결화된 막의 퇴적이 촉진된다.
원료 가스는 벨트형 부재의 운동 방향으로 하부(권취 측면)로부터 방전 공간으로 도입되어 상부(i 층 측면)(i 층 측면이 가스의 하류 측면이 됨)로 유동됨으로써, P형 반도체 층의 퇴적 속도가 i형 층에 근접한 부분(하류)에서 실리콘을 함유한 원료 가스가 건조되도록 이루어지므로, 미결정화된 퇴적 막의 형성이 상대적으로 촉진된다.
미결정화된 제2 도전성 층(p형 반도체 층)이 고주파 플라즈마 CVD 방법에 의해 형성된다.
방전 공간에서 양전극의 영역보다 더 큰 음전극의 영역을 만듦으로써, 글로우 방전의 출현 중에 음전극의 전위(자체 바이어스(self-bias))가 벨트형 부재를 포함하는 (접지된) 양전극에 비해 양전위를 유지할 수 있다.
양전위에서 유지된 음전극의 전위(자체 바이어스)에 의해, 양전하를 갖는 이온들이 벨트형 부재 상에 퇴적된 막에 인가되는 방향으로 바이어스가 인가되므로, 플라즈마 방전에 존재하는 이온들이 벨트형 부재를 향한 방향으로 보다 효율적으로 가속화되고, 소위 이온 충격에 의해 에너지는 막의 구성 완화가 상대적으로 높은 퇴적 속도로 촉진됨으로써 효율적으로 퇴적된 막의 표면에 제공되고, 도펀트는 4 배위(coordination)로 실리콘 네트워크로 도입되고, 막의 양호한 성질 및 정교성이 개선되며 상당히 우수한 p형 반도체 박막이 얻어질 수 있다.
음전극의 표면 영역을 더 크게 하기 위해, 음전극은 종래의 평평한 전극 상의 핀형(fin-like) 구조 또는 덮개형 구조로 가정될 수 있다.
도6은 전술한 핀형 음전극을 도시한다. 핀형 음전극의 복수의 부분들은 벨트형 부재의 운반 방향에 수직으로 상호 평행하게 배치된다. 도6에서, 격벽 판(602)은 운반 방향에 수직으로 위치한다.
핀형 전극은 스테인레스강과 같은 도전성 재료로 형성된다. 핀형 전극들 사이의 공간은 방전 발생 및 핀형 전극들 중의 인접한 것들 사이에서 유지되기에 충분하다. 원료 가스는 벨트형 부재의 운반 방향으로 하부 측면으로부터 (핀형 전극들 및 벨트형 부재 사이의) 핀형 전극들 상의 상부 방향으로 유동된다.
음전극의 표면 영역을 제조하는 방법은 전술한 핀형 전극들로 제한되지는 않는다.
미결정 i형 층 및 미결정 제2 도전성 층의 형성 챔버에서, 원료 가스가 방전 공간(원료 가스가 공급되는 부분)으로 방출되는 위치 둘레에서 플라즈마에서 원료 가스의 분해가 진행되지 않고, 이러한 부분에서 플라즈마에서의 활성종(active species)이 벨트형 부재 상에 퇴적된다면, 미결정화가 촉진되는 것이 방해를 받고 낮은 도전성의 막이 퇴적되어 단락 전류 및 광전 소자의 필 팩터가 감소될 것이다.
따라서, 원료 가스가 공급되는 부분 둘레의 활성종이 벨트형 부재 상에 퇴적되지 않을 수 있도록 원료 가스가 공급되는 부분이 벨트형 부재에 대해 차폐됨으로써, 고도전성(높은 캐리어 주행성) 및 작은 광 흡수 계수를 갖는 동종의 미결정 i형 층이 형성될 수 있으므로, 광기전력 소자의 광전 변화 특성을 개선시키는 데 기여한다.
본 발명의 광기전력 소자가 보다 효율적으로 되기 위해, 물론 상당히 우수한 성질 및 재생성을 갖는 개개의 반도체 층들의 막이 보장되어야 한다. 이러한 견지에서, 반도체 층들이 롤 장치에 의해 연속적으로 형성될 때, 비정질 i형 층, 미결정 i형 층 및 미결정 제2 도전성 층의 형성 조건의 독립성이 충분히 안정화되어야 한다.
그러므로, 비정질 i형 층, 미결정 i형 층 및 미결정 제2 도전성 층을 형성하기 위한 방전 공간을 개별적으로 제공하는 것이 바람직하다.
또한, 방전 공간이 불연속 챔버들에 형성되고 인접한 챔버들이 가스 게이트를 통해 함께 연결된다면, 상태의 독립성은 훨씬 개선될 것이다.
미결정 i형 층의 형성을 위해 고주파 플라즈마 CVD 방법이 이용된다.
방전로는 양전극으로서 벨트형 부재를 이용하고, 고주파수를 인가하는 도전성 평판형 음전극이 벨트형 부재의 퇴적막 형성 표면과 반대 관계로 제공되고, 2개의 전극들 사이의 공간은 방전 공간으로 이용된다.
원료 가스는 방전 공간으로 공급되고, 압력은 배기 수단에 의해 감소될 수 있다.
미결정 i형 층에 대한 형성 조건의 중요한 점은 원료 가스의 공급량, 공급된 전력의 밀도 및 원료 가스를 방전 공간으로 공급하는 방법이다.
방전 공간으로 공급된 원료 가스로서는 예를 들어 SiH4또는 Si2H6등과 같은 실리콘 수소화물 가스가 이용된다.
실리콘 수소화물 가스가 수소(H2)로 희석되고 소정치의 고주파 전력 혹은 이보다 더 큰 전력이 인가됨으로써, 미결정 i형 층의 형성이 촉진된다.
즉, 방전 공간으로 공급된 원료 가스(H2)의 공급량이 SiH4보다 50배 혹은 이보다 더 크고, 공급된 고주파수(13.56 MHz)의 전력 밀도가 음전극의 표면 영역에 비해 0.2 W/cm2혹은 이보다 더 크다.
미결정 p형 층의 형성을 촉진하는 접지 영역으로서 미결정 i형 층의 두께를 5 nm 내지 15 nm로 하는 것이 적합하다.
층 두께가 5 nm 미만이면 미결정 층이 형성되게 하기에는 불충분하며, 층 두께가 15 nm 이상이면 캐리어 형성 층인 비정질 i형 층에 광이 도달하기 전에 i형 미결정 층에 흡수되는 광량은 무시할 수 있고 미결정 i형 층은 광기전력 소자의 광전 변환 효율에 있어서의 저항 성분으로서 작용하게 되며 필 팩터의 감소를 무시할 수 있다.
원료 가스가 벨트형 부재의 이동 방향을 따라서 상부 부분 방향으로부터 방전 공간 안으로 도입되어서 하부 부분 방향으로 (p층 쪽을 향하여) 유동하게 되고, 이에 의해 주로 퇴적에 기여하는 SiH4가스는 상부 부분으로부터 하부 부분으로 유동하는 동안에 방전 공간 안에서 해리되어 벨트형 부재 상에 퇴적되고 소모된다. 하부 부분에서의 방전에 있어서, SiH4또는 Si를 함유하는 활성종 또는 이온종(ion species)의 밀도는 상부 부분에서의 방전에 비해 낮아진다(H2에 의한 희석률이 높음). 이 결과, 보다 미세한 미결정화 막의 형성을 위한 조건이 하부 부분(제2 도전형 층(p형 층)과 접촉하는 i형 층 부분)에 퇴적 및 형성되는 막에 대해서 마련되고 질이 양호한 균질 미결정 막의 형성이 촉진된다.
또한, 상부 부분에서의 방전은 하부 부분에서의 방전과 비교할 때 비정질 i형 기초막의 형성에 사용된 방전 상태와 거의 근사하고, 상부 부분에서의 방전에 의하여 형성된 비정질 i형 층 상에 형성되는 막은 비정질 i형 층과의 격자 정합성을 향상시키는 효과를 갖는다.
또한, 미결정 제2 도전형 층(p형 층)을 형성시키는 데에는 고주파 CVD법도 사용할 수 있다. 미결정 제2 도전형 층(p형 층)의 형성 조건에 대한 주요 관점은 원료 가스의 공급량, 공급된 전력의 밀도, 원료 가스를 방전 공간으로 공급하는 방법 등이다.
p형 층은 적열 방전 발생 중의 음전극의 전위(자체 바이어스)가 벨트형 부재를 포함한 양전극(접지된 전극)에 비해 +30 V 이상인 동안에 형성되고, 이에 의해 벨트형 부재 상의 퇴적막에는 양전하를 갖는 이온이 적용되는 방향으로 바이어스가 가해지고 이에 따라 플라즈마 방전 시에 존재하는 이온은 벨트형 부재를 향하여 보다 효과적으로 가속되어서, 소위 이온 충격이라고 하는 것에 의해서 퇴적막의 표면에 에너지가 효과적으로 가해지고, 이 결과 비교적 높은 퇴적 속도에서도 막의 구조적 완화가 실행되며 도펀트가 4 배위에서 실리콘 네트워크를 취하여서 막의 질과 탄성이 향상되고, 이에 따라 고품질의 p형 반도체 박막이 얻어진다.
음전극의 전위(자체 바이어스)를 양의 전위로 유지시키기 위해서는, 방전 공간에서의 음전극의 표면적은 방전 공간에서의 벨트형 부재의 표면적을 포함한 전체 양전극의 표면적보다 커야 한다.
음전극의 표면적을 크게 하기 위해서는 음전극을 일례로 핀형 구조로 할 수 있다. 도6은 핀형 음전극을 나타내고 있다.
핀형 음전극의 다수의 부분들은 벨트형 부재의 반송 방향에 대해 수직 방향으로 배치되고 서로가 평행을 유지한다.
핀형 전극은 스테인레스강과 같은 도전성 금속 재료로 형성된다.
핀형 전극들 간의 공간은 인접하는 핀형 전극들 사이에서 발생하여 유지되는 방전을 위해서 충분하다.
원료 가스는 하부 부분 측으로부터 벨트형 부재의 반송 방향으로 공급되어서 (전극과 벨트형 부재 사이의) 핀형 전극 상의 상부 부분을 향하여 유동하게 된다.
핀의 형상은 앞에서 설명한 바와 같은 것으로 한정되지 않으며, 일례로 이하에서 설명하는 바와 같은 형상을 취할 수도 있다.
일례로, 원료 가스가 핀형 전극 아래에서 유동하게 하는 구조를 채택할 수 있다.
또한, 핀형 전극을 벨트형 부재의 반송 방향에 수직한 핀형 전극에 대해 수직하게 교차하도록(즉, 벨트형 부재의 이동 방향으로) 배치하여서 음전극의 면적이 보다 커지게 할 수 있다. 음전극의 형상은 핀형으로 제한되지 않고, 오목 볼록형 또는 블럭형 또는 바늘형으로 할 수 있다.
방전 공간 안으로 공급되는 원료 가스로는 제2 도전형(p형) 불순물(도펀트)을 함유하는 SiH4또는 Si2H6, BF3또는 B2H6과 상기 가스를 희석시키는 수소(H2)로 구성하여 사용된다.
방전 공간 안으로 공급되는 가스 중에서 H2의 공급량을 SiH4공급량보다 50배 이상으로 하여서, 고주파 전력을 방전 공간 안으로 공급하여, 음전극의 바이어스가 (+100 V 이상인 것이 바람직한) 양의 방전을 형성하면, 이에 의해 SiH4에 대한 BF3의 밀도가 0 % 내지 100 %인 범위 내에서 고품질의 미결정 p형 반도체 막이 형성된다.
그러나 BF3의 밀도가 10 % 미만이면 막에 취해지는 도펀트의 절대량이 부족하게 되어서 개방 전압이 감소하게 된다.
층의 두께는 도펀트의 절대량을 덮을 수 있을 정도로 크게 할 수 있으나, 그렇게 되면 p형 층 안으로의 광 흡수에 의한 광량의 손실이 야기되어 저항 성분(필 팩터)이 증가하게 된다.
또한, 그 밀도가 50 %를 초과하게 되면 과도한 도펀트가 3 배위의 실리콘 네트워크 안으로 결합되어서 구조적 결함을 형성하게 되고 결정성 또한 현저하게 감소되어서 회로 단락 전류의 감소와 FF의 감소를 야기하게 된다.
막 두께는 5 nm 이상, 15 nm 미만, 보다 바람직하기로는 10 nm 미만인 것이 바람직하다.
원료 가스는 하부 부분(귄취 측)으로부터 벨트형 부재의 이동 방향으로 방전 공간 안으로 도입되어 상부 부분을 향하여(i층 쪽을 향하여) 유동하고, 이에 의해 p형 반도체 층의 퇴적 속도는 i형 층 근처에서는 원료 가스 중 SiH4가스가 이곳을 건조시키려고 하기 때문에 낮아지게 되고 p형 층의 상부 부분에서는 이 부분이 원료 가스의 공급 위치에 근접하기 때문에 높아지게 된다.
i형 층 상에는 p형 층이 비교적 낮은 퇴적 속도로 우선적으로 형성되고, 이에 의해 2개의 층들 간의 접합 계면 상에서의 격자 정합성에 기여하는 구조적 결함의 수가 감소하고, 이러한 것은 p형 층의 상부 부분에서의 생산성을 비교적 높은 퇴적 속도로의 높이는 데 기여한다.
또한, p형 층의 최외층 표면 상에서는 충분한 불순물(도펀트) 밀도가 막 내에 함유되고, 직렬형 소자의 광전 변환 특성에서의 전류 전압 특성에 있어서는 양호한 pn 접합성이 얻어질 수 있다.
도3은 적층 셀(3중 셀)의 광기전력 소자를 형성하기 위한 롤 대 롤형의 연속 플라즈마 CVD 장치에 대한 개략도이다.
셀은 도2의 n형, i형 및 p형 층 형성 챔버가 반복적으로 배열된 챔버 구조에 의하여 형성된다.
격자 정합성의 향상에 의해 광기전력 소자의 전기적 특성을 향상시키고 또한 제조하는 중에 소자 성능의 재생성을 보장하기 위해, 제2 도전형 층 내에 층의 두께 방향으로 함유하는 불순물의 밀도를 조절하는 것과, 소자를 제조하는 중에 인접하는 미결정 i형 층과 비정질 i형 반도체 층 안으로 확산 및 흡수되는 것을 조절하는 것은 양호한 재생성의 효과를 발휘시킨다.
상기한 바와 같은 반도체 층이 롤 대 롤 시스템에 의하여 형성되는 경우, 비정질 i형 층과 미결정 i형 층과 미결정 제2 도전형 층을 형성하는 분위기의 독립성이 충분히 보장되어야만 상기한 바와 같은 요건에 부합된다.
즉, 본 발명에 있어서, 비정질 i형 층과 미결정 i형 층과 미결정 제2 도전형 층을 형성하는 챔버는 서로 불연속되게 설치되어서 가스 게이트(gas gate)를 통하여 서로 연결되는데, 이에 의해 상기한 바와 같은 요건에 부합되게 된다.
미결정 제2 도전형 층이 광 입사 측면에 있는 경우, 층 두께가 작으면 입사광의 손실은 보다 작아지고 보다 많은 캐리어가 캐리어 형성 층 내에 형성된다.
미결정 제2 도전형 층 내에 함유된 불순물의 양은 충분한 내부 전기장을 형성하는 데 필요한 최소량 밀도를 갖는다.
그러나 박층 내에 고밀도의 불순물이 함유되는 경우, 그 박층에는 결함이 생기고 미결정성(microcrystalline property)은 감소하며 소자의 전기적 특성은 감소한다.
본 발명의 소자에 있어서, 미결정 제2 도전형 층의 두께는 80 내지 150 Å이어야 하고, 층 내의 불순물의 밀도는 최대 1021원자/cm3까지라야 한다.
미결정 제2 도전형 층의 밀도는 광 입사 측 최외층 표면 상에서 최고 즉, 1021원자/cm3이 되어서 i형 층을 향하여 감소하도록 하는 구배로 주어지고, 이에 의해 미결정 i형 층과의 격자 정합성이 더욱 더 향상되고 소자의 전기적 특성(광전 변환 특성)도 더욱 더 향상된다.
불순물의 밀도 구배는 일례로 플라즈마 CVD법(롤 대 롤 방법을 전제로 함)에 의하여 형성될 때에 가스를 함유하는 불순물의 밀도에 있어서의 (방전) 공간적 분배가 이루어지게 함으로써 형성될 수 있다.
이와 같은 밀도 구배는 또한 직렬형 셀 내에서의 제2 도전형 층과 제1 도전형 층의 접합 특성을 아주 향상시키기도 한다.
본 발명에 있어서, 미결정 i형 반도체 층의 층 두께는 50 내지 100 Å인 것이 바람직하다. 층 두께가 50 Å 미만이면 제2 도전형 층의 미결정화를 실행시키는 효과뿐만 아니라 미결정 i형 층과 제2 도전형 층의 격자 정합성을 향상시키는 효과도 없다.
미결정 i형 층이 100 Å을 상회하면 이 층은 캐리어의 작동에 대항 저항층으로서 작용하고 소자의 전기적 특성(광전 변환 특성)이 필 팩터에 있어 감소된 것으로 나타난다. 제2 도전형 층이 형성되는 중에는, 고온 하에서 불순물이 기초 미결정 i형 반도체 층 안으로 확산되는 것을 다소간에 방지하기가 곤란하다.
이와 같은 제2 도전형 불순물이 층을 형성하는 캐리어인 비정질 i형 반도체 층 안으로 확산된다는 것은 소자의 대량 생산 또는 제조 시에 전기적 특성의 재생성이 얻어질 수 없게 하는 것이다.
미결정 i형 층의 층 두께가 50 Å 이상이면 그것의 영향을 위한 최소 두께가 작아지게 한다.
도1은 Si 단일 셀형 광기전력 소자를 제조하기 위한 본 발명에 따른 반도체 층 형성 장치 전체를 도시하는 개략도이다.
도1에서, 도면 부호 101은 일반적으로 퇴적막 형성 장치를 나타내는 것이다. 도면 부호 102는 긴 도전성 벨트형 부재를, 도면 부호 103은 벨트형 부재용 풀기 챔버를, 도면 부호 104는 벨트형 부재용 권취 챔버를, 도면 부호 105는 n형 반도체 층 형성 챔버를, 도면 부호 106은 비정질 i형 Si층 형성 챔버를, 도면 부호 107은 미결정 i형 Si층 형성 챔버를, 그리고 도면 부호 108은 미결정 p형 반도체 층 형성 챔버를 각각 나타내는 것이다. 도면 부호 100은 방전 공간을 나타낸다. 도면 부호 109는 가스 게이트를 나타내고, 도면 부호 111 및 112는 보빈을 나타낸다.
도4는 미결정 i형 Si 반도체 층 형성 챔버의 단면 구조이다.
이것은 고주파 플라즈마 CVD 방법을 사용하는 퇴적층 형성 챔버이고, 도1에서의 n형 반도체 층 형성 챔버(105)와 실리콘 비정질 i형 반도체 층 형성 챔버(106)가 유사한 구조이다.
도4에서, 도면 부호 401은 퇴적층 형성 챔버를 나타내고, 도면 부호 402는 벨트형 부재를 나타내고, 도면 부호 403은 가스 게이트를 나타내고, 도면 부호 404는 게이트 가스 도입 수단을 나타내고, 도면 부호 405는 방전로(discharge furnace)를 나타내고, 도면 부호 406은 벨트형 부재 가열 부재(램프 히터)를 나타내고, 도면 부호 407은 원료 가스 공급 수단을 나타내고, 도면 부호 408은 고주파 전극(음전극)을 나타내고, 도면 부호 409는 배기 수단을 나타내고, 도면 부호 410은 방전 영역을 나타낸다. 화살표(411)는 벨트형 부재의 이동 방향을 나타내고, 화살표(412)는 원료 가스가 유동하는 방향을 나타낸다.
도면 부호 413은 차폐 부재를 나타낸다.
설명은 도4에서의 미결정 i형 Si 반도체 층 형성 챔버에 의해 미결정 i형 층을 형성하는 과정으로 이루어질 것이다. 벨트형 부재(402)가 연장되는 퇴적층 형성 챔버(401)는 도시되지 않은 배기 수단에 의해 압력을 감소시키도록 먼저 배기한다. (H2또는 He와 같은) 게이트 가스는 게이트 가스 도입 수단(404)으로부터 인접하는 챔버들 사이의 가스 게이트(403)로 유동하도록 형성되고 인접한 챔버들에 있어서 가스 분위기는 격리된다.
다음, 예정된 공급량으로 제어된 원료 가스는 원료 가스 도입 수단(407)에 의해 벨트형 부재의 이동 방향(414)으로 상부로부터 도입되고 이에 의해서 압력 조절 수단[가변 컨덕턴스 밸브(도시되지 않음)]에 의해 방전로 내의 압력을 일정하게 유지하도록 하부 측으로 유동한다. 벨트형 부재(402)와 방전로(405)는 벨트형 부재 가열 수단(406)과 원료 가스 및 방전로 부재 가열 수단(412)에 의해 예정된 온도로 제어된다.
연속적으로, 고주파 전력은 음전극(410)에 적용되어 방전을 야기시키고, 원료 가스는 분해되고 미결정 i형 막은 벨트형 부재(402)가 예정된 속도로 이동되는 동안 벨트형 부재 상에 형성된다.
도4의 퇴적막 형성 챔버의 사용에 의해, 미결정 i형 Si 반도체 막은 비정질 Si가 1000 Å으로 형성되는 스테인레스강(SUS 430)으로 제작된 벨트형 부재 상에 실험적으로 형성된다.
형성 조건은 원료 가스로서 SiH410 sccm 및 H21000 sccm과, 13.56 MHz 고주파 전력 0.5 W/cm2(전극 상), 형성 온도 280℃ 및 압력 1.3 Torr 이다.
형성된 막이 RHEED에 의해 관찰될 때, 미결정화된 것을 발견한다.
미결정층은 TEM(투과형 전자 현미경; transmission type electronic microscope)를 사용하여 퇴적층의 단면을 관찰함으로써 또한 확신될 수 있다.
또한, 유사한 결론은 레이저 라만 스펙트럼 방법에 의해 수행된다.
도5는 도1에서의 미결정 p형 반도체 층 형성 챔버의 단면 구조이다.
이것은 고주파 플라즈마 CVD 방법을 사용하는 퇴적층 형성 챔버이다.
도5에서, 도면 부호 501은 퇴적층 형성 챔버를 나타내고, 도면 부호 502는 벨트형 부재를 나타내고, 도면 부호 503은 가스 게이트를 나타내고, 도면 부호 504는 게이트 가스 도입 수단을 나타내고, 도면 부호 505는 방전로를 나타내고, 도면 부호 506은 벨트형 부재 가열 부재(램프 히터)를 나타내고, 도면 부호 507은 원료 가스 공급 수단을 나타내고, 도면 부호 508은 핀형 고주파 전극(음전극)을 나타내고, 도면 부호 509는 배기 수단을 나타내고, 도면 부호 510은 방전 영역을 나타낸다.
화살표(511)는 벨트형 부재의 이동 방향을 나타내고, 화살표(512)는 원료 가스가 유동하는 방향을 나타내고, 도면 부호 513은 막 형성 영역 제어 수단을 나타낸다.
설명은 도5에서의 미결정 i형 Si 반도체 층 형성 챔버에 의해 미결정 p형 반도체 층을 형성하는 과정으로 이루어질 것이다.
벨트형 부재(502)가 연장되는 퇴적층 형성 챔버(501)는 도시되지 않은 배기 펌프가 외부에 위치되는 배기 수단(511)에 의해 감소된 압력까지 먼저 배기된다.
(H2또는 He와 같은) 게이트 가스는 게이트 가스 도입 수단(504)으로부터 인접하는 챔버들 사이의 가스 게이트(503)로 유동하도록 형성되고 인접한 챔버들에 있어서 가스 분위기는 격리된다. 다음, 예정된 공급량으로 제어된 원료 가스는 원료 가스 도입 수단(509)에 의해 벨트형 부재의 이동 방향(414)으로 하부로부터 도입되고 상부 측으로 유동하며, 방전로 내의 압력은 압력 조절 수단[컨덕턴스 제어 밸브(도시되지 않음)]에 의해 일정하게 유지된다. 벨트형 부재(502)와 방전로(505)는 벨트형 부재 가열 수단(507)과 원료 가스 및 방전로 부재 가열 수단(512)에 의해 예정된 온도로 제어된다.
연속적으로, 고주파 전력은 음전극(510)에 적용되어 방전을 야기시키고, 원료 가스는 분해되고 미결정 p형 막은 벨트형 부재(502)가 예정된 속도로 이동되는 동안 벨트형 부재 상에 형성된다.
도5의 퇴적층 형성 챔버의 사용에 의해, 미결정 p형 Si 반도체 막은 비정질 Si가 1000 Å으로 형성되는 스테인레스강(SUS 430)으로 제작된 벨트형 부재 상에 실험적으로 형성된다.
형성 조건은 원료 가스로서 SiH410 sccm 및 H23000 sccm과 BF310 sccm, 13.56 MHz 고주파 전력 0.5 W/cm2(전극 면적당), 형성 온도 200℃ 및 압력 1.2 Torr 이다.
형성된 막이 RHEED에 의해 관찰될 때, 미결정화된 것을 발견한다. 유사한 결과는 TEM을 사용하는 퇴적층의 단면 관찰에 의해 또한 얻어진다. 또한, 유사한 결론은 레이저 라만 스펙트럼 방법에 의해 달성된다. 또한, SIMS 분석에 따르면, 붕소가 1021원자/cm3이상의 밀도로 막 내에 포함된다는 것을 알 수 있다.
설명은 롤 대 롤 방법을 사용하여 도1의 장치의 사용에 의하여 Si 단위 셀형 광기전력 소자를 만드는 과정으로 이루어질 것이다.
먼저, 보빈(102) 상에 롤 형태로 권취된 긴 전기적 도전 자기 재료 벨트형 부재(102)는 풀기 챔버(103)로부터 퇴적층 형성 챔버(105 내지 108)와 가스 게이트(109)를 통해 현수 곡선의 형태로 적용된 인장력을 가지고 권취 챔버(104)까지 연장한다.
자기 롤러(도시되지 않음)는 가스 게이트(109)와 퇴적층 형성 챔버(105 내지 108)에 형성되고 연장된 벨트형 부재(102)를 당겨 벨트형 부재가 이동되는 트랙을 고정시킨다.
다음, 장치(101)는 벨트형 부재(102)용 풀기 챔버(103), 벨트형 부재(102)용 권취 챔버(104) 및 퇴적층 형성 챔버(105 내지 108)의 각각에 제공된 도시되지 않은 배기 수단에 의해 10E-3 Torr 정도의 감소 압력까지 배기시킨다. 퇴적층 형성 챔버(105 내지 108)의 퇴적층 형성 조건의 독립성을 유지하기 위하여, 불활성 가스 또는 수소 가스는 게이트 가스로서 게이트 가스 도입 수단(도시되지 않음)으로부터 가스 게이트(109)로 도입된다.
퇴적층을 형성하기 위한 원료 가스는 가스 공급 수단(도시되지 않음)으로부터 퇴적층 형성 챔버(105 내지 108)로 도입되고, 챔버 내의 압력은 배기 파이프(도시되지 않음)에 장착된 압력 조절 수단(도시되지 않음)에 의해 예정된 수준으로 조절된다.
벨트형 부재(102) 및 방전로(110) 내의 부재는 챔버(3 내지 7) 내에 장착된 가열 수단(도시되지 않음)에 의해 퇴적층 형성 조건의 온도로 조절된다.
고주파 전력은 각각의 챔버의 음전극에 적용되어 방전 공간에서 방전을 야기시킨다.
다음, n형 반도체 층, 비정질 i형 반도체 층, 미결정 i형 반도체 층 및 미결정 p형 반도체 층은 벨트형 부재(102)가 풀기 챔버(103) 내의 보빈(111)으로부터 연속적으로 제공되는 동안 벨트형 부재 상에 연속적으로 퇴적되고, 이에 의해서 Si 단일 셀형 광기전력 소자를 형성시킨다.
또한, 광기전력 소자가 형성된 벨트형 부재(102)는 권취 챔버(104) 내의 보빈(112) 상에 연속적으로 권취된다.
본 발명은 이 후에도 몇몇 실시예에 관해 계속 기술될 것이지만, 본 발명은 다음 실시예에 한정되는 것은 아니다.
[실시예 1]
도9에 도시된 층 구조를 갖는 Si 단위 셀형 광기전력 소자(1201)는 도1의 장치(101)에 의해 제작된다.
이 광기전력 소자(901)는 전기 도전성 벨트형 부재(SUS 430; 902) 상에 연속적으로 형성되는 배면 반사층(903), 반사 증가층(904), 제1 전기 도전형(n형) 층(905), 비정질 i형 Si 반도체 층(906), 미결정 i형 Si 반도체 층(907), 미결정 p형 반도체 층(908), 투명 도전성 막(909) 및 집전 전극(910)에 의해 제작된다. 벨트형 부재(902)는 40 cm의 너비와 0.14 mm의 두께를 갖고 1000 m 이상의 길이를 갖는 광기전력 소자를 갖는다.
특정 제작 과정은 하기에 설명될 것이다.
먼저, 배면 반사층인 알루미늄 박막과 반사 증가층인 ZnO 박막은 스퍼터링 방법에 의해 충분히 그리스 제거(degrease)되고 세척된 벨트형 부재 상의 전극을 더욱 낮추는 만큼 100 nm 및 1 μm까지 개별적으로 기화된다.
그 위에서, 반도체 층은 도1에 도시된 롤 대 롤 시스템을 사용하는 연속적 형성 장치의 사용에 의한 유사한 과정에 의해 형성된다.
도6에 도시된 것과 같은 형상의 격막형 전극은 미결정 p형 층 형성 챔버의 음전극으로 작용한다. 벨트형 부재와 음전극의 일부인 격벽형 전극 사이에서 가장 근접한 거리는 0.5 cm이고, 18개의 격벽형 전극들 중 인접한 것들 사이의 간격은 5 cm(즉, 음전극의 길이는 105 cm임)이고, 벨트형 부재의 폭 방향에서 격벽형 전극의 길이는 50 cm이고, 전기적 도전성 벨트형 부재를 포함하는 접지된 전체 양극 면적에 대한 음극 면적의 비는 3.0배이다. 다음, ITO(In2O3＋ SnO2)는 미결정 p형 반도체 층 상의 투명 전극으로서 스퍼터링에 의해 80 nm까지 기화되고, 알루미늄은 진공 기화에 의해 집전 전극으로서 2 μm까지 더욱 증착되고 이에 의해서 광기전력 소자(소자-실시예 1)를 제작한다.
상술된 광기전력 소자의 반도체 층의 형성 조건(사용된 원료 가스, RF 전력, 압력 및 기판 온도)은 하기 표1에 도시된다.
실시예 1에서 이루어진 광기전력 소자의 광전 변환 성능을 평가하기 위해 이하의 비교 및 연구가 수행되었다.
(비교예 1)
비교를 위해, 미결정 i형 반도체 층이 없는 Si 단일 셀이 제조되었다.
(소자-A)
소자-실시예 1을 제조하는 공정에 따라 이러한 소자-A가 제조되었으며, 도1의 장치에서의 것을 제외하고, 챔버(107)를 형성하는 미결정 i형 Si 반도체 층에서 방전이 야기되지 않았다.
또한, 소자-실시예 1의 미결정 i형 반도체 층 대신 동일한 두께(10 nm)가 비정질 i형 반도체 층에 추가된 광기전력 소자가 제조되었다.
(소자-B)
소자-실시예 1을 제조하는 공정에 따라 이러한 소자-B가 제조되었으며, 도1의 장치에서의 것을 제외하고, 챔버(107)를 형성하는 미결정 i형 반도체 층에서 방전이 야기되지 않았으며, 챔버(106)를 형성하는 비정질 i형 반도체 층에 형성된 비정질 i형 Si 반도체가 10 nm 만큼 추가되었다.
실시예 1 및 비교예 1에서 제조된 세 종류의 광기전력 소자의 평가가 수행되었다. 벨트형 부재의 중심부가 5 평방 cm의 면적으로 단부로부터 폭 방향으로 절단되어 (단부로부터 5 cm) 전류 전압 특성이 평가되었으며, AM-1.5 (100 mW/cm2)의 빛을 받으며 설치되어 광기전력 변환 효율이 측정되었다. 결과는 이하의 표2에서 도시되었다. 소자-비교예 1의 각 특성이 1.00일 경우 각 값은 임의의 값이다. 미결정 i형 층이 본 발명의 장치에 의해 제공된 소자-실시예 1에서, 이러한 층이 제공되지 않은 소자-A 및 소자-B와 비교할 때, 필 팩터가 개선되어 변환 효율이 1.07배 개선되었다.
(비교예 2)
미결정 i형 층이 비정질로서 형성된 형성 조건이 시험되었다.
비정질 i형 층이 실시예 1에서와 유사한 공정에 의해 형성되고 퇴적막이 미결정 i형 층을 형성하도록 아래의 표3에서 도시된 형성 조건에서 형성될 때까지, p형 층이 형성되지 않았으나, 퇴적막이 채집(taken out)되어, 퇴적막의 결정 성질이 투과형 전자 현미경(TEM) 사진에 의해 평가되었다.
미결정 i형 층의 형성 조건 및 결정 성질이 이하의 표4에서 도시되었다.
따라서, 방전 공간으로 H2가스의 공급량이 SiH4가스의 공급량보다 50배 이상이며 전극 상의 고주파 전력 밀도가 0.2 W/cm2이상인 조건에서 5 nm 이상의 층 두께를 갖는 퇴적막이 미결정화되었다는 것이 확인되었다.
(비교예 3)
미결정화 p형 층의 형성 조건 및 광기전력 소자의 전류 전압 특성(광전 변환 특성)이 p형 층과 접촉한 i형 층 표면의 결정 성질에 따라 그리고 p형 층 형성 조건(고주파 전력의 공급량 및 원료 가스의 공급량)에 따라 시험되었다.
실시예 1에서와 유사한 공정에 의해 비정질 i형 층이 제조될 때까지, 미결정 i형 층 및 미결정화될 p형 층이 그 위에 형성되었으며 샘플로서 사용되었다.
샘플의 단면이 비교예 2에서와 같이 투과형 전자 현미경에 의해 관찰되었으며 p형 층의 결정 성질이 평가되었다.
또한, 실시예 1에서와 동일한 투명 도전성 막이 샘플 상에 형성되어 집전 전극(current collecting electrode)을 형성하며, 광기전력 소자의 전류 전압 특성(광전 변환 특성)이 평가되었다.
벨트형 부재의 중심부가 5 평방 cm의 면적으로 단부로부터 폭 방향으로 절단되어 (단부로부터 5 cm) 전류 전압 특성이 평가되었으며, AM-1.5 (100 mW/cm2)의 빛을 받으며 설치되어 광기전력 변환 효율이 측정되었다.
샘플의 형성 조건 및 미결정 성질의 평가 결과가 이하의 표4에서 도시되었다.
p형 층의 결정 성질에 대해서, 표시 o는 미결정이 발견된 샘플의 칼럼에 기록되었으며 표시 x는 미결정이 발견되지 않은 샘플의 칼럼에 기록되었다.
광기전력 소자의 전류 전압 특성에 대해서는, 표시 o는 최상의 값인 95% 이상의 값이 얻어지는 샘플의 칼럼에 기록되었으며, 표시 △는 90% 이상이 얻어지는 샘플의 칼럼에 기록되었으며, 표시 x는 90% 미만의 값이 얻어지는 샘플의 칼럼에 기록되었다.
미결정 i형 층이 비정질 i형 층 상에 있는 평가의 결과로부터 그에 의해 p형 층의 미결정화가 촉진된다는 것이 발견되었다. 즉, 미결정 성질이 5 nm Å의 정도의 작은 층 두께에 대해서도 증명될 수 있다. 또는, 미결정 성질은 SiH4가스의 유량비에 대해 50% 도핑 가스 BF3의 높은 밀도에 대해 증명될 수 있으며, 광기전력 소자의 전류 전압 특성에서도 양호하였다.
(비교예 4)
미결정 i형 층의 결정도는 몇 가지 패턴으로 층 두께의 방향에서 변화되었다. 결정도가 p형 층을 향해 증가되는 경우 및 결정도가 p형 층을 향해 감소되는 경우가 세팅되었으며, 광기전력 소자의 전류 전압 특성이 서로 비교되었다.
결정도가 p형 층을 향해 증가되는 경우 원료 가스는 벨트형 부재의 반송 방향으로 상부 부분으로부터 공급되었으며, 하부 부분을 향해 유동하도록 되었다. 결정도가 p형 층을 향해 감소되는 경우 원료 가스는 벨트형 부재의 반송 방향으로 하부 부분으로부터 공급되며 상부 부분을 향해 유동하도록 되었다.
광기전력 소자의 전류 전압 특성은 이하의 표5에서 도시되었다.
원료 가스가 벨트형 부재의 반송 방향으로 상부 부분으로부터 공급되며 하부 부분을 향해 유동하도록 되며 퇴적막의 결정 성질이 p형 층을 향해 개선되는 경우, 광기전력 소자의 성능은 FF에서보다 높았다.
(비교예 5)
실시예 1에서 이루어진 광기전력 소자의 광전 변환 성능을 평가하기 위해 이하의 비교 및 연구가 수행되었다.
미결정 i형 층 및 미결정 p형 반도체 층의 두께 및 p형 불순물의 밀도는 실시예 1에서와 유사한 공정에 의해 여러 가지로 변화되었으며 광기전력 소자가 제조 되었다.
미결정 p형 층은 비정질 i형 층 상에 형성되어 광기전력 소자를 제공하였으며, p형 불순물의 밀도는 변화되었으며, 실시예 1 및 비교예 5에서 제조된 광기전력 소자의 전류 전압 특성이 평가되었다.
벨트형 부재의 중심부가 5 평방 cm의 면적으로 단부 부분으로부터 폭방향으로 절개되어 (단부로부터 5 cm) 전류 전압 특성이 평가되었으며, AM-1.5(100 mW/cm2) 빛을 받으며 설치되었으며, 광전 변환 효율 등이 측정되었다. 그 결과는 이하의 표 6에서 도시되었다.
각 값은 실시예 1의 각 특성이 1일 때 임의의 값이다.
표에서, 변환 효율, 개방 전압, 단락 전류 및 필 팩터의 값에 대해, 가장 높은 값은 1이며 성능은 가장 높은 값에 대해 95% 이상의 값에서 대체로 동일한 성능으로 확인될 때 표시 o가 기록되었으며, 성능이 90% 약간 미만으로부터 95% 미만인 경우 표시 ㅿ가 기록되었으며, 성능이 90%에서 상당히 열등하면 표시 x가 기록되었다.
또한, 퇴적막에서 불순물(성분 분석)의 밀도는 2차 이온 질량 분석(SIMS, secondary ion mass analysis)에 의해 결정되었다.
표6으로부터, 미결정 p형 층의 두께는 약 200 Å 정도로 될 때, 필 팩터의 감소가 발견되었으며 p형 층에서 p형 불순물의 밀도의 최대치가 1021원자/cm3이하일 때 개방 전압의 감소가 발견되었다.
(비교예 6)
층 두께 방향으로 미결정 p형 층에서 p형 불순물의 밀도의 분포는 세 종류, 즉, 층 두께 방향으로 균일한 분포(비교 소자 1-2A), p형 층의 가장 외부면이 조밀하고 i형 층을 향해 희박해지는 분포(비교 소자 1-2B) 및 p형 층의 가장 외부면이 희박하며 i형 층을 향해 조밀해지는 분포(비교 소자 1-2C)가 있다.
비교예 5의 경우에서와 같이, 제조된 소자의 전류 전압 특성이 측정되고 평가되었다.
그 결과는 이하의 표7에서 도시되었다.
소자의 전류 전압 특성에 대해, 높은 변환 효율이 P형 층 불순물의 밀도가 i층을 향해 감소하는 밀도 분포를 갖는 소자에서 얻어졌다.
(비교예 7)
비정질 i형 층의 층 두께가 비정질 i형 층과 미결정 p형 층 사이에 개재되었고, 미결정 i형 층과 p형 미결정층의 층 두께가 변경된 것을 제외하고는 실시예 1의 광기전력 소자와 같은 광기전력 소자가 실시예 1과 유사한 과정으로 만들어졌다.
미결정 p형 층의 p형 불순물 밀도는 1021원자/cm3이었고, 밀도가 i층 쪽을 향해 감소된 분포를 가졌다.
비교예 5의 경우와 마찬가지로, 만들어진 소자의 전류 전압 특성이 측정되고 평가되었다. 결과는 이하의 표8에 도시되어 있다.
표에서 변환 효율, 개방 전압, 단락 전류 및 필 팩터가 실시예의 것에 대해 95 %이고, 성능이 실시예의 성능과 사실상 같은 것으로 알려지면, 마크 o가 기록되고, 상기 값들이 90 내지 95 %이고 성능이 약간 떨어지면, 마크 △가 기록되고, 상기 값이 90 % 이하이고, 성능이 현저히 떨어지면 마크 x가 기록된다.
변환 효율과 같은 전류 전압 특성에 대해 높은 광전 변환 효율이 미결정 i형 층의 층 두께가 50 내지 100 Å이고, 미결정 p형 반도체 층의 층 두께가 100 내지 150 Å인 광기전력 소자에서 얻어졌다(상세한 실험으로부터 80 내지 150 Å이 적절한 것으로 알려졌다).
실시예 1 및 비교예 5, 6 및 7에서 본 발명에 기초하여 얻어진 Si 단일 셀형 광기전력 소자의 광전 변환 특성의 우수성이 설명되었다.
[실시예 2]
본 발명에 기초하여, 도10에 도시된 층구성을 갖는 SiGe 단일 셀형 광기전력 소자가 실시예 1과 유사한 과정에 의해 표6의 조건하에 만들어졌다(요소-실시예 2). 이 광기전력 소자(1001)는 배면 반사면(1003)과, 반사 증가층(1004)과, 제1 도전형 층인 비정질 n형 Si 반도체 층과, 비정질 i형 Si 반도체 층(1006)과, 비정질 i형 SiGe 반도체 층(1007)과, 비정질 i형 Si 반도체 층(1008)과, 미결정 i형 Si 반도체 층(1009)과, 제2 도전형 층인 미결정 p형 Si 반도체 층(1010)과, 투명 도전막(1011)과, 도전성 벨트형 부재(SUS 430)(1002)상의 집전 전극(1012)을 적층함으로써 구성된다.
반도체 층의 형성을 위해, 도2에 도시된 롤 대 롤을 사용하고 각 반도체 층에 대응하는 퇴적막 형성 챔버를 갖는 단일 셀 연속 성형 장치가 사용되었다.
도2에 퇴적막 형성 장치(201)가 도시되었다. 도면 부호 203은 긴 벨트형 부재(202)의 풀기 챔버를 지시하고, 도면 부호 204는 벨트형 부재(202)의 권취 챔버를 지시하고 도면 부호 205, 206, 207, 208, 209 및 210은 퇴적막 형성 챔버를 나타낸다. 도면 부호 205는 제1 도전형 층으로서 비정질 n형 Si 반도체 층을 형성하는 챔버를 지시하고, 도면 부호 206은 비정질 i형 Si 반도체 층을 형성하는 챔버를 지시하고, 도면 부호 207은 비정질 i형 SiGe 반도체 층을 형성하는 챔버를 지시하고, 도면 부호 208은 비정질 i형 Si 반도체 층을 형성하는 챔버를 지시하고, 도면 부호 209는 미결정 i형 Si 반도체 층을 형성하는 챔버를 지시하고, 도면 부호 210은 미결정 p형 Si 반도체 층을 형성하는 챔버를 지시한다. 도면 부호 212는 방전 공간을 지시한다. 도면 부호 211은 가스 게이트를 지시하고, 도면 부호 213 및 214는 보빈을 지시한다. 각 반도체 층을 성형하는 챔버는 가스 게이트를 통해 함께 연결되고, 방전 공간의 독립성은 유지된다.
도7은 비정질 i형 SiGe 반도체 층 형성 챔버(207), 더 자세하게는 마이크로웨이브 플라즈마 CVD 공법을 사용하는 퇴적막 형성 챔버의 구조를 도시한 단면도이다.
다음에 도7에서 도면 부호 701은 퇴적막 형성 챔버를 지시하고, 도면 부호 702는 벨트형 부재를 지시하고, 도면 부호 703은 가스 게이트를 지시하고, 도면 부호 704는 게이트 가스 도입 수단을 지시하고, 도면 부호 705는 방전로를 지시하고, 도면 부호 706은 벨트형 부재 가열 수단 (램프 히터)를 지시하고, 도면 부호 707은 원료 가스 공급 수단을 지시하고, 도면 부호 708은 마이크로웨이브 도입 수단을 지시하고, 도면 부호 710은 배기 수단을 지시하고, 도면 부호 711은 방전 영역을 지시한다. 화살표(712)는 벨트형 부재의 이동 방향을 지시하고, 도면 부호 713은 막형성 영역 조정 수단을 지시한다.
비정질 i형 SiGe 반도체 층 형성 챔버에 의한 비정질 i형 SiGe 반도체 층 형성 공정의 설명이 이하에 이루어진다.
처음에 그 안에 벨트형 부재(702)가 연장되는 퇴적막 형성 챔버(701)가 배기 수단(710)에 의해 감소된 압력으로 배기된다. 다음에 소정 공급량으로 제어된 원료 가스가 원료 가스 도입 수단(707)에 의해 방전 공간(711) 내로 도입되고, 방전로의 압력은 (도시되지 않은) 압력 조절 수단에 의해 일정하게 유지된다. 벨트형 부재(702) 및 방전로(705)는 벨트형 가열 수단(706)과 원료 가스 및 방전로 부재 가열 수단에 의해 소정 온도로 제어된다. 이어서 마이크로웨이브 및 고주파 전력이 인가되어 방전을 일으키고 원료 가스를 분해하여, 비정질 i형 SiGe가 벨트형 부재(702)가 소정 속도로 이동되는 동안 벨트형 부재(702)에 형성된다.
(비교예 8)
미결정 i형 층이 개재되지 않은 광기전력 소자(소자-C)와, 미결정 i형 층의 두께가 비정질 i형 층으로 대체된 광기전력 소자(소자-D)가 실시예 2와 유사한 과정으로 만들어졌다. 실시예 1과 비교예 1 및 2에서 만들어진 광기전력 소자들의 평가가 이루어졌다.
전류 전압 특성은 측정된 광전 변환 효율과, AM-1.5 (100 mW/cm2) 광의 적용하에 설치되고 5 cm 정사각형의 면적을 갖는 단부 부분(단부로부터 5 cm)으로부터 절결된 그 폭방향에서 벨트형 부재의 중심 부분으로 평가되었다.
(비교예 9)
비교를 위해 미결정 i형 반도체 층이 없는 Si 단일 셀이 만들어졌다(소자-C).
이 소자-C의 제조는 도1의 장치에서 방전이 미결정 i형 층 Si 반도체 층 형성 챔버(107)에서 초래되지 않았다는 점을 제외하고는 실시예 2의 소자를 제조하는 과정에 따라 만들어졌다.
또한 소자-실시예 1의 미결정 i형 반도체 층 대신에 동일한 두께(10 nm)가 비정질 i형 Si 반도체 층에 부가된 광기전력 소자가 만들어졌다(소자-D).
이 소자-D의 제조는 도1의 장치에서 비정질 i형 Si 반도체 층이 미결정 i형 반도체 층 형성 챔버(107)에서 10 nm로 부가되었다는 점을 제외하고는 소자-실시예 2의 제조 과정에 따라 수행되었다.
전술한 3종의 광기전력 소자의 평가가 수행되었다.
전류 전압 특성은 측정된 광전 변환 효율과, AM-1.5 (100 mW/cm2) 광의 적용하에 설치되고 5 cm 정사각형의 면적을 갖는 단부 부분(단부로부터 5 cm)으로부터 절결된 그 폭방향에서 벨트형 부재의 중심 부분으로 평가되었다.
그 결과가 이하의 표10에 도시되었다.
각각의 값은 소자-비교예 1의 각 특성이 1.00일 때 임의의 값이다. 본 발명의 장치에 의해 미결정 i형 층이 제공된 소자-실시예 2에서 이같은 층이 제공되지 않은 소자-C 및 D에 비해 필 팩터의 향상이 발견되었고, 그 결과 변환 효율이 1.07배 향상되었다.
(비교예 10)
미결정화 p형 층의 형성 조건과, 광기전력 소자의 (광전 변환 특성)이 결정 특성상의 p형 층과 접촉하는 i형 층의 표면의 의 종속성과 p형 층 형성 조건(원료 가스의 공급량과 고주파 전력의 공급량)상의 종속성으로서 조사되었다.
비정질 i형 층까지는 실시예 2와 유사한 과정으로 만들어졌고, 미결정 i형 층과 미결정화될 p형 층이 표본을 제공하기 위해 그 위에 형성되었다.
표본의 단면이 비교예 2에서와 같이 TEM에 의해 관찰되었고, p형 층의 결정 특성이 평가되었다.
또한 실시예 1과 같은 투명 도전성 막이 표본 상에 형성되어 집전 전극을 형성하고, 광기전력 소자의 전류 전압 특성(광전 변환 특성)이 평가되었다.
전류 전압 특성은 측정된 전류 전압 특성과, AM-1.5 (100 mW/cm2) 광의 적용하에 설치되고 5 cm 정사각형의 면적을 갖는 단부 부분(단부로부터 5 cm)으로부터 절취된 그 폭방향에서 벨트형 부재의 중심 부분으로 평가되었다.
표본의 미결정 특성과 형성 조건의 평가는 이하의 표11에 도시되어 있다.
p형 층의 결정 특성에 관해 미결정이 발견된 표본의 칼럼에 마크 o가 기록되고, 미결정이 발견되지 않은 표본의 칼럼에 마크 x가 기록되었다.
광기전력 소자의 전류 전압 특성에 관해, 마크 o가 가장 좋은 수치의 95 % 이상이 얻어진 표본의 칼럼에 기록되었고, 마크 △가 가장 좋은 수치의 90 % 이상이 얻어진 표본의 칼럼에 기록되었고, 마크 x가 가장 좋은 수치의 90 % 이하가 얻어진 표본의 칼럼에 기록되었다. 평가의 결과, 미결정 i형 층이 비정질 i형 층 상에 사이에 끼는 것이 발견되었고, 그에 의해 p형 층의 미결정화는 촉진되었다. 즉 미결정 특성은 5 nm 크기의 얇은 층 두께에도 확인될 수 있었다. 또한 미결정 특성은 SiH4가스의 유량 비에 대해 50 %에 달하는 고밀도의 도핑 가스 BF3에 대해서도 확인될 수 있었으며 광기전력 소자의 전류 전압 특성에서도 양호하였다.
(비교예 11)
다음의 비교 및 연구가 실시예 2에서 제작된 광기전력 소자의 광전 변환 성능을 평가하기 위해서 시행되었다.
비정질 i형 실리콘 층(제2 도전형 층쪽), 미결정 i형 층 및 미결정 p형 반도체 층의 두께는 실시예의 공정과 동일한 공정에 의해서 다양하게 변경되어서 광기전력 소자를 만든다.
실시예 1 및 비교예 5에서 만들어진 광기전력 소자의 전류 전압 특성에 대한 평가는 유효했다.
전류 전압 특성은 5 cm2의 면적으로 단부로부터(단부에서 5 cm) 절개되고 AM-1.5(100 mW/cm2) 광선의 작용 하에 설치된 폭 방향의 벨트형 부재의 중심부에서 측정된 광전 변환 효율로 평가되었다.
그 결과는 표6에서 설명되고 있다. 각각의 값은 실시예1의 각 특성이 1.00일 때의 임의의 값이다.
미결정 p형 층에서 p형 불순물의 밀도는 표면 상에서 1021원자/cm3이었으며, 밀도가 i 층 쪽으로 감소되는 분포를 갖는다.
비교예 5의 경우에서와 같이, 제작된 소자의 전류 전압 특성은 측정되어서 평가되었다. 그 결과는 표12에서 도시되고 있다.
표에서, 변환 효율과, 개방 전압과, 단락 전류 및 필 팩터의 값이 95%이거나 또는 실시예에서의 값들보다 크고 성능이 실시예에서의 성능과 사실상 동일한 것으로 인식될 때, 부호 0이 기록되며, 상기 값이 90 % 내지 95 %보다 작으며 성능이 10b부호 △가 기록되고, 상기 값이 90% 보다 작고 성능이 상당하게 나쁠 때에는 부호 x가 기록된다.
변환 효율과 같은 전류 전압 특성을 보면, 높은 광전 변환 효율은 비정질 i형 Si 반도체 층의 층 두께가 50-100 Å이고, 미결정 i형 층의 층 두께가 50-100 Å이며 미결정 p형 반도체 층의 층 두께가 100-150 Å(상세한 실험으로부터는, 80-150 Å이 적당함)인 광기전력 소자에서 얻어졌다.
실시예 2 및 비교예로부터, 본 발명에 따라서 제작된 SiGe 단일 셀형 광기전력 소자의 뛰어난 광전 변환 효율 특성이 보여진다.
[실시예 3]
도3에서 도시된 바와 같은 롤 대 롤(roll to roll) 시스템을 채용하는 플라즈마 CVD법을 사용하는 3중 셀 연속 형성 장치가 반도체 층의 형성에 사용되었다.
도3에서, 도면 부호 301은 일반적으로 퇴적막 형성 장치를 지시한다. 도면 부호 302는 긴 도전성 자성 재료 벨트형 부재를 지시하며, 도면 부호 303은 벨트형 부재용 풀기 챔버를 지시하고, 도면 부호 304는 벨트형 부재용 권취 챔버를 지시하며, 도면 부호 305는 저부 셀 제작부를 지시하며, 도면 부호 306은 중간부 셀 제작부를 지시하고, 도면 부호 307은 상부 셀 제작부를 지시하고, 도면 부호 308, 314 및 320은 n형 반도체 층 형성 챔버를 지시하며, 도면 부호 309, 315 및 321은 비정질 i형 Si층 형성 챔버를 지시하고, 도면 부호 310, 311, 316 및 317은 비정질 i형 SiGe층 형성 챔버를 지시하며, 도면 부호 312, 318 및 322는 미결정 i형 Si층 형성 챔버를 지시하고, 도면 부호 313, 319 및 323은 미결정 p형 반도체 층 형성 챔버를 지시한다.
도면 부호 325는 방전로를 지시한다. 도면 부호 324는 가스 입구를, 도면 부호 326 및 327은 보빈을 지시한다. 저부 셀 제작부 및 중간 셀 제작부는 예2에서의 장치를 채용하며, 상부 셀 제작부는 예1의 장치를 사용한다.
도3의 장치를 사용하는 것에 의해서, 도11에서 도시된 층 구조를 갖는 SiGe\SiGe\Si 3중 셀형 광기전력 소자(1101)가 하기의 표13의 조건 하에서 실시예 1 및 실시예 2에서의 공정과 동일한 공정에 의해서 제작되었다.
이 광기전력 소자(1101)는 도전성 벨트형 부재(SUS 430) 상에 배면 반사층(1103)과, 반사 증가층(1104)과, 저부 SiGe 셀(1105)[n형 반도체 층(1108), 비정질 i형 Si 반도체 버퍼층(1109), 비정질 i형 SiGe 반도체 층(1110), 비정질 i형 SiGe 반도체 버퍼층(1111), 미결정 i형 반도체 버퍼층(1112) 및 미결정 p형 Si 반도체 층(1113)]과, 중간부 SiGe 셀(1106)[n형 반도체 층(1114), 비정질 i형 Si 반도체 버퍼층(1115), 비정질 i형 SiGe 반도체 층(1116), 비정질 i형 SiGe 반도체 버퍼층(1117), 미결정 i형 반도체 버퍼층(1118) 및 미결정 p형 Si 반도체 층(1119)]과, 상부 Si 셀(1107)[n형 반도체 층(1120), 비정질 i형 Si 반도체 버퍼층(1121), 미결정 i형 Si 반도체 버퍼층(1122) 및 미결정 p형 Si 반도체 층(1123)]과, 투명 도전성 막(1124) 및 집전 전극(1125)을 적층함으로써 제작된다.
(비교예 12)
비교를 하면, 미결정 i형 층이 실시예 3에서의 3중 셀에 삽입되지 않은 도1에서 도시된 바와 같은 층 구조를 갖는 SiGe\SiGe\Si 3중 셀형 광기전력 소자(소자-E)는 사용된 미결정 i형 Si층 형성 챔버가 없이도(방전이 야기됨 없이) 실시예 3에서와 동일한 공정에 의해서 제작된다.
또한, 미결정 i형 층 대신에, 동일한 층 두께로 된 비정질 i형 층이 미결정 i형 층 형성 챔버에 의해서 형성된 SiGe\SiGe\Si 3중 셀형 광기전력 소자(소자-F)는 실시예 3에서와 동일한 공정에 의해서 제작된다.
실시예 3(소자-실시예 3) 및 비교예 12(소자-E 및 F)에서 제작된 광기전력 소자의 전류 전압 특성은 실시예 1에서와 동일한 방식으로 평가된다. 평가된 결과는 하기의 표14에서 도시된다.
표14에서 도시된 바와 같이, 실시예 3(소자-실시예 3)의 광기전력 소자는 비교예 12(소자-E 및 F)의 광기전력 소자에 대해서 변환 효율이 뛰어나며, 따라서 본 발명에 따라서 제작된 광기전력 소자는 뛰어난 특성을 가지며, 본 발명의 효과가 입증된 것으로 밝혀졌다.
(비교예 13)
하기의 비교 및 연구는 실시예 3에서 제작된 광기전력 소자의 광전 변환 성능을 평가하기 위해서 시행되었다.
이 실시예에서와 동일한 실시예에 의해서, 저부 셀 및 중간부 셀에서의 미결정 i형 층과 미결정 p형 층의 두께는 광기전력 소자를 제작하기 위해서 자주 다양하게 변화된다.
실시예 3 및 비교예에서 만들어진 광기전력 소자의 전류 전압 특성에 대한 평가는 유효했다.
전류 전압 특성은 5 cm2의 면적으로 단부로부터(단부에서 5 cm) 절개되고 AM-1.5(100 mW/cm2) 광선의 작용 하에서 설치된 폭 방향의 벨트형 부재의 중심부에서 측정된 광전 변환 효율로 평가되었다. 그 결과는 표6에서 설명되고 있다. 각각의 값은 실시예 1의 각 특성이 1.00일 때의 임의의 값이다.
미결정 p형 층에서 p형 불순물의 밀도는 표면 상에서 1021원자/cm3이었으며, 밀도가 i 층 쪽으로 감소되는 분포를 갖는다.
비교예 5의 경우에서와 같이, 제작된 소자의 전류 전압 특성은 측정되어서 평가되었다. 그 결과는 표15에서 도시되고 있다.
표에서, 개방 전압과 필 팩터의 값이 95 %이거나 또는 실시예에서의 값보다 크고 성능이 실시예에서의 성능과 사실상 동일한 것으로 인식될 때, 부호 o이 기록되며, 상기 값이 90 % 내지 95 %보다 작으며 성능이 어느 정도 좋지 않을 때에는, 부호 △가 기록되고, 상기 값이 90% 보다 작고 성능이 상당하게 나쁠 때에는 부호 x가 기록된다.
다시 변환 효율과 같은 전류 전압 특성에서, 높은 광전 변환 효율은 미결정 i형 Si 반도체 층의 층 두께가 50-100 Å이고, 미결정 p형 반도체 층의 층 두께가 100-150 Å(상세한 실험으로부터는, 80-150 Å이 적당함)인 조건하에서 얻어졌다.
실시예 3 및 비교예로부터, 본 발명에 따라서 제작된 직렬 셀형 광기전력 소자의 뛰어난 광전 변환 효율 특성이 도시된다.
상술한 바로부터, 본 발명에 따라서, pin 접합된 광기전력 소자에서, 미결정 i형 반도체 층을 갖는 구조에 의해서 비정질 i형 반도체 층 및 미결정 제2 도전형 반도체 층의 격자 정합성을 개선시킬 수 있게 되었으며, 뛰어난 전류 전압 특성 및 뛰어난 광전 변환 효율을 갖는 광기전력 소자가 제작될 수 있다.
또한, 미결정 제2 도전형 반도체 층의 층 두께는 미결정 i형 반도체 층에 의해서 더욱 작게 제작될 수 있으며, 광기전력 소자의 광전 변환 특성에서, 단락 전류는 증가될 수 있으며 필 팩터도 또한 개선될 수 있다.
더욱이, 미결정 i형 반도체 층에 의해, 상기 요소를 제조하는 중에 제2 도전형 불순물은 미결정 제2 도전형 반도체 층으로부터 비정질 i형 층으로 확산되는 것이 억제될 수 있고, 제조 중에 상기 요소의 성능의 균일성 및 재생성이 보다 향상될 수 있으며, 광기전력 소자를 효율적으로 대량 생산할 수 있다.
또한, 상기 소자의 제조 중에, 미결정 p형 반도체 층의 형성을 위해, SiH4, H2및 BF3가 원료 가스로서 사용되고, H2의 SiH4로의 공급량은 50배 이상이 되고, BF3의 SiH4로의 공급량은 10 내지 50%가 되고, 원료 가스에 공급되는 고주파 전력의 크기는 0.01 내지 0.03 W/cm2이 되어, 비정질 i형 반도체 층 및 미결정 제2 도전형 반도체 층 사이의 격자 정합성은 향상될 수 있다.
또한, 상기 요소의 제조 중에 미결정 i형 반도체 층의 형성을 위해 원료 가스가 벨트형 부재의 이동 방향에서 상부로부터 하부로 유동하도록 제조되고, 미결정 제2 도전형 반도체 층의 형성을 위해 상기 원료 가스가 상기 벨트형 부재의 이동 방향에서 하부로부터 상부로 유동하도록 제조되게 설계가 수행되어, 미결정 i형 반도체 층과 미결정 제2 도전형 반도체 층의 격자 정합성뿐만 아니라 비정질 i형 반도체 층 및 미결정 i형 반도체 층 사이의 격자 정합성 또한 향상될 수 있다.
더욱이, 상기 요소의 제조 중에, 플라즈마를 발생시키도록 전력을 공급하기 위한 전극의 면적은 퇴적 챔버 내의 기판의 면적보다 크게 제조되어, 미결정 제2 도전형 반도체 층의 형성을 촉진시키는 것이 가능하게 된다.

Claims (27)

  1. 반도체 접합 소자로 구성된 광기전력 소자에 있어서,
    상기 소자는 제1 도전형 반도체 층과, 비정질 i형 반도체 층과, 미결정 i형 반도체 층과, 미결정 제2 도전형 반도체 층을 포함하고 있으며, pin 접합되는 것을 특징으로 하는 광기전력 소자.
  2. 제1항에 있어서, 상기 반도체 층들은 염가의 실리콘을 포함하는 것을 특징으로 하는 광기전력 소자.
  3. 제1항에 있어서, 상기 비정질 i형 반도체 층은 게르마늄을 포함하는 것을 특징으로 하는 광기전력 소자.
  4. 제1항에 있어서, 상기 소자는 다수의 pin 접합부를 포함하는 것을 특징으로 하는 광기전력 소자.
  5. 제1항에 있어서, 상기 제2 도전형 반도체 층은 광 입사측에 위치하는 것을 특징으로 하는 광기전력 소자.
  6. 제1항에 있어서, 상기 제2 도전형 반도체 층은 p형 층인 것을 특징으로 하는 광기전력 소자.
  7. 제1항에 있어서, 상기 미결정 i형 반도체 층의 층 두께는 50 내지 100 Å인 것을 특징으로 하는 광기전력 소자.
  8. 제6항에 있어서, 상기 미결정 p형 반도체 층의 층 두께는 80 내지 150 Å인 것을 특징으로 하는 광기전력 소자.
  9. 제6항에 있어서, 상기 미결정 p형 반도체 층 내의 불순물의 농도는 최외측 표면 상에서 1021원자/cm3이상이고, 상기 불순물의 농도는 상기 미결정 i형 반도체 층을 향할수록 감소하는 것을 특징으로 하는 광기전력 소자.
  10. 제1항에 있어서, 원자 농도가 1018원자/cm3이하인 상기 미결정 i형 반도체 층은 적어도 30 Å의 두께를 갖는 것을 특징으로 하는 광기전력 소자.
  11. 광기전력 소자를 제조하는 방법에 있어서,
    긴 기판 상에 제2 도전형 반도체 층을 형성하는 단계와,
    비정질 i형 반도체 층을 상기 제2 도전형 반도체 층 상에 형성하는 단계와,
    고주파 플라즈마 CVD 방법에 의해 미결정 i형 반도체 층을 비정질 i형 반도체 층 상에 형성하는 단계와,
    고주파 플라즈마 CVD 방법에 의해 미결정 제2 도전형 반도체 층을 미결정 i형 반도체 층 상에 형성하는 단계를 포함하는 것을 특징으로 하는 제조 방법.
  12. 제11항에 있어서, SiH4및 H2는 상기 미결정 i형 반도체 층을 형성하기 위한 원료 가스로서 사용되고, 상기 H2의 상기 SiH4로의 공급량은 50배 이상이고, 상기 원료 가스에 공급되는 고주파 전력의 크기는 0.2 W/cm2이상인 것을 특징으로 하는 제조 방법.
  13. 제11항에 있어서, SiH4, H2및 BF3는 상기 미결정 제2 도전형 반도체 층을 형성하기 위한 원료 가스로서 사용되고, 상기 H2의 상기 SiH4로의 공급량은 50배 이상이 되고, 상기 BF3의 상기 SiH4로의 공급량은 10 내지 50 %가 되며, 상기 원료 가스에 공급되는 고주파 전력의 크기는 0.01 내지 0.03 W/cm2이 되는 것을 특징으로 하는 제조 방법.
  14. 제11항에 있어서, 상기 미결정 i형 반도체 층의 형성 온도는 상기 비정질 i형 반도체 층의 형성 온도보다 낮으며, 상기 미결정 i형 반도체 층의 형성 온도는 180 내지 240 ℃인 것을 특징으로 하는 제조 방법.
  15. 제11항에 있어서, 상기 비정질 i형 반도체 층은 마이크로웨이브 플라즈마 CVD 방법에 의해 형성되는 것을 특징으로 하는 제조 방법.
  16. 제11항에 있어서, 상기 비정질 i형 반도체 층은 마이크로웨이브 플라즈마 CVD 방법에 의해 형성된 i형 층과 고주파 플라즈마 CVD 방법에 의해 형성된 i형 층을 구비하는 것을 특징으로 하는 제조 방법.
  17. 플라즈마 CVD 방법에 의해 긴 기판 상에 다수의 반도체 층을 연속적으로 퇴적하기 위한 퇴적막 형성 장치에 있어서,
    적어도 하나의 제1 퇴적 챔버는 원료 가스가 상기 긴 기판의 이동 방향에서 상부로부터 하부로 유동하게 하는 수단을 가지며, 제2 퇴적 챔버는 원료 가스가 상기 긴 기판의 이동 방향에서 하부로부터 상부로 유동하게 하는 수단을 가지며, 상기 제1 퇴적 챔버 및 제2 퇴적 챔버는 분리 통로에 의해 상호 연결되는 것을 특징으로 하는 퇴적막 형성 장치.
  18. 제17항에 있어서, 플라즈마를 발생시키기 위해 전력을 공급하기 위한 적어도 상기 제2 퇴적 챔버 내의 전극의 면적은 상기 퇴적 챔버 내의 상기 긴 기판의 면적보다 큰 것을 특징으로 하는 퇴적막 형성 장치.
  19. 제18항에 있어서, 상기 전극은 핀(fin) 형태인 것을 특징으로 하는 퇴적막 형성 장치.
  20. 제18항에 있어서, 상기 전극은 둘러싸는 수납체 형태인 것을 특징으로 하는 퇴적막 형성 장치.
  21. 제18항에 있어서, 상기 전극의 전위는 상기 긴 기판에 대해 양(positive)인 것을 특징으로 하는 퇴적막 형성 장치.
  22. 제17항에 있어서, 상기 원료 가스를 상기 퇴적 챔버들 내로 공급하기 위한 부분은 상기 긴 기판을 상기 원료 가스의 유동으로부터 보호하기 위한 부재를 갖는 것을 특징으로 하는 퇴적막 형성 장치.
  23. 플라즈마 CVD 방법에 의해 퇴적막을 형성하기 위한 퇴적막 형성 장치에 있어서,
    플라즈마를 발생시키기 위해 전력을 공급하는 전극의 면적은 퇴적 챔버 내의 기판의 면적보다 큰 것을 특징으로 하는 퇴적막 형성 장치.
  24. 제23항에 있어서, 상기 전극은 핀 형태인 것을 특징으로 하는 퇴적막 형성 장치.
  25. 제23항에 있어서, 상기 전극은 둘러싸는 수납체 형태인 것을 특징으로 하는 퇴적막 형성 장치.
  26. 제23항에 있어서, 상기 전극의 전위는 상기 기판에 대해 양인 것을 특징으로 하는 퇴적막 형성 장치.
  27. 제23항에 있어서, 상기 원료 가스를 상기 퇴적 챔버들 내로 공급하기 위한 부분은 상기 기판을 상기 원료 가스의 유동으로부터 보호하기 위한 부재를 갖는 것을 특징으로 하는 퇴적막 형성 장치.
KR1019970045927A 1996-09-05 1997-09-05 광기전력 소자와, 그 제조 방법 및 장치 KR19980024365A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP25553596A JP3437386B2 (ja) 1996-09-05 1996-09-05 光起電力素子、並びにその製造方法
JP96-255535 1996-09-05

Publications (1)

Publication Number Publication Date
KR19980024365A true KR19980024365A (ko) 1998-07-06

Family

ID=17280090

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970045927A KR19980024365A (ko) 1996-09-05 1997-09-05 광기전력 소자와, 그 제조 방법 및 장치

Country Status (7)

Country Link
US (4) US6162988A (ko)
EP (1) EP0828301B1 (ko)
JP (1) JP3437386B2 (ko)
KR (1) KR19980024365A (ko)
CN (2) CN1156022C (ko)
AU (1) AU745938B2 (ko)
DE (1) DE69738152T2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101356536B1 (ko) * 2011-06-15 2014-01-28 주식회사 테스 태양 전지 제조 시스템
KR101531700B1 (ko) * 2008-12-01 2015-06-25 주성엔지니어링(주) 박막형 태양전지의 제조방법

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4208281B2 (ja) * 1998-02-26 2009-01-14 キヤノン株式会社 積層型光起電力素子
JPH11354820A (ja) 1998-06-12 1999-12-24 Sharp Corp 光電変換素子及びその製造方法
JP3797642B2 (ja) * 1998-07-28 2006-07-19 キヤノン株式会社 プラズマｃｖｄ法による薄膜半導体の作製方法
JP2002020863A (ja) 2000-05-01 2002-01-23 Canon Inc 堆積膜の形成方法及び形成装置、及び基板処理方法
JP3862615B2 (ja) * 2002-06-10 2006-12-27 キヤノン株式会社 シリコン系薄膜形成装置およびシリコン系薄膜形成方法
JP2004335823A (ja) * 2003-05-09 2004-11-25 Canon Inc 光起電力素子及び光起電力素子の形成方法
US7902049B2 (en) * 2004-01-27 2011-03-08 United Solar Ovonic Llc Method for depositing high-quality microcrystalline semiconductor materials
DE102004040922A1 (de) * 2004-08-24 2006-03-02 Robert Bosch Gmbh Wechselhandwerkzeugakkueinheit, Handwerkzeugmaschine und Ladevorrichtung
JP2008115460A (ja) * 2006-10-12 2008-05-22 Canon Inc 半導体素子の形成方法及び光起電力素子の形成方法
US7501305B2 (en) * 2006-10-23 2009-03-10 Canon Kabushiki Kaisha Method for forming deposited film and photovoltaic element
JP4484886B2 (ja) * 2007-01-23 2010-06-16 シャープ株式会社 積層型光電変換装置の製造方法
KR100886383B1 (ko) * 2007-04-05 2009-03-02 (주)실리콘화일 적층구조를 갖는 결정질 태양전지 및 그 제조 방법
CN101796215A (zh) * 2007-07-17 2010-08-04 应用材料股份有限公司 通过压力控制远程等离子体源改进清洁率
DE102007033444A1 (de) * 2007-07-18 2009-01-29 Schott Solar Gmbh Silizium-Mehrfachsolarzelle und Verfahren zu deren Herstellung
CN101556972B (zh) * 2008-04-11 2011-11-30 福建钧石能源有限公司 基于氢化硅的薄膜本征层、薄膜太阳能电池及制造方法
US8865259B2 (en) 2010-04-26 2014-10-21 Singulus Mocvd Gmbh I.Gr. Method and system for inline chemical vapor deposition
US20110262641A1 (en) * 2010-04-26 2011-10-27 Aventa Systems, Llc Inline chemical vapor deposition system
US9076909B2 (en) * 2010-06-18 2015-07-07 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and method for manufacturing the same
CN103426788B (zh) * 2012-05-21 2016-09-14 理想能源设备(上海)有限公司 在集成系统中制作半导体器件及调节基板温度的方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4239554A (en) * 1978-07-17 1980-12-16 Shunpei Yamazaki Semiconductor photoelectric conversion device
US4400409A (en) * 1980-05-19 1983-08-23 Energy Conversion Devices, Inc. Method of making p-doped silicon films
DE3280455T3 (de) * 1981-11-04 2000-07-13 Kanegafuchi Kagaku Kogyo K.K., Osaka Biegsame photovoltaische Vorrichtung.
JPS61104678A (ja) * 1984-10-29 1986-05-22 Mitsubishi Electric Corp アモルフアス太陽電池
US4609771A (en) * 1984-11-02 1986-09-02 Sovonics Solar Systems Tandem junction solar cell devices incorporating improved microcrystalline p-doped semiconductor alloy material
DE3606959A1 (de) * 1986-03-04 1987-09-10 Leybold Heraeus Gmbh & Co Kg Vorrichtung zur plasmabehandlung von substraten in einer durch hochfrequenz angeregten plasmaentladung
JPS62209871A (ja) * 1986-03-10 1987-09-16 Sanyo Electric Co Ltd 光起電力装置の製造方法
US4920917A (en) * 1987-03-18 1990-05-01 Teijin Limited Reactor for depositing a layer on a moving substrate
JP2634812B2 (ja) * 1987-03-31 1997-07-30 鐘淵化学工業 株式会社 半導体装置
JPS63274184A (ja) * 1987-05-06 1988-11-11 Hitachi Ltd 光電変換素子およびその製造方法
JPH0693519B2 (ja) * 1987-09-17 1994-11-16 株式会社富士電機総合研究所 非晶質光電変換装置
US5031571A (en) * 1988-02-01 1991-07-16 Mitsui Toatsu Chemicals, Inc. Apparatus for forming a thin film on a substrate
US4948436A (en) * 1988-02-05 1990-08-14 Siemens Aktiengesellschaft Thin-film solar cell arrangement
US5180434A (en) * 1991-03-11 1993-01-19 United Solar Systems Corporation Interfacial plasma bars for photovoltaic deposition apparatus
JP3073327B2 (ja) * 1992-06-30 2000-08-07 キヤノン株式会社 堆積膜形成方法
DE4324320B4 (de) * 1992-07-24 2006-08-31 Fuji Electric Co., Ltd., Kawasaki Verfahren und Vorrichtung zur Herstellung einer als dünne Schicht ausgebildeten fotovoltaischen Umwandlungsvorrichtung
JP2695585B2 (ja) * 1992-12-28 1997-12-24 キヤノン株式会社 光起電力素子及びその製造方法、並びにそれを用いた発電装置
EP0609104B1 (en) * 1993-01-29 1998-05-20 Canon Kabushiki Kaisha Process for the formation of functional deposited films
JP2984537B2 (ja) * 1994-03-25 1999-11-29 キヤノン株式会社 光起電力素子
JPH0992860A (ja) 1995-09-28 1997-04-04 Canon Inc 光起電力素子
JPH09199431A (ja) * 1996-01-17 1997-07-31 Canon Inc 薄膜形成方法および薄膜形成装置
EP0831538A3 (en) * 1996-09-19 1999-07-14 Canon Kabushiki Kaisha Photovoltaic element having a specific doped layer
JPH11317538A (ja) * 1998-02-17 1999-11-16 Canon Inc 光導電性薄膜および光起電力素子

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101531700B1 (ko) * 2008-12-01 2015-06-25 주성엔지니어링(주) 박막형 태양전지의 제조방법
KR101356536B1 (ko) * 2011-06-15 2014-01-28 주식회사 테스 태양 전지 제조 시스템

Also Published As

Publication number Publication date
JP3437386B2 (ja) 2003-08-18
US20030124819A1 (en) 2003-07-03
JPH1084124A (ja) 1998-03-31
US6162988A (en) 2000-12-19
DE69738152D1 (de) 2007-10-31
EP0828301B1 (en) 2007-09-19
CN1186347A (zh) 1998-07-01
AU3685397A (en) 1998-03-12
US6368944B1 (en) 2002-04-09
CN1507011A (zh) 2004-06-23
DE69738152T2 (de) 2008-06-12
EP0828301A3 (en) 1999-07-14
CN1156022C (zh) 2004-06-30
US20050161077A1 (en) 2005-07-28
EP0828301A2 (en) 1998-03-11
AU745938B2 (en) 2002-04-11
CN1269189C (zh) 2006-08-09

Similar Documents

Publication Publication Date Title
KR19980024365A (ko) 광기전력 소자와, 그 제조 방법 및 장치
JP2951146B2 (ja) 光起電力デバイス
US6700057B2 (en) Photovoltaic device
US6166319A (en) Multi-junction photovoltaic device with microcrystalline I-layer
KR0179056B1 (ko) 퇴적막의 형성방법 및 형성장치
JP4208281B2 (ja) 積層型光起電力素子
KR100251070B1 (ko) 광기전력 소자
US5468521A (en) Method for forming a photoelectric deposited film
US5927994A (en) Method for manufacturing thin film
US6653554B2 (en) Thin film polycrystalline solar cells and methods of forming same
US6911594B2 (en) Photovoltaic device
US6159763A (en) Method and device for forming semiconductor thin film, and method and device for forming photovoltaic element
US6482668B2 (en) Process for producing photovoltaic device
US6495392B2 (en) Process for producing a semiconductor device
JP3684013B2 (ja) 半導体薄膜及び光起電力素子の作製装置
JP3181121B2 (ja) 堆積膜形成方法
JP2895213B2 (ja) 光起電力素子
JP3255903B2 (ja) 堆積膜形成方法および堆積膜形成装置
JP3554314B2 (ja) 堆積膜形成方法
JP3487580B2 (ja) 堆積膜形成方法および堆積膜形成装置
JP3690772B2 (ja) 光起電力素子の形成装置及び形成方法
JP3679494B2 (ja) 非単結晶半導体薄膜の形成装置および方法
JP2001355073A (ja) 堆積膜形成装置
JP3684012B2 (ja) 光起電力素子の作製方法
JP2002009319A (ja) 堆積膜形成装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application