KR102663899B1 - 표시 패널 - Google Patents

표시 패널 Download PDF

Info

Publication number
KR102663899B1
KR102663899B1 KR1020180116588A KR20180116588A KR102663899B1 KR 102663899 B1 KR102663899 B1 KR 102663899B1 KR 1020180116588 A KR1020180116588 A KR 1020180116588A KR 20180116588 A KR20180116588 A KR 20180116588A KR 102663899 B1 KR102663899 B1 KR 102663899B1
Authority
KR
South Korea
Prior art keywords
layer
groove
inorganic
protruding tip
disposed
Prior art date
Application number
KR1020180116588A
Other languages
English (en)
Other versions
KR20200037025A (ko
Inventor
한석규
박영길
김기현
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180116588A priority Critical patent/KR102663899B1/ko
Priority to US16/374,040 priority patent/US10840478B2/en
Priority to CN201910649733.0A priority patent/CN110970463A/zh
Publication of KR20200037025A publication Critical patent/KR20200037025A/ko
Priority to KR1020240056821A priority patent/KR20240066148A/ko
Application granted granted Critical
Publication of KR102663899B1 publication Critical patent/KR102663899B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8428—Vertical spacers, e.g. arranged between the sealing arrangement and the OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/18—Selenium or tellurium only, apart from doping materials or other impurities
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/15—Hole transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/17—Carrier injection layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113—Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • H10K85/1135—Polyethylene dioxythiophene [PEDOT]; Derivatives thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 일 실시예는, 개구영역 및 상기 개구영역을 둘러싸는 표시영역을 구비한 기판; 상기 표시영역에 위치하는 복수의 표시요소들; 및 상기 개구영역과 상기 표시영역 사이에 위치하고, 상기 기판의 상면으로부터의 높이가 다르고 서로 이격된 제1돌출 팁 및 제2돌출 팁을 가지는 그루브;를 포함하고, 상기 제1돌출 팁 및 상기 제2돌출 팁은 상기 그루브의 측면에서 상기 그루브의 내부를 향하여 돌출된, 표시 패널을 제공한다.

Description

표시 패널 {Display panel}
본 발명의 실시예들은 표시 패널에 관한 것이며, 또한, 표시 패널을 포함하는 표시 장치에 관한 것이다.
근래에 표시 장치는 그 용도가 다양해지고 있다. 또한, 표시 장치의 두께가 얇아지고 무게가 가벼워 그 사용의 범위가 광범위해지고 있는 추세이다.
표시 장치 중 표시영역이 차지하는 면적을 확대하면서, 표시 장치에 접목 또는 연계하는 다양한 기능들이 추가되고 있다. 면적을 확대하면서 다양한 기능을 추가하기 위한 방안이 개발되고 있다.
그 구체적 방안으로서 개구영역을 구비하는 표시 장치의 경우, 개구의 측면으로 수분 등의 이물이 침투할 수 있다. 이와 같은 경우, 개구를 적어도 부분적으로 둘러싸는 표시요소들을 손상시킬 수 있다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 투습을 방지할 수 있는 표시 패널 및 이를 구비한 표시 장치를 제공한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 실시예는, 개구영역 및 상기 개구영역을 둘러싸는 표시영역을 구비한 기판; 상기 표시영역에 위치하는 복수의 표시요소들; 및 상기 개구영역과 상기 표시영역 사이에 위치하고, 상기 기판의 상면으로 부터의 높이가 다르고 서로 이격된 제1돌출 팁 및 제2돌출 팁을 가지는 그루브;를 포함하고, 상기 제1돌출 팁 및 상기 제2돌출 팁은 상기 그루브의 측면에서 상기 그루브의 내부를 향하여 돌출된, 표시 패널을 제공한다.
일 실시예에 따르면, 상기 제1돌출 팁 및 상기 제2돌출 팁 각각은 상기 그루브의 측면을 따라 연속적으로 구비될 수 있다.
일 실시예에 따르면, 상기 표시 패널은 복수의 제1무기물층, 및 상기 복수의 제1무기물층들 사이에 배치되며 상기 제1무기물층에 비해 식각비가 큰 제2무기물층을 포함하는 다층 무기막을 포함하고, 상기 그루브는 상기 다층 무기막의 두께 방향으로 오목하게 형성될 수 있다.
일 실시예에 따르면, 상기 제1돌출 팁 및 상기 제2돌출 팁은 상기 복수의 제1무기물층으로 형성될 수 있다.
일 실시예에 따르면, 상기 제1무기물층은 실리콘 나이트라이드(SiNx)를 포함하고, 상기 제2무기물층은 실리콘 옥사이드(SiOx)를 포함할 수 있다.
일 실시예에 따르면, 상기 표시영역에 위치하며, 반도체층, 게이트전극, 소스전극, 및 드레인전극을 포함하는 박막트랜지스터; 및 상기 게이트전극 및 상기 소스전극 사이에서 순차적으로 배치된 제1층간절연층, 제2층간절연층의 제1층, 및 제2층간절연층의 제2층;을 포함하며, 상기 제1돌출팁은 상기 제2층간절연층의 제2층의 일부로 구비되며, 상기 제2돌출팁은 상기 제1층간절연층의 일부로 구비될 수 있다.
일 실시예에 따르면, 상기 표시영역에 위치하며, 상기 게이트전극과 동일층에 배치된 제1전극, 및 상기 제1층간절연층 상에 배치된 제2전극을 포함하는 스토리지 커패시터;를 더 포함할 수 있다.
일 실시예에 따르면, 상기 그루브 측면에는 상기 제1돌출 팁 및 상기 제2돌출 팁과 이격된 제3돌출 팁이 더 구비될 수 있다.
일 실시예에 따르면, 상기 기판은 순차적으로 적층된 제1베이스층, 제1무기층, 제2베이스층 및 제2무기층을 포함하며, 상기 그루브의 바닥면은 상기 제2베이스층의 상면이고, 상기 제3돌출 팁은 상기 제2무기층 상에 배치된 버퍼층이 연장되어 구비될 수 있다.
일 실시예에 따르면, 상기 표시요소들을 커버하며, 순차적으로 적층된 제1무기봉지층, 유기봉지층 및 제2무기봉지층을 포함하는 박막봉지층;을 더 포함하며, 상기 유기봉지층은 상기 그루브를 적어도 일부 채울 수 있다.
일 실시예에 따르면, 상기 개구영역과 상기 그루브 사이 영역에서, 상기 제1무기봉지층 및 상기 제2무기봉지층이 접할 수 있다.
일 실시예에 따르면, 상기 제1돌출 팁 및 상기 제2돌출 팁 중 적어도 하나의 두께는 상기 그루브의 내부 방향으로 갈 수록 얇아질 수 있다.
일 실시예에 따르면, 상기 기판 상에 배치된 버퍼층; 및 상기 표시영역에서 상기 버퍼층 상에 배치된 박막트랜지스터;를 더 포함하며, 상기 그루브의 바닥면은 상기 버퍼층의 상면일 수 있다.
일 실시예에 따르면, 상기 그루브와 상기 개구영역 사이에 배치된 추가 그루브; 및 상기 그루브와 상기 추가 그루브 사이에 배치되며, 유기물질로 구비된 격벽;을 더 포함할 수 있다.
본 발명의 다른 실시예는, 개구를 갖는 기판; 상기 개구를 적어도 부분적으로 둘러싸는 표시영역에 위치한 표시요소들; 상기 표시요소들 상에 위치하며, 제1무기봉지층, 유기봉지층 및 제2무기봉지층을 포함하는 박막봉지층; 및 상기 개구와 상기 표시영역 사이에 위치하는 그루브;를 포함하며, 상기 그루브는 복수의 제1무기물층 및 복수의 제2무기물층이 포함된 다층 막의 두께 방향으로 오목하게 형성되며, 상기 그루브의 측면에는 서로 다른 높이에 구비된 복수의 돌출 팁이 구비된, 표시 패널을 제공한다.
일 실시예에 따르면, 상기 제1무기물층은 실리콘 나이트라이드(SiNx)를 포함하고, 상기 제2무기물층은 실리콘 옥사이드(SiOx)를 포함하며, 상기 복수의 돌출 팁은 상기 제1무기물층의 일부로 구비될 수 있다.
일 실시예에 따르면, 상기 표시영역에 위치하며, 반도체층, 게이트전극, 소스전극, 및 드레인전극을 포함하는 박막트랜지스터; 및 상기 게이트전극 및 상기 소스전극 사이에서 순차적으로 배치된 제1층간절연층, 제2층간절연층의 제1층, 및 제2층간절연층의 제2층;을 포함하며, 상기 제1돌출팁은 상기 제2층간절연층의 제2층의 일부로 구비되며, 상기 제2돌출팁은 상기 제1층간절연층의 일부로 구비될 수 있다.
일 실시예에 따르면, 상기 복수의 돌출 팁 중 적어도 하나의 두께는 상기 그루브의 내부 방향으로 갈 수록 얇아질 수 있다.
일 실시예에 따르면, 상기 기판 상에 배치된 버퍼층; 및 상기 표시영역에서 상기 버퍼층 상에 배치된 박막트랜지스터;를 더 포함하며, 상기 그루브의 바닥면은 상기 버퍼층의 상면일 수 있다.
일 실시예에 따르면, 상기 그루브와 상기 개구영역 사이에 배치된 추가 그루브; 및 상기 그루브와 상기 추가 그루브 사이에 배치되며, 유기물질로 구비된 격벽;을 더 포함할 수 있다.
본 발명의 실시예들에 관한 표시 장치는, 비표시영역에 그루브를 형성함으로써 표시요소를 향해 진행하는 수분 등의 침투를 방지할 수 있고, 그루브 내부 방향으로 복수의 돌출 팁을 형성함으로써 유기층의 단락을 효율적으로 구현할 수 있다.
그러나 이와 같은 효과는 예시적인 것으로, 실시예들에 따른 효과는 후술하는 내용을 통해 자세하게 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시한 사시도이다.
도 2a 내지 도 2c는 본 발명의 실시예들에 따른 표시 장치를 간략하게 나타낸 단면도들이다.
도 3은 본 발명의 일 실시예에 따른 표시 패널을 개략적으로 나타낸 평면도이고, 도 4는 표시 패널의 어느 한 화소를 개략적으로 나타낸 등가 회로도이다.
도 5는 본 발명의 일 실시예에 따른 표시 패널의 일 영역에 위치한 배선(신호라인)들을 나타낸 평면도이다.
도 6은 본 발명의 일 실시예에 따른 표시 패널의 일 영역에 위치한 그루브를 나타낸 평면도이다.
도 7은 본 발명의 일 실시예에 따른 표시 패널을 나타낸 단면도로, 도 6의 I-I'선에 대응된다.
도 8은 본 발명의 일 실시예에 따른 표시 패널의 일부 중 디스플레이소자를 나타낸 단면도이다.
도 9는 본 발명의 일 실시예에 따른 표시 패널의 일부 중 그루브를 나타낸 단면도이다.
도 10a 내지 도 10b는 본 발명의 일 실시예에 따른 표시 패널의 제조방법을 나타낸 단면도이다.
도 11은 본 발명의 다른 실시예에 따른 표시 패널의 일부를 나타낸 단면도이다.
도 12는 본 발명의 또 다른 실시예에 따른 표시 패널의 일부를 나타낸 단면도이다.
도 13은 본 발명의 또 다른 실시예에 따른 표시 패널의 일부를 나타낸 평면도이다.
도 14는 본 발명의 또 다른 실시예에 따른 표시 패널의 일부를 나타낸 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
이하의 실시예에서, 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우뿐만 아니라 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 전기적 연결된 경우도 포함한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시한 사시도이다.
도 1을 참조하면, 표시 장치(1)는 빛을 방출하는 표시영역(DA)과 빛을 방출하지 않는 비표시영역(NDA)을 포함한다. 표시 장치(1)는 표시영역(DA)에 배치된 복수의 화소들에서 방출되는 빛을 이용하여 소정의 이미지를 제공할 수 있다.
표시 장치(1)는 표시영역(DA)에 의해 적어도 부분적으로 둘러싸인 개구영역(OA)을 포함한다. 도 1은 개구영역(OA)이 표시영역(DA)에 의해 전체적으로 둘러싸인 것을 도시한다. 비표시영역(NDA)은 개구영역(OA)을 둘러싸는 제1비표시영역(NDA1), 및 표시영역(DA)의 외곽을 둘러싸는 제2비표시영역(NDA2)을 포함할 수 있다. 제1비표시영역(NDA1)은 개구영역(OA)을 전체적으로 둘러싸고, 표시영역(DA)은 제1비표시영역(NDA1)을 전체적으로 둘러싸며, 제2비표시영역(NDA2)은 표시영역(DA)을 전체적으로 둘러쌀 수 있다.
이하에서는, 본 발명의 일 실시예에 따른 표시 장치(1)로서, 유기 발광 표시 장치를 예로 하여 설명하지만, 본 발명의 표시 장치는 이에 제한되지 않는다. 다른 실시예로서, 무기 EL 표시 장치(Inorganic Light Emitting Display), 퀀텀닷 발광 표시 장치(Quantum dot Light Emitting Display) 등과 같이 다양한 방식의 표시 장치가 사용될 수 있다.
도 2a 내지 도 2c는 본 발명의 실시예들에 따른 표시 장치를 간략하게 나타낸 단면도로서, 도 1의 II-II'선에 따른 단면에 대응할 수 있다.
도 2a를 참조하면, 표시 장치(1)는 표시 패널(10), 및 표시 패널(10)의 개구영역(OA)과 대응하는 컴포넌트(20)를 포함할 수 있다.
표시 패널(10)은 기판(100), 기판(100) 상에 배치되며 표시요소들을 포함하는 표시요소층(200), 표시요소층(200)을 커버하는 봉지부재로서 박막봉지층(300), 및 터치입력을 감지하는 입력감지층(400)을 포함할 수 있다. 도시되지는 않았으나, 입력감지층(400) 상에는 편광자(polarizer)와 지연자(retarder) 또는 컬러필터와 블랙매트릭스를 포함하는 반사 방지부재, 및 투명한 윈도우와 같은 구성요소(들)이 더 배치될 수 있다.
기판(100)은 고분자 수지를 포함할 수 있다. 고분자 수지를 포함하는 기판(100)은 유리 재질의 기판에 비하여 가요성을 확보할 수 있다. 예컨대, 기판(100)은 투명한 고분자 수지를 포함할 수 있다. 기판(100)은 전술한 고분자 수지 외에 외부 이물질의 침투를 방지하는 배리어층으로서, 실리콘 나이트라이드(SiNx) 및/또는 실리콘 옥사이드(SiOx)와 같은 무기물을 포함하는 단일 또는 복수의 무기층을 더 포함할 수 있다.
표시요소층(200)은 표시영역(DA)에 배치되는 표시요소, 예컨대 유기발광다이오드(organic light-emitting diode)를 포함할 수 있다. 도시되지는 않았으나, 표시요소층(200)은 표시요소와 연결된 박막트랜지스터, 스토리지 커패시터(Cst) 및 배선들을 포함할 수 있다.
박막봉지층(300)은 표시요소층(200)을 커버함으로써, 외부로부터 수분이나 오염물질이 표시요소층(200)으로 침투하는 것을 방지할 수 있다. 박막봉지층(300)은 적어도 하나의 무기봉지층과 적어도 하나의 유기봉지층을 포함할 수 있다. 박막봉지층(300)은 표시영역(DA)에서 표시요소들을 커버하되, 비표시영역으로 연장될 수 있다. 이와 관련하여, 도 2a는 박막봉지층(300)이 제1비표시영역(NDA1)까지 연장된 것을 도시한다.
입력감지층(400)은 표시영역(DA)에 배치될 수 있다. 입력감지층(400)은 외부의 입력, 예컨대 터치 이벤트에 따른 좌표정보를 획득할 수 있다. 입력감지층(400)은 감지전극(sensing electrode 또는 touch electrode) 및 감지전극과 연결된 신호라인(trace line)들을 포함할 수 있다.
입력감지층(400)을 형성하는 공정은 후술할 평탄화층(610)을 형성하는 공정 이후에 연속적으로 이루어지거나, 박막봉지층(300)을 형성하는 공정 이후에 연속적으로 이루질 수 있다. 따라서, 입력감지층(400)과 박막봉지층(300) 사이에는 접착부재가 개재되지 않을 수 있다.
평탄화층(610)은 제1비표시영역(NDA1)에 배치된다. 평탄화층(610)은 유기절연물을 포함한다. 평탄화층(610)은 포토레지스트(예컨대, 네거티브 또는 포지티브 포토레지스트)를 포함하거나, 박막봉지층(300)의 유기봉지층과 동일한 물질을 포함하거나, 후술할 입력감지층의 절연층 중 하나와 동일한 물질을 포함하거나, 기타 다양한 종류의 유기절연물을 포함할 수 있다.
표시 패널(10)은 도 2a에 도시된 바와 같이 개구영역(OA)과 대응하며 표시 패널(10)을 관통하는 개구(10H)를 포함할 수 있다. 기판(100), 표시요소층(200) 박막봉지층(300), 입력감지층(400) 및 평탄화층(610)은 각각 개구영역(OA)과 대응하는 제1 내지 제5개구(100H, 200H, 300H, 400H, 610H)들을 포함할 수 있다. 제1개구(100H)는 기판(100)의 상면과 하면을 관통하고, 제2개구(200H)는 표시요소층(200)의 최하층부터 최상층까지 관통하며, 제3개구(300H)는 박막봉지층(300)을 관통하며, 제4개구(400H)는 입력감지층(400)의 최하층부터 최상층까지 관통하고, 제5개구(610H)는 평탄화층(610)의 상면과 하면을 관통하도록 형성될 수 있다.
개구영역(OA)은 컴포넌트(20)가 배치되는 위치로서, 컴포넌트(20)는 도 2a에 도시된 바와 같이 개구영역(OA)과 대응하도록 표시 패널(10)의 아래에 배치되거나, 도 2b에 도시된 바와 같이 표시 패널(10)의 개구(10H)의 측면과 중첩하도록 개구(10H) 내에 배치될 수 있다.
컴포넌트(20)는 전자요소를 포함할 수 있다. 예컨대, 컴포넌트(20)는 빛이나 음향을 이용하는 전자요소일 수 있다. 예컨대, 전자요소는 적외선 센서와 같이 빛을 수광하여 이용하는 센서, 빛을 수광하여 이미지를 촬상하는 카메라, 빛이나 음향을 출력하고 감지하여 거리를 측정하거나 지문 등을 인식하는 센서, 빛을 출력하는 소형 램프이거나, 소리를 출력하는 스피커 등을 포함할 수 있다. 빛을 이용하는 전자요소의 경우, 가시광, 적외선광, 자외선광 등과 같이 다양한 파장 대역의 빛을 이용할 수 있다. 일부 실시예에서, 개구영역(OA)은 컴포넌트(20)로부터 외부로 출력되거나 외부로부터 전자요소를 향해 진행하는 빛 또는/및 음향이 투과할 수 있는 투과영역(transmission area)으로 이해될 수 있다.
다른 실시예로, 표시 패널(10)이 스마트 워치나 차량용 계기판으로 이용되는 경우, 컴포넌트(20)는 시계 바늘이나 소정의 정보(예, 차량 속도 등)를 지시하는 바늘 등을 포함하는 부재일 수 있다. 컴포넌트(20)는 도 2a 또는 도 2b에 도시된 바와 같이 표시 패널(10)의 개구(10H)와 대응하는 위치에 배치될 수 있는 구성요소로서, 전술한 바와 같이 표시 패널(10)의 기능과 관계된 구성요소(들)를 포함하거나, 표시 패널(10)의 심미감을 증가시키는 액세서리와 같은 구성요소 등을 포함할 수 있다.
도 2a 및 도 2b에 도시된 것과 같이 기판(100)은 개구영역(OA)과 대응하는 제1개구(100H)를 구비할 수 있다. 또는, 도 2c에 도시된 바와 같이, 기판(100)은 제1개구(100H)를 포함하지 않을 수 있다. 컴포넌트(20)는 점선으로 도시된 바와 같이 표시 패널(10)의 아래에 배치되거나, 실선으로 도시된 바와 같이 표시 패널(10)의 개구(10H)의 내에 배치될 수 있다. 표시 패널(10)의 아래에 배치된 컴포넌트(20)는 광을 이용하는 전자요소일 수 있다. 이 경우 표시 패널(10)의 개구영역(OA)에서의 광 투과율은 약 50% 이상, 보다 바람직하게 70% 이상이거나, 75% 이상이거나 80% 이상이거나, 85% 이상이거나 90% 이상일 수 있다.
기판(100)은 도 2a 내지 도 2c를 참조하여 설명한 바와 같이 제1개구(100H)를 포함하거나 포함하지 않을 수 있다. 기판(100)이 제1개구(100H)를 포함하는 경우에는 컴포넌트(20)의 종류나 위치의 제한없이 다양하게 활용할 수 있으므로, 더 바람직할 수 있다. 이하에서는 설명의 편의를 위하여 제1개구(100H)를 갖는 기판(100)을 구비한 표시 패널에 대하여 설명하지만, 후술할 특징들은 도 2c에 도시된 표시 패널에도 적용될 수 있음은 물론이다.
도 3은 본 발명의 일 실시예에 따른 표시 패널을 개략적으로 나타낸 평면도이고, 도 4는 표시 패널의 어느 한 화소를 개략적으로 나타낸 등가 회로도이다.
도 3을 참조하면, 표시 패널(10)은 표시영역(DA) 및 제1 및 제2비표시영역(NDA1, NDA2)를 포함한다. 도 3은 표시 패널(10) 중 기판(100)의 모습으로 이해될 수 있다. 예컨대, 기판(100)이 개구영역(OA), 표시영역(DA), 그리고 제1 및 제2비표시영역(NDA1, NDA2)를 갖는 것으로 이해될 수 있다.
표시 패널(10)은 표시영역(DA)에 배치된 복수의 화소(P)들을 포함한다. 화소(P)들은 각각 표시요소, 예컨대 유기발광다이오드를 포함할 수 있다. 각 화소(P)는 유기발광다이오드를 통해 예컨대, 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다.
도 4를 참조하면, 각 화소(P)는 화소회로(PC), 및 화소회로(PC)에 연결된 유기발광다이오드(OLED)를 포함한다. 화소회로(PC)는 제1박막트랜지스터(T1), 제2박막트랜지스터(T2), 및 스토리지 커패시터(Cst)를 포함할 수 있다.
제2박막트랜지스터(T2)는 스위칭 박막트랜지스터로서, 스캔라인(SL) 및 데이터라인(DL)에 연결되며, 스캔라인(SL)으로부터 입력되는 스위칭 전압에 따라 데이터라인(DL)으로부터 입력된 데이터 전압을 제1박막트랜지스터(T1)로 전달한다. 스토리지 커패시터(Cst)는 제2박막트랜지스터(T2)와 구동전압선(PL)에 연결되며, 제2박막트랜지스터(T2)로부터 전달받은 전압과 구동전압선(PL)에 공급되는 제1전원전압(ELVDD)의 차이에 해당하는 전압을 저장한다.
제1박막트랜지스터(T1)는 구동 박막트랜지스터로서, 구동전압선(PL)과 스토리지 커패시터(Cst)에 연결되며, 스토리지 커패시터(Cst)에 저장된 전압 값에 대응하여 구동전압선(PL)으로부터 유기발광다이오드(OLED)를 흐르는 구동 전류를 제어할 수 있다. 유기발광다이오드(OLED)는 구동 전류에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다. 유기발광다이오드(OLED)의 대향전극(예, 캐소드)는 제2전원전압(ELVSS)을 공급받을 수 있다.
도 4는 화소회로(PC)가 2개의 박막트랜지스터와 1개의 스토리지 커패시터를 포함하는 것을 설명하고 있으나, 본 발명은 이에 한정되지 않는다. 박막트랜지스터의 개수 및 스토리지 커패시터의 개수는 화소회로(PC)의 설계에 따라 다양하게 변경될 수 있음은 물론이다.
다시 도 3을 참조하면, 제1비표시영역(NDA1)은 개구영역(OA)을 둘러쌀 수 있다. 제1비표시영역(NDA1)은 빛을 방출하는 유기발광다이오드와 같은 표시요소가 배치되지 않은 영역으로, 제1비표시영역(NDA1)에는 개구영역(OA) 주변에 구비된 화소(P)들에 신호를 제공하는 신호라인들과 같은 배선들이 지나가거나 후술할 그루브가 배치될 수 있다. 제2비표시영역(NDA2)에는 각 화소(P)에 스캔신호를 제공하는 스캔 드라이버(1100), 각 화소(P)에 데이터신호를 제공하는 데이터 드라이버(1200), 및 제1 및 제2전원전압을 제공하기 위한 메인 전원배선(미도시) 등이 배치될 수 있다. 또는, 데이터 드라이버(1200)는 표시 패널(10)의 일측에 구비된 패드에 접속하는 FPCB(flexible Printed circuit board) 상에 배치될 수 있다.
도 5는 본 발명의 일 실시예에 따른 표시 패널의 일부를 나타낸 평면도로서, 제1비표시영역에 위치하는 배선들(예, 신호라인들)을 나타낸다.
도 5를 참조하면, 개구영역(OA)을 중심으로 화소(P)들이 표시영역(DA)에 배치되며, 개구영역(OA)과 표시영역(DA) 사이에는 제1비표시영역(NDA1)이 위치할 수 있다.
화소(P)들은 개구영역(OA)을 중심으로 상호 이격되어 배치될 수 있다. 화소(P)들은 개구영역(OA)을 중심으로 위와 아래에 이격되거나, 개구영역(OA)을 중심으로 좌우로 이격될 수 있다.
화소(P)들에 신호를 공급하는 신호라인들 중 개구영역(OA)과 인접한 신호라인들은 개구영역(OA)을 우회할 수 있다. 표시영역(DA)을 지나는 데이터라인들 중 일부 데이터라인(DL)은, 개구영역(OA)을 사이에 두고 위와 아래에 배치된 화소(P)들에 데이터신호를 제공하도록 y방향으로 연장되되, 제1비표시영역(NDA1)에서 개구영역(OA)의 가장자리를 따라 우회할 수 있다. 표시영역(DA)을 지나는 스캔라인들 중 일부 스캔라인(SL)은, 개구영역(OA)을 사이에 두고 좌우에 배치된 화소(P)들에 스캔신호를 제공하도록 x방향으로 연장되되, 제1비표시영역(NDA1)에서 개구영역(OA)의 가장자리를 따라 우회할 수 있다.
도 6은 본 발명의 일 실시예에 따른 표시 패널의 일부를 나타낸 평면도로서, 제1비표시영역에 위치하는 그루브를 나타낸다.
도 6을 참조하면, 본 발명의 일 실시예에 따른 표시 패널의 개구영역(OA)과 표시영역(DA) 사이에는 그루브(G)가 위치한다. 그루브(G)는 제1비표시영역(NDA1)에서 개구영역(OA)을 전체적으로 둘러싸는 고리 형상일 수 있다. 이에 따라, 그루브(G)의 직경은 개구영역(OA)의 직경보다는 크게 형성될 수 있다.
도 5와 도 6을 참조하면, 그루브(G)는 개구영역(OA)의 가장자리를 우회하는 신호라인들, 예컨대 데이터선들이나 스캔선들의 우회영역 보다 개구영역(OA)에 더 인접하게 위치할 수 있다.
도 7은 본 발명의 일 실시예에 따른 표시 패널을 나타낸 단면도로서, 도 6의 I- I'선에 따른 단면에 해당한다. 도 8은 도 7의 유기발광다이오드를 확대한 단면도이고, 도 9는 도 7의 그루브(G)를 확대한 단면도이다. 도 7은 개구영역(OA)과 그 주변의 제1비표시영역(NDA1) 및 표시영역(DA)을 도시하며, 기판(100)은 개구영역(OA)과 대응하는 제1개구(100H)를 포함할 수 있다. 이하에서, 개구영역(OA)이라고 함은 표시 패널의 개구(10H)를 지칭하거나 기판(100)의 제1개구(100H)를 지칭하는 것으로 이해할 수 있다.
먼저, 도 7의 표시영역(DA)을 살펴본다.
기판(100)은 고분자 수지를 포함할 수 있다. 기판(100)은 고분자 수지를 포함하는 베이스층, 및 무기층을 포함할 수 있다. 예컨대, 기판(100)은 순차적으로 적층된, 제1베이스층(101), 제1무기층(102), 제2베이스층(103), 및 제2무기층(104)을 포함할 수 있다.
제1 및 제2베이스층(101, 103)은 각각 고분자 수지를 포함할 수 있다. 예컨대, 제1 및 제2베이스층(101, 103)은 폴리에테르술폰(PES, polyethersulphone), 폴리아크릴레이트(PAR, polyacrylate), 폴리에테르 이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenene napthalate), 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide: PI), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(TAC), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate: CAP) 등과 같은 고분자 수지를 포함할 수 있다. 고분자 수지는 투명할 수 있다.
제1 및 제2무기층(102, 104)은 각각, 외부 이물질의 침투를 방지하는 배리어층으로서, 실리콘나이트라이드(SiNx) 및/또는 실리콘옥사이드(SiOx)와 같은 무기물을 포함하는 단층 또는 다층일 수 있다.
기판(100) 상에는 불순물이 박막트랜지스터의 반도체층으로 침투하는 것을 방지하기 위해 형성된 버퍼층(201)이 배치될 수 있다. 버퍼층(201)은 실리콘 나이트라이드 또는 실리콘옥사이드와 같은 무기 절연물을 포함할 수 있으며, 단층 또는 다층일 수 있다. 일부 실시예에서, 기판(100)의 제2무기층(104)은 다층인 버퍼층(201) 의 일부로 이해될 수 있다.
일부 실시예에서, 버퍼층(201)은 서로 다른 물질로 구비된 제1버퍼층(201a) 및 제2버퍼층(201b)이 적층되어 구비될 수 있다. 예컨대, 제1버퍼층(201a)는 실리콘나이트라이드(SiNx)로 구비되고, 제2버퍼층(201b)은 실리콘 옥사이드(SiOx)로 구비될 수 있다. 또한, 제1버퍼층(201a)은 그 하부에 배치된 제2무기층(104)과 다른 물질로 구비될 수 있다.
즉, 제1버퍼층(201a)는 제2무기층(104)과 제2버퍼층(201b) 사이에 배치될 수 있으며, 제1버퍼층(201a)는 제2무기층(104) 및 제2버퍼층(201b)와는 다른 물질로 구비될 수 있다. 예컨대, 제1버퍼층(201a)은 동일한 조건에서 제2무기층(104) 및 제2버퍼층(201b)과는 다른 식각비를 가지는 물질로 선택될 수 있다.
일부 실시예에서, 제1버퍼층(201a)은 실리콘 나이트라이드(SiNx)로 구비되고, 제2무기층(104) 및 제2버퍼층(201b)은 실리콘 옥사이드(SiOx)로 구비될 수 있다.
버퍼층(201) 상에는 박막트랜지스터(TFT) 및 스토리지 커패시터(Cst) 등을 포함하는 화소회로(PC)가 배치될 수 있다. 박막트랜지스터(TFT)는 반도체층(Act), 게이트전극(GE), 소스전극(SE), 드레인전극(DE)을 포함할 수 있다. 도 7에 도시된 박막트랜지스터(TFT)는 도 4를 참조하여 설명한 구동박막트랜지스터에 대응할 수 있다. 본 실시예에서는 게이트전극(GE)이 게이트절연층(203)을 가운데 두고 반도체층(Act) 상에 배치된 탑 게이트 타입을 도시하였으나, 또 다른 실시예에 따르면 박막트랜지스터(TFT)는 바텀 게이트 타입일 수 있다.
반도체층(Act)은 폴리 실리콘을 포함할 수 있다. 또는, 반도체층(Act)은 아모퍼스 실리콘을 포함하거나, 산화물 반도체를 포함하거나, 유기 반도체 등을 포함할 수 있다. 게이트전극(GE)은 저저항 금속 물질을 포함할 수 있다. 게이트전극(GE)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다.
반도체층(Act)과 게이트전극(GE) 사이에는 게이트절연층(203)이 개재되며, 게이트절연층(203)은 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드, 알루미늄옥사이드, 티타늄옥사이드, 탄탈륨옥사이드, 하프늄옥사이드 등과 같은 무기 절연물을 포함할 수 있다. 게이트절연층(203)은 전술한 물질을 포함하는 단층 또는 다층일 수 있다.
소스전극(SE) 및 드레인전극(DE)은 전도성이 좋은 재료를 포함할 수 있다. 소스전극(SE) 및 드레인전극(DE)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 실시예로, 소스전극(SE) 및 드레인전극(DE)은 Ti/Al/Ti의 다층으로 형성될 수 있다.
스토리지 커패시터(Cst)는 제1층간절연층(205)을 사이에 두고 중첩하는 하부 전극(CE1)과 상부 전극(CE2)을 포함한다. 스토리지 커패시터(Cst)는 박막트랜지스터(TFT)와 중첩될 수 있다. 이와 관련하여, 도 7은 박막트랜지스터(TFT)의 게이트전극(GE)이 스토리지 커패시터(Cst)의 하부 전극(CE1)인 것을 도시하고 있다. 다른 실시예로서, 스토리지 커패시터(Cst)는 박막트랜지스터(TFT)와 중첩하지 않을 수 있다. 스토리지 커패시터(Cst)는 제2층간절연층(207)으로 커버될 수 있다.
제1 및 제2층간절연층(205, 207)은 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드, 알루미늄옥사이드, 티타늄옥사이드, 탄탈륨옥사이드, 하프늄옥사이드 등과 같은 무기 절연물을 포함할 수 있다. 제1 및 제2층간절연층(205, 207)은 전술한 물질을 포함하는 단층 또는 다층일 수 있다.
일부 실시예에서, 제2층간절연층(207)은 제1층(207a) 및 제2층(207b)이 적층되어 구비될 수 있다. 제1층(207a)은 제1층간절연층(205)과 제2층(207b) 사이에 배치되어, 제1층간절연층(205) 및 제2층(207b)와 다른 물질로 구비될 수 있다. 예컨대, 제1층(207a)는 동일 조건에서 제1층간절연층(205) 및 제2층(207b)과 다른 식각비를 가지는 물질로 구비될 수 있다.
일부 실시예에서, 제1층(207a)은 실리콘 옥사이드(SiOx)로 구비되고, 제1층간절연층(205) 및 제2층(207b)은 실리콘 나이트라이드(SiNx)로 구비될 수 있다.
박막트랜지스터(TFT) 및 스토리지 커패시터(Cst)를 포함하는 화소회로(PC)는 유기절연층(209)으로 커버된다. 유기절연층(209)은 평탄화 절연층일 수 있다. 유기절연층(209)는 Polymethylmethacrylate(PMMA)나 Polystylene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등과 같은 유기 절연물을 포함할 수 있다. 일 실시예로, 유기절연층(209)은 폴리이미드를 포함할 수 있다.
유기절연층(209) 상에는 유기발광다이오드(OLED)가 배치된다. 유기발광다이오드(OLED)의 화소전극(221)은 유기절연층(209) 상에 배치되며 유기절연층(209)의 콘택홀을 통해 화소회로(PC)와 연결될 수 있다.
화소전극(221)은 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In2O3: indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide) 또는 알루미늄징크옥사이드(AZO; aluminium zinc oxide)와 같은 도전성 산화물을 포함할 수 있다. 다른 실시예로, 화소전극(221)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr) 또는 이들의 화합물을 포함하는 반사막을 포함할 수 있다. 또 다른 실시예로, 화소전극(221)은 전술한 반사막의 위/아래에 ITO, IZO, ZnO 또는 In2O3로 형성된 막을 더 포함할 수 있다.
화소정의막(211)은 화소전극(221)의 상면을 노출하는 개구를 포함하되, 화소전극(221)의 가장자리를 커버한다. 화소정의막(211)은 유기 절연물을 포함할 수 있다. 또는 화소정의막(211)은 무기 절연물을 포함하거나, 유기 및 무기절연물을 포함할 수 있다.
중간층(222)은 발광층을 포함한다. 발광층은 소정의 색상의 빛을 방출하는 고분자 또는 저분자 유기물을 포함할 수 있다. 일 실시예로, 중간층(222)은 도 8에 도시된 바와 같이 발광층(222b)의 아래에 배치된 제1기능층(222a) 및/또는 발광층(222b)의 위에 배치된 제2기능층(222c)을 포함할 수 있다.
제1기능층(222a)은 단층 또는 다층일 수 있다. 예컨대 제1기능층(222a)이 고분자 물질로 형성되는 경우, 제1기능층(222a)은 단층구조인 홀 수송층(HTL: Hole Transport Layer)으로서, 폴리에틸렌 디히드록시티오펜(PEDOT: poly-(3,4)-ethylene-dihydroxy thiophene)이나 폴리아닐린(PANI: polyaniline)으로 형성할 수 있다. 제1기능층(222a)이 저분자 물질로 형성되는 경우, 제1기능층(222a)은 홀 주입층(HIL: Hole Injection Layer)과 홀 수송층(HTL)을 포함할 수 있다.
제2기능층(222c)은 언제나 구비되는 것은 아니다. 예컨대, 제1기능층(222a)과 발광층(222b)을 고분자 물질로 형성하는 경우, 유기발광다이오드(OLED)의 특성이 우수해지도록 하기 위해, 제2기능층(222c)을 형성하는 것이 바람직하다. 제2기능층(222c)은 단층 또는 다층일 수 있다. 제2기능층(222c)은 전자 수송층(ETL: Electron Transport Layer) 및/또는 전자 주입층(EIL: Electron Injection Layer)을 포함할 수 있다.
중간층(222)을 이루는 복수의 층들 중 일부, 예컨대 기능층(들)은 표시영역(DA)뿐만 아니라 제1비표시영역(NDA1)에도 배치될 수 있으며, 제1비표시영역(NDA1)에서 그루브(G)에 의해 단절된다.
대향전극(223)은 중간층(222)을 사이에 두고 화소전극(221)과 마주보도록 배치된다. 대향전극(223)은 일함수가 낮은 도전성 물질로 이루어질 수 있다. 예컨대, 대향전극(223)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 합금 등을 포함하는 (반)투명층을 포함할 수 있다. 또는, 대향전극(223)은 전술한 물질을 포함하는 (반)투명층 상에 ITO, IZO, ZnO 또는 In2O3과 같은 층을 더 포함할 수 있다.
대향전극(223)의 상부에는 캡핑층(225)이 배치될 수 있다. 캡핑층(225)은 유기발광다이오드(OLED)를 보호하는 역할 및/또는 유기발광다이오드(OLED)에서 발생된 광의 효율을 향상시키는 역할을 할 수 있다. 캡핑층(225)은 유기물 및/또는 무기물을 포함하는 단일 층 또는 다층일 수 있다. 캡핑층(225) 상부에는 불화리튬(LiF) 등으로 형성된 무기 배리어층(미도시)이 더 구비될 수 있다. 무기 배리어층은 후술할 제1무기봉지층(310)을 형성하기 위한 공정, 예컨대 플라즈마 화학기상증착 공정에서 발생하는 산소 라디컬들의 고에너지에 의해 아래에 배치된 층들(예컨대, 중간층)이 손상되는 것을 방지하거나 최소화할 수 있다.
유기발광다이오드(OLED)는 박막봉지층(300)으로 커버되며, 외부의 이물이나 수분(moisture) 등으로부터 보호될 수 있다. 박막봉지층(300)은 적어도 하나의 유기봉지층 및 적어도 하나의 무기봉지층을 포함할 수 있다. 도 7은 박막봉지층(300)이 제1 및 제2무기봉지층(310, 330) 및 이들 사이에 개재된 유기봉지층(320)을 포함하는 것을 도시한다. 다른 실시예에서 유기봉지층의 개수와 무기봉지층의 개수 및 적층 순서는 변경될 수 있다.
제1 및 제2무기봉지층(310, 330)은 알루미늄옥사이드, 티타늄옥사이드, 탄탈륨옥사이드, 하프늄옥사이드, 징크옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드 하나 이상의 무기 절연물을 포함할 수 있으며, 화학기상증착법(CVD) 등에 의해 형성될 수 있다. 유기봉지층(320)은 폴리머(polymer)계열의 소재를 포함할 수 있다. 폴리머 계열의 소재로는 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다.
도 7의 제1비표시영역(NDA1)을 살펴본다.
도 7의 제1비표시영역(NDA1)을 참조하면, 제1비표시영역(NDA1)은 개구영역(OA)으로부터 상대적으로 먼 제1서브-비표시영역(SNDA1) 및 개구영역(OA)에 상대적으로 가까운 제2서브-비표시영역(SNDA2)을 포함할 수 있다.
제1서브-비표시영역(SNDA1)은 신호라인들이 지나는 영역이다. 도 7에 도시된 데이터라인(DL)들은 도 5를 참조하여 설명한 개구영역(OA)을 우회하는 데이터라인들에 해당할 수 있다. 제1서브-비표시영역(SNDA1)은 신호라인들이 지나는 배선영역 또는 우회영역일 수 있다. 데이터라인(DL)들은 도 7에 도시된 바와 같이 절연층을 사이에 두고 교번적으로 배치될 수 잇다. 다른 실시예로, 데이터라인(DL)들은 동일한 절연층 상에 배치될 수 있다. 이웃한 데이터라인(DL)들이 절연층(예컨대, 제2층간절연층: 207)을 사이에 두고 아래와 위에 각각 배치되는 경우, 이웃한 데이터라인(DL)들 사이의 갭(피치)을 줄일 수 있으며, 제1비표시영역(NDA1)의 폭을 줄일 수 있다. 도시되지는 않았으나, 도 7의 제1서브-비표시영역(SNDA1)에 위치하는 데이터라인(DL)들과 유사하게, 개구영역(OA)을 우회하는 스캔라인(SL, 도 5 참조)들도 제1서브-비표시영역(SNDA1)에 위치할 수 있다.
제2서브-비표시영역(SNDA2)은 그루브(G)가 배치되는 영역일 수 있다. 그루브(G)는 복수의 무기층을 포함하는 다층 막에 형성될 수 있다.
그루브(G)는 제2무기층(104), 버퍼층(201), 게이트절연층(203), 제1층간절연층(205), 및/또는 제2층간절연층(207) 등을 식각하여 형성할 수 있다. 이와 관련하여, 도 7은 제2무기층(104), 버퍼층(201), 게이트절연층(203), 제1층간절연층(205), 및 제2층간절연층(207)의 일부가 제거되어 그루브(G)가 형성된 것을 도시한다.
그루브(G)의 측면에는 복수의 돌출 팁(tip)이 형성될 수 있다. 복수의 돌출 팁은 그루브(G)의 측면에서 그루브(G)의 내부 방향으로 돌출되도록 구비될 수 있다. 또는, 복수의 돌출 팁(tip)은 그루브(G)의 중심에서 기판(100)의 상면과 수직인 방향으로 뻗은 중심선(CP)을 향해서 돌출되도록 구비될 수 있다. 상기 복수의 돌출 탑(tip) 각각은 상기 그루브(G)의 측면을 따라 연속적으로 구비된 링 형상을 가질 수 있다.
이러한 복수의 돌출 팁(tip)을 갖는 그루브(G) 구조를 통해 중간층(222)의 일부(예, 제1 및 제2기능층), 대향전극(223), 및 캡핑층(225)이 단절될 수 있다.
도 7 및 도 9에서는 그루브(G)의 측면에 제1돌출 팁(PT1), 제2돌출 팁(PT2), 및 제3돌출 팁(PT3)이 구비된 경우를 도시하고 있다. 이와 같은 복수의 돌출 팁은 복수의 무기층들을 동일 조건에서 서로 다른 식각비를 갖는 물질들을 적절하게 배치하여 형성할 수 있다.
제1돌출 팁(PT1)은 그루브(G)의 측면 중 가장 윗부분에 형성된 돌출 팁으로, 제1돌출 팁(PT1)은 제2층간절연층(207)의 제2층(207b)의 일부로 형성될 수 있다.
제2돌출 팁(PT2)은 제1돌출 팁(PT1)과 이격되도록 그 하부에 배치되며, 제1층간절연층(205)의 일부로 형성될 수 있다.
제3돌출 팁(PT3)은 제2돌출 팁(PT2)과 이격되도록 그 하부에 배치되며, 제1버퍼층(201a)의 일부로 형성될 수 있다.
상기 제1 내지 제3돌출 팁(PT1, PT2, PT3)은 식각비가 작은 물질로 구비될 수 있으며, 제1돌출 팁(PT1)과 제2돌출 팁(PT2) 사이에 배치된 절연층, 제2돌출 팁(PT2)과 제1돌출 팁(PT1) 사이에 배치된 절연층, 및 제3돌출 팁(PT3)의 하부에 배치된 절연층은 식각비가 큰 물질로 구비될 수 있다.
예컨대, 제1 내지 제3돌출 팁(PT1, PT2, PT3)을 이루는 물질의 식각비는 제1 내지 제3돌출 팁(PT1, PT2, PT3)의 사이에 배치된 물질의 식각비의 1/2일 수 있다.
이에 따라, 제1 내지 제3돌출 팁(PT1, PT2, PT3)을 형성하는 절연층은 그 사이에 배치된 절연층들에 비해 상대적으로 적게 식각되는 바, 결과적으로 그루브(G)의 측면에서 돌출된 형상으로 형성될 수 있다.
일부 실시예에서, 제1 내지 제3돌출 팁(PT1, PT2, PT3)은 실리콘 나이트라이드(SiNx)로 구비되며, 제1 내지 제3돌출 팁(PT1, PT2, PT3)들 사이에 배치된 절연층들은 실리콘 옥사이드(SiOx)로 구비될 수 있다.
제1 내지 제3돌출 팁(PT1, PT2, PT3)이 그루브(G)의 측면에서 돌출된 길이(L)는 약 100 nm 내지 600 nm 일 수 있다.
제1돌출 팁(PT1)의 두께(t1)는 제2돌출 팁(PT2)의 두께(t2)에 크게 구비될 수 있고, 제2돌출 팁(PT2)의 두께(t2)는 제3돌출 팁(PT3)의 두께(t3)에 크게 구비될 수 있다. (t1 > t2 > t3) 예컨대, 제1돌출 팁(PT1)의 두께(t1)는 약 2000 Å, 제2돌출 팁(PT2)의 두께(t2)는 약 1500 Å, 제3돌출 팁(PT3)의 두께(t3)는 약 500 Å일 수 있다. 상기 두께(t1, t2, t3)들은 표시영역(DA)에 배치되는 부재들, 박막트랜지스터(TFT), 커패시턴스(Cst)의 특성을 동시에 고려하여 돌출된 값일 수 있다.
한편, 본 실시예의 그루브(G)는 서로 다른 물질 또는 식각비를 갖는 복수의 제1무기물층 및 복수의 제2무기물층이 적층된 다층 무기막의 두께 방향으로 오목하게 형성되는 것으로 이해할 수 있다.
또한, 제1무기물층은 상기 제2무기물층보다 식각비가 작아, 식각에 의해 형성되는 개구의 폭(W1)이 제1무기물층에 형성되는 개구의 폭(W2)보다 작게 구비되어, 제1무기물층들의 일부가 제1 내지 제3 돌출 팁(PT1, PT2, PT3)이 되는 것으로 이해할 수 있다.
복수의 제1무기물층은 제1버퍼층(201a), 제1층간절연층(205), 제2층간절연층(207)의 제2층(207b)를 포함할 수 있다. 복수의 제2무기물층은 제2무기층(104), 제2버퍼층(201b), 게이트절연층(203), 제2층간절연층(207)의 제1층(207a)를 포함할 수 있다.
그루브(G)에 대응하도록, 제1버퍼층(201a), 제1층간절연층(205), 및 제2층간절연층(207)의 제2층(207b)은 각각 이를 관통하는 개구(201aOP, 205OP, 207OP)를 가질 수 있다.
또한, 제2무기층(104), 제2버퍼층(201b), 게이트절연층(203), 제2층간절연층(207)의 제1층(207a)은 각각 이를 관통하는 개구(104OP, 201bOP, 203OP, 207aOP)를 가질 수 있다.
상기 제1버퍼층(201a), 제1층간절연층(205), 및 제2층간절연층(207)의 제2층(207b)의 개구(201aOP, 205OP, 207bOP)들의 폭(W1)은 상기 제2무기층(104), 제2버퍼층(201b), 게이트절연층(203), 제2층간절연층(207)의 제1층(207a)의 개구(104OP, 201bOP, 203OP, 207aOP)들의 폭(W2)에 비해 작게 구비될 수 있다.
한편, 도면에서는 제1버퍼층(201a), 제1층간절연층(205), 및 제2층간절연층(207)의 제2층(207b)의 개구(201aOP, 205OP, 207OP)들의 폭(W1)을 동일하게 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 제1버퍼층(201a), 제1층간절연층(205), 및 제2층간절연층(207)의 제2층(207b)의 개구(201aOP, 205OP, 207OP)들의 폭(W1)은 서로 다르게 구비될 수 있다.
상기 제2무기층(104), 제2버퍼층(201b), 게이트절연층(203), 제2층간절연층(207)의 제1층(207a)의 개구(104OP, 201bOP, 203OP, 207aOP)들의 폭(W2)들도 서로 다르게 구비될 수 있음은 물론이다.
중간층(222)의 일부(예, 제1 및 제2기능층), 대향전극(223), 및 캡핑층(225)는 제1돌출 팁(PT1)의 상면, 측면, 하면의 일부를 감싸며 형성될 수 있다. 제1돌출 팁(PT1)에 중간층(222)의 일부(예, 제1 및 제2기능층), 대향전극(223), 및 캡핑층(225)이 쌓이게 됨에 따라, 제2돌출 팁(PT2) 및 제3돌출 팁(PT3)에는 상기 부재들이 상대적으로 적게 쌓이게 되어, 상기 부재들의 단절이 형성될 수 있다.
상기 부재들, 즉, 중간층(222)의 일부(예, 제1 및 제2기능층), 대향전극(223), 및 캡핑층(225)이 단절됨에 따라, 상기 부재들을 타고 투습될 수 있는 수분 및 외기들을 차단할 수 있다.
박막봉지층(300)의 제1무기봉지층(310)은 그루브(G)의 내부 표면(inner surface)의 적어도 일부를 커버할 수 있다. 박막봉지층(300) 중 제1무기봉지층(310)은 중간층(222) 및 대향전극(223)과 달리 스텝 커버리지가 상대적으로 우수하므로, 제1무기봉지층(310)은 연속적으로 형성될 수 있다. 예컨대, 제1무기봉지층(310)은 그루브(G)의 내부 표면을 전체적으로 커버할 수 있다. 그러나, 본 발명은 이에 한정되지 않는다. 일부 실시예에서, 제1무기봉지층(310) 그루브(G) 내부에서 단절되어 형성될 수 있다.
유기봉지층(320)은 그루브(G)을 커버하며, 제1무기봉지층(310) 상에서 그루브(G)를 채울 수 있다. 유기봉지층(320)은 기판(100) 상에 모노머를 도포한 후 이를 경화하여 형성할 수 있는데, 모노머의 흐름을 제어하고, 모노머(또는, 유기봉지층)의 두께를 확보하기 개구영역(OA)에 인접하도록 격벽(미도시)이 배치될 수 있다. 유기봉지층(320)의 단부는 개구영역(OA)으로부터 또는 기판(100)의 단부(100E)로부터 소정의 간격 이격되어 배치될 수 있다.
제2무기봉지층(330)은 유기봉지층(320) 상에 배치되며, 개구영역(OA)과 인접한 영역, 예컨대, 개구영역(OA)과 그루브(G) 사이에서 제1무기봉지층(310)과 직접 접촉할 수 있다.
제1무기봉지층(310)과 제2무기봉지층(330)이 직접 접하도록 형성되는 바, 유기봉지층(320)은 외부로 노출되지 않으며, 이에 따라 투습 경로가 차단될 수 있다.
도 10a 내지 도 10c는 본 발명의 일 실시예에 따른 표시 패널의 제조공정을 나타낸 개략적인 단면도이다.
도 10a를 참조하면, 그루브(G)가 형성될 영역이 노출되도록 포토레지스트(PR) 패턴을 형성한다. 그루브(G)가 형성될 영역은 기판(100) 상에 다수의 무기절연층이 적층되어 있는 영역일 수 있다. 예컨대, 그루브(G)가 형성될 영역은 기판(100)의 제2무기층(104), 제1버퍼층(201a), 제2버퍼층(201b), 게이트절연층(203), 제1층간절연층(205), 제2층간절연층(207)의 제1층(207a), 및 제2층간절연층(207)의 제2층(207b)이 순차적으로 적층되어 있을 수 있다.
상기 제2무기층(104), 제2버퍼층(201b), 게이트절연층(203),및 제2층간절연층(207)의 제1층(207a)은 동일 물질로 구비될 수 있다.
상기 제1버퍼층(201a), 제1층간절연층(205), 및 제2층간절연층(207)의 제2층(207b)은 동일 물질로 구비될 수 있다.
도 10b를 참조하면, 식각을 통해서 그루브(G)를 형성한다. 그루브(G)를 형성하는 영역은 서로 다른 식각비를 가지는 물질들이 적층되어 구비될 수 있다. 이에 따라, 식각비가 낮은 물질로 구비된 층에 의해서 돌출 팁(PT1, PT2, PT3)을 형성할 수 있다.
일부 실시예에서, 식각은 SF6 gas를 이용한 건식 식각일 수 있다. 실리콘 옥사이드(SiOx)와 실리콘 나이트라이드(SiNx)는 SF6 gas에 대해서 식각비가 약 2:1 인 바, 그루브 영역의 무기층을 실리콘 옥사이드(SiOx)와 실리콘 나이트라이드(SiNx)를 적절히 적층 배치하는 것으로 돌출 팁(PT1, PT2, PT3)을 형성할 수 있다.
예컨대, 제2무기층(104), 제2버퍼층(201b), 게이트절연층(203),및 제2층간절연층(207)의 제1층(207a)은 실리콘 옥사이드(SiOx)로 구비될 수 있다. 또한, 제1버퍼층(201a), 제1층간절연층(205), 및 제2층간절연층(207)의 제2층(207b)은 실리콘 나이트라이드(SiNx)로 구비될 수 있다.
이에 따라, 제1버퍼층(201a)에 의해서 제1돌출 팁(PT1)이, 제1층간절연층(205)에 의해서 제2돌출 팁(PT2)이, 제2층간절연층(207)의 제2층(207b)에 의해서 제3돌출 팁(PT3)이 형성될 수 있다.
이는, 상기 제1버퍼층(201a), 제1층간절연층(205), 및 제2층간절연층(207)의 제2층(207b)의 개구(201aOP, 205OP, 207bOP)들의 폭(W1)은 상기 제2무기층(104), 제2버퍼층(201b), 게이트절연층(203), 제2층간절연층(207)의 제1층(207a)의 개구(104OP, 201bOP, 203OP, 207aOP)들의 폭(W2)에 비해 작게 구비되는 것으로 이해될 수 있다.
그루브(G)는 무기절연층으로 이루어진 다층 막의 두께 방향으로 오목하게 형성되며, 그루브(G)의 바닥면은 기판(100)을 구성하는 제2베이스층(103)의 상면이 도리 수 있다.
이와 같이, 본 실시예에서의 그루브(G)는 유기절연층을 식각하고 있지 않은 바, 유기절연층을 식각하기 위한 별도의 공정이 요구되지 않아, 공정의 단순화를 도모할 수 있다.
도 10c를 참조하면, 그루브(G)를 형성한 후, 중간층(222), 대향전극(223), 및 캡핑층(225)을 형성한다.
중간층(222)의 일부, 예컨대 제1 및 제2기능층(222a, 222c), 대향전극(223), 및 캡핑층(225)은 표시영역(DA) 및 제1비표시영역(NDA1)에서 일체로 형성될 수 있다. 도 10c에 도시된 바와 같이, 그루브(G)는 그루브(G)의 중심선(CP) 방향으로 돌출된 제1 내지 제3 돌출 팁(PT1, PT2, PT3)을 포함하고 있기에, 중간층(222)의 일부, 대향전극(223) 및 캡핑층(225)은 연결되지 않고 단절되어 형성된다.
기판(100) 상의 층들 중 유기물을 포함하는 층은 수분이나 산소와 같은 이물질의 투습 경로가 될 수 있다. 유기물인 제1 및 제2기능층(222a, 222c) 및 캡핑층(225)은 그루브(G)에 의해 단절되므로, 수분이 측 방향(lateral direction)으로 진행하면서 유기발광다이오드를 손상시키는 것을 방지할 수 있다.
도 11은 본 발명의 다른 실시예에 따른 표시 패널의 일부를 나타낸 단면도로, 그루브(G)가 형성된 영역을 나타내다. 도 11에 있어서, 도 9와 동일한 참조부호는 동일 부재를 나타내는 바, 중복 설명은 생략한다.
본 실시예에 따르는 표시 패널은 개구영역(OA)과 표시영역(DA) 사이에 배치되는 그루브(G)를 포함하며, 그루브(G)는 기판(100)의 상면으로부터 높이가 다르고 서로 이격된 복수의 돌출 팁(PT1, PT2, PT3)을 포함한다.
그루브(G)는 무기절연층으로 이루어진 다층 막의 두께 방향으로 오목하게 형성되며, 그루브(G)의 바닥면은 기판(100)을 구성하는 제2베이스층(103)의 상면이 도리 수 있다.
또한, 상기 복수의 돌출 팁(PT1, PT2, PT3)은 상기 그루브(G)의 측면에서 상기 그루브(G)의 내부를 향하여 돌출된다. 제1돌출 팁(PT1)은 그루브(G)의 측면 중 가장 윗부분에 형성된 돌출 팁으로, 제1돌출 팁(PT1)은 제2층간절연층(207)의 제2층(207b)의 일부로 형성될 수 있다. 제2돌출 팁(PT2)은 제1돌출 팁(PT1)과 이격되도록 그 하부에 배치되며, 제1층간절연층(205)의 일부로 형성될 수 있다. 제3돌출 팁(PT3)은 제2돌출 팁(PT2)과 이격되도록 그 하부에 배치되며, 제1버퍼층(201a)의 일부로 형성될 수 있다.
상기 제1 내지 제3돌출 팁(PT1, PT2, PT3)은 식각비가 작은 물질로 구비될 수 있으며, 제1돌출 팁(PT1)과 제2돌출 팁(PT2) 사이에 배치된 절연층, 제2돌출 팁(PT2)과 제1돌출 팁(PT1) 사이에 배치된 절연층, 및 제3돌출 팁(PT3)의 하부에 배치된 절연층은 식각비가 큰 물질로 구비될 수 있다.
일부 실시예에서, 제1 내지 제3돌출 팁(PT1, PT2, PT3)은 실리콘 나이트라이드(SiNx)로 구비되며, 제1 내지 제3돌출 팁(PT1, PT2, PT3)들 사이에 배치된 절연층들은 실리콘 옥사이드(SiOx)로 구비될 수 있다.
제1 내지 제3돌출 팁(PT1, PT2, PT3)이 그루브(G)의 측면에서 돌출된 길이(L)는 약 100 nm 내지 600 nm 일 수 있다.
제1돌출 팁(PT1)의 두께(t1)는 제2돌출 팁(PT2)의 두께(t2)에 크게 구비될 수 있고, 제2돌출 팁(PT2)의 두께(t2)는 제3돌출 팁(PT3)의 두께(t3)에 크게 구비될 수 있다. (t1 > t2 > t3) 예컨대, 제1돌출 팁(PT1)의 두께(t1)는 약 2000 Å, 제2돌출 팁(PT2)의 두께(t2)는 약 1500 Å, 제3돌출 팁(PT3)의 두께(t3)는 약 500 Å일 수 있다. 상기 두께(t1, t2, t3)들은 표시영역(DA)에 배치되는 부재들, 박막트랜지스터(TFT), 커패시턴스(Cst)의 특성을 동시에 고려하여 돌출된 값일 수 있다.
본 실시예에서, 복수의 돌출 팁(PT1, PT2, PT3)들 각각의 두께는 일정하지 않을 수 있다. 예컨대, 제1 내지 제3돌출 팁(PT1, PT2, PT3)의 두께는 그루브(G) 내부의 중심선(CP) 방향으로 그 두께가 점차 얇아질 수 있다. 또는, 제1 내지 제3돌출 팁(PT1, PT2, PT3)의 끝단은 뾰족하게 구비될 수 있다.
상기 제1 내지 제3돌출 팁(PT1, PT2, PT3)의 형상은 식각 조건으로 다양하게 변형될 수 있다.
도 12은 본 발명의 또 다른 실시예에 따른 표시 패널의 일부를 나타낸 단면도로, 그루브(G)가 형성된 영역을 나타내다. 도 12에 있어서, 도 9와 동일한 참조부호는 동일 부재를 나타내는 바, 중복 설명은 생략한다.
본 실시예에 따르는 표시 패널은 개구영역(OA)과 표시영역(DA) 사이에 배치되는 그루브(G)를 포함하며, 그루브(G)는 기판(100)의 상면으로부터 높이가 다르고 서로 이격된 복수의 돌출 팁(PT1, PT2)을 포함한다.
본 실시예에서, 그루브(G)는 무기절연층으로 이루어진 다층 막의 두께 방향으로 오목하게 형성되며, 그루브(G)의 바닥면은 버퍼층(201)의 상면이 될 수 있다.
이에 따라, 그루브(G)에 형성된 돌출 팁은 제1돌출 팁(PT1) 및 제2돌출 팁(PT2)로 2개로 구비될 수 있다.
또한, 상기 복수의 돌출 팁(PT1, PT2)은 상기 그루브(G)의 측면에서 상기 그루브(G)의 내부를 향하여 돌출된다. 제1돌출 팁(PT1)은 그루브(G)의 측면 중 가장 윗부분에 형성된 돌출 팁으로, 제1돌출 팁(PT1)은 제2층간절연층(207)의 제2층(207b)의 일부로 형성될 수 있다. 제2돌출 팁(PT2)은 제1돌출 팁(PT1)과 이격되도록 그 하부에 배치되며, 제1층간절연층(205)의 일부로 형성될 수 있다.
상기 제1 및 제2돌출 팁(PT1, PT2)은 식각비가 작은 물질로 구비될 수 있으며, 제1돌출 팁(PT1)과 제2돌출 팁(PT2) 사이에 배치된 절연층, 및 제2돌출 팁(PT2)의 하부에 배치된 절연층은 식각비가 큰 물질로 구비될 수 있다.
일부 실시예에서, 제1 및 제2돌출 팁(PT1, PT2)은 실리콘 나이트라이드(SiNx)로 구비되며, 제1 및 제2돌출 팁(PT1, PT2) 사이에 배치된 절연층은 실리콘 옥사이드(SiOx)로 구비될 수 있다.
제1 및 제2돌출 팁(PT1, PT2)이 그루브(G)의 측면에서 돌출된 길이(L)는 약 100 nm 내지 600 nm 일 수 있다. 돌출된 길이(L)가 약 100nm 이상이 되어야 유기층의 단절에 효과가 있으며, 돌출된 길이(L)가 600nm 이상은 공정 조건을 확보하기 어려울 수 있다.
제1돌출 팁(PT1)의 두께(t1)는 제2돌출 팁(PT2)의 두께(t2)에 크게 구비될 수 있다. (t1 > t2 ) 예컨대, 제1돌출 팁(PT1)의 두께(t1)는 약 2000 Å, 제2돌출 팁(PT2)의 두께(t2)는 약 1500 Å일 수 있다. 상기 두께(t1, t2)들은 표시영역(DA)에 배치되는 부재들, 박막트랜지스터(TFT), 커패시턴스(Cst)의 특성을 동시에 고려한 값일 수 있다.
본 실시예에서, 그루브의 깊이는 도 7의 그루브의 깊이보다 얕게 구비되어 식각 공정의 시간을 단축할 수 있다. 한편, 그루브의 깊이가 얕더라도 그루브 내부에 돌출 팁(PT1, PT2)가 복수로 구비되는 바, 효율적으로 중간층의 일부(222a, 222c), 대향전극(223), 및 캡핑층(225)의 단절이 가능할 수 있다.
도 13 및 도 14는 본 발명의 또 다른 실시예에 따른 표시 패널의 일부를 나타낸 평면도 및 단면도를 나타낸다. 도 13 및 14에 있어서, 도 6 및 도 7과 동일한 참조부호는 동일 부재를 나타내는 바, 중복 설명은 생략한다.
도 13 및 도 14를 참조하면, 본 실시예에 따른 표시 패널은 복수의 그루브(G, G')을 포함할 수 있다.
먼저 도 13을 참조하면, 개구영역(OA)과 표시영역(DA) 사이에 그루브(G) 및 추가 그루브(G')가 배치된 것을 도시한다. 다른 실시예로서, 제1비표시영역(NDA1)에는 3개 이상의 그루브들이 배치될 수 있다.
추가 그루브(G')는 개구영역(OA)과 그루브(G) 사이에 배치되며, 개구영역(OA)을 전체적으로 둘러싸는 고리 형상일 수 있다. 그루브(G)는 추가 그루브(G')의 직경보다 크게 구비되어, 추가 그루브(G')를 둘러싸도록 구비될 수 있다.
도 13에서는 그루브(G)와 추가 그루브(G')의 폭을 동일하게 도시하고 있으나, 그루브(G)와 추가 그루브(G')의 폭은 서로 다르게 구비될 수 있다.
도 14를 참조하면, 추가 그루브(G')의 측면에는 제1 내지 제3 돌출 팁(PT1', PT2', PT3')이 형성될 수 있다. 상기 제1 내지 제3 돌출 팁(PT1', PT2', PT3')은 추가 그루브(G')의 측면에서 추가 그루브(G')의 내부 방향으로 돌출되도록 구비될 수 있다. 또는, 복수의 돌출 팁(tip)은 추가 그루브(G')의 중심에서 기판(100)의 상면과 수직인 방향으로 뻗은 중심선(CP')을 향해서 돌출되도록 구비될 수 있다.
제1돌출 팁(PT1')은 추가 그루브(G')의 측면 중 가장 윗부분에 형성된 돌출 팁으로, 제1돌출 팁(PT1')은 제2층간절연층(207)의 제2층(207b)의 일부로 형성될 수 있다.
제2돌출 팁(PT2')은 제1돌출 팁(PT1')과 이격되도록 그 하부에 배치되며, 제1층간절연층(205)의 일부로 형성될 수 있다.
제3돌출 팁(PT3')은 제2돌출 팁(PT2)과 이격되도록 그 하부에 배치되며, 제1버퍼층(201a)의 일부로 형성될 수 있다.
상기 제1 내지 제3돌출 팁(PT1', PT2', PT3')은 식각비가 작은 물질로 구비될 수 있으며, 제1돌출 팁(PT1')과 제2돌출 팁(PT2') 사이에 배치된 절연층, 제2돌출 팁(PT2')과 제1돌출 팁(PT1') 사이에 배치된 절연층, 및 제3돌출 팁(PT3')의 하부에 배치된 절연층은 식각비가 큰 물질로 구비될 수 있다.
일부 실시예에서, 제1 내지 제3돌출 팁(PT1', PT2', PT3')은 실리콘 나이트라이드(SiNx)로 구비되며, 제1 내지 제3돌출 팁(PT1', PT2', PT3')들 사이에 배치된 절연층들은 실리콘 옥사이드(SiOx)로 구비될 수 있다.
그루브(G) 및 추가 그루브(G') 사이에는 격벽(500)이 구비될 수 있다. 격벽(500)은 유기 절연물을 포함할 수 있으며, 예컨대 제1 및 제2서브-격벽부(sub-wall portion, 510, 520)의 적층 구조일 수 있다.
격벽(500)은 박막봉지층(300)의 유기봉지층(320)을 형성할 때, 모노머의 흐름을 제어하고, 모노머의 두께를 확보하기 위해 구비된 것일 수 있다.
제1서브-격벽부(510)는 유기절연층(209)과 동일한 물질로 동시에 형성될 수 있다. 제2서브-격벽부(520)은 화소정의막(211)과 동일한 물질로 동시에 형성될 수 있다.
추가 그루브(G')와 개구영역(OA) 사이의 영역에서, 제1무기봉지층(310)은 제2무기봉지층(330)과 직접 접하여 형성되어, 유기봉지층(320)은 노출되지 않을 수 있다. 이에 따라, 개구영역(OA)을 통한 외기는 표시영역(DA)으로 전달되지 않을 수 있다.
또한, 그루브(G) 및 추가 그루브(G')에 의해서 중간층(222)의 일부 및 캡핑층(225) 등의 유기층이 단절되는 바, 유기층에 의한 투습이 방지될 수 있다.
이와 같이 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
100: 기판
101: 제1베이스층
102: 제1무기층
103: 제2베이스층
104: 제2무기층
200: 표시요소층
300: 박막봉지층
310: 제1무기봉지층
320: 유기봉지층
330: 제2무기봉지층
400: 입력감지층

Claims (20)

  1. 개구영역 및 상기 개구영역을 둘러싸는 표시영역을 구비한 기판;
    상기 표시영역에 위치하는 복수의 표시요소들; 및
    상기 개구영역과 상기 표시영역 사이에 위치하고, 상기 기판의 상면으로 부터의 높이가 다르고 서로 이격된 제1돌출 팁 및 제2돌출 팁을 가지는 그루브;를 포함하고,
    상기 제1돌출 팁 및 상기 제2돌출 팁은 상기 그루브의 측면에서 상기 그루브의 내부를 향하여 돌출된, 표시 패널.
  2. 제1항에 있어서,
    상기 제1돌출 팁 및 상기 제2돌출 팁 각각은 상기 그루브의 측면을 따라 연속적으로 구비된, 표시 패널.
  3. 제1항에 있어서,
    상기 표시 패널은 복수의 제1무기물층, 및 상기 복수의 제1무기물층들 사이에 배치되며 상기 제1무기물층에 비해 식각비가 큰 제2무기물층을 포함하는 다층 무기막을 포함하고,
    상기 그루브는 상기 다층 무기막의 두께 방향으로 오목하게 형성된, 표시 패널.
  4. 제3항에 있어서,
    상기 제1돌출 팁 및 상기 제2돌출 팁은 상기 복수의 제1무기물층으로 형성된, 표시 패널.
  5. 제3항에 있어서, 상기 제1무기물층은 실리콘 나이트라이드(SiNx)를 포함하고, 상기 제2무기물층은 실리콘 옥사이드(SiOx)를 포함하는, 표시 패널.
  6. 제1항에 있어서,
    상기 표시영역에 위치하며, 반도체층, 게이트전극, 소스전극, 및 드레인전극을 포함하는 박막트랜지스터; 및
    상기 게이트전극 및 상기 소스전극 사이에서 순차적으로 배치된 제1층간절연층, 제2층간절연층의 제1층, 및 제2층간절연층의 제2층;을 포함하며,
    상기 제1돌출팁은 상기 제2층간절연층의 제2층의 일부로 구비되며, 상기 제2돌출팁은 상기 제1층간절연층의 일부로 구비된, 표시 패널.
  7. 제6항에 있어서,
    상기 표시영역에 위치하며, 상기 게이트전극과 동일층에 배치된 제1전극, 및 상기 제1층간절연층 상에 배치된 제2전극을 포함하는 스토리지 커패시터;를 더 포함하는, 표시 패널.
  8. 제1항에 있어서,
    상기 그루브 측면에는 상기 제1돌출 팁 및 상기 제2돌출 팁과 이격된 제3돌출 팁이 더 구비된, 표시 패널.
  9. 제8항에 있어서,
    상기 기판은 순차적으로 적층된 제1베이스층, 제1무기층, 제2베이스층 및 제2무기층을 포함하며,
    상기 그루브의 바닥면은 상기 제2베이스층의 상면이고,
    상기 제3돌출 팁은 상기 제2무기층 상에 배치된 버퍼층이 연장되어 구비된,표시 패널.
  10. 제1항에 있어서,
    상기 표시요소들을 커버하며, 순차적으로 적층된 제1무기봉지층, 유기봉지층 및 제2무기봉지층을 포함하는 박막봉지층;을 더 포함하며,
    상기 유기봉지층은 상기 그루브를 적어도 일부 채우는, 표시 패널.
  11. 제10항에 있어서,
    상기 개구영역과 상기 그루브 사이 영역에서, 상기 제1무기봉지층 및 상기 제2무기봉지층은 접하는, 표시 패널.
  12. 제1항에 있어서,
    상기 제1돌출 팁 및 상기 제2돌출 팁 중 적어도 하나의 두께는 상기 그루브의 내부 방향으로 갈 수록 얇아지는, 표시 패널.
  13. 제1항에 있어서,
    상기 기판 상에 배치된 버퍼층; 및
    상기 표시영역에서 상기 버퍼층 상에 배치된 박막트랜지스터;를 더 포함하며,
    상기 그루브의 바닥면은 상기 버퍼층의 상면인, 표시 패널.
  14. 제1항에 있어서,
    상기 그루브와 상기 개구영역 사이에 배치된 추가 그루브; 및
    상기 그루브와 상기 추가 그루브 사이에 배치되며, 유기물질로 구비된 격벽;을 더 포함하는, 표시 패널.
  15. 개구를 갖는 기판;
    상기 개구를 적어도 부분적으로 둘러싸는 표시영역에 위치한 표시요소들;
    상기 표시요소들 상에 위치하며, 제1무기봉지층, 유기봉지층 및 제2무기봉지층을 포함하는 박막봉지층; 및
    상기 개구와 상기 표시영역 사이에 위치하는 그루브;를 포함하며,
    상기 그루브는 복수의 제1무기물층 및 복수의 제2무기물층이 포함된 다층 막의 두께 방향으로 오목하게 형성되며, 상기 그루브의 측면에는 서로 다른 높이에 구비된 복수의 돌출 팁이 구비된, 표시 패널.
  16. 제15항에 있어서,
    상기 제1무기물층은 실리콘 나이트라이드(SiNx)를 포함하고, 상기 제2무기물층은 실리콘 옥사이드(SiOx)를 포함하며, 상기 복수의 돌출 팁은 상기 제1무기물층의 일부로 구비된, 표시 패널.
  17. 제15항에 있어서,
    상기 표시영역에 위치하며, 반도체층, 게이트전극, 소스전극, 및 드레인전극을 포함하는 박막트랜지스터; 및
    상기 게이트전극 및 상기 소스전극 사이에서 순차적으로 배치된 제1층간절연층, 제2층간절연층의 제1층, 및 제2층간절연층의 제2층;을 포함하며,
    상기 복수의 돌출 팁은 제1돌출 팁 및 제2돌출 팁을 포함하고,
    상기 제1돌출 팁은 상기 제2층간절연층의 제2층의 일부로 구비되며, 상기 제2돌출 팁은 상기 제1층간절연층의 일부로 구비된, 표시 패널.
  18. 제15항에 있어서,
    상기 복수의 돌출 팁 중 적어도 하나의 두께는 상기 그루브의 내부 방향으로 갈 수록 얇아지는, 표시 패널.
  19. 제15항에 있어서,
    상기 기판 상에 배치된 버퍼층; 및
    상기 표시영역에서 상기 버퍼층 상에 배치된 박막트랜지스터;를 더 포함하며,
    상기 그루브의 바닥면은 상기 버퍼층의 상면인, 표시 패널.
  20. 제15항에 있어서,
    상기 그루브와 상기 개구 사이에 배치된 추가 그루브; 및
    상기 그루브와 상기 추가 그루브 사이에 배치되며, 유기물질로 구비된 격벽;을 더 포함하는, 표시 패널.
KR1020180116588A 2018-09-28 2018-09-28 표시 패널 KR102663899B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020180116588A KR102663899B1 (ko) 2018-09-28 2018-09-28 표시 패널
US16/374,040 US10840478B2 (en) 2018-09-28 2019-04-03 Display panel
CN201910649733.0A CN110970463A (zh) 2018-09-28 2019-07-18 显示面板
KR1020240056821A KR20240066148A (ko) 2018-09-28 2024-04-29 표시 패널

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180116588A KR102663899B1 (ko) 2018-09-28 2018-09-28 표시 패널

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020240056821A Division KR20240066148A (ko) 2018-09-28 2024-04-29 표시 패널

Publications (2)

Publication Number Publication Date
KR20200037025A KR20200037025A (ko) 2020-04-08
KR102663899B1 true KR102663899B1 (ko) 2024-05-09

Family

ID=69945237

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020180116588A KR102663899B1 (ko) 2018-09-28 2018-09-28 표시 패널
KR1020240056821A KR20240066148A (ko) 2018-09-28 2024-04-29 표시 패널

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020240056821A KR20240066148A (ko) 2018-09-28 2024-04-29 표시 패널

Country Status (3)

Country Link
US (1) US10840478B2 (ko)
KR (2) KR102663899B1 (ko)
CN (1) CN110970463A (ko)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10852607B2 (en) * 2018-08-21 2020-12-01 Apple Inc. Displays with data lines that accommodate openings
US11852938B2 (en) 2018-08-21 2023-12-26 Apple Inc. Displays with data lines that accommodate openings
KR102465374B1 (ko) * 2018-09-12 2022-11-10 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치
KR20200049115A (ko) * 2018-10-31 2020-05-08 엘지디스플레이 주식회사 투명 유기 발광 표시 장치 및 이의 제조방법
KR20200060594A (ko) * 2018-11-21 2020-06-01 삼성디스플레이 주식회사 표시 패널
CN110164916B (zh) * 2018-12-05 2021-02-02 京东方科技集团股份有限公司 显示面板、显示设备及制造显示面板的方法
CN111370439A (zh) 2018-12-07 2020-07-03 京东方科技集团股份有限公司 显示面板及其制备方法、显示装置
KR102621016B1 (ko) * 2018-12-28 2024-01-05 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR20200123906A (ko) * 2019-04-22 2020-11-02 삼성디스플레이 주식회사 디스플레이 장치
KR20200126451A (ko) * 2019-04-29 2020-11-09 삼성디스플레이 주식회사 전자 장치
CN110098234B (zh) * 2019-05-07 2021-08-27 京东方科技集团股份有限公司 电致发光器件、其制备方法、检测方法及显示装置
US11355527B2 (en) * 2019-05-16 2022-06-07 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel and preparation method thereof, and display device
CN110164322A (zh) * 2019-05-22 2019-08-23 深圳市华星光电半导体显示技术有限公司 一种显示面板及电子装置
KR20200145902A (ko) 2019-06-19 2020-12-31 삼성디스플레이 주식회사 표시 패널
KR20200145954A (ko) * 2019-06-21 2020-12-31 삼성디스플레이 주식회사 표시 장치
KR20210010778A (ko) * 2019-07-19 2021-01-28 삼성디스플레이 주식회사 플렉서블 디스플레이 장치
CN110265583B (zh) * 2019-07-26 2022-08-12 京东方科技集团股份有限公司 一种显示面板及其制备方法、显示装置
CN110534549A (zh) * 2019-08-08 2019-12-03 深圳市华星光电半导体显示技术有限公司 阵列基板、显示面板及阵列基板的制作方法
CN110444572A (zh) * 2019-08-13 2019-11-12 武汉华星光电半导体显示技术有限公司 一种显示面板及显示装置
KR20210024292A (ko) * 2019-08-21 2021-03-05 삼성디스플레이 주식회사 표시 장치
CN110600526B (zh) * 2019-09-30 2021-08-03 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
US11244994B2 (en) * 2019-10-23 2022-02-08 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Thin film transistor array substrate and organic light emitting diode panel
KR20210053610A (ko) * 2019-11-04 2021-05-12 엘지디스플레이 주식회사 플렉서블 표시 장치
KR20210086888A (ko) * 2019-12-31 2021-07-09 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조방법
KR20210088042A (ko) * 2020-01-03 2021-07-14 삼성디스플레이 주식회사 표시 장치
US11322720B2 (en) * 2020-02-27 2022-05-03 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel having a grooved non-display area
KR20210134172A (ko) 2020-04-29 2021-11-09 삼성디스플레이 주식회사 표시 패널 및 이를 구비한 표시 장치
EP4160681A4 (en) * 2020-05-27 2024-05-29 Wuhan China Star Optoelectronics Semiconductor Display Tech Co Ltd MATRIX SUBSTRATE, CORRESPONDING PREPARATION METHOD AND DISPLAY PANEL
KR20220004856A (ko) * 2020-07-02 2022-01-12 삼성디스플레이 주식회사 디스플레이 패널과, 이의 제조방법
CN114287063A (zh) 2020-07-27 2022-04-05 京东方科技集团股份有限公司 显示基板及显示装置
US11600800B2 (en) * 2020-07-31 2023-03-07 Innolux Corporation Electronic device having a curved profile interface corresponding to a recess
CN112018045B (zh) * 2020-08-14 2022-11-04 武汉华星光电半导体显示技术有限公司 显示面板
KR20220037550A (ko) * 2020-09-17 2022-03-25 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법
KR20220053757A (ko) * 2020-10-22 2022-05-02 삼성디스플레이 주식회사 표시 장치
CN113421988A (zh) * 2021-06-23 2021-09-21 京东方科技集团股份有限公司 显示基板及显示装置
KR20240032263A (ko) * 2022-09-01 2024-03-12 삼성디스플레이 주식회사 표시 패널

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015103467A (ja) 2013-11-27 2015-06-04 株式会社ジャパンディスプレイ 有機ｅｌ表示装置及びその製造方法
JP2016039078A (ja) 2014-08-08 2016-03-22 株式会社ジャパンディスプレイ 表示装置、及びその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1717339A2 (de) 2005-04-20 2006-11-02 Applied Films GmbH & Co. KG Kontinuierliche Beschichtungsanlage
KR100831250B1 (ko) 2007-08-10 2008-05-22 주식회사 동부하이텍 반도체 소자 제조 방법
US9385174B2 (en) 2013-10-22 2016-07-05 Samsung Display Co., Ltd. Organic light-emitting diode display and manufacturing method thereof
KR102216672B1 (ko) 2013-10-22 2021-02-18 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102415807B1 (ko) * 2015-09-17 2022-07-01 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR102536250B1 (ko) * 2016-03-17 2023-05-25 삼성디스플레이 주식회사 디스플레이 장치
KR102411537B1 (ko) * 2017-09-06 2022-06-22 삼성디스플레이 주식회사 디스플레이 장치 제조방법 및 디스플레이 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015103467A (ja) 2013-11-27 2015-06-04 株式会社ジャパンディスプレイ 有機ｅｌ表示装置及びその製造方法
JP2016039078A (ja) 2014-08-08 2016-03-22 株式会社ジャパンディスプレイ 表示装置、及びその製造方法

Also Published As

Publication number Publication date
KR20200037025A (ko) 2020-04-08
US20200106045A1 (en) 2020-04-02
KR20240066148A (ko) 2024-05-14
CN110970463A (zh) 2020-04-07
US10840478B2 (en) 2020-11-17

Similar Documents

Publication Publication Date Title
KR102663899B1 (ko) 표시 패널
KR102624153B1 (ko) 표시 패널 및 이를 포함하는 표시 장치
KR102465374B1 (ko) 표시 패널 및 이를 포함하는 표시 장치
KR102626939B1 (ko) 표시 장치
KR20200041420A (ko) 표시 패널
KR20200060594A (ko) 표시 패널
EP3706176A1 (en) Display panel
US11069761B2 (en) Display panel and display apparatus including the same
KR20200115834A (ko) 표시 패널
EP3706184A1 (en) Display panel
KR102653424B1 (ko) 표시 패널
KR20200113092A (ko) 표시 패널
KR20200145902A (ko) 표시 패널
KR20200100238A (ko) 표시 패널
KR20240017884A (ko) 표시 패널
KR20210049253A (ko) 표시 장치
KR20210010778A (ko) 플렉서블 디스플레이 장치
KR20200145952A (ko) 표시 장치
US11502155B2 (en) Display panel including grooves surrounded by signal lines
KR20210134172A (ko) 표시 패널 및 이를 구비한 표시 장치
CN217522010U (zh) 显示面板
US20240155874A1 (en) Display device and method of manufacturing display device
KR20220085110A (ko) 디스플레이 장치
KR20210087610A (ko) 표시장치
KR20240008460A (ko) 표시 장치 및 표시 장치의 제조 방법.

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant