KR20220085110A - 디스플레이 장치 - Google Patents

디스플레이 장치 Download PDF

Info

Publication number
KR20220085110A
KR20220085110A KR1020200174726A KR20200174726A KR20220085110A KR 20220085110 A KR20220085110 A KR 20220085110A KR 1020200174726 A KR1020200174726 A KR 1020200174726A KR 20200174726 A KR20200174726 A KR 20200174726A KR 20220085110 A KR20220085110 A KR 20220085110A
Authority
KR
South Korea
Prior art keywords
layer
sub
width
electrode
concave portion
Prior art date
Application number
KR1020200174726A
Other languages
English (en)
Inventor
손영란
복승룡
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200174726A priority Critical patent/KR20220085110A/ko
Priority to CN202111504582.3A priority patent/CN114628464A/zh
Priority to US17/644,303 priority patent/US20220190295A1/en
Publication of KR20220085110A publication Critical patent/KR20220085110A/ko

Links

Images

Classifications

    • H01L27/3225—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80517—Multilayers, e.g. transparent multilayers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/3262—
    • H01L27/3276—
    • H01L51/5056—
    • H01L51/5072—
    • H01L51/5088—
    • H01L51/5206—
    • H01L51/5221—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/15—Hole transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/16—Electron transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 일 측면에 의하면, 개구, 상기 개구를 둘러싸는 표시영역, 상기 개구와 표시영역 사이의 중간영역을 갖는, 기판, 상기 표시영역에 위치하고, 화소전극, 대향전극 및 상기 화소전극과 상기 대향전극 사이에 위치하는 중간층을 갖는, 발광소자 및 상기 중간영역에 위치하고, 제1-1서브층, 제1-2서브층 및 제1-3서브층이 순차로 적층된 제1적층구조와, 상기 제1적층구조 상에 위치하며 제2-1서브층, 제2-2서브층 및 제2-3서브층이 순차로 적층된 제2적층구조를 갖는, 단절부를 구비하고, 상기 중간층 및 상기 대향전극은 상기 표시영역으로부터 상기 중간영역으로 연장되고, 상기 단절부의 적어도 일 점에서 단절되는, 디스플레이 장치를 제공한다.

Description

디스플레이 장치{Display apparatus}
본 발명의 실시예들은 디스플레이 장치에 관한 것으로서, 보다 상세하게는 투과영역을 포함하는 디스플레이 장치에 관한 것이다.
근래에 디스플레이 장치는 그 용도가 다양해지고 있다. 또한, 디스플레이 장치의 두께가 얇아지고 무게가 가벼워 그 사용의 범위가 광범위해지고 있는 추세이다.
디스플레이 장치 중 표시영역이 차지하는 면적을 확대하면서, 디스플레이 장치에 접목 또는 연계하는 다양한 기능들이 추가되고 있다. 면적을 확대하면서 다양한 기능을 추가하기 위한 방안으로서 표시영역 내측에 이미지 디스플레이가 아닌 다양한 기능을 부가하기 위한 영역을 갖는 디스플레이 장치의 연구가 계속되고 있다.
그러나 이러한 종래의 디스플레이 장치에는 투습으로 인한 불량이 발생하는 문제점이 존재하였다.
본 발명의 실시예들은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 투습 방지 성능이 향상된 디스플레이 장치를 제공할 수 있다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따르면, 개구, 상기 개구를 둘러싸는 표시영역, 상기 개구와 표시영역 사이의 중간영역을 갖는, 기판, 상기 표시영역에 위치하고, 화소전극, 대향전극 및 상기 화소전극과 상기 대향전극 사이에 위치하는 중간층을 갖는, 발광소자 및 상기 중간영역에 위치하고, 제1-1서브층, 제1-2서브층 및 제1-3서브층이 순차로 적층된 제1적층구조와, 상기 제1적층구조 상에 위치하며 제2-1서브층, 제2-2서브층 및 제2-3서브층이 순차로 적층된 제2적층구조를 갖는, 단절부를 구비하고, 상기 중간층 및 상기 대향전극은 상기 표시영역으로부터 상기 중간영역으로 연장되고, 상기 단절부의 적어도 일 점에서 단절되는, 디스플레이 장치가 제공된다.
본 실시예에 따르면, 상기 제1적층구조는 상기 제1-2서브층이 상기 제1-2서브층의 중심을 향해 함몰되어 형성된 제1오목부를 갖고, 상기 제2적층구조는 상기 제2-2서브층이 상기 제2-2서브층의 중심을 향해 함몰되어 형성된 제2오목부를 가질 수 있다.
본 실시예에 따르면, 상기 중간층과 상기 대향전극은 상기 제1오목부의 내측 또는 상기 제2오목부의 내측에서 단절될 수 있다.
본 실시예에 따르면, 상기 중간층과 상기 대향전극은 상기 제1오목부의 내측 또는 상기 제2오목부의 내측에 가까워질수록 두께가 얇아질 수 있다.
본 실시예에 따르면, 상기 중간층은 홀 수송층, 홀 주입층, 전자 수송층 및 전자 주입층 중 하나 이상을 포함할 수 있다.
본 실시예에 따르면, 상기 제1-2서브층의 너비는 상기 제1-1서브층의 너비 및 상기 제1-3서브층의 너비보다 좁고, 상기 제2-2서브층의 너비는 상기 제2-1서브층의 너비 및 상기 제2-3서브층의 너비보다 좁을 수 있다.
본 실시예에 따르면, 상기 제2-1서브층의 너비는 상기 제1-3서브층의 너비보다 좁을 수 있다.
본 실시예에 따르면, 상기 표시영역에 위치하고, 반도체층과, 상기 반도체층과 중첩하는 게이트전극과, 상기 반도체층과 전기적으로 연결되는 소스전극 및 드레인전극을 갖는, 박막트랜지스터를 더 구비하고, 상기 소스전극 및 상기 드레인전극 각각은 제1-1금속층, 상기 제1-1금속층 상에 위치하는 제1-2금속층 및 상기 제1-2금속층 상에 위치하는 제1-3금속층을 포함할 수 있다.
본 실시예에 따르면, 상기 제1-1서브층과 상기 제1-1금속층은 동일한 물질을 포함하고, 상기 제1-2서브층과 상기 제1-2금속층은 동일한 물질을 포함하고, 상기 제1-3서브층과 상기 제1-3금속층은 동일한 물질을 포함할 수 있다.
본 실시예에 따르면, 상기 박막트랜지스터 상부에 위치하며, 상기 소스전극 또는 상기 드레인전극과 전기적으로 연결되는 콘택메탈층을 더 구비하고, 상기 콘택메탈층은 제2-1금속층, 상기 제2-1금속층 상에 위치하는 제2-2금속층 및 상기 제2-2금속층 상에 위치하는 제2-3금속층을 포함할 수 있다.
본 실시예에 따르면, 상기 제2-1서브층과 상기 제2-1금속층은 동일한 물질을 포함하고, 상기 제2-2서브층과 상기 제2-2금속층은 동일한 물질을 포함하고, 상기 제2-3서브층과 상기 제2-3금속층은 동일한 물질을 포함할 수 있다.
본 실시예에 따르면, 상기 단절부는 상기 제2적층구조 상에 위치하며 제3-1서브층, 제3-2서브층 및 제3-3서브층이 순차로 적층된 제3적층구조를 더 가질 수 있다.
본 실시예에 따르면, 상기 제1적층구조는 상기 제1-2서브층이 상기 제1-2서브층의 중심을 향해 함몰되어 형성된 제1오목부를 갖고, 상기 제2적층구조는 상기 제2-2서브층이 상기 제2-2서브층의 중심을 향해 함몰되어 형성된 제2오목부를 갖고, 상기 제3적층구조는 상기 제3-2서브층이 상기 제3-2서브층의 중심을 향해 함몰되어 형성된 제3오목부를 가질 수 있다.
본 실시예에 따르면, 상기 중간층과 상기 대향전극은 상기 제1오목부의 내측, 상기 제2오목부의 내측 또는 상기 제3오목부의 내측에서 단절될 수 있다.
본 실시예에 따르면, 상기 중간층과 상기 대향전극은 상기 제1오목부의 내측, 상기 제2오목부의 내측 또는 상기 제3오목부의 내측에 가까워질수록 두께가 얇아질 수 있다.
본 실시예에 따르면, 상기 제1-2서브층의 너비는 상기 제1-1서브층의 너비 및 상기 제1-3서브층의 너비보다 좁고, 상기 제2-2서브층의 너비는 상기 제2-1서브층의 너비 및 상기 제2-3서브층의 너비보다 좁고, 상기 제3-2서브층의 너비는 상기 제3-1서브층의 너비 및 상기 제3-3서브층의 너비보다 좁을 수 있다.
본 실시예에 따르면, 상기 제2-1서브층의 너비는 상기 제1-3서브층의 너비보다 좁을 수 있다.
본 실시예에 따르면, 상기 제3-1서브층의 너비는 상기 제2-3서브층의 너비보다 좁을 수 있다.
본 실시예에 따르면, 상기 화소전극은 제1전극층, 상기 제1전극층 상에 위치하는 제2전극층 및 상기 제2전극층 상에 위치하는 제3전극층을 포함할 수 있다.
본 실시예에 따르면, 상기 제1전극층과 상기 제3-1서브층은 동일한 물질을 포함하고, 상기 제2전극층과 상기 제3-2서브층은 동일한 물질을 포함하고, 상기 제3전극층과 상기 제3-3서브층은 동일한 물질을 포함할 수 있다.
전술한 것 외의 다른 측면, 특징, 이점은 이하의 발명을 실시하기 위한 구체적인 내용, 청구범위 및 도면으로부터 명확해질 것이다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 투습 방지 성능이 향상된 디스플레이 장치를 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 사시도이다.
도 2a는 본 발명의 일 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 단면도이다.
도 2b는 본 발명의 다른 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 단면도이다.
도 3은 본 발명의 일 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 평면도이다.
도 4는 본 발명의 일 실시예에 따른 디스플레이 장치가 구비하는 어느 하나의 화소의 등가회로도이다.
도 5는 본 발명의 일 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 평면도이다.
도 6은 본 발명의 일 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 단면도이다.
도 7은 본 발명의 다른 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 단면도이다.
도 8a는 본 발명의 일 실시예에 따른 단절부의 일부를 개략적으로 도시하는 단면도이다.
도 8b는 본 발명의 다른 실시예에 따른 단절부의 일부를 개략적으로 도시하는 단면도이다.
도 9는 본 발명의 또 다른 실시예에 따른 단절부의 일부를 개략적으로 도시하는 단면도이다.
도 10은 본 발명의 또 다른 실시예에 따른 단절부의 일부를 개략적으로 도시하는 단면도이다.
도 11은 본 발명의 또 다른 실시예에 따른 단절부의 일부를 개략적으로 도시하는 단면도이다.
도 12는 본 발명의 또 다른 실시예에 따른 단절부의 일부를 개략적으로 도시하는 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
본 명세서에서 “A 및/또는 B”은 A이거나, B이거나, A와 B인 경우를 나타낸다. 그리고, “A 및 B 중 적어도 하나”는 A이거나, B이거나, A와 B인 경우를 나타낸다.
이하의 실시예에서, 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우, 또는/및 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우, 및/또는 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 전기적 연결된 경우를 나타낸다.
x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치(1)의 일부를 개략적으로 도시하는 사시도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 디스플레이 장치(1)는 개구영역(OA, 또는 제1영역) 및 개구영역(OA)을 둘러싸는 표시영역(DA, 또는 제2영역)을 포함할 수 있다. 표시영역(DA)에는 복수의 화소들이 배치될 수 있으며, 표시영역(DA)은 화소들을 통해 이미지를 표시할 수 있다. 개구영역(OA)은 표시영역(DA)에 의해 전체적으로 둘러싸일 수 있다.
개구영역(OA)과 표시영역(DA) 사이에는 중간영역(MA, 또는 제3영역)이 구비될 수 있다. 중간영역(MA)은 화소들이 배치되지 않는 비표시영역으로 개구영역(OA)을 우회하는 배선들이 배치될 수 있다. 표시영역(DA)을 둘러싸는 외곽영역(PA, 또는 제4영역)도 중간영역(MA)과 마찬가지로 화소들이 배치되지 않는 비표시영역일 수 있으며, 외곽영역(PA)에는 다양한 종류의 배선들 및 내장 회로 등이 배치될 수 있다.
도 1에서는 개구영역(OA)이 디스플레이 장치(1)의 폭 방향(예, x방향)을 따라 표시영역(DA)의 중심 부분에 배치된 것을 도시하고 있으나, 선택적 실시예에서, 개구영역(OA)은 디스플레이 장치(1)의 폭 방향을 따라 좌측 또는 우측에 오프셋되어 배치될 수 있다. 또한, 개구영역(OA)은 디스플레이 장치(1)의 길이 방향(예, y방향)을 따라 상측에 배치되거나, 가운데 배치되거나, 하측에 배치되는 것과 같이 다양한 위치에 배치될 수 있다.
또한, 도 1은 디스플레이 장치(1)가 하나의 개구영역(OA)을 포함하는 경우를 도시하고 있으나, 선택적 실시예에서 디스플레이 장치(1)는 복수의 개구영역(OA)들을 포함할 수 있다.
도 2a는 본 발명의 일 실시예에 따른 디스플레이 장치(1)의 일부를 개략적으로 도시하는 단면도이고, 도 2b는 본 발명의 다른 실시예에 따른 디스플레이 장치(1)의 일부를 개략적으로 도시하는 단면도이다. 도 2a 및 도 2b는 도 1의 Ⅰ-Ⅰ' 선을 따라 취한 디스플레이 장치(1)의 단면도에 대응할 수 있다.
도 2a 및 도 2b를 참조하면, 디스플레이 장치(1)는 디스플레이 패널(10) 및 디스플레이 패널(10)의 개구(10H)와 중첩하게 배치되는 컴포넌트(70)를 포함할 수 있다. 일 실시예로, 디스플레이 패널(10) 및 컴포넌트(70)는 하우징(미도시)에 수용될 수 있다.
디스플레이 패널(10)은 표시요소층(20), 입력감지층(40), 광학기능층(50, 도 6 참조) 및 커버 윈도우(60)를 포함할 수 있다.
표시요소층(20)은 이미지를 표시하기 위하여 빛을 방출하는 표시요소들을 포함할 수 있다. 표시요소는 발광소자를 포함할 수 있다. 일 실시예로, 발광소자는 유기 발광층을 포함하는 유기발광 다이오드일 수 있다. 다른 실시예로, 발광소자는 무기물을 포함하는 무기발광 다이오드일 수 있다. 무기발광 다이오드는 무기물 반도체 기반의 재료들을 포함하는 PN다이오드를 포함할 수 있다. 또 다른 실시예로, 발광소자는 발광층으로 양자점을 포함할 수 있다. 이하에서는 설명의 편의상, 발광소자가 유기발광 다이오드인 경우를 중심으로 설명한다.
입력감지층(40)은 외부의 입력, 예컨대 터치 이벤트에 따른 좌표정보를 획득할 수 있다. 입력감지층(40)은 감지전극 및 감지전극과 연결된 신호라인(trace line)들을 포함할 수 있다. 입력감지층(40)은 표시요소층(20) 상부에 배치될 수 있다. 입력감지층(40)은 뮤추얼 캡 방식 또는/및 셀프 캡 방식으로 외부 입력을 감지할 수 있으나 이에 제한되는 것은 아니다.
입력감지층(40)은 표시요소층(20) 상에 직접 형성되거나, 별도로 형성된 후 광학 투명 점착제와 같은 점착층을 통해 결합될 수 있다. 예컨대, 입력감지층(40)은 표시요소층(20)을 형성하는 공정 이후에 연속적으로 형성될 수 있다. 선택적 실시예에서, 입력감지층(40)과 표시요소층(20) 사이의 점착층은 생략될 수 있다. 도 2a 및 도 2b에는 입력감지층(40)이 표시요소층(20)과 광학기능층(50) 사이에 개재된 것을 도시하지만, 다른 실시예로서 입력감지층(40)은 광학기능층(50) 상부에 배치되는 것도 가능하다.
광학기능층(50)은 반사 방지층을 포함할 수 있다. 반사 방지층은 커버 윈도우(60)를 통해 외부에서 디스플레이 패널(10)을 향해 입사하는 빛(외부광)의 반사율을 감소시킬 수 있다.
일 실시예로, 도 2a에 도시된 바와 같이, 반사 방지층은 위상지연자(retarder) 및/또는 편광자(polarizer)를 구비하는 광학 플레이트(50A)를 포함할 수 있다. 위상지연자는 필름타입 또는 액정 코팅타입일 수 있고, λ/2 위상지연자 및/또는 λ/4 위상지연자를 포함할 수 있다. 편광자 역시 필름타입 또는 액정 코팅타입일 수 있다. 필름타입의 편광자는 연신형 합성수지 필름을 포함하고, 액정 코팅타입의 편광자는 소정의 배열로 배열된 액정들을 포함할 수 있다.
다른 실시예로, 도 2b에 도시된 바와 같이, 반사 방지층은 블랙매트릭스와 컬러필터들을 포함하는 필터층(50B)을 포함할 수 있다. 필터층(50B)은 베이스층(510), 베이스층(510) 상의 컬러필터(520)들, 블랙매트릭스(530), 및 오버코트층(540)을 포함할 수 있다.
컬러필터(520)들은 디스플레이 장치(1)의 화소들 각각에서 방출되는 빛의 색상을 고려하여 배열될 수 있다. 예컨대, 유기발광 다이오드에서 방출되는 빛의 색상에 따라 컬러필터(520)는 적색, 녹색, 또는 청색을 가질 수 있다. 개구영역(OA)에는 컬러필터(520) 및 블랙매트릭스(530)가 존재하지 않을 수 있다. 예컨대, 컬러필터(520) 및 블랙매트릭스(530)를 포함하는 층은 개구영역(OA)에 대응하는 홀을 포함할 수 있다. 홀에는 오버코트층(540)의 일부가 적어도 부분적으로 채워질 수 있다. 오버코트층(540)은 수지와 같은 유기물을 포함할 수 있으며, 전술한 유기물은 투명할 수 있다.
일부 실시예에서, 반사 방지층은 상쇄간섭 구조물을 포함할 수 있다. 상쇄간섭 구조물은 서로 다른 층 상에 배치된 제1반사층과 제2반사층을 포함할 수 있다. 제1반사층 및 제2반사층에서 각각 반사된 제1반사광과 제2반사광은 상쇄 간섭될 수 있고, 그에 따라 외부광 반사율이 감소될 수 있다.
광학기능층(50)은 렌즈층을 포함할 수 있다. 렌즈층은 표시요소층(20)에서 방출되는 빛의 출광 효율을 향상시키거나, 색편차를 줄일 수 있다. 렌즈층은 오목하거나 볼록한 렌즈 형상을 가지는 층을 포함하거나, 또는/및 굴절률이 서로 다른 복수의 층을 포함할 수 있다. 광학기능층(50)은 전술한 반사 방지층 및 렌즈층을 모두 포함하거나, 이들 중 어느 하나를 포함할 수 있다.
디스플레이 패널(10)은 디스플레이 장치(1)의 개구영역(OA)에 대응하는 개구(10H)를 포함할 수 있다. 이와 관련하여, 도 2a 및 도 2b는 표시요소층(20), 입력감지층(40), 및 광학기능층(50)이 각각 제1 내지 제3개구(20H, 40H, 50H)를 포함하며, 서로 중첩하는 제1 내지 제3개구(20H, 40H, 50H)가 디스플레이 패널(10)의 개구(10H)를 형성하는 것을 도시한다.
제1개구(20H)는 표시요소층(20)의 상면으로부터 하면을 관통할 수 있고, 제2개구(40H)는 입력감지층(40)의 상면으로부터 하면을 관통할 수 있으며, 제3개구(50H)는 광학기능층(50)의 상면으로부터 하면을 관통할 수 있다.
디스플레이 패널(10)의 개구(10H), 예컨대 제1 내지 제3개구(20H, 40H, 50H)들은 개구영역(OA)에 서로 중첩하도록 위치할 수 있다. 제1 내지 제3개구(20H, 40H, 50H)의 크기(또는 직경)은 서로 같거나 서로 다를 수 있다.
다른 실시예로, 표시요소층(20), 입력감지층(40), 및 광학기능층(50) 중 적어도 하나는 개구를 포함하지 않을 수 있다. 예컨대, 표시요소층(20), 입력감지층(40), 및 광학기능층(50) 중에서 선택된 어느 하나, 또는 두 개의 구성요소는 개구를 포함하지 않을 수 있다.
커버 윈도우(60)는 광학기능층(50) 상에 배치될 수 있다. 커버 윈도우(60)는 광학기능층(50)과의 사이에 개재된 투명 광학 투명 점착제(OCA, optical clear adhesive)와 같은 점착층을 통해 결합될 수 있다. 커버 윈도우(60)는 글래스재를 포함할 수 있다.
개구영역(OA)은 디스플레이 장치(1)에 다양한 기능을 부가하기 위한 컴포넌트(70)가 위치하는 일종의 컴포넌트 영역(예, 센서 영역, 카메라 영역, 스피커 영역 등)일 수 있다.
컴포넌트(70)는 전자요소를 포함할 수 있다. 예컨대, 컴포넌트(70)는 빛이나 음향을 이용하는 전자요소일 수 있다. 예컨대, 전자요소는 적외선 센서와 같이 빛을 이용하는 센서, 빛을 수광하여 이미지를 촬상하는 카메라, 빛이나 음향을 출력하고 감지하여 거리를 측정하거나 지문 등을 인식하는 센서, 빛을 출력하는 소형 램프이거나, 소리를 출력하는 스피커 등을 포함할 수 있다. 빛을 이용하는 전자요소는, 가시광, 적외선광, 자외선광 등과 같이 다양한 파장 대역의 빛을 이용할 수 있다. 개구영역(OA)은 컴포넌트(70)로부터 외부로 출력되거나 외부로부터 전자요소를 향해 진행하는 빛 또는/및 음향이 투과할 수 있는 투과영역(transmission area)에 해당할 수 있다.
한편, 도 2a 및 도 2b에 도시된 바와 같이, 커버 윈도우(60) 및 그 아래의 투명 점착제(OCA)를 포함하는 점착층은, 표시요소층(20), 입력감지층(40), 및 광학기능층(50)과 달리, 개구를 포함하지 않을 수 있다.
일부 실시예로서, 디스플레이 장치(1)가 스마트 워치나 차량용 계기판으로 이용되는 경우, 컴포넌트(70)는 시계 바늘이나 소정의 정보(예, 차량 속도 등)를 지시하는 바늘 등을 포함하는 부재일 수 있다. 이 경우, 바늘과 같은 컴포넌트(70)가 외부로 노출될 수 있도록 커버 윈도우(60)는 도 1에 도시된 것과 달리 개구영역(OA)에 위치하는 개구를 포함할 수 있다. 또는, 디스플레이 장치(1)가 스피커와 같은 컴포넌트(70)를 포함하는 경우에도 커버 윈도우(60)는 개구영역(OA)에 대응하는 개구를 포함할 수 있다.
도 3은 본 발명의 일 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 평면도이고, 도 4는 본 발명의 일 실시예에 따른 디스플레이 장치가 구비하는 어느 하나의 화소의 등가회로도이다.
도 3을 참조하면, 디스플레이 패널(10)은 개구영역(OA), 표시영역(DA), 중간영역(MA), 및 외곽영역(PA)을 포함할 수 있다. 디스플레이 패널(10)은 표시영역(DA)에 배치된 복수의 화소(P)들을 포함하며, 디스플레이 패널(10)은 각 화소(P)의 발광소자에서 방출되는 빛, 예컨대 적색, 녹색, 청색의 빛을 이용하여 이미지를 표시할 수 있다.
도 4에 도시된 바와 같이, 각 화소(P)의 발광소자는 유기발광 다이오드(OLED)를 포함할 수 있으며, 각 유기발광 다이오드(OLED)는 화소회로(PC)에 전기적으로 연결될 수 있다.
화소회로(PC)는 제1박막트랜지스터(T1), 제2박막트랜지스터(T2), 및 스토리지 커패시터(Cst)를 포함할 수 있다.
제2박막트랜지스터(T2)는 스위칭 박막트랜지스터로서, 스캔라인(SL) 및 데이터라인(DL)에 연결되며, 스캔라인(SL)으로부터 입력되는 스위칭 전압에 따라 데이터라인(DL)으로부터 입력된 데이터 전압을 제1박막트랜지스터(T1)로 전달할 수 있다. 스토리지 커패시터(Cst)는 제2박막트랜지스터(T2)와 구동전압선(PL)에 연결되며, 제2박막트랜지스터(T2)로부터 전달받은 전압과 구동전압선(PL)에 공급되는 제1전원전압(ELVDD)의 차이에 해당하는 전압을 저장할 수 있다.
제1박막트랜지스터(T1)는 구동 박막트랜지스터로서, 구동전압선(PL)과 스토리지 커패시터(Cst)에 연결되며, 스토리지 커패시터(Cst)에 저장된 전압 값에 대응하여 구동전압선(PL)으로부터 유기발광 다이오드(OLED)를 흐르는 구동 전류를 제어할 수 있다. 유기발광 다이오드(OLED)는 구동 전류에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다. 유기발광 다이오드(OLED)의 대향전극(예, 캐소드)은 제2전원전압(ELVSS)을 공급받을 수 있다.
도 4는 화소회로(PC)가 2개의 박막트랜지스터와 1개의 스토리지 커패시터를 포함하는 것을 설명하고 있으나, 본 발명은 이에 한정되지 않는다. 박막트랜지스터의 개수 및 스토리지 커패시터의 개수는 화소회로(PC)의 설계에 따라 다양하게 변형될 수 있다.
다시 도 3을 참조하면, 중간영역(MA)은 개구영역(OA)을 둘러쌀 수 있다. 중간영역(MA)은 빛을 방출하는 유기발광 다이오드와 같은 표시요소가 배치되지 않은 영역으로, 중간영역(MA)에는 개구영역(OA) 주변에 구비된 화소(P)들에 신호를 제공하는 신호라인들이 지나갈 수 있다. 예컨대, 데이터라인(DL)들 및/또는 스캔라인(SL)들은 도 3에 도시된 바와 같이 표시영역(DA)을 y방향 및/또는 x방향을 따라 가로지르되, 데이터라인(DL)들 및/또는 스캔라인(SL)들의 일 부분들은 디스플레이 패널(10)의 개구(10H)의 에지를 따라 중간영역(MA)에서 우회할 수 있다.
외곽영역(PA)에는 각 화소(P)에 스캔신호를 제공하는 스캔 드라이버(2100), 각 화소(P)에 데이터신호를 제공하는 데이터 드라이버(2200) 및 제1전원전압(ELVDD, 도 4 참조) 및 제2전원전압(ELVSS, 도 4 참조)을 제공하기 위한 제1메인 전원배선 및 제2메인 전원배선이 배치될 수 있다. 도 3에는 데이터 드라이버(2200)가 기판(100)의 일 측변에 인접하게 배치된 것을 도시하나, 다른 실시예에 따르면, 데이터 드라이버(2200)는 디스플레이 패널(10)의 일 측에 배치된 패드와 전기적으로 접속된 플렉서블 연성회로기판 상에 배치될 수 있다.
도 5는 본 발명의 일 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 평면도이다.
도 5를 참조하면, 화소(P)들이 표시영역(DA)에 배치되며, 개구영역(OA)과 표시영역(DA) 사이에는 중간영역(MA)이 위치할 수 있다. 개구영역(OA)에 인접한 화소(P)들은 평면상에서 개구영역(OA)을 중심으로 상호 이격되어 배치될 수 있다. 도 5의 평면에 도시된 것과 같이 화소(P)들은 개구영역(OA)을 중심으로 상하로 이격되어 배치되거나, 개구영역(OA)을 중심으로 좌우로 이격되어 배치될 수 있다. 앞서 도 3 및 도 4를 참조하여 설명한 바와 같이 각 화소(P)는 발광소자에서 방출되는 적색, 녹색, 청색의 빛을 이용하는 바, 도 4에 도시된 화소(P)들의 위치는 각각 발광소자들의 위치에 대응할 수 있다. 따라서, 화소(P)들이 평면상에서 개구영역(OA)을 중심으로 상호 이격되어 배치된다고 함은 발광소자들이 평면 상에서 개구영역(OA)을 중심으로 상호 이격되어 배치되는 것을 나타낼 수 있다. 예컨대, 평면상에서, 발광소자들은 개구영역(OA)을 중심으로 상하로 이격되어 배치되거나, 개구영역(OA)을 중심으로 좌우로 이격되어 배치될 수 있다.
각 화소(P)의 발광소자에 연결된 화소회로로 신호를 공급하는 신호라인들 중 개구영역(OA)과 인접한 신호라인들은 개구영역(OA)을 우회할 수 있다. 표시영역(DA)을 지나는 데이터라인들 중 일부 데이터라인(DL)은, 개구영역(OA)을 사이에 두고 위와 아래에 각각 배치된 화소(P)들에 데이터신호를 제공하도록 ±y방향으로 연장되되, 중간영역(MA)에서 개구영역(OA) 및/또는 개구(10H)의 에지를 따라 우회할 수 있다. 표시영역(DA)을 지나는 스캔라인들 중 일부 스캔라인(SL)은, 개구영역(OA)을 사이에 두고 좌우에 각각 배치된 화소(P)들에 스캔신호를 제공하도록 ±x방향으로 연장되되, 중간영역(MA)에서 개구영역(OA) 및/또는 개구(10H)의 에지를 따라 우회할 있다.
도 5에는 스캔라인(SL)이 중간영역(MA)에서 개구영역(OA)을 우회하는 것을 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 다른 실시예로서, 스캔라인(SL)은 개구영역(OA)을 중심으로 분리 또는 단절될 수 있으며, 개구영역(OA)을 중심으로 좌측에 배치된 스캔라인(SL)은 도 3에 도시된 바와 같이 표시영역(DA)을 중심으로 좌측에 배치된 스캔 드라이버(2100)로부터 신호를 전달받을 수 있고, 개구영역(OA)을 중심으로 우측에 배치된 스캔라인(SL)은 도 3에 도시되지 않았으나 표시영역(DA)의 중심으로 스캔 드라이버(2100)의 반대편에 배치된 추가 스캔 드라이버로부터 신호를 전달받을 수 있다.
중간영역(MA)에는 단절부(600)들이 배치될 수 있다. 단절부(600)들은 개구영역(OA)을 통해 수분이 유입되어 발광소자를 손상시키는 것을 방지하는 역할을 할 수 있다. 구체적으로, 단절부(600)들은 기판(100, 도 6 참조) 상에 형성된 층들 중 수분의 이동 경로가 될 수 있는 층을 단절(또는 분리)시킴으로써, 수분이 표시영역(DA)으로 침투하는 것을 방지하는 역할을 할 수 있다. 예컨대, 단절부(600)들은 후술하는 중간층(222, 도 6 참조)이 포함하는 유기물층의 적어도 일부 및/또는 대향전극(223, 도 6 참조)을 단절시킬 수 있다.
단절부(600)들은 개구영역(OA)을 전체적으로 둘러싸도록 배치될 수 있다. 예컨대, 단절부(600)들은 중간영역(MA)에서 고리 형상으로 배치될 수 있다. 또한, 단절부(600)들 각각은 상호 이격될 수 있다. 도 5에서는 두 개의 단절부(600)들을 도시하였으나 이에 제한되는 것은 아니고, 디스플레이 장치는 하나의 단절부(600)를 구비하거나, 세 개 이상의 단절부(600)들을 구비하는 것도 가능하다.
도 6은 본 발명의 일 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 단면도이고, 도 7은 본 발명의 다른 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 단면도이다.
도 6에 도시된 바와 같이, 본 발명의 일 실시예에 따른 디스플레이 장치는 디스플레이 패널(10), 디스플레이 패널(10) 상에 위치하는 입력감지층(40) 및 입력감지층(40) 상에 위치하는 광학기능층(50)을 구비할 수 있다. 디스플레이 패널(10)은 기판(100), 기판(100) 상에 위치하는 표시층(200) 및 표시층(200) 상에 위치하는 봉지층(300)을 포함할 수 있다. 디스플레이 패널(10)은 개구영역(OA)에 대응하는 개구(10H)를 포함할 수 있다. 개구(10H)는 기판(100), 표시층(200) 및 봉지층(300)을 관통하도록 형성될 수 있다.
기판(100)은 글라스, 금속 또는 고분자 수지를 포함할 수 있다. 만일 기판(100)이 플렉서블 또는 벤더블 특성을 갖는다면, 기판(100)은 예컨대 폴리에테르술폰(polyethersulphone), 폴리아크릴레이트(polyacrylate), 폴리에테르 이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate)와 같은 고분자 수지를 포함할 수 있다. 물론 기판(100)은 각각 이와 같은 고분자 수지를 포함하는 두 개의 층들과 그 층들 사이에 개재된 (실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드 등의) 무기물을 포함하는 배리어층을 포함하는 다층구조를 가질 수도 있는 등, 다양한 변형이 가능하다.
기판(100) 상에는 불순물이 박막트랜지스터(TFT)의 반도체층(Act)으로 침투하는 것을 방지하기 위해 형성된 버퍼층(201)이 형성될 수 있다. 버퍼층(201)은 실리콘나이트라이드, 실리콘옥시나이트라이드 및 실리콘옥사이드와 같은 무기 절연물을 포함할 수 있으며, 전술한 무기 절연물을 포함하는 단층 또는 다층일 수 있다.
버퍼층(201) 상에는 화소회로(PC)가 배치될 수 있다. 화소회로(PC)는 박막트랜지스터(TFT) 및 스토리지 커패시터(Cst)를 포함할 수 있다. 박막트랜지스터(TFT)는 반도체층(Act), 게이트전극(GE), 소스전극(SE) 및 드레인전극(DE)을 포함할 수 있다. 한편, 도 6의 박막트랜지스터(TFT)는 게이트전극(GE)이 게이트 절연층(203)을 가운데 두고 반도체층(Act) 상에 배치된 탑 게이트 타입이지만 이에 제한되는 것은 아니다. 예컨대, 박막트랜지스터(TFT)는 바텀 게이트 타입일 수 있다.
반도체층(Act)은 폴리 실리콘을 포함할 수 있다. 또는, 반도체층(Act)은 비정질(amorphous) 실리콘을 포함하거나, 산화물 반도체를 포함하거나, 유기 반도체 등을 포함할 수 있다. 게이트전극(GE)은 저저항 금속 물질을 포함할 수 있다. 게이트전극(GE)은 몰리브데넘(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다.
반도체층(Act)과 게이트전극(GE) 사이의 게이트 절연층(203)은 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드, 알루미늄옥사이드, 티타늄옥사이드, 탄탈륨옥사이드, 및 하프늄옥사이드 등과 같은 무기 절연물을 포함할 수 있다. 게이트 절연층(203)은 전술한 물질을 포함하는 단층 또는 다층일 수 있다.
소스전극(SE) 및 드레인전극(DE)은 전도성이 좋은 재료를 포함할 수 있다. 소스전극(SE) 및 드레인전극(DE)은 몰리브데넘(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 실시예로, 소스전극(SE) 및 드레인전극(DE) 각각은 순차로 적층된 제1-1금속층(m1-1), 제1-2금속층(m1-2) 및 제1-3금속층(m1-3)을 포함할 수 있다. 예컨대, 제1-1금속층(m1-1)은 티타늄을 포함하고, 제1-2금속층(m1-2)은 알루미늄을 포함하고, 제1-3금속층(m1-3)은 티타늄을 포함할 수 있다. 즉, 소스전극(SE) 및 드레인전극(DE) 각각은 순차로 적층된 티타늄층, 알루미늄층 및 티타늄층(Ti/Al/Ti)의 다층 구조를 가질 수 있다.
스토리지 커패시터(Cst)는 제1층간 절연층(205)을 사이에 두고 중첩하는 하부 전극(CE1)과 상부 전극(CE2)을 포함할 수 있다. 스토리지 커패시터(Cst)는 박막트랜지스터(TFT)와 중첩될 수 있다. 이와 관련하여, 도 6은 박막트랜지스터(TFT)의 게이트전극(GE)이 스토리지 커패시터(Cst)의 하부 전극(CE1)인 것을 도시하고 있다. 다른 실시예로서, 스토리지 커패시터(Cst)는 박막트랜지스터(TFT)와 중첩하지 않을 수 있다. 스토리지 커패시터(Cst)는 제2층간 절연층(207)으로 커버될 수 있다. 스토리지 커패시터(Cst)의 상부 전극(CE2)은 몰리브데넘(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층일 수 있다.
제1층간 절연층(205) 및/또는 제2층간 절연층(207)은 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드, 알루미늄옥사이드, 티타늄옥사이드, 탄탈륨옥사이드, 하프늄옥사이드 등과 같은 무기 절연물을 포함할 수 있다. 제1층간 절연층(205) 및 제2층간 절연층(207)은 전술한 물질을 포함하는 단층 또는 다층일 수 있다.
박막트랜지스터(TFT) 및 스토리지 커패시터(Cst)를 포함하는 화소회로(PC)는 제1유기절연층(209)으로 커버될 수 있다. 제1유기절연층(209)은 상면이 대략 편평한 면을 포함할 수 있다.
화소회로(PC)는 화소전극(221)과 전기적으로 연결될 수 있다. 예를 들어, 도 6에 도시된 바와 같이 박막트랜지스터(TFT)와 화소전극(221) 사이에는 콘택메탈층(CM)이 개재될 수 있다. 콘택메탈층(CM)은 제1유기절연층(209)에 형성된 콘택홀을 통해 박막트랜지스터(TFT)와 접속할 수 있으며, 화소전극(221)은 콘택메탈층(CM) 상의 제2유기절연층(211)에 형성된 콘택홀을 통해 콘택메탈층(CM)에 접속할 수 있다. 콘택메탈층(CM)은 몰리브데넘(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 실시예로, 콘택메탈층(CM)은 순차로 적층된 제2-1금속층(m2-1), 제2-2금속층(m2-2) 및 제2-3금속층(m2-3)을 포함할 수 있다. 예컨대, 제2-1금속층(m2-1)은 티타늄을 포함하고, 제2-2금속층(m2-2)은 알루미늄을 포함하고, 제2-3금속층(m2-3)은 티타늄을 포함할 수 있다. 즉, 콘택메탈층(CM)은 순차로 적층된 티타늄층, 알루미늄층 및 티타늄층(Ti/Al/Ti)의 다층 구조를 가질 수 있다.
제1유기절연층(209) 및/또는 제2유기절연층(211)은 Polystylene(PS) 또는 Polymethylmethacrylate(PMMA) 등과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자, 및 이들의 블렌드와 같은 유기 절연물을 포함할 수 있다. 일 실시예로, 제1유기절연층(209) 및/또는 제2유기절연층(211)은 폴리이미드를 포함할 수 있다.
화소전극(221)은 제2유기절연층(211) 상에 형성될 수 있다. 화소전극(221)은 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In2O3: indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide) 또는 알루미늄징크옥사이드(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다. 또한, 화소전극(221)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr) 또는 이들의 화합물을 포함하는 반사막을 포함할 수 있다. 일 실시예로, 화소전극(221)은 순차로 적층된 제1전극층(e1), 제2전극층(e2) 및 제3전극층(e3)을 포함할 수 있다. 예컨대, 제1전극층(e1)은 ITO를 포함하고, 제2전극층(e2)은 은(Ag)을 포함하고, 제3전극층(e3)은 ITO를 포함할 수 있다. 즉, 화소전극(221)은 순차로 적층된 ITO층, Ag층 및 ITO층(ITO/Ag/ITO)의 다층 구조로 형성될 수 있다.
화소전극(221) 상에는 화소정의막(215)이 형성될 수 있다. 화소정의막(215)은 화소전극(221)의 상면을 노출하는 개구를 포함하되, 화소전극(221)의 가장자리를 커버할 수 있다. 화소정의막(215)은 유기 절연물을 포함할 수 있다. 또는, 화소정의막(215)은 실리콘나이트라이드나 실리콘옥시나이트라이드, 또는 실리콘옥사이드와 같은 무기 절연물을 포함할 수 있다. 또는, 화소정의막(215)은 유기절연물 및 무기절연물을 포함할 수 있다.
중간층(222)은 발광층(222b)을 포함한다. 중간층(222)은 발광층(222b)의 아래에 배치된 제1기능층(222a) 및/또는 발광층(222b)의 위에 배치된 제2기능층(222c)을 포함할 수 있다. 발광층(222b)은 소정의 색상의 빛을 방출하는 고분자 또는 저분자 유기물을 포함할 수 있다.
제1기능층(222a)은 단층 또는 다층일 수 있다. 예를 들어 제1기능층(222a)이 고분자 물질로 형성되는 경우, 제1기능층(222a)은 단층구조인 홀 수송층(HTL: Hole Transport Layer)으로서, 폴리에틸렌 디히드록시티오펜(PEDOT: poly-(3,4)-ethylene-dihydroxy thiophene)이나 폴리아닐린(PANI: polyaniline)으로 형성할 수 있다. 제1기능층(222a)이 저분자 물질로 형성되는 경우, 제1기능층(222a)은 홀 주입층(HIL: Hole Injection Layer)과 홀 수송층(HTL)을 포함할 수 있다.
제2기능층(222c)은 선택적(optional)이다. 예를 들어, 제1기능층(222a)과 발광층(222b)을 고분자 물질로 형성하는 경우, 제2기능층(222c)을 형성하는 것이 바람직하다. 제2기능층(222c)은 단층 또는 다층일 수 있다. 제2기능층(222c)은 전자 수송층(ETL: Electron Transport Layer) 및/또는 전자 주입층(EIL: Electron Injection Layer)을 포함할 수 있다.
중간층(222) 중 발광층(222b)은 표시영역(DA)에서 각 화소마다 배치될 수 있다. 발광층(222b)은 화소전극(221)과 대응하도록 패터닝될 수 있다. 발광층(222b)과 달리, 중간층(222) 중 제1기능층(222a) 및/또는 제2기능층(222c)은 표시영역(DA)뿐만 아니라 중간영역(MA)에도 위치하며 기판(100) 상에 일체로 형성될 수 있다.
대향전극(223)은 일함수가 낮은 도전성 물질로 이루어질 수 있다. 예를 들어, 대향전극(223)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 합금 등을 포함하는 (반)투명층을 포함할 수 있다. 또는, 대향전극(223)은 전술한 물질을 포함하는 (반)투명층 상에 ITO, IZO, ZnO 또는 In2O3과 같은 층을 더 포함할 수 있다. 대향전극(223)은 표시영역(DA)뿐만 아니라 중간영역(MA) 상에도 일체로 형성될 수 있다. 제1기능층(222a), 제2기능층(222c), 및 대향전극(223)은 열 증착법에 의해 형성될 수 있다.
대향전극(223) 상에는 캐핑층(230)이 위치할 수 있다. 캐핑층(230)은 LiF층을 포함할 수 있으며, 열 증착법에 의해 형성될 수 있다. 선택적 실시예에서 캐핑층(230)은 생략될 수 있다.
중간층(222) 및/또는 대향전극(223)은 표시영역(DA)으로부터 중간영역(MA)까지 연장될 수 있다. 즉, 중간층(222) 및/또는 대향전극(223)은 표시영역(DA) 및 중간영역(MA)의 전면에 걸쳐서 배치될 수 있다. 이러한 중간층(222) 및/또는 대향전극(223)은 후술하는 단절부(600)의 적어도 일 점에서 단절될 수 있다. 이에 대한 상세한 설명은 후술한다.
화소정의막(215) 상에는 스페이서(217)가 형성될 수 있다. 스페이서(217)는 폴리이미드와 같은 유기 절연물을 포함할 수 있다. 또는, 스페이서(217)는 무기 절연물을 포함하거나, 유기절연물 및 무기절연물을 포함할 수 있다.
스페이서(217)는 화소정의막(215)과 다른 물질을 포함하거나, 화소정의막(215)과 동일한 물질을 포함할 수 있다. 일 실시예로서, 화소정의막(215) 및 스페이서(217)는 폴리이미드를 포함할 수 있다. 화소정의막(215)과 스페이서(217)는 하프톤 마스크를 이용한 마스크 공정에서 함께 형성될 수 있다.
유기발광 다이오드(OLED)는 봉지층(300)으로 커버될 수 있다. 봉지층(300)은 적어도 하나의 유기봉지층 및 적어도 하나의 무기봉지층을 포함할 수 있으며, 도 6은 봉지층(300)이 제1 및 제2무기봉지층(310, 330) 및 이들 사이에 개재된 유기봉지층(320)을 포함하는 것을 도시한다. 다른 실시예에서 유기봉지층의 개수와 무기봉지층의 개수 및 적층 순서는 변경될 수 있다.
제1무기봉지층(310) 및 제2무기봉지층(330)은 알루미늄옥사이드, 티타늄옥사이드, 탄탈륨옥사이드, 하프늄옥사이드, 징크옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드 중 하나 이상의 무기물을 포함할 수 있다. 제1무기봉지층(310) 및 제2무기봉지층(330)은 전술한 물질을 포함하는 단일 층 또는 다층일 수 있다. 유기봉지층(320)은 폴리머(polymer)계열의 물질을 포함할 수 있다. 폴리머 계열의 소재로는 폴리메틸메타크릴레이트, 폴리아크릴산과 같은 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다. 일 실시예로, 유기봉지층(320)은 아크릴레이트 폴리머(acrylate polymer)를 포함할 수 있다.
제1무기봉지층(310) 및 제2무기봉지층(330)의 물질은 서로 다를 수 있다. 예를 들어, 제1무기봉지층(310)은 실리콘옥시나이트라이드를 포함하고, 제2무기봉지층(330)은 실리콘나이트라이드를 포함할 수 있다. 제1무기봉지층(310) 및 제2무기봉지층(330)의 두께는 서로 다를 수 있다. 제1무기봉지층(310)의 두께가 제2무기봉지층(330)의 두께 보다 클 수 있다. 또는, 제2무기봉지층(330)의 두께가 제1무기봉지층(310)의 두께 보다 크거나, 제1무기봉지층(310) 및 제2무기봉지층(330)의 두께는 서로 동일할 수 있다.
도 6의 중간영역(MA)을 참조하면, 하나 이상의 단절부(600)가 중간영역(MA)에 배치될 수 있다. 중간층(222) 및 대향전극(223)은 단절부(600)의 적어도 일 점에서 단절(또는 분리)될 수 있다. 예컨대, 제1기능층(222a), 제2기능층(222c) 및/또는 대향전극(223)은 단절부(600)에 의해 단절될 수 있다. 단절부(600)에 대한 상세한 설명은 도 8a 내지 도 12를 참조하여 후술한다.
중간영역(MA)에는 격벽(PW)이 위치할 수 있다. 격벽(PW)은 순차적으로 적층된 복수의 격벽층을 포함할 수 있다. 일 실시예로, 도 6에 도시된 바와 같이, 격벽(PW)은 제1격벽층(PW1), 제2격벽층(PW2) 및 제3격벽층(PW3)을 포함할 수 있다. 제1격벽층(PW1)은 제1유기절연층(209)과 동일한 물질을 포함하며 동일한 층구조를 가질 수 있고, 제2격벽층(PW2)은 제2유기절연층(211)과 동일한 물질을 포함하며 동일한 층구조를 가질 수 있으며, 제3격벽층(PW3)은 화소정의막(215) 및/또는 스페이서(217)와 동일한 물질을 포함하며 동일한 층구조를 가질 수 있다.
격벽(PW)은 단절부(600)와 이격될 수 있다. 또한, 격벽(PW)은 앞서 도 5를 참조하여 설명한 단절부(600)와 마찬가지로 개구영역(OA)을 전체적으로 둘러쌀 수 있다.
봉지층(300)은 중간영역(MA)에도 위치할 수 있다. 제1무기봉지층(310) 및 제2무기봉지층(330)은 전술한 제1기능층(222a), 제2기능층(222c), 대향전극(223) 및/또는 캐핑층보다 스텝 커버리지가 상대적으로 우수할 수 있다. 제1무기봉지층(310) 및 제2무기봉지층(330)은 도 6에 도시된 바와 같이 연속적으로 형성될 수 있다. 예를 들어, 제1무기봉지층(310) 및 제2무기봉지층(330)은 단절부(600)의 형상에 따라 단절부(600)의 측면 및/또는 상면을 연속적으로 그리고 전체적으로 커버할 수 있다. 이러한 제1무기봉지층(310) 및 제2무기봉지층(330)은 화학기상증착법에 의해 형성될 수 있다.
디스플레이 패널(10) 상부에는 입력감지층(40)이 위치할 수 있다.
입력감지층(40)은 순차로 적층된 제1절연층(410), 제2절연층(420), 제3절연층(440) 및 제4절연층(460)을 포함할 수 있다. 또한, 입력감지층(40)은 제2절연층(420)과 제3절연층(440) 사이의 제1도전층(430) 및 제3절연층(440) 및 제4절연층(460) 사이의 제2도전층(450)을 포함할 수 있다. 제1도전층(430) 및/또는 제2도전층(450)은 터치 입력을 센싱하기 위한 터치전극들 및 터치전극들에 연결된 트레이스라인들을 포함할 수 있다.
제1절연층(410), 제2절연층(420), 제3절연층(440) 및 제4절연층(460)은 표시영역(DA) 및 중간영역(MA)에 위치하도록 일체로 형성될 수 있다. 이러한 제1절연층(410), 제2절연층(420) 및 제3절연층(440)은 실리콘옥사이드, 실리콘나이트라이드 또는 실리콘옥시나이트라이드와 같은 무기절연물을 포함할 수 있고, 제4절연층(460)은 유기절연물을 포함할 수 있다. 예를 들어, 제4절연층(460)은 유기절연물은 포토레지스트(네거티브 또는 포지티브)이거나 폴리머(polymer) 계열의 유기물 등을 포함할 수 있다.
제1도전층(430) 및/또는 제2도전층(450)은 금속 또는 투명한 도전성 산화물(TCO)을 포함할 수 있다. 일부 실시예에서, 제1도전층(430) 및/또는 제2도전층(450)은 몰리브데넘(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있다.
평탄화층(415)은 유기절연층일 수 있다. 평탄화층(415)은 폴리머 계열의 물질을 포함할 수 있다. 예를 들어, 평탄화층(415)은 실리콘계 수지, 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다. 평탄화층(415)은 유기봉지층(320)과 다른 물질을 포함할 수 있다.
유기봉지층(320)은 격벽(PW)의 일측에 위치하며, 중간영역(MA) 중 유기봉지층(320)으로 커버되지 않는 영역은 평탄화층(415)으로 커버될 수 있다. 유기봉지층(320)의 일부분은 평탄화층(415)과 중첩할 수 있다. 평탄화층(415)은 중간영역(MA)에서 유기봉지층(320)으로 커버되지 않는 영역에 위치함으로써, 개구(10H) 주변에서 디스플레이 패널(10)의 편평도를 증가시킬 수 있다. 이에 따라 디스플레이 패널(10) 상의 입력감지층(40) 및/또는 광학기능층(50)이 박리되는 등의 문제를 방지할 수 있다.
평탄화층(415)은 중간영역(MA)에서 단절부(600)들의 상부를 평탄화층(415)은 중간영역(MA)에서 제2무기봉지층(330), 제1절연층(410), 제2절연층(420), 제3절연층(440) 및 제4절연층(460) 중 어느 두 절연층 사이에 개재될 수 있다.
일 실시예로, 도 6에 도시된 바와 같이, 평탄화층(415)은 중간영역(MA)에서 제1절연층(410)과 제2절연층(420) 사이에 개재될 수 있다. 이 경우, 서로 중첩하는 유기봉지층(320)과 평탄화층(415) 사이에는 제2무기봉지층(330) 및 제1절연층(410)이 개재될 수 있다.
다른 실시예로, 도 7에 도시된 바와 같이, 평탄화층(415)은 중간영역(MA)에서 제3절연층(440)과 제4절연층(460) 사이에 개재될 수 있다. 이 경우, 제1 내지 제3절연층(410, 420, 440)은 단절부(600)들을 커버하는 봉지층(300)의 상면을 덮을 수 있다.
도 8a는 본 발명의 일 실시예에 따른 단절부의 일부를 개략적으로 도시하는 단면도이고, 도 8b는 본 발명의 다른 실시예에 따른 단절부의 일부를 개략적으로 도시하는 단면도이다. 참고로 도 8a 내지 도 12는 도 6의 A 부분을 확대한 단절부(600)의 단면도들에 대응할 수 있다.
단절부(600)는 각각 복수개의 서브층들이 적층된 하나 이상의 적층구조를 가질 수 있다. 일 실시예로, 도 8a에 도시된 바와 같이, 단절부(600)는 제1-1서브층(611), 제1-2서브층(612) 및 제1-3서브층(613)이 순차로 적층된 제1적층구조(610)와, 제2-1서브층(621), 제2-2서브층(622) 및 제2-3서브층(623)이 순차로 적층된 제2적층구조(620)를 가질 수 있다.
적층구조들 각각은 단절부(600)를 덮는 중간층(222) 및/또는 대향전극(223)의 일부를 단절시킬 수 형상을 갖는다. 구체적으로, 적층구조들 각각은 개구영역(OA) 방향의 측면과 개구영역(OA)과 반대 방향의 측면에 형성된 오목부들을 가질 수 있다.
도 8a 및 도 8b를 참조하면, 제1적층구조(610)는 제1-2서브층(612)이 제1-2서브층(612)의 중심을 향해 함몰되어 형성된 제1오목부를 가질 수 있다. 제1-1서브층(611) 및 제1-3서브층(613)은 개구영역(OA) 방향 및 개구영역(OA) 반대 방향으로 제1-2서브층(612)보다 더 돌출되어 팁을 형성할 수 있다. 이 경우, 제1-2서브층(612)의 너비는 제1-1서브층(611)의 너비 및 제1-3서브층(613)의 너비보다 좁을 수 있다. 마찬가지로 제2적층구조(620)는 상기 제2-2서브층(622)이 제2-2서브층(622)의 중심을 향해 함몰되어 형성된 제2오목부를 가질 수 있다. 제2-1서브층(621) 및 제2-3서브층(623)은 개구영역(OA) 방향 및 개구영역(OA) 반대 방향으로 제2-2서브층(622)보다 더 돌출되어 팁을 형성할 수 있다. 이 경우, 제2-2서브층(622)의 너비는 제2-1서브층(621)의 너비 및 제2-3서브층(623)의 너비보다 좁을 수 있다.
단절부(600)는 식각, 예를 들어 등방성 식각 공정을 통해 형성될 수 있는데, 서브층들 간의 식각비에 따라 오목부들이 형성될 수 있다. 예컨대, 제1적층구조(610)의 제1-2서브층(612)은 제1-1서브층(611) 및 제1-3서브층(613)보다 식각 속도(etch rate)가 빠른 물질을 포함하여, 상대적으로 더 많이 식각되어 제1-2서브층(612)의 중심 방향으로 함몰될 수 있다. 마찬가지로 제2적층구조(620)의 제2-2서브층(622)은 제2-1서브층(621) 및 제2-3서브층(623)보다 식각 속도가 빠른 물질을 포함하여, 상대적으로 더 많이 식각되어 제2-2서브층(622)의 중심 방향으로 함몰될 수 있다.
식각 속도가 상대적으로 빠른 물질을 포함하는 서브층들은 후속 공정에서 노출되어 추가로 식각될 수 있다. 예컨대, 제1적층구조(610)의 제1-2서브층(612)은 식각 속도가 상대적으로 빠른 물질로서 알루미늄(Al)을 포함하고, 제1적층구조(610)의 제1-1서브층(611) 및 제1-3서브층(613)은 식각 속도가 상대적으로 느린 물질로서 티타늄(Ti)을 포함할 수 있다. 이 경우, 후속 공정 중 화소전극(221)을 패터닝하는 에칭 공정에서, 알루미늄(Al)을 포함하는 제1-2서브층(612)은 추가로 식각되는 반면, 티타늄(Ti)을 포함하는 제1-1서브층(611) 및 제1-3서브층(613)은 추가로 식각되지 않을 수 있다. 이에 따라 제1-2서브층(612)은 제1-2서브층(612)의 중심 방향으로 더 함몰된 형상을 가질 수 있다. 이러한 서브층들 간의 식각 속도 차이로 인해 후속 공정에 노출된 서브층들이 차등적으로 추가 식각되는 현상은 제2적층구조(620) 및 제3적층구조(630, 도 10 참조)에도 동일하게 적용될 수 있다.
일 실시예로, 제1적층구조(610)는 전술한 소스전극(SE) 및 드레인전극(DE)과 동일한 물질을 포함하며 동일한 층구조를 가질 수 있다. 예컨대, 소스전극(SE) 및 드레인전극(DE) 각각이 순차로 적층된 제1-1금속층(m1-1), 제1-2금속층(m1-2) 및 제1-3금속층(m1-3)을 포함하는 경우, 제1-1서브층(611)은 제1-1금속층(m1-1)과 동일한 물질을 포함하며 동일한 층구조를 갖고, 제1-2서브층(612)은 제1-2금속층(m1-2)과 동일한 물질을 포함하며 동일한 층구조를 갖고, 제1-3서브층(613)은 제1-3금속층(m1-3)과 동일한 물질을 포함하며 동일한 층구조를 가질 수 있다. 예컨대, 제1-1서브층(611)은 티타늄(Ti)을 포함하고, 제1-2서브층(612)은 알루미늄(Al)을 포함하고, 제1-3서브층(613)은 티타늄(Ti)을 포함할 수 있다.
또한, 제2적층구조(620)는 전술한 콘택메탈층(CM)과 동일한 물질을 포함하며 동일한 층구조를 가질 수 있다. 예컨대, 콘택메탈층(CM)이 순차로 적층된 제2-1금속층(m2-1), 제2-2금속층(m2-2) 및 제2-3금속층(m2-3)을 포함하는 경우, 제2-1서브층(621)은 제2-1금속층(m2-1)과 동일한 물질을 포함하며 동일한 층구조를 갖고, 제2-2서브층(622)은 제2-2금속층(m2-2)과 동일한 물질을 포함하며 동일한 층구조를 갖고, 제2-3서브층(623)은 제2-3금속층(m2-3)과 동일한 물질을 포함하며 동일한 층구조를 가질 수 있다. 예컨대, 제2-1서브층(621)은 티타늄(Ti)을 포함하고, 제2-2서브층(622)은 알루미늄(Al)을 포함하고, 제2-3서브층(623)은 티타늄(Ti)을 포함할 수 있다.
한편, 도 8a 및 도 8b에는 서로 접촉하는 제1-3서브층(613)과 제2-1서브층(621)의 경계가 명확한 것으로 도시되어 있으나, 이에 제한되는 것은 아니다. 예컨대, 서로 접촉하는 제1-3서브층(613)과 제2-1서브층(621)이 동일한 물질을 포함하는 경우, 두 층들 사이의 경계가 불분명하거나, 두 층들이 일체로 형성되는 것도 가능하다.
전술한 구조를 갖는 단절부(600)는 중간층(222) 및 대향전극(223)을 형성하는 공정 전에 형성될 수 있다. 기판(100) 상에 형성된 층들 중 유기물을 포함하는 층은 수분이 진행하는 경로가 될 수 있다. 예를 들어, 도 6에 도시된 바와 같이 디스플레이 패널(10)이 개구(10H)를 포함하는 경우, 기판(100)의 상면과 나란한 방향을 따라 수분이 진행할 수 있으나, 본 발명의 실시예들에 따르면 단절부(600)에 의해 유기물층, 예를 들어 제1기능층(222a) 및/또는 제2기능층(222c)이 단절되거나 분리될 수 있다. 제1기능층(222a) 및/또는 제2기능층(222c)은 열증착법에 의해 형성될 수 있으며, 제1기능층(222a) 및/또는 제2기능층(222c)의 증착시 팁(251) 구조에 의해 제1기능층(222a) 및/또는 제2기능층(222c)은 불연속적으로 형성될 수 있다. 유사하게, 대향전극(223) 및/또는 캐핑층의 LiF층도 열증착법에 형성될 수 있으며, 단절부(600)에 의해 불연속적으로 형성될 수 있다.
일 실시예로, 도 8a에 도시된 바와 같이, 스텝 커버리지가 좋지 않은 층들은 오목부들의 내측에 가까워질수록 두께가 얇아지고, 오목부들 중 적어도 하나의 오목부의 내측에서 단절될 수 있다. 예컨대, 적층구조를 덮으며 연장되는 중간층(222) 및/또는 대향전극(223) 등은 제1무기봉지층(310)과 제2무기봉지층(330)과 대비하여 스텝 커버리지가 좋지 않으므로, 오목부들의 내측에 가까워질수록 두께가 얇아지고, 오목부들 중 적어도 하나의 오목부의 내측에서 단절되어 불연속적으로 형성될 수 있다. 예컨대, 중간층(222) 및/또는 대향전극(223) 제1적층구조(610)의 제1오목부의 내측 또는 제2적층구조(620)의 제2오목부의 내측에 가까워질수록 두께가 얇아지다가 단절될 수 있다. 한편, 상대적으로 스텝 커버리지가 우수한 제1무기봉지층(310), 제2무기봉지층(330) 및 제1절연층(410)은 단절부(600)의 형상을 따라 연속적으로 형성될 수 있다.
다른 실시예로, 도 8b에 도시된 바와 같이, 중간층(222) 및/또는 대향전극(223)은 오목부의 상부 및 하부에 형성된 팁에 의해 단절될 수 있다. 예컨대, 도 8b를 참조하면, 중간층(222)과 대향전극(223)은 단절부(600)의 상면인 제2-3서브층(623)의 상면을 덮고, 제2-3서브층(623)의 양 끝단의 팁에 의해 단절되어 불연속적으로 형성될 수 있다. 한편, 상대적으로 스텝 커버리지가 우수한 제1무기봉지층(310), 제2무기봉지층(330) 및 제1절연층(410)은 단절부(600)의 형상을 따라 연속적으로 형성될 수 있다.
이하 후술하는 도 9 내지 도 12는 도 8a와 같이 스텝 커버리지가 좋지 않은 층들이 오목부들의 내측에 가까워질수록 두께가 얇아지다가 오목부들 중 적어도 하나의 오목부의 내측에서 단절되는 경우를 기반으로 도시되어 있으나, 후술하는 구조들에서도 단절부(600)를 덮는 층들이 도 8b와 같이 형성되는 것도 가능하다.
도 9는 본 발명의 또 다른 실시예에 따른 단절부의 일부를 개략적으로 도시하는 단면도이다. 도 9는 도 8a와 비교하여 적층구조들 간의 너비 관계만 차이가 있다.
전술한 도 8a의 실시예에서는 제1적층구조(610)의 너비(w1)와 제2적층구조(620)의 너비(w2)가 동일하지만 본 발명은 이에 제한되지 않는다. 여기서 제1적층구조(610)의 너비(w1)는 제1-1서브층(611)의 상면 및 제1-3서브층(613)의 상면의 너비를 의미하고, 제2적층구조(620)의 너비(w2)는 제2-1서브층(621)의 상면 및 제2-3서브층(623)의 상면의 너비를 의미할 수 있다. 예컨대, 도 9에 도시된 실시예와 같이 제2적층구조(620)의 너비(w2)는 제1적층구조(610)의 너비(w1)보다 좁을 수 있다. 또한, 도 9에 도시된 바와 달리, 제2적층구조(620)의 너비(w2)가 제1적층구조(610)의 너비(w1)보다 넓게 형성되는 것도 가능하다.
도 10 내지 도 12는 본 발명의 실시예들에 따른 단절부의 일부를 개략적으로 도시하는 단면도들이다. 구체적으로, 도 10 내지 도 12는 제3적층구조(630)를 더 구비하는 단절부(600)의 일부를 개략적으로 도시하는 단면도들이다.
도 10 내지 도 12에 도시된 바와 같이, 단절부(600)는 기판(100, 도 6 참조) 상부에 위치하는 제1적층구조(610), 제1적층구조(610) 상에 위치하는 제2적층구조(620), 제2적층구조(620) 상에 위치하는 제3적층구조(630)를 구비할 수 있다. 제3적층구조(630)는 순차로 적층된 제3-1서브층(631), 제3-2서브층(632) 및 제3-3서브층(633)을 가질 수 있다.
제3적층구조(630)는 전술한 제1적층구조(610) 및 제2적층구조(620)와 유사하게 제3-2서브층(632)이 제3-2서브층(632)의 중심을 향해 함몰되어 형성된 제3오목부를 가질 수 있다. 제3오목부의 구조적 특징 및 효과는 전술한 제1적층구조(610)의 제1오목부 및 제2적층구조(620)의 제2오목부에 대한 설명으로 대체한다.
본 실시예에 의하면, 중간층(222) 및/또는 대향전극(223)은 제1적층구조(610)의 제1오목부의 내측, 제2적층구조(620)의 제2오목부의 내측 또는 제3적층구조(630)의 제3오목부의 내측에 가까워질수록 두께가 얇아지다가 단절될 수 있다. 이와 같이 단절부(600)가 제3적층구조(630)를 더 구비함에 따라 오목부들의 개수가 증가하여 중간층(222) 및/또는 대향전극(223)이 보다 효과적으로 단절될 수 있다.
일 실시예로, 제3적층구조(630)는 전술한 화소전극(221)과 동일한 물질을 포함하며 동일한 층구조를 가질 수 있다. 예컨대, 화소전극(221)이 순차로 적층된 제1전극층(e1), 제2전극층(e2) 및 제3전극층(e3)을 포함하는 경우, 제3-1서브층(631)은 제1전극층(e1)과 동일한 물질을 포함하며 동일한 층구조를 갖고, 제3-2서브층(632)은 제2전극층(e2)과 동일한 물질을 포함하며 동일한 층구조를 갖고, 제3-3서브층(633)은 제3전극층(e3)과 동일한 물질을 포함하며 동일한 층구조를 가질 수 있다. 예컨대, 제3-1서브층(631)은 ITO을 포함하고, 제3-2서브층(632)은 은(Ag)을 포함하고, 제3-3서브층(633)은 ITO을 포함할 수 있다.
한편, 도 10에 도시된 바와 같이, 제1적층구조(610)의 너비(w1), 제2적층구조(620)의 너비(w2) 및 제3적층구조(630)의 너비(w3)는 동일할 수 있으나, 이에 제한되는 것은 아니다. 예컨대, 도 11에 도시된 바와 같이, 제2적층구조(620)의 너비(w2) 및 제3적층구조(630)의 너비(w3)는 제1적층구조(610)의 너비(w1)보다 좁을 수 있다. 또한, 도 12에 도시된 바와 같이, 제3적층구조(630)의 너비(w3)는 제2적층구조(620)의 너비(w2)보다 좁고, 제2적층구조(620)의 너비(w2)는 제1적층구조(610)의 너비(w1)보다 좁을 수 있다.
지금까지는 디스플레이 장치에 대해서만 주로 설명하였으나, 본 발명이 이에 한정되는 것은 아니다. 예컨대 이러한 디스플레이 장치를 제조하기 위한 디스플레이 장치 제조방법 역시 본 발명의 범위에 속한다고 할 것이다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것 이다.
1: 디스플레이 장치
10: 디스플레이 패널
20: 표시요소층
40: 입력감지층
50: 광학기능층
70: 컴포넌트
50A: 광학 플레이트
50B: 필터층
60: 커버 윈도우
100: 기판
200: 표시층
300: 봉지층
415: 평탄화층
600: 단절부
610, 620, 630: 제1 내지 제3적층구조
611, 612, 613: 제1-1 내지 제1-3서브층
621, 622, 623: 제2-1 내지 제2-3서브층
631, 632, 633: 제3-1 내지 제3-3서브층
m1-1, m1-2, m1-3: 제1-1 내지 제1-3금속층
m2-1, m2-2, m2-3: 제2-1 내지 제2-3금속층
e1, e2, e3: 제1 내지 제3전극층

Claims (20)

  1. 개구, 상기 개구를 둘러싸는 표시영역, 상기 개구와 표시영역 사이의 중간영역을 갖는, 기판;
    상기 표시영역에 위치하고, 화소전극, 대향전극 및 상기 화소전극과 상기 대향전극 사이에 위치하는 중간층을 갖는, 발광소자; 및
    상기 중간영역에 위치하고, 제1-1서브층, 제1-2서브층 및 제1-3서브층이 순차로 적층된 제1적층구조와, 상기 제1적층구조 상에 위치하며 제2-1서브층, 제2-2서브층 및 제2-3서브층이 순차로 적층된 제2적층구조를 갖는, 단절부;
    를 구비하고,
    상기 중간층 및 상기 대향전극은 상기 표시영역으로부터 상기 중간영역으로 연장되고, 상기 단절부의 적어도 일 점에서 단절되는, 디스플레이 장치.
  2. 제1항에 있어서,
    상기 제1적층구조는 상기 제1-2서브층이 상기 제1-2서브층의 중심을 향해 함몰되어 형성된 제1오목부를 갖고,
    상기 제2적층구조는 상기 제2-2서브층이 상기 제2-2서브층의 중심을 향해 함몰되어 형성된 제2오목부를 갖는, 디스플레이 장치.
  3. 제2항에 있어서,
    상기 중간층과 상기 대향전극은 상기 제1오목부의 내측 또는 상기 제2오목부의 내측에서 단절되는, 디스플레이 장치.
  4. 제3항에 있어서,
    상기 중간층과 상기 대향전극은 상기 제1오목부의 내측 또는 상기 제2오목부의 내측에 가까워질수록 두께가 얇아지는, 디스플레이 장치.
  5. 제3항에 있어서,
    상기 중간층은 홀 수송층, 홀 주입층, 전자 수송층 및 전자 주입층 중 하나 이상을 포함하는, 디스플레이 장치.
  6. 제2항에 있어서,
    상기 제1-2서브층의 너비는 상기 제1-1서브층의 너비 및 상기 제1-3서브층의 너비보다 좁고,
    상기 제2-2서브층의 너비는 상기 제2-1서브층의 너비 및 상기 제2-3서브층의 너비보다 좁은, 디스플레이 장치.
  7. 제6항에 있어서,
    상기 제2-1서브층의 너비는 상기 제1-3서브층의 너비보다 좁은, 디스플레이 장치.
  8. 제1항에 있어서,
    상기 표시영역에 위치하고, 반도체층과, 상기 반도체층과 중첩하는 게이트전극과, 상기 반도체층과 전기적으로 연결되는 소스전극 및 드레인전극을 갖는, 박막트랜지스터;
    를 더 구비하고,
    상기 소스전극 및 상기 드레인전극 각각은 제1-1금속층, 상기 제1-1금속층 상에 위치하는 제1-2금속층 및 상기 제1-2금속층 상에 위치하는 제1-3금속층을 포함하는, 디스플레이 장치.
  9. 제8항에 있어서,
    상기 제1-1서브층과 상기 제1-1금속층은 동일한 물질을 포함하고,
    상기 제1-2서브층과 상기 제1-2금속층은 동일한 물질을 포함하고,
    상기 제1-3서브층과 상기 제1-3금속층은 동일한 물질을 포함하는, 디스플레이 장치.
  10. 제8항에 있어서,
    상기 박막트랜지스터 상부에 위치하며, 상기 소스전극 또는 상기 드레인전극과 전기적으로 연결되는 콘택메탈층;
    을 더 구비하고,
    상기 콘택메탈층은 제2-1금속층, 상기 제2-1금속층 상에 위치하는 제2-2금속층 및 상기 제2-2금속층 상에 위치하는 제2-3금속층을 포함하는, 디스플레이 장치.
  11. 제10항에 있어서,
    상기 제2-1서브층과 상기 제2-1금속층은 동일한 물질을 포함하고,
    상기 제2-2서브층과 상기 제2-2금속층은 동일한 물질을 포함하고,
    상기 제2-3서브층과 상기 제2-3금속층은 동일한 물질을 포함하는, 디스플레이 장치.
  12. 제1항에 있어서,
    상기 단절부는 상기 제2적층구조 상에 위치하며 제3-1서브층, 제3-2서브층 및 제3-3서브층이 순차로 적층된 제3적층구조를 더 갖는, 디스플레이 장치.
  13. 제12항에 있어서,
    상기 제1적층구조는 상기 제1-2서브층이 상기 제1-2서브층의 중심을 향해 함몰되어 형성된 제1오목부를 갖고,
    상기 제2적층구조는 상기 제2-2서브층이 상기 제2-2서브층의 중심을 향해 함몰되어 형성된 제2오목부를 갖고,
    상기 제3적층구조는 상기 제3-2서브층이 상기 제3-2서브층의 중심을 향해 함몰되어 형성된 제3오목부를 갖는, 디스플레이 장치.
  14. 제13항에 있어서,
    상기 중간층과 상기 대향전극은 상기 제1오목부의 내측, 상기 제2오목부의 내측 또는 상기 제3오목부의 내측에서 단절되는, 디스플레이 장치.
  15. 제14항에 있어서,
    상기 중간층과 상기 대향전극은 상기 제1오목부의 내측, 상기 제2오목부의 내측 또는 상기 제3오목부의 내측에 가까워질수록 두께가 얇아지는, 디스플레이 장치.
  16. 제13항에 있어서,
    상기 제1-2서브층의 너비는 상기 제1-1서브층의 너비 및 상기 제1-3서브층의 너비보다 좁고,
    상기 제2-2서브층의 너비는 상기 제2-1서브층의 너비 및 상기 제2-3서브층의 너비보다 좁고,
    상기 제3-2서브층의 너비는 상기 제3-1서브층의 너비 및 상기 제3-3서브층의 너비보다 좁은, 디스플레이 장치.
  17. 제16항에 있어서,
    상기 제2-1서브층의 너비는 상기 제1-3서브층의 너비보다 좁은, 디스플레이 장치.
  18. 제17항에 있어서,
    상기 제3-1서브층의 너비는 상기 제2-3서브층의 너비보다 좁은, 디스플레이 장치.
  19. 제12항에 있어서,
    상기 화소전극은 제1전극층, 상기 제1전극층 상에 위치하는 제2전극층 및 상기 제2전극층 상에 위치하는 제3전극층을 포함하는, 디스플레이 장치.
  20. 제19항에 있어서,
    상기 제1전극층과 상기 제3-1서브층은 동일한 물질을 포함하고,
    상기 제2전극층과 상기 제3-2서브층은 동일한 물질을 포함하고,
    상기 제3전극층과 상기 제3-3서브층은 동일한 물질을 포함하는, 디스플레이 장치.
KR1020200174726A 2020-12-14 2020-12-14 디스플레이 장치 KR20220085110A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200174726A KR20220085110A (ko) 2020-12-14 2020-12-14 디스플레이 장치
CN202111504582.3A CN114628464A (zh) 2020-12-14 2021-12-10 显示设备
US17/644,303 US20220190295A1 (en) 2020-12-14 2021-12-14 Display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200174726A KR20220085110A (ko) 2020-12-14 2020-12-14 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR20220085110A true KR20220085110A (ko) 2022-06-22

Family

ID=81898943

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200174726A KR20220085110A (ko) 2020-12-14 2020-12-14 디스플레이 장치

Country Status (3)

Country Link
US (1) US20220190295A1 (ko)
KR (1) KR20220085110A (ko)
CN (1) CN114628464A (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102611500B1 (ko) * 2016-08-31 2023-12-06 엘지디스플레이 주식회사 유기발광표시장치와 그의 제조방법
US11527738B2 (en) * 2019-07-12 2022-12-13 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate comprising metal layer structure in non-display region and with recessed side surface,preparation method thereof, and display device
CN110444690B (zh) * 2019-08-20 2022-03-04 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置

Also Published As

Publication number Publication date
US20220190295A1 (en) 2022-06-16
CN114628464A (zh) 2022-06-14

Similar Documents

Publication Publication Date Title
KR102663899B1 (ko) 표시 패널
KR102626939B1 (ko) 표시 장치
US11758775B2 (en) Display apparatus and method of manufacturing the same
US11956990B2 (en) Display device with metal tip protruding toward groove center
KR20200060594A (ko) 표시 패널
US11069761B2 (en) Display panel and display apparatus including the same
US11411199B2 (en) Display panel including multiple areas with a separator disposed therebetween
KR20200145902A (ko) 표시 패널
KR20200144628A (ko) 표시 장치
KR102632613B1 (ko) 표시 패널
KR20220033611A (ko) 표시 장치
KR20220030433A (ko) 디스플레이 장치 및 그 제조방법
KR20210131507A (ko) 디스플레이 장치 및 그 제조방법
CN216902951U (zh) 显示面板
KR20200090595A (ko) 표시 패널
KR20220026663A (ko) 표시 장치 및 표시 장치의 제조방법
KR20210134172A (ko) 표시 패널 및 이를 구비한 표시 장치
KR20220085110A (ko) 디스플레이 장치
KR20210088042A (ko) 표시 장치
CN217522010U (zh) 显示面板
US11631831B2 (en) Display device
US20240147788A1 (en) Display apparatus and method of manufacturing the same
KR20220111778A (ko) 디스플레이 장치
KR20220120793A (ko) 디스플레이 장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination