KR20210086888A - 표시 장치 및 표시 장치의 제조방법 - Google Patents

표시 장치 및 표시 장치의 제조방법 Download PDF

Info

Publication number
KR20210086888A
KR20210086888A KR1020190179548A KR20190179548A KR20210086888A KR 20210086888 A KR20210086888 A KR 20210086888A KR 1020190179548 A KR1020190179548 A KR 1020190179548A KR 20190179548 A KR20190179548 A KR 20190179548A KR 20210086888 A KR20210086888 A KR 20210086888A
Authority
KR
South Korea
Prior art keywords
layer
disposed
lower metal
grooves
substrate
Prior art date
Application number
KR1020190179548A
Other languages
English (en)
Inventor
이승훈
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190179548A priority Critical patent/KR20210086888A/ko
Priority to US17/060,784 priority patent/US11765928B2/en
Publication of KR20210086888A publication Critical patent/KR20210086888A/ko
Priority to US18/469,956 priority patent/US20240008303A1/en

Links

Images

Classifications

    • H01L51/5262—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H01L27/3244—
    • H01L51/5253—
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133512—Light shielding layers, e.g. black matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0804—Sub-multiplexed active matrix panel, i.e. wherein one active driving circuit is used at pixel level for multiple image producing elements
    • H01L2251/558—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14678—Contact-type imagers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers

Landscapes

  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명의 일 실시예는, 표시영역 및 투과부가 배치되는 컴포넌트영역을 포함하는 기판; 및 상기 기판 상에 배치된 표시요소들;을 포함하고, 상기 기판은 상기 투과부에 대응하여 복수의 그루브들을 포함하는 것을 특징으로 하는, 표시 장치를 개시한다.

Description

표시 장치 및 표시 장치의 제조방법{Display device and Method for manufacturing a display device}
본 발명의 실시예들은 표시 장치 및 표시 장치의 제조방법에 관한 것으로, 더 상세하게는 투과부를 구비한 표시 장치 및 표시 장치의 제조방법에 관한 것이다.
근래에 표시 장치는 그 용도가 다양해지고 있다. 또한, 표시 장치의 두께가 얇아지고 무게가 가벼워 그 사용의 범위가 광범위해지고 있는 추세이다.
표시 장치 중 표시영역이 차지하는 면적을 확대하면서, 표시 장치에 접목 또는 연계하는 다양한 기능들이 추가되고 있다. 면적을 확대하면서 다양한 기능을 추가하기 위한 방안으로, 이미지를 표시하면서 다양한 기능을 수행하는 영역을 갖는 표시 장치의 연구가 계속되고 있다.
본 발명의 실시예들은 투과부를 통과하는 빛의 회절 현상을 최소화하는 표시 장치 및 표시 장치의 제조방법을 제공하고자 한다.
본 발명의 일 실시예는, 표시영역 및 투과부가 배치되는 컴포넌트영역을 포함하는 기판; 및 상기 기판 상에 배치된 표시요소들;을 포함하고, 상기 기판은 상기 투과부에 대응하여 복수의 그루브들을 포함하는 것을 특징으로 하는, 표시 장치를 개시한다.
일 실시예에 있어서, 상기 복수의 그루브들은 상기 투과부 내부에서 각각 가상의 단일폐곡선을 따라 연장되며,
상기 복수의 그루브들 중 제1그루브는 상기 복수의 그루브들 중 제2그루브를 둘러싸며 배치될 수 있다.
일 실시예에 있어서, 상기 복수의 그루브들은 상기 기판의 상면에 수직인 중심선을 기준으로 대칭적으로 배치될 수 있다.
일 실시예에 있어서, 상기 기판은 베이스층 및 상기 베이스층 상에 배리어층을 포함하고, 상기 배리어층은 상기 투과부에 대응되는 제1투과홀을 포함하며, 상기 복수의 그루브들은 상기 제1투과홀과 연결되도록 상기 베이스층에 구비되며, 상기 복수의 그루브들의 깊이는 상기 베이스층의 두께와 동일할 수 있다.
일 실시예에 있어서, 상기 기판 및 상기 표시요소들 사이에 배치되며, 상기 투과부에 대응하는 제2투과홀을 구비한 절연층; 및 적어도 하나의 무기봉지층 및 적어도 하나의 유기봉지층을 포함하며, 상기 표시요소들을 덮는 박막봉지층;을 더 포함할 수 있다.
일 실시예에 있어서, 상기 적어도 하나의 무기봉지층은 상기 제2투과홀로 연장되어 상기 복수의 그루브들의 형상을 따라 배치될 수 있다.
일 실시예에 있어서, 상기 적어도 하나의 유기봉지층은 상기 제2투과홀로 연장되어 상기 복수의 그루브들의 내부에 배치될 수 있다.
일 실시예에 있어서, 상기 복수의 그루브들의 폭은 동일할 수 있다.
일 실시예에 있어서, 상기 복수의 그루브들 중 어느 하나의 폭은 상기 복수의 그루브들 중 다른 하나의 폭과 상이할 수 있다.
일 실시예에 있어서, 인접한 상기 복수의 그루브들 사이에 배치된 돌출부들 중 제1돌출부의 폭은 인접한 상기 복수의 그루브들 사이에 배치된 돌출부들 중 제2돌출부의 폭과 상이할 수 있다.
일 실시예에 있어서, 상기 기판 하부에 상기 컴포넌트영역에 대응하여 배치된 컴포넌트;를 더 포함할 수 있다.
본 발명의 다른 실시예는, 제1표시요소가 배치되는 표시영역 및 제2표시요소 및 투과부가 배치되는 컴포넌트영역을 포함하는 기판; 및 상기 기판 상에 투과부에 대응하며, 서로 이격되어 배치된 복수의 하부금속패턴들;을 포함하는, 표시 장치를 개시한다.
일 실시예에 있어서, 상기 복수의 하부금속패턴들은 상기 투과부 내에서 가상의 단일폐곡선을 따라 연장되며, 상기 복수의 하부금속패턴들 중 제1하부금속패턴은 상기 복수의 하부금속패턴들 중 제2하부금속패턴을 둘러싸며 배치될 수 있다.
일 실시예에 있어서, 상기 복수의 하부금속패턴들은 상기 기판의 상면에 수직인 중심선을 기준으로 대칭적으로 배치될 수 있다.
일 실시예에 있어서, 상기 복수의 하부금속패턴들의 폭은 동일하고, 인접한 상기 복수의 하부금속패턴들 사이의 간격은 동일할 수 있다.
일 실시예에 있어서, 인접한 상기 복수의 하부금속패턴들 사이의 간격 중 어느 하나는 인접한 상기 복수의 하부금속패턴들 사이의 간격 중 다른 하나와 상이할 수 있다.
일 실시예에 있어서, 상기 복수의 하부금속패턴들 중 제1하부금속패턴의 폭은 상기 복수의 하부금속패턴들 중 제2하부금속패턴의 폭과 상이할 수 있다.
일 실시예에 있어서, 상기 기판 및 상기 제2표시요소 사이에 배치된 하부금속층;을 더 포함하고, 상기 복수의 하부금속패턴들은 상기 하부금속층과 동일한 층에 배치될 수 있다.
일 실시예에 있어서, 상기 하부금속층을 덮으며, 상기 투과부에 대응하여 제3투과홀을 구비한 버퍼층;을 더 포함하고, 상기 복수의 하부금속패턴들은 상기 제3투과홀 내부에 배치될 수 있다.
일 실시예에 있어서, 상기 기판 하부에 상기 컴포넌트영역에 대응하여 배치된 컴포넌트;를 더 포함할 수 있다.
본 발명의 또 다른 실시예는, 표시영역 및 투과부가 배치되는 컴포넌트영역을 포함하는 기판 상에 상기 컴포넌트영역에 대응하여 복수의 금속패턴을 형성하는 단계; 상기 복수의 금속패턴을 마스크로 상기 기판을 식각하여 상기 컴포넌트영역에 복수의 그루브들을 형성하는 단계; 및 상기 복수의 금속패턴을 제거하는 단계;를 포함하는 표시 장치의 제조방법을 개시한다.
일 실시예에 있어서, 상기 복수의 금속패턴을 형성하는 단계는, 상기 컴포넌트영역에 포토레지스트를 형성하는 단계 및 상기 컴포넌트영역에 대응하도록 노광마스크를 배치하여 상기 포토레지스트의 적어도 일부를 노광하는 단계를 포함하고, 상기 노광마스크는, 마스크개구를 포함하는 바디부; 상기 마스크개구 내부에서, 관통홀을 구비하여 배치된 적어도 하나의 아일랜드부; 및 상기 적어도 하나의 아일랜드부와 상기 바디부를 연결하는 적어도 하나의 리브;를 포함할 수 있다.
상기한 바와 같이 본 발명의 일 실시예는 투과부에 대응하여 기판에 복수의 그루브들을 포함하여 회절현상을 최소화할 수 있다.
또한, 본 발명의 다른 실시예는 투과부에 대응하여 서로 이격되어 배치된 복수의 하부금속패턴들을 포함하여 회절현상을 최소화할 수 있다.
도 1a는 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시한 사시도이다.
도 1b는 본 발명의 다른 실시예에 따른 표시 장치를 개략적으로 도시한 사시도이다.
도 2a 내지 도 2c는 본 발명의 일 실시예에 따른 표시 장치의 일부를 나타낸 단면도이다.
도 3은 본 발명의 일 실시예에 따른 표시 패널을 개략적으로 나타낸 평면도이다.
도 4는 본 발명의 일 실시예에 따른 표시 장치의 유기발광다이오드에 연결된 회로를 도시한 등가회로도이다.
도 5a는 도 3의 A 부분을 확대한 확대도이다.
도 5b는 투과부를 확대한 확대도이다.
도 5c는 본 발명의 다른 실시예에 따른 도 3의 A 부분 확대도이다.
도 6은 본 발명의 일 실시예에 따른 표시 장치의 일부를 도시한 단면도이다.
도 7은 본 발명의 일 실시예에 따른 컴포넌트영역을 도시한 단면도이다.
도 8은 본 발명의 일 실시예에 따른 투과부를 확대하여 도시한 단면도이다.
도 9a 내지 도 9c는 본 발명의 다른 실시예에 따른 투과부를 확대하여 도시한 단면도이다.
도 10a는 노광마스크가 컴포넌트영역 및 표시영역에 대응하여 배치된 평면도이다.
도 10b 내지 도 10e는 본 발명의 일 실시예에 따른 표시 장치의 제조방법을 나타낸 단면도이다.
도 11a는 본 발명의 또 다른 실시예에 따른 도 3의 A 부분의 확대도이다.
도 11b는 도 11a의 투과부를 확대한 확대도이다.
도 11c는 본 발명의 또 다른 실시예에 따른 도 3의 A 부분의 확대도이다.
도 12a 내지 도 12c는 본 발명의 또 다른 실시예에 따른 투과부를 확대하여 도시한 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서 상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
이하의 실시예에서, 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우뿐만 아니라, 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 전기적 연결된 경우도 포함한다.
표시 장치(1)는 화상을 표시하는 장치로서, 게임기, 멀티미디어기기, 초소형 PC와 같이 휴대가 가능한 모바일 기기일 수 있다. 후술할 표시 장치(1)는 액정 표시 장치(Liquid Crystal Display), 전기영동 표시 장치(Electrophoretic Display), 유기 발광 표시 장치(Organic Light Emitting Display), 무기 EL 표시 장치(Inorganic Light Emitting Display), 전계 방출 표시 장치(Field Emission Display), 표면 전도 전자 방출 표시 장치(Surface-conduction Electron-emitter Display), 양자점 표시 장치(Quantum dot display), 플라즈마 표시 장치(Plasma Display), 음극선관 표시 장치(Cathode Ray Display) 등을 포함할 수 있다. 이하에서는, 본 발명의 일 실시예에 따른 표시 장치(1)로서, 유기 발광 표시 장치를 예로 하여 설명하지만, 본 발명의 실시예들은 전술한 바와 같은 다양한 방식의 표시 장치가 사용될 수 있다.
도 1a는 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시한 사시도이다. 도 1b는 본 발명의 다른 실시예에 따른 표시 장치를 개략적으로 도시한 사시도이다.
도 1a를 참조하면, 표시 장치(1)는 표시영역(DA), 이미지를 구현하며 컴포넌트가 배치되는 컴포넌트영역(CA), 비표시영역(NDA)을 포함할 수 있다.
표시영역(DA)은 이미지를 구현할 수 있다. 표시영역(DA)은 제1화소(P1)들이 배치될 수 있다. 이 때, 제1화소(P1)들에서 방출되는 빛을 이용하여 제1이미지를 제공할 수 있다.
컴포넌트영역(CA)은 이미지를 구현하며 컴포넌트(미도시)가 배치될 수 있다. 컴포넌트는 도 2를 참조하여 후술할 바와 같이 그 하부에 적외선, 가시광선이나 음향 등을 이용하는 센서 또는 카메라일 수 있다.
일 실시예에서, 컴포넌트영역(CA)은 표시영역(DA)에 의해 적어도 부분적으로 둘러싸일 수 있다. 도 1a에서는 컴포넌트영역(CA)이 표시영역(DA)의 일측에 바(bar) 타입과 같이 배치된 것을 도시하고 있지만, 컴포넌트영역(CA)은 비표시영역(NDA) 내부에서 다양하게 배치될 수 있다.
컴포넌트영역(CA)은 컴포넌트로부터 외부로 출력되거나 외부로부터 컴포넌트를 향해 진행하는 빛 및/또는 음향이 투과할 수 있는 투과부(TA)를 포함할 수 있다. 투과부(TA)는 화소가 배치되지 않는다. 이 때, 투과부(TA)를 향해 적외선이 투과하는 경우, 컴포넌트영역(CA)의 적외선 투과율은 약 15% 이상, 보다 바람직하게 20% 이상이거나, 25% 이상이거나, 85% 이상이거나, 90% 이상일 수 있다.
제2화소(P2)들은 컴포넌트영역(CA)에 배치될 수 있으며, 빛을 발광하여 제2이미지를 제공할 수 있다. 이 때, 상기 제1이미지와 상기 제2이미지는 표시 장치(1)를 통해 제공하는 어느 하나의 이미지의 일 부분들일 수 있다. 또는, 상기 제1이미지 및 상기 제2이미지는 각각 서로 독립적인 이미지일 수 있다.
비표시영역(NDA)은 이미지를 제공하지 않는 영역으로, 화소가 배치되지 않는다. 비표시영역(NDA)은 표시영역(DA) 및 컴포넌트영역(CA)을 전체적으로 둘러쌀 수 있다. 비표시영역(NDA)에는 제1화소(P1)들 및 제2화소(P2)들에 전기적 신호나 전원을 제공하기 위한 드라이버 등이 배치될 수 있다. 비표시영역(NDA)에는 전자소자나 인쇄회로기판 등이 전기적으로 연결될 수 있는 영역인 패드부를 포함할 수 있다.
도 1b를 참조하면, 컴포넌트영역(CA)은 표시영역(DA)에 의해 전체적으로 둘러싸인 것을 도시하고 있다.
일 실시예에서, 컴포넌트영역(CA)은 평면상 원 형상, 타원 형상일 수 있다. 다른 실시예에서, 컴포넌트영역(CA)은 평면상 사각형상 등 다각형 형상일 수 있다. 또 다른 실시예에서, 컴포넌트영역(CA)은 곡률부를 포함할 수 있다. 또한, 컴포넌트영역(CA)은 위치 및 개수도 다양하게 변경될 수 있다.
도 2a 내지 도 2c는 본 발명의 일 실시예에 따른 표시 장치의 일부를 나타낸 단면도이다.
도 2a 내지 도 2c를 참조하면, 표시 장치(1)는 표시 패널(10) 및 표시 패널(10)과 중첩하게 배치된 컴포넌트(20)를 포함할 수 있다.
특히 도 2a를 참조하면, 표시 패널(10)은 기판(100), 기판(100) 상에 배치된 표시층(200), 표시층(200) 상에 박막봉지층(300), 터치입력층(40) 및 광학플레이트(50A)와 같은 광학기능층을 포함할 수 있다.
기판(100)은 글라스이거나 폴리에테르술폰(polyethersulfone), 폴리아릴레이트(polyarylate), 폴리에테르 이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate), 셀룰로오스 트리 아세테이트, 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate) 등과 같은 고분자 수지를 포함할 수 있다. 고분자 수지를 포함하는 기판(100)은 플렉서블, 롤러블, 벤더블 특성을 가질 수 있다. 기판(100)은 전술한 고분자 수지를 포함하는 베이스층 및 배리어층(미도시)을 포함하는 다층 구조일 수 있다.
일 실시예에서, 기판(100)은 복수의 그루브(100Gv)들을 포함할 수 있다. 이 때, 복수의 그루브(100Gv)들은 투과부(TA)에 대응하여 배치될 수 있다. 복수의 그루브(100Gv)들은 컴포넌트(20)로부터 방출되는 빛/신호나 컴포넌트(20)로 입사되는 빛/신호가 회절되는 현상을 방지하기 위한 것일 수 있다. 이에 대해서는 후술하기로 한다. 다른 실시예에서, 기판(100)은 복수의 그루브(100Gv)들을 포함하는 대신, 기판(100) 상에 투과부(TA)에 대응하여 후술할 하부도전패턴이 배치될 수 있다. 이 때, 하부도전패턴은 하부금속층(BML)과 동일한 층에 배치될 수 있다.
기판(100)의 상면에는 표시층(200)이 배치되고, 기판(100)의 상기 상면과 반대되는 하면 상에는 하부보호필름(175)이 배치될 수 있다. 하부보호필름(175)은 기판(100)의 상기 하면에 부착될 수 있다. 하부보호필름(175)과 기판(100) 사이에는 점착층이 개재될 수 있다. 또는 하부보호필름(175)과 기판(100)의 상기 하면 상에 직접 형성될 수 있으며, 이 경우, 하부보호필름(175)과 기판(100) 사이에는 점착층이 개재되지 않을 수 있다.
하부보호필름(175)은 기판(100)을 지지하고 보호하는 역할을 할 수 있다. 하부보호필름(175)은 컴포넌트영역(CA)에 대응하는 개구(175OP)를 구비할 수 있다. 하부보호필름(175)은 개구(175OP)를 구비함으로써, 컴포넌트영역(CA)의 투과율, 예를 들어, 투과부(TA)의 광 투과율을 향상시킬 수 있다. 하부보호필름(175)은 폴리에틸렌테레프탈레이트(polyethylene terephthalate) 또는 폴리이미드(polyimide)를 포함하여 구비될 수 있다. 한편, 기판(100)이 글라스로 구비되는 경우, 하부보호필름(175)은 생략될 수 있다.
표시층(200)은 버퍼층(111), 절연층(IL), 박막트랜지스터(TFT)를 포함하는 회로층, 표시요소인 유기발광다이오드(OLED)를 포함하는 표시요소층을 포함할 수 있다. 표시영역(DA) 및 컴포넌트영역(CA) 상에는 각각 박막트랜지스터(TFT) 및 박막트랜지스터(TFT)에 전기적으로 연결된 유기발광다이오드(OLED)들이 배치될 수 있다. 컴포넌트영역(CA)은 박막트랜지스터(TFT) 및 유기발광다이오드(OLED)가 배치되지 않는 투과부(TA)를 포함할 수 있다. 이를 다시 말하면, 표시영역(DA)에는 제1표시요소인 제1유기발광다이오드(OLED1)가 배치되고, 컴포넌트영역(CA)에는 투과부(TA) 및 제2표시요소인 제2유기발광다이오드(OLED2)가 배치될 수 있다. 이하에서는 제1유기발광다이오드(OLED1) 및 제2유기발광다이오드(OLED2)는 동일 유사 한 바, 유기발광다이오드(OLED)를 중심으로 상세히 설명하기로 한다.
버퍼층(111)은 기판(100) 상에 위치하여, 기판(100)의 하부로부터 이물, 습기 또는 외기의 침투를 감소 또는 차단할 수 있고, 기판(100) 상에 평탄면을 제공할 수 있다. 버퍼층(111)은 산화물 또는 질화물과 같은 무기물, 또는 유기물, 또는 유무기복합물을 포함할 수 있으며, 무기물과 유기물의 단층 또는 다층 구조로 이루어질 수 있다. 일부 실시예에서, 버퍼층(111)은 실리콘산화물(SiO2) 또는 실리콘질화물(SiNX)로 구비될 수 있다.
일 실시예에서, 하부금속층(BML)은 컴포넌트영역(CA)에 배치될 수 있다. 이 때, 하부금속층(BML)은 제2화소(P2)에 대응하여 배치될 수 있다. 즉, 하부금속층(BML)은 컴포넌트영역(CA)에 배치된 박막트랜지스터(TFT)에 대응하여 배치될 수 있다. 따라서, 하부금속층(BML)은 외부광이 박막트랜지스터(TFT)에 도달하는 것을 방지할 수 있다. 하부금속층(BML)은 정전압 또는 신호가 안가되어 정전기 방전에 의한 화소회로의 손상을 방지할 수 있다. 도 2a에는 도시하지 않았으나, 일부 실시예에서, 하부금속층(BML)은 표시영역(DA)에서 제1화소(P1)에 대응하여 배치될 수 있다.
상기와 같은 하부금속층(BML)은 기판(100) 및 버퍼층(111) 사이에 배치될 수 있다. 또는 버퍼층(111)이 제1버퍼층 및 제2버퍼층을 포함하고, 하부금속층(BML)이 상기 제1버퍼층 및 상기 제2버퍼층 사이에 배치될 수 있다. 이하에서는, 하부금속층(BML)이 기판(100) 및 버퍼층(111) 사이에 배치된 경우를 중심으로 설명하기로 한다.
일 실시예에서, 버퍼층(111) 및 절연층(IL)은 투과홀을 포함할 수 있다. 따라서, 컴포넌트(20)로부터 외부로 출력되거나 외부로부터 컴포넌트를 향해 진행하는 빛 및/또는 신호의 투과율이 향상될 수 있다. 일부 실시예에서, 버퍼층(111) 및 절연층(IL)은 투과홀을 포함하지 않을 수 있다.
박막봉지층(300)은 표시층(200)을 커버할 수 있다. 일 실시예에서, 박막봉지층(300)은 적어도 하나의 무기봉지층과 적어도 하나의 유기봉지층을 포함할 수 있다. 이와 관련하여, 도 2a는 제1무기봉지층(310) 및 제2무기봉지층(330)과 이들 사이의 유기봉지층(320)을 나타낸다.
제1무기봉지층(310) 및 제2무기봉지층(330)은 알루미늄산화물, 티타늄산화물, 탄탈륨산화물, 하프늄산화물, 징크산화물, 실리콘산화물, 실리콘질화물, 실리콘산질화물 중 하나 이상의 무기물을 포함할 수 있다. 유기봉지층(320)은 폴리머(polymer)계열의 물질을 포함할 수 있다. 폴리머 계열의 소재로는 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다. 일 실시예로, 유기봉지층(320)은 아크릴레이트(acrylate)를 포함할 수 있다.
본 실시예에서, 제1무기봉지층(310) 및 유기봉지층(320)은 상기 투과홀로 연장되어 복수의 그루브(100Gv)들 상에 배치될 수 있다. 특히, 제1무기봉지층(310)은 투과부(TA)에서 복수의 그루브(100Gv)들의 형상을 따라 배치될 수 있다. 구체적으로, 제1무기봉지층(310)은 복수의 그루브(100Gv)들의 옆면 및 상면을 따라 일체로 구비되어 배치될 수 있다. 또한, 유기봉지층(320)은 제1무기봉지층(310) 상에 배치될 수 있다. 구체적으로, 복수의 그루브(100Gv)들의 내부를 채우며 배치될 수 있다.
한편 도 2b를 참조하면, 표시층(200)은 봉지기판(30B)으로 커버될 수 있다. 이 때, 봉지기판(30B)은 표시층(200)을 사이에 두고 기판(100)과 마주보도록 배치될 수 있다. 봉지기판(30B)과 표시층(200) 사이에는 갭이 존재할 수 있다. 봉지기판(30B)은 글래스를 포함할 수 있다. 기판(100)과 봉지기판(30B) 사이에는 실런트가 배치되며, 실런트는 앞서 도 1a 또는 도 1b를 참조하여 설명한 비표시영역(NDA)에 배치될 수 있다. 비표시영역(NDA)에 배치된 실런트는 표시영역(DA)을 둘러싸면서 측면을 통해 수분이 침투하는 것을 방지할 수 있다. 이하에서는 도 2a와 같이, 표시층(200)이 박막봉지층(300)으로 커버되는 경우를 중심으로 상세히 설명하기로 한다.
터치입력층(40)은 외부의 입력, 예를 들어, 터치 이벤트에 따른 좌표정보를 획득할 수 있다. 터치입력층(40)은 터치전극 및 터치전극과 연결된 트레이스라인들을 포함할 수 있다. 터치입력층(40)은 뮤추얼캡 방식 또는 셀프 캡 방식으로 외부 입력을 감지할 수 있다.
터치입력층(40)은 박막봉지층(300) 상에 형성될 수 있다. 또는, 터치입력층(40)은 별도로 형성된 후 광학 투명 점착제(OCA)와 같은 점착층을 통해 박막봉지층(300) 상에 결합될 수 있다. 일 실시예에서, 도 2a에 도시된 바와 같이 터치입력층(40)은 박막봉지층(300) 바로 위에 직접 형성될 수 있으며, 이 경우 점착층은 터치입력층(40)과 박막봉지층(300) 사이에 개재되지 않을 수 있다.
광학기능층은 반사 방지층을 포함할 수 있다. 반사 방지층은 외부에서 표시 장치(1)를 향해 입사하는 빛(외부광)의 반사율을 감소시킬 수 있다.
일부 실시예에서, 반사 방지층은 위상지연자(retarder) 및/또는 편광자(polarizer)를 구비하는 광학플레이트(50A)를 포함할 수 있다. 위상지연자는 필름타입 또는 액정 코팅타입일 수 있고, λ/2 위상지연자 및/또는 λ/4 위상지연자를 포함할 수 있다. 편광자 역시 필름타입 또는 액정 코팅타입일 수 있다. 필름타입의 편광자는 연신형 합성수지 필름을 포함하고, 액정 코팅타입의 편광자는 소정의 배열로 배열된 액정들을 포함할 수 있다.
도 2c를 참조하면, 일부 실시예에서, 반사 방지층은 블랙매트릭스와 컬러필터들을 포함하는 필터 플레이트(50B)를 포함할 수 있다. 필터 플레이트(50B)는 제1층(510), 제1층(510) 하부의 컬러필터(520)들, 블랙매트릭스(530), 및 오버코트층(540)을 포함할 수 있다.
컬러필터(520)들은 표시 장치(1)의 화소들 각각에서 방출되는 빛의 색상을 고려하여 배열될 수 있다. 예를 들어, 유기발광다이오드(OLED)에서 방출되는 빛의 색상에 따라 컬러필터(520)는 적색, 녹색, 또는 청색을 가질 수 있다. 투과부(TA)에는 컬러필터(520) 및 블랙매트릭스(530)가 존재하지 않는다. 예를 들어, 컬러필터(520) 및 블랙매트릭스(530)를 포함하는 층은 투과부(TA)에 해당하는 홀(530OP)을 포함할 수 있으며, 홀(530OP)에는 오버코트층(540)의 일부가 적어도 부분적으로 채워질 수 있다. 오버코트층(540)은 수지와 같은 유기물을 포함할 수 있으며, 전술한 유기물은 투명할 수 있다. 필터 플레이트(50B)의 구조는 도 2b에 도시된 봉지기판(30B)을 포함하는 표시 장치(1) 상에도 적용될 수 있다.
일부 실시예에서, 반사 방지층은 상쇄간섭 구조물을 포함할 수 있다. 상쇄간섭 구조물은 서로 다른 층 상에 배치된 제1 반사층과 제2 반사층을 포함할 수 있다. 제1 반사층 및 제2 반사층에서 각각 반사된 제1 반사광과 제2 반사광은 상쇄 간섭될 수 있고, 그에 따라 외부광 반사율이 감소될 수 있다.
컴포넌트(20)는 컴포넌트영역(CA)에 배치될 수 있다. 컴포넌트(20)는 빛 또는 음향을 이용하는 전자요소일 수 있다. 예컨대, 전자요소는 근접센서와 같이 거리를 측정하는 센서, 사용자의 신체의 일부(예, 지문, 홍채, 얼굴 등)을 인식하는 센서, 빛을 출력하는 소형 램프이거나, 화상을 촬상하는 이미지 센서(예, 카메라) 등일 수 있다. 빛을 이용하는 전자요소는, 가시광, 적외선광, 자외선광 등 다양한 파장 대역의 빛을 이용할 수 있다. 음향을 이용하는 전자요소는, 초음파 또는 다른 주파수 대역의 음향을 이용할 수 있다.
일부 실시예에서 컴포넌트(20)는 발광부와 수광부와 같은 서브-컴포넌트들을 포함할 수 있다. 발광부와 수광부는 일체화된 구조이거나, 물리적으로 분리된 구조로 한 쌍의 발광부와 수광부가 하나의 컴포넌트(20)를 이룰 수 있다.
컴포넌트영역(CA)에는 하나의 컴포넌트(20)가 배치되거나, 복수의 컴포넌트(20)들이 배치될 수 있다. 일 실시예에서, 표시 장치(1)가 복수의 컴포넌트(20)들을 포함하는 경우, 표시 장치(1)는 하나의 컴포넌트영역(CA)을 포함할 수 있다. 예를 들어, 표시 장치(1)는 도 1a를 참조하여 설명한 바와 같은 컴포넌트영역(CA)을 포함할 수 있다. 바(bar) 타입의 컴포넌트영역(CA)의 x 방향(특히, 도 1a의 x 방향)을 따라 복수의 컴포넌트(20)들이 상호 이격되어 배치될 수 있다. 일부 실시예에서, 표시 장치(1)가 복수의 컴포넌트(20)들을 포함하는 경우, 표시 장치(1)는 컴포넌트(20)들의 개수에 대응하는 개수의 컴포넌트영역(CA)들을 포함할 수 있다. 예를 들어, 표시 장치(1)는 도 1b를 참조하여 설명한 바와 같은 컴포넌트영역(CA)들을 복수 개 포함할 수 있으며, 복수의 컴포넌트영역(CA)들은 상호 이격되어 배치될 수 있다.
도 3은 본 발명의 일 실시예에 따른 표시 패널(10)을 개략적으로 나타낸 평면도이다.
표시 패널(10)은 기판(100) 상에 배치된 복수의 화소들의 어레이를 포함할 수 있다. 복수의 화소들은 표시영역(DA)에 배치된 제1화소(P1)들 및 컴포넌트영역(CA)에 배치된 제2화소(P2)들을 포함할 수 있다.
일 실시예에서, 표시영역(DA)의 면적은 컴포넌트영역(CA)의 면적과 상이할 수 있다. 예를 들어, 표시영역(DA)의 면적은 컴포넌트영역(CA)의 면적보다 클 수 있다.
표시영역(DA)에는 제1화소(P1)들이 2차원적으로 배열될 수 있으며, 컴포넌트영역(CA)에는 제2화소(P2)들이 2차원적으로 배열될 수 있다. 또한, 컴포넌트영역(CA)에는 투과부(TA)가 배치될 수 있다. 투과부(TA)는 이웃한 제2화소(P2) 사이에 배치될 수 있다.
비표시영역(NDA)은 표시영역(DA)을 전체적으로 둘러쌀 수 있다. 비표시영역(NDA)에는 스캔드라이버, 데이터드라이버 등이 배치될 수 있다. 비표시영역(NDA)에는 패드(230)가 위치할 수 있다. 패드(230)는 기판(100)의 일측 에지에 인접하게 배치될 수 있다. 패드(230)는 절연층에 의해 덮이지 않고 노출되어, 플렉서블 인쇄회로기판(FPCB)에 전기적으로 연결될 수 있다. 플렉서블 인쇄회로기판(FPCB)은 컨트롤러와 패드(230)를 전기적으로 연결할 수 있으며, 컨트롤러로부터 전달된 신호 또는 전원을 공급할 수 있다. 일부 실시예에서, 플렉서블 인쇄회로기판(FPCB)에는 데이터드라이버가 배치될 수 있다. 플렉서블 인쇄회로기판(FPCB)에서의 신호 또는 전압을 제1화소(P1)들 및 제2화소(P2)들에 전달하기 위하여, 패드(230)는 복수의 배선들과 연결될 수 있다.
다른 실시예에서, 플렉서블 인쇄회로기판(FPCB) 대신에 집적회로(IC)가 패드(230) 상에 배치될 수 있다. 집적회로(IC)는 예컨대 데이터 드라이버를 포함할 수 있으며, 도전볼을 포함하는 이방성도전필름을 통해 패드(230)와 전기적으로 연결될 수 있다.
제1화소(P1) 및 제2화소(P2) 각각은 유기발광다이오드(OLED, 도 2a 내지 도 2c)를 이용하여 소정의 색상의 빛을 방출할 수 있다. 각 유기발광다이오드(OLED)는 예를 들어, 적색, 녹색, 또는 청색의 빛을 방출할 수 있다. 각각의 유기발광다이오드(OLED)는 박막트랜지스터 및 스토리지 커패시터를 포함하는 화소회로에 연결될 수 있다.
도 4는 본 발명의 일 실시예에 따른 표시 장치의 유기발광다이오드에 연결된 회로를 도시한 등가회로도이다.
도 4를 참조하면, 유기발광다이오드(OLED)는 화소회로(PC)와 전기적으로 연결된다. 화소회로(PC)는 제1박막트랜지스터(T1), 제2박막트랜지스터(T2), 및 스토리지 커패시터(Cst)를 포함할 수 있다.
제2박막트랜지스터(T2)는 스위칭 박막트랜지스터로서, 스캔라인(SL) 및 데이터라인(DL)에 연결되며, 스캔라인(SL)으로부터 입력되는 스위칭 전압(또는 스위칭 신호, Sn)에 기초하여 데이터라인(DL)으로부터 입력된 데이터 전압(또는 데이터 신호, Dm)을 제1박막트랜지스터(T1)로 전달할 수 있다. 스토리지 커패시터(Cst)는 제2박막트랜지스터(T2)와 구동전압라인(PL)에 연결되며, 제2박막트랜지스터(T2)로부터 전달받은 전압과 구동전압라인(PL)에 공급되는 제1전원전압(ELVDD)의 차이에 해당하는 전압을 저장할 수 있다.
제1박막트랜지스터(T1)는 구동 박막트랜지스터로서, 구동전압라인(PL)과 스토리지 커패시터(Cst)에 연결되며, 스토리지 커패시터(Cst)에 저장된 전압 값에 대응하여 구동전압라인(PL)으로부터 유기발광다이오드(OLED)를 흐르는 구동 전류를 제어할 수 있다. 유기발광다이오드(OLED)는 구동 전류에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다. 유기발광다이오드(OLED)의 대향전극(예, 캐소드)은 제2전원전압(ELVSS)을 공급받을 수 있다.
도 4는 화소회로(PC)가 2개의 박막트랜지스터와 1개의 스토리지 커패시터를 포함하는 것을 설명하고 있으나, 박막트랜지스터의 개수 및 스토리지 커패시터의 개수는 화소회로(PC)의 설계에 따라 다양하게 변경될 수 있다. 예를 들어, 화소회로(PC)는 3개, 4개 5개 또는 그 이상의 박막트랜지스터들을 포함할 수 있다.
도 5a는 도 3의 A 부분을 확대한 확대도이다. 도 5b는 투과부(TA)를 확대한 확대도이다. 도 5c는 본 발명의 다른 실시예에 따른 도 3의 A 부분 확대도이다.
도 5a 및 도 5b를 참조하면, 표시 장치는 표시영역(DA) 및 컴포넌트영역(CA)을 포함할 수 있다. 표시영역(DA)에는 제1화소(P1)들이 배치될 수 있다. 컴포넌트영역(CA)에는 제2화소(P2)들 및 투과부(TA)가 배치될 수 있다.
제1화소(P1)들은 각각 빛을 방출하는 적어도 하나의 부화소를 포함할 수 있다. 예를 들어, 제1화소(P1)들은 제1적색부화소(Pr1), 제1녹색부화소(Pg1), 및 제1청색부화소(Pb1)를 포함할 수 있다. 일부 다른 예로, 제1화소(P1)들은 제1백색부화소를 더 포함할 수 있다.
일 실시예에서, 제1적색부화소(Pr1), 제1녹색부화소(Pg1), 및 제1청색부화소(Pb1)는 펜타일 타입으로 배치될 수 있다. 다른 실시예에서, 제1적색부화소(Pr1), 제1녹색부화소(Pg1), 및 제1청색부화소(Pb1)는 스트라이프 타입으로 배치되는 등 다양하게 배치될 수 있다.
제2화소(P2)들은 제1화소(P1)들과 유사하게 각각 빛을 방출하는 적어도 하나의 부화소를 포함할 수 있다. 예를 들어, 제2화소(P2)들은 제2적색부화소(Pr2), 제2녹색부화소(Pg2), 및 제2청색부화소(Pb2)를 포함할 수 있다. 이 때, 제2적색부화소(Pr2), 제2녹색부화소(Pg2), 및 제2청색부화소(Pb2)는 펜타일 타입으로 배치될 수 있다. 다른 실시예에서, 제2적색부화소(Pr2), 제2녹색부화소(Pg2), 및 제2청색부화소(Pb2)는 스트라이프 타입으로 배치되는 등 다양하게 배치될 수 있다.
투과부(TA)는 컴포넌트영역(CA)에서 제2화소(P2)들과 인접하게 배치될 수 있다. 구체적으로, 투과부(TA)는 제2적색부화소(Pr2), 제2녹색부화소(Pg2), 및 제2청색부화소(Pb2)들을 포함하는 그룹에 인접하게 배치될 수 있다.
투과부(TA)는 컴포넌트영역(CA)에서 복수개로 배치될 수 있다. 이 때, 일 실시예로, 투과부(TA)들은 서로 엇갈리게 배치될 수 있다.
본 실시예에서, 기판(100)은 투과부(TA)에 대응하여 복수의 그루브(100Gv)들을 포함할 수 있다. 예를 들어, 복수의 그루브(100Gv)들은 제1그루브(100Gva), 제2그루브(100Gvb), 및 제3그루브(100Gvc)를 포함할 수 있다. 다른 예로, 복수의 그루브(100Gv)들은 제1그루브(100Gva) 및 제2그루브(100Gvb)를 포함할 수 있다. 또 다른 예로, 복수의 그루브(100Gv)들은 4개의 그루브들 또는 그 이상의 그루브들을 더 포함할 수 있다. 이하 도 5a에서는 복수의 그루브(100Gv)들이 제1그루브(100Gva), 제2그루브(100Gvb), 및 제3그루브(100Gvc)를 포함하는 경우를 중심으로 상세히 설명하기로 한다.
본 실시예에서, 복수의 그루브(100Gv)들은 투과부(TA) 내부에서 각각 가상의 단일폐곡선(SCC)을 따라 연장될 수 있다. 이 때, 단일폐곡선(SCC)은 다각형, 원 타원 등과 같이 직선이나 곡선 위에 한 점을 찍었을 때, 시작점과 끝점이 같은 닫힌 도형을 의미한다. 예를 들어, 제1그루브(100Gva)는 가상의 제1단일폐곡선(SCCa)을 따라 연장될 수 있다. 제2그루브(100Gvb)는 가상의 제2단일폐곡선(SCCb)을 따라 연장될 수 있다. 제3그루브(100Gvc)는 가상의 제3단일폐곡선(SCCc)을 따라 연장될 수 있다.
본 실시예에서, 단일폐곡선(SCC)들의 중심점(CP)은 동일할 수 있다. 예를 들어, 제1단일폐곡선(SCCa), 제2단일폐곡선(SCCb), 및 제3단일폐곡선(SCCc)의 중심점(CP)은 동일할 수 있다. 이 때, 단일폐곡선(SCC)들은 닮음 관계에 있을 수 있다.
본 실시예에서, 제1그루브(100Gva)는 제2그루브(100Gvb)를 둘러싸며 배치될 수 있다. 또한, 제2그루브(100Gvb)는 제3그루브(100Gvc)를 둘러싸며 배치될 수 있다.
도 5a를 참조하면, 복수의 그루브(100Gv)들은 사각형상으로 배치될 수 있다. 구체적으로, 제1단일폐곡선(SCCa)은 사각 형상일 수 있다. 따라서, 제1그루브(100Gva)는 사각 형상으로 연장될 수 있다. 또한, 제2그루브(100Gvb) 및 제3그루브(100Gvc)도 사각 형상으로 연장될 수 있다. 특히, 일부 실시예에서, 복수의 그루브(100Gv)들은 정사각형 형상으로 배치될 수 있다.
도 5c를 참조하면, 복수의 그루브(100Gv)들은 곡률부를 포함하며 배치될 수 있다. 구체적으로, 복수의 그루브(100Gv)들은 원형 형상이거나 타원 형상일 수 있다. 이 때, 복수의 그루브(100Gv)들은 닮음 관계로 배치될 수 있다.
본 실시예에서 복수의 그루브(100Gv)들은 투과부(TA)를 통과하는 빛/신호가 회절되는 현상을 방지하기 위한 것일 수 있다. 특히, 복수의 그루브(100Gv)들이 닮음 관계로 배치되는 경우, 투과부(TA)에 발생하는 회절 현상이 더욱 감소할 수 있다.
도 6은 본 발명의 일 실시예에 따른 표시 장치의 일부를 도시한 단면도이다. 도 6을 참조하면, 표시 장치는 기판(100), 버퍼층(111), 절연층(IL), 유기발광다이오드(OLED), 박막봉지층(300), 및 터치입력층(40)을 포함할 수 있다. 절연층(IL)은 무기절연층(IIL) 및 평탄화층(117)을 포함할 수 있다.
본 실시예에서, 기판(100)은 고분자 수지를 포함하는 베이스층 및 무기절연물을 포함하는 배리어층을 포함할 수 있다. 예를 들어, 기판(100)은 순차적으로 적층된 제1베이스층(101), 제1배리어층(102), 제2베이스층(103), 및 제2배리어층(104)을 포함할 수 있다. 제1베이스층(101)과 제2베이스층(103)은 폴리에테르술폰, 폴리아크릴레이트, 폴리에테르 이미드, 폴리에틸렌 나프탈레이트, 폴리에틸렌 테레프탈레이트, 폴리페닐렌 설파이드, 폴리아릴레이트, 폴리이미드, 폴리카보네이트 또는 셀룰로오스 아세테이트 프로피오네이트 등을 포함할 수 있다. 제1배리어층(102)과 제2배리어층(104)은 실리콘옥사이드, 실리콘옥시나이트라이드, 및/또는 실리콘나이트라이드와 같은 무기절연물을 포함할 수 있다.
본 실시예에서, 제1베이스층(101)은 약 6㎛ 내지 10㎛의 두께를 가질 수 있다. 제2베이스층(103)은 약 5.8㎛ 내지 9㎛의 두께를 가질 수 있다. 또한, 제1베이스층(101) 및 제2베이스층(103)의 굴절률은 약 1.5 내지 2 일 수 있다.
버퍼층(111)은 기판(100) 상에 배치될 수 있다. 버퍼층(111)은 기판(100)의 하부로부터 이물, 습기 도는 외기의 침투를 감소 또는 차단할 수 있다. 버퍼층(111)은 산화물 또는 질화물과 같은 무기물, 또는 유기물, 또는 유무기복합물을 포함할 수 있으며, 무기물과 유기물의 단층 또는 다층 구조로 이루어질 수 있다.
박막트랜지스터(TFT) 및 스토리지 커패시터(Cst)를 포함하는 화소회로(PC)는 버퍼층(111) 상에 배치될 수 있다. 박막트랜지스터(TFT)는 반도체층(A1), 반도체층(A1)의 채널영역과 중첩하는 게이트전극(G1), 및 반도체층(A1)의 소스영역 및 드레인영역에 각각 연결된 소스전극(S1) 및 드레인전극(D1)을 포함할 수 있다. 반도체층(A1)과 게이트전극(G1) 사이에는 게이트절연층(112)이 개재되고, 게이트전극(G1)과 소스전극(S1), 또는 게이트전극(G1)과 드레인전극(D1) 사이에는 제1층간절연층(113) 및 제2층간절연층(115)이 배치될 수 있다.
스토리지 커패시터(Cst)는 박막트랜지스터(TFT)와 중첩하여 배치될 수 있다. 스토리지 커패시터(Cst)는 서로 중첩하는 제1축전판(CE1)과 제2축전판(CE2)을 포함할 수 있다. 일부 실시예에서, 박막트랜지스터(TFT)의 게이트전극(G1)이 스토리지 커패시터(Cst)의 제1축전판(CE1)을 포함할 수 있다. 제1축전판(CE1)과 제2축전판(CE2) 사이에 제1층간절연층(113)이 배치될 수 있다.
반도체층(A1)은 폴리 실리콘을 포함할 수 있다. 일부 실시예에서, 반도체층(A1)은 비정질 실리콘(amorphous silicon)을 포함할 수 있다. 일부 실시예에서, 반도체층(A1)은 인듐(In), 갈륨(Ga), 스태늄(Sn), 지르코늄(Zr), 바나듐(V), 하프늄(Hf), 카드뮴(Cd), 게르마늄(Ge), 크롬(Cr), 티타늄(Ti) 및 아연(Zn)을 포함하는 군에서 선택된 적어도 하나 이상의 물질의 산화물을 포함할 수 있다. 반도체층(A1)은 채널영역과 불순물이 도핑된 소스 영역 및 드레인 영역을 포함할 수 있다.
게이트절연층(112)은 실리콘옥사이드, 실리콘옥시나이트라이드, 실리콘나이트라이드와 같은 무기 절연물을 포함할 수 있으며, 전술한 물질을 포함하는 단일 층 또는 다층 구조일 수 있다.
게이트전극(G1) 또는 제1축전판(CE1)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu) 및/또는 티타늄(Ti) 과 같은 저저항의 도전 물질을 포함할 수 있으며, 전술한 물질로 이루어진 단일 층 또는 다층 구조일 수 있다.
제1층간절연층(113)은 실리콘옥사이드, 실리콘옥시나이트라이드, 실리콘나이트라이드와 같은 무기 절연물을 포함할 수 있으며, 전술한 물질을 포함하는 단일 층 또는 다층 구조일 수 있다.
제2축전판(CE2)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 니켈(Ni), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 및/또는 구리(Cu)를 포함할 수 있으며, 전술한 물질을 포함하는 단일 층 또는 다층 구조일 수 있다.
제2층간절연층(115)은 실리콘옥사이드, 실리콘옥시나이트라이드, 실리콘나이트라이드와 같은 무기 절연물을 포함할 수 있으며, 전술한 물질을 포함하는 단일 층 또는 다층 구조일 수 있다.
소스전극(S1) 또는 드레인전극(D1)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 니켈(Ni), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 및/또는 구리(Cu)를 포함할 수 있으며, 전술한 물질을 포함하는 단일 층 또는 다층 구조일 수 있다. 예컨대, 소스전극(S1) 또는 드레인전극(D1)은 티타늄층/알루미늄층/티타늄층의 3층 구조일 수 있다.
평탄화층(117)은 그 아래에 배치된 적어도 하나의 무기절연층(IOL), 예컨대 게이트절연층(112), 제1층간절연층(113), 및 제2층간절연층(115)과 다른 물질을 포함할 수 있다. 평탄화층(117)은 유기절연물을 포함할 수 있다. 평탄화층(117)은 아크릴, BCB(Benzocyclobutene), 폴리이미드(polyimide) 또는 HMDSO(Hexamethyldisiloxane) 등의 유기 절연물을 포함할 수 있다. 평탄화층(117)의 유기절연물은 감광성 유기절연물일 수 있다.
화소전극(221)은 평탄화층(117) 상에 배치될 수 있다. 화소전극(221)은 평탄화층(117)에 형성된 컨택홀을 통해 박막트랜지스터(TFT)와 전기적으로 연결될 수 있다.
화소전극(221)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr) 또는 이들의 화합물을 포함하는 반사막을 포함할 수 있다. 화소전극(221)은 전술한 물질을 포함하는 반사막, 및 반사막의 위 또는/및 아래에 배치된 투명도전막을 포함할 수 있다. 투명도전막은 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In2O3 indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide) 또는 알루미늄징크옥사이드(AZO; aluminum zinc oxide) 등을 포함할 수 있다. 일 실시예로, 화소전극(221)은 순차적으로 적층된, ITO층/Ag층/ITO층의 3층 구조를 가질 수 있다.
화소전극(221) 상에는 화소정의막(119)이 배치될 수 있다. 화소정의막(119)은 화소전극(221)의 에지를 커버하며 화소전극(221)의 중심 부분에 중첩하는 개구(119OP)를 포함할 수 있다. 화소정의막(119)은 유기절연물 및/또는 무기절연물을 포함할 수 있다. 개구(119OP)는 유기발광다이오드(OLED)에서 방출되는 빛의 발광영역을 정의할 수 있다. 본 명세서에서 상기 빛의 발광영역은 부화소의 크기를 의미한다.
중간층(222)은 화소전극(221)과 중첩하는 발광층(222b)을 포함한다. 발광층(222b)은 유기물을 포함할 수 있다. 발광층(222b)은 소정의 색상의 빛을 방출하는 고분자 유기물 또는 저분자 유기물을 포함할 수 있다. 발광층(222b)은 전술한 바와 같이 마스크를 이용한 증착 공정을 통해 형성될 수 있다.
발광층(222b)의 아래 및/또는 위에는 각각 제1기능층(222a) 및 제2기능층(222c)이 배치될 수 있다.
제1기능층(222a)은 단층 또는 다층일 수 있다. 예컨대 제1기능층(222a)이 고분자 물질로 형성되는 경우, 제1기능층(222a)은 단층구조인 홀 수송층(HTL: Hole Transport Layer)으로서, 폴리에틸렌 디히드록시티오펜(PEDOT: poly-(3,4)-ethylene-dihydroxy thiophene)이나 폴리아닐린(polyaniline)으로 형성할 수 있다. 제1기능층(222a)이 저분자 물질로 형성되는 경우, 제1기능층(222a)은 홀 주입층(HIL: Hole Injection Layer)과 홀 수송층(HTL)을 포함할 수 있다.
제2기능층(222c)은 선택적일 수 있다. 예컨대, 제1기능층(222a)과 발광층(222b)을 고분자 물질로 형성하는 경우, 제2기능층(222c)을 형성하는 것이 바람직할 수 있다. 제2기능층(222c)은 단층 또는 다층일 수 있다. 제2기능층(222c)은 전자 수송층(ETL: Electron Transport Layer) 및/또는 전자 주입층(EIL: Electron Injection Layer)을 포함할 수 있다.
제1기능층(222a) 및 제2기능층(222c) 각각은 표시영역(DA) 및 도 7을 참조하여 설명할 컴포넌트영역(CA)을 전체적으로 커버하도록 일체로 형성될 수 있다.
대향전극(223)은 비교적 일함수가 낮은 도전성 물질로 이루어질 수 있다. 예컨대, 대향전극(223)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 니켈(Ni), 크롬(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 합금 등을 포함하는 (반)투명층을 포함할 수 있다. 또는, 대향전극(223)은 전술한 물질을 포함하는 (반)투명층 상에 ITO, IZO, ZnO 또는 In2O3과 같은 층을 더 포함할 수 있다. 일 실시예로, 대향전극(223)은 은(Ag) 및 마그네슘(Mg)을 포함할 수 있다.
순차적으로 적층된 화소전극(221), 중간층(222), 및 대향전극(223)의 적층 구조는 발광 다이오드, 예컨대 유기발광다이오드(OLED)를 형성할 수 있다. 유기발광다이오드(OLED)는 박막봉지층(300)으로 커버될 수 있다.
박막봉지층(300)은 제1 및 제2무기봉지층(310, 330) 및 이들 사이의 유기봉지층(320)을 포함할 수 있다.
제1 및 제2무기봉지층(310, 330)은 각각 하나 이상의 무기 절연물을 포함할 수 있다. 무기 절연물은 알루미늄옥사이드, 티타늄옥사이드, 탄탈륨옥사이드, 하프늄옥사이드, 징크옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 또는/및 실리콘옥시나이트라이드를 포함할 수 있다. 제1 및 제2무기봉지층(310, 330)은 화학기상증착법을 통해 형성될 수 있다. 이 때, 제1 및 제2무기봉지층(310, 330)은 1㎛ 내지 1.3㎛의 두께를 가질 수 있다. 제1 및 제2무기봉지층(310, 330)의 굴절률은 약 1.75 내지 1.85일 수 있다.
유기봉지층(320)은 폴리머(polymer)계열의 물질을 포함할 수 있다. 폴리머 계열의 소재로는 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다. 예컨대, 유기봉지층(320)은 아크릴계 수지, 예컨대 폴리메틸메타크릴레이트, 폴리아크릴산 등을 포함할 수 있다. 유기봉지층(320)은 모노머를 경화하거나, 폴리머를 도포하여 형성할 수 있다. 아크릴계 수지를 포함하는 유기봉지층(320)은 약 1.49 이하의 굴절률을 가질 수 있다. 에폭시계 수지를 포함하는 유기봉지층(320)은 약 1.57 내지 1.61의 굴절률을 가질 수 있다.
터치입력층(40)은 제2무기봉지층(330) 상에 배치되며, 적어도 하나의 무기막 및 감지전극을 포함할 수 있다.
터치입력층(40)은 절연층 및 도전층이 교대로 적층될 수 있다. 일 실시예에서, 터치입력층(40)은 제1절연층(401), 제1도전층(402), 제2절연층(403), 제2도전층(404), 및 제3절연층(405)을 포함할 수 있다. 제1도전층(402) 및 제2도전층(404)은 컨택홀(미도시)에 의해 연결될 수 있다. 감지전극은 제1도전층(402) 또는 제2도전층(404) 중 적어도 하나에 포함될 수 있다.
제1도전층(402) 또는 제2도전층(404)은 금속층 또는 투명 도전층을 포함할 수 있다. 금속층은 몰리브덴(Mo), 멘델레븀(Md), 은(Ag), 티타늄(Ti), 구리(Cu), 알루미늄(Al), 및 이들의 합금을 포함할 수 있다. 투명 도전층은 ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), ITZO(indium tin zinc oxide) 등과 같은 투명한 전도성 산화물을 포함할 수 있다. 그 밖에 투명 도전층은 PEDOT과 같은 전도성 고분자, 금속 나노 와이어, 그래핀(graphene) 등을 포함할 수 있다.
제1도전층(402) 또는 제2도전층(404)은 단층 또는 다층일 수 있다. 단층의 제1도전층(402) 또는 제2도전층(404)은 금속층 또는 투명 도전층을 포함할 수 있으며, 금속층 및 투명도전층의 물질은 앞서 설명한 바와 같다. 제1도전층(402) 및 제2도전층(404) 중 하나는 단일의 금속층을 포함할 수 있다. 제1도전층(402) 및 제2도전층(404) 중 하나는 다층의 금속층을 포함할 수 있다. 다층의 금속층은 예컨대, 티타늄층/알루미늄층/티타늄층의 3층을 포함하거나, 몰리브덴층/멘델레븀층의 2층을 포함할 수 있다. 또는, 다층의 금속층은 금속층 및 투명 도전층을 포함할 수 있다. 제1도전층(402) 및 제2도전층(404)은 서로 다른 적층 구조를 가지거나 동일한 적층 구조를 가질 수 있다. 예를 들어, 제1도전층(402)은 금속층을 포함하고 제2도전층(404)은 투명 도전층을 포함할 수 있다. 또는, 제1도전층(402) 및 제2도전층(404)은 동일한 금속층을 포함할 수 있다.
제1도전층(402) 및 제2도전층(404)의 물질 및 제1도전층(402) 및 제2도전층(404)에 구비되는 감지전극들의 배치는 센싱 감도를 고려하여 결정될 수 있다. RC 딜레이가 센싱 감도에 영향을 미칠 수 있는데, 금속층을 포함하는 감지전극들은 투명 도전층 대비 저항이 작기 때문에 RC 값이 감소될 수 있고, 따라서 감지전극들 사이에 정의된 커패시터의 충전시간이 감소될 수 있다. 투명 도전층을 포함하는 감지전극들은 금속층 대비 사용자에게 시인되지 않고, 입력 면적이 증가하여 커패시턴스를 증가시킬 수 있다.
제1절연층(401), 제2절연층(403), 및 제3절연층(405)은 각각 무기절연물 또는/및 유기절연물을 포함할 수 있다. 무기절연물은 실리콘옥사이드, 실리콘나이트라이드, 또는 실리콘옥시나이트라이드 등을 포함할 수 있고, 유기절연물은 고분자 유기물을 포함할 수 있다. 일부 실시예에서, 제1절연층(401)은 생략될 수 있다.
도 7은 본 발명의 일 실시예에 따른 컴포넌트영역(CA)을 도시한 단면도이다. 도 8은 본 발명의 일 실시예에 따른 투과부(TA)를 확대하여 도시한 단면도이다.
도 7 및 도 8을 참조하면, 컴포넌트영역(CA)은 투과부(TA)를 포함하며, 투과부(TA)를 사이에 두고 두 개의 화소회로(PC) 및 두 개의 유기발광다이오드(OLED)가 인접하게 배치될 수 있다. 각 유기발광다이오드(OLED)는 각 화소회로(PC)에 전기적으로 연결될 수 있다. 도 6을 참조하여 설명한 유기발광다이오드(OLED)는 표시영역(DA)에 배치된 제1표시요소이고, 도 7에 도시된 유기발광다이오드(OLED)는 컴포넌트영역(CA)에 배치된 제2표시요소에 해당할 수 있다.
도 7에 도시된 유기발광다이오드(OLED)의 구조, 박막트랜지스터(TFT) 및 스토리지 커패시터(Cst)를 포함하는 화소회로(PC)의 구조는 앞서 도 6을 참조하여 설명한 구조와 실질적으로 동일하다. 따라서, 유기발광다이오드(OLED)의 구체적인 구조 및 박막트랜지스터(TFT) 및 스토리지 커패시터(Cst)의 구조는 앞서 설명한 내용으로 대신하고, 이하에서는 차이점을 중심으로 설명하기로 한다.
컴포넌트(20)는 기판(100)의 하부에 배치될 수 있다. 특히, 컴포넌트(20)는 투과부(TA)에 대응하도록 배치될 수 있다.
하부금속층(BML)은 기판(100) 및 버퍼층(111) 사이에 배치될 수 있다. 하부금속층(BML)은 박막트랜지스터(TFT)의 하부에 배치되어, 컴포넌트(20) 등으로부터 방출되는 빛에 의해 박막트랜지스터(TFT)의 특성이 열화되는 것을 방지할 수 있다.
또한, 하부금속층(BML)은 다른 층에 배치된 배선(CL)과 컨택홀을 통해 연결될 수 있다. 하부금속층(BML)은 배선(CL)으로부터 정전압 또는 신호를 제공받을 수 있다. 예를 들어, 하부금속층(BML)은 구동전압 또는 스캔 신호를 제공받을 수 있다. 하부금속층(BML)은 정전압 또는 신호를 제공받음에 따라 정전기 방전이 발생될 확률을 현저히 줄일 수 있다. 하부금속층(BML)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 니켈(Ni), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 및/또는 구리(Cu)를 포함할 수 있다. 하부금속층(BML)은 전술한 물질의 단일층 또는 다층일 수 있다.
본 실시예에서, 제2배리어층(104)은 제1투과홀(104H)을 포함할 수 있다. 이 때, 제1투과홀(104H)은 투과부(TA)에 대응하여 배치될 수 있다. 기판(100) 및 유기발광다이오드(OLED) 사이의 절연층(IL)은 투과부(TA)에 대응하는 제2투과홀(ILH)을 포함할 수 있다. 또한, 절연층(IL) 및 기판(100) 사이에 배치된 버퍼층(111)은 제3투과홀(111H)을 포함할 수 있다.
본 실시예에서, 제2투과홀(ILH)은 무기절연층(IIL)의 제1홀(IILH), 평탄화층(117)의 제2홀(117H)을 포함할 수 있다. 또한 화소정의막(119)은 제3홀(119H)을 포함할 수 있다. 제1홀(IILH), 제2홀(117H), 및 제3홀(119H)은 투과부(TA)에서 서로 중첩할 수 있다. 대향전극(223)도 투과부(TA)에 배치되는 제4홀(223H)을 포함할 수 있으며, 제4홀(223H)은 제1홀(IILH), 제2홀(117H), 및 제3홀(119H)에 중첩할 수 있다.
유기발광다이오드(OLED)의 중간층(222) 중 일부, 예컨대 제1기능층(222a) 및/또는 제2기능층(222c)은 투과부(TA)를 커버하도록 일체로 형성될 수 있다. 또는, 제1기능층(222a) 및/또는 제2기능층(222c)은 대향전극(223)과 유사하게, 투과부(TA)에 대응하는 홀을 포함할 수 있다.
박막봉지층(300)은 표시영역(DA) 및 컴포넌트영역(CA)을 전체적으로 커버할 수 있다. 따라서, 제1무기봉지층(310), 유기봉지층(320), 및 제2무기봉지층(330)은 투과부(TA)를 커버할 수 있다.
일 실시예에서, 터치입력층(40)의 제1절연층(401), 제2절연층(403), 및 제3절연층(405)도 투과부(TA)에 대응하여 투과홀을 포함할 수 있다. 이 때, 제1절연층(401)의 제5홀(401H), 제2절연층(403)의 제6홀(403H), 제3절연층(405)의 제7홀(405H) 또한 제1홀(IILH), 제2홀(117H), 및 제3홀(119H)에 중첩될 수 있다.
본 실시예에서, 기판(100)은 투과부(TA)에 대응하여 복수의 그루브(100Gv)들을 포함할 수 있다. 특히, 일 실시예에서, 복수의 그루브(100Gv)들은 기판(100)의 상면에 수직인 중심선(CPL)을 기준으로 대칭적으로 배치될 수 있다.
본 실시예에서, 복수의 그루브(100Gv)들은 제1투과홀(104H)과 연결되도록 베이스층에 구비될 수 있다. 예를 들어, 제2배리어층(104)은 투과부(TA)에 대응하는 제1투과홀(104H)을 포함하고, 복수의 그루브(100Gv)들은 제1투과홀(104H)과 연결되도록 제2베이스층(103)에 구비될 수 있다.
본 실시예에서, 복수의 그루브(100Gv)들의 깊이는 베이스층의 두께와 동일할 수 있다. 예를 들어, 복수의 그루브(100Gv)들의 깊이는 제2베이스층(103)의 두께(H1)와 동일할 수 있다. 이 경우, 복수의 그루브(100Gv)들의 하면은 제1배리어층(102)의 상면으로 형성될 수 있다. 즉, 복수의 그루브(100Gv)들은 제2베이스층(103)을 관통하는 관통홀일 수 있다. 일부 실시예에서, 복수의 그루브(100Gv)들의 깊이는 베이스층의 두께와 상이할 수 있다. 그러나, 이하에서는 설명의 편의를 위하여 그루브(100Gv)들의 깊이는 베이스층의 두께와 동일한 경우를 중심으로 상세히 설명하기로 한다.
본 실시예에서, 복수의 그루브(100Gv)들의 폭은 동일할 수 있다. 예를 들어, 복수의 그루브(100Gv)들 중 어느 하나의 제1폭(d1)은 복수의 그루브(100Gv)들 중 다른 하나의 제2폭(d2)과 동일할 수 있다.
본 실시예에서, 제1무기봉지층(310) 및 유기봉지층(320)은 제2투과홀(ILH)로 연장되어 복수의 그루브(100Gv)들 상에 배치될 수 있다. 구체적으로, 제1무기봉지층(310) 및 유기봉지층(320)은 제1투과홀(104H), 제2투과홀(ILH), 및 제3투과홀(111H)로 연장되어 배치될 수 있다.
본 실시예에서, 제1무기봉지층(310)은 복수의 그루브(100Gv)들의 형상에 따라 배치될 수 있다. 구체적으로, 제1무기봉지층(310)은 복수의 그루브(100Gv)들의 옆면 및 상면을 따라 배치될 수 있다. 또한, 유기봉지층(320)은 제2투과홀(ILH)로 연장되어 복수의 그루브(100Gv)들의 내부에 배치될 수 있다. 구체적으로, 유기봉지층(320)은 복수의 그루브(100Gv)들의 내부를 채울 수 있다.
본 실시예는 박막봉지층(300)으로부터 기판(100)을 향하는 방향으로 컴포넌트(20)로 진행하는 광 또는 컴포넌트(20)으로부터 발생하여 컴포넌트(20)으로부터 기판(100)을 향하는 방향으로 진행하는 광의 회절 현상을 방지하기 위함일 수 있다. 기판(100)에 복수의 그루브(100Gv)들이 배치되지 않는 경우, 투과부(TA)는 하나의 단일 슬릿의 역할을 할 수 있다. 따라서, 회절 현상으로 인한 광손실이 발생할 수 있다. 그러나, 본 발명의 실시예와 같이, 기판(100)에 복수의 그루브(100Gv)들을 배치하는 경우, 복수의 그루브(100Gv)가 각 광의 위상차를 조절하여 다중 슬릿과 유사한 역할을 할 수 있다. 따라서, 회절 현상으로 인한 광손실이 감소될 수 있으며, 회절 현상으로 인한 신호 또는 이미지 왜곡을 감소시킬 수 있다. 또한, 투과부(TA)에 제2베이스층(103) 중 일부가 제거되므로 적층 투과율이 향상될 수 있다.
예를 들어, 제1배리어층(102)의 상면으로부터 복수의 그루브(100Gv)를 통과하는 제1광과 제1배리어층(102)의 상면으로부터 복수의 그루브(100Gv)들 사이의 돌출부(103P)를 통과하는 제2광의 위상차는 유기봉지층(320)의 굴절률, 제2베이스층(103)의 굴절률, 및 제2베이스층(103)의 두께(H1)와 관련 있을 수 있다. 특히, 상기 제1광과 상기 제2광이 각각 그루브(100Gv) 및 돌출부(103P)를 통과하였을 때 경로차는 유기봉지층(320)의 굴절률과 제2베이스층(103)의 굴절률의 차이에 제2베이스층(103)의 두께(H1)를 곱한 값일 수 있다. 이 때, 유기봉지층(320)의 굴절률은 아크릴계 수지를 포함하는 경우 약 1.49, 에폭시계 수지를 포함하는 경우 약 1.57 내지 1.61이다. 제2베이스층(103)의 굴절률은 약 1.5 내지 2 일 수 있다. 제2베이스층(103)의 두께(H1)는 5.8㎛ ~ 9㎛ 일 수 있다. 본 실시예는 상기 제1광과 상기 제2광이 위상차를 갖도록 조절하여 상기 제1광과 상기 제2광이 보강간섭이 일어나도록 조절할 수 있다. 따라서, 회절현상을 감소시킬 수 있다.
도 9a 내지 도 9c는 본 발명의 다른 실시예에 따른 투과부(TA)를 확대하여 도시한 단면도이다. 도 9a 내지 도 9c에 있어서 도 8과 동일한 참조부호는 동일부재를 의미하는 바 중복된 설명은 생략하기로 한다.
도 9a 내지 도 9c를 참조하면, 표시 장치는 표시영역 및 투과부(TA)가 배치된 컴포넌트영역(CA)을 포함하는 기판(100)을 포함할 수 있다. 이 때, 기판(100)은 투과부(TA)에 대응하여 복수의 그루브(100Gv)들을 포함할 수 있다.
도 9a를 참조하면, 그루브(100Gv)가 투과부(TA) 내부에 4개 배치된 것을 도시한다. 이와 같이, 그루브(100Gv)의 개수는 다양할 수 있다.
본 실시예에서, 복수의 그루브(100Gv)들은 기판(100)의 상면에 수직인 중심선(CPL)을 기준으로 대칭적으로 배치될 수 있다.
본 실시예에서, 복수의 그루브(100Gv)들의 폭은 동일할 수 있다. 예를 들어, 복수의 그루브(100Gv)들 중 어느 하나의 제1폭(d1-1)은 복수의 그루브(100Gv)들 중 다른 하나의 제2폭(d2-1)과 동일할 수 있다. 이 때, 복수의 그루브(100Gv)들의 폭은 x 방향으로의 거리를 의미한다.
본 실시예에서, 돌출부(103P)들은 인접한 복수의 그루브(100Gv) 사이에 배치될 수 있다. 돌출부(103P)들은 서로 이격되어 투과부(TA) 내에 배치될 수 있다. 예를 들어, 제1돌출부(103Pa), 제2돌출부(103Pb), 및 제3돌출부(103Pc)는 서로 이격되어 배치될 수 있다. 이 때, 제1돌출부(103Pa) 및 제3돌출부(103Pc)는 중심선(CPL)을 기준으로 대칭적으로 배치될 수 있다. 돌출부(103P)들은 제2베이스층(103)과 동일한 물질을 포함할 수 있다.
본 실시예에서, 돌출부(103P)들의 폭은 동일할 수 있다. 예를 들어, 제1돌출부(103Pa)의 x 방향으로의 제1길이(t1-1)는 제2돌출부(103Pb)의 x 방향으로의 제2길이(t2-1)와 동일할 수 있다.
도 9b를 참조하면, 복수의 그루브(100Gv)들의 폭은 상이할 수 있다. 예를 들어, 복수의 그루브(100Gv) 중 어느 하나의 제1폭(d1-2)은 복수의 그루브(100Gv)들 중 다른 하나의 제2폭(d2-2)과 상이할 수 있다. 이 때, 제1폭(d1-2)은 제2폭(d2-2) 보다 작을 수 있다. 일부 실시예에서, 제1폭(d1-2)은 제2폭(d2-2) 보다 클 수 있다.
본 실시예에서, 제1돌출부(103Pa) 및 제2돌출부(103Pb)는 상기 기판(100)의 상면에 수직인 중심선(CPL)을 기준으로 대칭적으로 배치될 수 있다.
본 실시예에서, 돌출부(103Pa, 103Pb)들의 폭은 동일할 수 있다. 예를 들어, 제1돌출부(103Pa)의 x 방향으로의 제1길이(t1-2)는 제2돌출부(103Pb)의 x 방향으로의 제2길이(t2-2)와 동일할 수 있다.
본 실시예에서, 투과부(TA)를 통과하는 광들은 프레넬 회절 현상이 발생할 수 있다. 프레넬 회절이란, 광원 및 관측부 중 적어도 한쪽이 회절 물체(예를 들어, 단일 슬릿)에 대해 유한한 거리에 있는 경우에 생기는 회절 현상이다. 이러한 경우, 복수의 그루브(100Gv)들의 폭을 상이하게 배치할 수 있다. 특히, 복수의 그루브(100Gv)들은 복수의 그루브(100Gv) 및 돌출부(103Pa, 103Pb)들을 각각 통과한 광들이 서로 보강간섭하도록 배치될 수 있다. 따라서, 박막봉지층(300)으로부터 기판(100)을 향하는 방향으로 컴포넌트(20)로 진행하는 광 또는 컴포넌트(20)으로부터 발생하여 컴포넌트(20)으로부터 기판(100)을 향하는 방향으로 진행하는 광의 손실을 최소화할 수 있다.
도 9c를 참조하면, 돌출부(103P)들의 폭은 상이할 수 있다. 예를 들어, 제1돌출부(103Pa)의 x 방향으로의 제1길이(t1-3)는 제2돌출부(103Pb)의 x 방향으로의 제2길이(t2-3)와 상이할 수 있다. 특히, 제1길이(t1-3)는 제2길이(t2-3) 보다 클 수 있다. 일부 실시예에서, 제1길이(t1-3)는 제2길이(t2-3) 보다 작을 수 있다.
본 실시예에서, 복수의 그루브(100Gv) 중 어느 하나의 제1폭(d1-3)은 복수의 그루브(100Gv) 중 다른 하나의 제2폭(d2-3)과 상이할 수 있다. 특히, 제1폭(d1-3)은 제2폭(d2-3) 보다 작을 수 있다. 일부 실시예에서, 제1폭(d1-3)은 제2폭(d2-3) 보다 클 수 있다. 또는 제1폭(d1-3)은 제2폭(d2-3)과 동일할 수 있다.
본 실시예에서, 투과부(TA)를 통과하는 광들은 프레넬 회절 현상이 발생할 수 있다. 이 때, 돌출부(103P)들의 폭 및 복수의 그루브(100Gv)들의 폭을 상이하게 배치할 수 있다. 특히, 돌출부(103P)들 및 복수의 그루브(100Gv)들은 복수의 그루브(100Gv)들 및 돌출부(103P)들을 각각 통과한 광들이 서로 보강간섭하도록 배치될 수 있다. 따라서, 박막봉지층(300)으로부터 기판(100)을 향하는 방향으로 컴포넌트(20)로 진행하는 광 또는 컴포넌트(20)으로부터 발생하여 컴포넌트(20)으로부터 기판(100)을 향하는 방향으로 진행하는 광의 손실을 최소화할 수 있다.
이하, 기판(100)에 복수의 그루브(100Gv)들을 형성하는 표시 장치의 제조방법을 설명하기로 한다.
도 10a는 노광마스크가 컴포넌트영역 및 표시영역에 대응하여 배치된 평면도이다. 도 10b 내지 도 10e는 본 발명의 일 실시예에 따른 표시 장치의 제조방법을 나타낸 단면도이다. 도 10b 내지 도 10e는 도 10a의 B-B'선에 따른 단면도이다.
도 10a를 참조하면, 컴포넌트영역(CA)에 대응하여 포토레지스트층(미도시)을 형성할 수 있다. 이 때, 상기 포토레지스트층은 포지티브(Positive)형 또는 포지티브(Negative)형 중 어느 하나로 선택되어 컴포넌트영역(CA)에 도포될 수 있다. 구체적으로, 포지티브형의 포토레지스트층은 노광(Light exposure)된 영역이 이후 현상(Developing) 과정에서 식각되며, 반대로 네거티브형의 포토레지스트층은 노광된 영역을 제외한 나머지 영역이 식각되는 특성이 있다. 이하에서는, 포토레지스트층이 포지티브형인 경우를 중심으로 상세히 설명하기로 한다.
포토레지스트층은 포토레지스트액(미도시)을 기판(100)에 스핀 코팅(Spin-coating), 스프레이 또는 담금 등의 다양한 방법으로 도포함으로써 형성될 수 있다.
또한 포토레지스트층이 기판(100)의 상면에 도포하기 이전에 포토레지스트층이 도포될 기판(100)의 상면을 연마(Polishing)하는 공정을 추가적으로 실시할 수 있다.
그 다음, 컴포넌트영역(CA) 및 표시영역(DA)에 대응하도록 마스크개구(MOP)를 포함하는 노광마스크(M)를 배치할 수 있다.
노광마스크(M)는 바디부(BP), 관통홀(TH)을 구비하여 배치된 적어도 하나의 아일랜드부(IP), 및 적어도 하나의 아일랜드부(IP)와 바디부(BP)를 연결하는 적어도 하나의 리브(Rib)를 포함할 수 있다.
바디부(BP)는 마스크개구(MOP)를 포함할 수 있다. 마스크개구(MOP)는 투과부(TA)의 형상에 따라 변경될 수 있다. 마스크개구(MOP)는 바디부(BP)에 복수개 배치될 수 있으며, 각 마스크개구(MOP)들은 서로 이격되어 배치될 수 있다. 이 때, 아일랜드부(IP)는 각 마스크개구(MOP) 내에 배치될 수 있다.
아일랜드부(IP)는 마스크개구(MOP)의 일부를 차폐할 수 있다. 아일랜드부(IP)는 관통홀(TH)을 구비할 수 있으며, 마스크개구(MOP) 내부에 배치될 수 있다. 도 10a에서 아일랜드부(IP)는 각 마스크개구(MOP) 내에서 2개 배치된 것을 도시하였지만, 아일랜드부(IP)는 3개 이상 배치될 수 있는 등 다양한 변형이 가능하다.
리브(Rib)는 아일랜드부(IP)와 바디부(BP)를 연결할 수 있다. 이 때, 리브(Rib)는 아일랜드부(IP)를 지지할 수 있다. 각 마스크개구(MOP) 내에서 리브(Rib)는 적어도 하나 배치될 수 있다. 예를 들어, 리브(Rib)는 마스크개구(MOP) 내에서 복수개 배치될 수 있다. 도 10a에서 리브(Rib)는 각 아일랜드부(IP)의 꼭지점 부분을 연결하도록 도시하였지만, 리브(Rib)의 배치는 다양하게 변경될 수 있다. 일 실시예에서, 리브(Rib)의 폭은 아일랜드부(IP)의 폭 보다 작을 수 있다.
그 다음, 상기 포토레지스트층을 노광할 수 있다. 이 때, 포토레지스트층 중 아일랜드부(IP) 및 바디부(BP)로 차폐되는 영역을 제외한 영역이 노광될 수 있다. 구체적으로, 포토레지스트층 중 마스크개구(MOP) 및 관통홀(TH)에 의해 노출되는 제1영역(R1)은 노광될 수 있다. 이 경우, 리브(Rib)에 의해 차폐되는 영역은 짧은 시간 동안 노광되지 않을 수 있지만, 리브(Rib)에 의해 차폐되는 영역은 노광 시간을 조절하여 노광될 수 있다. 예를 들어, 리브(Rib)의 폭은 아일랜드부(IP)의 폭보다 작을 수 있다. 이 때 노광 시간을 증가시키면, 아일랜드부(IP)로 차폐되는 영역은 노광되지 않으면서, 리브(Rib)에 의해 차폐되는 영역은 노광될 수 있다. 따라서, 리브(Rib)에 의해 차폐되는 영역은 리브(Rib)와 관계없이 노광될 수 있다.
그 다음, 포토레지스트층의 일부를 현상 공정을 통해 제거할 수 있다. 상기 포토레지스트층은 포지티브 형의 포토레지스트액을 이용한 것으로, 현상 공정을 거치면, 포토레지스트층 중 제1영역(R1)을 제외한 영역이 제거될 수 있다.
그 다음, 복수의 금속패턴(MP) 및 금속층(ML)을 형성할 수 있다. 일 실시예에서, 복수의 금속패턴(MP) 및 금속층(ML)은 도금을 통해 형성될 수 있다. 예를 들어, 전기 주조(Electro-forming) 방식을 이용해 금속패턴(MP) 및 금속층(ML)을 형성할 수 있다.
그 다음, 도 10b를 참조하면, 남아있는 포토레지스트층을 제거할 수 있다. 이 때, 복수의 금속패턴(MP)은 서로 이격되어 배치될 수 있다.
그 다음, 도 10c를 참조하면, 복수의 금속패턴(MP)을 마스크로 하여 기판(100)을 식각할 수 있다. 이 때, 식각은 건식 식각일 수 있다. 따라서, 기판(100) 중 컴포넌트영역에 대응하여 복수의 그루브(100Gv)를 형성할 수 있다. 또한, 인접한 복수의 그루브(100Gv) 사이에는 식각되지 않는 돌출부(103P)들 및 상부돌출부(104P)를 형성할 수 있다. 돌출부(103P)는 제2베이스층(103) 중 복수의 금속패턴(MP)을 마스크로 하여 식각되지 않은 부분일 수 있다. 상부돌출부(104P)는 제2배리어층(104) 중 복수의 금속패턴(MP)을 마스크로 하여 식각되지 않은 부분일 수 있다.
일 실시예에서, 기판(100) 중 제2베이스층(103) 및 제2배리어층(104)이 식각될 수 있다. 예를 들어, 제1배리어층(102)의 상면 중 일부가 노출되도록 식각될 수 있다. 이 경우, 식각 시간을 조절하여 제2베이스층(103) 및 제2배리어층(104)을 식각할 수 있다.
그 다음, 도 10d를 참조하면, 버퍼층(111)이 금속층(ML) 상에 형성될 수 있다. 이 때, 버퍼층(111)은 복수의 그루브(100Gv)들을 차폐하는 마스크를 이용하여 금속층(ML) 상에 형성될 수 있다.
그 다음, 도 10e를 참조하면, 복수의 금속패턴(MP)을 제거할 수 있다. 이 때, 상부돌출부(104P)가 동시에 제거할 수 있다. 복수의 금속패턴(MP) 및 상부돌출부(104P)는 식각 공정 및 애싱(ashing) 공정을 통해 제거할 수 있다. 특히, 상기 식각 공정은 습식 식각일 수 있다. 또는 버퍼층(111)을 두껍게 형성한 후, 전체적으로 연마 공정을 진행하여 복수의 금속패턴(MP) 및 상부돌출부(104P)를 제거할 수 있다.
따라서, 기판(100)에 복수의 그루브(100Gv)들을 포함하는 표시 장치를 제조할 수 있다.
도 11a는 본 발명의 또 다른 실시예에 따른 도 3의 A 부분의 확대도이다. 도 11b는 도 11a의 투과부(TA)를 확대한 확대도이다. 도 11c는 본 발명의 또 다른 실시예에 따른 도 3의 A 부분의 확대도이다. 도 11a 내지 도 11c에 있어서, 각각 도 5a 내지 도 5c와 동일한 참조부호는 동일부재를 의미하는 바 중복된 설명은 생략하기로 한다.
도 11a 및 도 11b를 참조하면, 표시 장치는 제1표시요소가 배치되는 표시영역(DA) 및 제2표시요소 및 투과부(TA)가 배치되는 컴포넌트영역(CA)을 포함하는 기판(100)을 포함할 수 있다.
본 실시예에서, 복수의 하부금속패턴(BMLP)들은 투과부(TA)에 대응하며, 서로 이격되어 배치될 수 있다. 예를 들어, 복수의 하부금속패턴(BMLP)들은 제1하부금속패턴(BMLPa), 제2하부금속패턴(BMLPb), 및 제3하부금속패턴(BMLPc)을 포함할 수 있다. 다른 예로, 복수의 하부금속패턴(BMLP)들은 제1하부금속패턴(BMLPa) 및 제2하부금속패턴(BMLPb)을 포함할 수 있다. 또 다른 예로, 복수의 하부금속패턴(BMLP)들은 4개의 하부금속패턴들 또는 그 이상의 하부금속패턴들을 더 포함할 수 있다. 이하 도 11a에는 복수의 하부금속패턴(BMLP)들은 제1하부금속패턴(BMLPa), 제2하부금속패턴(BMLPb), 및 제3하부금속패턴(BMLPc)을 포함하는 경우를 중심으로 상세히 설명하기로 한다.
본 실시예에서, 복수의 하부금속패턴(BMLP)들은 투과부(TA) 내부에서 각각 가상의 단일폐곡선(SCC-1)을 따라 연장될 수 있다. 이 때, 단일폐곡선(SCC-1)은 다각형, 원 타원 등과 같이 직선이나 곡선 위에 한 점을 찍었을 때, 시작점과 끝점이 같은 닫힌 도형을 의미한다. 예를 들어, 제1하부금속패턴(BMLPa)은 가상의 제1단일폐곡선(SCCa-1)을 따라 연장될 수 있다. 제2하부금속패턴(BMLPb)은 가상의 제2단일폐곡선(SCCb-1)을 따라 연장될 수 있다. 제3하부금속패턴(BMLPc)은 가상의 제3단일폐곡선(SCCc-1)을 따라 연장될 수 있다.
본 실시예에서, 단일폐곡선(SCC-1)들의 중심점(CP-1)은 동일할 수 있다. 예를 들어, 제1단일폐곡선(SCCa-1), 제2단일폐곡선(SCCb-1), 및 제3단일폐곡선(SCCc-1)의 중심점(CP-1)은 동일할 수 있다. 이 때, 단일폐곡선(SCC-1)들은 닮음 관계에 있을 수 있다.
본 실시예에서, 제1하부금속패턴(BMLPa)은 제2하부금속패턴(BMLPb)을 둘러싸며 배치될 수 있다. 또한, 제2하부금속패턴(BMLPb)은 제3하부금속패턴(BMLPc)을 둘러싸며 배치될 수 있다.
도 11b를 참조하면, 복수의 하부금속패턴(BMLP)들은 사각형상으로 배치될 수 있다. 구체적으로, 제1단일폐곡선(SCCa-1)은 사각 형상일 수 있다. 따라서, 제1하부금속패턴(BMLPa)은 사각 형상으로 연장될 수 있다. 또한, 제2하부금속패턴(BMLPb) 및 제3하부금속패턴(BMLPc)도 사각 형상으로 연장될 수 있다. 특히, 일부 실시예에서, 복수의 하부금속패턴(BMLP)들은 정사각형 형상으로 배치될 수 있다.
도 11c를 참조하면, 복수의 하부금속패턴(BMLP)들은 곡률부를 포함하며 배치될 수 있다. 구체적으로, 복수의 하부금속패턴(BMLP)들은 원형 형상이거나 타원 형상일 수 있다. 이 때, 복수의 하부금속패턴(BMLP)들은 닮음 관계로 배치될 수 있다.
본 실시예에서 복수의 하부금속패턴(BMLP)들은 투과부(TA)를 통과하는 빛/신호가 회절되는 현상을 방지하기 위한 것일 수 있다. 특히, 복수의 하부금속패턴(BMLP)들이 닮음 관계로 배치되는 경우, 회절 현상이 더욱 감소할 수 있다.
도 12a 내지 도 12c는 본 발명의 또 다른 실시예에 따른 투과부(TA)를 확대하여 도시한 단면도이다. 도 12a 내지 도 12c에 있어서, 도 9a 및 도 9c와 동일한 참조부호는 동일부재를 의미하는 바 중복된 설명은 생략하기로 한다.
도 12a 내지 도 12c를 참조하면, 표시 장치는 표시영역과 투과부(TA)가 배치된 컴포넌트영역(CA)을 포함하는 기판(100)을 포함할 수 있다. 이 때, 기판(100) 상에 투과부(TA)에 대응하여 서로 이격되어 배치된 복수의 하부금속패턴(BMLP)을 포함할 수 있다.
본 실시예에서, 기판(100)은 제1베이스층(101), 제1배리어층(102), 제2베이스층(103), 및 제2배리어층(104)을 포함할 수 있다. 일부 실시예에서, 기판(100)은 글라스로 구비될 수 있다.
본 실시예에서, 기판(100) 및 제2표시요소(미도시) 사이에 하부금속층(BML)이 배치될 수 있다. 구체적으로 하부금속층(BML)은 기판(100) 및 버퍼층(111) 사이에 배치될 수 있다. 이 경우, 하부금속층(BML)은 복수의 하부금속패턴(BMLP)과 동일한 층에 배치될 수 있으며, 하부금속층(BML)은 복수의 하부금속패턴(BMLP)과 이격되어 배치될 수 있다. 또한, 복수의 하부금속패턴(BMLP)들은 하부금속층(BML)과 동일한 물질을 포함할 수 있다.
본 실시예에서, 복수의 하부금속패턴(BMLP)들은 투과부(TA)에 배치될 수 있다. 구체적으로, 복수의 하부금속패턴(BMLP)들은 버퍼층(111)의 제3투과홀(111H) 내부에 배치될 수 있다.
본 실시예에서, 제1무기봉지층(310) 및 유기봉지층(320)은 복수의 하부금속패턴(BMLP)들 상에 배치될 수 있다. 특히, 제1무기봉지층(310)은 복수의 하부금속패턴(BMLP)들의 형상을 따라 배치될 수 있다. 구체적으로, 제1무기봉지층(310)은 복수의 하부금속패턴(BMLP)들의 옆면 및 상면을 따라 배치될 수 있다.
본 실시예에서, 복수의 하부금속패턴(BMLP)들은 기판(100)의 상면에 수직인 중심선(CPL)을 기준으로 대칭적으로 배치될 수 있다.
본 실시예에서, 복수의 하부금속패턴(BMLP)들의 폭은 동일할 수 있다. 예를 들어, 복수의 하부금속패턴(BMLP)들 중 제1패턴(BMLP1)의 제1폭(Tt1), 제2패턴(BMLP2)의 제2폭(Tt2), 및 제3패턴(BMLP3)의 제3폭(Tt3)은 모두 동일할 수 있다.
본 실시예에서, 복수의 하부금속패턴(BMLP)들의 간격은 동일할 수 있다. 예를 들어, 제1패턴(BMLP1) 및 제2패턴(BMLP2) 사이의 제1간격(dis1)과 제2패턴(BMLP2) 및 제3패턴(BMLP3) 사이의 제2간격(dis2)은 동일할 수 있다.
본 실시예는 박막봉지층(300)으로부터 기판(100)을 향하는 방향으로 컴포넌트(20)로 진행하는 광 또는 컴포넌트(20)으로부터 발생하여 컴포넌트(20)으로부터 기판(100)을 향하는 방향으로 진행하는 광의 회절 현상을 방지하기 위함일 수 있다. 기판(100)에 복수의 하부금속패턴(BMLP)들을 배치하는 경우, 복수의 하부금속패턴(BMLP)이 다중 슬릿과 같은 역할을 하게 되어 회절 현상으로 인한 광손실이 감소될 수 있으며, 회절 현상으로 인한 신호 또는 이미지 왜곡을 감소시킬 수 있다.
도 12b를 참조하면, 인접한 복수의 하부금속패턴(BMLP)들 사이의 간격 중 어느 하나는 인접한 복수의 하부금속패턴(BMLP)들 사이의 간격 중 다른 하나와 상이할 수 있다.
예를 들면, 제1패턴(BMLP1) 및 제2패턴(BMLP2) 사이의 제1간격(dis1-1)은 제2패턴(BMLP2) 및 제3패턴(BMLP3) 사이의 제2간격(dis2-1)과 상이할 수 있다. 이 때, 제1패턴(BMLP1)의 제1폭(Tt1-1), 제2패턴(BMLP2)의 제2폭(Tt2-1), 및 제3패턴(BMLP3)의 제3폭(Tt3-1)은 동일할 수 있다.
도 12c를 참조하면, 복수의 하부금속패턴(BMLP)들 중 어느 하나의 폭은 복수의 하부금속패턴(BMLP)들 중 다른 하나의 폭과 상이할 수 있다. 예를 들어, 제1패턴(BMLP1)의 제1폭(Tt1-2)은 제2패턴(BMLP2)의 제2폭(Tt2-2)과 상이할 수 있다. 이 때, 제1폭(Tt1-2)은 제2폭(Tt2-2) 보다 작을 수 있다. 일부 실시예에서, 제1폭(Tt1-2)은 제2폭(Tt2-2) 보다 클 수 있다.
도 12b 또는 도 12c와 같은 경우, 투과부(TA)를 통과하는 광들은 프레넬 회절 현상이 발생할 수 있다. 이 때, 복수의 하부금속패턴(BMLP)들의 간격 및 복수의 하부금속패턴(BMLP)들의 폭을 상이하게 배치할 수 있다. 특히, 복수의 하부금속패턴(BMLP)들의 간격 및 각 복수의 하부금속패턴(BMLP)의 폭은 인접한 복수의 하부금속패턴(BMLP)들 사이를 각각 통과한 광들이 서로 보강간섭하도록 배치될 수 있다. 따라서, 박막봉지층(300)으로부터 기판(100)을 향하는 방향으로 컴포넌트(20)로 진행하는 광 또는 컴포넌트(20)으로부터 발생하여 컴포넌트(20)으로부터 기판(100)을 향하는 방향으로 진행하는 광의 손실을 최소화할 수 있다.
이와 같은 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
1: 표시 장치
20: 컴포넌트
100: 기판
100Gv: 그루브
100Gva, 100Gvb, 100Gvc: 제1그루브, 제2그루브, 제3그루브
101, 103: 제1베이스층, 제2베이스층
102, 104: 제1배리어층, 제2배리어층
103P: 돌출부
103Pa, 103Pb, 103Pc: 제1돌출부, 제2돌출부, 제3돌출부
104H: 제1투과홀
111: 버퍼층
111H: 제3투과홀
300: 박막봉지층
310: 제1무기봉지층
320: 유기봉지층
330: 제2무기봉지층
SCC-1: 단일폐곡선
CP-1: 중심점
ILH: 제2투과홀

Claims (22)

  1. 표시영역 및
    투과부가 배치되는 컴포넌트영역을 포함하는 기판; 및
    상기 기판 상에 배치된 표시요소들;을 포함하고,
    상기 기판은 상기 투과부에 대응하여 복수의 그루브들을 포함하는 것을 특징으로 하는, 표시 장치.
  2. 제1항에 있어서,
    상기 복수의 그루브들은 상기 투과부 내부에서 각각 가상의 단일폐곡선을 따라 연장되며,
    상기 복수의 그루브들 중 제1그루브는 상기 복수의 그루브들 중 제2그루브를 둘러싸며 배치된, 표시 장치.
  3. 제1항에 있어서,
    상기 복수의 그루브들은 상기 기판의 상면에 수직인 중심선을 기준으로 대칭적으로 배치된, 표시 장치.
  4. 제1항에 있어서,
    상기 기판은 베이스층 및 상기 베이스층 상에 배리어층을 포함하고,
    상기 배리어층은 상기 투과부에 대응되는 제1투과홀을 포함하며,
    상기 복수의 그루브들은 상기 제1투과홀과 연결되도록 상기 베이스층에 구비되며,
    상기 복수의 그루브들의 깊이는 상기 베이스층의 두께와 동일한, 표시 장치.
  5. 제1항에 있어서,
    상기 기판 및 상기 표시요소들 사이에 배치되며, 상기 투과부에 대응하는 제2투과홀을 구비한 절연층; 및
    적어도 하나의 무기봉지층 및 적어도 하나의 유기봉지층을 포함하며, 상기 표시요소들을 덮는 박막봉지층;을 더 포함하는, 표시 장치.
  6. 제5항에 있어서,
    상기 적어도 하나의 무기봉지층은 상기 제2투과홀로 연장되어 상기 복수의 그루브들의 형상을 따라 배치된, 표시 장치.
  7. 제5항에 있어서,
    상기 적어도 하나의 유기봉지층은 상기 제2투과홀로 연장되어 상기 복수의 그루브들의 내부에 배치된, 표시 장치.
  8. 제1항에 있어서,
    상기 복수의 그루브들의 폭은 동일한, 표시 장치.
  9. 제1항에 있어서,
    상기 복수의 그루브들 중 어느 하나의 폭은 상기 복수의 그루브들 중 다른 하나의 폭과 상이한, 표시 장치.
  10. 제1항에 있어서,
    인접한 상기 복수의 그루브들 사이에 배치된 돌출부들 중 제1돌출부의 폭은 인접한 상기 복수의 그루브들 사이에 배치된 돌출부들 중 제2돌출부의 폭과 상이한, 표시 장치.
  11. 제1항에 있어서,
    상기 기판 하부에 상기 컴포넌트영역에 대응하여 배치된 컴포넌트;를 더 포함하는, 표시 장치.
  12. 제1표시요소가 배치되는 표시영역 및
    제2표시요소 및 투과부가 배치되는 컴포넌트영역을 포함하는 기판; 및
    상기 기판 상에 투과부에 대응하며, 서로 이격되어 배치된 복수의 하부금속패턴들;을 포함하는, 표시 장치.
  13. 제12항에 있어서,
    상기 복수의 하부금속패턴들은 상기 투과부 내에서 가상의 단일폐곡선을 따라 연장되며,
    상기 복수의 하부금속패턴들 중 제1하부금속패턴은 상기 복수의 하부금속패턴들 중 제2하부금속패턴을 둘러싸며 배치된, 표시 장치.
  14. 제12항에 있어서,
    상기 복수의 하부금속패턴들은 상기 기판의 상면에 수직인 중심선을 기준으로 대칭적으로 배치된, 표시 장치.
  15. 제12항에 있어서,
    상기 복수의 하부금속패턴들의 폭은 동일하고,
    인접한 상기 복수의 하부금속패턴들 사이의 간격은 동일한, 표시 장치.
  16. 제12항에 있어서,
    인접한 상기 복수의 하부금속패턴들 사이의 간격 중 어느 하나는 인접한 상기 복수의 하부금속패턴들 사이의 간격 중 다른 하나와 상이한, 표시 장치.
  17. 제12항에 있어서,
    상기 복수의 하부금속패턴들 중 제1하부금속패턴의 폭은 상기 복수의 하부금속패턴들 중 제2하부금속패턴의 폭과 상이한, 표시 장치.
  18. 제12항에 있어서,
    상기 기판 및 상기 제2표시요소 사이에 배치된 하부금속층;을 더 포함하고,
    상기 복수의 하부금속패턴들은 상기 하부금속층과 동일한 층에 배치된, 표시 장치.
  19. 제18항에 있어서,
    상기 하부금속층을 덮으며, 상기 투과부에 대응하여 제3투과홀을 구비한 버퍼층;을 더 포함하고,
    상기 복수의 하부금속패턴들은 상기 제3투과홀 내부에 배치된, 표시 장치.
  20. 제12항에 있어서,
    상기 기판 하부에 상기 컴포넌트영역에 대응하여 배치된 컴포넌트;를 더 포함하는, 표시 장치.
  21. 표시영역 및 투과부가 배치되는 컴포넌트영역을 포함하는 기판 상에 상기 컴포넌트영역에 대응하여 복수의 금속패턴을 형성하는 단계;
    상기 복수의 금속패턴을 마스크로 상기 기판을 식각하여 상기 컴포넌트영역에 복수의 그루브들을 형성하는 단계; 및
    상기 복수의 금속패턴을 제거하는 단계;를 포함하는 표시 장치의 제조방법.
  22. 제21항에 있어서,
    상기 복수의 금속패턴을 형성하는 단계는,
    상기 컴포넌트영역에 포토레지스트를 형성하는 단계 및
    상기 컴포넌트영역에 대응하도록 노광마스크를 배치하여 상기 포토레지스트의 적어도 일부를 노광하는 단계를 포함하고,
    상기 노광마스크는,
    마스크개구를 포함하는 바디부;
    상기 마스크개구 내부에서, 관통홀을 구비하여 배치된 적어도 하나의 아일랜드부; 및
    상기 적어도 하나의 아일랜드부와 상기 바디부를 연결하는 적어도 하나의 리브;를 포함하는, 표시 장치의 제조방법.
KR1020190179548A 2019-12-31 2019-12-31 표시 장치 및 표시 장치의 제조방법 KR20210086888A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190179548A KR20210086888A (ko) 2019-12-31 2019-12-31 표시 장치 및 표시 장치의 제조방법
US17/060,784 US11765928B2 (en) 2019-12-31 2020-10-01 Display device including transmission area with grooved substrate or lower metal patterns
US18/469,956 US20240008303A1 (en) 2019-12-31 2023-09-19 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190179548A KR20210086888A (ko) 2019-12-31 2019-12-31 표시 장치 및 표시 장치의 제조방법

Publications (1)

Publication Number Publication Date
KR20210086888A true KR20210086888A (ko) 2021-07-09

Family

ID=76547670

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190179548A KR20210086888A (ko) 2019-12-31 2019-12-31 표시 장치 및 표시 장치의 제조방법

Country Status (2)

Country Link
US (2) US11765928B2 (ko)
KR (1) KR20210086888A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220072107A (ko) * 2020-11-24 2022-06-02 삼성디스플레이 주식회사 표시 장치 및 그 제조방법
WO2023024901A1 (zh) * 2021-08-23 2023-03-02 京东方科技集团股份有限公司 显示基板和显示装置
US11864452B1 (en) * 2021-08-24 2024-01-02 Apple Inc. Black masking layer in displays having transparent openings

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8947627B2 (en) 2011-10-14 2015-02-03 Apple Inc. Electronic devices having displays with openings
KR102370035B1 (ko) * 2015-02-05 2022-03-07 삼성디스플레이 주식회사 투명 표시 기판, 투명 표시 장치 및 투명 표시 장치의 제조 방법
KR102419624B1 (ko) 2016-01-21 2022-07-11 삼성전자 주식회사 전자 장치의 센서 배치 구조
KR20180121329A (ko) 2017-04-28 2018-11-07 엘지디스플레이 주식회사 광학식 센서와 이를 이용한 표시장치 및 모바일 단말기
KR102534186B1 (ko) 2017-11-10 2023-05-19 삼성전자주식회사 지문 센서를 포함하는 전자 장치
KR102520016B1 (ko) * 2018-02-02 2023-04-11 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 전자 장치
KR102580450B1 (ko) * 2018-06-22 2023-09-20 삼성디스플레이 주식회사 표시모듈, 표시패널 및 그 제조방법
KR102609418B1 (ko) * 2018-06-29 2023-12-06 삼성디스플레이 주식회사 표시 패널, 이를 포함하는 전자 장치, 및 표시 패널의 제조 방법
KR102667164B1 (ko) * 2018-08-02 2024-05-23 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 전자 장치
US10541380B1 (en) * 2018-08-30 2020-01-21 Samsung Display Co., Ltd. Display device with substrate comprising an opening and adjacent grooves
KR102661469B1 (ko) * 2018-09-11 2024-04-29 삼성디스플레이 주식회사 표시 패널
KR102663899B1 (ko) * 2018-09-28 2024-05-09 삼성디스플레이 주식회사 표시 패널
KR102697457B1 (ko) * 2018-10-11 2024-08-22 삼성디스플레이 주식회사 표시 패널
KR20200051075A (ko) * 2018-11-02 2020-05-13 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 전자 장치
KR20200060594A (ko) * 2018-11-21 2020-06-01 삼성디스플레이 주식회사 표시 패널
KR102570864B1 (ko) * 2018-11-29 2023-08-28 삼성디스플레이 주식회사 전자 장치
KR20200066503A (ko) * 2018-11-30 2020-06-10 삼성디스플레이 주식회사 표시 패널
CN111370446B (zh) * 2018-12-26 2022-01-04 武汉华星光电半导体显示技术有限公司 Oled显示面板及oled显示装置
KR20200099251A (ko) 2019-02-13 2020-08-24 삼성디스플레이 주식회사 표시 장치
KR20200115834A (ko) * 2019-03-27 2020-10-08 삼성디스플레이 주식회사 표시 패널
KR20200115943A (ko) * 2019-03-29 2020-10-08 삼성디스플레이 주식회사 표시 장치 및 그 제조방법

Also Published As

Publication number Publication date
US11765928B2 (en) 2023-09-19
US20210202900A1 (en) 2021-07-01
US20240008303A1 (en) 2024-01-04

Similar Documents

Publication Publication Date Title
US11411199B2 (en) Display panel including multiple areas with a separator disposed therebetween
US11825705B2 (en) Display panel including area for component inside display area and display apparatus including the same
EP3706184B1 (en) Display panel
KR20210103037A (ko) 표시 장치 및 전자 기기
US20240008303A1 (en) Display device
KR20210032599A (ko) 표시 장치
KR20220031796A (ko) 표시 패널 및 이를 구비하는 표시 장치
KR20210087609A (ko) 표시 장치
KR20220047460A (ko) 표시 패널 및 이를 구비하는 표시 장치
KR20220026002A (ko) 표시 패널 및 이를 구비하는 표시 장치
KR20210093419A (ko) 표시 장치 및 전자 기기
CN113690275A (zh) 显示设备及其制造方法
KR20220023284A (ko) 표시 장치 및 표시 장치의 제조방법
KR20220037550A (ko) 디스플레이 장치 및 그 제조방법
KR20210113489A (ko) 표시 장치 및 전자 기기
KR20210102559A (ko) 표시 장치 및 그 제조 방법
KR20210044943A (ko) 표시 장치 및 이의 제조 방법
EP3996142B1 (en) Display apparatus
KR20220095397A (ko) 표시 패널 및 이를 구비하는 표시 장치
KR20220166402A (ko) 표시 패널 및 이를 구비하는 표시 장치
KR20220120804A (ko) 표시 패널 및 이를 구비하는 표시 장치
KR20220056929A (ko) 표시 장치
KR20220061338A (ko) 디스플레이 장치 및 전자기기
CN220915670U (zh) 显示面板
US20220190295A1 (en) Display apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal