KR102640003B1 - 적층 세라믹 전자 부품의 제조 방법 - Google Patents
적층 세라믹 전자 부품의 제조 방법 Download PDFInfo
- Publication number
- KR102640003B1 KR102640003B1 KR1020190054826A KR20190054826A KR102640003B1 KR 102640003 B1 KR102640003 B1 KR 102640003B1 KR 1020190054826 A KR1020190054826 A KR 1020190054826A KR 20190054826 A KR20190054826 A KR 20190054826A KR 102640003 B1 KR102640003 B1 KR 102640003B1
- Authority
- KR
- South Korea
- Prior art keywords
- laminate
- internal electrodes
- multilayer ceramic
- side margin
- ceramic electronic
- Prior art date
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 95
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 238000000034 method Methods 0.000 title claims abstract description 20
- 238000010304 firing Methods 0.000 claims abstract description 16
- 230000003647 oxidation Effects 0.000 claims description 22
- 238000007254 oxidation reaction Methods 0.000 claims description 22
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- 239000001301 oxygen Substances 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 238000007598 dipping method Methods 0.000 claims description 3
- 239000003985 ceramic capacitor Substances 0.000 description 39
- 238000005520 cutting process Methods 0.000 description 24
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 12
- 238000003825 pressing Methods 0.000 description 11
- 239000002002 slurry Substances 0.000 description 7
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- 239000000654 additive Substances 0.000 description 5
- 230000000996 additive effect Effects 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 229910052759 nickel Inorganic materials 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 229910052749 magnesium Inorganic materials 0.000 description 3
- 239000011777 magnesium Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- DJOYTAUERRJRAT-UHFFFAOYSA-N 2-(n-methyl-4-nitroanilino)acetonitrile Chemical compound N#CCN(C)C1=CC=C([N+]([O-])=O)C=C1 DJOYTAUERRJRAT-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 229910002113 barium titanate Inorganic materials 0.000 description 2
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 2
- 239000011230 binding agent Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000007654 immersion Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- -1 and in addition Substances 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- DQBAOWPVHRWLJC-UHFFFAOYSA-N barium(2+);dioxido(oxo)zirconium Chemical compound [Ba+2].[O-][Zr]([O-])=O DQBAOWPVHRWLJC-UHFFFAOYSA-N 0.000 description 1
- 238000001354 calcination Methods 0.000 description 1
- 239000011575 calcium Substances 0.000 description 1
- WEUCVIBPSSMHJG-UHFFFAOYSA-N calcium titanate Chemical compound [O-2].[O-2].[O-2].[Ca+2].[Ti+4] WEUCVIBPSSMHJG-UHFFFAOYSA-N 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000007646 gravure printing Methods 0.000 description 1
- 230000002706 hydrostatic effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/10—Metal-oxide dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/248—Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
- H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
- H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
- H01G4/1236—Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
- H01G4/1236—Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates
- H01G4/1245—Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates containing also titanates
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Ceramic Engineering (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Abstract
내부 전극의 쇼트의 발생을 억제 가능한 적층 세라믹 전자 부품의 제조 방법을 제공한다. 적층 세라믹 전자 부품의 제조 방법에서는, 제1 방향으로 적층된 복수의 세라믹층과, 상기 복수의 세라믹층의 사이에 배치된 복수의 내부 전극과, 상기 제1 방향에 직교하는 제2 방향을 향하여, 상기 복수의 내부 전극이 노출되는 측면을 갖는 적층체가 제작된다. 상기 적층체가 소성된다. 소성된 상기 적층체의 상기 측면에 사이드 마진부가 형성된다. 이 구성에서는, 사이드 마진부를 형성하기 전에 적층체를 소성하기 때문에, 소성 시에 내부 전극의 변형에 의한 쇼트가 발생하기 어렵다.
Description
본 개시는, 사이드 마진부를 후장착하는 적층 세라믹 전자 부품의 제조 방법에 관한 것이다.
특허문헌 1에는, 대형의 적층 세라믹 콘덴서가 개시되어 있다. 이와 같은 대형의 적층 세라믹 콘덴서에서는, 내부 전극의 교차 면적의 확대나 적층 수의 증가에 의해 대용량화가 가능하다. 이에 의해, 적층 세라믹 콘덴서는, 예를 들어 전해 콘덴서로 치환하여 이용 가능하게 된다.
또한, 특허문헌 2에는, 내부 전극을 측면으로 노출시킨 적층체에, 내부 전극의 주위의 절연성을 확보하기 위한 사이드 마진부를 후장착하는 기술이 개시되어 있다. 이 기술에서는, 사이드 마진부를 얇게 형성하는 것이 가능하게 되어, 내부 전극의 교차 면적을 상대적으로 크게 취할 수 있다.
사이드 마진부를 후장착하는 기술에서는, 사이즈가 큰 적층 세라믹 콘덴서일수록, 소성 시에 있어서의 적층체와 사이드 마진부의 수축 거동의 차가 커진다. 이에 의해, 사이드 마진부로부터 적층체의 측면에 가해지는 응력에 의한 내부 전극의 변형에 의해, 내부 전극의 쇼트가 발생하기 쉬워진다.
이상과 같은 사정을 감안하여, 본 개시의 목적은, 내부 전극의 쇼트의 발생을 억제 가능한 적층 세라믹 전자 부품의 제조 방법을 제공하는 데 있다.
상기 목적을 달성하기 위해서, 본 개시의 일 형태에 따른 적층 세라믹 전자 부품의 제조 방법에서는, 제1 방향으로 적층된 복수의 세라믹층과, 상기 복수의 세라믹층의 사이에 배치된 복수의 내부 전극과, 상기 제1 방향에 직교하는 제2 방향을 향하여, 상기 복수의 내부 전극이 노출되는 측면을 갖는 적층체가 제작된다.
상기 적층체가 소성된다.
소성된 상기 적층체의 상기 측면에 사이드 마진부가 형성된다.
이 구성에서는, 사이드 마진부를 형성하기 전에 적층체를 소성하기 때문에, 소성 시에 내부 전극의 변형에 의한 쇼트가 발생하기 어렵다.
상기 사이드 마진부가 형성된 상기 적층체의 상기 복수의 내부 전극의 상기 제2 방향의 단부에 산화 영역이 형성되어도 된다.
이 구성에서는, 적층체의 측면 근방에 산화 영역을 형성함으로써, 내부 전극의 쇼트가 더욱 발생하기 어려워진다. 또한, 사이드 마진부를 형성한 후에 산화 영역을 형성하기 때문에, 산화 영역의 치수를 양호하게 제어 가능하다.
상기 산화 영역의 상기 제2 방향의 치수가 10㎛ 이상이어도 된다.
이 구성에서는, 내부 전극의 쇼트의 발생을 효과적으로 억제할 수 있다.
상기 적층 세라믹 전자 부품에서는, 상기 제1 방향의 치수가 0.8㎜ 이상이어도 된다.
상기 적층 세라믹 전자 부품에서는, 상기 복수의 내부 전극의 적층 수가 500층 이상이어도 된다.
이들 구성에서는, 고성능의 적층 세라믹 전자 부품이 얻어진다.
침지법에 의해 상기 사이드 마진부를 형성해도 된다.
이 구성에서는, 내부 전극의 쇼트의 발생을 더 효과적으로 억제 가능하다.
내부 전극의 쇼트의 발생을 억제 가능한 적층 세라믹 전자 부품의 제조 방법을 제공할 수 있다.
도 1은 본 개시의 일 실시 형태에 따른 적층 세라믹 콘덴서의 사시도이다.
도 2는 상기 적층 세라믹 콘덴서의 A-A'선을 따른 단면도이다.
도 3은 상기 적층 세라믹 콘덴서의 B-B'선을 따른 단면도이다.
도 4는 상기 적층 세라믹 콘덴서의 도 3의 영역 V를 확대해서 나타내는 부분 단면도이다.
도 5는 상기 적층 세라믹 콘덴서의 제조 방법을 나타내는 흐름도이다.
도 6은 상기 제조 방법의 스텝 S01에서 준비되는 적층 시트의 평면도이다.
도 7은 상기 제조 방법의 스텝 S02를 나타내는 적층 시트의 사시도이다.
도 8은 상기 제조 방법의 스텝 S03을 나타내는 적층 시트의 평면도이다.
도 9는 상기 제조 방법의 스텝 S03을 나타내는 적층 시트의 단면도이다.
도 10은 상기 제조 방법의 스텝 S03의 후의 적층체의 측면의 상태를 예시하는 단면도이다.
도 11은 상기 제조 방법의 스텝 S05를 나타내는 적층체의 단면도이다.
도 12는 상기 제조 방법의 스텝 S06을 나타내는 적층체의 부분 단면도이다.
도 13은 산화 영역의 치수 L과 쇼트율의 관계를 나타내는 그래프이다.
도 2는 상기 적층 세라믹 콘덴서의 A-A'선을 따른 단면도이다.
도 3은 상기 적층 세라믹 콘덴서의 B-B'선을 따른 단면도이다.
도 4는 상기 적층 세라믹 콘덴서의 도 3의 영역 V를 확대해서 나타내는 부분 단면도이다.
도 5는 상기 적층 세라믹 콘덴서의 제조 방법을 나타내는 흐름도이다.
도 6은 상기 제조 방법의 스텝 S01에서 준비되는 적층 시트의 평면도이다.
도 7은 상기 제조 방법의 스텝 S02를 나타내는 적층 시트의 사시도이다.
도 8은 상기 제조 방법의 스텝 S03을 나타내는 적층 시트의 평면도이다.
도 9는 상기 제조 방법의 스텝 S03을 나타내는 적층 시트의 단면도이다.
도 10은 상기 제조 방법의 스텝 S03의 후의 적층체의 측면의 상태를 예시하는 단면도이다.
도 11은 상기 제조 방법의 스텝 S05를 나타내는 적층체의 단면도이다.
도 12는 상기 제조 방법의 스텝 S06을 나타내는 적층체의 부분 단면도이다.
도 13은 산화 영역의 치수 L과 쇼트율의 관계를 나타내는 그래프이다.
이하, 도면을 참조하면서, 본 개시의 실시 형태를 설명한다.
도면에는, 적절히 서로 직교하는 X축, Y축 및 Z축이 도시되어 있다. X축, Y축 및 Z축은 전체 도면에 있어서 공통이다.
1. 적층 세라믹 콘덴서(10)의 구성
도 1 내지 3은, 본 개시의 일 실시 형태에 따른 적층 세라믹 콘덴서(10)를 나타내는 도면이다. 도 1은, 적층 세라믹 콘덴서(10)의 사시도이다. 도 2는, 적층 세라믹 콘덴서(10)의 도 1의 A-A'선을 따른 단면도이다. 도 3은, 적층 세라믹 콘덴서(10)의 도 1의 B-B'선을 따른 단면도이다.
적층 세라믹 콘덴서(10)는, 전형적으로는 대형으로 구성된다. 대형의 적층 세라믹 콘덴서(10)에서는, 예를 들어 X축 방향의 치수를 1.6 내지 5.7㎜ 정도로 하고, Y축 및 Z축 방향의 치수를 0.8 내지 5.0㎜ 정도로 할 수 있다. 또한, 적층 세라믹 콘덴서(10)의 용량은, 전형적으로는 100 내지 1000μF 정도이다.
대형의 적층 세라믹 콘덴서(10)는, 대용량이 요구되는 용도에 널리 이용 가능하며, 전형적으로는 전해 콘덴서가 이용되고 있던 용도에 이용 가능하다. 일례로서, 적층 세라믹 콘덴서(10)는, 이동체 통신용의 거치형의 기기에 널리 사용되고 있는 전해 콘덴서로 치환하여 이용 가능하다.
적층 세라믹 콘덴서(10)는, 세라믹 미가공체(11)와, 제1 외부 전극(14)과, 제2 외부 전극(15)을 구비한다. 세라믹 미가공체(11)는, 전형적으로는 X축 방향을 향한 2개의 단부면과, Y축 방향을 향한 2개의 측면과, Z축 방향을 향한 2개의 주면을 갖는 육면체로서 구성된다.
외부 전극(14, 15)은, 세라믹 미가공체(11)의 단부면을 덮고, 세라믹 미가공체(11)를 사이에 두고 X축 방향으로 대향하고 있다. 외부 전극(14, 15)은, 세라믹 미가공체(11)의 단부면으로부터 주면 및 측면으로 연장되어 있다. 이에 의해, 외부 전극(14, 15)에서는, X-Z 평면에 평행한 단면, 및 X-Y 평면에 평행한 단면이 모두 U자 형상으로 되어 있다.
또한, 외부 전극(14, 15)의 형상은, 도 1에 도시한 것으로 한정되지 않는다. 예를 들어, 외부 전극(14, 15)은, 세라믹 미가공체(11)의 단부면으로부터 한쪽의 주면만으로 연장되고, X-Z 평면에 평행한 단면이 L자 형상으로 되어 있어도 된다. 또한, 외부 전극(14, 15)은, 어느 쪽의 주면 및 측면으로도 연장되지 않아도 된다.
외부 전극(14, 15)은, 전기의 양도체에 의해 형성되어 있다. 외부 전극(14, 15)을 형성하는 전기의 양도체로서는, 예를 들어 구리(Cu), 니켈(Ni), 주석(Sn), 팔라듐(Pd), 백금(Pt), 은(Ag), 금(Au) 등을 주성분으로 하는 금속 또는 합금을 들 수 있다.
세라믹 미가공체(11)는, 유전체 세라믹스로 형성되고, 적층체(16)와, 사이드 마진부(17)를 갖는다. 적층체(16)는, X축 방향을 향한 2개의 단부면과, Y축 방향을 향한 2개의 측면 S와, Z축 방향을 향한 2개의 주면을 갖는다. 사이드 마진부(17)는, 적층체(16)의 2개의 측면 S를 각각 피복하고 있다.
적층체(16)는, X-Y 평면을 따라 연장되는 평판 형상의 복수의 세라믹층이 Z축 방향으로 적층된 구성을 갖는다. 적층체(16)는, 용량 형성부(18)와, 커버부(19)를 갖는다. 커버부(19)는, 용량 형성부(18)를 Z축 방향 상하로부터 피복하고, 적층체(16)의 2개의 주면을 구성하고 있다.
용량 형성부(18)는, 복수의 세라믹층의 사이에 배치되고, X-Y 평면을 따라 연장되는 시트 형상의 복수의 제1 내부 전극(12) 및 제2 내부 전극(13)을 갖는다. 내부 전극(12, 13)은, Z축 방향을 따라서 교대로 배치되어 있다. 즉, 내부 전극(12, 13)은, 세라믹층을 사이에 두고 Z축 방향으로 대향하고 있다.
내부 전극(12, 13)은, 용량 형성부(18)의 Y축 방향의 전체 폭에 걸쳐 형성되고, 적층체(16)의 양측면 S에 노출되어 있다. 세라믹 미가공체(11)에서는, 적층체(16)의 양측면 S를 덮는 사이드 마진부(17)에 의해, 적층체(16)의 양측면 S에 노출된 내부 전극(12, 13)을 양호하게 보호할 수 있다.
제1 내부 전극(12)은 세라믹 미가공체(11)의 한쪽의 단부면만으로 인출되고, 제2 내부 전극(13)은 세라믹 미가공체(11)의 다른 쪽의 단부면만으로 인출되어 있다. 이에 의해, 제1 내부 전극(12)은 제1 외부 전극(14)만에 접속되고, 제2 내부 전극(13)은 제2 외부 전극(15)만에 접속되어 있다.
이와 같은 구성에 의해, 적층 세라믹 콘덴서(10)에서는, 제1 외부 전극(14)과 제2 외부 전극(15)의 사이에 전압이 인가되면, 제1 내부 전극(12)과 제2 내부 전극(13) 사이의 복수의 세라믹층에 전압이 가해진다. 이에 의해, 적층 세라믹 콘덴서(10)에서는, 제1 외부 전극(14)과 제2 외부 전극(15) 사이의 전압에 따른 전하가 축적된다.
세라믹 미가공체(11)에서는, 내부 전극(12, 13) 사이의 각 세라믹층의 용량을 크게 하기 위해서, 고유전율의 유전체 세라믹스가 사용된다. 고유전율의 유전체 세라믹스로서는, 예를 들어 티타늄산바륨(BaTiO3)으로 대표되는, 바륨(Ba) 및 티타늄(Ti)을 포함하는 페로브스카이트 구조의 재료를 들 수 있다.
또한, 세라믹층은, 티타늄산스트론튬(SrTiO3), 티타늄산칼슘(CaTiO3), 티타늄산마그네슘(MgTiO3), 지르콘산칼슘(CaZrO3), 티타늄산지르콘산칼슘(Ca(Zr,Ti)O3), 지르콘산바륨(BaZrO3), 산화티타늄(TiO2) 등의 조성계로 구성해도 된다.
내부 전극(12, 13)은, 전기의 양도체에 의해 형성되어 있다. 내부 전극(12, 13)을 형성하는 전기의 양도체로서는, 전형적으로는 니켈(Ni)을 들 수 있으며, 이 밖에도 구리(Cu), 팔라듐(Pd), 백금(Pt), 은(Ag), 금(Au) 등을 주성분으로 하는 금속 또는 합금을 들 수 있다.
도 4는, 적층 세라믹 콘덴서(10)의 도 3의 일점쇄선으로 둘러싼 영역 V를 확대해서 나타내는 부분 단면도이다. 도 4는, 내부 전극(12, 13)의 Y축 방향의 단부를 나타내고 있다. 내부 전극(12, 13)에는, 적층체(16)의 측면 S에 인접하는 Y축 방향의 양단부에 산화 영역(12a, 13a)이 형성되어 있다.
산화 영역(12a, 13a)은, 내부 전극(12, 13)을 구성하는 금속 원소를 포함하는 산화물로 구성되어 있다. 이 때문에, 산화 영역(12a, 13a)은, 절연성을 갖는다. 이에 의해, 적층 세라믹 콘덴서(10)에서는, 적층체(16)의 측면 S 및 그 근방에서의 내부 전극(12, 13)의 쇼트의 발생을 억제할 수 있다.
절연성의 산화 영역(12a, 13a)은, 용량의 형성에 기여하지 않는다. 이 때문에, 산화 영역(12a, 13a)의 Y축 방향의 치수 L이 클수록, 적층 세라믹 콘덴서(10)의 용량이 저하된다. 그러나, 용량이 큰 대형의 적층 세라믹 콘덴서(10)에서는, 산화 영역(12a, 13a)에 의한 용량의 저하를 오차 범위 내로 간주할 수 있다.
이 때문에, 대형의 적층 세라믹 콘덴서(10)에서는, 필요한 용량을 확보할 수 있는 범위 내에서 산화 영역(12a, 13a)의 치수 L을 크게 함으로써, 보다 확실하게 내부 전극(12, 13)의 쇼트의 발생을 방지할 수 있다. 이 관점에서, 산화 영역(12a, 13a)의 치수 L은, 10㎛ 이상인 것이 바람직하다.
또한, 도 2, 3에는, 적층 구조를 보기 쉽게 하기 위해서, 내부 전극(12, 13)의 합계의 적층 수를 8층으로 상당히 적게 나타내고 있다. 그러나, 대형의 적층 세라믹 콘덴서(10)에서는, 큰 용량을 얻기 위해서, 내부 전극(12, 13)의 합계의 적층 수가, 500층 이상인 것이 바람직하다.
또한, 본 실시 형태에 따른 적층 세라믹 콘덴서(10)의 기본 구성은, 도 1 내지 3에 도시한 구성으로 한정되지 않고, 적절히 변경 가능하다. 예를 들어, 세라믹 미가공체(11) 및 외부 전극(14, 15)의 형상은, 적층 세라믹 콘덴서(10)에 요구되는 사이즈나 성능에 따라서, 적절히 결정 가능하다.
2. 적층 세라믹 콘덴서(10)의 제조 방법
도 5는, 본 실시 형태에 따른 적층 세라믹 콘덴서(10)의 제조 방법을 나타내는 흐름도이다. 도 6 내지 도 12는 적층 세라믹 콘덴서(10)의 제조 과정을 모식적으로 나타내는 도면이다. 이하, 적층 세라믹 콘덴서(10)의 제조 방법에 대하여, 도 5를 따라서, 도 6 내지 12를 적절히 참조하면서 설명한다.
2.1 스텝 S01: 세라믹 시트 준비
스텝 S01에서는, 용량 형성부(18)를 형성하기 위한 제1 세라믹 시트(101) 및 제2 세라믹 시트(102)와, 커버부(19)를 형성하기 위한 제3 세라믹 시트(103)를 준비한다. 세라믹 시트(101, 102, 103)는, 유전체 세라믹스를 주성분으로 하는 미소성의 유전체 그린 시트로서 구성된다.
세라믹 시트(101, 102, 103)는, 예를 들어 롤 코터나 닥터 블레이드 등을 사용해서 시트 형상으로 성형된다. 세라믹 시트(101, 102)의 두께는, 소성 후의 용량 형성부(18)에 있어서의 세라믹층의 두께에 따라서 조정된다. 세라믹 시트(103)의 두께는 적절히 조정 가능하다.
도 6은, 세라믹 시트(101, 102, 103)의 평면도이다. 이 단계에서는, 세라믹 시트(101, 102, 103)가 개편화되어 있지 않다. 도 6에는, 각 적층 세라믹 콘덴서(10)마다 개편화할 때의 절단선 Lx, Ly가 도시되어 있다. 절단선 Lx는 X축에 평행하며, 절단선 Ly는 Y축에 평행하다.
도 6에 도시한 바와 같이, 제1 세라믹 시트(101)에는 제1 내부 전극(12)에 대응하는 미소성의 제1 내부 전극(112)이 형성되고, 제2 세라믹 시트(102)에는 제2 내부 전극(13)에 대응하는 미소성의 제2 내부 전극(113)이 형성되어 있다. 또한, 커버부(19)에 대응하는 제3 세라믹 시트(103)에는 내부 전극이 형성되어 있지 않다.
내부 전극(112, 113)은, 소성 후의 용량 형성부(18)에 있어서의 내부 전극(12, 13)의 두께에 따른 두께로 임의의 도전성 페이스트를 세라믹 시트(101, 102)에 도포함으로써 형성할 수 있다. 도전성 페이스트의 도포 방법으로서는, 예를 들어 스크린 인쇄법이나 그라비아 인쇄법을 이용할 수 있다.
내부 전극(112, 113)에는, 절단선 Ly를 따른 X축 방향의 간극이, 절단선 Ly 1개 간격으로 형성되어 있다. 제1 내부 전극(112)의 간극과 제2 내부 전극(113)의 간극은 X축 방향으로 번갈아 배치되어 있다. 즉, 제1 내부 전극(112)의 간극을 통과하는 절단선 Ly와 제2 내부 전극(113)의 간극을 통과하는 절단선 Ly가 교대로 배열되어 있다.
2.2 스텝 S02: 적층
스텝 S02에서는, 스텝 S01에서 준비된 세라믹 시트(101, 102, 103)를, 도 7에 도시한 바와 같이 적층함으로써 적층 시트(104)를 제작한다. 적층 시트(104)에서는, 용량 형성부(18)에 대응하는 제1 세라믹 시트(101) 및 제2 세라믹 시트(102)가 Z축 방향으로 교대로 적층되어 있다.
또한, 적층 시트(104)에서는, 교대로 적층된 세라믹 시트(101, 102)의 Z축 방향 상하면에 커버부(19)에 대응하는 제3 세라믹 시트(103)가 적층된다. 또한, 도 7에 도시한 예에서는, 제3 세라믹 시트(103)가 각각 3장씩 적층되어 있지만, 제3 세라믹 시트(103)의 매수는 적절히 변경 가능하다.
적층 시트(104)는, 세라믹 시트(101, 102, 103)를 압착함으로써 일체화된다. 세라믹 시트(101, 102, 103)의 압착에는, 예를 들어 정수압 가압이나 일축 가압 등을 사용하는 것이 바람직하다. 이에 의해, 적층 시트(104)를 고밀도화하는 것이 가능하다.
2.3 스텝 S03: 절단
스텝 S03에서는, 스텝 S02에서 얻어진 적층 시트(104)를, 도 8에 도시한 바와 같이 테이프 T1로 고정한 상태에서 절단선 Lx, Ly를 따라 절단함으로써, 미소성의 적층체(116)를 제작한다. 적층체(116)는, 소성 후의 적층체(16)에 대응한다. 적층 시트(104)의 절단에는, 예를 들어 압박 절단날이나 회전날 등을 사용할 수 있다.
도 9는, 압박 절단날(200)을 구비하는 절단 장치를 사용해서 적층 시트(104)를 절단하는 프로세스를 나타내는 단면도이다. 압박 절단날(200)은, 도 9의 A에 도시한 바와 같이, 그 선단이 Z축 방향 하방을 향한 상태에서, 테이프 T1에 고정된 적층 시트(104)의 Z축 방향 상측에 배치된다.
도 9의 A에 도시한 상태로부터, 도 9의 B에 도시한 바와 같이, 압박 절단날(200)의 선단이 테이프 T1에 도달할 때까지, 압박 절단날(200)을 Z축 방향 하방으로 이동시켜, 적층 시트(104)를 절단한다. 그리고, 도 9의 C에 도시한 바와 같이, 압박 절단날(200)을 Z축 방향 상방으로 이동시켜, 적층 시트(104)로부터 압박 절단날(200)을 빼낸다.
이에 의해, 적층 시트(104)는, 복수의 적층체(116)로 개편화된다. 적층 시트(104)의 X축 방향을 따른 절단면은, 적층체(116)의 Y축 방향을 향한 측면 S가 된다. 도 10은, 스텝 S03에 있어서 개편화된 직후의 적층체(116)의 측면 S의 상태를 예시하는 확대 단면도이다.
도 10의 A에 도시한 적층체(116)의 측면 S에는, 압박 절단날(200)에 의한 이물의 끼임 등에 의해, 흠집 H가 형성되어 있다. 흠집 H가 형성되는 과정에 있어서, 압박 절단날(200)이 적층체(116)의 측면 S를 따라 내부 전극(112, 113)을 끌고들어가면, 내부 전극(112, 113)이 흠집 H를 따라 길게 늘어남으로써, 전연부 R1이 형성된다.
도 10의 B에 도시한 적층체(116)의 측면 S에는, 도 10의 A에 도시한 바와 같은 흠집 H가 형성되어 있지 않다. 그러나, 이 경우에도, 압박 절단날(200)이 적층체(116)의 측면 S를 따라 내부 전극(112, 113)을 끌고 들어가면, 내부 전극(112, 113)이 측면 S를 따라 길게 늘어남으로써, 전연부 R2가 형성된다.
도 10의 C에 도시한 적층체(116)의 측면 S에는, 도전성을 갖는 이물 R3이 부착되어 있다. 스텝 S03에 있어서 적층체(116)의 측면 S에 부착되는 것이 상정되는 이물 R3으로서는, 예를 들어 절단의 과정에 있어서 내부 전극(112, 113)이나 압박 절단날(200) 등으로부터 발생하는 금속성의 이물을 들 수 있다.
전연부 R1, R2가 내부 전극(112, 113)의 한쪽부터 다른 쪽에 도달하거나, 이물 R3이 내부 전극(112, 113)의 양쪽에 걸쳐 부착되거나 하면, 내부 전극(112, 113)끼리가 전연부 R1, R2나 이물 R3을 통해 접속된다. 이와 같이, 적층체(116)의 측면 S에서는, 내부 전극(112, 113)의 쇼트가 발생하는 경우가 있다.
본 실시 형태에서는, 스텝 S03의 단계에서, 적층체(116)의 측면 S에 있어서의 내부 전극(112, 113)의 쇼트가 발생하고 있어도, 후술하는 스텝 S06(산화 영역 형성)에 있어서 쇼트를 해소시킬 수 있다. 이 때문에, 스텝 S03에서는, 적층체(116)의 측면 S에 있어서의 내부 전극(112, 113)의 쇼트를 해소시킬 필요가 없다.
2.4 스텝 S04: 소성
스텝 S04에서는, 스텝 S03에서 얻어진 미소성의 적층체(116)를 소성한다. 이에 의해, 적층체(16)가 얻어진다. 적층체(116)의 소성 온도는, 예를 들어 티타늄산바륨계 재료를 사용하는 경우에는 1000 내지 1300℃ 정도로 할 수 있다. 소성은, 예를 들어 환원 분위기하, 또는 저산소 분압 분위기하에서 행할 수 있다.
이와 같이, 본 실시 형태에서는, 후술하는 스텝 S05에 있어서 사이드 마진부(117)를 형성하기 전의 적층체(116)를 소성한다. 이에 의해, 미소성의 적층체(116)에 포함되는 용제나 바인더를 측면 S로부터 양호하게 제거할 수 있다. 따라서, 본 실시 형태에서는, 안정된 품질의 적층 세라믹 콘덴서(10)를 제조 가능하다.
2.5 스텝 S05: 사이드 마진부 형성
스텝 S05에서는, 스텝 S04에서 소성된 적층체(16)의 측면 S에 사이드 마진부(17)를 마련함으로써, 세라믹 미가공체(11)를 제작한다. 구체적으로, 스텝 S05에서는, 적층체(16)의 측면 S에 침지법으로 마련한 미소성의 사이드 마진부(117)를 적층체(16)의 측면 S에 베이킹한다.
보다 상세하게는, 우선, 도 11의 A에 도시한 바와 같이, 용기에 수용된 세라믹 슬러리 SL을 준비하고, 테이프 T2로 한쪽의 측면 S를 유지한 적층체(16)의 다른 쪽 측면 S를 세라믹 슬러리 SL에 대향시킨다. 세라믹 슬러리 SL에 있어서의 용제나 바인더의 함유량 등에 의해, 사이드 마진부(117)의 두께를 조정 가능하다.
다음으로, 도 11의 A에 도시한 적층체(16)를 하방으로 이동시킴으로써, 적층체(16)의 측면 S를 세라믹 슬러리 SL에 침지시킨다. 그 후, 도 11의 B에 도시한 바와 같이, 적층체(16)를 측면 S에 세라믹 슬러리 SL이 부착된 상태에서 끌어올림으로써, 적층체(16)의 측면 S에 사이드 마진부(117)가 형성된다.
계속해서, 적층체(16)를, 도 11의 B에 도시한 테이프 T2와는 상이한 테이프에 전사함으로써, 적층체(16)의 측면 S의 Y축 방향의 방향을 반전시킨다. 그리고, 사이드 마진부(117)가 형성되지 않은 적층체(16)의 다른 쪽 측면 S에도, 상기와 마찬가지의 요령으로 미소성의 사이드 마진부(117)를 형성한다.
그리고, 측면 S에 사이드 마진부(117)가 형성된 적층체(16)를 재소성한다. 이에 의해, 사이드 마진부(117)는, 소결하여 사이드 마진부(17)가 됨과 함께, 적층체(16)의 측면 S에 베이킹될 수 있다. 이에 의해, 사이드 마진부(17)를 갖는 세라믹 미가공체(11)가 얻어진다.
일반적으로, 적층체(116)에 사이드 마진부(117)를 마련한 후에 적층체(116) 및 사이드 마진부(117)를 동시에 소성하는 방법에서는, 적층체(116)와 사이드 마진부(117)의 수축 거동의 차에 의해 적층체(116)의 측면 S에 응력이 가해진다. 이에 의해, 내부 전극(112, 113)의 변형에 의한 쇼트가 발생하기 쉬워진다.
소성 시에 있어서의 적층체(116)와 사이드 마진부(117)의 수축 거동의 차는 Z축 방향에 있어서 커지기 쉽다. 이 때문에, Z축 방향의 치수가 0.8㎜ 이상인 적층 세라믹 콘덴서(10)에서 쇼트가 발생하기 쉽고, Z축 방향의 치수가 1.25㎜ 이상인 적층 세라믹 콘덴서(10)에서 쇼트가 더욱 발생하기 쉽다.
즉, 구체적으로는, 1608사이즈(1.6㎜×0.8㎜×0.8㎜) 이상의 적층 세라믹 콘덴서(10)에서 쇼트가 발생하기 쉽고, 2012사이즈(2.0㎜×1.25㎜×1.25㎜) 이상의 적층 세라믹 콘덴서(10)에서 쇼트가 더욱 발생하기 쉬워진다.
이에 반하여, 본 실시 형태에서는, 스텝 S04에서 미리 소결시킨 적층체(16)에, 스텝 S05에서 사이드 마진부(17)를 형성한다. 즉, 적층체(16)와 사이드 마진부(17)가 서로 다른 단계에서 소결한다. 따라서, 본 실시 형태에서는, 적층체(16)와 사이드 마진부(17)의 소결 거동의 차가 문제로는 되지 않는다.
이 때문에, 본 실시 형태에서는, 1608사이즈 이상, 나아가 2012사이즈 이상의 대형의 적층 세라믹 콘덴서(10)에서도, 적층체(16)의 측면 S의 근방에서의 내부 전극(112, 113)의 변형이 발생하기 어렵다. 이에 의해, 적층체(16)의 측면 S 및 그 근방에서의 쇼트의 발생을 억제할 수 있다.
또한, 본 실시 형태에서 사이드 마진부(117)를 베이킹할 때에는, 적층체(16)의 측면 S에 사이드 마진부(117)의 수축에 의한 응력이 가해진다. 그러나, 세라믹 슬러리 SL의 침지로 형성된 사이드 마진부(117)는 유연성을 갖기 때문에, 적층체(16)의 측면 S에 가해지는 응력이 억제된다.
또한, 적층체(16)의 측면 S에 미소성의 사이드 마진부(117)를 마련하는 방법은, 침지법으로 한정되지 않는다. 예를 들어, 세라믹 슬러리 SL 대신에 세라믹 시트를 사용해도 된다. 이 경우, 적층체(16)의 측면 S에서 세라믹 시트를 펀칭함으로써, 적층체(16)의 측면 S에 사이드 마진부(117)를 형성해도 된다.
2.6 스텝 S06: 산화 영역 형성
스텝 S06에서는, 스텝 S05에서 사이드 마진부(17)가 형성된 세라믹 미가공체(11)의 내부 전극(12, 13)에 산화 영역(12a, 13a)을 형성한다. 보다 상세하게, 도 12에 도시한 바와 같이, 적층체(16)의 측면 S로부터 내부 전극(12, 13)의 산화를 진행시킴으로써, 산화 영역(12a, 13a)을 형성한다.
스텝 S06에서는, 도 10에 도시한 전연부 R1, R2나 이물 R3 등에 의해 적층체(16)의 측면 S에 있어서 내부 전극(12, 13)이 쇼트하고 있는 경우라도, 내부 전극(12, 13)과 함께 전연부 R1, R2나 이물 R3도 산화한다. 이에 의해, 적층체(16)의 측면 S에 있어서의 내부 전극(12, 13)의 쇼트를 해소시킬 수 있다.
스텝 S06에 있어서의 산화 영역(12a, 13a)의 형성 방법은, 사이드 마진부(17)에 덮인 적층체(16)의 측면 S로부터 내부 전극(12, 13)의 산화를 진행시킬 수 있으면 되며, 특정한 구성으로 한정되지 않는다. 전형적으로는 적층체(16)의 측면 S에 산소를 공급하면서, 세라믹 미가공체(11)에 열처리를 가하는 구성을 채택할 수 있다.
예를 들어, 사이드 마진부(17)에 내부 전극(12, 13)의 산화를 촉진하는 첨가제를 첨가하는 것이 유효하다. 이 경우, 세라믹 미가공체(11)에 열처리를 가함으로써, 적층체(16)의 측면 S로부터의 첨가제의 확산에 수반하여 내부 전극(12, 13)의 산화를 진행하고, 산화 영역(12a, 13a)이 형성된다.
일례로서, 내부 전극(12, 13)을 니켈로 형성하는 경우에는, 사이드 마진부(17)에 니켈의 산화를 촉진시키는 첨가제로서 마그네슘을 첨가할 수 있다. 이에 의해, 내부 전극(12, 13)에는, 니켈 및 마그네슘을 포함하는 산화물로 이루어지는 산화 영역(12a, 13a)이 형성된다.
이와 같은 첨가제를 사용한 방법에서는, 세라믹 미가공체(11)에 가하는 열처리의 시간이나 온도, 사이드 마진부(17)에 대한 첨가제의 첨가량 등에 의해, 산화 영역(12a, 13a)의 치수 L을 제어할 수 있다. 이에 의해, 산화 영역(12a, 13a)의 치수 L을 10㎛ 이상으로 조정할 수 있다.
일반적으로, 사이드 마진부(17)를 형성하기 전의 적층체(16)에서는, 산화 영역(12a, 13a)의 치수 L의 제어가 어렵다. 즉, 적층체(16)가 드러난 측면 S로부터 산소를 공급하고자 하면, 내부 전극(12, 13)의 광범위에 걸쳐 급격하게 산화가 진행되기 때문에, 산화 영역(12a, 13a)의 치수 L을 적절한 크기로 고정하는 것이 어렵다.
이 점, 본 실시 형태에서는, 적층체(16)의 측면 S를 사이드 마진부(17)로 피복한 후에 산화 영역(12a, 13a)을 형성함으로써, 내부 전극(12, 13)의 산화를 완만하게 진행시킬 수 있다. 이에 의해, 산화 영역(12a, 13a)의 치수 L을 보다 양호하게 제어하는 것이 가능하게 된다.
또한, 내부 전극(12, 13)에 산화 영역(12a, 13a)을 형성하기 위한 열처리는, 스텝 S05에서 사이드 마진부(117)를 베이킹하기 전에 행해도 된다. 이에 의해, 1회의 열처리에 의해, 사이드 마진부(117)의 베이킹과, 산화 영역(12a, 13a)의 형성을 일괄적으로 행할 수 있다.
2.7 스텝 S07: 외부 전극 형성
스텝 S07에서는, 스텝 S06에서 산화 영역(12a, 13a)이 형성된 세라믹 미가공체(11)의 X축 방향 양단부에 외부 전극(14, 15)을 형성함으로써, 도 1 내지 3에 도시한 적층 세라믹 콘덴서(10)를 제작한다. 스텝 S07에 있어서의 외부 전극(14, 15)의 형성 방법은, 공지된 방법으로부터 임의로 선택 가능하다.
3. 실시예
본 개시의 실시예로서, 산화 영역(12a, 13a)의 치수 L만이 서로 다른 복수 종류의 적층 세라믹 콘덴서(10)의 샘플을 100개씩 제작하였다. 어느 샘플에서도, X축 방향의 치수를 20㎛로 하고, Y축 및 Z축 방향의 치수를 12.5㎛로 하고, 용량을 100μF로 하였다.
산화 영역(12a, 13a)의 치수 L이 서로 다른 샘플 100개씩에 대하여, 전기 저항 측정을 행함으로써, 쇼트의 발생 유무를 판정하였다. 그리고, 산화 영역(12a, 13a)의 치수 L이 동등한 100개의 샘플 중 쇼트가 발생한 샘플의 비율인 쇼트율을 구하였다.
도 13은, 산화 영역(12a, 13a)의 치수 L과 쇼트율의 관계를 나타내는 그래프이다. 도 13에서는, 쇼트율로서, 산화 영역(12a, 13a)이 형성되어 있지 않고, 즉 산화 영역(12a, 13a)의 치수 L이 제로인 샘플 쇼트율을 1로 하여 규격화한 상대값을 나타내고 있다.
도 13을 참조하면, 산화 영역(12a, 13a)이 형성되어 있지 않고, 즉 산화 영역(12a, 13a)의 치수 L이 제로의 샘플에 대해서, 산화 영역(12a, 13a)이 형성된 샘플에서는 낮은 쇼트율이 얻어졌다.
또한, 산화 영역(12a, 13a)의 치수 L이 큰 샘플일수록 쇼트율이 낮아지는 경향이 보였다. 또한, 산화 영역(12a, 13a)의 치수 L이 10㎛ 미만인 영역에서는 쇼트율의 변화가 급격한 것에 비하여, 산화 영역(12a, 13a)의 치수 L이 10㎛ 이상인 영역에서는 쇼트율의 변화가 완만해짐을 알 수 있었다.
이에 의해, 적층 세라믹 콘덴서(10)에서는, 산화 영역(12a, 13a)의 치수 L을 10㎛ 이상으로 함으로써, 쇼트의 발생을 더 효과적으로 억제 가능한 것이 확인되었다. 또한, 산화 영역(12a, 13a)의 치수 L은, 10㎛보다 크게 해도 쇼트율의 대폭적인 향상을 기대할 수 없기 때문에, 20㎛ 이하의 범위로 하는 것이 바람직하다.
4. 그 밖의 실시 형태
이상, 본 개시의 실시 형태에 대하여 설명하였지만, 본 개시는 상술한 실시 형태에만 한정되는 것이 아니라 다양하게 변경을 가할 수 있는 것은 물론이다.
예를 들어, 상기 실시 형태에서는 적층 세라믹 전자 부품의 일례로서 적층 세라믹 콘덴서에 대하여 설명하였지만, 본 개시는 한 쌍의 외부 전극을 갖는 적층 세라믹 전자 부품 전반에 적용 가능하다. 이러한 적층 세라믹 전자 부품으로서는, 예를 들어 칩 배리스터, 칩 서미스터, 적층 인덕터 등을 들 수 있다.
10: 적층 세라믹 콘덴서
11: 세라믹 미가공체
12, 13: 내부 전극
12a, 13a: 산화 영역
14, 15: 외부 전극
16: 적층체
17: 사이드 마진부
18: 용량 형성부
19: 커버부
S: 측면
11: 세라믹 미가공체
12, 13: 내부 전극
12a, 13a: 산화 영역
14, 15: 외부 전극
16: 적층체
17: 사이드 마진부
18: 용량 형성부
19: 커버부
S: 측면
Claims (7)
- 제1 방향으로 적층된 복수의 세라믹층과, 상기 복수의 세라믹층의 사이에 배치된 복수의 내부 전극과, 상기 제1 방향에 직교하는 제2 방향을 향하여, 상기 복수의 내부 전극이 노출되는 측면을 갖는 적층체를 제작하고,
상기 적층체를 소성하고,
소성된 상기 적층체의 상기 측면에 사이드 마진부를 형성하고,
상기 적층체를 소성하는 공정과 다른 분위기 하에서, 상기 사이드 마진부를 소성하고,
상기 사이드 마진부를 소성하는 공정에서, 상기 사이드 마진부가 형성된 상기 적층체의 상기 복수의 내부 전극의 상기 제2 방향의 단부에 산화 영역을 형성하고,
상기 산화 영역의 상기 제2 방향의 치수가 10㎛ 이상인
적층 세라믹 전자 부품의 제조 방법. - 제1항에 있어서,
환원 분위기 하, 또는 저산소 분압 분위기 하에서 상기 적층체를 소성하는
적층 세라믹 전자 부품의 제조 방법. - 제1항 또는 제2항에 있어서,
산소 분위기 하에서 상기 사이드 마진부를 소성하는
적층 세라믹 전자 부품의 제조 방법. - 제1항 또는 제2항에 있어서,
상기 적층 세라믹 전자 부품의 상기 제1 방향의 치수가 0.8㎜ 이상인
적층 세라믹 전자 부품의 제조 방법. - 제1항 또는 제2항에 있어서,
상기 복수의 내부 전극의 적층 수가 500층 이상인
적층 세라믹 전자 부품의 제조 방법. - 제1항 또는 제2항에 있어서,
침지법을 이용하여 상기 사이드 마진부를 형성하는
적층 세라믹 전자 부품의 제조 방법. - 제1항 또는 제2항에 있어서,
상기 세라믹 전자 부품은, 1608사이즈 이상인
적층 세라믹 전자 부품의 제조 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018097022A JP7266969B2 (ja) | 2018-05-21 | 2018-05-21 | 積層セラミック電子部品の製造方法 |
| JPJP-P-2018-097022 | 2018-05-21 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20190132924A KR20190132924A (ko) | 2019-11-29 |
| KR102640003B1 true KR102640003B1 (ko) | 2024-02-27 |
Family
ID=68533950
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020190054826A KR102640003B1 (ko) | 2018-05-21 | 2019-05-10 | 적층 세라믹 전자 부품의 제조 방법 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US11551873B2 (ko) |
| JP (1) | JP7266969B2 (ko) |
| KR (1) | KR102640003B1 (ko) |
| CN (1) | CN110517888B (ko) |
| TW (1) | TWI831779B (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7266969B2 (ja) * | 2018-05-21 | 2023-05-01 | 太陽誘電株式会社 | 積層セラミック電子部品の製造方法 |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07120602B2 (ja) | 1989-10-16 | 1995-12-20 | 株式会社村田製作所 | 積層コンデンサの製造方法 |
| WO1991003064A1 (en) * | 1989-08-24 | 1991-03-07 | Murata Manufacturing Co., Ltd. | Laminated capacitor and method of producing the same |
| JP3047708B2 (ja) * | 1993-10-20 | 2000-06-05 | 株式会社村田製作所 | セラミック積層電子部品の製造方法 |
| JPH10199749A (ja) | 1997-01-09 | 1998-07-31 | Matsushita Electric Ind Co Ltd | 積層形セラミック電子部品の製造方法 |
| JP3535998B2 (ja) * | 1999-03-29 | 2004-06-07 | 太陽誘電株式会社 | 積層セラミック電子部品 |
| JP3463610B2 (ja) | 1999-06-21 | 2003-11-05 | 株式会社村田製作所 | 積層セラミック電子部品の製造方法 |
| JP4591537B2 (ja) | 2007-06-08 | 2010-12-01 | 株式会社村田製作所 | 積層セラミック電子部品 |
| KR101188032B1 (ko) * | 2011-03-09 | 2012-10-08 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조방법 |
| JP5780169B2 (ja) | 2011-03-14 | 2015-09-16 | 株式会社村田製作所 | 積層セラミック電子部品の製造方法 |
| JP6346910B2 (ja) | 2015-05-29 | 2018-06-20 | 太陽誘電株式会社 | 積層セラミックコンデンサ及びその製造方法 |
| JP6370744B2 (ja) | 2015-06-24 | 2018-08-08 | 太陽誘電株式会社 | 積層セラミックコンデンサ及びその製造方法 |
| JP6665438B2 (ja) | 2015-07-17 | 2020-03-13 | 株式会社村田製作所 | 積層セラミックコンデンサ |
| JP6378651B2 (ja) * | 2015-07-28 | 2018-08-22 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
| JP6515758B2 (ja) | 2015-09-15 | 2019-05-22 | Tdk株式会社 | 積層電子部品 |
| JP6812677B2 (ja) | 2015-09-15 | 2021-01-13 | Tdk株式会社 | 積層電子部品 |
| JP6711192B2 (ja) | 2015-09-15 | 2020-06-17 | Tdk株式会社 | 積層電子部品 |
| JP6110927B2 (ja) | 2015-12-04 | 2017-04-05 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
| JP6496270B2 (ja) * | 2016-04-14 | 2019-04-03 | 太陽誘電株式会社 | セラミック電子部品及びその製造方法 |
| JP2018037492A (ja) | 2016-08-30 | 2018-03-08 | 太陽誘電株式会社 | 積層セラミックコンデンサ及びその製造方法 |
| JP6745700B2 (ja) | 2016-10-17 | 2020-08-26 | 太陽誘電株式会社 | 積層セラミックコンデンサ及びその製造方法 |
| JP7266969B2 (ja) * | 2018-05-21 | 2023-05-01 | 太陽誘電株式会社 | 積層セラミック電子部品の製造方法 |
| KR102304250B1 (ko) * | 2018-08-01 | 2021-09-23 | 삼성전기주식회사 | 적층형 커패시터 |
-
2018
- 2018-05-21 JP JP2018097022A patent/JP7266969B2/ja active Active
-
2019
- 2019-05-08 TW TW108115853A patent/TWI831779B/zh active
- 2019-05-10 KR KR1020190054826A patent/KR102640003B1/ko active IP Right Grant
- 2019-05-16 US US16/414,365 patent/US11551873B2/en active Active
- 2019-05-21 CN CN201910422995.3A patent/CN110517888B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| KR20190132924A (ko) | 2019-11-29 |
| JP7266969B2 (ja) | 2023-05-01 |
| TWI831779B (zh) | 2024-02-11 |
| US20190355521A1 (en) | 2019-11-21 |
| CN110517888A (zh) | 2019-11-29 |
| TW202004793A (zh) | 2020-01-16 |
| US11551873B2 (en) | 2023-01-10 |
| CN110517888B (zh) | 2023-06-23 |
| JP2019204817A (ja) | 2019-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5483498B2 (ja) | 積層セラミック電子部品及びその製造方法 | |
| US10734159B2 (en) | Multilayer ceramic capacitor and method for manufacturing multilayer ceramic capacitor | |
| JP5825322B2 (ja) | 積層セラミックキャパシタ、その製造方法及び積層セラミックキャパシタの実装基板 | |
| JP7103835B2 (ja) | 積層セラミック電子部品及びその製造方法、並びに回路基板 | |
| CN108695070B (zh) | 层叠陶瓷电容器 | |
| JP2019186394A (ja) | 積層セラミックコンデンサ及びその製造方法 | |
| KR20130111000A (ko) | 적층 세라믹 전자부품 및 이의 제조방법 | |
| KR102614537B1 (ko) | 적층 세라믹 콘덴서 및 적층 세라믹 콘덴서의 제조 방법 | |
| JP7283357B2 (ja) | 積層セラミックコンデンサ | |
| JP2020043272A (ja) | 積層セラミックコンデンサ及び回路基板 | |
| KR102640003B1 (ko) | 적층 세라믹 전자 부품의 제조 방법 | |
| JP2022092035A (ja) | 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法 | |
| JP6935707B2 (ja) | 積層セラミックコンデンサ | |
| JP7307827B2 (ja) | 積層セラミック電子部品 | |
| JP7231703B2 (ja) | 積層セラミックコンデンサ | |
| JP7501564B2 (ja) | 積層セラミック電子部品 | |
| KR101973450B1 (ko) | 세라믹 전자부품 및 이의 제조방법 | |
| JP6992944B2 (ja) | 積層セラミック電子部品の製造方法 | |
| JP2024095967A (ja) | 積層型電子部品 | |
| JP2024085395A (ja) | 積層型電子部品 | |
| JP2022105218A (ja) | 積層セラミック電子部品及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |