KR102569333B1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR102569333B1
KR102569333B1 KR1020220043082A KR20220043082A KR102569333B1 KR 102569333 B1 KR102569333 B1 KR 102569333B1 KR 1020220043082 A KR1020220043082 A KR 1020220043082A KR 20220043082 A KR20220043082 A KR 20220043082A KR 102569333 B1 KR102569333 B1 KR 102569333B1
Authority
KR
South Korea
Prior art keywords
sidewall
insulating layer
layer
sub
substrate
Prior art date
Application number
KR1020220043082A
Other languages
English (en)
Other versions
KR20220047744A (ko
Inventor
박용재
조기현
이상조
최원석
최윤선
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220043082A priority Critical patent/KR102569333B1/ko
Publication of KR20220047744A publication Critical patent/KR20220047744A/ko
Priority to KR1020230107516A priority patent/KR20230124867A/ko
Application granted granted Critical
Publication of KR102569333B1 publication Critical patent/KR102569333B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)

Abstract

본 발명의 표시 장치는, 벤딩 영역 및 비벤딩 영역을 포함하는 기판, 비벤딩 영역에서 기판 상에 제공되며, 벤딩 영역에 인접한 제1 서브 측벽을 포함하는 제1 절연층, 제1 절연층 상에 제공되며, 벤딩 영역에 인접한 제2 서브 측벽을 포함하는 제2 절연층, 및 제2 절연층 상에 제공되며, 벤딩 영역에 인접한 제3 서브 측벽을 포함하는 제3 절연층을 포함한다. 제1 서브 측벽, 제2 서브 측벽, 및 제3 서브 측벽은 제1 측벽을 구성한다. 제1 측벽은 제1 부분, 제2 부분, 및 제1 부분과 제2 부분 사이의 제3 부분을 포함하고, 제3 부분은 기판과 실질적으로 평행하며, 제1 부분과 기판 사이의 각도 및 제2 부분과 기판 사이의 각도는 각각 예각이다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다.
휴대 가능한 표시 장치에 대한 수요가 증가하고 있고, 최근에는 사용자의 외력에 의해 휘어지거나 접힐 수 있는 플렉서블 표시 장치에 대한 관심이 증가하고 있다. 플렉서블 표시 장치는 플렉서블 기판, 박막 트랜지스터 및 발광부를 포함할 수 있다.
플렉서블 표시 장치 중 휘어지는 영역에 무기물이 배치되는 경우, 휘어짐으로 인한 스트레스로 인해 무기물이 변형, 파손될 수 있다.
플렉서블 표시 장치 중 휘어지는 영역에 단차가 있고, 단차 위에 금속성 물질이 배치되는 경우, 단차로 인해 금속성 물질이 끊어질 수 있다.
본 발명의 실시예는, 배선의 재료인 금속성 물질이 만곡면 위에 배치됨으로써 배선의 단선이 방지된 표시 장치 및 그의 제조 방법을 제공하는 것을 목적으로 한다.
또한, 본 발명의 실시예는, 표시 장치 중 벤딩 영역에 배치된 무기물을 레이저 조사를 통해 제거하므로, 제조에 필요한 마스크 수가 감소하는 표시 장치의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 실시예들에 의한 표시 장치는, 벤딩 영역 및 비벤딩 영역을 포함하는 기판, 상기 비벤딩 영역에서 상기 기판 상에 제공되며, 상기 벤딩 영역에 인접한 제1 서브 측벽을 포함하는 제1 절연층, 상기 제1 절연층 상에 제공되며, 상기 벤딩 영역에 인접한 제2 서브 측벽을 포함하는 제2 절연층, 및 상기 제2 절연층 상에 제공되며, 상기 벤딩 영역에 인접한 제3 서브 측벽을 포함하는 제3 절연층을 포함할 수 있다. 상기 제1 서브 측벽, 상기 제2 서브 측벽, 및 상기 제3 서브 측벽은 제1 측벽을 구성할 수 있다. 상기 제1 측벽은 제1 부분, 제2 부분, 및 상기 제1 부분과 상기 제2 부분 사이의 제3 부분을 포함하고, 상기 제3 부분은 상기 기판과 실질적으로 평행하며, 상기 제1 부분과 상기 기판 사이의 각도 및 상기 제2 부분과 상기 기판 사이의 각도는 각각 예각일 수 있다.
일 실시예에서, 상기 비벤딩 영역은 제1 비벤딩 영역과 제2 비벤딩 영역을 포함하고, 상기 벤딩 영역은 상기 제1 비벤딩 영역과 상기 제2 비벤딩 영역 사이에 위치할 수 있다.
일 실시예에서, 상기 제1 서브 측벽은 상기 제2 서브 측벽보다 상기 벤딩 영역에 가깝고, 상기 제2 서브 측벽은 상기 제3 서브 측벽보다 상기 벤딩 영역에 가까울 수 있다.
일 실시예에서, 상기 제1 서브 측벽은 상기 제1 부분 및 상기 제3 부분에 대응하며, 상기 제2 서브 측벽은 상기 제2 부분에 대응할 수 있다.
일 실시예에서, 상기 표시 장치는 상기 제1 측벽에 직접 접촉하는 도전층을 더 포함할 수 있다.
일 실시예에서, 상기 표시 장치는 상기 제1 측벽을 커버하는 유기층을 더 포함할 수 있다.
일 실시예에서, 상기 표시 장치는 상기 유기층 상에 제공되는 도전층을 더 포함하며, 상기 도전층은 상기 벤딩 영역을 통해 연장될 수 있다.
일 실시예에서, 상기 표시 장치는 상기 비벤딩 영역에서 상기 기판 상에 제공되는 박막 트랜지스터를 더 포함할 수 있다. 상기 박막 트랜지스터는, 상기 기판 상에 제공되는 액티브 패턴, 상기 제1 절연층 상에 제공되는 게이트 전극, 상기 제3 절연층 상에 제공되는 소스 전극, 및 상기 제3 절연층 상에 제공되는 드레인 전극을 포함할 수 있다.
일 실시예에서, 상기 박막 트랜지스터는, 상기 제1 절연층 상에 제공되는 제1 커패시터 전극, 및 상기 제2 절연층 상에 제공되는 제2 커패시터 전극을 포함할 수 있다. 상기 제2 절연층은 상기 제2 커패시터 전극과 상기 제1 커패시터 전극 사이에 배치될 수 있다.
일 실시예에서, 상기 표시 장치는 상기 소스 전극과 상기 드레인 전극을 커버하는 패시베이션층을 더 포함할 수 있다.
일 실시예에서, 상기 표시 장치는 상기 비벤딩 영역에서 상기 패시베이션층 상에 제공되는 발광 소자를 더 포함할 수 있다.
일 실시예에서, 상기 발광 소자는, 상기 패시베이션층 상에 제공되며, 상기 패시베이션층을 관통하는 컨택 홀을 통해 상기 드레인 전극에 접촉하는 제1 전극, 상기 패시베이션층 및 상기 제1 전극 상에 배치되고, 상기 제1 전극의 일부를 노출하는 화소 정의막, 상기 화소 정의막에 의해 노출된 상기 제1 전극의 일부 상에 배치되는 발광층, 및 상기 화소 정의막 및 상기 발광층 상에 배치되는 제2 전극을 포함할 수 있다.
일 실시예에서, 상기 표시 장치는 상기 기판과 상기 제1 절연층 사이에 위치하는 배리어층을 더 포함할 수 있다.
일 실시예에서, 상기 배리어층의 상기 벤딩 영역에 인접한 제2 측벽은 상기 제1 측벽보다 상기 벤딩 영역에 가까울 수 있다.
일 실시예에서, 상기 배리어층은 무기 절연 물질을 포함할 수 있다.
일 실시예에서, 상기 배리어층은 상기 기판 상에 직접 배치될 수 있다.
본 발명의 실시예들에 의한 표시 장치는, 벤딩 영역 및 비벤딩 영역을 포함하는 기판, 상기 비벤딩 영역에서 상기 기판 상에 제공되며, 상기 벤딩 영역에 인접한 제1 측벽을 포함하는 제1 절연층, 상기 제1 절연층 상에 제공되며, 상기 벤딩 영역에 인접한 제2 측벽을 포함하는 제2 절연층, 상기 제2 절연층 상에 제공되며, 상기 벤딩 영역에 인접한 제3 측벽을 포함하는 제3 절연층, 및 상기 제1 측벽, 상기 제2 측벽, 및 상기 제3 측벽 상에 제공되는 도전층을 포함할 수 있다. 상기 도전층은 제1 부분, 제2 부분, 및 상기 제1 부분과 상기 제2 부분 사이의 제3 부분을 포함하며, 상기 제3 부분은 상기 기판과 실질적으로 평행하며, 상기 제1 부분과 상기 기판 사이의 각도 및 상기 제2 부분과 상기 기판 사이의 각도는 각각 예각일 수 있다.
일 실시예에서, 상기 도전층은 상기 제1 측벽, 상기 제2 측벽, 및 상기 제3 측벽과 직접 접촉할 수 있다.
일 실시예에서, 상기 표시 장치는 상기 제1 측벽, 상기 제2 측벽, 및 상기 제3 측벽을 커버하는 유기층을 더 포함하며, 상기 도전층은 상기 유기층 상에 제공될 수 있다.
본 발명의 실시예들에 의한 표시 장치는, 벤딩 영역 및 비벤딩 영역을 포함하는 기판, 상기 비벤딩 영역에서 상기 기판 상에 제공되며, 상기 벤딩 영역에 인접한 제1 서브 측벽을 포함하는 제1 절연층, 상기 제1 절연층 상에 제공되며, 상기 벤딩 영역에 인접한 제2 서브 측벽을 포함하는 제2 절연층, 및 상기 제2 절연층 상에 제공되며, 상기 벤딩 영역에 인접한 제3 서브 측벽을 포함하는 제3 절연층을 포함할 수 있다. 상기 제1 서브 측벽, 상기 제2 서브 측벽, 및 상기 제3 서브 측벽은 제1 측벽을 구성할 수 있다. 상기 제1 측벽은 적어도 하나의 패턴화된 표면을 포함하고, 상기 적어도 하나의 패턴화된 표면과 상기 기판 사이의 각도는 상기 벤딩 영역으로부터 멀어질수록 점차적으로 커질 수 있다.
일 실시예에서, 상기 적어도 하나의 패턴화된 표면은 상기 제1 서브 측벽, 상기 제2 서브 측벽, 및 상기 제3 서브 측벽 중 하나 상에 배치될 수 있다.
일 실시예에서, 상기 제1 서브 측벽, 상기 제2 서브 측벽, 및 상기 제3 서브 측벽 중 적어도 하나는, 상기 적어도 하나의 패턴화된 표면을 포함할 수 있다.
본 발명의 실시예는, 만곡면 위에 금속성 물질이 배치되므로, 금속성 물질이 끊어지지 않는 표시 장치 및 그의 제조 방법을 제공하는 효과가 있다.
또한, 본 발명의 실시예는, 표시 장치 중 휘어지는 영역에 배치되는 무기물을 레이저 조사를 통해 제거하므로, 제조에 필요한 마스크 수가 감소하는 표시 장치의 제조 방법을 제공하는 효과가 있다.
다만, 본 발명의 효과는 상술한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 플렉서블 표시 장치를 설명하기 위한 도면이다.
도 2는 도 1의 플렉서블 표시 장치를 접었을 때를 설명하기 위한 단면도이다.
도 3a는 도 1의 I-I' 선에 따른 단면도의 일 실시예이다.
도 3b는 도 1의 I-I' 선에 따른 단면도의 다른 실시예이다.
도 3c는 도 1의 I-I' 선에 따른 단면도의 또 다른 실시예이다.
도 3d는 도 1의 I-I' 선에 따른 단면도의 또 다른 실시예이다.
도 4는 도 1의 II-II' 선에 따른 단면도 중 일부로서 하나의 화소에 대응하는 영역을 도시한 것의 일 실시예이다.
도 5a 및 도 5b는 본 발명의 일 실시예에 따른 플렉서블 표시 장치의 제조 방법 중 레이저 어블레이션(ablation)을 설명하기 위한 도면이다.
도 6a 내지 도 6k는 본 발명의 일 실시예에 따른 플렉서블 표시 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 7a 및 도 7b는 본 발명의 다른 실시예에 따른 플렉서블 표시 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 8a, 도 8b, 및 도 8c는 본 발명의 또 다른 실시예에 따른 플렉서블 표시 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 9a 내지 도 9c는 본 발명의 또 다른 실시예에 따른 플렉서블 표시 장치의 제조 방법을 설명하기 위한 단면도들이다.
이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다. 또한, 이하의 설명에서 사용되는 구성요소 명칭은 명세서 작성의 용이함을 고려하여 선택된 것일 수 있는 것으로서, 실제 제품의 부품 명칭과는 상이할 수 있다.
본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "상에" 있다고 할 경우, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 또한, 본 명세서에 있어서, 어느 층, 막, 영역, 판 등의 부분이 다른 부분 상(on)에 형성되었다고 할 경우, 상기 형성된 방향은 상부 방향만 한정되지 않으며 측면이나 하부 방향으로 형성된 것을 포함한다. 반대로 층, 막, 영역, 판 등의 부분이 다른 부분 "아래에" 있다고 할 경우, 이는 다른 부분 "바로 아래에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
도 1은 본 발명의 일 실시예에 따른 플렉서블 표시 장치를 설명하기 위한 도면이고, 도 2는 도 1의 플렉서블 표시 장치를 접었을 때를 설명하기 위한 단면도이다.
도 1 및 도 2를 참조하면, 플렉서블 표시 장치는 제1 비벤딩 영역(FA1), 벤딩 영역(BA), 및 제2 비벤딩 영역(FA2)이 정의된 기판(SUB)을 가진다. 제1 비벤딩 영역(FA1) 및 제2 비벤딩 영역(FA2)은 다양한 기능을 구현하기 위해 다양한 형태로 제조될 수 있다. 예를 들어, 제1 비벤딩 영역(FA1)에는 영상을 표시하는 발광부(DIS) 및 발광부(DIS)을 구동하는 박막 트랜지스터(TFT)가 배치될 수 있다. 제2 비벤딩 영역(FA2)에는 박막 트랜지스터(TFT) 및 발광부(DIS) 중 적어도 하나를 구동하기 위한 신호를 인가하는 회로 패턴(SD)이 배치될 수 있다. 벤딩 영역(BA)에는 도전층(CL)이 배치될 수 있다. 도전층(CL)은 회로 패턴(SD)으로부터의 신호를 박막 트랜지스터(TFT) 및 발광부(DIS) 중 적어도 하나에 전달하는 배선으로 사용될 수 있다.
벤딩 영역(BA)은 도 3a, 도 3b, 도 3c, 및 도 3d를 참조하여 이후에 상세히 설명될 것이고, 박막 트랜지스터(TFT), 발광부(DIS)은 도 4를 참조하여 이후에 상세히 설명될 것이다.
도 3a는 도 1의 I-I' 선에 따른 단면도의 일 실시예이고, 도 3b는 도 1의 I-I' 선에 따른 단면도의 다른 실시예이며, 도 3c는 도 1의 I-I' 선에 따른 단면도의 또 다른 실시예이고, 도 3d는 도 1의 I-I' 선에 따른 단면도의 또 다른 실시예이다.
도 3a를 참조하면, 벤딩 영역(BA)에서, 배리어층(BR), 게이트 절연층(GI), 제1 층간 절연층(ILD1), 제2 층간 절연층(ILD2), 및 도전층(CL)이 기판(SUB) 상에 순차적으로 배치된다.
기판(SUB)은 휘거나 접힘이 가능하도록 가요성(flexibility)을 갖는 재료로 이루어질 수 있고, 단층 구조 또는 다층 구조를 가질 수 있다.
예를 들어, 기판(SUB)은 폴리스티렌(polystyrene), 폴리비닐알코올(polyvinyl alcohol), 폴리메틸메타크릴레이트(Polymethyl methacrylate), 폴리에테르술폰(polyethersulfone), 폴리아크릴레이트(polyacrylate), 폴리에테르이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate), 트리아세테이트 셀룰로오스(triacetate cellulose), 셀룰로오스아세테이트 프로피오네이트(cellulose acetate propionate) 중 적어도 어느 하나를 포함할 수 있다. 다만, 기판(SUB)을 구성하는 재료는 다양하게 변화될 수 있으며, 유리 섬유 강화플라스틱(Fiber glass reinforced plastic) 등으로도 이루어질 수 있다.
배리어층(BR)은 기판(SUB)의 상면의 평활성을 높이거나 기판(SUB) 등으로부터의 불순물이 게이트 절연층(GI), 제1 층간 절연층(ILD1), 제2 층간 절연층(ILD2), 및 도전층(CL)으로 침투하는 것을 최소화시킨다.
배리어층(BR)은 다중층 구조를 가질 수 있다. 다중층 중 기판(SUB)에 접촉되는 층은 실리콘 질화물, 실리콘 산화물, 실리콘 산질화물 중 적어도 하나를 포함할 수 있고, 기판(SUB)의 평활성을 높힐 수 있다. 다중층 중 기판(SUB)에 접촉되지 않는 층은 실리콘 질화물, 실리콘 산화물, 실리콘 산질화물 중 적어도 하나를 포함할 수 있고, 기판(SUB) 등으로부터의 불순물이 게이트 절연층(GI), 제1 층간 절연층(ILD1), 제2 층간 절연층(ILD2), 및 도전층(CL)으로 침투하는 것을 최소화시킬 수 있다.
배리어층(BR)의 측벽은 연속적으로 배치된 만곡면들(CS1, CS2, CS3)이 제공된 테이퍼 형상일 수 있다. 실시예에 따라, 배리어층(BR)의 측벽에 제공되는 만곡면들의 개수는 3개보다 많을 수도 있다.
게이트 절연층(GI)은 배리어층(BR)에 포함될 수 있다고 언급된 물질들 중 적어도 하나를 포함할 수 있다. 게이트 절연층(GI)의 측벽은 연속적으로 배치된 만곡면들(CS4, CS5, CS6)이 제공된 테이퍼 형상일 수 있다. 실시예에 따라, 게이트 절연층(GI)의 측벽에 제공되는 만곡면들의 개수는 3개보다 많을 수도 있다.
제1 층간 절연층(ILD1)은 배리어층(BR)에 포함될 수 있다고 언급된 물질들 중 적어도 하나를 포함할 수 있다. 제1 층간 절연층(ILD1)의 측벽은 연속적으로 배치된 만곡면들(CS7, CS8, CS9)이 제공된 테이퍼 형상일 수 있다. 실시예에 따라, 제1 층간 절연층(ILD1)의 측벽에 제공되는 만곡면들의 개수는 3개보다 많을 수도 있다.
제2 층간 절연층(ILD2)은 배리어층(BR)에 포함될 수 있다고 언급된 물질들 중 적어도 하나를 포함할 수 있다. 제2 층간 절연층(ILD2)의 측벽은 연속적으로 배치된 만곡면들(CS10, CS11, CS12)이 제공된 테이퍼 형상일 수 있다. 실시예에 따라, 제2 층간 절연층(ILD2)의 측벽에 제공되는 만곡면들의 개수는 3개보다 많을 수도 있다.
도전층(CL)은 제2 층간 절연층(ILD2) 상에 배치되고, 금속을 포함할 수 있다. 예를 들어, 알루미늄, 티타늄, 금, 은, 구리, 니켈, 백금, 알루미늄, 몰리브덴, 중 적어도 하나를 포함할 수 있다. 실시예에 따라, 도전층(CL)은 다중층 구조를 가질 수 있다. 예를 들어, 도전층(CL)이 티타늄/알루미늄/티타늄(Ti/Al/Ti)의 3중층 구조를 가질 수 있다.
배리어층, 게이트 절연층, 제1 층간 절연층, 및 제2 층간 절연층(BR, GI, ILD1, ILD2)은 벤딩 영역(BA) 내 구비된 개구부(OPN)에 의해 서로 이격되므로, 벤딩 영역(BA)이 휘어지더라도 배리어층, 게이트 절연층, 제1 층간 절연층, 및 제2 층간 절연층(BR, GI, ILD1, ILD2)에 스트레스가 인가되지 않는다. 또한, 도전층(CL)이 평평한 부분 또는 만곡면들(CS1 내지 CS12)이 제공된 테이퍼 형상 상에 배치되므로, 벤딩 영역(BA)이 휘어지더라도 도전층(CL)이 끊어지지 않는다. 배리어층, 게이트 절연층, 제1 층간 절연층, 및 제2 층간 절연층(BR, GI, ILD1, ILD2)은 각각 제1 절연층, 제2 절연층, 제3 절연층, 제4 절연층일 수 있다.
도 3b를 참조하면, 벤딩 영역(BA)에서, 배리어층(BR), 게이트 절연층(GI'), 제1 층간 절연층(ILD1'), 제2 층간 절연층(ILD2'), 및 도전층(CL)이 기판(SUB) 상에 순차적으로 배치된다. 설명의 편의를 위해, 도 3a를 참조로 하여 설명된 부분과 동일한 부분에 대한 설명은 생략될 것이다.
도 3a에서 도시된 게이트 절연층(GI)과 달리, 게이트 절연층(GI')의 측벽은 만곡면들이 제공되지 않은 테이퍼 형상이다.
도 3a에서 도시된 제1 층간 절연층(ILD1)과 달리, 제1 층간 절연층(ILD1')의 측벽은 만곡면들이 제공되지 않은 테이퍼 형상이다.
도 3a에서 도시된 제2 층간 절연층(ILD2)과 달리, 제2 층간 절연층(ILD2')의 측벽은 만곡면들이 제공되지 않은 테이퍼 형상이다.
도 3b에서는 게이트 절연층(GI')과 제1 층간 절연층(ILD1') 사이 단차가 구비된 것처럼 도시되었으나, 이는 실시예에 불과하다. 실시예에 따라, 제1 층간 절연층(ILD1')과 제2 층간 절연층(ILD2') 사이 단차가 구비될 수도 있고, 게이트 절연층(GI'), 제1 층간 절연층(ILD1'), 및 제2 층간 절연층(ILD2') 중 적어도 하나 내에 단차가 구비될 수도 있다.
배리어층, 게이트 절연층, 제1 층간 절연층, 및 제2 층간 절연층(BR, GI', ILD1', ILD2')은 벤딩 영역(BA) 내 구비된 개구부(OPN)에 의해 서로 이격되므로, 벤딩 영역(BA)이 휘어지더라도 배리어층, 게이트 절연층, 제1 층간 절연층, 및 제2 층간 절연층(BR, GI', ILD1', ILD2')에 스트레스가 인가되지 않는다. 또한, 도전층(CL)이 평평한 부분 또는 만곡면들(CS1' 내지 CS3')이 제공된 테이퍼 형상 상에 배치되므로, 벤딩 영역(BA)이 휘어지더라도 도전층(CL)이 끊어지지 않는다.
도 3c를 참조하면, 벤딩 영역(BA)에서, 배리어층(BR'), 게이트 절연층(GI"), 제1 층간 절연층(ILD1"), 제2 층간 절연층(ILD2"), 유기층(OL), 및 도전층(CL)이 기판(SUB) 상에 순차적으로 배치된다. 설명의 편의를 위해, 도 3a 또는 도 3b를 참조로 하여 설명된 부분과 동일한 부분에 대한 설명은 생략될 것이다.
도 3a에서 도시된 배리어층(BR)과 달리, 배리어층(BR')은 하나의 만곡면을 갖는 테이퍼 형상일 수 있다. 또한, 실시예에 따라, 배리어층(BR')이 만곡면이 제공되지 않은 테이퍼 형상을 가질 수도 있고, 테이퍼 형상이 아닌 다른 형상을 가질 수도 있다.
도 3a에서 도시된 게이트 절연층(GI)과 달리, 게이트 절연층(GI")의 측벽은 만곡면들이 제공되지 않고, 테이퍼 형상도 아닐 수도 있다.
제1 층간 절연층(ILD1")의 측벽은 만곡면들이 제공되지 않고, 테이퍼 형상이 아닐 수도 있다.
제2 층간 절연층(ILD2")의 측벽은 만곡면들이 제공되지 않고, 테이퍼 형상이 아닐 수도 있다.
유기층(OL)은 개구부(OPN)를 채우도록 배치될 수 있다. 개구부(OL)에 의해, 배리어층(BR'), 게이트 절연층(GI"), 제1 층간 절연층(ILD1"), 제2 층간 절연층(ILD2")의 측벽 및 단차들은 외부에 노출되지 않는다. 유기층(OL) 중 노출된 부분도 테이퍼 형상일 수 있다.
도전층(CL)은 유기층(OL) 상에 배치된다.
배리어층, 게이트 절연층, 제1 층간 절연층, 및 제2 층간 절연층(BR', GI", ILD1", ILD2")은 벤딩 영역(BA) 내 구비된 개구부(OPN)에 의해 서로 이격되므로, 벤딩 영역(BA)이 휘어지더라도 배리어층, 게이트 절연층, 제1 층간 절연층, 및 제2 층간 절연층(BR, GI', ILD1', ILD2')에 스트레스가 인가되지 않는다. 또한, 도전층(CL)이 제2 층간 절연층(ILD2") 중 평평한 부분 또는 유기층(OL) 중 노출된 테이퍼 형상 상에 배치되므로, 벤딩 영역(BA)이 휘어지더라도 도전층(CL)이 끊어지지 않는다.
도 3d를 참조하면, 벤딩 영역(BA)에서, 배리어층(BR"), 게이트 절연층(GI'), 제1 층간 절연층(ILD1'), 제2 층간 절연층(ILD2'), 유기층(OL'), 및 도전층(CL)이 기판(SUB) 상에 순차적으로 배치된다. 설명의 편의를 위해, 도 3a 내지 도 3c를 참조로 하여 설명된 부분과 동일한 부분에 대한 설명은 생략될 것이다.
배리어층(BR)은 아일랜드 부분(ISL)을 가지고, 아일랜드 부분(ISL)은 배리어층(BR) 중 아일랜드 부분(ISL)을 제외한 부분과 접촉되지 않는다. 실시예에 따라, 아일랜드 부분(ISL)은 테이퍼 형상일 수 있다.
유기층(OL')은 요철부(PD)를 가지고, 요철부(PD)의 형상은 아일랜드 부분(ISL)의 형상에 대응된다. 유기층(OL')의 일부는 테이퍼 형상이고, 유기층(OL')의 나머지 부분은 평평한 형상이다. 예를 들어, 아일랜드 부분(ISL)이 테이퍼 형상인 경우, 요철부(PD)의 형상도 테이퍼 형상일 수 있다.
배리어층, 게이트 절연층, 제1 층간 절연층, 및 제2 층간 절연층(BR", GI', ILD1', ILD2')은 벤딩 영역(BA) 내 구비된 개구부(OPN)에 의해 서로 이격되므로, 벤딩 영역(BA)이 휘어지더라도 배리어층, 게이트 절연층, 제1 층간 절연층, 및 제2 층간 절연층(BR", GI', ILD1', ILD2')에 스트레스가 인가되지 않는다. 또한, 도전층(CL)이 제2 층간 절연층(ILD2') 중 평평한 부분 및 유기층(OL')의 평평한 부분 및 테이퍼 형상인 부분 상에 배치되므로, 벤딩 영역(BA)이 휘어지더라도 도전층(CL)이 끊어지지 않는다. 추가적으로, 도전층(CL)이 유기층(OL')의 요철부(PD) 상에 배치되므로, 도전층(CL) 중 일부도 요철 형상을 가질 수 있다. 도전층(CL)이 요철 형상을 가지는 경우, 벤딩 영역(BA)이 휘어짐에 의한 도전층(CL)의 스트레스가 감소될 수 있다.
도 4는 도 1의 II-II' 선에 따른 단면도 중 일부로서 하나의 화소에 대응하는 영역을 도시한 것의 일 실시예이다. 제1 비벤딩 영역(FA1)에서, 박막 트랜지스터(TFT) 및 발광부(DIS)이 기판(SUB) 상에 순차적으로 배치된다.
박막 트랜지스터(TFT)는 배리어층(BR), 액티브 패턴(ACT), 게이트 절연층(GI), 게이트 전극(GE), 제1 커패시터 전극(CE1), 제1 층간 절연층(ILD1), 제2 커패시터 전극(CE2), 제2 층간 절연층(ILD2), 소스 전극(SE), 드레인 전극(DE), 및 패시베이션층(PSL)을 포함한다. 설명의 편의를 위해, 도 3a에 비해 추가된 구성 요소에 대해서만 설명될 것이다. 배리어층, 게이트 절연층, 제1 층간 절연층, 및 제2 층간 절연층(BR, GI, ILD1, ILD2)은 벤딩 영역(BA)에도 제공되어 도 3a 내지 도 3d에서 이미 설명되었으므로, 상세한 설명이 생략되어도 무방하다.
액티브 패턴(ACT)은 배리어층(BR)과 게이트 절연층(GI) 사이에 배치된다. 액티브 패턴(ACT)은 소스 영역, 드레인 영역, 및 소스 영역과 드레인 영역 사이에 제공된 채널 영역을 포함할 수 있다. 액티브 패턴(ACT)은 반도체 물질을 포함하고, 폴리 실리콘, 아몰퍼스 실리콘, 및 산화물 반도체 중 적어도 하나를 포함할 수 있다.
채널 영역은 불순물로 도핑되지 않은 반도체 패턴으로서, 진성 반도체일 수 있다. 소스 영역 및 드레인 영역은 불순물이 도핑된 반도체 패턴일 수 있다. 상기 불순물로는 n형 불순물, p형 불순물, 기타 금속과 같은 불순물이 사용될 수 있다.
게이트 전극(GE)과 제1 커패시터 전극(CE1)은 게이트 절연층(GI)과 제1 층간 절연층(ILD1) 사이에 배치된다. 즉, 게이트 전극(GE)과 제1 커패시터 전극(CE1)은 동일 평면 상에 배치된다. 게이트 전극(GE)은 액티브 패턴(ACT) 중 채널 영역에 중첩되도록 배치될 수 있다.
게이트 전극(GE)과 제1 커패시터 전극(CE1)은 금속을 포함할 수 있다. 예를 들어, 알루미늄, 티타늄, 금, 은, 구리, 니켈, 백금, 알루미늄, 몰리브덴, 중 적어도 하나를 포함할 수 있다. 실시예에 따라, 게이트 전극(GE)과 제1 커패시터 전극(CE1)은 티타늄/알루미늄/티타늄(Ti/Al/Ti)의 3중층 구조를 가질 수 있다.
제2 커패시터 전극(CE2)은 제1 층간 절연층(ILD1)과 제2 층간 절연층(ILD2) 사이에 배치된다. 제2 커패시터 전극(CE2)은 제1 커패시터 전극(CE1)에 포함될 수 있는 물질로 언급된 물질들 중 하나를 포함할 수 있고, 단일층 또는 다중층 구조를 가질 수 있다. 제1 커패시터 전극(CE1)과 제2 커패시터 전극(CE2)은 제1 층간 절연층(ILD1)을 사이에 두고 커패시터를 형성할 수 있다.
소스 전극(SE) 및 드레인 전극(DE)은 제2 층간 절연층(ILD2) 상에 배치된다. 소스 전극(SE)은 액티브 패턴(ACT) 중 소스 영역에 중첩되도록 배치될 수 있고, 드레인 전극(DE)은 액티브 패턴(ACT) 중 드레인 영역에 중첩되도록 배치될 수 있다. 소스 전극(SE) 및 드레인 전극(DE)은 게이트 절연층(GI), 제1 층간 절연층(ILD1), 및 제2 층간 절연층(ILD2)을 관통하여 액티브 패턴(ACT)에 접촉된다.
소스 전극(SE) 및 드레인 전극(DE)은 도 3a에 도시된 도전층(CL)과 동일 평면에 배치될 수 있다. 상세한 내용은 도 6i 및 도 6j를 참조하여 설명될 것이다.
패시베이션층(PSL)은 소스 전극(SE) 및 드레인 전극(DE) 상에 배치될 수 있다. 패시베이션층(PSL)은 무기 물질을 포함할 수 있고, 실시예에 따라 유기 물질을 더 포함할 수 있다. 무기 물질은 실리콘 질화물, 실리콘 산화물, 실리콘 산질화물 중 적어도 하나를 포함할 수 있고, 유기 물질은 포토 아크릴을 포함할 수 있다.
발광부(DIS)은 제1 전극(ADE), 화소정의층(PDL), 발광층(EL), 및 제2 전극(CTE)을 포함한다.
제1 전극(ADE)은 패시베이션층(PSL) 상에 배치되고, 패시베이션층(PSL)을 관통하여 드레인 전극(DE)에 접촉된다. 제1 전극(ADE)은 금속, 도전성 산화물을 포함할 수 있다. 금속은 은, 마그네슘, 알루미늄, 백금, 팔라듐, 금, 니켈, 네오디뮴, 이리듐, 및 크롬 중 적어도 하나를 포함할 수 있다. 도전성 산화물은 ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), 및 ITZO(indium tin zinc oxide) 중 적어도 하나를 포함할 수 있다.
화소정의층(PDL)은 패시베이션층(PSL) 및 제1 전극(ADE) 상에 배치되고, 제1 전극(ADE) 중 적어도 일부를 노출시킨다.
발광층(EL)은 제1 전극(ADE) 중 화소정의층(PDL)에 의해 노출된 부분 상에 배치된다. 발광층(EL)은 저분자 유기물질 또는 고분자 유기물질을 포함할 수 있고, 단일층 구조 또는 다중층 구조를 가질 수 있다. 예를 들어, 발광층(EL)은 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer)을 가질 수 있다.
제2 전극(CTE)은 화소정의층(PDL) 및 발광층(EL) 상에 배치된다. 제2 전극(CTE)은 제1 전극(ADE)에 포함될 수 있다고 언급된 물질들 중 적어도 하나를 포함할 수 있다. 제2 전극(CTE)은 단일층 구조 또는 다중층 구조를 가질 수 있다.
도 5a 및 도 5b는 본 발명의 일 실시예에 따른 플렉서블 표시 장치의 제조 방법 중 레이저 어블레이션(ablation)을 설명하기 위한 도면이다.
도 5a는 레이저 방출기(LE)가 기판(SUB') 및 무기층(IL)에 레이저를 조사하는 것을 설명하기 위한 도면이다. 레이저 방출기(LE)로부터의 레이저가 무기층(IL)에 조사된다.
도 5b는 레이저가 조사된 후의 기판(SUB') 및 무기층(IL)을 설명하기 위한 도면이다. 레이저를 조사하는 것에 의해, 무기층(IL)의 일부가 제거되고, 무기층(IL)의 측벽은 만곡면(CS)을 가지는 테이퍼 형상이다.
포토리쏘그래피(photolithography)로 패터닝을 하기 위해서는 포토레지스트(photoresist) 도포, 마스크를 사용한 선택적 노광, 현상의 과정이 필요하다. 비용 및 제조 시간 감소를 위해, 표시 장치 제조에 소요되는 포토리쏘그래피 수를 감소시키고자하는 시도가 있다.
플렉서블 표시 장치가 휘어지는 것으로 인해 벤딩 영역에 배치된 물질이 변형, 파손되는 것을 방지하는 구조를 형성하기 위해 포토리쏘그래피를 사용하여 패터닝을 하는 경우, 비용과 제조 시간이 증가될 수 있다.
반면, 플렉서블 표시 장치가 휘어지는 것으로 인해 벤딩 영역에 배치된 물질이 변형, 파손되는 것을 방지하는 구조를 형성하기 위해 레이저를 선택적으로 조사하는 경우, 포토리쏘그래피 공정이 사용되지 않아 증가되는 비용과 제조 시간이 감소될 수 있다.
도 6a 내지 도 6k는 본 발명의 일 실시예에 따른 플렉서블 표시 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 6a에서, 기판(SUB) 상에 배리어층(BR)이 형성된다. 배리어층(BR)은 제1 비벤딩 영역(FA1) 및 벤딩 영역(BA) 상에 형성될 수 있다. 배리어층(BR)은 화학기상증착(CVD) 방법으로 형성될 수 있다. 예를 들어, 플라즈마 화학기상증착(PECVD) 방법으로 형성될 수 있다.
도 6b에서, 배리어층(BR) 상에 액티브 패턴(ACT)이 형성된다. 액티브 패턴(ACT)은 제1 비벤딩 영역(FA1) 상에 형성될 수 있다.
도 6c에서, 액티브 패턴(ACT) 상에 게이트 절연층(GI)이 형성된다. 게이트 절연층(GI)은 제1 비벤딩 영역(FA1) 및 벤딩 영역(BA) 상에 형성될 수 있다. 게이트 절연층(GI)은 배리어층(BR)과 유사하게, 화학기상증착(CVD) 방법으로 형성될 수 있다.
도 6d에서, 게이트 절연층(GI) 상에 게이트 전극(GE) 및 제1 커패시터 전극(CE1)이 형성된다. 게이트 전극(GE)은 액티브 패턴(ACT) 중 채널 영역에 대응하여 형성될 수 있다. 게이트 전극(GE) 및 제1 커패시터 전극(CE1)은 물리기상증착(PVD) 방법으로 형성될 수 있다.
도 6e에서, 게이트 절연층(GI), 게이트 전극(GE), 및 제1 커패시터 전극(CE1) 상에 제1 층간 절연층(ILD1)이 형성된다. 제1 층간 절연층(ILD1)은 제1 비벤딩 영역(FA1) 및 벤딩 영역(BA) 상에 형성될 수 있다. 제1 층간 절연층(ILD1)은, 배리어층(BR)과 유사하게, 화학기상증착(CVD) 방법으로 형성될 수 있다.
도 6f에서, 제1 층간 절연층(ILD1) 상에 제2 커패시터 전극(CE2)이 형성된다. 제2 커패시터 전극(CE2)은 제1 커패시터 전극(CE1)에 중첩되도록 형성될 수 있다. 제2 커패시터 전극(CE2)은 제1 비벤딩 영역(FA1) 상에 형성될 수 있다.
도 6g에서, 제1 층간 절연층(ILD1) 및 제2 커패시터 전극(CE2) 상에 제2 층간 절연층(ILD2)이 형성된다. 제2 층간 절연층(ILD2)은 제1 비벤딩 영역(FA1) 및 벤딩 영역(BA) 상에 형성될 수 있다.
도 6h에서, 게이트 절연층(GI), 제1 층간 절연층(ILD1), 및 제2 층간 절연층(ILD2)을 관통하는 제1 컨택 홀(CNT1) 및 제2 컨택 홀(CNT2)이 형성된다. 제1 컨택 홀(CNT1) 및 제2 컨택 홀(CNT2)은 건식 식각(dry etch) 등의 방법을 통해 형성될 수 있다. 제1 컨택 홀(CNT1) 및 제2 컨택 홀(CNT2)에 의해, 액티브 패턴(ACT) 중 일부가 노출된다.
도 6i에서, 배리어층(BR), 게이트 절연층(GI), 제1 층간 절연층(ILD1), 및 제2 층간 절연층(ILD2) 중 벤딩 영역(BA)에 배치된 부분에 레이저가 조사되는 것으로 인해 배리어층(BR), 게이트 절연층(GI), 제1 층간 절연층(ILD1), 및 제2 층간 절연층(ILD2)의 일부가 제거된다. 레이저의 조사로 인해, 도 3a에 도시된 것과 같이 배리어층(BR), 게이트 절연층(GI), 제1 층간 절연층(ILD1), 및 제2 층간 절연층(ILD2)의 측벽이 만곡면들(CS1 내지 CS12)이 제공된 테이퍼 형상일 수 있다.
도 6j에서, 소스 전극(SE), 드레인 전극(DE), 및 도전층(CL)이 제2 층간 절연층(ILD2) 상에 형성된다. 소스 전극(SE), 드레인 전극(DE), 및 도전층(CL)은, 게이트 전극(GE) 및 제1 커패시터 전극(CE1)과 유사하게 물리기상증착(PVD) 방법으로 형성될 수 있다.
도 6k에서, 패시베이션층(PSL)이 소스 전극(SE), 드레인 전극(DE), 및 제2 층간 절연층(ILD2) 상에 형성된다.
도 7a 및 도 7b는 본 발명의 다른 실시예에 따른 플렉서블 표시 장치의 제조 방법을 설명하기 위한 단면도들이다. 설명의 편의를 위해, 플렉서블 표시 장치의 제조 방법 중 도 6a 내지 도 6k와 다른 부분에 대해서만 설명될 것이다.
도 7a에서, 도 6h와 달리 제1 컨택 홀(CNT1) 및 제2 컨택 홀(CNT2)이 형성되는 동안 벤딩 영역(BA) 내 배치된 게이트 절연층(GI'), 제1 층간 절연층(ILD1'), 및 제2 층간 절연층(ILD2')도 식각에 의해 관통된다. 식각에 의해, 배리어층(BR)이 노출된다.
게이트 절연층(GI'), 제1 층간 절연층(ILD1'), 및 제2 층간 절연층(ILD2')의 식각 시 하프톤 마스크 또는 슬릿 마스크가 사용될 수 있다. 하프톤 마스크 또는 슬릿 마스크의 사용으로 인해, 게이트 절연층(GI'), 제1 층간 절연층(ILD1'), 및 제2 층간 절연층(ILD2')의 측벽은 테이퍼 형상일 수 있다.
도 7b에서, 도 6i와 달리, 배리어층(BR) 중 벤딩 영역(BA)에 배치된 부분에 레이저가 조사되는 것으로 인해 배리어층(BR)의 일부가 제거된다. 배리어층(BR)의 측벽이 만곡면들(CS1 내지 CS3)이 제공된 테이퍼 형상이나, 게이트 절연층(GI'), 제1 층간 절연층(ILD1'), 및 제2 층간 절연층(ILD2')의 측벽은 만곡면들이 제공되지 않은 테이퍼 형상일 수 있다.
도 7b 이후, 도 6j와 유사하게 도전층(CL)이 배리어층(BR), 게이트 절연층(GI'), 제1 층간 절연층(ILD1'), 및 제2 층간 절연층(ILD2') 상에 형성될 수 있다.
도 8a, 도 8b, 및 도 8c는 본 발명의 또 다른 실시예에 따른 플렉서블 표시 장치의 제조 방법을 설명하기 위한 단면도들이다. 설명의 편의를 위해, 플렉서블 표시 장치의 제조 방법 중 도 6a 내지 도 7b와 다른 부분에 대해서만 설명될 것이다.
도 8a에서, 도 6h와 달리 제 제1 컨택 홀(CNT1) 및 제2 컨택 홀(CNT2)이 형성되는 동안 벤딩 영역(BA) 내 배치된 게이트 절연층(GI"), 제1 층간 절연층(ILD1"), 및 제2 층간 절연층(ILD2")도 식각에 의해 관통된다. 식각에 의해, 배리어층(BR')이 노출된다.
또한, 도 8a에서, 도 7a와 달리 게이트 절연층(GI"), 제1 층간 절연층(ILD1"), 및 제2 층간 절연층(ILD2")의 식각 시 하프톤 마스크 또는 슬릿 마스크가 사용되지 않으므로, 게이트 절연층(GI"), 제1 층간 절연층(ILD1"), 및 제2 층간 절연층(ILD2")의 측벽이 테이퍼 형상이 아니다.
도 8b에서, 배리어층(BR') 중 벤딩 영역(BA)에 배치된 부분에 레이저가 조사된다. 도 6i 및 도 7b와 달리, 배리어층(BR')이 복수 개의 만곡면이 제공되지 않는다. 도 3c를 추가적으로 참조하면, 도전층(CL)이 유기층(OL) 중 테이퍼 형상을 갖는 노출된 부분 상에 형성되므로, 배리어층(BR')이 복수 개의 만곡면이 제공되지 않고 벤딩 영역(BA)이 휘어지더라도 도전층(CL)이 끊어지지 않는다.
도 8c에서, 벤딩 영역(BA) 중 기판(SUB) 및 배리어층(BR') 중 적어도 하나가 노출된 부분 상에 유기층(OL)이 형성된다. 유기층(OL)은 포토리쏘그래피 공정 없이 디스펜서의 선택적 도포에 의해 형성될 수 있다.
도 8c 이후, 도 6j와 유사하게 도전층(CL)이 유기층(OL) 및 제2 층간 절연층(ILD2") 상에 형성될 수 있다.
도 9a 내지 도 9c는 본 발명의 또 다른 실시예에 따른 플렉서블 표시 장치의 제조 방법을 설명하기 위한 단면도들이다. 설명의 편의를 위해, 플렉서블 표시 장치의 제조 방법 중 도 6a 내지 도 8c와 다른 부분에 대해서만 설명될 것이다.
도 9a에서, 도 7a와 유사하게 제1 컨택 홀(CNT1) 및 제2 컨택 홀(CNT2)이 형성되는 동안 벤딩 영역(BA) 내 배치된 게이트 절연층(GI'), 제1 층간 절연층(ILD1'), 및 제2 층간 절연층(ILD2')도 식각에 의해 관통된다. 식각에 의해, 배리어층(BR")이 노출된다. 식각 시 슬릿 마스크 또는 하프톤 마스크가 사용될 수 있다는 것은 위에서 설명되었다.
도 9b에서, 배리어층(BR")에 레이저가 조사된다. 도 6k와 다르게 레이저의 조사에 의해 배리어층(BR")이 아일랜드 부분(ISL)을 가진다. 아일랜드 부분(ISL)은 배리어층(BR") 중 아일랜드 부분(ISL)을 제외한 부분에 접촉되지 않는다. 아일랜드 부분(ISL)은 테이퍼 형상일 수 있다.
도 9c에서, 배리어층(BR"), 게이트 절연층(GI'), 제1 층간 절연층(ILD1'), 및 제2 층간 절연층(ILD2') 상에 유기층(OL')이 형성된다. 유기층(OL')은 포토리쏘그래피 공정 없이 디스펜서의 선택적 도포에 의해 형성될 수 있다. 유기층(OL')은 요철부(PD)를 가질 수 있고, 유기층(OL')의 형상은 요철부(PD)의 형상에 대응할 수 있다.
도 9c 이후, 도 6j와 유사하게 도전층(CL)이 유기층(OL') 및 제2 층간 절연층(ILD2') 상에 형성될 수 있다.
이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
SUB: 기판
BR, BR': 배리어층
GI, GI', GI": 게이트 절연층
ILD1, ILD1', ILD1": 제1 층간 절연층
ILD2, ILD2', ILD2": 제2 층간 절연층
CL: 도전층

Claims (22)

  1. 벤딩 영역 및 비벤딩 영역을 포함하는 기판;
    상기 비벤딩 영역에서 상기 기판 상에 제공되며, 상기 벤딩 영역에 인접한 제1 서브 측벽을 포함하는 제1 절연층;
    상기 제1 절연층 상에 제공되며, 상기 벤딩 영역에 인접한 제2 서브 측벽을 포함하는 제2 절연층; 및
    상기 제2 절연층 상에 제공되며, 상기 벤딩 영역에 인접한 제3 서브 측벽을 포함하는 제3 절연층을 포함하고,
    상기 제1 서브 측벽, 상기 제2 서브 측벽, 및 상기 제3 서브 측벽은 제1 측벽을 구성하며,
    상기 제1 측벽은 제1 부분, 제2 부분, 및 상기 제1 부분과 상기 제2 부분 사이의 제3 부분을 포함하고, 상기 제1 부분, 상기 제3 부분, 및 상기 제2 부분은 상기 기판으로부터 순차적으로 배열되며,
    상기 제3 부분은 상기 기판과 평행하며,
    상기 제1 부분과 상기 기판 사이의 각도 및 상기 제2 부분과 상기 기판 사이의 각도는 각각 예각인, 표시 장치.
  2. 제1 항에 있어서,
    상기 비벤딩 영역은 제1 비벤딩 영역과 제2 비벤딩 영역을 포함하고,
    상기 벤딩 영역은 상기 제1 비벤딩 영역과 상기 제2 비벤딩 영역 사이에 위치하는, 표시 장치.
  3. 제1 항에 있어서,
    상기 제1 서브 측벽은 상기 제2 서브 측벽보다 상기 벤딩 영역에 가깝고,
    상기 제2 서브 측벽은 상기 제3 서브 측벽보다 상기 벤딩 영역에 가까운, 표시 장치.
  4. 제3 항에 있어서,
    상기 제1 서브 측벽은 상기 제1 부분 및 상기 제3 부분에 대응하며,
    상기 제2 서브 측벽은 상기 제2 부분에 대응하는, 표시 장치.
  5. 제1 항에 있어서,
    상기 제1 측벽에 직접 접촉하는 도전층을 더 포함하는, 표시 장치.
  6. 제1 항에 있어서,
    상기 제1 측벽을 커버하는 유기층을 더 포함하는, 표시 장치.
  7. 제6 항에 있어서,
    상기 유기층 상에 제공되는 도전층을 더 포함하며,
    상기 도전층은 상기 벤딩 영역을 통해 연장되는, 표시 장치.
  8. 제1 항에 있어서,
    상기 비벤딩 영역에서 상기 기판 상에 제공되는 박막 트랜지스터를 더 포함하고,
    상기 박막 트랜지스터는,
    상기 기판 상에 제공되는 액티브 패턴;
    상기 제1 절연층 상에 제공되는 게이트 전극;
    상기 제3 절연층 상에 제공되는 소스 전극; 및
    상기 제3 절연층 상에 제공되는 드레인 전극을 포함하는, 표시 장치.
  9. 제8 항에 있어서,
    상기 박막 트랜지스터는,
    상기 제1 절연층 상에 제공되는 제1 커패시터 전극; 및
    상기 제2 절연층 상에 제공되는 제2 커패시터 전극을 포함하며,
    상기 제2 절연층은 상기 제2 커패시터 전극과 상기 제1 커패시터 전극 사이에 배치되는, 표시 장치.
  10. 제9 항에 있어서,
    상기 소스 전극과 상기 드레인 전극을 커버하는 패시베이션층을 더 포함하는, 표시 장치.
  11. 제10 항에 있어서,
    상기 비벤딩 영역에서 상기 패시베이션층 상에 제공되는 발광 소자를 더 포함하는, 표시 장치.
  12. 제11 항에 있어서,
    상기 발광 소자는,
    상기 패시베이션층 상에 제공되며, 상기 패시베이션층을 관통하는 컨택 홀을 통해 상기 드레인 전극에 접촉하는 제1 전극;
    상기 패시베이션층 및 상기 제1 전극 상에 배치되고, 상기 제1 전극의 일부를 노출하는 화소 정의막;
    상기 화소 정의막에 의해 노출된 상기 제1 전극의 일부 상에 배치되는 발광층; 및
    상기 화소 정의막 및 상기 발광층 상에 배치되는 제2 전극을 포함하는, 표시 장치.
  13. 제1 항에 있어서,
    상기 기판과 상기 제1 절연층 사이에 위치하는 배리어층을 더 포함하는, 표시 장치.
  14. 제13 항에 있어서,
    상기 배리어층의 상기 벤딩 영역에 인접한 제2 측벽은 상기 제1 측벽보다 상기 벤딩 영역에 가까운, 표시 장치.
  15. 제13 항에 있어서,
    상기 배리어층은 무기 절연 물질을 포함하는, 표시 장치.
  16. 제15 항에 있어서,
    상기 배리어층은 상기 기판 상에 직접 배치되는, 표시 장치.
  17. 벤딩 영역 및 비벤딩 영역을 포함하는 기판;
    상기 비벤딩 영역에서 상기 기판 상에 제공되며, 상기 벤딩 영역에 인접한 제1 측벽을 포함하는 제1 절연층;
    상기 제1 절연층 상에 제공되며, 상기 벤딩 영역에 인접한 제2 측벽을 포함하는 제2 절연층;
    상기 제2 절연층 상에 제공되며, 상기 벤딩 영역에 인접한 제3 측벽을 포함하는 제3 절연층; 및
    상기 제1 측벽, 상기 제2 측벽, 및 상기 제3 측벽 상에 제공되는 도전층을 포함하고,
    상기 도전층은 제1 부분, 제2 부분, 및 상기 제1 부분과 상기 제2 부분 사이의 제3 부분을 포함하며, 상기 제1 부분, 상기 제3 부분, 및 상기 제2 부분은 상기 기판으로부터 순차적으로 배열되며,
    상기 제3 부분은 상기 기판과 평행하며,
    상기 제1 부분과 상기 기판 사이의 각도 및 상기 제2 부분과 상기 기판 사이의 각도는 각각 예각인, 표시 장치.
  18. 제17 항에 있어서,
    상기 도전층은 상기 제1 측벽, 상기 제2 측벽, 및 상기 제3 측벽과 직접 접촉하는, 표시 장치.
  19. 제17 항에 있어서,
    상기 제1 측벽, 상기 제2 측벽, 및 상기 제3 측벽을 커버하는 유기층을 더 포함하며,
    상기 도전층은 상기 유기층 상에 제공되는, 표시 장치.
  20. 벤딩 영역 및 비벤딩 영역을 포함하는 기판;
    상기 비벤딩 영역에서 상기 기판 상에 제공되며, 상기 벤딩 영역에 인접한 제1 서브 측벽을 포함하는 제1 절연층;
    상기 제1 절연층 상에 제공되며, 상기 벤딩 영역에 인접한 제2 서브 측벽을 포함하는 제2 절연층; 및
    상기 제2 절연층 상에 제공되며, 상기 벤딩 영역에 인접한 제3 서브 측벽을 포함하는 제3 절연층을 포함하고,
    상기 제1 서브 측벽, 상기 제2 서브 측벽, 및 상기 제3 서브 측벽은 제1 측벽을 구성하며,
    상기 제1 측벽은 적어도 하나의 패턴화된 표면을 포함하고,
    상기 적어도 하나의 패턴화된 표면과 상기 기판 사이의 각도는 상기 벤딩 영역으로부터 멀어질수록 점차적으로 커지는, 표시 장치.
  21. 제20 항에 있어서,
    상기 적어도 하나의 패턴화된 표면은 상기 제1 서브 측벽, 상기 제2 서브 측벽, 및 상기 제3 서브 측벽 중 하나 상에 배치되는, 표시 장치.
  22. 제20 항에 있어서,
    상기 제1 서브 측벽, 상기 제2 서브 측벽, 및 상기 제3 서브 측벽 중 적어도 하나는, 상기 적어도 하나의 패턴화된 표면을 포함하는, 표시 장치.
KR1020220043082A 2016-10-06 2022-04-06 표시 장치 KR102569333B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020220043082A KR102569333B1 (ko) 2016-10-06 2022-04-06 표시 장치
KR1020230107516A KR20230124867A (ko) 2016-10-06 2023-08-17 표시 장치

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160129098A KR102385458B1 (ko) 2016-10-06 2016-10-06 플렉서블 표시 장치 및 그의 제조 방법
KR1020220043082A KR102569333B1 (ko) 2016-10-06 2022-04-06 표시 장치

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020160129098A Division KR102385458B1 (ko) 2016-10-06 2016-10-06 플렉서블 표시 장치 및 그의 제조 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020230107516A Division KR20230124867A (ko) 2016-10-06 2023-08-17 표시 장치

Publications (2)

Publication Number Publication Date
KR20220047744A KR20220047744A (ko) 2022-04-19
KR102569333B1 true KR102569333B1 (ko) 2023-08-24

Family

ID=61830103

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020160129098A KR102385458B1 (ko) 2016-10-06 2016-10-06 플렉서블 표시 장치 및 그의 제조 방법
KR1020220043082A KR102569333B1 (ko) 2016-10-06 2022-04-06 표시 장치
KR1020230107516A KR20230124867A (ko) 2016-10-06 2023-08-17 표시 장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020160129098A KR102385458B1 (ko) 2016-10-06 2016-10-06 플렉서블 표시 장치 및 그의 제조 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020230107516A KR20230124867A (ko) 2016-10-06 2023-08-17 표시 장치

Country Status (3)

Country Link
US (5) US10056444B2 (ko)
KR (3) KR102385458B1 (ko)
CN (2) CN116615059A (ko)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9811120B2 (en) 2013-11-28 2017-11-07 Samsung Display Co., Ltd. Flexible display device
KR101974086B1 (ko) * 2016-09-30 2019-05-02 삼성디스플레이 주식회사 표시모듈
US11864396B2 (en) * 2016-10-06 2024-01-02 Samsung Display Co., Ltd. Flexible display device and method of manufacturing the same
TWI621250B (zh) * 2017-04-19 2018-04-11 友達光電股份有限公司 軟性面板及其製作方法
CN108806572A (zh) * 2017-05-05 2018-11-13 元太科技工业股份有限公司 像素结构
KR102343794B1 (ko) * 2017-05-24 2021-12-28 삼성디스플레이 주식회사 표시 장치
CN107424520B (zh) * 2017-07-26 2019-04-16 京东方科技集团股份有限公司 基板及其制备方法、显示面板、显示装置
CN107331694B (zh) * 2017-09-04 2020-03-17 京东方科技集团股份有限公司 一种oled显示面板及其制备方法、oled显示装置
CN109755256B (zh) * 2017-11-01 2022-01-11 京东方科技集团股份有限公司 柔性显示面板及制备方法、柔性显示装置
US10373875B1 (en) * 2018-03-22 2019-08-06 Globalfoundries Inc. Contacts formed with self-aligned cuts
CN112820766A (zh) * 2018-03-28 2021-05-18 上海天马微电子有限公司 一种柔性显示面板及显示装置
KR102553270B1 (ko) * 2018-04-16 2023-07-07 삼성디스플레이 주식회사 표시 장치
CN108400261B (zh) * 2018-05-02 2020-11-24 京东方科技集团股份有限公司 一种柔性显示器件及其制作方法
KR102580292B1 (ko) * 2018-05-29 2023-09-19 삼성디스플레이 주식회사 표시 장치, 그 제조 방법 및 표시 장치 제조를 위한 레이저 가공 장치
CN108493155B (zh) 2018-05-31 2020-12-08 京东方科技集团股份有限公司 连接结构及其制作方法、阵列基板及其制作方法
CN109036135A (zh) * 2018-08-01 2018-12-18 武汉天马微电子有限公司 一种弯折显示面板及电子设备
US10360825B1 (en) * 2018-09-24 2019-07-23 Innolux Corporation Flexible electronic device
CN109273503B (zh) * 2018-09-27 2021-01-22 京东方科技集团股份有限公司 阵列基板、显示面板及显示装置
CN109659318A (zh) * 2018-12-06 2019-04-19 武汉华星光电半导体显示技术有限公司 柔性阵列基板及其制作方法、显示面板
CN109638052B (zh) * 2018-12-15 2021-05-07 武汉华星光电半导体显示技术有限公司 柔性基板、柔性显示面板及其制造方法
KR102627613B1 (ko) * 2019-02-22 2024-01-23 삼성디스플레이 주식회사 플렉서블 표시 장치
KR102441330B1 (ko) * 2019-03-27 2022-09-13 삼성디스플레이 주식회사 가요성 표시 장치
US11043546B2 (en) * 2019-05-20 2021-06-22 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel, fabricating method thereof and display device
CN110137186B (zh) 2019-05-30 2021-12-28 京东方科技集团股份有限公司 柔性显示基板及其制造方法
CN110197845B (zh) * 2019-06-20 2021-06-25 武汉华星光电半导体显示技术有限公司 显示面板及其制备方法
CN110518118B (zh) * 2019-08-08 2021-05-28 武汉华星光电半导体显示技术有限公司 显示面板及其制作方法
CN110518021A (zh) * 2019-09-10 2019-11-29 京东方科技集团股份有限公司 显示基板及其制备方法和显示面板
KR20210044920A (ko) 2019-10-15 2021-04-26 삼성디스플레이 주식회사 폴더블 표시 장치
CN110827684B (zh) * 2019-10-24 2021-01-01 武汉华星光电半导体显示技术有限公司 一种柔性显示面板、显示装置
KR20210091388A (ko) * 2020-01-13 2021-07-22 삼성디스플레이 주식회사 유기 발광 표시 장치
CN111564477B (zh) * 2020-05-18 2022-07-26 京东方科技集团股份有限公司 显示面板及其制备方法和显示装置
CN111739413A (zh) * 2020-06-03 2020-10-02 Oppo广东移动通信有限公司 终端设备、柔性屏及柔性显示基板
US11502107B2 (en) * 2020-08-19 2022-11-15 Innolux Corporation Crack stopper structure in electronic device
US20220225523A1 (en) * 2021-01-13 2022-07-14 Apple Inc. Electronic Devices With Durable Folding Displays
CN114333584B (zh) 2021-12-28 2023-02-28 深圳市华星光电半导体显示技术有限公司 一种折叠显示面板及折叠显示面板制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160087022A1 (en) 2014-09-24 2016-03-24 Apple Inc. Silicon and Semiconducting Oxide Thin-Film Transistor Displays

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020030437A1 (en) * 2000-09-13 2002-03-14 Nobuhiro Shimizu Light-emitting device and backlight for flat display
JP2005276514A (ja) * 2004-03-23 2005-10-06 Dainippon Printing Co Ltd 有機ｅｌ素子
US9419065B2 (en) 2012-08-07 2016-08-16 Apple Inc. Flexible displays
KR101965257B1 (ko) 2012-10-08 2019-04-04 삼성디스플레이 주식회사 플렉시블 표시 장치
KR102076666B1 (ko) 2013-04-11 2020-02-12 엘지디스플레이 주식회사 플렉서블 표시패널
KR102085961B1 (ko) 2013-12-24 2020-03-06 엘지디스플레이 주식회사 플렉서블 유기 발광 표시 장치 및 플렉서블 유기 발광 표시 장치 제조 방법
KR102166341B1 (ko) 2014-09-05 2020-10-16 엘지디스플레이 주식회사 고 개구율 유기발광 다이오드 표시장치 및 그 제조 방법
KR102386458B1 (ko) * 2014-11-17 2022-04-15 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
US9741772B2 (en) * 2014-12-26 2017-08-22 Lg Display Co., Ltd. Display device comprising bending sensor
KR102366270B1 (ko) * 2015-01-16 2022-02-22 삼성디스플레이 주식회사 가요성 표시 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160087022A1 (en) 2014-09-24 2016-03-24 Apple Inc. Silicon and Semiconducting Oxide Thin-Film Transistor Displays

Also Published As

Publication number Publication date
US10825878B2 (en) 2020-11-03
CN107919377A (zh) 2018-04-17
US10403698B2 (en) 2019-09-03
US11647652B2 (en) 2023-05-09
US20240099081A1 (en) 2024-03-21
KR20230124867A (ko) 2023-08-28
US20210050399A1 (en) 2021-02-18
US10056444B2 (en) 2018-08-21
US20180331166A1 (en) 2018-11-15
KR20180038606A (ko) 2018-04-17
CN116615059A (zh) 2023-08-18
KR20220047744A (ko) 2022-04-19
US20180102399A1 (en) 2018-04-12
CN107919377B (zh) 2023-07-11
US20190341436A1 (en) 2019-11-07
KR102385458B1 (ko) 2022-04-13

Similar Documents

Publication Publication Date Title
KR102569333B1 (ko) 표시 장치
US11251394B2 (en) Organic light emitting display and method of fabricating the same
KR102465377B1 (ko) 표시 장치 및 이의 제조 방법
US11063241B2 (en) Flexible display apparatus
US11956990B2 (en) Display device with metal tip protruding toward groove center
JP2020004705A (ja) ディスプレイ装置
KR20180047584A (ko) 보조 전극을 포함하는 디스플레이 장치
WO2014153870A1 (zh) 阵列基板、显示装置及制作方法
KR102322763B1 (ko) 유기발광 디스플레이 장치 및 그 제조방법
KR20160088978A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20120039947A (ko) 표시 장치 및 그 제조 방법
KR102651358B1 (ko) 미러 기판의 제조 방법 및 이를 갖는 표시 장치
US9698173B2 (en) Thin film transistor, display, and method for fabricating the same
KR102653424B1 (ko) 표시 패널
CN108550606B (zh) 一种显示屏的制作方法、显示屏及移动终端
EP3770739A1 (en) Display apparatus having touch electrodes
WO2016029542A1 (zh) 阵列基板及显示装置
KR102491878B1 (ko) 표시장치의 제조 방법
KR102593533B1 (ko) 디스플레이 장치용 기판의 제조방법 및 디스플레이 장치의 제조 방법
US11864396B2 (en) Flexible display device and method of manufacturing the same
KR102572723B1 (ko) 디스플레이 장치 및 디스플레이 장치의 제조 방법
KR20220064456A (ko) 표시 장치 및 표시 장치의 제조 방법
KR20210014966A (ko) 기판 홀을 포함하는 디스플레이 장치

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right