KR102519396B1 - 실리콘 단결정 웨이퍼의 결함영역 판정방법 - Google Patents

실리콘 단결정 웨이퍼의 결함영역 판정방법 Download PDF

Info

Publication number
KR102519396B1
KR102519396B1 KR1020197021663A KR20197021663A KR102519396B1 KR 102519396 B1 KR102519396 B1 KR 102519396B1 KR 1020197021663 A KR1020197021663 A KR 1020197021663A KR 20197021663 A KR20197021663 A KR 20197021663A KR 102519396 B1 KR102519396 B1 KR 102519396B1
Authority
KR
South Korea
Prior art keywords
single crystal
silicon single
region
crystal wafer
void
Prior art date
Application number
KR1020197021663A
Other languages
English (en)
Other versions
KR20190117496A (ko
Inventor
히사유키 사이토
Original Assignee
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쯔 한도타이 가부시키가이샤 filed Critical 신에쯔 한도타이 가부시키가이샤
Publication of KR20190117496A publication Critical patent/KR20190117496A/ko
Application granted granted Critical
Publication of KR102519396B1 publication Critical patent/KR102519396B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은, 실리콘 단결정 웨이퍼의 결함영역을 판정하는 방법으로서, 상기 실리콘 단결정 웨이퍼를 열처리하는 일 없이, 상기 실리콘 단결정 웨이퍼 표면의 Void결함분포를 LST에 의해 사이즈별로 측정하고, 이 측정에 의해 얻어진 Void결함밀도분포로부터, 결함영역을 판정하는 것을 특징으로 하는 실리콘 단결정 웨이퍼의 결함영역 판정방법을 제공한다. 이에 따라, 초기 산소농도에 따르지 않고, 용이한 방법으로 웨이퍼의 결함영역의 판정을 행할 수 있는 실리콘 단결정 웨이퍼의 결함영역 판정방법이 제공된다.

Description

실리콘 단결정 웨이퍼의 결함영역 판정방법
본 발명은, 실리콘 단결정 웨이퍼의 결함영역 판정방법에 관한 것이다.
최근, 디바이스 설계의 요구로부터 웨이퍼에는 저산소화, 저결함화가 요구되고 있으며, NPC(Nearly Perfect Crystal)의 수요가 높다. NPC는 Void(보이드)결함과 LEP(Large Etch Pit)가 발생하지 않는 영역으로 정의되고 있으며, Ni영역과 Nv영역으로 나눌 수 있다. Void결함은, 격자점의 Si원자가 결락된 Vacancy(공공)라 불리는 점결함이 응집하여 형성된 것이다.
쵸크랄스키(Czochralski: CZ)법으로 인상속도를 변경하면서 결정을 인상한 경우, 결정 인상조건에 따라, 결함분포는 고속측으로부터 V-rich/OSF/Nv/Ni/I-rich 순으로 나열된다. 여기서, V-rich영역(이하, V영역이라고도 한다.)이란, 인상조건이 고속측이며, 실리콘원자의 부족으로부터 발생하는 Void(보이드)가 많은 영역이고, I-rich영역(이하, I영역이라고도 한다.)이란, 인상조건이 저속측이며, 여분의 실리콘원자인 격자간 실리콘(Interstitial-Si)이 존재함으로써 발생하는 전위나 여분의 실리콘원자의 덩어리가 많은 영역을 말한다. 또한, OSF영역이란, V-rich영역보다 저속측이고, OSF(산화유기 적층결함, Oxidation Induced Stacking Fault)이라 불리는 결함이, 결정성장축에 대한 수직방향의 단면(웨이퍼면내)에서 보았을 때에, 링상으로 분포하는 영역이다. Ni영역과 Nv영역은 상기 서술한 바와 같다.
산소농도가 비교적 높은 실리콘 단결정을 이용한 경우, OSF영역, Nv영역, Ni영역, 및 I영역과, As-Grown상태(실리콘 단결정봉을 인상한 후, 전혀 열처리가 행해져 있지 않은 상태)의 실리콘 단결정 웨이퍼 및 열처리 후의 웨이퍼와의 관계를 정리하면 하기 표 1과 같이 된다.
Figure 112019075692542-pct00001
Void는 적외선 레이저 토모그래피(LST, Laser Scattering Tomography)로 측정하는 것이 일반적이며, LST(MO441) 등의 종래 이용되어 온 장치에서는, 직경이 25nm를 초과하는 Void를 측정할 수 있다.
NPC의 판정방법으로서, Enhanced-OSF 검사(특허문헌 1이나 특허문헌 2)가 행해지고 있으나, 이 방법은 열처리에서 발생하는 BMD기인의 i-Si가 방출됨으로써 발생하는 OSF를 측정하고 있다. 이 경우, BMD가 발생하지 않는 경우, OSF도 할 수 없으므로, 12ppma(JEIDA) 이하의 저산소농도품의 측정은 어렵고, 초기 산소농도에 따라, 예를 들어 저산소농도결정인 경우에는 보다 장시간처리로 하는 등, 열처리조건도 바꿀 필요가 있다. 이를 위한 조건 제시나, 밀도판정의 설정 등에 많은 노력이 든다.
NPC는 Nv영역과 Ni영역으로 나뉘며, Nv영역의 일부에 Void가 발생하는 경우가 있는데, 일반적으로는 Void는 Nv영역에는 없는 것으로 여겨지고 있다. NPC 중의 Nv영역과, Ni영역의 판정은 열처리를 행해, BMD가 발생하는지의 여부(산소가 석출되는지의 여부)로 판정된다. 이 판정도, 초기 산소농도에 따라, 열처리조건을 변경할 필요가 있다.
한편, Void를 LST로 직접 측정함으로써, NPC를 판정하는 방법이 있으며, 이 방법은, 초기 산소농도에 따르지 않고, Void가 있으면, NPC가 아니라는, NPC의 판정이 가능하다. 그러나, Nv영역의 대부분과, Ni영역은 Void가 없으므로, 이 방법으로는 Nv영역, Ni영역의 판정은 할 수 없다.
저산소결정(12ppma 이하)을 이용한 경우, OSF영역, Nv영역, Ni영역, 및 I영역과, As-Grown상태의 실리콘 단결정 웨이퍼 및 열처리 후의 웨이퍼와의 관계를 정리하면 하기 표 2와 같이 된다.
Figure 112019075692542-pct00002
상기와 같이 저산소결정의 경우도, LST(MO441) 등의 종래 이용되어 온 장치에서는, Nv영역과 Ni영역의 판정을 할 수 없다. 나아가, 열처리 후에 BMD가 발생하지 않으므로, 상기 Enhanced-OSF 검사에서는 OSF영역, Nv영역, Ni영역의 판정도 할 수 없다.
특허문헌 3의 단락 [0025]에는, LST(MO441)에서는 저산소결정 중의 Void측정이 가능하다고 기재되어 있으며, 이 경우, OSF영역과, Nv, Ni영역(합쳐서 NPC)의 판별이 가능했었다. 그리고, Nv영역, Ni영역의 판별은 열처리 후의 BMD의 측정에 따라 행하고 있었다. 이때, 12ppma 이하의 저산소결정인 경우는, 열처리 후에 BMD가 발생하지 않으므로 Nv영역과 Ni영역의 판별을 할 수 없다.
일본특허공개 평6-97251호 공보 국제공개 제WO2014/129123호 팜플렛 일본특허공개 2012-79932호 공보
본 발명은, 상기 문제점을 감안하여 이루어진 것으로, 초기 산소농도에 따르지 않고, 용이한 방법으로 웨이퍼의 결함영역의 판정을 행할 수 있는 실리콘 단결정 웨이퍼의 결함영역 판정방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해, 본 발명에서는, 실리콘 단결정 웨이퍼의 결함영역을 판정하는 방법으로서, 상기 실리콘 단결정 웨이퍼를 열처리하는 일 없이, 상기 실리콘 단결정 웨이퍼 표면의 Void결함분포를 LST에 의해 사이즈별로 측정하고, 이 측정에 의해 얻어진 Void결함밀도분포로부터, 결함영역을 판정하는 것을 특징으로 하는 실리콘 단결정 웨이퍼의 결함영역 판정방법을 제공한다.
이와 같은 실리콘 단결정 웨이퍼의 결함영역 판정방법이면, 초기 산소농도에 따르지 않고, 용이한 방법으로 웨이퍼의 결함영역의 판정을 행할 수 있다.
또한, 상기 판정되는 결함영역을, V영역, OSF영역, Nv영역, 및 Ni영역 중 어느 1개 이상으로 하는 것이 바람직하다.
본 발명이면, 이들 결함영역의 판정을 용이하게 행할 수 있다.
또한, 상기 LST에 의해 사이즈별로 Void결함분포를 측정하는 사이즈를, 25nm를 초과하는 사이즈와 12-25nm의 사이즈로 하는 것이 바람직하다.
이에 따라, 특히, OSF영역, Nv영역, 및 Ni영역의 판정을 용이하게 행할 수 있다.
종래, NPC를 판정하기 위해, 열처리+선택에칭+현미경관찰을 행하고, OSF밀도를 측정하였으나, 본 발명이면, LST로 측정하는 것뿐이라는 용이한 방법으로 NPC판정을 행할 수 있다. 종래법에서는 초기 산소농도에 따라 OSF밀도나 열처리조건을 변경하지 않으면 안되어, 조건제시가 필요하다거나, 경우에 따라서는, 산소농도 측정값에 따라 측정조건을 바꿀 필요도 있었다. 그러나, 본 발명에서는 측정조건을 바꿀 필요는 없다. 또한, 종래의 LST에 의한 측정법에서는 Nv영역과 Ni영역의 판정을 할 수 없고, 일괄적으로 NPC영역이라는 판정이었으나, 본 발명이면 Nv영역과 Ni영역의 확정을 할 수 있다.
도 1은 실시예 1에 있어서의 결정의 인상속도를 서서히 변화시켜 얻어진 실리콘 단결정 잉곳을 축방향으로 잘라낸 실리콘 단결정 웨이퍼의 열처리 후의 라이프타임과, As-Grown상태의 실리콘 단결정 웨이퍼에서의 LST측정 결과를 나타내는 도면이다.
도 2는 실시예 2에 있어서의 결정의 인상속도를 서서히 변화시켜 얻어진 실리콘 단결정 잉곳을 축방향으로 잘라낸 실리콘 단결정 웨이퍼의 열처리 후의 라이프타임과, As-Grown상태의 실리콘 단결정 웨이퍼에서의 LST측정 결과를 나타내는 도면이다.
도 3은 적외선 레이저 토모그래피법에 의한 실리콘 단결정 웨이퍼의 결정결함의 검출방법을 모식적으로 나타내는 도면이다.
이하, 본 발명을 보다 상세하게 설명한다.
상기와 같이, 초기 산소농도에 따르지 않고, 용이한 방법으로 웨이퍼의 결함영역의 판정을 행할 수 있는 실리콘 단결정 웨이퍼의 결함영역 판정방법이 요구되고 있다.
특히, 저산소결정(12ppma 이하)을 이용한 경우, 상기 표 2에 나타내는 바와 같이, Enhanced-OSF 검사 등의 종래법에서는 열처리 전후의 평가로 판정하고 있으나, Nv영역, Ni영역의 차이는 판정할 수 없다. LST(MO441)를 이용한 경우도 마찬가지이다.
상기와 같이, 종래법에 있어서 Void의 측정은 LST(MO441)로 행해지고 있었다. As-Grown LEP는 예를 들어 선택에칭으로 측정되고 있었다. BMD는 예를 들어 800℃ 4시간+1000℃ 16시간의 열처리 후, 선택에칭으로 측정되고 있었다. OSF는 예를 들어 1150℃ 60분의 열처리 후, 선택에칭으로 측정되고 있었다.
표 2에 나타내는 바와 같이, 종래 Nv영역에는 Void가 검출되지 않는다고 생각되었기 때문에, Void가 발생하고 있지 않은 영역을 NPC라고 해 왔다(실제로는, NPC영역의 고속측의 일부에는 Void가 존재한다). 이 판정방법은 초기 산소농도에 따르지 않는 판정방법이다.
이번에, 보다 작은 Void까지 측정한 바, NPC의 상당 부분에 작은 Void(12~25nm의 사이즈)가 발생하고 있는 것이 확인되었는데, 바꾸어 말하면, 작은 Void만 발생하고 있는 영역은 NPC(특히 Nv영역)라는 셈이다. 이와 같이, 본 발명자들은, Void결함분포를 LST에 의해 사이즈별로 측정, 특히 작은 Void까지 측정함으로써, 상기 과제를 해결할 수 있는 것을 발견하여, 본 발명을 완성시켰다.
즉, 본 발명은, 실리콘 단결정 웨이퍼의 결함영역을 판정하는 방법으로서, 상기 실리콘 단결정 웨이퍼를 열처리하는 일 없이, 상기 실리콘 단결정 웨이퍼 표면의 Void결함분포를 LST에 의해 사이즈별로 측정하고, 이 측정에 의해 얻어진 Void결함밀도분포로부터, 결함영역을 판정하는 것을 특징으로 하는 실리콘 단결정 웨이퍼의 결함영역 판정방법이다.
본 발명이면, As-Grown상태의 실리콘 단결정 웨이퍼의 Void결함밀도와 사이즈로부터, 결함영역 판정, 특히 NPC판정을 행할 수 있다. 구체적으로는, 사이즈가 작은 Void만이 발생하고 있는 영역은 NPC영역(특히 Nv영역)이라고 판정할 수 있다. 이러한 NPC판정방법이면, Void사이즈정보 등에 따라 Nv영역과 Ni영역을 구별한다는 목적으로도 응용할 수 있다. 즉, 지금까지, Nv영역과 Ni영역의 총칭으로서 NPC라 해 왔으나, 이 방법에서는 작은 Void만이 발생하는 것은 Nv영역에 한정되므로, Nv영역, Ni영역의 판정에도 응용가능하다.
본 발명에서는, 우선, 실리콘 단결정 웨이퍼 표면의 Void결함분포를 LST에 의해 사이즈별로 측정한다. 예를 들어, LST에 의해 사이즈별로 Void결함분포를 측정하는 사이즈를, 25nm를 초과하는 사이즈와 12-25nm의 사이즈로 하는 것이 바람직하다. 직경이 25nm를 초과하는 사이즈의 Void(대 Void)의 결함분포와 직경이 12nm 이상 25nm 이하인 사이즈의 Void(소 Void)의 결함분포를 측정함으로써, 특히, OSF영역, Nv영역, 및 Ni영역의 판정을 용이하게 행할 수 있다. 한편, 대 Void의 사이즈의 상한값은 특별히 한정되지 않으나, 예를 들어, 200nm로 할 수 있다. 이하, LST에 의해 소 Void와 대 Void를 측정하는 방법을 중심으로 설명하나, 본 발명은 이것으로 한정되지 않는다.
소 Void를 측정할 수 있는 장치로는, 종래의 LST인 MO441에 비해 보다 고감도의 LST, 예를 들어 Raytex사제 MO471이나 Semilab사제 LST300과 같은 장치를 들 수 있다. 대 Void는 종래와 마찬가지로 MO441로 측정할 수도 있고, 소 Void와 마찬가지로 MO471로 측정할 수도 있다.
이하, LST에 의해 Void결함사이즈가 12nm까지 측정하기 위한 방법, 측정원리에 대하여 설명한다. 상기와 같이, 작은 Void가 측정가능한 장치로는 MO471이나 LST300을 들 수 있다. 이들 측정원리는 종래부터 이용되고 있던 MO441 등과 다르지 않다. 90도 산란LST이다. 고감도의 카메라가 개발되어, 그것을 응용할 수 있게 되었기에 본 발명과 같이 실리콘 단결정 웨이퍼 표면의 Void결함분포를 LST에 의해 사이즈별로 측정할 수 있게 되었다. 12nm의 Void사이즈까지 측정할 수 있는 구체적인 측정방법의 구체예로는, MO471로 측정하고, 노이즈가 적은 에이리어를 측정하는 방법을 들 수 있다.
보다 구체적으로는, 도 3에 나타내는 바와 같이 하여 실리콘 단결정 웨이퍼 표면의 Void결함분포를 LST에 의해 사이즈별로 측정할 수 있다. 도 3은 적외선 레이저 토모그래피법에 의한 실리콘 단결정 웨이퍼의 결정결함의 검출방법을 모식적으로 나타내는 도면이다. 도 3에 나타내는 바와 같이, 실리콘 단결정 웨이퍼(1)의 주표면(2)으로부터 적외선(4)를 입사하고, 벽개면(3)으로부터의 산란광(5)을 검출기(CCD카메라, CMOS이미지센서 등)(6)에 의해 검출하여 벽개면(3)의 표면층에 존재하는 결함을 검출한다.
다음에, 상기 측정에 의해 얻어진 Void결함밀도분포로부터, 결함영역을 판정한다. 우선, 상기의 도 3 등에 나타내는 방법을 이용함으로써, 사이즈별로 Void결함분포가 얻어진다. 이에 따라, 사이즈별로 Void결함의 밀도분포가 얻어진다. 다음에, 얻어진 Void결함밀도분포로부터 Void의 유무를 판정한다. 소 Void와 대 Void의 결함분포를 얻은 경우는, 소 Void의 유무, 대 Void의 유무를 각각 판정할 수 있다. 이 경우, 하기 표 3에 나타내는 바와 같이, 결함영역을 판정할 수 있다. Void의 유무에 관해서는, 예를 들어, Void결함밀도가 1×106/cm3 이상인 경우를 있음, 그 이하인 경우를 없음으로 판정할 수 있다. 한편, 이 Void결함밀도의 판정기준값은 적당히 설정할 수 있다.
Figure 112019075692542-pct00003
소 Void: 사이즈 25-12nm인 Void
대 Void: 사이즈 25nm 초과인 Void
표 3에 나타내는 바와 같이, 본 발명에서는 초기 산소농도에 따르지 않고, Nv영역과 Ni영역, OSF영역의 판별이 가능하다. 특히, MO471이나 LST300과 같은 장치를 사용함으로써, 작은 Void만 발생하고 있는 결정(웨이퍼)을 NPC의 Nv영역의 결정(웨이퍼)이라 특정할 수 있다. 또한 그 판정방법은, 열처리의 튜닝 등을 필요로 하지 않으면서, 초기 산소농도에도 의존하지 않는 판정방법이다. 종래의 LST인 MO441에서는 카메라의 감도가 낮아, Nv영역, Ni영역 모두 소 Void가 검출되지 않았으나, 고감도의 카메라를 갖는 MO471이나 LST300을 이용함으로써, 소 Void의 유무를 알고, Nv영역과 Ni영역의 확정을 할 수 있다.
본 발명에서는, 판정되는 결함영역을, V영역, OSF영역, Nv영역, 및 Ni영역 중 어느 1개 이상으로 하는 것이 바람직하다. 본 발명이면, V영역, OSF영역, Nv영역, 및 Ni영역의 판정을 용이하게 행할 수 있다. OSF영역, Nv영역, 및 Ni영역의 판정방법은 상기 표 3에 나타내는 바와 같다. 한편, 사이즈가 25nm를 초과하는 Void의 결함밀도가 1×107/cm3를 초과하는 경우, V영역이라고 판정할 수 있다. 한편, LEP를 갖는 경우, I영역이라고 판정할 수 있고, As-Grown LEP는 예를 들어 선택에칭으로 측정할 수 있다.
이하, 실시예를 나타내어 본 발명을 보다 구체적으로 설명하나, 본 발명은 하기의 실시예로 한정되는 것은 아니다.
(실시예 1)
우선, CZ법으로 인상속도를 변경하면서(구체적으로는 점감하면서) 결정을 인상하고, 실리콘 단결정 잉곳을 얻었다. 다음에, 얻어진 실리콘 단결정 잉곳을 축방향으로 절단하였다. 즉, 실리콘 단결정 잉곳을 세로로 나눴다. 세로로 나눈 후, 형상가공처리를 행하고, 샘플로서 As-Grown상태의 실리콘 단결정 웨이퍼를 얻었다. 이 샘플의 직경은 300mm, 산소농도는 13.5ppma였다. 다음에, 이 샘플을 도 3에 나타내는 바와 같이 벽개하고, 도 3에 나타내는 방법으로, 이 샘플 표면의 Void결함분포를 LST에 의해 사이즈별로 측정하였다. LST는 25nm를 초과하는 사이즈와 12~25nm의 사이즈의 2종류의 감도로 측정하였다. 측정장치로는 MO441과 MO471을 이용하였다. MO441에서는 25nm를 초과하는 사이즈의 Void결함분포를 측정하였다. MO471에서는 12~25nm의 사이즈의 Void결함분포를 측정하였다. 측정간격은 MO441은 2mm, MO471은 5mm 간격으로 하였다. 이 측정에 의해, 열처리 전 Void의 면내분포로서, 도 1에 나타내는 바와 같은 Void결함밀도분포가 얻어졌다. 다음에, 상기 Void결함밀도분포와 비교하기 위해, 상기 벽개 후의 샘플에, 650℃ 2시간+800℃ 4시간+1000℃ 16시간의 열처리를 실시하고, 열처리 후의 샘플에 대하여 라이프타임 측정을 행해, 라이프타임맵을 얻었다.
도 1에 결정의 인상속도를 서서히 변화시켜 얻어진 실리콘 단결정 잉곳으로부터 잘라낸 실리콘 단결정 웨이퍼의 열처리 후의 라이프타임과, As-Grown상태의 실리콘 단결정 웨이퍼에서의 LST측정 결과를 나타낸다. 도 1의 상부에 있는 것이 열처리 후의 웨이퍼의 라이프타임맵이고, 하부에 있는 것이 As-Grown상태의 실리콘 단결정 웨이퍼의 Void결함밀도분포이다. 도 1에 있어서 라이프타임맵과 Void결함밀도분포는 측정위치가 일치하도록 하여 나열되어 있다. 상기 Void결함밀도분포도에 있어서, 가로축은 웨이퍼중심을 0으로 한 경우의 웨이퍼위치(mm)이고(촤측이 고속성장, 우측이 저속성장), 세로축은 Void결함밀도이다. 또한, Void결함밀도분포도에 있어서의 빈틈없이 칠해져 있는 플롯은 12~25nm의 사이즈의 Void결함밀도분포이고, 흰색 플롯은 25nm를 초과하는 사이즈의 Void결함밀도분포이다. Void결함밀도분포도의 상부에는, Void결함밀도분포에 기초한 결함영역의 판정결과가 도시되어 있다. 한편, 하기 표 4 및 도 1에서는, Void결함밀도가 1×106/cm3 이상인 경우를 있음, 그 이하인 경우를 없음으로 하였다. 도 1에 나타내는 바와 같이, 해당 판정결과가 비교를 위해 측정한 라이프타임맵과 잘 일치하고 있는 것을 알 수 있다. 한편, Ni영역과 I영역 사이에 끼워진 B영역은 B-band라 불리며, 열처리에 의해 석출이 많이 발생하는 영역이다.
라이프타임맵과, As-Grown Void의 사이즈별 분포를 비교하면, Nv영역에는 25nm를 초과하는 Void결함은 존재하지 않으나, 12-25nm의 Void결함은 존재한다. 또한 Ni영역에는 As-Grown Void는 존재하지 않고, 열처리 후 BMD는 적다(라이프타임맵으로부터의 추정). 이 점으로부터, 하기 표 4 및 도 1에 나타내는 바와 같이 Void결함밀도분포로부터, 결함영역을 판정할 수 있음을 알 수 있다.
Figure 112019075692542-pct00004
(실시예 2)
샘플로서 이용하는 As-Grown상태의 실리콘 단결정 웨이퍼의 산소농도를 중산소농도(13.5ppma)로부터 저산소농도(11.5ppma)로 변경한 것 이외는, 실시예 1과 동일한 방법으로 라이프타임맵과 As-Grown상태의 실리콘 단결정 웨이퍼에서의 LST측정 결과를 얻었다. 결과를 도 2에 나타낸다. 도 2에 나타내는 바와 같이, 저산소농도결정으로부터 잘려진 As-Grown상태의 실리콘 단결정 웨이퍼여도 본 발명의 방법은 적용가능하며, 실시예 1과 마찬가지로, 실시예 2에 있어서도 상기 표 4 및 도 2에 나타내는 바와 같이 Void결함밀도분포로부터, 결함영역을 판정할 수 있음을 알 수 있다. 특히, 본 발명의 방법이면, 초기 산소농도에 따르지 않고, Nv영역과 Ni영역, OSF영역의 판별이 가능하다. 한편, Nv영역과 Ni영역의 경계는 V농도가 거의 0이 되는 장소이고, 즉 Void사이즈도 거의 0이 된다는 것이며, 이것을 측정할 수 있는 장치는 없다. 본 발명에서는 Nv영역과 Ni영역의 경계근방을 검출할 수 있고, 이것로부터 Ni영역, Nv영역을 판정하는 것이 가능해진다.
한편, 본 발명은, 상기 실시형태로 한정되는 것은 아니다. 상기 실시형태는, 예시이며, 본 발명의 특허청구의 범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 갖고, 동일한 작용효과를 나타내는 것은, 어떠한 것이어도 본 발명의 기술적 범위에 포함된다.

Claims (3)

  1. 실리콘 단결정 웨이퍼의 결함영역을 판정하는 방법으로서, 상기 실리콘 단결정 웨이퍼를 열처리하는 일 없이, 상기 실리콘 단결정 웨이퍼 표면의 Void결함분포를 LST에 의해 사이즈별로 측정하고, 이 측정에 의해 얻어진 Void결함밀도분포로부터, 결함영역을 판정하는 것을 특징으로 하는 실리콘 단결정 웨이퍼의 결함영역 판정방법.
  2. 제1항에 있어서,
    상기 판정되는 결함영역을, V영역, OSF영역, Nv영역, 및 Ni영역 중 어느 1개 이상으로 하는 것을 특징으로 하는 실리콘 단결정 웨이퍼의 결함영역 판정방법.
  3. 제1항 또는 제2항에 있어서,
    상기 LST에 의해 사이즈별로 Void결함분포를 측정하는 사이즈를, 25nm를 초과하는 사이즈와 12-25nm의 사이즈로 하는 것을 특징으로 하는 실리콘 단결정 웨이퍼의 결함영역 판정방법.
KR1020197021663A 2017-02-21 2018-02-01 실리콘 단결정 웨이퍼의 결함영역 판정방법 KR102519396B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2017-029663 2017-02-21
JP2017029663A JP6627800B2 (ja) 2017-02-21 2017-02-21 シリコン単結晶ウエハの欠陥領域判定方法
PCT/JP2018/003493 WO2018155126A1 (ja) 2017-02-21 2018-02-01 シリコン単結晶ウエハの欠陥領域判定方法

Publications (2)

Publication Number Publication Date
KR20190117496A KR20190117496A (ko) 2019-10-16
KR102519396B1 true KR102519396B1 (ko) 2023-04-07

Family

ID=63252652

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197021663A KR102519396B1 (ko) 2017-02-21 2018-02-01 실리콘 단결정 웨이퍼의 결함영역 판정방법

Country Status (4)

Country Link
JP (1) JP6627800B2 (ko)
KR (1) KR102519396B1 (ko)
CN (1) CN110121576B (ko)
WO (1) WO2018155126A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7172955B2 (ja) * 2019-11-05 2022-11-16 信越半導体株式会社 シリコン単結晶の欠陥領域判定方法およびシリコン単結晶の製造方法
EP3839107A1 (de) 2019-12-18 2021-06-23 Siltronic AG Verfahren zur bestimmung von defektdichten in halbleiterscheiben aus einkristallinem silizium
CN111781243A (zh) * 2020-06-16 2020-10-16 天津中环领先材料技术有限公司 一种硅片微缺陷测试方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006208314A (ja) 2005-01-31 2006-08-10 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハの結晶欠陥の評価方法
JP2007036055A (ja) 2005-07-28 2007-02-08 Shin Etsu Handotai Co Ltd シリコンウエーハの評価方法
JP2012079932A (ja) * 2010-10-01 2012-04-19 Shin Etsu Handotai Co Ltd シリコン単結晶の結晶欠陥の評価方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2936916B2 (ja) 1992-09-10 1999-08-23 信越半導体株式会社 シリコン単結晶の品質評価方法
JP3611236B2 (ja) * 1998-09-30 2005-01-19 東芝セラミックス株式会社 シリコン単結晶ウエハの製造方法
WO2002002852A1 (fr) * 2000-06-30 2002-01-10 Shin-Etsu Handotai Co., Ltd. Plaquette en silicium monocristallin et procede de fabrication
JP3994665B2 (ja) * 2000-12-28 2007-10-24 信越半導体株式会社 シリコン単結晶ウエーハおよびシリコン単結晶の製造方法
JP4231275B2 (ja) * 2002-11-14 2009-02-25 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 シリコンウェーハの製造方法およびその製造装置およびシリコンウェーハ
FR2899380B1 (fr) * 2006-03-31 2008-08-29 Soitec Sa Procede de revelation de defauts cristallins dans un substrat massif.
JP5993550B2 (ja) * 2011-03-08 2016-09-14 信越半導体株式会社 シリコン単結晶ウェーハの製造方法
KR101997561B1 (ko) 2013-02-22 2019-07-08 신에쯔 한도타이 가부시키가이샤 실리콘 단결정봉의 제조방법
JP6052189B2 (ja) * 2014-01-16 2016-12-27 信越半導体株式会社 シリコン単結晶ウェーハの熱処理方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006208314A (ja) 2005-01-31 2006-08-10 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハの結晶欠陥の評価方法
JP2007036055A (ja) 2005-07-28 2007-02-08 Shin Etsu Handotai Co Ltd シリコンウエーハの評価方法
JP2012079932A (ja) * 2010-10-01 2012-04-19 Shin Etsu Handotai Co Ltd シリコン単結晶の結晶欠陥の評価方法

Also Published As

Publication number Publication date
JP6627800B2 (ja) 2020-01-08
CN110121576B (zh) 2020-11-10
KR20190117496A (ko) 2019-10-16
CN110121576A (zh) 2019-08-13
JP2018135227A (ja) 2018-08-30
WO2018155126A1 (ja) 2018-08-30

Similar Documents

Publication Publication Date Title
KR102519396B1 (ko) 실리콘 단결정 웨이퍼의 결함영역 판정방법
KR102639121B1 (ko) 결함영역의 판정방법
CN107436306B (zh) 晶体缺陷的评价方法、硅片的制造方法和晶体缺陷的评价装置
KR102297269B1 (ko) 실리콘 웨이퍼의 평가 방법, 실리콘 웨이퍼 제조 공정의 평가 방법, 실리콘 웨이퍼의 제조 방법 및 실리콘 웨이퍼
JP2006208314A (ja) シリコン単結晶ウエーハの結晶欠陥の評価方法
JP2008222505A (ja) シリコン単結晶ウエーハの評価方法およびシリコン単結晶の製造方法
JP2015511308A5 (ko)
KR102037748B1 (ko) 웨이퍼의 결함 영역을 평가하는 방법
JP2011238656A (ja) 金属汚染評価用シリコンウエーハ及び金属汚染評価用シリコンウエーハの製造方法
JP4784192B2 (ja) シリコンウエーハの評価方法
JP5590002B2 (ja) 金属汚染評価方法及びエピタキシャルウェーハの製造方法
JP2007258567A (ja) 半導体基板の検査方法、半導体基板の検査装置、半導体基板の評価方法、および半導体基板の評価装置
JP5742761B2 (ja) 金属汚染検出方法及びそれを用いたシリコンエピタキシャルウェーハの製造方法
JP6731161B2 (ja) シリコン単結晶の欠陥領域特定方法
JP2019089676A (ja) シリコン単結晶の評価方法およびシリコンウェーハの製造方法
JP2007123543A (ja) 結晶欠陥の評価方法
KR101339624B1 (ko) 단결정 실리콘 웨이퍼 및 반도체 웨이퍼
JP4888632B2 (ja) 結晶欠陥の評価方法
JP5742739B2 (ja) 金属汚染評価用シリコン基板の選別方法
JP2012079932A (ja) シリコン単結晶の結晶欠陥の評価方法
JP2011119528A (ja) 半導体単結晶基板の結晶欠陥評価方法
JP2008162832A (ja) ウェーハの検査方法とウェーハの検査装置
JP2000315714A (ja) 半導体シリコンウエーハの評価方法および評価装置
KR101238840B1 (ko) 웨이퍼의 결함 검출 방법
CN115791818A (zh) 硅片缺陷的检测方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant