KR102503082B1 - 적층 세라믹 콘덴서 - Google Patents

적층 세라믹 콘덴서 Download PDF

Info

Publication number
KR102503082B1
KR102503082B1 KR1020190005723A KR20190005723A KR102503082B1 KR 102503082 B1 KR102503082 B1 KR 102503082B1 KR 1020190005723 A KR1020190005723 A KR 1020190005723A KR 20190005723 A KR20190005723 A KR 20190005723A KR 102503082 B1 KR102503082 B1 KR 102503082B1
Authority
KR
South Korea
Prior art keywords
internal electrode
ave
ceramic
multilayer ceramic
site
Prior art date
Application number
KR1020190005723A
Other languages
English (en)
Other versions
KR20190091197A (ko
Inventor
구니히꼬 나가오까
노리유끼 지기라
고이찌로 모리따
Original Assignee
다이요 유덴 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다이요 유덴 가부시키가이샤 filed Critical 다이요 유덴 가부시키가이샤
Publication of KR20190091197A publication Critical patent/KR20190091197A/ko
Application granted granted Critical
Publication of KR102503082B1 publication Critical patent/KR102503082B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1236—Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Abstract

절연 특성을 향상시킬 수 있는 적층 세라믹 콘덴서를 제공한다.
적층 세라믹 콘덴서는, 세라믹 유전체층과 내부 전극층이 교대로 적층되며, 적층된 복수의 상기 내부 전극층이 교대로 상이한 단부면에 노출되도록 형성된 세라믹 적층체와, 상기 세라믹 적층체의 상기 내부 전극층이 노출되는 단부면에 형성된 적어도 1쌍의 외부 전극을 구비하고, 적층 방향으로 인접하는 각 1쌍의 상기 내부 전극층간의 절연 저항의 평균값을 IRave라 하고, 최솟값을 IRmin이라 한 경우에, (IRave-IRmin)/IRave<0.50을 만족시키는 것을 특징으로 한다.

Description

적층 세라믹 콘덴서{MULTILAYER CERAMIC CAPACITOR}
본 발명은, 적층 세라믹 콘덴서에 관한 것이다.
소형 대용량 타입의 적층 세라믹 콘덴서에서는, 대용량화를 위해, 유전체층의 박층화 및 다적층화가 요구되고 있다. 따라서, 충분한 절연 특성을 얻기 위한 기술이 개시되어 있다(예를 들어, 특허문헌 1 내지 3 참조).
일본 특허 공개 제2015-38032호 공보 일본 특허 공개 제2015-46589호 공보 일본 특허 공개 제2017-28246호 공보
그러나, 유전체층의 박층화에 수반하여 각 유전체층에 있어서의 절연 저항(IR : Insulation Resistance)값의 변동이 커지면, 절연 특성이 저하될 우려가 있다.
본 발명은, 상기 과제를 감안하여 이루어진 것이며, 절연 특성을 향상시킬 수 있는 적층 세라믹 콘덴서를 제공하는 것을 목적으로 한다.
본 발명에 관한 적층 세라믹 콘덴서는, 세라믹 유전체층과 내부 전극층이 교대로 적층되며, 적층된 복수의 상기 내부 전극층이 교대로 상이한 단부면에 노출되도록 형성된 세라믹 적층체와, 상기 세라믹 적층체의 상기 내부 전극층이 노출되는 단부면에 형성된 적어도 1쌍의 외부 전극을 구비하고, 적층 방향으로 인접하는 각 1쌍의 상기 내부 전극층간의 절연 저항의 평균값을 IRave라 하고, 최솟값을 IRmin이라 한 경우에, (IRave-IRmin)/IRave<0.50을 만족시키는 것을 특징으로 한다.
상기 적층 세라믹 콘덴서에 있어서, 상기 세라믹 유전체층은, Ba, Ti 및 Mo를 갖는 세라믹 입자를 포함하고, 상기 세라믹 입자에 있어서, Ti를 100atm％로 한 경우의 Mo 농도를 0.05atm％ 이상 0.3atm％ 이하로 해도 된다.
상기 적층 세라믹 콘덴서에 있어서, 상기 세라믹 유전체층에 있어서, Ba/Ti의 비율을 1.001 이상으로 해도 된다.
상기 적층 세라믹 콘덴서에 있어서, 상기 세라믹 유전체층의 평균 두께를 1㎛ 이하로 해도 된다.
본 발명에 따르면, 절연 특성을 향상시킬 수 있다.
도 1은 적층 세라믹 콘덴서의 부분 단면 사시도.
도 2는 적층 세라믹 콘덴서의 제조 방법의 플로우를 예시하는 도면.
도 3은 각 층간 저항의 측정 결과를 도시하는 도면.
도 4의 (a) 및 (b)는 측정 결과를 도시하는 도면.
이하, 도면을 참조하면서, 실시 형태에 대하여 설명한다.
(실시 형태)
먼저, 적층 세라믹 콘덴서에 대하여 설명한다. 도 1은 적층 세라믹 콘덴서(100)의 부분 단면 사시도이다. 도 1에서 예시한 바와 같이, 적층 세라믹 콘덴서(100)는, 직육면체 형상을 갖는 적층 칩(세라믹 본체)(10)과, 적층 칩(10)의 어느 것의 대향하는 2단부면에 형성된 외부 전극(20a, 20b)을 구비한다. 또한, 적층 칩(10)의 당해 2단부면 이외의 4면을 측면이라 칭한다. 외부 전극(20a, 20b)은, 4개의 측면으로 연장되어 있다. 단, 외부 전극(20a, 20b)은, 4개의 측면에 있어서 서로 이격되어 있다.
적층 칩(10)은, 유전체로서 기능하는 세라믹 재료를 포함하는 유전체층(11)과, 비금속 재료를 포함하는 내부 전극층(12)이 교대로 적층된 구성을 갖는다. 각 내부 전극층(12)의 단연은, 적층 칩(10)의 외부 전극(20a)이 형성된 단부면과, 외부 전극(20b)이 형성된 단부면에, 교대로 노출되어 있다. 그것에 의해, 각 내부 전극층(12)은, 외부 전극(20a)과 외부 전극(20b)에, 교대로 도통하고 있다. 그 결과, 적층 세라믹 콘덴서(100)는, 복수의 유전체층(11)이 내부 전극층(12)을 개재하여 적층된 구성을 갖는다. 또한, 적층 칩(10)에 있어서, 4개의 측면 중, 유전체층(11)과 내부 전극층(12)의 적층 방향(이하, 적층 방향이라 칭함)의 상면과 하면에 대응하는 2측면은, 커버층(13)에 의해 덮여 있다. 커버층(13)은 세라믹 재료를 주성분으로 한다. 예를 들어, 커버층(13)의 주성분 재료는, 유전체층(11)의 주성분 재료와 동일하다.
적층 세라믹 콘덴서(100)의 사이즈는, 예를 들어 길이 0.2㎜, 폭 0.125㎜, 높이 0.125㎜이고, 또는 길이 0.6㎜, 폭 0.3㎜, 높이 0.3㎜이며, 또는 길이 1.0㎜, 폭 0.5㎜, 높이 0.5㎜이고, 또는 길이 3.2㎜, 폭 1.6㎜, 높이 1.6㎜이며, 또는 길이 4.5㎜, 폭 3.2㎜, 높이 2.5㎜이지만, 이들 사이즈에 한정되는 것은 아니다.
내부 전극층(12)은, Ni(니켈), Cu(구리), Sn(주석) 등의 비금속을 주성분으로 한다. 내부 전극층(12)으로서, Pt(백금), Pd(팔라듐), Ag(은), Au(금) 등의 귀금속이나 이들을 포함하는 합금을 사용해도 된다. 유전체층(11)은, 일반식 ABO3로 표시되는 페로브스카이트 구조를 갖는 세라믹 재료를 주성분으로 한다. 또한, 당해 페로브스카이트 구조는, 화학 양론 조성으로부터 벗어난 ABO3 -α를 포함한다. 예를 들어, 당해 세라믹 재료로서, BaTiO3(티타늄산바륨), CaZrO3(지르콘산칼슘), CaTiO3(티타늄산칼슘), SrTiO3(티타늄산스트론튬), 페로브스카이트 구조를 형성하는 Ba1-x-yCaxSryTi1-zZrzO3(0≤x≤1, 0≤y≤1, 0≤z≤1) 등을 사용할 수 있다.
적층 세라믹 콘덴서(100)에 있어서, 적층 세라믹 콘덴서(100)의 절연 특성은, 적층 방향으로 인접하는 각 1쌍의 내부 전극층(12) 사이의 절연 저항(이하, 층간 저항이라 칭함)에 따라서 결정된다. 본 발명자들은, 각 층간 저항의 평균값에 따라 적층 세라믹 콘덴서(100)의 절연 특성이 결정되는 것이 아니라, 각 층간 저항의 변동에 따라 적층 세라믹 콘덴서(100)의 절연 특성이 결정되는 것을 발견하였다. 구체적으로는, 본 발명자들은, 각 층간 저항의 변동이 커지고, 각 층간 저항의 최솟값이 작아진 경우에, 적층 세라믹 콘덴서(100)의 절연 특성이 악화되는 것을 발견하였다. 이 지견에 기초하면, 각 층간 저항의 평균값이 커도, 층간 저항의 최솟값이 작은 경우에는, 적층 세라믹 콘덴서(100)의 절연 특성이 악화된다. 구체적으로는, 절연 파괴 전압(BDV : Breakdown Voltage)이 저하되고, 수명 특성 등의 신뢰성이 악화된다. 따라서, 본 실시 형태에 있어서는, 각 층간 저항의 평균값을 IRave라 하고, 최솟값을 IRmin이라 한 경우에, (IRave-IRmin)/IRave<0.50을 만족시킨다. 이 구성에 따르면, 각 층간 저항의 변동이 작아져, 적층 세라믹 콘덴서(100)의 BDV가 향상되고, 신뢰성이 향상된다. 즉, 적층 세라믹 콘덴서(100)의 절연 특성이 향상된다. 또한, 각 층간 저항의 변동을 작게 하는 관점에서, (IRave-IRmin)/IRave<0.40인 것이 바람직하고, (IRave-IRmin)/IRave<0.35인 것이 보다 바람직하다.
다음으로, 산소 결함에 기인하는 절연 특성의 악화에 대하여 설명한다. 유전체층(11)은, 예를 들어 일반식 ABO3로 표시되는 페로브스카이트를 주성분으로 하는 원재료 분말을 소성함으로써 얻어진다. 소성 시에 원재료 분말이 환원 분위기에 노출되기 때문에, ABO3에 산소 결함이 발생한다. 적층 세라믹 콘덴서(100)의 사용 시에는 유전체층(11)에 전압이 반복하여 인가되게 된다. 이때에 산소 결함이 이동함으로써, 장벽이 파괴된다. 즉, 페로브스카이트 구조 중의 산소 결함이, 각 층간 저항의 변동의 요인이 되어, 절연 특성 악화의 요인이 되고 있다.
따라서, 도너로서 기능하는 원소가 페로브스카이트 구조의 B 사이트에 포함되어 있는(치환 고용되어 있는) 것이 바람직하다. 예를 들어, 도너로서 기능하는 원소로서, Mo(몰리브덴), Nb(니오븀), Ta(탄탈륨), W(텅스텐) 등을 들 수 있다. 도너로서 기능하는 원소가 B 사이트에 치환 고용됨으로써, 페로브스카이트 구조 중의 산소 결함이 억제된다. 그것에 의해, 각 층간 저항의 변동이 억제되어, 절연 특성을 향상시킬 수 있다.
B 사이트에 있어서, 도너로서 기능하는 원소가 너무 적으면, 충분히 산소 결함을 억제할 수 없을 우려가 있다. 따라서, B 사이트에 있어서, 도너로서 기능하는 원소의 치환 고용량에 하한을 설정하는 것이 바람직하다. 예를 들어, B 사이트에 있어서, 도너로서 기능하는 원소가, B 사이트의 주성분 원소(BaTiO3에서는 Ti)를 100atm％로 한 경우에, 0.05atm％ 이상 치환 고용되어 있는 것이 바람직하고, 0.10atm％ 이상 치환 고용되어 있는 것이 보다 바람직하다.
한편, B 사이트에 있어서, 도너로서 기능하는 원소가 너무 많으면, 적층 세라믹 콘덴서(100)의 절연 저항값이 저하되는 등의 문제가 발생할 우려가 있다. 따라서, B 사이트에 있어서, 도너로서 기능하는 원소의 치환 고용량에 상한을 설정하는 것이 바람직하다. 예를 들어, B 사이트에 있어서, 도너로서 기능하는 원소가 0.3atm％ 이하 치환 고용되어 있는 것이 바람직하고, 0.25atm％ 이하 치환 고용되어 있는 것이 보다 바람직하다.
또한, A 사이트의 주성분 원소/B 사이트의 주성분 원소의 비율(BaTiO3에서는 Ba/Ti)이 너무 작으면, 유전체층(11)의 주성분인 세라믹 재료에 이상 입성장이 발생할 우려가 있다. 이 경우, 유전체층(11)에 있어서의 결정립계수에 변동이 발생한다. 그것에 의해, 각 층간 저항에 변동이 발생하게 된다. 따라서, A 사이트의 주성분 원소/B 사이트의 주성분 원소의 비율에 하한을 설정하는 것이 바람직하다. 구체적으로는, A 사이트의 주성분 원소/B 사이트의 주성분 원소의 비율≥1.001인 것이 바람직하다. 한편, A 사이트의 주성분 원소/B 사이트의 주성분 원소의 비율이 너무 크면, 비유전율의 저하를 초래하는 등의 문제가 발생한다. 따라서, A 사이트의 주성분 원소/B 사이트의 주성분 원소의 비율에 상한을 설정하는 것이 바람직하다. 구체적으로는, A 사이트의 주성분 원소/B 사이트의 주성분 원소의 비율≤1.020인 것이 바람직하다.
또한, 유전체층(11)을 후막화함으로써도, 양호한 절연 특성을 얻을 수 있다. 그러나, 이 경우, 적층 세라믹 콘덴서(100)가 저용량화되어 버린다. 따라서, 본 실시 형태는, 유전체층이 얇은 대용량의 적층 세라믹 콘덴서(100)에 대하여 특히 효과를 발휘한다. 예를 들어, 본 실시 형태는, 유전체층(11)의 두께가 1㎛ 이하인 박층의 적층 세라믹 콘덴서에 있어서 특히 효과적이다.
계속해서, 적층 세라믹 콘덴서(100)의 제조 방법에 대하여 설명한다. 도 2는 적층 세라믹 콘덴서(100)의 제조 방법의 플로우를 예시하는 도면이다.
(원료 분말 제작 공정)
먼저, 일반식 ABO3로 표시되는 페로브스카이트 구조를 주상으로 하는 세라믹 재료를 주성분으로 하는 세라믹 분말을 준비한다. B 사이트에 도너로서 기능하는 원소를 치환 고용시키는 경우에는, 세라믹 분말에 미리 치환 고용시켜 둔다. 예를 들어, BaTiO3의 B 사이트에 Mo를 치환 고용시키는 경우에는, TiO2 및 BaCO3와 분산제의 혼합 슬러리 중에, 산화몰리브덴(Mo2O3)을 소량의 순수와 섞은 후에 첨가하고, 교반하여 Mo가 용해된 슬러리를 얻는다. TiO2 및 BaCO3를, 목적으로 하는 BaTiO3의 직경, 품질 등에 따른 레벨까지 분산하고, 미흡착 분산제와 고형분의 혼합도에 기초하여 증점된 슬러리를 건조하여, 생재를 얻는다. 그 후, 예를 들어 약 950℃에서 하소를 행함으로써, Mo가 B 사이트에 치환 고용된 BaTiO3를 얻을 수 있다. 또한, 얻어지는 세라믹 분말의 페로브스카이트 구조에 있어서, A 사이트의 주성분 원소/B 사이트의 주성분 원소의 비율을 1.001 이상으로 함으로써, 후술하는 소성 공정에 있어서의 입성장을 억제할 수 있다.
얻어진 세라믹 분말에, 목적에 따라서 소정의 첨가 화합물을 첨가한다. 첨가 화합물로서는, Mg(마그네슘), Mn(망간), V(바나듐), Cr(크롬), 희토류 원소(Y(이트륨), Sm(사마륨), Eu(유로퓸), Gd(가돌리늄), Tb(테르븀), Dy(디스프로슘), Ho(홀뮴), Er(에르븀), Tm(툴륨) 및 Yb(이테르븀))의 산화물, 및, Co(코발트), Ni, Li(리튬), B, Na(나트륨), K(칼륨) 및 Si의 산화물 혹은 유리를 들 수 있다.
예를 들어, 세라믹 분말에 첨가 화합물을 포함하는 화합물을 혼합하여 820 내지 1150℃에서 하소를 행한다. 계속해서, 얻어진 세라믹 분말을 첨가 화합물과 함께 습식 혼합하고, 건조 및 분쇄하여 세라믹 분말을 제조한다. 예를 들어, 세라믹 분말의 평균 입자 직경은, 유전체층(11)의 박층화의 관점에서, 바람직하게는 50 내지 150㎚이다. 예를 들어, 상기와 같이 하여 얻어진 세라믹 분말에 대하여, 필요에 따라서 분쇄 처리하여 입경을 조절하거나, 혹은 분급 처리와 조합함으로써 입경을 조절해도 된다. 이상의 공정에 의해, 유전체 재료가 얻어진다.
(적층 공정)
다음으로, 얻어진 유전체 재료에, 폴리비닐부티랄(PVB) 수지 등의 바인더와, 에탄올, 톨루엔 등의 유기 용제와, 가소제를 첨가하여 습식 혼합한다. 얻어진 슬러리를 사용하여, 예를 들어 다이 코터법이나 닥터 블레이드법에 의해, 기재 상에 예를 들어 두께 3㎛ 내지 10㎛의 띠 형상의 유전체 그린 시트를 도공하여 건조시킨다.
다음으로, 유전체 그린 시트의 표면에, 유기 바인더를 포함하는 내부 전극 형성용의 금속 도전 페이스트를 스크린 인쇄, 그라비아 인쇄 등에 의해 인쇄함으로써, 극성이 상이한 한 쌍의 외부 전극에 교대로 인출되는 내부 전극층 패턴을 배치한다. 금속 도전 페이스트에는, 공재로서 세라믹 입자를 첨가한다. 세라믹 입자의 주성분은, 특별히 한정되는 것은 아니지만, 유전체층(11)의 주성분 세라믹과 동일한 것이 바람직하다. 예를 들어, 평균 입자 직경이 50㎚ 이하인 BaTiO3를 균일하게 분산시켜도 된다.
그 후, 내부 전극층 패턴이 인쇄된 유전체 그린 시트를 소정의 크기로 스탬프하고, 스탬프된 유전체 그린 시트를, 기재를 박리한 상태에서, 내부 전극층(12)과 유전체층(11)이 교대로 되도록, 또한 내부 전극층(12)이 유전체층(11)의 길이 방향 양 단부면에 단연이 교대로 노출되어 극성이 상이한 한 쌍의 외부 전극(20a, 20b)에 교대로 인출되도록, 소정 층수(예를 들어 100 내지 500층)만큼 적층한다. 적층한 유전체 그린 시트의 상하에, 커버층(13)을 형성하기 위한 커버 시트를 압착시키고, 소정 칩 치수(예를 들어1.0㎜×0.5㎜)로 커트한다.
얻어진 세라믹 적층체를 N2 분위기 중에서 탈바인더한 후에, 세라믹 적층체의 양 단부면으로부터 각 측면에 걸쳐, 외부 전극(20a, 20b)의 주성분 금속을 포함하는 금속 필러, 공재, 바인더, 용제 등을 포함하고, 외부 전극(20a, 20b)의 하지층이 되는 금속 페이스트를 도포하고, 건조시킨다.
(소성 공정)
이와 같이 하여 얻어진 성형체를, 250 내지 500℃의 N2 분위기 중에서 탈바인더 처리한 후에, 산소 분압 10-5 내지 10-8atm의 환원 분위기 중에서 1100 내지 1300℃에서 10분 내지 2시간 소성함으로써, 각 화합물이 소결되어 입성장한다. 이와 같이 하여, 성형체가 얻어진다. 환원 분위기는, 예를 들어 N2 가스 및 H2 가스의 혼합 가스이며, H2 농도를 0％보다 높고, 0.2％ 이하로 하는 것이 바람직하다. H2 농도를 규정함으로써 입성장을 억제할 수 있기 때문이다.
(재산화 처리 공정)
그 후, N2 가스 분위기 중에서 600℃ 내지 1000℃에서 재산화 처리를 행한다. 이 공정에 의해, 산소 결함이 억제된다.
(외부 전극 형성 공정)
그 후, 외부 전극(20a, 20b)의 하지층 상에, 도금 처리에 의해, Cu, Ni, Sn 등의 금속 코팅을 행한다. 그것에 의해, 적층 세라믹 콘덴서(100)가 완성된다.
본 실시 형태에 관한 제조 방법에 따르면, 각 층간 저항의 변동을 억제할 수 있다. 예를 들어, 상술한 바와 같이, 도너로서 기능하는 원소를 B 사이트에 치환 고용시키고, A 사이트의 주성분 원소/B 사이트의 주성분 원소의 비율을 규정하고, 소성 공정에 있어서의 환원 분위기를 규정하는 등의 방법을 단독으로 또는 조합함으로써, (IRave-IRmin)/IRave<0.50을 실현할 수 있다.
[실시예]
이하, 실시 형태에 관한 적층 세라믹 콘덴서를 제작하고, 특성에 대하여 조사하였다.
TiO2 및 BaCO3와 분산제의 혼합 슬러리 중에, 산화몰리브덴(Mo2O3)을 소량의 순수와 섞은 후에 첨가하고, 교반하여 Mo가 용해된 슬러리를 얻었다. 다음으로, TiO2 및 BaCO3를, 목적으로 하는 BaTiO3의 직경, 품질 등에 따른 레벨까지 분산하고, 미흡착 분산제와 고형분의 혼합도에 기초하여 증점된 슬러리를 건조하여, 생재를 얻었다. 그 후, 약 950℃에서 하소를 행하여, 약 0.15㎛의, Mo가 치환 고용된 BaTiO3를 얻었다.
실시예 1 내지 3에서는, Ti를 100atm％로 한 경우에, Mo를 0.2atm％ 치환 고용시켰다. 실시예 4에서는, Ti를 100atm％로 한 경우에, Mo를 0.1atm％ 치환 고용시켰다. 비교예 1, 2에서는, Mo를 치환 고용시키지 않았다. 또한, 실시예 1에서는, Ba와 Ti의 몰비(Ba/Ti비)를 1.0015로 하였다. 실시예 2에서는, Ba와 Ti의 몰비를 1.0011로 하였다. 실시예 3에서는, Ba와 Ti의 몰비를 1.0018로 하였다. 실시예 4에서는, Ba와 Ti의 몰비를 1.0013으로 하였다. 비교예 1에서는, Ba와 Ti의 몰비를 0.9980으로 하였다. 비교예 2에서는, Ba와 Ti의 몰비를 1.0017로 하였다.
실시예 1 내지 4에서는, 얻어진 BaTiO3에, 첨가 화합물로서, 희토류 산화물, MnCO3, V2O5 및 SiO2를 첨가하였다. 비교예 1, 2에서는, 얻어진 BaTiO3에, 첨가 화합물로서, 희토류 산화물, MgO, MnCO3, V2O5 및 SiO2를 첨가하였다.
첨가물을 첨가한 BaTiO3에, 유기 용제를 첨가하여 슬러리화하였다. 그 후, 비즈 밀로, 건조 후의 BET가 12㎡/g이 될 때까지 해쇄하고, 그 슬러리에 PVB 바인더를 첨가하고, 혼련한 후, PET 필름 상에 도공·건조하여, 1㎛의 두께의 유전체 그린 시트를 얻었다. 다음으로, 이 유전체 그린 시트 상에, 1차 직경 약 0.1㎛의 니켈을 주성분으로 한 페이스트로 내부 전극 패턴을 스크린 인쇄에 의해 형성하였다. 얻어진 패턴 형성 시트를 적층하고, 압착, 커트, 배럴 및 외전 도포를 실시하여, 길이 0.6㎜, 폭 0.3㎜, 높이 0.3㎜의 세라믹 적층체를 제작하였다. 패턴 형성 시트의 적층수는 300층으로 하였다.
다음으로, N2 가스 분위기 하에서, 약 400℃에서 탈바인더 처리를 행한 후, N2 가스 및 H2 가스의 혼합 가스 분위기 하에서, 약 1200℃에서 소성하였다. 실시예 1에서는, 당해 혼합 가스 분위기에 있어서, H2 농도를 0.05％로 하였다. 실시예 2에서는, 당해 혼합 가스 분위기에 있어서, H2 농도를 0.10％로 하였다. 실시예 3에서는, 당해 혼합 가스 분위기에 있어서, H2 농도를 0.15％로 하였다. 실시예 4에서는, 당해 혼합 가스 분위기에 있어서, H2 농도를 0.05％로 하였다. 비교예 1에서는, 당해 혼합 가스 분위기에 있어서, H2 농도를 0.05％로 하였다. 비교예 2에서는, 당해 혼합 가스 분위기에 있어서, H2 농도를 0.60％로 하였다. 그 후, N2 분위기 하에서, 약 900℃에서 재산화 처리를 행하여, 적층 세라믹 콘덴서(100)를 얻었다.
(분석)
얻어진 적층 세라믹 콘덴서(100)에 대하여, 각 층간 저항을 측정하였다. 도 3은 각 층간 저항의 측정 결과를 도시하는 도면이다. 도 3에 있어서, 횡축은, 적층 칩(10)에 있어서 적층 방향에 있어서의 유전체층(11)의 위치(적층 번호)를 나타낸다. 종축은, 각 층간 저항을 나타낸다.
실시예 1 내지 4 및 비교예 1, 2의 각각에 대하여, 각 층간 저항의 평균값 IRave, 최솟값 IRmin 및 최댓값 IRmax를 산출하고, (IRave-IRmin)/IRave를 산출하였다. 산출 결과를 도 4의 (a)에 도시한다. 도 4의 (a)에 도시한 바와 같이, (IRave-IRmin)/IRave는, 실시예 1에서는 0.250이 되고, 실시예 2에서는 0.332가 되고, 실시예 3에서는 0.473이 되고, 실시예 4에서는 0.422가 되고, 비교예 1에서는 0.842가 되고, 비교예 2에서는 0.681이 되었다.
도 4의 (a)의 결과로부터, 실시예 1 내지 4 중 어느 것에 있어서도, (IRave-IRmin)/IRave가 0.50 미만이 되었다. 이에 반해, 비교예 1, 2에서는, (IRave-IRmin)/IRave가 0.50 이상이 되었다. 예를 들어, 비교예 1에서는, Mo를 치환 고용시키지 않은 것, Ba와 Ti의 몰비를 1.001 미만으로 한 것 등이 요인으로서 생각된다. 예를 들어, 비교예 2에서는, Mo를 치환 고용시키지 않은 것, 소성 공정에 있어서의 분위기의 H2 농도가 0.2％를 상회한 것 등이 요인으로서 생각된다.
다음으로, 실시예 1 내지 4 및 비교예 1, 2의 적층 세라믹 콘덴서(100)에 대하여, 평균 그레인 직경(유전체층(11)에 있어서의 평균 결정 입경)을 측정하고, BDV를 측정하고, 고온 부하 시험을 행하였다. 평균 그레인 직경에 대해서는, 주사형 전자 현미경 또는 투과형 전자 현미경에 의해 1개의 시야에 80 내지 150개 정도의 입자가 들어가도록 배율을 조정하고, 합계 400개 이상의 입자수가 되도록 복수매의 사진을 얻어, 사진상에서 인식할 수 있는 입자의 전수에 대하여 Feret 직경으로 그레인 직경을 측정하였다. 측정한 그레인 직경의 합계값을, 측정한 그레인수로 나눈 값을 평균 그레인 직경으로 하였다. BDV의 측정은, 외부 전극(20a)과 외부 전극(20b) 사이에 직류 전압을 인가하고, 승압 속도를 75초/1kV로 하고, 샘플이 파괴된 전압을 내전압 BDV로 하였다. BDV의 측정에 대해서는, 실시예 1 내지 4 및 비교예 1, 2의 각각 20개의 샘플에 대하여 실시하였다. 고온 부하 시험(HALT 시험)에서는, 85℃의 고온 환경 하에서 10V의 직류 전압을 인가하였다. 절연 파괴에 이르는 시간이 1000시간 이상의 결과가 얻어진 것을 합격으로 하고, 불합격이 된 NG수를 측정하였다. 고온 부하 시험에 대해서는, 실시예 1 내지 4 및 비교예 1, 2의 각각 400개의 샘플에 대하여 실시하였다.
도 4의 (b)는 측정 결과를 도시하는 도면이다. 도 4의 (b)에 도시한 바와 같이, 실시예 1에서는 평균 그레인 직경이 0.171㎛가 되고, 실시예 2에서는 평균 그레인 직경이 0.182㎛가 되고, 실시예 3에서는 평균 그레인 직경이 0.199㎛가 되고, 실시예 4에서는 평균 그레인 직경이 0.168㎛가 되고, 비교예 1에서는 평균 그레인 직경이 0.176㎛가 되고, 비교예 2에서는 평균 그레인 직경이 0.289㎛가 되었다.
실시예 1 내지 4 중 어느 것에 있어서도, BDV가 40V 이상으로 높아졌다. 또한, 실시예 1 내지 4 중 어느 것에 있어서도, 고온 부하 시험 NG수가 제로가 되어, 양호한 신뢰성이 얻어졌다. 이것은, (IRave-IRmin)/IRave가 0.50 미만이 됨으로써, 각 층간 저항의 변동이 작아져, 적층 세라믹 콘덴서(100)의 절연 특성이 향상되었기 때문이라고 생각된다. 이에 반해, 비교예 1, 2 중 어느 것에 있어서도, BDV가 40V 미만으로 작아졌다. 또한, 고온 부하 시험에서 NG가 되는 샘플이 있었다. 이것은, (IRave-IRmin)/IRave가 0.50 이상이 됨으로써, 각 층간 저항의 변동이 커져, 적층 세라믹 콘덴서(100)의 절연 특성이 악화되었기 때문이라고 생각된다.
이상, 본 발명의 실시예에 대하여 상세하게 설명하였지만, 본 발명은 이러한 특정한 실시예에 한정되는 것은 아니고, 특허 청구 범위에 기재된 본 발명의 요지의 범위 내에 있어서, 다양한 변형·변경이 가능하다.
10 : 적층 칩
11 : 유전체층
12 : 내부 전극층
20a, 20b : 외부 전극
100 : 적층 세라믹 콘덴서

Claims (6)

  1. 세라믹 유전체층과 내부 전극층이 교대로 적층되며, 적층된 복수의 상기 내부 전극층이 교대로 상이한 단부면에 노출되도록 형성된 세라믹 적층체와,
    상기 세라믹 적층체의 상기 내부 전극층이 노출되는 단부면에 형성된 적어도 한 쌍의 외부 전극을 구비하고,
    상기 세라믹 유전체층의 주성분은, 1.001 이상의 A/B비의 페로브스카이트 구조를 갖고,
    상기 페로브스카이트 구조의 B 사이트에, 상기 B 사이트의 주성분 원소를 100at％로 한 경우에, 0.05atm％ 이상, 0.3atm％ 이하의 도너가 치환 고용되어 있으며,
    적층 방향에서 인접하는 각 한 쌍의 상기 내부 전극층 간의 절연 저항의 평균값을 IRave라 하고, 최소값을 IRmin이라 한 경우에, (IRave-IRmin)/IRave<0.50을 만족시키는 것을 특징으로 하는 적층 세라믹 콘덴서.
  2. 제1항에 있어서,
    상기 세라믹 유전체층은, Ba, Ti 및 Mo를 갖는 세라믹 입자를 포함하고,
    상기 세라믹 입자에 있어서, Ti를 100atm％로 한 경우의 Mo 농도가 0.05atm％ 이상 0.3atm％ 이하인 것을 특징으로 하는 적층 세라믹 콘덴서.
  3. 제2항에 있어서,
    상기 세라믹 유전체층에 있어서, Ba/Ti의 비율이 1.001 이상인 것을 특징으로 하는 적층 세라믹 콘덴서.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 세라믹 유전체층의 평균 두께는, 1㎛ 이하인 것을 특징으로 하는 적층 세라믹 콘덴서.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 세라믹 유전체층에 있어서의 평균 그레인 직경은, 0.171㎛ 내지 0.199㎛인 것을 특징으로 하는 적층 세라믹 콘덴서.
  6. A 사이트의 주성분 원소/B 사이트의 주성분 원소의 비율이 1.001 이상인 티타늄산바륨 분말의 상기 B 사이트에 대하여 열처리에 의해 0.05at％ 이상, 0.3at％ 이하의 도너를 치환 고용시키고,
    상기 도너가 치환 고용된 상기 티타늄산바륨 분말을 포함하는 슬러리를 도공함으로써 얻어진 유전체 그린 시트 상에 내부 전극층 패턴을 인쇄하고,
    상기 내부 전극층 패턴이 인쇄된 복수의 상기 유전체 그린 시트를 적층하여 세라믹 적층체를 형성하고,
    상기 세라믹 적층체를, 수소 농도가 0.05％ 내지 0.15％의 환원 분위기에서 소성하고,
    상기 내부 전극층 패턴으로 형성되고, 적층 방향에서 인접하는 각 한 쌍의 내부 전극층 간의 절연 저항의 평균값을 IRave라 하고, 최소값을 IRmin이라 한 경우에, (IRave-IRmin)/IRave<0.50을 만족시키도록 하는 것을 특징으로 하는 적층 세라믹 콘덴서의 제조 방법.
KR1020190005723A 2018-01-26 2019-01-16 적층 세라믹 콘덴서 KR102503082B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2018-011567 2018-01-26
JP2018011567A JP7098340B2 (ja) 2018-01-26 2018-01-26 積層セラミックコンデンサおよびその製造方法

Publications (2)

Publication Number Publication Date
KR20190091197A KR20190091197A (ko) 2019-08-05
KR102503082B1 true KR102503082B1 (ko) 2023-02-23

Family

ID=67392289

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190005723A KR102503082B1 (ko) 2018-01-26 2019-01-16 적층 세라믹 콘덴서

Country Status (4)

Country Link
US (1) US11004609B2 (ko)
JP (1) JP7098340B2 (ko)
KR (1) KR102503082B1 (ko)
CN (1) CN110085423B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7145652B2 (ja) 2018-06-01 2022-10-03 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP7446705B2 (ja) * 2018-06-12 2024-03-11 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
KR20230062024A (ko) * 2021-10-29 2023-05-09 삼성전기주식회사 커패시터 부품

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004210613A (ja) * 2003-01-07 2004-07-29 Nec Tokin Corp 誘電体磁器、その製造方法、及び積層セラミックコンデンサ

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3775366B2 (ja) * 2001-09-27 2006-05-17 株式会社村田製作所 積層セラミック電子部品の製造方法および積層セラミック電子部品
JP3743406B2 (ja) * 2001-10-05 2006-02-08 株式会社村田製作所 導電性ペースト、積層セラミック電子部品の製造方法および積層セラミック電子部品
DE102004052086A1 (de) * 2004-10-26 2006-04-27 Basf Ag Kondensatoren hoher Energiedichte
JP4587924B2 (ja) * 2005-09-27 2010-11-24 京セラ株式会社 積層セラミックコンデンサ
JP2008078516A (ja) * 2006-09-25 2008-04-03 Kyocera Corp 積層セラミックコンデンサおよびその製法
TW200927698A (en) * 2007-09-28 2009-07-01 Tdk Corp Dielectric ceramic composition and electronic device
WO2012105437A1 (ja) * 2011-02-04 2012-08-09 株式会社 村田製作所 バリスタ機能付き積層型半導体セラミックコンデンサとその製造方法
WO2012120712A1 (ja) 2011-03-04 2012-09-13 太陽誘電株式会社 積層セラミックコンデンサ
JP2015046589A (ja) 2013-07-30 2015-03-12 Tdk株式会社 積層セラミック電子部品
JP2015026841A (ja) * 2013-10-25 2015-02-05 株式会社村田製作所 積層セラミックコンデンサ
JP6213337B2 (ja) * 2014-03-26 2017-10-18 Tdk株式会社 誘電体磁器組成物および電子部品
JP5874798B2 (ja) 2014-09-30 2016-03-02 株式会社村田製作所 チタン酸バリウム系セラミック粉末
JP6502092B2 (ja) 2014-12-26 2019-04-17 太陽誘電株式会社 積層セラミックコンデンサ
JP6415337B2 (ja) 2015-01-28 2018-10-31 太陽誘電株式会社 積層セラミックコンデンサ
JP6370744B2 (ja) 2015-06-24 2018-08-08 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
KR102183425B1 (ko) 2015-07-22 2020-11-27 삼성전기주식회사 적층 세라믹 전자부품
JP6955848B2 (ja) * 2016-06-20 2021-10-27 太陽誘電株式会社 積層セラミックコンデンサ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004210613A (ja) * 2003-01-07 2004-07-29 Nec Tokin Corp 誘電体磁器、その製造方法、及び積層セラミックコンデンサ

Also Published As

Publication number Publication date
US11004609B2 (en) 2021-05-11
CN110085423B (zh) 2021-12-07
KR20190091197A (ko) 2019-08-05
US20190237262A1 (en) 2019-08-01
CN110085423A (zh) 2019-08-02
JP7098340B2 (ja) 2022-07-11
JP2019129284A (ja) 2019-08-01

Similar Documents

Publication Publication Date Title
KR102648161B1 (ko) 적층 세라믹 콘덴서 및 그 제조 방법
KR102520018B1 (ko) 적층 세라믹 콘덴서 및 그 제조 방법
KR102292797B1 (ko) 유전체 자기 조성물 및 이를 포함하는 적층 세라믹 커패시터
KR102163417B1 (ko) 적층 세라믹 커패시터
US10748709B2 (en) Multilayer ceramic capacitor with dielectric layers including dielectric grains having a core-shell structure
KR20190116111A (ko) 유전체 자기 조성물 및 이를 포함하는 적층 세라믹 커패시터
KR102503082B1 (ko) 적층 세라믹 콘덴서
JP7338963B2 (ja) 積層セラミックコンデンサおよびセラミック原料粉末
US11688558B2 (en) Ceramic electronic component and method of manufacturing the same
JP2020125232A (ja) 誘電体磁器組成物及びこれを含む積層セラミックキャパシタ
KR102496922B1 (ko) 적층 세라믹 콘덴서 및 그 제조 방법
US20200402719A1 (en) Ceramic electronic device and manufacturing method of the same
JP2020203824A (ja) 誘電体磁器組成物及びこれを含む積層セラミックキャパシタ
US10879002B2 (en) Ceramic capacitor and manufacturing method thereof
US11834379B2 (en) Ceramic raw material powder, multilayer ceramic capacitor and manufacturing method of multilayer ceramic capacitor
JP7476477B2 (ja) セラミック原料粉末、積層セラミックコンデンサ、および積層セラミックコンデンサの製造方法
JP2021158276A (ja) セラミック原料粉末、セラミック電子部品の製造方法、およびセラミック原料粉末の製造方法
KR20230127904A (ko) 유전체 조성물, 적층 세라믹 전자 부품 및 적층 세라믹 전자 부품의 제조 방법
CN116364421A (zh) 多层陶瓷电子组件及用于制造多层陶瓷电子组件的方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant