KR102362399B1

KR102362399B1 - 표면 처리 동박, 수지층 부착 표면 처리 동박, 캐리어 부착 동박, 적층체, 프린트 배선판의 제조 방법 및 전자기기의 제조 방법

Info

Publication number: KR102362399B1
Application number: KR1020210016187A
Authority: KR
Inventors: 유키 오리; 히데타 아라이; 아쓰시 미키; 료 후쿠치
Original assignee: 제이엑스금속주식회사
Priority date: 2017-03-31
Filing date: 2021-02-04
Publication date: 2022-02-14
Also published as: KR20180111672A; TW201902318A; KR20210016599A; US10925171B2; JP7356209B2; TWI672085B; JP2018172785A; JP2022169670A; US20180288884A1

Abstract

동박 표면에 마련된 조화 입자층 안의 조화 입자의 탈락이 잘 억제되고, 또한 절연 기판과의 접합시의 주름·선의 발생이 잘 억제된 표면 처리 동박을 제공한다. 동박의 한쪽 표면, 및/또는 양쪽 표면에, 조화 처리층이 마련된 표면 처리 동박으로서, 조화 처리층측 표면의 조도(Ra)가 0.08㎛ 이상 0.20㎛ 이하이고, 표면 처리 동박의 조화 처리층측 표면의 TD 광택도가 45% 이하인 표면 처리 동박.

Description

표면 처리 동박, 수지층 부착 표면 처리 동박, 캐리어 부착 동박, 적층체, 프린트 배선판의 제조 방법 및 전자기기의 제조 방법 {SURFACE TREATED COPPER FOIL, SURFACE TREATED COPPER FOIL WITH CARRIER, LAMINATE, METHOD FOR MANUFACTURING PRINTED WIRING BOARD, AND METHOD FOR MANUFACTURING ELECTRONIC DEVICE}

본 발명은 표면 처리 동박, 수지층 부착 표면 처리 동박, 캐리어 부착 동박, 적층체, 프린트 배선판의 제조 방법 및 전자기기의 제조 방법에 관한 것이다.

프린트 배선판은 최근 반세기에 걸쳐서 큰 진전을 이루고, 오늘날에는 거의 모든 전자기기에 사용되는데 이르렀다. 최근의 전자기기의 소형화, 고성능화 요구의 증대에 따라서 탑재 부품의 고밀도 실장화가 진전되고, 프린트 배선판에 대해서 도체 패턴의 미세화(파인 피치화)가 요구되고 있다.

프린트 배선판은 우선, 동박과 유리 에폭시 기판, BT 수지, 폴리이미드 필름 등을 주로 하는 절연 기판을 맞붙인 동장(銅張)적층체로서 제조된다. 맞붙임은 절연 기판과 동박을 서로 겹쳐서 가열 가압하여 형성하는 방법(라미네이트법), 또는 절연 기판 재료의 전구체인 바니스를 동박의 피복층을 가지는 면에 도포하여, 가열·경화하는 방법(캐스팅법)이 이용된다.

상술한 파인 피치화의 과제에 대해서, 예를 들면, 특허문헌 1에서는, 동박의 표면에 구리-코발트-니켈 합금 도금에 의한 조화 처리 후, 코발트-니켈 합금 도금층을 형성하고, 추가로 아연-니켈 합금 도금층을 형성하는 것을 특징으로 하는 인쇄 회로용 동박의 처리 방법이 개시되어 있다. 그리고 이러한 구성에 의해서, 도체 패턴의 파인 피치화가 생기는 점이 기재되어 있다.

일본 특허공보 제2849059호

상기와 같은 프린트 배선판의 제조 방법에 있어서, 동박 표면이나 프린트 배선판의 표면 상의 이물질을 소정의 장치 등을 이용해서 제거하는 경우가 있다. 절연 수지와의 밀착성을 향상시키기 위해서 동박 표면에 부여되는 조화 처리층은 상술한 바와 같이 배선의 미세화에 대한 대응을 위해 미세하게 되어 있다. 이 때문에, 상술한 이물질을 제거할 때에 조화 처리층을 구성하는 조화 입자가 동박 표면으로부터 탈락(분락(粉落)이라고도 부른다)해 동박이나 프린트 배선판의 반송 장치에 도전성 이물질로서 전사하여 부착되어 버린다. 이와 같이 동박이나 프린트 배선판의 반송 장치 표면에 부착한 도전성 이물질은 동박이나 프린트 배선판 표면으로 다시 이동하는 경우가 있다. 그러한 경우는, 상기 동박을 이용해서 회로를 형성한 경우나, 상기 프린트 배선판에서 회로에 단락이 발생하는 원인이 된다.

그러나, 조화 처리층을 가지는 표면 처리 동박에서, 조화 입자의 탈락(분락)을 잘 억제하는 기술에 관해서는 아직도 충분한 검토가 이루어지지 않았고, 아직도 개선의 여지가 남아 있다. 게다가, 표면 처리 동박을 이용해서 프린트 배선판 등을 제조할 때, 표면 처리 동박과 수지를 맞붙여서 적층체를 제작하는 경우가 있지만, 표면 처리 동박과 수지 등의 절연 기판을 맞붙일 때, 주름이나 선이 생기는 경우가 있다고 하는 문제가 있다. 그리고, 상술한 주름이나 선은, 조화 처리층이 미세한 경우에 생기기 쉬운 경향에 있다. 이러한 절연 기판과 맞붙일 때의 문제도 개선해야 할 점이다. 여기서, 본 발명은 동박 표면에 마련된 조화 입자층 중의 조화 입자 탈락이 잘 억제되고, 또한 절연 기판과 맞붙일 때의 주름·선의 발생이 잘 억제된 표면 처리 동박을 제공하는 것을 과제로 한다.

상기 목적을 달성하기 위해, 본 발명자 등은 열심히 연구를 거듭한 바, 조화 처리층의 조화 입자에 대해서, 동박 표면으로부터 소정의 종횡비가 되도록 마련하고, 또한, 표면 처리 동박의 조화 처리층측 표면의 TD의 광택도를 소정의 값 이하로 제어함으로써, 상기 과제가 해결되는 점을 발견했다.

본 발명은 상기 지견을 기초로 하여 완성한 것으로, 일 측면에 있어서, 동박과, 상기 동박의 적어도 한쪽 표면에 조화 처리층을 가지고,

상기 조화 처리층의 조화 입자의 종횡비(조화 입자의 높이/조화 입자의 굵기)가 이하의 (1), (2)의 어느 1개 이상을 만족시키고,

(1) 상기 조화 입자의 종횡비가 3 이하이다,

(2) 이하의 (2－1) 또는 (2－2)의 어느 하나를 만족시킨다,

(2－1) 상기 조화 입자의 높이가 500㎚ 보다 크고, 1000㎚ 이하인 경우, 상기 조화 입자의 종횡비가 10 이하이다,

(2－2) 상기 조화 입자의 높이가 500㎚ 이하인 경우, 상기 조화 입자의 종횡비가 15 이하이다,

표면 처리 동박의 상기 조화 처리층측 표면의 TD의 광택도가 45% 이하인 표면 처리 동박이다.

본 발명의 표면 처리 동박은 일 실시형태에 있어서, 상기 표면 처리 동박의 상기 조화 처리층측 표면의 JIS　Z8730에 근거하는 색차 ΔE^*ab가 65 이하이다.

본 발명의 표면 처리 동박은 다른 일 실시형태에 있어서, 상기 조화 입자의 높이가 1000㎚ 이상이고, 상기 조화 입자의 종횡비가 3.0 이하이다.

본 발명의 표면 처리 동박은 또한 다른 일 실시형태에 있어서, 상기 조화 입자의 높이가 500㎚ 이상이고, 상기 조화 입자의 종횡비가 10.0 이하이다.

본 발명의 표면 처리 동박은 또한 다른 일 실시형태에 있어서, 상기 조화 입자의 높이가 500㎚ 이하이고, 상기 조화 입자의 종횡비가 1.9 이하이다.

본 발명의 표면 처리 동박은 또한 다른 일 실시형태에 있어서, 상기 조화 입자의 종횡비가 상기 (1) 또는 상기 (2－2)의 어느 1개 이상을 만족시키고, 상기 조화 입자의 높이가 400㎚ 이하이다.

본 발명의 표면 처리 동박은 또한 다른 일 실시형태에 있어서, 상기 조화 입자의 높이가 1200㎚ 이하이다.

본 발명의 표면 처리 동박은 또한 다른 일 실시형태에 있어서, 상기 조화 처리층측 표면의 JIS　Z8730에 근거하는 색차 ΔE^*ab가 45 이상 65 이하이다.

본 발명의 표면 처리 동박은 또한 다른 일 실시형태에 있어서, 상기 조화 처리층측 표면의 JIS　Z8730에 근거하는 색차 ΔE^*ab가 50.0 이하이다.

본 발명의 표면 처리 동박은 또한 다른 일 실시형태에 있어서, 상기 표면 처리 동박의 상기 조화 처리층측 표면의 TD의 광택도가 21% 이상이다.

본 발명의 표면 처리 동박은 또한 다른 일 실시형태에 있어서, 상기 조화 처리층의 표면에, 내열층, 방청층, 크로메이트 처리층 및 실란 커플링 처리층으로 이루어지는 군으로부터 선택된 1종 이상의 층을 가진다.

본 발명의 표면 처리 동박은 또한 다른 일 실시형태에 있어서, 방열용이다.

본 발명은 또한 다른 일 측면에 있어서, 본 발명의 표면 처리 동박의 상기 조화 처리층측 표면에 수지층을 구비하는 수지층 부착 표면 처리 동박이다.

본 발명의 수지층 부착 표면 처리 동박은 일 실시형태에 있어서, 상기 수지층이 접착용 수지 및/또는 반경화 상태의 수지이다.

본 발명은 다른 일 측면에 있어서, 캐리어, 중간층, 극박 구리층을 가지고, 상기 극박 구리층이 본 발명의 표면 처리 동박, 또는 본 발명의 수지층 부착 표면 처리 동박인 캐리어 부착 동박이다.

본 발명은 또한 다른 일 측면에 있어서, 본 발명의 표면 처리 동박 또는 본 발명의 수지층 부착 표면 처리 동박을 가지는 적층체이다.

본 발명은 또한 다른 일 측면에 있어서, 본 발명의 캐리어 부착 동박을 가지는 적층체이다.

본 발명은 또한 다른 일 측면에 있어서, 본 발명의 캐리어 부착 동박과 수지를 포함한 적층체이고, 상기 캐리어 부착 동박의 단면의 일부 또는 전부가 상기 수지에 의해 덮인 적층체이다.

본 발명은 또한 다른 일 측면에 있어서, 2개의 본 발명의 캐리어 부착 동박을 가지는 적층체이다.

본 발명은 또한 다른 일 측면에 있어서, 본 발명의 표면 처리 동박 또는 본 발명의 수지층 부착 표면 처리 동박 또는 본 발명의 캐리어 부착 동박을 이용한 프린트 배선판의 제조 방법이다.

본 발명은 또한 다른 일 측면에 있어서, 이하의 (21－1)~(21－3) 중 어느 1개를 포함하는 동장 적층판을 형성하는 공정,

(21－1) 본 발명의 표면 처리 동박과 절연 기판을 적층하는 공정,

(21－2) 본 발명의 수지층 부착 표면 처리 동박과 절연 기판을 적층하는 공정,

(21－3) 본 발명의 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 벗기는 공정 및,

세미애디티브법, 서브트랙티브법, 부분적 애디티브법 또는 모디파이드 세미애디티브법 중 어느 한 방법에 따라서, 상기 동장 적층판을 사용하여 회로를 형성하는 공정을 포함하는 프린트 배선판의 제조 방법이다.

본 발명은 또한 다른 일 측면에 있어서, 본 발명의 표면 처리 동박의 표면에 회로를 형성하는 공정, 또는 본 발명의 캐리어 부착 동박의 표면에 회로를 형성하는 공정, 상기 회로가 매몰되도록 상기 표면 처리 동박의 표면 또는 상기 캐리어 부착 동박의 표면에 수지층을 형성하는 공정, 상기 수지층 상에 회로를 형성하는 공정, 상기 수지층 상에 회로를 형성한 후에, 상기 표면 처리 동박을 제거함으로써, 또는 상기 캐리어 또는 상기 극박 구리층을 박리시킨 후에, 상기 극박 구리층 또는 상기 캐리어를 제거함으로써, 상기 수지층에 매몰하고 있는 회로를 노출시키는 공정을 포함하는 프린트 배선판의 제조 방법이다.

본 발명은 또한 다른 일 측면에 있어서, 본 발명의 표면 처리 동박을 수지 기판에 적층하는 공정, 또는 본 발명의 캐리어 부착 동박을 수지 기판에 적층하는 공정, 상기 표면 처리 동박의 상기 수지 기판에 적층한 측과는 반대측 표면, 또는 상기 캐리어 부착 동박의 상기 수지 기판에 적층한 측과는 반대측 표면에 회로를 형성하는 공정, 상기 회로가 매몰되도록 상기 표면 처리 동박의 상기 수지 기판에 적층한 측과는 반대측 표면, 또는 상기 캐리어 부착 동박의 상기 수지 기판에 적층한 측과는 반대측 표면에 수지층을 형성하는 공정, 상기 수지층 상에 회로를 형성하는 공정, 상기 수지층 상에 회로를 형성한 후에, 상기 표면 처리 동박을 제거함으로써, 또는 상기 캐리어 또는 상기 극박 구리층을 박리시켜서, 상기 극박 구리층 또는 상기 캐리어를 제거함으로써, 상기 수지층에 매몰되어 있는 회로를 노출시키는 공정을 포함하는 프린트 배선판의 제조 방법이다.

본 발명은 또한 다른 일 측면에 있어서, 본 발명의 표면 처리 동박 또는 본 발명의 캐리어 부착 동박과 수지 기판을 적층하는 공정, 본 발명의 표면 처리 동박 또는 상기 캐리어 부착 동박의 수지 기판과 적층한 측과는 반대측 표면에, 수지층과 회로를 적어도 1회 마련하는 공정, 및 상기 수지층과 회로를 형성한 후에 본 발명의 표면 처리 동박을 제거하거나, 또는, 상기 캐리어 부착 동박으로부터 상기 캐리어 또는 상기 극박 구리층을 박리시키는 공정을 포함하는 프린트 배선판의 제조 방법이다.

본 발명은 또한 다른 일 측면에 있어서, 본 발명의 적층체 중 적어도 한쪽 면에 수지층과 회로를 적어도 1회 마련하는 공정, 및 상기 수지층과 회로를 형성한 후에 상기 적층체를 구성하고 있는 캐리어 부착 동박으로부터 상기 캐리어 또는 상기 극박 구리층을 박리시키는 공정을 포함하는 프린트 배선판의 제조 방법이다.

본 발명은 또한 다른 일 측면에 있어서, 본 발명의 방법으로 제조된 프린트 배선판을 이용한 전자기기의 제조 방법이다.

본 발명에 의하면, 동박 표면에 마련된 조화 입자층 중 조화 입자의 탈락이 잘 억제되고, 또한 절연 기판과 맞붙일 때의 주름·선의 발생이 잘 억제된 표면 처리 동박을 제공할 수 있다.

도 1의 A~C는, 본 발명의 캐리어 부착 동박을 이용한 프린트 배선판의 제조 방법의 구체적인 예와 관련되는, 회로 도금·레지스트 제거까지 공정의 배선판 단면의 모식도이다.
도 2의 D~F는, 본 발명의 캐리어 부착 동박을 이용한 프린트 배선판의 제조 방법의 구체적인 예와 관련되는, 수지 및 2번째 층 캐리어 부착 동박 적층으로부터 레이저 천공까지 공정의 배선판 단면의 모식도이다.
도 3의 G~I는, 본 발명의 캐리어 부착 동박을 이용한 프린트 배선판의 제조 방법의 구체적인 예와 관련되는, 비어 필 형성으로부터 1번째 층의 캐리어 박리까지 공정의 배선판 단면의 모식도이다.
도 4의 J~K는, 본 발명의 캐리어 부착 동박을 이용한 프린트 배선판의 제조 방법의 구체적인 예와 관련되는, 플래시 에칭으로부터 범프구리 필러 형성까지 공정의 배선판 단면의 모식도이다.
도 5는 조화 처리층의 조화 입자의 동박 표면으로부터 높이(적층 높이)의 측정 방법의 설명도이다.

＜표면 처리 동박＞

본 발명의 표면 처리 동박은, 동박의 한쪽 표면 및/또는 양쪽 표면에 조화 처리층이 마련되어 있다. 본 발명에 있어서, 동박의 한쪽 「표면」 및/또는 양쪽 「표면」이란, 동박의 표면에 표면 처리(동박 표면에 구리 도금 등의 기초 도금 등)가 되어 있는 경우(예를 들면, 동박/표면 처리/조화 처리 순서로 처리된 표면 처리 동박)에는, 이 표면 처리가 된 후의 표면(최표면)을 의미한다. 본 발명의 표면 처리 동박을 절연기판에 맞붙여서 적층체(동장 적층판)를 제조한 후, 표면 처리 동박을 목적으로 하는 도체 패턴으로 에칭하여, 최종적으로 프린트 배선판을 제조할 수 있다. 본 발명의 표면 처리 동박은, 예를 들면 발열 부재로부터 열을 받아서 양호하게 방출할 수 있는 방열용 표면 처리 동박으로 이용해도 좋다.

＜동박＞

본 발명에 이용할 수 있는 동박의 형태에 특히 제한은 없고, 전형적으로는 본 발명에서 사용하는 동박은, 전해 동박 혹은 압연 동박 어느 것이어도 좋다. 일반적으로는, 전해 동박은 황산구리 도금욕으로부터 티탄이나 스테인리스 드럼 상에 구리를 전해 석출하여 제조되고, 압연 동박은 압연 롤에 의한 소성가공과 열처리를 반복하여 제조된다. 굴곡성이 요구되는 용도에는 압연 동박을 적용하는 경우가 많다.

동박 재료로서는 프린트 배선판의 도체 패턴으로 통상 사용되는 터프 피치동(JIS　H3100　합금번호 C1100)이나 무산소동(JIS　H3100　합금번호 C1020 또는 JIS　H3510　합금번호 C1011)과 같은 고순도의 구리 외에, 예를 들면 Sn 함유 구리, Ag 함유 구리, Cr, Zr 또는 Mg 등을 첨가한 구리합금, Ni 및 Si 등을 첨가한 콜슨계 구리합금과 같은 구리합금도 사용 가능하다. 또한, 본 명세서에서 용어 「동박」을 단독으로 사용했을 때는 동합금박도 포함하는 것으로 한다.

또한, 동박의 판 두께는 특히 한정할 필요는 없지만, 예를 들면 1㎛ 이상 1000㎛ 이하, 혹은 1㎛ 이상 500㎛ 이하, 혹은 1㎛ 이상 300㎛ 이하, 혹은 3㎛ 이상 100㎛ 이하, 혹은 5㎛ 이상 70㎛ 이하, 혹은 6㎛ 이상 35㎛ 이하, 혹은 9㎛ 이상 18㎛ 이하이다.

또한, 본 발명은 다른 측면에서, 캐리어, 중간층, 극박 구리층을 이 순서대로 가지는 캐리어 부착 동박으로서, 상기 극박 구리층이 본 발명의 표면 처리 동박인 캐리어 부착 동박이다. 본 발명에서 캐리어 부착 동박을 사용하는 경우, 극박 구리층 표면에 후술하는 조화 처리층 등의 표면 처리층을 마련한다. 또한, 캐리어 부착 동박의 다른 실시형태에 대해서도 후술한다.

＜조화 처리층＞

통상, 동박의 수지기재와 접착하는 면, 즉 조화면에는 적층 후 동박의 벗김 강도를 향상시키는 것을 목적으로 하고, 탈지 후 동박의 표면에 「혹」모양으로 전착시키는 조화 처리가 이루어진다. 전해 동박은 제조 시점에 요철을 가지고 있지만, 조화 처리에 의해 전해 동박의 볼록부를 증강시켜서 요철을 더욱 크게 한다. 조화 전의 전처리로써 통상의 구리 도금 등을 하는 경우가 있고, 조화 후 마무리 처리로써 전착물의 탈락을 방지하기 위하여 통상의 구리 도금 등이 이루어지는 경우도 있다. 본 발명에 있어서는, 이러한 전처리 및 마무리 처리도 포함하여 「조화 처리」라고 한다.

본 발명의 표면 처리 동박의 조화 처리층의 조화 입자는, 동박 표면으로부터의 조화 입자의 높이와, 상기 조화 입자의 굵기의 비인, 종횡비(조화 입자의 높이/조화 입자의 굵기)가 이하의 (1), (2) 중 어느 1개 이상을 만족시킨다.

(1) 조화 입자의 종횡비가 3 이하이다,

(2) 이하의 (2－1) 또는 (2－2) 중 어느 1개를 만족시킨다,

(2－1) 조화 입자의 높이가 500㎚보다 크고, 1000㎚ 이하인 경우, 조화 입자의 종횡비가 10 이하이다,

(2－2) 조화 입자의 높이가 500㎚ 이하인 경우, 조화 입자의 종횡비가 15 이하이다.

이러한 구성에 의해서, 동박 표면의 절연 수지와의 밀착성을 확보하면서, 분락도 잘 제어할 수 있다.

상기 (1)에 대해서는, 조화 입자의 종횡비가 2.9 이하인 것이 바람직하고, 2.8 이하인 것이 보다 바람직하며, 2.7 이하인 것이 더욱 바람직하고, 2.6 이하인 것이 더욱 바람직하며, 2.5 이하인 것이 더욱 바람직하고, 2.4 이하인 것이 더욱 바람직하며, 2.3 이하인 것이 더욱 바람직하고, 2.2 이하인 것이 더욱 바람직하며, 2.1 이하인 것이 더욱 바람직하고, 2.0 이하인 것이 더욱 바람직하다. 또한, 상기 (1)에 대해서는, 조화 입자의 종횡비가 0.1 이상인 것이 바람직하고, 0.2 이상인 것이 바람직하며, 0.3 이상인 것이 바람직하고, 0.4 이상인 것이 바람직하며, 0.5 이상인 것이 바람직하고, 0.6 이상인 것이 바람직하며, 0.7 이상인 것이 바람직하고, 0.8 이상인 것이 바람직하며, 0.9 이상인 것이 바람직하고, 1.0 이상인 것이 바람직하며, 1.1 이상인 것이 바람직하고, 1.2 이상인 것이 바람직하며, 1.3 이상인 것이 바람직하고, 1.4 이상인 것이 바람직하며, 1.5 이상인 것이 바람직하고, 1.6 이상인 것이 바람직하다.

상기 (2－1)에 대해서는, 조화 입자의 높이가 500㎚보다 크고, 1000㎚ 이하인 경우, 조화 입자의 종횡비가 9.5 이하인 것이 바람직하고, 9.0 이하인 것이 보다 바람직하며, 8.5 이하인 것이 보다 바람직하고, 8.0 이하인 것이 보다 바람직하며, 7.5 이하인 것이 보다 바람직하고, 7.0 이하인 것이 보다 바람직하며, 6.5 이하인 것이 보다 바람직하고, 6.4 이하인 것이 보다 바람직하며, 6.3 이하인 것이 보다 바람직하고, 6.2 이하인 것이 보다 바람직하며, 6.1 이하인 것이 보다 바람직하고, 6.0 이하인 것이 보다 바람직하며, 5.9 이하인 것이 보다 바람직하고, 5.5 이하인 것이 보다 바람직하며, 5.0 이하인 것이 보다 바람직하고, 4.5 이하인 것이 더욱 바람직하다.

상기 (2－1)에 대해서는, 조화 입자의 높이가 500㎚보다 크고, 1000㎚ 이하인 경우, 조화 입자의 종횡비는 0.1 이상인 것이 바람직하고, 0.5 이상인 것이 바람직하며, 1.0 이상인 것이 바람직하고, 1.5 이상인 것이 바람직하며, 1.7 이상인 것이 바람직하고, 1.9 이상인 것이 바람직하며, 2.1 이상인 것이 바람직하고, 2.3 이상인 것이 바람직하며, 2.6 이상인 것이 바람직하고, 2.9 이상인 것이 바람직하며, 3.2 이상인 것이 바람직하고, 3.5 이상인 것이 바람직하며, 3.8 이상인 것이 바람직하다.

상기 (2－2)에 대해서는, 조화 입자의 높이가 500㎚ 이하인 경우, 조화 입자의 종횡비는 14.5 이하인 것이 바람직하고, 14.0 이하인 것이 바람직하며, 13.9 이하인 것이 바람직하고, 13.8 이하인 것이 바람직하며, 13.5 이하인 것이 바람직하고, 13.0 이하인 것이 바람직하며, 12.5 이하인 것이 바람직하고, 12.0 이하인 것이 바람직하며, 11.5 이하인 것이 바람직하고, 11.0 이하인 것이 바람직하며, 10.5 이하인 것이 바람직하고, 10.0 이하인 것이 바람직하며, 9.5 이하인 것이 바람직하고, 9.0 이하인 것이 보다 바람직하며, 8.5 이하인 것이 보다 바람직하고, 8.0 이하인 것이 보다 바람직하며, 7.5 이하인 것이 보다 바람직하고, 7.0 이하인 것이 보다 바람직하며, 6.6 이하인 것이 보다 바람직하고, 6.5 이하인 것이 보다 바람직하며, 6.4 이하인 것이 보다 바람직하고, 6.3 이하인 것이 보다 바람직하며, 6.2 이하인 것이 보다 바람직하고, 6.1 이하인 것이 보다 바람직하며, 6.0 이하인 것이 보다 바람직하고, 5.9 이하인 것이 보다 바람직하며, 5.8 이하인 것이 보다 바람직하고, 5.7 이하인 것이 보다 바람직하며, 5.6 이하인 것이 보다 바람직하고, 5.5 이하인 것이 보다 바람직하며, 5.4 이하인 것이 보다 바람직하고, 5.3 이하인 것이 보다 바람직하며, 5.2 이하인 것이 보다 바람직하고, 5.1 이하인 것이 보다 바람직하며, 5.0 이하인 것이 보다 바람직하고, 4.9 이하인 것이 보다 바람직하며, 4.8 이하인 것이 보다 바람직하고, 4.7 이하인 것이 보다 바람직하며, 4.6 이하인 것이 보다 바람직하고, 4.5 이하인 것이 보다 바람직하며, 4.2 이하인 것이 보다 바람직하고, 3.9 이하인 것이 보다 바람직하며, 3.6 이하인 것이 보다 바람직하고, 3.4 이하인 것이 보다 바람직하며, 3.3 이하인 것이 보다 바람직하고, 3.0 이하인 것이 보다 바람직하며, 2.7 이하인 것이 보다 바람직하고, 2.5 이하인 것이 보다 바람직하며, 2.4 이하인 것이 보다 바람직하고, 2.3 이하인 것이 더욱 바람직하며, 1.9 이하인 것이 더욱 바람직하다.

상기 (2－2)에 대해서는, 조화 입자의 높이가 500㎚ 이하인 경우, 조화 입자의 종횡비는 0.1 이상인 것이 바람직하고, 0.5 이상인 것이 바람직하며, 1.0 이상인 것이 바람직하고, 1.5 이상인 것이 바람직하며, 1.7 이상인 것이 바람직하고, 1.9 이상인 것이 바람직하며, 2.1 이상인 것이 바람직하고, 2.3 이상인 것이 바람직하며, 2.6 이상인 것이 바람직하고, 2.9 이상인 것이 바람직하며, 3.2 이상인 것이 바람직하고, 3.5 이상인 것이 바람직하며, 3.8 이상인 것이 바람직하다.

상술한 바와 같이 조화 입자의 종횡비의 상한을 제어하면, 조화 입자의 굵기가 동일한 정도의 조화 입자의 경우, 조화 입자가 보다 잘 접히지 않게 되는 경우가 있고, 분락을 보다 저감할 수 있는 경우가 있다. 또한, 상술한 바와 같이 조화 입자의 종횡비의 하한을 제어하면, 표면 처리 동박과 수지기재의 밀착성을 향상시킬 수 있는 경우가 있다.

또한, 본 발명의 표면 처리 동박의 조화 처리층의 조화 입자의 굵기의 값은 특히 한정할 필요는 없지만, 전형적으로는, 예를 들면 5㎚ 이상, 예를 들면 10㎚ 이상, 예를 들면 13㎚ 이상이다. 또한, 본 발명의 표면 처리 동박의 조화 처리층의 조화 입자의 굵기의 값은 특히 한정할 필요는 없지만, 전형적으로는, 예를 들면 1200㎚ 이하, 예를 들면 1100㎚ 이하, 예를 들면 1000㎚ 이하, 예를 들면 900㎚ 이하, 예를 들면 800㎚ 이하, 예를 들면 700㎚ 이하, 예를 들면 600㎚ 이하, 예를 들면 500㎚ 이하, 예를 들면 400㎚ 이하이다.

또한, 조화 입자는 중첩되어 있어도 좋다.

또한, 조화 처리층의 조화 입자의 높이가 1000㎚ 이상의 입자인 경우는, 조화 입자가 접히기 쉽고 분진이 강하되기 쉬운 경우가 있기 때문에, 조화 입자의 종횡비(조화 입자의 높이/조화 입자의 굵기)가 3.0 이하인 것이 바람직하고, 2.9 이하인 것이 바람직하며, 2.8 이하인 것이 바람직하고, 2.7 이하인 것이 바람직하며, 2.6 이하인 것이 바람직하고, 2.5 이하인 것이 바람직하며, 2.4 이하인 것이 바람직하고, 2.3 이하인 것이 바람직하며, 2.2 이하인 것이 바람직하고, 2.1 이하인 것이 바람직하며, 2.0 이하인 것이 보다 바람직하다. 상술한 범위로 조화 입자의 종횡비를 제어함으로써, 조화 입자가 더욱 접히지 않게 되어, 더욱 분진이 강하되기 어렵게 할 수 있다.

또한, 조화 처리층의 조화 입자의 높이가 500㎚ 이상의 입자인 경우는, 조화 입자가 접히기 쉽고 분진이 강하되기 쉬운 경우가 있기 때문에, 조화 입자의 종횡비(조화 입자의 높이/조화 입자의 굵기)가 10.0 이하인 것이 바람직하고, 9.5 이하인 것이 바람직하며, 9.0 이하인 것이 바람직하고, 8.5 이하인 것이 바람직하며, 8.0 이하인 것이 보다 바람직하고, 7.5 이하인 것이 보다 바람직하며, 7.0 이하인 것이 보다 바람직하고, 6.5 이하인 것이 보다 바람직하며, 6.0 이하인 것이 보다 바람직하고, 5.5 이하인 것이 보다 바람직하다. 상술한 범위로 조화 입자의 종횡비를 제어함으로써, 조화 입자가 더욱 접히지 않게 되어, 더욱 분진이 강하되지 않게 할 수 있다.

또한, 더욱 생산성을 좋게 한다는 관점에서는, 상술한 조화 입자의 높이는 400㎚ 이하인 것이 바람직하다.

또한, 에칭성을 더욱 좋게 한다는 관점에서는, 상술한 조화 입자의 높이는 1200㎚ 이하인 것이 바람직하다.

본 발명의 조화 처리층의 조화 입자의 높이, 및/또는 조화 처리층의 조화 입자의 굵기에 대해서는, 전류 밀도 및/또는 도금 시간 및/또는 도금할 때의 도금액 온도에 따라서 제어할 수 있다. 전류 밀도를 높임으로써 조화 입자의 높이를 높게 하고, 및/또는 조화 입자의 굵기를 크게 할 수 있다. 전류 밀도를 낮게 함으로써, 조화 입자의 높이를 낮게 하고, 및/또는 조화 입자의 굵기를 작게 할 수 있다. 도금 시간을 길게 함으로써 조화 입자의 높이를 높게 하고 및/또는 조화 입자의 굵기를 크게 할 수 있다. 도금 시간을 짧게 함으로써 조화 입자의 높이를 낮게 하고, 및/또는 조화 입자의 굵기를 작게 할 수 있다. 도금액의 온도를 낮게 하여 조화 입자의 높이를 높게 하고 및/또는 조화 입자의 굵기를 크게 할 수 있다. 도금액의 온도를 높임으로써 조화 입자의 높이를 낮게 하고 및/또는 조화 입자의 굵기를 작게 할 수 있다. 또한, 도금액 중의 구리 농도를 높게 함으로써, 조화 입자의 굵기를 크게 할 수 있다. 또한 도금액 중의 구리 농도를 낮게 함으로써, 조화 입자의 굵기를 작게 할 수 있다.

상술한 바와 같이, 조화 입자의 높이를 높게 하고, 및/또는 조화 입자의 굵기를 작게 함으로써, 조화 입자의 종횡비를 크게 할 수 있다. 또한, 상술한 바와 같이, 조화 입자의 높이를 낮게 하고, 및/또는 조화 입자의 굵기를 크게 함으로써, 조화 입자의 종횡비를 작게 할 수 있다.

본 발명의 표면 처리 동박은 조화 처리층측 표면의 백색판(광원을 D65로 하고, 10도 시야로 했을 때, 이 백색판의 X₁₀Y₁₀Z₁₀ 표색계(JIS　Z8701　1999)의 3자극값은 X₁₀=80.7, Y₁₀=85.6, Z₁₀=91.5이고, L^*a^*b^* 표색계에서의, 상기 백색판의 물체색은 L^*=94.14, a^*=-0.90, b^*=0.24이다)의 물체색을 기준으로 하는 색으로 한 경우의 색차로서, JIS　Z8730에 근거하는 색차 ΔE^*ab가 65 이하로 제어되어 있다. 이러한 구성에 의해, 색차 ΔE^*ab를 올리는 원인이 되는 조대(粗大)한 조화 입자 적층체의 존재 빈도를 보다 저감할 수 있고, 분락을 잘 제어할 수 있다. 본 발명의 표면 처리 동박의 조화 처리층측 표면의 JIS　Z8730에 근거하는 색차 ΔE^*ab는 62 이하인 것이 바람직하고, 60 이하인 것이 보다 바람직하며, 57 이하인 것이 보다 바람직하고, 50.0 이하인 것이 보다 바람직하다.

또한, 상기 색차 ΔE^*ab의 하한값에 대해서, 42 이상으로 제어하면, 예를 들면, 프린트 배선판의 제조에서 동박 표면에 회로를 형성할 때, 동박과 회로의 대비(contrast)가 선명해지고, 그 결과, 회로의 시인성이 양호해져서, 회로의 위치를 맞추는데 정밀도 좋게 실시할 수 있는 경우가 있다. 또한, 프린트 배선판의 집적회로 밀도를 상승시키기 위해서는, 레이저 구멍을 형성하여 그 구멍을 통해서 내층과 외층을 접속시키는 방법이 일반적이지만, 이 때, 표면 처리 동박의 조화 처리층측 표면의 상기 색차 ΔE^*ab를 42 이상으로 제어하면, CCD 카메라를 이용한 다층 FPC를 적층할 때의 위치 결정 시에, PI(폴리이미드)를 비치도록 한 백색 스테이지 상의 동박 회로 위치를 확인할 필요가 있기 때문에, 위치 결정의 정밀도가 향상한다. 또한, 구리는 탄산 가스 레이저 등의 원적외선~적외선 파장역의 레이저광의 흡수율이 매우 낮은 점에서, ΔE^*ab가 42 이상인 것으로, 이 흡수율의 개선에도 이어지는 경우가 있다. 상술한 색차 ΔE^*ab는 바람직하게는 45 이상, 보다 바람직하게는 47 이상, 보다 바람직하게는 49 이상, 보다 바람직하게는 50 이상, 보다 바람직하게는 51 이상, 보다 바람직하게는 52 이상이다. 또한, 동박 표면의 절연 수지와의 밀착성을 보다 양호하게 할 수 있는 경우가 있기 때문에, 상술한 색차 ΔE^*ab는 49.1 이상으로 하는 것이 바람직하다.

본 발명에 있어서 「조화 처리층측 표면」은, 조화 처리층의 표면에 내열층, 방청층, 크로메이트 처리층 또는 실란 커플링 처리층 등 각종 표면 처리층이 마련되어 있는 경우에는 그 표면 처리층 표면(최표면)을 의미한다.

예를 들면, 본 발명에 있어서 「조화 처리층측 표면의 JIS　Z8730에 근거하는 색차 ΔE^*ab」는, 조화 처리층의 표면에 내열층, 방청층, 크로메이트 처리층 또는 실란 커플링 처리층 등의 각종 표면 처리층이 마련되어 있는 경우는 그 표면 처리층 표면(최표면)의 JIS　Z8730에 근거하는 색차 ΔE*ab를 나타낸다. 본 발명의 표면 처리 동박의 조화 처리층측 표면의 JIS　Z8730에 근거하는 색차 ΔE^*ab는 52 이상인 것이 보다 바람직하고, 54 이상인 것이 보다 바람직하다.

여기서, 상술한 색차 ΔE^*ab는 하기 식으로 나타난다. 하기 식 중의 색차 ΔL, Δa, Δb는 각각 색차계로 측정되고, 흑색/백색/적색/녹색/황색/청색을 가미하여, JIS　Z8730(2009)에 근거하는 L^*a^*b^*표색계를 이용해서 나타나는 종합 지표로서, ΔL：흑백, Δa：적록, Δb：황청으로 나타난다. 상기 색차(ΔL, Δa, Δb)는 HunterLab사제 색차계 MiniScan　XE　Plus를 사용하여 측정할 수 있다. 또한, 색차 ΔL, Δa, Δb는 각각 상술한 백색판의 물체색을 기준으로 하는 색으로 한 경우의 JIS　Z8730(2009)에 근거하는 색차로서, ΔL는 JIS　Z8729(2004)에 규정하는 L^*a^*b^* 표색계에서의 2개 물체색의 CIE 명도 L^*의 차이이고, Δa, Δb는 JIS　Z8729(2004)에 규정하는 L^*a^*b^*표색계에서의 2개 물체색의 색좌표 a^* 혹은 b^*의 차이이다.

상술한 색차는 조화 처리층의 형성 조건에 의해 제어할 수 있다. 구체적으로는, 조화 처리층의 형성시에 있어서, 복수의 원소, 예를 들면 구리, 니켈, 코발트, 텅스텐, 몰리브덴, 인, 아연, 주석, 크롬 및 철로 이루어지는 군으로부터 선택되는 1종 이상의 원소를 포함하는 전해액을 이용하여, 전류 밀도와 처리 시간과 처리액의 온도를 제어함으로써 상술한 색차를 제어할 수 있다. 조화 입자의 높이 및/또는 색차를 제어하기 쉬워지기 때문에, 조화 처리층은 구리를 포함하는 합금인 것이 바람직하다. 전류 밀도를 높임으로써 색차를 크게 할 수 있다. 전류 밀도를 낮게 함으로써 색차를 작게 할 수 있다. 도금 시간을 길게 하여 색차를 크게 할 수 있다. 도금 시간을 짧게 함으로써 색차를 작게 할 수 있다. 도금액의 온도를 낮게 함으로써 색차를 크게 할 수 있다. 도금액의 온도를 높게 하여 색차를 작게 할 수 있다.

또한, 조화 처리액의 금속 조성으로서, 구리 농도를 낮게, 그 이외의 금속 농도를 높게 함으로써 색차를 크게 할 수도 있다.

본 발명의 표면 처리 동박은, 표면 처리 동박의 조화 처리층측 표면의 TD 광택도가 70% 이하로 제어되어 있다. 표면 처리 동박의 조화 처리층측 표면의 TD 광택도가 70%를 넘으면, 표면 처리 동박과 수지를 맞붙일 때, 주름이나 선이 생길 우려가 있다. 표면 처리 동박의 조화 처리층측 표면의 TD 광택도는, 바람직하게는 69% 이하, 보다 바람직하게는 68% 이하, 보다 바람직하게는 67% 이하, 보다 바람직하게는 66% 이하, 더욱 바람직하게는 65% 이하, 더욱 바람직하게는 60% 이하, 더욱 바람직하게는 55% 이하, 더욱 바람직하게는 50% 이하, 더욱 바람직하게는 45% 이하, 더욱 바람직하게는 25% 이하, 더욱 바람직하게는 20% 이하, 더욱 바람직하게는 10% 이하, 더욱 바람직하게는 5% 이하이다. 또한, 표면 처리 동박의 조화 처리층측 표면의 TD 광택도의 하한은 특히 한정할 필요는 없지만, 전형적으로는 예를 들면 0.01% 이상, 예를 들면 0.1% 이상, 예를 들면 0.3% 이상, 예를 들면 0.5% 이상이다. 또한, 분락을 보다 잘 제어할 수 있는 경우가 있기 때문에, 표면 처리 동박의 조화 처리층측 표면의 TD의 광택도는 21% 이상인 것이 바람직하다.

표면 처리 동박의 조화 처리층측 표면의 TD 광택도는 표면 처리전의 동박 또는 캐리어의 TD 광택도, 및/또는 동박에 도금할 때의 전류 밀도, 및/또는 도금 시간, 및/또는 도금액의 온도로 제어할 수 있다. 표면 처리전의 동박 또는 캐리어의 TD 광택도를 낮게 하여, 표면 처리 동박의 조화 처리층측 표면의 TD 광택도를 낮게 할 수 있다. 표면 처리전의 동박 또는 캐리어의 TD 광택도를 높게 함으로써, 표면 처리 동박의 조화 처리층측 표면의 TD 광택도를 높게 할 수 있다. 전류 밀도를 높게 함으로써, 표면 처리 동박의 조화 처리층측 표면의 TD 광택도를 낮게 할 수 있다. 전류 밀도를 낮게 함으로써, 표면 처리 동박의 조화 처리층측 표면의 TD 광택도를 높게 할 수 있다. 도금 시간을 길게 함으로써, 표면 처리 동박의 조화 처리층측 표면의 TD 광택도를 낮게 할 수 있다. 도금 시간을 짧게 함으로써, 표면 처리 동박의 조화 처리층측 표면의 TD 광택도를 높게 할 수 있다. 도금액의 온도를 낮게 함으로써, 표면 처리 동박의 조화 처리층측 표면의 TD 광택도를 낮게 할 수 있다. 도금액의 온도를 높게 함으로써, 표면 처리 동박의 조화 처리층측 표면의 TD 광택도를 높게 할 수 있다.

본 발명에 있어서 「조화 처리층측 표면의 TD 광택도」는, 조화 처리층의 표면에 내열층, 방청층, 크로메이트 처리층 또는 실란 커플링 처리층 등의 각종 표면 처리층이 마련되어 있는 경우, 그 표면 처리층 표면(최표면)의 TD 광택도를 나타낸다.

본 발명의 표면 처리 동박은, 조화 처리층의 조화 입자의 굵기가 5㎚ 이상인 것이 바람직하다. 조화 처리층의 조화 입자의 굵기가 5nm 이상이면, 표면 처리 동박을 조화 처리층측으로부터 수지에 적층한 후에, 표면 처리 동박으로부터 수지를 박리할 때의 박리 강도를 보다 양호하게 할 수 있는 경우가 있다. 상술한 박리 강도를 보다 양호하게 한다는 관점에서, 조화 처리층의 조화 입자의 굵기는 7㎚ 이상인 것이 보다 바람직하고, 10㎚ 이상인 것이 보다 바람직하며, 15㎚ 이상인 것이 보다 바람직하고, 20㎚ 이상인 것이 보다 바람직하며, 21㎚ 이상인 것이 보다 바람직하고, 25㎚ 이상인 것이 보다 바람직하며, 27㎚ 이상인 것이 보다 바람직하고, 30㎚ 이상인 것이 보다 바람직하며, 35㎚ 이상인 것이 더욱 바람직하고, 40㎚ 이상인 것이 더욱 바람직하다.

본 발명의 표면 처리 동박은, 조화 처리층의 조화 입자의 굵기가 500㎚ 이하인 것이 바람직하다. 조화 처리층의 조화 입자의 굵기가 500㎚ 이하이면, 표면 처리 동박을 조화 처리층측으로부터 수지에 적층한 후에, 상기 표면 처리 동박의 불필요한 부분을 에칭으로 제거함으로써 회로를 형성할 때, 표면 처리 동박을 제거한 후의 수지 표면에 표면 처리 동박의 찌꺼기가 더욱 남지 않게 된다고 하는 효과가 생기는 경우가 있다. 상술한 표면 처리 동박의 찌꺼기가 보다 잘 남지 않게 한다는 관점에서, 조화 처리층의 조화 입자의 굵기는 480㎚ 이하인 것이 보다 바람직하고, 460㎚ 이하인 것이 보다 바람직하며, 440㎚ 이하인 것이 보다 바람직하고, 420㎚ 이하인 것이 보다 바람직하며, 400㎚ 이하인 것이 보다 바람직하고, 380㎚ 이하인 것이 보다 바람직하며, 360㎚ 이하인 것이 보다 바람직하고, 340㎚ 이하인 것이 보다 바람직하며, 320㎚ 이하인 것이 보다 바람직하고, 300㎚ 이하인 것이 보다 바람직하며, 280㎚ 이하인 것이 보다 바람직하고, 260㎚ 이하인 것이 보다 바람직하며, 250㎚ 이하인 것이 보다 바람직하고, 240㎚ 이하인 것이 더욱 바람직하며, 220㎚ 이하인 것이 더욱 바람직하다. 또한, 후술하는 생산성을 보다 좋게 한다는 관점에서, 79㎚ 이하인 것이 바람직하다.

본 발명의 표면 처리 동박에서의 조화 처리층은 이하의 조건에 따라서, 제작할 수 있다.

(조화 처리층 도금 조건)

조화 처리층을 형성하기 위한 도금 조건의 일례를 들면, 하기와 같다.

액 조성：구리 10g/L 이상 25g/L 이하, 코발트 7g/L 이상 10g/L 이하, 니켈 7g/L 이상 10g/L 이하

pH：2.0 이상 3.0 이하

액온：40℃ 이상 60℃ 이하

전류 밀도：10A/d㎡ 이상 60A/d㎡ 이하

도금 시간：0.2초 이상 1.6초 이하

쿨롱양：0.6As/d㎡ 이상 100As/d㎡ 이하

전류 밀도가 높은 경우에는, 도금액 온도를 상술한 범위로 하고, 및/또는, 도금 시간을 짧게 할 필요가 있다. 전류 밀도가 낮은 경우에는, 도금액 온도를 상술한 범위의 높게 하고, 및/또는 어느 정도 도금 시간을 길게 하는 것이 필요하다.

조화 처리층을 형성하기 위한 액 조성은 이하의 (A)~(E) 중 어느 하나를 이용해도 좋다. 그 외의 조건은, 상술한 조건을 이용해도 좋다.

(A) 구리 10~20g/L, 니켈 3~10g/L, 인 0.1~2.0g/L

(B) 구리 3~10g/L, 코발트 10~20g/L, 니켈 10~20g/L

(C) 구리 3~10g/L, 코발트 10~20g/L, 니켈 10~20g/L, 텅스텐 0.001~5g/L

(D) 구리 5~15g/L, 니켈 5~15g/L, 몰리브덴 0.1~10g/L

(E) 구리 5~15g/L, 니켈 5~15g/L, 몰리브덴 0.1~10g/L, 인 0.1~2.0g/L

상술한 조화 처리층을 형성하기 위한 액은, 니켈, 코발트, 텅스텐, 몰리브덴, 인, 아연, 주석, 크롬 및 철 중에서 선택되는 1종 이상의 원소를 포함해도 좋다.

또한, 상술한 바와 같이, 상기 조화 처리층은, 본 발명의 표면 처리 동박의 한쪽 표면에 형성해도 좋고, 양쪽 모두의 표면에 형성해도 좋다.

＜캐리어 부착 동박＞

본 발명의 다른 실시형태인 캐리어 부착 동박은, 캐리어의 한쪽 면, 또는 양쪽 면에 중간층, 극박 구리층을 이 순서대로 가진다. 그리고 상기 극박 구리층이 상술한 본 발명의 하나의 실시형태인 표면 처리 동박이다.

＜캐리어＞

본 발명에 이용할 수 있는 캐리어는 전형적으로는 금속박 또는 수지 필름이고, 예를 들면 동박, 동합금박, 니켈박, 니켈합금박, 철박, 철합금박, 스테인리스박, 알루미늄박, 알루미늄 합금박, 절연 수지 필름, 폴리이미드 필름, LCP(액정 폴리머) 필름, 불소 수지 필름, PET(폴리에틸렌 테레프탈레이트) 필름, PP(폴리프로필렌) 필름, 폴리아미드 필름, 폴리아미드이미드 필름의 형태로 제공된다.

본 발명에 이용할 수 있는 캐리어는 전형적으로는 압연 동박이나 전해 동박의 형태로 제공된다. 일반적으로는, 전해 동박은 황산구리 도금욕으로부터 티탄이나 스테인리스의 드럼상에 구리를 전해 석출하여 제조되고, 압연 동박은 압연 롤에 의한 소성가공과 열처리를 반복해서 제조된다. 동박의 재료로는 터프 피치동(JIS　H3100　합금번호 C1100)이나 무산소동(JIS　H3100　합금번호 C1020 또는 JIS　H3510　합금번호 C1011)과 같은 고순도 구리 외에, 예를 들면 Sn 함유 구리, Ag 함유 구리, Cr, Zr 또는 Mg 등을 첨가한 구리 합금, Ni 및 Si 등을 첨가한 콜슨계 구리합금과 같은 구리합금도 사용 가능하다. 또한, 본 명세서에 있어서, 용어 「동박」을 단독으로 이용했을 때에는 동합금박도 포함하는 것으로 한다.

본 발명에 이용할 수 있는 캐리어의 두께에 대해서도 특히 제한은 없지만, 캐리어로서의 역할을 하는데에 적합한 두께로 적절히 조절하면 좋고, 예를 들면 5㎛ 이상으로 할 수 있다. 다만, 너무 두꺼우면 생산 비용이 높아지므로 일반적으로는 35㎛ 이하로 하는 것이 바람직하다. 따라서, 캐리어의 두께는 전형적으로는 8㎛ 이상 70㎛ 이하이고, 보다 전형적으로는 12㎛ 이상 70㎛ 이하이며, 보다 전형적으로는 18㎛ 이상 35㎛ 이하이다. 또한, 원료 비용을 저감하는 관점에서는 캐리어의 두께는 작은 것이 바람직하다. 그 때문에, 캐리어의 두께는, 전형적으로는 5㎛ 이상 35㎛ 이하이고, 바람직하게는 5㎛ 이상 18㎛ 이하이며, 바람직하게는 5㎛ 이상 12㎛ 이하이고, 바람직하게는 5㎛ 이상 11㎛ 이하이며, 바람직하게는 5㎛ 이상 10㎛ 이하이다. 또한, 캐리어의 두께가 작은 경우에는, 캐리어의 통박(通箔) 시에 접힌 주름이 발생하기 쉽다. 접힌 주름의 발생을 방지하기 위해서, 예를 들면 캐리어 부착 동박 제조 장치의 반송 롤을 평활하게 하거나, 반송 롤과 그 다음 반송 롤의 거리를 짧게 하는 것이 유효하다. 또한, 프린트 배선판 제조 방법의 하나인 매립 공법(임베디드법(Embedded　Process))에 캐리어 부착 동박이 이용되는 경우에는, 캐리어의 강성이 높을 필요가 있다. 그렇기 때문에, 매립 공법에 이용하는 경우, 캐리어의 두께는 18㎛ 이상 300㎛ 이하인 것이 바람직하고, 25㎛ 이상 150㎛ 이하인 것이 바람직하며, 35㎛ 이상 100㎛ 이하인 것이 바람직하고, 35㎛ 이상 70㎛ 이하인 것이 더욱 바람직하다.

또한, 캐리어의 극박 구리층을 마련하는 측의 표면과는 반대측 표면에 조화 처리층을 마련해도 좋다. 상기 조화 처리층을 공지의 방법을 이용해서 마련해도 좋고, 후술하는 조화 처리에 의해 마련해도 좋다. 캐리어의 극박 구리층을 마련하는 측의 표면과는 반대측 표면에 조화 처리층을 마련하는 것은, 캐리어를 상기 조화 처리층을 가지는 표면측으로부터 수지 기판 등의 지지체에 적층할 때 캐리어와 수지 기판이 잘 박리되지 않는다는 이점을 가진다.

이하, 캐리어로서 전해 동박을 사용하는 경우의 제조 조건의 일례를 나타낸다.

＜전해액 조성＞

구리：90g/L 이상 110g/L 이하

황산：90g/L 이상 110g/L 이하

염소：50ppm 이상 100ppm 이하

레벨링제 1(비스(3 술포프로필)디설파이드)：10ppm 이상 30ppm 이하

레벨링제 2(아민 화합물)：10ppm 이상 30ppm 이하

상기 아민 화합물에는 이하의 화학식의 아민 화합물을 이용할 수 있다.

또한, 본 발명에 이용되는 전해, 표면 처리 또는 도금 등에 이용되는 처리액의 잔부는 특별히 명기하지 않는 한 물이다.

[화학식 1]

(상기 화학식 중, R₁ 및 R₂는 히드록시알킬기, 에테르기, 아릴기, 방향족 치환 알킬기, 불포화 탄화수소기, 알킬기로 이루어지는 1군으로부터 선택되는 것이다.)

＜제조 조건＞

전류 밀도：70A/d㎡ 이상 100A/d㎡ 이하

전해액 온도：50℃ 이상 60℃ 이하

전해액 선속：3m/sec 이상 5m/sec 이하

전해 시간：0.5분간 이상 10분간 이하

＜중간층＞

캐리어 상에는 중간층을 마련한다. 캐리어와 중간층 사이에 다른 층을 마련해도 좋다. 본 발명에서 이용하는 중간층은, 캐리어 부착 동박이 절연 기판으로의 적층 공정 전에는 캐리어로부터 극박 구리층을 박리하기 어려운 한편, 절연 기판으로의 적층 공정 후에는 캐리어로부터 극박 구리층이 박리 가능한 것과 같은 구성이면 특히 한정되지 않는다. 예를 들면, 본 발명의 캐리어 부착 동박의 중간층은 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn, 이들의 합금, 이들의 수화물, 이들의 산화물, 유기물로 이루어지는 군으로부터 선택되는 1종 또는 2종 이상을 포함해도 좋다. 또한, 중간층은 복수의 층이어도 좋다.

또한, 예를 들면, 중간층은 캐리어측으로부터 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn로 구성된 원소군으로부터 선택된 1종의 원소로 이루어지는 단일 금속층, 혹은 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn로 구성된 원소군으로부터 선택된 1종 또는 2종 이상의 원소로 이루어지는 합금층을 형성하고, 그 위에 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn로 구성된 원소군으로부터 선택된 1종 또는 2종 이상의 원소의 수화물 또는 산화물, 혹은 유기물로 이루어지는 층, 혹은 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn로 구성된 원소군으로부터 선택된 1종의 원소로 이루어지는 단일 금속층, 혹은 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn로 구성된 원소군으로부터 선택된 1종 또는 2종 이상의 원소로 이루어지는 합금층을 형성함으로써 구성할 수 있다.

중간층을 한쪽 면에만 마련하는 경우, 캐리어의 반대면에는 Ni 도금층 등의 방청층을 마련하는 것이 바람직하다. 또한, 중간층을 크로메이트 처리나 아연 크로메이트 처리나 도금 처리로 마련한 경우에는, 크롬이나 아연 등, 부착한 금속의 일부는 수화물이나 산화물로 되어 있는 경우가 있다고 생각된다.

또한, 예를 들면, 중간층은 캐리어 상에 니켈, 니켈-인 합금 또는 니켈-코발트 합금과 크롬이 이 순서로 적층되어 구성할 수 있다. 니켈과 구리의 접착력은 크롬과 구리의 접착력보다 높기 때문에, 극박 구리층을 박리할 때에 극박 구리층과 크롬의 계면에서 박리하게 된다. 또한, 중간층의 니켈에는 캐리어로부터 구리 성분이 극박 구리층으로 확산되어 가는 것을 막는 장벽 효과가 기대된다. 중간층에서의 니켈 부착량은 바람직하게는 100㎍/d㎡ 이상 40000㎍/d㎡ 이하, 보다 바람직하게는 100㎍/d㎡ 이상 4000㎍/d㎡ 이하, 보다 바람직하게는 100㎍/d㎡ 이상 2500㎍/d㎡ 이하, 보다 바람직하게는 100㎍/d㎡ 이상 1000㎍/d㎡ 미만이고, 중간층에서의 크롬의 부착량은 5㎍/d㎡ 이상 100㎍/d㎡ 이하인 것이 바람직하다.

＜극박 구리층＞

중간층 위에는 극박 구리층을 마련한다. 중간층과 극박 구리층 사이에는 다른 층을 마련해도 좋다. 극박 구리층은, 황산구리, 피로인산 구리, 설파민산 구리, 시안화구리 등의 전해욕을 이용한 전기 도금에 의해 형성할 수 있고, 일반적인 전해 동박에 사용되어 고전류 밀도에서의 동박 형성이 가능한 점에서 황산구리욕이 바람직하다. 극박 구리층의 두께는 특별히 제한은 없지만, 일반적으로는 캐리어보다 얇고, 예를 들면 12㎛ 이하이다. 전형적으로는 0.5㎛ 이상 12㎛ 이하이고, 보다 전형적으로는 1㎛ 이상 5㎛ 이하, 더욱 전형적으로는 1.5㎛ 이상 5㎛ 이하, 더욱 전형적으로는 2㎛ 이상 5㎛ 이하이다. 또한, 캐리어의 양면에 극박 구리층을 마련해도 좋다.

이와 같이 하여, 캐리어와, 캐리어상에 적층된 중간층과, 중간층 위에 적층된 극박 구리층을 구비한 캐리어 부착 동박이 제조된다. 캐리어 부착 동박 자체의 사용 방법은 당업자에게는 주지이지만, 예를 들면 극박 구리층의 표면을 종이 기재 페놀 수지, 종이 기재 에폭시 수지, 합성섬유포 기재 에폭시 수지, 유리포·종이 복합기재 에폭시 수지, 유리포·유리 부직포 복합기재 에폭시 수지 및 유리포 기재 에폭시 수지, 폴리에스테르 필름, 폴리이미드 필름 등의 절연 기판에 맞붙여서 열압착한 후에 캐리어를 벗겨 동장 적층판으로 하고, 절연 기판에 접착한 극박 구리층을 목적으로 하는 도체 패턴으로 에칭하여, 최종적으로 프린트 배선판을 제조할 수 있다.

캐리어 부착 동박 자체의 사용 방법은 당업자에게 주지이지만, 예를 들면 극박 구리층의 표면을 종이 기재 페놀 수지, 종이 기재 에폭시 수지, 합성 섬유포 기재 에폭시 수지, 유리포·종이 복합기재 에폭시 수지, 유리포·유리 부직포 복합기재 에폭시 수지 및 유리포 기재 에폭시 수지, 폴리에스테르 필름, 폴리이미드 필름 등의 절연 기판에 맞붙여서 열압착한 후에 캐리어를 벗겨 동장 적층판으로 하고, 절연 기판에 접착한 극박 구리층을 목적으로 하는 도체 패턴으로 에칭하여, 최종적으로 프린트 배선판을 제조할 수 있다.

＜그 외의 표면 처리＞

조화 처리 후에, Ni, Co, Cu, Zn의 단체 또는 Ni 합금, Co 합금, Cu 합금, Zn 합금, 또는 Ni, Co, Cu, Zn의 군으로부터 선택되는 1종 이상의 원소를 포함하는 합금 등으로 내열층 또는 방청층을 형성해도 좋고, 추가로 그 표면에 크로메이트 처리, 실란 커플링 처리 등의 처리를 해도 좋다. 즉, 조화 처리층의 표면에, 내열층, 방청층, 크로메이트 처리층 및 실란 커플링 처리층으로 이루어지는 군으로부터 선택된 1종 이상의 층을 형성해도 좋다. 또한, 상술한 내열층, 방청층, 크로메이트 처리층, 실란 커플링 처리층은 각각 복수의 층에서 형성되어도 좋다(예를 들면, 2층 이상, 3층 이상 등).

본 명세서에서 크로메이트 처리층이란 무수 크롬산, 크롬산, 중크롬산, 크롬산염 또는 중크롬산염을 함유하는 액으로 처리된 층을 말한다. 크로메이트 처리층은 Co, Fe, Ni, Mo, Zn, Ta, Cu, Al, P, W, Sn, As 및 Ti 등의 원소(금속, 합금, 산화물, 질화물, 황화물 등 어떠한 형태라도 좋다)를 포함해도 좋다. 크로메이트 처리층의 구체적인 예로는, 무수 크롬산 또는 중크롬산칼륨 수용액으로 처리한 크로메이트 처리층이나, 무수 크롬산 또는 중크롬산칼륨 및 아연을 포함하는 처리액으로 처리한 크로메이트 처리층 등을 들 수 있다.

내열층, 방청층으로서는 공지의 내열층, 방청층을 이용할 수 있다. 예를 들면, 내열층 및/또는 방청층은 니켈, 아연, 주석, 코발트, 몰리브덴, 구리, 텅스텐, 인, 비소, 크롬, 바나듐, 티탄, 알루미늄, 금, 은, 백금족 원소, 철, 탄탈의 군으로부터 선택되는 1종 이상의 원소를 포함하는 층이어도 좋고, 니켈, 아연, 주석, 코발트, 몰리브덴, 구리, 텅스텐, 인, 비소, 크롬, 바나듐, 티탄, 알루미늄, 금, 은, 백금족 원소, 철, 탄탈의 군으로부터 선택되는 1종 이상의 원소로 이루어지는 금속층 또는 합금층이어도 좋다. 또한, 내열층 및/또는 방청층은 상술한 원소를 포함하는 산화물, 질화물, 규화물을 포함해도 좋다. 또한, 내열층 및/또는 방청층은 니켈-아연 합금을 포함하는 층이어도 좋다. 또한, 내열층 및/또는 방청층은 니켈-아연 합금층이어도 좋다. 상기 니켈-아연 합금층은 불가피 불순물을 제외하고, 니켈을 50wt% 이상 99wt% 이하, 아연을 50wt% 이상 1wt% 이하 함유하는 것이어도 좋다. 상기 니켈-아연 합금층의 아연 및 니켈의 합계 부착량이 5mg/㎡ 이상 1000mg/㎡ 이하, 바람직하게는 10mg/㎡ 이상 500mg/㎡ 이하, 바람직하게는 20mg/㎡ 이상 100mg/㎡ 이하여도 좋다. 또한, 상기 니켈-아연 합금을 포함하는 층 또는 상기 니켈-아연 합금층의 니켈 부착량과 아연 부착량의 비(=니켈의 부착량/아연의 부착량)가 1.5 이상 10 이하인 것이 바람직하다. 또한, 상기 니켈-아연 합금을 포함하는 층 또는 상기 니켈-아연 합금층의 니켈 부착량은 0.5mg/㎡ 이상 500mg/㎡ 이하인 것이 바람직하고, 1mg/㎡ 이상 50mg/㎡ 이하인 것이 보다 바람직하다. 내열층 및/또는 방청층이 니켈-아연 합금을 포함하는 층인 경우, 스루홀이나 비어홀 등의 내벽부가 디스미어액과 접촉했을 때에 동박과 수지 기판과의 계면이 디스미어액에 잘 침식당하지 않고, 동박과 수지 기판의 밀착성이 향상한다.

실란 커플링 처리층은, 공지의 실란 커플링제를 사용해서 형성해도 좋고, 에폭시계 실란, 아미노계 실란, 메타크릴록시계 실란, 메르캅토계 실란, 비닐계 실란, 이미다졸계 실란, 트리아진계 실란 등의 실란 커플링제 등을 사용해서 형성해도 좋다. 또한, 이러한 실란 커플링제는 2종 이상 혼합해서 사용해도 좋다. 그 중에서, 아미노계 실란 커플링제 또는 에폭시계 실란 커플링제를 이용해서 형성한 것이 바람직하다.

또한, 동박, 극박 구리층, 조화 처리층, 내열층, 방청층, 실란 커플링 처리층 또는 크로메이트 처리층의 표면에, 국제 공개 번호 WO2008/053878, 일본 공개특허공보 2008－111169호, 일본 특허공보 제5024930호, 국제 공개 번호 WO2006/028207, 일본 특허공보 제4828427호, 국제 공개 번호 WO2006/134868, 일본 특허공보 제5046927호, 국제 공개 번호 WO2007/105635, 일본 특허공보 제5180815호, 일본 공개특허공보 2013－19056호에 기재한 표면 처리를 실시할 수 있다. 또한, 동박, 극박 구리층, 조화 처리층, 내열층, 방청층, 실란 커플링 처리층 또는 크로메이트 처리층의 표면에 공지의 표면 처리를 실시할 수 있다.

＜수지층＞

표면 처리 동박은 조화 처리층측 표면에 수지층을 구비한 수지층 부착 표면 처리 동박이어도 좋다. 상기 수지층은 접착제여도 좋고, 접착용 반경화 상태(B 스테이지)의 절연 수지층이어도 좋다. 반경화 상태(B 스테이지)란, 그 표면에 손가락으로 닿아도 점착감이 없고, 그 절연 수지층을 중첩시켜서 보관할 수 있으며, 추가로 가열 처리 되면 경화 반응이 일어나는 상태를 포함한다.

또한, 상기 수지층은 열경화성 수지를 포함해도 좋고, 열가소성 수지여도 좋다. 또한, 상기 수지층은 열가소성 수지를 포함해도 좋다. 그 종류는 특별히 한정되는 것은 아니지만, 예를 들면, 에폭시 수지, 폴리이미드 수지, 다관능성 시안산 에스테르 화합물, 말레이미드 화합물, 폴리 말레이미드 화합물, 말레이미드계 수지, 방향족 말레이미드 수지, 폴리 비닐 아세탈 수지, 우레탄 수지, 폴리에테르술폰, 폴리에테르술폰 수지, 방향족 폴리아미드 수지, 방향족 폴리아미드 수지 폴리머, 고무성 수지, 폴리 아민, 방향족 폴리 아민, 폴리아미드이미드 수지, 고무 변성 에폭시 수지, 페녹시 수지, 카르복실기 변성 아크릴로니트릴-부타디엔 수지, 폴리페닐렌옥시드, 비스말레이미드 트리아진 수지, 열경화성 폴리페닐렌 옥시드 수지, 시안산염 에스테르계 수지, 카르본산의 무수물, 다가 카르본산의 무수물, 가교 가능한 관능기를 가지는 선상 폴리머, 폴리페닐렌 에테르 수지, 2,2－비스(4－시안산염 페닐)프로판, 인 함유 페놀 화합물, 나프텐산 망간, 2,2－비스(4－글리시딜페닐)프로판, 폴리페닐렌에테르-시안산염계 수지, 실록산 변성 폴리 아미드이미드 수지, 시아노 에스테르 수지, 포스파젠계 수지, 고무 변성 폴리 아미드이미드 수지, 이소프렌, 수소 첨가형 폴리 부타디엔, 폴리비닐부티랄, 페녹시, 고분자 에폭시, 방향족 폴리아미드, 불소 수지, 비스페놀, 블록 공중합 폴리이미드 수지 및 시아노에스테르 수지의 군으로부터 선택되는 1종 이상을 포함하는 수지를 적합한 것으로 들 수 있다.

또한 상기 에폭시 수지는, 분자 내에 2개 이상의 에폭시기를 가지는 것으로서, 전기·전자재료 용도로 이용할 수 있는 것이면 특별히 문제 없이 사용할 수 있다. 또한, 상기 에폭시 수지는 분자 내에 2개 이상의 글리시딜기를 가지는 화합물을 이용하여 에폭시화한 에폭시 수지가 바람직하다. 또한, 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 비스페놀 S형 에폭시 수지, 비스페놀 AD형 에폭시 수지, 노볼락형 에폭시 수지, 크레졸 노볼락형 에폭시 수지, 지환식 에폭시 수지, 브롬화(취소화) 에폭시 수지, 페놀 노볼락형 에폭시 수지, 나프탈렌형 에폭시 수지, 브롬화 비스페놀 A형 에폭시 수지, 오르토 크레졸 노볼락형 에폭시 수지, 고무 변성 비스페놀 A형 에폭시 수지, 글리시딜 아민형 에폭시 수지, 이소시아누르산 트리글리시딜, N,N－디글리시딜아닐린 등의 글리시딜 아민 화합물, 테트라히드로프탈산 디글리시딜에스테르 등의 글리시딜에스테르 화합물, 인 함유 에폭시 수지, 비페닐형 에폭시 수지, 비페닐노볼락형 에폭시 수지, 트리스 히드록시 페닐 메탄형 에폭시 수지, 테트라 페닐 에탄형 에폭시 수지의 군으로부터 선택되는 1종 또는 2종 이상을 혼합하여 이용할 수 있거나, 또는 상기 에폭시 수지의 수소 첨가체나 할로겐화체를 이용할 수 있다.

상기 인 함유 에폭시 수지로서 공지의 인을 함유하는 에폭시 수지를 이용할 수 있다. 또한, 상기 인 함유 에폭시 수지는 예를 들면, 분자 내에 2 이상의 에폭시기를 구비하는 9,10－디히드로-9－옥사-10－포스파페난트렌-10－옥시드로부터의 유도체로서 얻어지는 에폭시 수지인 것이 바람직하다.

상기 수지층은 공지의 수지, 수지 경화제, 화합물, 경화촉진제, 유전체(무기 화합물 및/또는 유기 화합물을 포함하는 유전체, 금속 산화물을 포함하는 유전체 등 어떠한 유전체를 이용해도 좋다), 반응 촉매, 가교제, 폴리머, 프리프레그, 골격재 등을 포함해도 좋다. 또한, 상기 수지층은 예를 들면 국제 공개 번호 WO2008/004399, 국제 공개 번호 WO2008/053878, 국제 공개 번호 WO2009/084533, 일본 공개특허공보 평11－5828호, 일본 공개특허공보 평11－140281호, 일본 특허공보 제3184485호, 국제 공개 번호 WO97/02728, 일본 특허공보 제3676375호, 일본 공개특허공보 2000－43188호, 일본 특허공보 제3612594호, 일본 공개특허공보 2002－179772호, 일본 공개특허공보 2002－359444호, 일본 공개특허공보 2003－304068호, 일본 특허공보 제3992225호, 일본 공개특허공보 2003－249739호, 일본 특허공보 제4136509호, 일본 공개특허공보 2004－82687호, 일본 특허공보 제4025177호, 일본 공개특허공보 2004－349654호, 일본 특허공보 제4286060호, 일본 공개특허공보 2005－262506호, 일본 특허공보 제4570070호, 일본 공개특허공보2005－53218호, 일본 특허공보 제3949676호, 일본 특허공보 제4178415호, 국제 공개 번호 WO2004/005588, 일본 공개특허공보 2006－257153호, 일본 공개특허공보 2007－326923호, 일본 공개특허공보 2008－111169호, 일본 특허공보 제5024930호, 국제 공개 번호 WO2006/028207, 일본 특허공보 제4828427호, 일본 공개특허공보 2009－67029호, 국제 공개 번호 WO2006/134868, 일본 특허공보 제5046927호, 일본 공개특허공보 2009－173017호, 국제 공개 번호 WO2007/105635, 일본 특허공보 제5180815호, 국제 공개 번호 WO2008/114858, 국제 공개 번호 WO2009/008471, 일본 공개특허공보 2011－14727호, 국제 공개 번호 WO2009/001850, 국제 공개 번호 WO2009/145179, 국제 공개 번호 WO2011/068157, 일본 공개특허공보 2013－19056호에 기재되어 있는 물질(수지, 수지 경화제, 화합물, 경화촉진제, 유전체, 반응 촉매, 가교제, 폴리머, 프리프레그, 골격재 등) 및/또는 수지층의 형성 방법, 형성 장치를 이용하여 형성해도 좋다.

상술한 이들 수지를 예를 들면, MEK(메틸 에틸 케톤), 톨루엔 등의 용제에 용해하여 수지액으로 하고, 이것을 상기 극박 구리층상, 혹은 상기 내열층, 방청층, 혹은 상기 크로메이트 피막층, 혹은 상기 실란 커플링제층 위에, 예를 들면 롤 코터법 등으로 도포하고, 그 다음 필요에 따라서 가열 건조하여 용제를 제거해서 B 스테이지 상태로 한다. 건조에는 예를 들면 열풍 건조로를 이용하면 좋고, 건조 온도는 100℃ 이상 250℃ 이하, 바람직하게는 130℃ 이상 200℃ 이하이면 좋다.

상기 수지층을 구비한 캐리어 부착 동박(수지가 부착된 캐리어 부착 동박)은, 그 수지층을 기재에 중첩시킨 후 전체를 열압착하여 상기 수지층을 열경화 하도록 하고, 이어서 캐리어를 박리하여 극박 구리층을 표출하도록 하며(당연히 표출 하는 것은 상기 극박 구리층의 중간층측 표면이다), 거기에 소정의 배선 패턴을 형성하는 형태로 사용된다.

이 수지 부착 캐리어 부착 동박을 사용하면, 다층 프린트 배선 기판 제조시의 프리프레그재의 사용 매수를 줄일 수 있다. 게다가, 수지층의 두께를 층간 절연을 확보할 수 있는 두께로 하거나 프리프레그재를 전혀 사용하고 있지 않아도 동장 적층판을 제조할 수 있다. 또한, 이때, 기재의 표면에 절연 수지를 언더코팅하여 표면의 평활성을 더욱 개선할 수도 있다.

또한, 프리프레그재를 사용하지 않는 경우에는, 프리프레그재의 재료 비용이 절약되고, 또한 적층 공정도 간단해지므로 경제적으로 유리하게 되며, 또한 프리프레그재의 두께만큼 제조되는 다층 프린트 배선 기판의 두께는 얇아져서, 1층의 두께가 100㎛ 이하인 극박의 다층 프린트 배선 기판을 제조할 수 있다는 이점이 있다.

이 수지층의 두께는 0.1㎛ 이상 80㎛ 이하인 것이 바람직하다. 수지층의 두께가 0.1㎛보다 얇아지면 접착력이 저하되어, 프리프레그재를 통하지 않고 이 수지 부착 캐리어 부착 동박을 내층재를 구비한 기재에 적층했을 때, 내층재 회로와의 사이의 층간 절연을 확보하기 어렵게 되는 경우가 있다.

한편, 수지층의 두께를 80㎛보다 두껍게 하면, 1회의 도포 공정으로 목적으로 하는 두께의 수지층을 형성하기 어려워지고, 여분의 재료비와 공정수가 필요하기 때문에 경제적으로 불리하게 된다. 또한, 형성된 수지층은 가요성이 떨어지므로, 핸들링시에 크랙 등이 발생하기 쉬워지고, 또한 내층재와의 열압착시에 과잉의 수지 흐름이 생겨서 원활한 적층이 곤란한 경우가 있다.

또한, 이 수지 부착 캐리어 부착 동박의 또한 다른 제품 형태로서는, 상기 극박 구리층상, 혹은 상기 내열층, 방청층, 혹은 상기 크로메이트 처리층, 혹은 상기 실란 커플링 처리층 위에 수지층으로 피복하고, 반경화 상태로 한 후, 이어서 캐리어를 박리하며, 캐리어가 존재하지 않는 수지 부착 동박의 형태로 제조하는 것도 가능하다.

프린트 배선판에 전자 부품류를 탑재함으로써 프린트 회로판이 완성된다. 본 발명에 있어서, 「프린트 배선판」에는 이와 같이 전자 부품류가 탑재된 프린트 배선판 및 프린트 회로판 및 프린트 기판도 포함되는 것으로 한다.

또한, 상기 프린트 배선판을 이용하여 전자기기를 제작해도 좋고, 상기 전자 부품류가 탑재된 프린트 회로판을 이용하여 전자기기를 제작해도 좋으며, 상기 전자 부품류가 탑재된 프린트 기판을 이용하여 전자기기를 제작해도 좋다. 이하, 본 발명과 관련되는 캐리어 부착 동박을 이용한 프린트 배선판의 제조 공정의 예를 몇가지 제시한다. 또한, 캐리어 부착 동박의 극박 구리층으로서 본 발명의 표면 처리 동박을 이용해도 동일하게 프린트 배선판을 제조할 수 있다.

본 발명과 관련되는 프린트 배선판의 제조 방법의 일 실시형태에서는, 본 발명과 관련되는 캐리어 부착 동박과 절연 기판을 준비하는 공정, 상기 캐리어 부착 동박과 절연 기판을 적층하는 공정, 상기 캐리어 부착 동박과 절연 기판을 극박 구리층측이 절연 기판과 대향하도록 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 벗기는 공정을 거쳐서 동장 적층판을 형성하고, 그 후, 세미애디티브법, 모디파이드 세미애디티브법, 부분적 애디티브법 및 서브트랙티브법 중 어느 하나의 방법에 따라서, 회로를 형성하는 공정을 포함한다. 절연 기판은 내층 회로를 포함하는 것으로 할 수도 있다.

본 발명에 있어서, 세미애디티브법이란, 절연 기판 또는 동박 시트층 상에 얇은 무전해 도금을 실시하여 패턴을 형성한 후, 전기 도금 및 에칭을 이용하여 도체 패턴을 형성하는 방법을 가리킨다.

따라서, 세미애디티브법을 이용한 본 발명과 관련되는 프린트 배선판의 제조 방법의 일 실시형태에서는, 본 발명과 관련되는 캐리어 부착 동박과 절연 기판을 준비하는 공정,

상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,

상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 벗기는 공정,

상기 캐리어를 벗겨서 노출된 극박 구리층을 산 등의 부식 용액을 이용한 에칭이나 플라스마 등의 방법으로 모두 제거하는 공정,

상기 극박 구리층을 에칭에 의해 제거함으로써 노출된 상기 수지에 스루홀 또는/및 블라인드 비어를 마련하는 공정,

상기 스루홀 또는/및 블라인드 비어를 포함하는 영역에 대해서 디스미어 처리를 실시하는 공정,

상기 수지 및 상기 스루홀 또는/및 블라인드 비어를 포함하는 영역에 대해서 무전해 도금층을 마련하는 공정,

상기 무전해 도금층 위에 도금 레지스트를 마련하는 공정,

상기 도금 레지스트에 대해서 노광하고, 그 후, 회로가 형성되는 영역의 도금 레지스트를 제거하는 공정,

상기 도금 레지스트가 제거된 상기 회로가 형성되는 영역에 전해 도금층을 마련하는 공정,

상기 도금 레지스트를 제거하는 공정,

상기 회로가 형성되는 영역 이외의 영역에 있는 무전해 도금층을 플래시 에칭 등에 의해 제거하는 공정

을 포함한다.

세미애디티브법을 이용한 본 발명과 관련되는 프린트 배선판의 제조 방법의 다른 일 실시형태에서는, 본 발명과 관련되는 캐리어 부착 동박과 절연 기판을 준비하는 공정,

상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,

상기 캐리어 부착 동박과 절연 기판을 적층한 후에 상기 캐리어 부착 동박의 캐리어를 벗기는 공정,

상기 캐리어를 벗겨서 노출한 극박 구리층과 상기 절연 수지 기판에 스루홀 또는/및 블라인드 비어를 마련하는 공정,

상기 캐리어를 벗겨서 노출한 극박 구리층을 산 등의 부식 용액을 이용한 에칭이나 플라스마 등의 방법으로 모두 제거하는 공정,

상기 극박 구리층을 에칭 등에 의해 제거함으로써 노출한 상기 수지 및 상기 스루홀 또는/및 블라인드 비어를 포함하는 영역에 대해서 무전해 도금층을 마련하는 공정,

상기 무전해 도금층 위에 도금 레지스트를 마련하는 공정,

상기 도금 레지스트를 제거하는 공정,

을 포함한다.

세미애디티브법을 이용한 본 발명과 관련되는 프린트 배선판의 제조 방법의 다른 일 실시형태에 있어서는, 본 발명과 관련되는 캐리어 부착 동박과 절연 기판을 준비하는 공정,

상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,

상기 캐리어를 벗겨서 노출한 극박 구리층을 산 등의 부식 용액을 이용한 에칭이나 플라스마 등의 방법에 의해 모두 제거하는 공정,

상기 무전해 도금층 위에 도금 레지스트를 마련하는 공정,

상기 도금 레지스트를 제거하는 공정,

을 포함한다.

상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,

상기 극박 구리층을 에칭에 의해 제거함으로써 노출한 상기 수지의 표면에 대해서 무전해 도금층을 마련하는 공정,

상기 무전해 도금층 위에 도금 레지스트를 마련하는 공정,

상기 도금 레지스트를 제거하는 공정,

상기 회로가 형성되는 영역 이외의 영역에 있는 무전해 도금층 및 극박 구리층을 플래시 에칭 등에 의해 제거하는 공정

을 포함한다.

본 발명에 있어서, 모디파이드 세미애디티브법이란, 절연층상에 금속박을 적층하고, 도금 레지스트에 의해 비회로 형성부를 보호하며, 전해 도금에 의해 회로 형성부의 구리 두께를 형성한 후, 레지스트를 제거하여 상기 회로 형성부 이외의 금속박을 (플래시)에칭으로 제거함으로써, 절연층상에 회로를 형성하는 방법을 가리킨다.

따라서, 모디파이드 세미애디티브법을 이용한 본 발명과 관련되는 프린트 배선판의 제조 방법의 일 실시형태에서는, 본 발명과 관련되는 캐리어 부착 동박과 절연 기판을 준비하는 공정,

상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,

상기 캐리어를 벗겨서 노출한 극박 구리층과 절연 기판에 스루홀 또는/및 블라인드 비어를 마련하는 공정,

상기 스루홀 또는/및 블라인드 비어를 포함하는 영역에 대해서 무전해 도금층을 마련하는 공정,

상기 캐리어를 벗겨서 노출한 극박 구리층 표면에 도금 레지스트를 마련하는 공정,

상기 도금 레지스트를 마련한 후에, 전해 도금에 의해 회로를 형성하는 공정,

상기 도금 레지스트를 제거하는 공정,

상기 도금 레지스트를 제거함으로써 노출한 극박 구리층을 플래시 에칭에 의해 제거하는 공정

을 포함한다.

모디파이드 세미애디티브법을 이용한 본 발명과 관련되는 프린트 배선판의 제조 방법의 다른 일 실시형태에서는, 본 발명과 관련되는 캐리어 부착 동박과 절연 기판을 준비하는 공정,

상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,

상기 캐리어를 벗겨서 노출한 극박 구리층 위에 도금 레지스트를 마련하는 공정,

상기 도금 레지스트를 제거하는 공정,

을 포함한다.

본 발명에서 부분적 애디티브법이란, 도체층을 마련하여 이루어지는 기판, 필요에 따라서 스루홀이나 비어 홀 용의 구멍을 뚫어서 이루어지는 기판상에 촉매핵을 부여하고, 에칭하여 도체 회로를 형성하며, 필요에 따라서 솔더 레지스트 또는 도금 레지스트를 마련한 후, 상기 도체 회로상, 스루홀이나 비어 홀 등에 무전해 도금 처리로 두께를 형성함으로써, 프린트 배선판을 제조하는 방법을 가리킨다.

따라서, 부분적 애디티브법을 이용한 본 발명과 관련되는 프린트 배선판의 제조 방법의 일 실시형태에서는, 본 발명과 관련되는 캐리어 부착 동박과 절연 기판을 준비하는 공정,

상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,

상기 스루홀 또는/및 블라인드 비어를 포함하는 영역에 대해서 촉매핵을 부여하는 공정,

상기 캐리어를 벗겨서 노출한 극박 구리층 표면에 에칭 레지스트를 마련하는 공정,

상기 에칭 레지스트에 대해서 노광하고, 회로 패턴을 형성하는 공정,

상기 극박 구리층 및 상기 촉매핵을 산 등의 부식 용액을 이용한 에칭이나 플라스마 등의 방법으로 제거하고, 회로를 형성하는 공정,

상기 에칭 레지스트를 제거하는 공정,

상기 극박 구리층 및 상기 촉매핵을 산 등의 부식 용액을 이용한 에칭이나 플라스마 등의 방법에 의해 제거하여 노출한 상기 절연 기판 표면에, 솔더 레지스트 또는 도금 레지스트를 마련하는 공정,

상기 솔더 레지스트 또는 도금 레지스트가 마련되지 않은 영역에 무전해 도금층을 마련하는 공정

을 포함한다.

본 발명에서 서브트랙티브법이란, 동장 적층판 상의 동박의 불필요 부분을 에칭 등에 의해서 선택적으로 제거하여 도체 패턴을 형성하는 방법을 가리킨다.

따라서, 서브트랙티브법을 이용한 본 발명과 관련되는 프린트 배선판의 제조 방법의 일 실시형태에서는, 본 발명과 관련되는 캐리어 부착 동박과 절연 기판을 준비하는 공정,

상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,

상기 무전해 도금층의 표면에 전해 도금층을 마련하는 공정,

상기 전해 도금층 또는/및 상기 극박 구리층의 표면에 에칭 레지스트를 마련하는 공정,

상기 극박 구리층 및 상기 무전해 도금층 및 상기 전해 도금층을 산 등의 부식 용액을 이용한 에칭이나 플라스마 등의 방법에 의해 제거하여 회로를 형성하는 공정,

상기 에칭 레지스트를 제거하는 공정

을 포함한다.

서브트랙티브법을 이용한 본 발명과 관련되는 프린트 배선판의 제조 방법의 다른 일 실시형태에서는, 본 발명과 관련되는 캐리어 부착 동박과 절연 기판을 준비하는 공정,

상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,

상기 무전해 도금층의 표면에 마스크를 형성하는 공정,

마스크가 형성되지 않은 상기 무전해 도금층의 표면에 전해 도금층을 마련하는 공정,

상기 극박 구리층 및 상기 무전해 도금층을 산 등의 부식 용액을 이용한 에칭이나 플라스마 등의 방법에 의해 제거하여 회로를 형성하는 공정,

상기 에칭 레지스트를 제거하는 공정

을 포함한다.

스루홀 또는/및 블라인드 비어를 마련하는 공정, 및 그 후의 디스미어 공정은 실시하지 않아도 좋다.

여기서, 본 발명의 캐리어 부착 동박을 이용한 프린트 배선판의 제조 방법의 구체적인 예를 도면을 이용해서 상세하게 설명한다.

우선, 도 1의 A에 나타내듯이, 표면에 조화 처리층이 형성된 극박 구리층을 가지는 캐리어 부착 동박(1번째 층)을 준비한다.

그 다음, 도 1의 B에 나타내듯이, 극박 구리층의 조화 처리층 상에 레지스트를 도포하고, 노광현상을 실시하여, 레지스트를 소정의 형상으로 에칭한다.

그 다음, 도 1의 C에 나타내듯이, 회로용 도금을 형성한 후, 레지스트를 제거함으로써 소정의 형상의 회로 도금을 형성한다.

그 다음, 도 2의 D에 나타내듯이, 회로 도금을 덮도록(회로 도금이 매몰되도록) 극박 구리층 상에 매립 수지를 마련하여 수지층을 적층하고, 계속해서 다른 캐리어 부착 동박(2번째 층)을 극박 구리층 측에서 접착시킨다.

그 다음, 도 2의 E에 나타내듯이, 2번째 층의 캐리어 부착 동박으로부터 캐리어를 벗긴다.

그 다음, 도 2의 F에 나타내듯이, 수지층의 소정 위치에 레이저 천공을 실시하여, 회로 도금을 노출시켜 블라인드 비어를 형성한다.

그 다음, 도 3의 G에 나타내듯이, 블라인드 비어에 구리를 매립하여 비어 필을 형성한다.

그 다음, 도 3의 H에 나타내듯이, 비어 필 상에 상기 도 1의 B 및 도 1의 C와 같이 하여 회로 도금을 형성한다.

그 다음, 도 3의 I에 나타내듯이, 1번째 층의 캐리어 부착 동박으로부터 캐리어를 벗긴다.

그 다음, 도 4의 J에 나타내듯이, 플래시 에칭에 의해 양 표면의 극박 구리층을 제거하여, 수지층 내의 회로 도금 표면을 노출시킨다.

그 다음, 도 4의 K에 나타내듯이, 수지층 내의 회로 도금상에 범프를 형성하고, 이 땜납 위에 구리 필러를 형성한다. 이와 같이 하여 본 발명의 캐리어 부착 동박을 이용한 프린트 배선판을 제작한다.

또한, 상술의 프린트 배선판의 제조 방법으로, 「극박 구리층」을 캐리어로, 「캐리어」를 극박 구리층으로 바꾸어 읽어서, 캐리어 부착 동박의 캐리어측 표면에 회로를 형성하고, 수지로 회로를 매립하여 프린트 배선판을 제조하는 것도 가능하다.

상기 다른 캐리어 부착 동박(2번째 층)은, 본 발명의 캐리어 부착 동박을 이용해도 좋고, 종래의 캐리어 부착 동박을 이용해도 좋으며, 추가로 통상의 동박을 이용해도 좋다. 또한, 도 3의 H에 나타나는 2번째 층의 회로상에, 추가로 회로를 1층 혹은 복수층 형성해도 좋고, 그것들 회로의 형성을 세미애디티브법, 서브트랙티브법, 부분적 애디티브법 또는 모디파이드 세미애디티브법 중 어느 하나의 방법에 따라서 실시해도 좋다.

상술한 바와 같은 프린트 배선판의 제조 방법에 의하면, 회로 도금이 수지층에 매립된 구성이기 때문에, 예를 들면 도 4의 J에 나타내는 것 같은 플래시 에칭에 의한 극박 구리층 제거 시에, 회로 도금이 수지층에 의해 보호되고, 그 형상이 유지되며, 이에 따라 미세 회로의 형성이 쉬워진다. 또한, 회로 도금이 수지층에 의해 보호되기 때문에, 내(耐)마이그레이션성이 향상되어 회로 배선의 도통이 잘 억제된다. 이 때문에, 미세 회로의 형성이 용이해진다. 또한, 도 4의 J 및 도 4의 K에 나타내듯이 플래시 에칭에 의해 극박 구리층을 제거했을 때, 회로 도금의 노출면이 수지층으로부터 오목한 형상이 되기 때문에, 상기 회로 도금상에 범프가, 다시 그 위에 구리 필러가 각각 형성되기 쉬워져서 제조 효율이 향상된다.

또한, 매립 수지에는 공지의 수지, 프리프레그를 이용할 수 있다. 예를 들면, BT(비스말레이미드 트리아진) 수지나 BT 수지를 함침시킨 유리포인 프리프레그, 아지노모토 파인 테크노 주식회사제 ABF 필름이나 ABF를 이용할 수 있다. 또한, 상기 매립 수지에는 본 명세서에 기재된 수지층 및/또는 수지 및/또는 프리프레그를 사용할 수 있다.

또한, 상기 1번째 층에 이용되는 캐리어 부착 동박은, 상기 캐리어 부착 동박의 표면에 기판 또는 수지층을 가져도 좋다. 상기 기판 또는 수지층을 가짐으로써 1번째 층에 이용되는 캐리어 부착 동박은 지지를 받아서 주름이 생기기 어렵기 때문에, 생산성이 향상한다는 이점이 있다. 또한, 상기 기판 또는 수지층에는, 상기 1번째 층에 이용되는 캐리어 부착 동박을 지지하는 효과가 있는 것이면, 모든 기판 또는 수지층을 이용할 수 있다. 예를 들면, 상기 기판 또는 수지층으로서 본원 명세서에 기재된 캐리어, 프리프레그, 수지층이나 공지의 캐리어, 프리프레그, 수지층, 금속판, 금속박, 무기 화합물의 판, 무기 화합물의 박, 유기 화합물의 판, 유기 화합물의 박을 이용할 수 있다.

또한, 본 발명의 프린트 배선판의 제조 방법은, 본 발명의 캐리어 부착 동박의 상기 극박 구리층측 표면 또는 상기 캐리어측 표면과 수지 기판을 적층하는 공정, 상기 수지 기판과 적층한 극박 구리층측 표면 또는 상기 캐리어측 표면과는 반대측의 캐리어 부착 동박 표면에, 수지층과 회로를 적어도 1회 마련하는 공정, 및 상기 수지층 및 회로를 형성한 후에, 상기 캐리어 부착 동박으로부터 상기 캐리어 또는 상기 극박 구리층을 박리시키는 공정을 포함하는 프린트 배선판의 제조 방법(코어리스 공법)이어도 좋다. 상기 코어리스 공법에 대해서, 구체적인 예로는, 우선, 본 발명의 캐리어 부착 동박의 극박 구리층측 표면 또는 캐리어측 표면과 수지 기판을 적층하여 적층체(동장 적층판, 동장 적층체라고도 한다)를 제조한다. 그 후, 수지 기판과 적층한 극박 구리층측 표면 또는 상기 캐리어측 표면과는 반대측의 캐리어 부착 동박의 표면에 수지층을 형성한다. 캐리어측 표면 또는 극박 구리층측 표면에 형성한 수지층에는, 추가로 다른 캐리어 부착 동박을 캐리어측 또는 극박 구리층측으로부터 적층해도 좋다. 또한, 수지 기판 또는 수지 또는 프리프레그를 중심으로 하여, 상기 수지 기판 또는 수지 또는 프리프레그의 양쪽 표면 측에 캐리어/중간층/극박 구리층의 순서 혹은 극박 구리층/중간층/캐리어의 순서로 캐리어 부착 동박이 적층된 구성을 가지는 적층체 혹은 「캐리어/중간층/극박 구리층/수지 기판 또는 수지 또는 프리프레그/캐리어/중간층/극박 구리층」의 순서로 적층된 구성을 가지는 적층체 혹은 「캐리어/중간층/극박 구리층/수지 기판/캐리어/중간층/극박 구리층」의 순서로 적층된 구성을 가지는 적층체 혹은 「극박 구리층/중간층/캐리어/수지 기판/캐리어/중간층/극박 구리층」의 순서로 적층된 구성을 가지는 적층체를 상술한 프린트 배선판의 제조 방법(코어리스 공법)으로 이용해도 좋다. 그리고 상기 적층체 양단의 극박 구리층 혹은 캐리어의 노출한 표면에는 다른 수지층을 마련하고, 추가로 구리층 또는 금속층을 마련한 후, 상기 구리층 또는 금속층을 가공함으로써 회로를 형성해도 좋다. 추가로, 다른 수지층을 상기 회로상에, 상기 회로를 매립하도록 마련해도 좋다. 또한, 이러한 회로 및 수지층의 형성을 1회 이상 실시해도 좋다(빌드업 공법). 그리고, 이와 같이 하여 형성한 적층체(이하, 적층체 B라고도 한다)에 대해서, 각각의 캐리어 부착 동박의 극박 구리층 또는 캐리어를 캐리어 또는 극박 구리층으로부터 박리시켜서 코어리스 기판을 제작할 수 있다. 또한, 상술한 코어리스 기판의 제작에는, 2개의 캐리어 부착 동박을 이용하여, 후술하는 극박 구리층/중간층/캐리어/캐리어/중간층/극박 구리층의 구성을 가지는 적층체나, 캐리어/중간층/극박 구리층/극박 구리층/중간층/캐리어의 구성을 가지는 적층체나, 캐리어/중간층/극박 구리층/캐리어/중간층/극박 구리층의 구성을 가지는 적층체를 제작하여, 상기 적층체를 중심으로 이용할 수도 있다. 이들 적층체(이하, 적층체 A라고도 한다) 양측의 극박 구리층 또는 캐리어의 표면에 수지층 및 회로를 1회 이상 마련하고, 수지층 및 회로를 1회 이상 마련한 후에 각각의 캐리어 부착 동박의 극박 구리층 또는 캐리어를 캐리어 또는 극박 구리층으로부터 박리시켜서 코어리스 기판을 제작할 수 있다. 상술한 적층체는, 극박 구리층의 표면, 캐리어의 표면, 캐리어와 캐리어의 사이, 극박 구리층과 극박 구리층의 사이, 극박 구리층과 캐리어의 사이에는 다른 층을 가져도 좋다. 다른 층은 수지 기판 또는 수지층이어도 좋다. 또한, 본 명세서에서 「극박 구리층의 표면」, 「극박 구리층측 표면」, 「극박 구리층 표면」, 「캐리어의 표면」, 「캐리어측 표면」, 「캐리어 표면」, 「적층체의 표면」, 「적층체 표면」은, 극박 구리층, 캐리어, 적층체가, 극박 구리층 표면, 캐리어 표면, 적층 체표면에 다른 층을 가지는 경우에는, 그 다른 층의 표면(최표면)을 포함하는 개념으로 한다. 또한, 적층체는 극박 구리층/중간층/캐리어/캐리어/중간층/극박 구리층의 구성을 가지는 것이 바람직하다. 상기 적층체를 이용해서 코어리스 기판을 제작했을 때, 코어리스 기판측에 극박 구리층이 배치되기 때문에, 모디파이드 세미애디티브법을 이용해서 코어리스 기판상에 회로를 형성하기 쉬워지기 때문이다. 또한, 극박 구리층의 두께는 얇기 때문에, 상기 극박 구리층을 제거하기 쉽고, 극박 구리층의 제거 후에 세미애디티브법을 이용해서 코어리스 기판상에 회로를 형성하기 쉬워지기 때문이다.

또한, 본 명세서에 있어서, 「적층체 A」 또는 「적층체 B」라고 특별히 기재하지 않은 「적층체」는, 적어도 적층체 A 및 적층체 B를 포함하는 적층체를 나타낸다.

또한, 상술한 코어리스 기판의 제조 방법에 있어서, 캐리어 부착 동박 또는 상술한 적층체(적층체 A를 포함한다)의 단면의 일부 또는 전부를 수지로 덮음으로써, 빌드업 공법으로 프린트 배선판을 제조할 때, 중간층 또는 적층체를 구성하는 1개의 캐리어 부착 동박과 또한 하나의 캐리어 부착 동박 사이로 약액이 스며드는 것을 방지할 수 있고, 약액이 스며들어서 극박 구리층과 캐리어의 분리나 캐리어 부착 동박의 부식을 방지할 수 있고, 수율을 향상시킬 수 있다. 여기서 이용하는 「캐리어 부착 동박의 단면의 일부 또는 전부를 덮는 수지」 또는 「적층체의 단면의 일부 또는 전부를 덮는 수지」로서는, 수지층에 이용할 수 있는 수지 또는 공지의 수지를 사용할 수 있다. 또한, 상술한 코어리스 기판의 제조 방법에 있어서, 캐리어 부착 동박 또는 적층체에서 평면시 했을 때에 캐리어 부착 동박 또는 적층체의 적층 부분(캐리어와 극박 구리층의 적층 부분, 또는 1개의 캐리어 부착 동박과 또한 하나의 캐리어 부착 동박의 적층 부분)의 외주의 적어도 일부가 수지 또는 프리프레그로 덮여도 좋다. 또한, 상술한 코어리스 기판의 제조 방법으로 형성하는 적층체(적층체 A)는, 한 쌍의 캐리어 부착 동박을 서로 분리 가능하도록 접촉시켜서 구성되어 있어도 좋다. 또한, 상기 캐리어 부착 동박에서 평면시 했을 때에 캐리어 부착 동박 또는 적층체의 적층 부분(캐리어와 극박 구리층의 적층 부분, 또는 1개의 캐리어 부착 동박과 또한 하나의 캐리어 부착 동박의 적층 부분)의 외주의 전체 또는 적층 부분의 전면에 걸쳐서 수지 또는 프리프레그로 덮여서 이루어지는 것이어도 좋다. 또한, 평면시 했을 경우에 수지 또는 프리프레그는 캐리어 부착 동박 또는 적층체 또는 적층체의 적층 부분보다 큰 것이 바람직하고, 상기 수지 또는 프리프레그를 캐리어 부착 동박 또는 적층체의 양면에 적층하여, 캐리어 부착 동박 또는 적층체가 수지 또는 프리프레그에 의해 봉철되어 있는(쌓여있는) 구성을 가지는 적층체로 하는 것이 바람직하다. 이러한 구성으로 함으로써, 캐리어 부착 동박 또는 적층체를 평면시 했을 때에, 캐리어 부착 동박 또는 적층체의 적층 부분이 수지 또는 프리프레그로 덮이고, 다른 부재가 이 부분의 옆방향, 즉 적층 방향에 대해서 옆으로부터의 방향에서 닿는 것을 막을 수 있게 되어, 결과적으로 핸들링 중에 캐리어와 극박 구리층 또는 캐리어 부착 동박끼리 벗겨지는 것을 줄일 수 있다. 또한, 캐리어 부착 동박 또는 적층체의 적층 부분의 외주를 노출하지 않도록 수지 또는 프리프레그로 덮어서, 상술한 것 같은 약액 처리 공정에서 이 적층 부분의 계면으로의 약액의 침입을 막을 수 있으며, 캐리어 부착 동박의 부식이나 침식을 막을 수 있다. 또한, 적층체의 한 쌍의 캐리어 부착 동박으로부터 하나의 캐리어 부착 동박을 분리할 때, 또는 캐리어 부착 동박의 캐리어와 동박(극박 구리층)을 분리할 때는, 수지 또는 프리프레그로 덮여 있는 캐리어 부착 동박 또는 적층체의 적층 부분(캐리어와 극박 구리층의 적층 부분, 또는 1개의 캐리어 부착 동박과 또한 다른 하나의 캐리어 부착 동박과의 적층 부분)이 수지 또는 프리프레그 등에 의해 견고하게 밀착하고 있는 경우에는, 상기 적층 부분 등을 절단 등으로 제거할 필요가 생기는 경우가 있다.

본 발명의 적층체는, 2개의 본 발명의 캐리어 부착 동박을 가져도 좋다. 구체적으로는, 본 발명의 캐리어 부착 동박을 캐리어측 또는 극박 구리층측으로부터, 또한 다른 본 발명의 캐리어 부착 동박의 캐리어측 또는 극박 구리층 측에 적층하여 적층체를 구성해도 좋다. 또한, 상기 하나의 캐리어 부착 동박의 상기 캐리어측 표면 또는 상기 극박 구리층측 표면과 상기 또한 다른 캐리어 부착 동박의 상기 캐리어측 표면 또는 상기 극박 구리층측 표면이, 필요에 따라서 접착제를 통해서 직접 적층시켜서 얻어진 적층체여도 좋다. 또한, 상기 하나의 캐리어 부착 동박의 캐리어 또는 극박 구리층과, 상기 또한 다른 캐리어 부착 동박의 캐리어 또는 극박 구리층이 접합되어 있어도 좋다. 여기서, 상기 「접합」은 캐리어 또는 극박 구리층이 표면 처리층을 가지는 경우에는, 상기 표면 처리층을 통해서 서로 접합되어 있는 형태도 포함한다. 또한, 상기 적층체의 단면의 일부 또는 전부가 수지에 의해 덮여도 좋다.

캐리어끼리, 극박 구리층끼리, 캐리어와 극박 구리층, 캐리어 부착 동박끼리의 적층은 단순히 중첩시키는 외에, 예를 들면 이하의 방법으로 실시할 수 있다.

(a) 야금적 접합 방법：융접(아크 용접, TIG(텅스텐 불활성 가스) 용접, MIG(메탈 불활성 가스) 용접, 저항 용접, 심 용접, 스폿 용접), 압접(초음파 용접, 마찰 교반 용접), 납땜;

(b) 기계적 접합 방법：코킹, 리벳에 의한 접합(셀프 피어싱 리벳에 의한 접합, 리벳에 의한 접합), 스티처;

(c) 물리적 접합 방법：접착제, (양면) 점착 테이프

한쪽의 캐리어의 일부 혹은 전부와 다른쪽의 캐리어의 일부 혹은 전부 혹은 극박 구리층의 일부 혹은 전부를 상기 접합 방법을 이용하여 접합함으로써, 한쪽의 캐리어와 다른쪽의 캐리어 또는 극박 구리층을 적층하고, 캐리어끼리 또는 캐리어와 극박 구리층을 분리 가능하도록 접촉시켜서 구성되는 적층체를 제조할 수 있다. 한쪽의 캐리어와 다른쪽의 캐리어 또는 극박 구리층이 약하게 접합되고, 한쪽의 캐리어와 다른쪽의 캐리어 또는 극박 구리층이 적층되어 있는 경우에는, 한쪽의 캐리어와 다른쪽의 캐리어 또는 극박 구리층과의 접합부를 제거하지 않고도, 한쪽의 캐리어와 다른쪽의 캐리어 또는 극박 구리층과는 분리 가능하다. 또한, 한쪽의 캐리어와 다른쪽의 캐리어 또는 극박 구리층이 강하게 접합되어 있는 경우에는, 한쪽의 캐리어와 다른쪽의 캐리어 또는 극박 구리층이 접합되어 있는 곳을 절단이나 화학 연마(에칭 등), 기계 연마 등에 의해 제거함으로써, 한쪽의 캐리어와 다른쪽의 캐리어 또는 극박 구리층을 분리할 수 있다.

또한, 이렇게 구성한 적층체에 수지층과 회로를 적어도 1회 마련하는 공정, 및 상기 수지층 및 회로를 적어도 1회 형성한 후에, 상기 적층체의 캐리어 부착 동박으로부터 상기 극박 구리층 또는 캐리어를 박리시키는 공정을 실시함으로써 코어를 갖지 않는 프린트 배선판을 제작할 수 있다. 또한, 상기 적층체의 한쪽 또는 양쪽 표면에 수지층과 회로를 마련해도 좋다.

상술한 적층체에 이용하는 수지 기판, 수지층, 수지, 프리프레그는, 본 명세서에 기재한 수지층이어도 좋고, 본 명세서에 기재한 수지층에 이용하는 수지, 수지 경화제, 화합물, 경화촉진제, 유전체, 반응 촉매, 가교제, 폴리머, 프리프레그, 골격재 등을 포함해도 좋다. 또한, 상술한 캐리어 부착 동박 또는 적층체는 평면시 했을 때에 수지 또는 프리프레그 또는 수지 기판 또는 수지층보다 작아도 좋다. 또한, 상술 또는 후술하는 수지 기판, 수지층, 수지, 프리프레그와 본 발명의 표면 처리 동박을 적층해서 동장 적층판을 제조할 수 있다. 그리고 상기 동장 적층판의 표면 처리 동박을 에칭 등에 의해 구리 배선에 가공함으로써, 프린트 배선판을 제조할 수 있다.

또한, 수지 기판은 프린트 배선판 등에 적용 가능한 특성을 가지는 것이면 특별히 제한을 받지 않지만, 예를 들면, 리지드 PWB용으로 종이 기재 페놀 수지, 종이 기재 에폭시 수지, 합성 섬유포 기재 에폭시 수지, 유리포·종이 복합기재 에폭시 수지, 유리포·유리 부직포 복합기재 에폭시 수지 및 유리포 기재 에폭시 수지 등을 사용하여, FPC용으로 폴리에스테르 필름이나 폴리이미드 필름, LCP(액정 폴리머) 필름, 불소 수지 필름, 저유전율 폴리이미드 수지 필름, COP(시클로 올레핀 폴리머) 필름 등을 사용할 수 있다. 또한, LCP(액정 폴리머) 필름이나 불소 수지 필름을 이용한 경우, 폴리이미드 필름을 이용한 경우보다 상기 필름과 표면 처리 동박과의 박리 강도가 작아지는 경향이 있다. 따라서, LCP(액정 폴리머) 필름이나 불소 수지 필름을 이용한 경우에는, 구리 회로를 형성한 후, 구리 회로를 커버 레이로 덮어서, 상기 필름과 구리 회로가 잘 벗겨지지 않도록 하고, 박리 강도의 저하에 의한 상기 필름과 구리회로와의 박리를 방지할 수 있다.

또한, LCP(액정 폴리머) 필름이나 불소 수지 필름이나 저유전율 폴리이미드 수지 필름이나 COP(시클로 올레핀 폴리머) 수지 필름은 유전 탄젠트가 작기 때문에, LCP(액정 폴리머) 필름이나 불소 수지 필름이나 저유전율 폴리이미드 수지 필름이나 COP(시클로 올레핀 폴리머) 수지 필름과 본 발명과 관련되는 표면 처리 동박을 이용한 동장 적층판, 프린트 배선판, 프린트 회로판은 고주파 회로(고주파로 신호를 전송하는 회로) 용도에 적합하다. 또한, 본 발명과 관련되는 표면 처리 동박은 조화 입자의 종횡비가 소정의 형상으로 제어되어 있기 때문에, 고주파 회로 용도에도 적절하다. 또한, 본 명세서에서는 유전 탄젠트의 값이 0.01 이하인 폴리이미드 수지를 저유전율 폴리이미드 수지로 한다. 유전 탄젠트는, 일반사단법인 일본 전자 회로 공업회의 「프린트 배선판용 동장적층판 시험방법 비유전률 및 유전 탄젠트」JPCA－TM001－2007에 기재되어 있는 트리플레이트 공진기법에 따라서 측정할 수 있다. 또한, 동박과 절연기재를 접착제를 통해서 맞붙여서 동장 적층판을 형성해도 좋다. 상술한 접착제에는 공지의 접착제를 이용할 수 있다. 또한, 상술한 접착제에는 저유전율 접착제를 이용하는 것이 바람직하다. 본 명세서에서는 유전율이 3.5 이하인 접착제를 저유전율 접착제로 했다. 또한, 본 명세서에서 유전율(기재 유전율, 기판 유전율, 수지의 유전율) 및 유전 탄젠트(기재 유전 탄젠트, 기판 유전 탄젠트, 수지의 유전 탄젠트)의 값은, 신호 주파수가 1GHz인 경우의 유전율 및 유전 탄젠트의 값을 의미한다.

또한, 본 발명의 표면 처리 동박 또는 캐리어 부착 동박은, 리튬 이온 2차 전지 등 2차 전지의 음극집전체 등의 전지 재료에도 적합하게 이용된다. 본 발명의 표면 처리 동박 또는 캐리어 부착 동박은 조화 입자의 종횡비, 및 광택도가 소정의 범위로 제어되어 있기 때문에, 상술한 바와 같이 제어받고 있지 않은 표면 처리 동박, 캐리어 부착 동박과 비교해서, 이하의 이점을 가진다. 본 발명의 표면 처리 동박 또는 캐리어 부착 동박은 활물질과의 밀착성이 뛰어나다. 또한, 조화 입자의 탈락이 적기 때문에, 표면 처리 동박 또는 캐리어 부착 동박의 표면에 활물질을 마련하는 공정 등에서, 제조 설비의 조화 입자에 의한 오염을 저감할 수 있다. 또한, 본 발명의 표면 처리 동박 또는 캐리어 부착 동박을, 예를 들면, 전지 또는 2차 전지의 집전체로서 이용하고, 상기 표면 처리 동박 또는 캐리어 부착 동박의 그 위에 활물질 박막을 형성하여 전극을 제작할 수 있다. 그리고, 최종적으로는 상술한 전극을 전극으로 하는 (양극 또는 음극의 어느 하나여도 좋다) 전지 또는 2차 전지를 제조할 수 있다. 활물질 박막을 집전체 상에 형성하는 방법은, 특히 한정되는 것은 아니지만, 예를 들면, CVD법, 스퍼터링법, 증착법, 용사법, 활물질을 포함하는 액체를 집전체 상에 도포 및 그 후 건조하는 방법 또는 도금법 등을 들 수 있다. 이들 박막 형성 방법 중에서도, CVD법, 스퍼터링법, 및 증착법이 특히 바람직하게 이용된다. 또한, 집전체 위에 중간층을 형성하고, 이 중간층 위에 활물질 박막을 형성해도 좋다. 본 발명의 표면 처리 동박 또는 캐리어 부착 동박은 공지의 전극, 공지의 집전체, 공지의 전지에 이용할 수 있다. 공지의 전지로서는, 예를 들면 리튬 이온 2차 전지, 전고체 2차 전지, 공기 전지(리튬-공기 전지, 아연-공기 전지 등), 나트륨 이온 전지, 마그네슘 이온 전지, 다가 이온 전지, 양극에 유황계 물질을 이용한 2차 전지, 양극에 산화 환원 활성을 나타내는 유기물을 이용한 2차 전지, 니켈·카드뮴 전지, 망간 전지(건전지), 알칼리 전지(건전지), 리튬 전지(건전지) 등을 들 수 있다. 공지의 전극, 공지의 집전체로서는 상술한 공지의 전지에 이용되는 전극, 집전체를 들 수 있다.

[실시예]

이하, 실시예 및 비교예에 근거하여 설명한다. 또한, 본 실시예는 어디까지나 일례로서, 이 예에만 제한되는 것은 아니다. 즉, 본 발명에 포함되는 다른 형태 또는 변형을 포함하는 것이다.

실시예 1~34, 비교예 1~13, 15, 참고예 14

표 1에 기재된 조건으로 제작한 각종 동박을 준비하고, 한쪽 표면에 조화 처리로써 표 2, 3에 기재된 조건으로 도금 처리를 실시했다. 또한, 참고예 14에 대해서는, 표 3에 기재한 대로, 처리 1 및 처리 2를 이 순서대로 실시했다. 처리 1에 대해서는, 처리 1－1의 전류 밀도 및 도금 시간의 처리를 한 후에, 처리 1－2의 전류 밀도 및 도금 시간의 처리를 실시했다.

또한, 실시예 19~23에 대해서는 표 2에 기재된 금속박을 각종 캐리어로서 준비하고, 하기 조건으로 캐리어의 표면에 중간층을 형성하며, 중간층의 표면에 극박 구리층을 형성했다. 그리고 극박 구리층의 표면에 조화 처리로써 표 2, 3에 기재된 조건으로 도금을 실시했다.

·실시예 19

＜중간층＞

(1) Ni층(Ni 도금)

캐리어에 대해서, 이하의 조건으로 롤투롤형의 연속 도금 라인으로 상기 도금함으로써 1000㎍/d㎡의 부착량의 Ni층을 형성했다. 구체적인 도금 조건을 이하에 기재한다.

황산 니켈：270g/L 이상 280g/L 이하

염화 니켈：35g/L 이상 45g/L 이하

초산 니켈：10g/L 이상 20g/L 이하

붕산：30g/L 이상 40g/L 이하

광택제：사카린, 부틴디올 등

도데실 황산나트륨：55ppm 이상 75ppm 이하

pH：4 이상 6 이하

욕온：55℃ 이상 65℃ 이하

전류 밀도：10A/d㎡ 이하

(2) Cr층(전해 크로메이트 처리)

그 다음, (1)에서 형성한 Ni층 표면을 수세 및 산세한 후, 계속해서 롤투롤형의 연속 도금 라인상에서 Ni층 위에 11㎍/d㎡의 부착량의 Cr층을 이하의 조건으로 전해 크로메이트 처리하여 부착시켰다.

중크롬산 칼륨 1g/L 이상 10g/L 이하, 아연 0g/L

pH：7 이상 10 이하

액온：40℃ 이상 60℃ 이하

전류 밀도：2A/d㎡ 이하

＜극박 구리층＞

그 다음, (2)에서 형성한 Cr층 표면을 수세 및 산세한 후, 계속해서 롤투롤형의 연속 도금 라인상에서, Cr층 위에 두께 3㎛의 극박 구리층을 이하의 조건으로 전기 도금하여 형성하고, 캐리어 부착 극박 구리박을 제작했다.

구리 농도：90g/L 이상 110g/L 이하

황산 농도：90g/L 이상 110g/L 이하

염화물 이온 농도：50ppm 이상 90ppm 이하

레벨링제 1(비스(3술포프로필)디설파이드)：10ppm 이상 30ppm 이하

레벨링제 2(아민 화합물)：10ppm 이상 30ppm 이하

또한, 레벨링제 2로서 하기 아민 화합물을 이용했다.

[화학식 2]

전해액 온도：50℃ 이상 80℃ 이하

전류 밀도：100A/d㎡ 이하

전해액 선속：1.5m/sec 이상 5m/sec 이하

·실시예 20

＜중간층＞

(1) Ni－Mo층(니켈 몰리브덴 합금 도금)

캐리어에 대해서, 이하의 조건으로 롤투롤형의 연속 도금 라인으로 전기 도금함으로써 3000㎍/d㎡의 부착량의 Ni-Mo층을 형성했다. 구체적인 도금 조건을 이하에 기술한다.

(액 조성) 황산 니켈 육수화물：50g/d㎥, 몰리브덴산 나트륨 이수화물：60g/d㎥, 구연산 나트륨：90g/d㎥

(액온) 30℃

(전류 밀도) 1A/d㎡ 이상 4A/d㎡ 이하

(통전 시간) 3초 이상 25초 이하

＜극박 구리층＞

(1)에서 형성한 Ni-Mo층 위에 극박 구리층을 형성했다. 극박 구리층의 두께를 1.5㎛로 한 것 외에는 실시예 19와 같은 조건으로 극박 구리층을 형성했다.

·실시예 21

＜중간층＞

(1) Ni층(Ni 도금)

실시예 19와 같은 조건으로 Ni층을 형성했다.

(2) 유기물층(유기물층 형성 처리)

그 다음, (1)에서 형성한 Ni층 표면을 수세 및 산세한 후, 계속해서 하기 조건으로 Ni층 표면에 대해서 농도 1~30g/L의 CBTA(카르복시 벤조트리아졸)를 포함하는, 액온 40℃, pH 5의 수용액을 20초간 이상 120초간 이하 샤워링하고 분무함으로써 유기물층을 형성했다.

＜극박 구리층＞

(2)에서 형성한 유기물층 위에 극박 구리층을 형성했다. 극박 구리층의 두께를 5㎛로 한 것 외에는 실시예 19와 같은 조건으로 극박 구리층을 형성했다.

·실시예 22, 23

＜중간층＞

(1) Co－Mo층(코발트 몰리브덴 합금 도금)

캐리어에 대해서, 이하의 조건으로 롤투롤형의 연속 도금 라인으로 전기 도금하여 4000㎍/d㎡의 부착량의 Co-Mo층을 형성했다. 구체적인 도금 조건을 이하에 기술한다.

(액 조성) 황산 Co：50g/d㎥, 몰리브덴산 나트륨 이수화물：60g/d㎥, 구연산 나트륨：90g/d㎥

(액온) 30℃

(전류 밀도) 1A/d㎡ 이상 4A/d㎡ 이하

(통전 시간) 3초 이상 25초 이하

＜극박 구리층＞

(1)에서 형성한 Co-Mo층 위에 극박 구리층을 형성했다. 실시예 22의 극박 구리층의 두께를 3㎛, 실시예 23의 극박 구리층의 두께를 1㎛로 한 것 외에는 실시예 19와 같은 조건으로 극박 구리층을 형성했다.

상술한 조화 처리로써 도금 처리(표 2, 3에 기재)를 실시한 후, 표 5에 기재한 대로 실시예 1~18, 24~34, 비교예 9~12, 15에 대해서 다음의 내열층, 및/또는 방청층 형성을 위한 도금 처리, 및/또는 실란 커플링 처리를 실시했다. 또한, 표 5에 기재된 「Ni－Co」, 「Ni－Co(2)」, 「Ni－Co(3)」, 「Ni－P」, 「Ni－Zn」, 「Ni－Zn(2)」, 「Ni－Zn(3)」, 「Ni－W」, 「크로메이트」, 「실란 커플링 처리」는 하기 표면 처리를 의미한다.

내열층 1의 형성 조건을 이하에 나타낸다.

·내열층 1

［Ni－Co］：니켈-코발트 합금 도금

액 조성：니켈 5g/L 이상 20g/L 이하, 코발트 1g/L 이상 8g/L 이하

pH：2 이상 3 이하

액온：40℃ 이상 60℃ 이하

전류 밀도：5A/d㎡ 이상 20A/d㎡ 이하

쿨롱양：10As/d㎡ 이상 20As/d㎡ 이하

［Ni－Co(2)］：니켈-코발트 합금 도금

액 조성：니켈 5g/L 이상 20g/L 이하, 코발트 1g/L 이상 8g/L 이하

pH：2 이상 3 이하

액온：40℃ 이상 60℃ 이하

전류 밀도：5A/d㎡ 이상 20A/d㎡ 이하

쿨롱양：35As/d㎡ 이상 50As/d㎡ 이하

［Ni－Co(3)］：니켈-코발트 합금 도금

액 조성：니켈 5g/L 이상 20g/L 이하, 코발트 1g/L 이상 8g/L 이하

pH：2 이상 3 이하

액온：40℃ 이상 60℃ 이하

전류 밀도：5A/d㎡ 이상 20A/d㎡ 이하

쿨롱양：25As/d㎡ 이상 35As/d㎡ 이하

［Ni－P］：니켈-인 합금 도금

액 조성：니켈 5g/L 이상 20g/L 이하, 인 2g/L 이상 8g/L 이하

pH：2 이상 3 이하

액온：40℃ 이상 60℃ 이하

전류 밀도：5A/d㎡ 이상 20A/d㎡ 이하

쿨롱양：10As/d㎡ 이상 20As/d㎡ 이하

·내열층 2

［Ni－Zn］：니켈-아연 합금 도금

표 5의 내열층 2의 란에 기재가 있는 실시예, 비교예에 대해서는 상기 내열층 1을 마련한 동박 위에 내열층 2를 형성했다. 또한, 비교예 9~12에 대해서는 내열층 1을 마련하지 않고 내열층 2를 형성했다. 내열층 2의 형성 조건을 이하에 나타낸다.

액 조성：니켈 2g/L 이상 30g/L 이하, 아연 2g/L 이상 30g/L 이하

pH：3 이상 4 이하

액온：30℃ 이상 50℃ 이하

전류 밀도：1A/d㎡ 이상 2A/d㎡ 이하

쿨롱양：1As/d㎡ 이상 2As/d㎡ 이하

［Ni－Zn(2)］：니켈-아연 합금 도금

액 조성：니켈 2g/L 이상 30g/L 이하, 아연 2g/L 이상 30g/L 이하

pH：3 이상 4 이하

액온：30℃ 이상 50℃ 이하

전류 밀도：1A/d㎡ 이상 2A/d㎡ 이하

쿨롱양：3As/d㎡ 이상 4As/d㎡ 이하

［Ni－Zn(3)］：니켈-아연 합금 도금

액 조성：니켈 2g/L 이상 30g/L 이하, 아연 2g/L 이상 30g/L 이하

pH：3 이상 4 이하

액온：30℃ 이상 50℃ 이하

전류 밀도：1A/d㎡ 이상 2A/d㎡ 이하

쿨롱양：2As/d㎡ 이상 3As/d㎡ 이하

［Ni－W］：니켈-텅스텐 합금 도금

액 조성：니켈 2g/L 이상 30g/L 이하, 텅스텐 0.5g/L 이상 20g/L 이하

pH：3 이상 4 이하

액온：30℃ 이상 50℃ 이하

전류 밀도：1A/d㎡ 이상 2A/d㎡ 이하

쿨롱양：1As/d㎡ 이상 2As/d㎡ 이하

·방청층

［크로메이트］：크로메이트 처리

상기 내열층 1 및/또는 2를 마련한 동박 위 또는 상기 내열층을 마련하지 않은 동박 위에, 실시예 23 이외의 동박에 대해서 추가로 방청층을 형성했다. 방청층의 형성 조건을 이하에 나타낸다.

액 조성：중크롬산 칼륨 1g/L 이상 10g/L 이하, 아연 0g/L 이상 5g/L 이하

pH：3 이상 4 이하

액온：50℃ 이상 60℃ 이하

전류 밀도：0A/d㎡ 이상 2A/d㎡ 이하(침지 크로메이트 처리를 위해서)

쿨롱양：0As/d㎡ 이상 2As/d㎡ 이하(침지 크로메이트 처리를 위해서)

·내후성층

상기 내열층 1, 2 및 방청층을 마련한 동박 위에, 추가로 내후성층을 형성했다. 형성 조건을 이하에 나타낸다

아미노기를 가지는 실란 커플링제로서 N－2－(아미노에틸)－3－아미노프로필트리메톡시실란(실시예 1~5, 12~17, 19~21, 23~26, 비교예 1~13, 참고예 14), N－2－(아미노에틸)－3－아미노프로필트리에톡시실란(실시예 6~10), N－2－(아미노에틸)－3－아미노프로필메틸디메톡시실란(실시예 11), 3－트리에톡시실릴-N－(1,3－디메틸부틸리덴)프로필아민(실시예 18)이고, 도포·건조하여 내후성층을 형성했다. 이들 실란 커플링제를 2종 이상 결합하여 이용할 수도 있다. 마찬가지로, 비교예 1~12에서는 N－2－(아미노에틸)－3－아미노프로필트리메톡시실란으로 도포·건조하여 내후성층을 형성했다.

또한, 압연 동박은 이하와 같이 제조했다. 표 1에 나타내는 조성의 구리 잉곳을 제조하여, 열간 압연을 실시한 후, 300℃ 이상 800℃ 이하의 연속 소둔 라인의 소둔과 냉간 압연을 반복하여 1㎜ 이상 2㎜ 이하 두께의 압연판을 얻었다. 이 압연판을 300℃ 이상 800℃ 이하의 연속 소둔 라인으로 소둔하여 재결정시키고, 표 1의 두께까지 표 1에 기재된 조건으로 최종 냉간 압연 하여 동박을 얻었다. 표 1 「종류」 란의 「터프 피치동」은 JIS　H3100　C1100에 규격되어 있는 터프 피치동을, 「무산소동」은 JIS　H3100　C1020에 규격되어 있는 무산소동을 나타낸다. 또한, 「터프 피치동＋Ag：100ppm」은 터프 피치동에 Ag를 100질량ppm 첨가한 것을 의미한다.

전해 동박은 JX 금속사제 전해 동박 HLP박을 이용했다. 또한, 실시예 19~23에 대해서는 석출면(전해 동박 제조시에 전해 드럼에 접하는 측의 면과는 반대측 면)에 소정의 표면 처리를 하고, 중간층, 극박 구리층을 형성했다. 또한, 표 1의 전해 동박에 대해서는 석출면 측의 표면 조도(Rz) 및 광택도를 기재하고 있다.

또한, 표 1에 표면 처리 전의 동박 제작 공정 포인트를 기재했다. 「고광택 압연」은 최종 냉간 압연(최종 재결정 소둔 후의 냉간 압연)을 기재한 유막 당량의 수치로 실시한 것을 의미한다. 「통상 압연」은, 최종 냉간 압연(최종 재결정 소둔 후의 냉간 압연)을 기재한 유막 당량의 수치로 실시한 것을 의미한다.

상술한 바와 같이 제작한 실시예 및 비교예의 각 샘플에 대해서, 하기와 같이 각종 평가를 실시했다.

·표면 조도(Rz)의 측정;

주식회사 코사카 연구소제 접촉 조도계 Surfcorder　SE－3C를 사용하여 JIS　B0601－1982에 준거해서 10점 평균 조도를, 조화 처리를 포함하는 표면 처리 전의 동박 표면에 대해서 측정했다. 측정 기준 길이 0.8㎜, 평가 길이 4㎜, 절단값 0.25㎜, 이송 속도 0.1㎜/초의 조건으로 압연 방향과 수직으로(TD에, 전해 동박의 경우에는 통박 방향에 수직으로, 즉 폭 방향으로) 측정 위치를 바꾸어 10회 실시하고, 10회 측정값의 평균값을 표면 조도(Rz)의 값으로 했다.

·광택도;

JIS　Z8741에 준거한 일본 전색 공업 주식회사제 광택도계 핸디 글로스 미터 PG－1을 사용하여, 압연 방향에 직각인 방향(TD, 전해 동박의 경우는 통박 방향에 직각인 방향)의 각각의 입사각 60도로 조화 처리를 포함하는 표면 처리 전의 동박 표면 및 조화 처리를 포함하는 표면 처리 후의 동박 표면에 대해서 측정했다. 상술한 광택도를 측정 위치를 바꾸어 10회 측정하고, 10회의 평균값을 광택도 값으로 했다.

·시인성;

표면 처리 동박의 표면 처리된 측의 표면을 폴리이미드 필름(가네카제 두께 25㎛(PIXEO(폴리이미드 타입：FRS), 동장 적층판용 접착층 부착 폴리이미드 필름, PMDA(피로멜리트산 무수물)계 폴리이미드 필름(PMDA－ODA(4,4＇-디아미노디페닐에테르)계 폴리이미드 필름))의 양면에 맞붙여서 표면 처리 동박을 에칭(염화제이철 수용액)으로 제거하여 샘플 필름을 작성했다. 또한, 조화 처리를 실시한 동박에 대해서는, 동박의 조화 처리한 면을 상술한 폴리이미드 필름에 맞붙여서 상술한 샘플 필름을 제작했다. 얻어진 수지층의 일면에 인쇄물(직경 6cm의 흑색 원)을 붙여서 반대면으로부터 수지층 넘어로 인쇄물의 시인성을 판정했다. 인쇄물의 흑색 원의 윤곽이 원주의 60% 이상의 길이에서 뚜렷한 것을 「◎」, 흑색 원의 윤곽이 원주의 50% 이상 60% 미만의 길이에서 뚜렷한 것을 「○」(이상 합격), 흑색 원의 윤곽이 원주의 0% 이상 50% 미만의 길이에서 뚜렷한 것 및 윤곽이 흐트러진 것을 「△」(불합격)으로 평가했다. 또한, 동박 표면에 조화 처리를 한 후에, 또는 조화 처리를 하지 않고 내열층, 방청층, 내후성층 등을 마련하기 위해서 표면 처리를 실시한 경우에는, 상기 내열층, 방청층, 내후성층 등의 표면 처리를 한 후의 표면 처리 동박의 표면에 대해서 상기 측정을 실시했다. 표면 처리 동박이 캐리어 부착 동박의 극박 구리층인 경우에는, 극박 구리층의 조화 처리 표면에 대해서 상기 측정을 실시했다.

·색차 ;

HunterLab사제 색차계 MiniScan　XE　Plus를 사용하여, JIS Z8730에 준거해서 구리 방열재 표면의 백색판(광원을 D65로 하고, 10도 시야로 했을 때, 이 백색판의 X₁₀Y₁₀Z₁₀표색계(JIS　Z8701　1999)의 3자극치는 X₁₀=80.7, Y₁₀=85.6, Z₁₀=91.5이고, L^*a^*b^* 표색계에서의 이 백색판의 물체색은 L^*=94.14, a^*=-0.90, b^*=0.24이다)의 물체색을 기준으로 하는 색으로 한 경우의 색차를 측정했다. 또한, 상술한 색차계에서는, 백색판의 색차 측정값을 ΔE^*ab=0, 검은 봉투(라이트 트랩(light　trap))로 측정 구멍을 덮어서 측정했을 때의 색차 측정값을 ΔE^*ab=94.14로 하여 색차를 교정한다. 여기서 색차 ΔE^*ab는 상술한 백색판을 제로, 흑색을 94.14로 정의한다. 또한, 구리 회로 표면 등 미세 영역의 JIS Z8730에 근거하는 색차 ΔE^*ab는, 예를 들면 일본 전색 공업 주식회사제의 미세면 분광 색차계(형식：VSS400 등)나 스가 시험기 주식회사제의 미세면 분광 측색계(형식：SC－50μ 등) 등 공지의 측정 장치를 이용해서 측정할 수 있다.

·분락;

분락(강하 분진)은, 표면 처리 동박의 표면 처리된 측의 표면 상에 투명한 멘딩 테이프를 붙이고, 이 테이프를 벗겼을 때에 테이프 점착면에 부착되는 탈락 입자에 의해, 테이프가 변색되는 상태로부터 분락을 평가했다. 테이프의 변색이 없는 경우는 ◎, 회색이 되는 경우는 ○, 테이프가 검게 변색하는 경우는 ×로 했다.

·박리 강도(접착 강도);

표면 처리 동박의 표면 처리된 측의 표면을 폴리이미드 필름(두께 25㎛, 우베흥산제 유피렉스)｛유피렉스(등록상표)－VT, BPDA(비페닐테트라카르본산이무수물)계(BPDA－PDA(파라페닐렌디아민)계)의 폴리이미드 수지 기판｝에 적층한 후, IPC－TM－650에 준거하여, 인장 시험기 오토 그래프 100으로 정상 상태의 박리 강도를 측정했다. 그리고 상기 정상 상태의 박리 강도가 0.5N/㎜ 이상을 적층 기판 용도로 사용할 수 있는 것으로 했다.

또한, 표면 처리 동박과 폴리이미드 필름의 적층 조건은 상기 폴리이미드 필름 제조업체가 추천하는 조건으로 했다. 또한, 실시예 19~23에 대해서는, 표면 처리 동박의 표면 처리된 측의 표면을 폴리이미드 필름(두께 25㎛, 우베 흥산제 유피렉스)｛유피렉스(등록상표)－VT, BPDA(비페닐테트라카르본산이무수물)계 (BPDA－PDA(파라페닐렌디아민)계)의 폴리이미드 수지 기판｝에 적층한 후, 캐리어를 박리하여, 상기 폴리이미드 필름과 적층되어 있는 극박 구리층의 두께가 12㎛의 두께가 되도록 구리 도금을 실시하고 나서 박리 강도를 측정했다. 또한, 동박 표면에 조화 처리를 한 후에, 또는 조화 처리를 하지 않고 내열층, 방청층, 내후성층 등을 마련하기 위해서 표면 처리를 실시한 경우에는, 상기 내열층, 방청층, 내후성층 등의 표면 처리를 한 후의 표면 처리 동박 표면에 대해서 상기 측정을 실시했다. 표면 처리 동박이 캐리어 부착 동박의 극박 구리층인 경우에는, 극박 구리층의 조화 처리 표면에 대해서 상기 측정을 실시했다.

·조화 입자의 높이;

조화 처리층의 조화 입자가 동박 표면으로부터의 높이(적층 높이)를 투과형 전자현미경으로 촬상한 사진상에서 측정했다. 구체적으로는, 도 5의 a에 예로 든 것처럼, 동박 표면 및 조화 처리층이 포함되는 동박의 판 두께 방향에 평행한 단면을 투과형 전자현미경으로 촬상하여 단면 관찰 사진을 얻는다. 계속해서, 도 5의 a의 조화 입자의 확대 사진인 도 5의 b에 나타내듯이, 단면 관찰 사진 중의 조화 입자에 대해서 상기 조화 입자를 횡단하고, 또한 상기 조화 입자와 동박의 경계 부분의 동박 표면과 교차하는 직선으로서, 조화 입자 선단부에서 동박 표면까지의 길이가 최대가 되도록 직선 1을 긋는다. 또한, 중첩되어 있는 조화 입자에 대해서는, 중첩된 조화 입자를 정리하여 하나의 조화 입자로 간주하고, 중첩되어 있는(적층하는) 조화 입자에 직선 1을 긋는다. 이어서, 조화 입자 선단부에서 동박 표면까지의 직선 1의 길이를 조화 입자의 높이로 했다. 단면 관찰 사진에서 동박과 조화 입자의 경계가 관찰되는 경우에는, 상기 동박과 조화 입자의 경계를 상기 조화 입자와 동박의 경계 부분의 동박 표면으로 했다.

또한, 단면 관찰 사진에서 동박과 조화 입자의 경계가 관찰되지 않는 경우에는, 도 5의 c에 나타내듯이, 조화 입자의 일방의 볼록부가 개시하고 있는 점(조화 입자 근원의 일방의 점)과, 조화 입자의 다른 일방의 볼록부가 개시하고 있는 점(조화 입자 근원의 다른 일방의 점)을 연결한 직선을 직선 2로 하고, 상기 직선 2를 조화 입자와 동박의 경계 부분의 동박 표면으로 했다. 조화 입자의 입자 높이(적층 높이)는 도 5의 b, 도 5의 c에 나타낸 부분의 길이가 된다.

측정은 임의의 10개의 조화 입자에 대해서 실시하고, 그것들의 평균값을 조화 입자의 높이(10개의 평균)로 했다.

·조화 입자 굵기;

조화 입자층을 형성하는 조화 입자의 굵기를 투과형 전자현미경으로 촬상한 사진상에서 측정했다. 구체적으로는, 도 5의 a에 예로 나타내듯이, 동박 표면 및 조화 처리층이 포함되는 동박의 판 두께 방향에 평행한 단면을 투과형 전자현미경으로 촬상하여 단면 관찰 사진을 얻는다. 계속해서, 도 5의 c에 나타내듯이, 조화 입자의 일방의 볼록부가 개시하고 있는 점(조화 입자 근원의 일방의 점)과, 조화 입자의 다른 일방의 볼록부가 개시하고 있는 점(조화 입자 근원의 다른 일방의 점)을 연결한 직선을 직선 2로 하고, 상기 직선 2의 길이를 하나의 조화 입자 굵기로 했다.

측정은 임의의 10개의 조화 입자에 대해서 실시하여, 그것들의 평균값을 조화 입자의 굵기(10개의 평균)로 했다.

·조화 입자의 종횡비;

상기 조화 입자의 높이(10개의 평균)와 조화 입자의 굵기(10개의 평균)의 비를 산출하여, 조화 입자의 종횡비(조화 입자의 높이/조화 입자의 굵기)로 했다.

·생산성;

표면 처리의 조화 도금은 조화 입자의 굵기가 가늘고, 또한 높이가 높을수록 압력이 가해졌을 때에 접히기 쉬워서, 동박의 폭 방향 양단을 절단하는 슬릿 라인에서 반송할 때의 롤 반송으로 조화 입자가 탈락하기 쉬워진다. 탈락해서 롤 등에 부착한 조화 입자는 동박의 반송에 따라서 고착하고, 반송하는 동박의 밀린 상처나 움푹 들어가는 등의 결함의 원인이 된다.

그 때문에, 동박의 에지를 절단하는 슬릿 라인에 있어서, 동박의 반송용 롤은 동박 반송 수천 미터마다 한 번 청소하는 경우가 많다. 거기서, 상기 슬릿 라인의 반송 롤의 오염 상태에 따라 생산성을 평가했다. 즉, 오염된 정도가 가벼운 경우에는, 반송 롤의 청소 빈도를 낮게 할 수 있기 때문에 생산성이 향상한다. 반송 롤을 청소한 후, 동박 반송 개시부터 5000m 길이의 동박을 반송한 후의 롤 표면 상태를 관찰했다. 그리고 이하와 같이 판정했다.

◎：반송 롤 표면에 조화 입자의 고착이 거의 보이지 않고, 반송 롤이 거의 더러워지지 않은 상태

○：반송 롤 표면은 조화 입자의 고착이 약간 보이는 상태

×：반송 롤 표면의 거의 전체 면에서 조화 입자의 고착이 보이는 상태

·라미네이트 가공에 의한 동박 주름 등 평가;

두께 25㎛의 폴리이미드 수지(가네카제(PIXEO(폴리이미드 타입：FRS), 동장 적층판용 접착층 부착 폴리이미드 필름, PMDA(피로메리트산 무수물)계 폴리이미드 필름(PMDA－ODA(4,4＇-디아미노디페닐에테르)계 폴리이미드 필름))의 양 표면에, 각각 각 실시예 또는 각 비교예의 표면 처리 동박을, 조화 처리층을 가지는 면 쪽에서 적층하고, 추가로 각 표면 처리 동박의 상술한 폴리이미드 수지에 적층한 측과는 반대측 면에 두께 125㎛의 보호 필름(폴리이미드제)을 적층시킨 상태, 즉, 보호 필름/표면 처리 동박/폴리이미드 수지/표면 처리 동박/보호 필름의 5층으로 한 상태에서, 양쪽 보호 필름의 외측으로부터 라미네이트 롤을 이용하여 열과 압력을 가하면서 첩합 가공(라미네이트 가공)을 실시하고, 폴리이미드 수지의 양면에 표면 처리 동박을 맞붙였다. 계속해서, 양 표면의 보호 필름을 벗긴 후, 표면 처리 동박의 상술한 폴리이미드 수지에 적층한 측과는 반대측 표면을 목시 관찰하여, 주름 또는 선의 유무를 확인하고, 주름 또는 선이 전혀 발생하지 않을 때를 ◎, 동박 길이 5m 근처에 주름 또는 선이 1곳만 관찰될 때를 ○, 동박 5m 근처 주름 또는 선이 2곳 이상 관찰될 때를 ×로 평가했다.

·에칭성의 평가;

표면 처리 동박을 표면 처리된 표면의 옆에서 라미네이트용 열경화성 접착층 부착 폴리이미드 필름(두께 25㎛, 우베 흥산제 유피렉스)｛유피렉스(등록상표)－VT, BPDA(비페닐테트라카르본산이무수물)계(BPDA－PDA(파라페닐렌디아민)계)의 폴리이미드 수지 기판｝의 양면에 맞붙였다. 파인 패턴 회로를 형성하기 위해서 구리박 두께를 동일하게 할 필요가 있는데, 여기에서는 12㎛ 동박 두께를 기준으로 했다. 즉, 12㎛보다 두께가 두꺼운 경우에는, 전해 연마에 의해서 12㎛ 두께로까지 두께가 감소했다. 한편, 12㎛보다 두께가 얇은 경우에는, 구리 도금 처리에 의해 12㎛ 두께까지 증가시켰다. 표면 처리 동박이 캐리어 부착 동박의 극박 구리층인 경우에는, 캐리어 부착 동박을 극박 구리층측으로부터 상술한 라미네이트용 열경화성 접착층 부착 폴리이미드 필름의 양면에 첩합한 후, 캐리어를 박리하고, 그 후 구리 도금 처리에 의해 극박 구리층과 구리 도금의 합계 두께가 12㎛가 될 때까지 증가시켰다. 얻어진 양면 적층판의 한쪽 면 측에 대해서, 적층판의 동박 광택면 측에 드라이 필름 레지스트의 첩합 및 노광 공정에 따라서, 파인 패턴 회로를 인쇄하고, 동박의 불필요 부분을 하기 조건으로 에칭 처리를 실시하여, L/S=30/30㎛가 되도록 하는 파인 패턴 회로를 형성했다. 여기서 회로의 폭은 회로 단면의 바닥 폭이 30㎛가 되도록 했다.

(에칭 조건)

장치：스프레이식 소형 에칭 장치

스프레이압：0.2MPa

에칭액：염화제2철 수용액(비중 40보메)

액 온도：50℃

파인 패턴 회로 형성 후에, 45℃의 NaOH 수용액에 1분간 침지시켜서 감광성 레지스트막을 박리했다.

상기에서 얻어진 파인 패턴 회로 샘플을, 히타치 하이테크놀로지즈사제 주사형 전자현미경 사진 S4700를 이용하여, 5000배의 배율로 회로 바닥부를 관찰하고, 관찰 개소 10곳 중 모든 개소에서 회로 바닥부에 에칭 찌꺼기가 없는 것을 ◎, 관찰 개소 10곳 중 1개소에서 에칭 찌꺼기가 보인 것을 ○, 관찰 개소 10곳 중 2개소 이상에서 에칭 찌꺼기가 보인 것을 △로 했다.

또한, 동박 표면 또는 캐리어 부착 동박의 극박 구리층 표면에 조화 처리를 한 후에, 또는 조화 처리를 하지 않고 내열층, 방청층, 내후성층 등을 마련하기 위해서 표면 처리한 경우에는, 상기 내열층, 방청층, 내후성층 등의 표면 처리를 한 후의 표면 처리 동박 표면에 대해서 상기의 측정을 실시했다.

표 1~5에 실시예, 비교예의 제조 조건 및 평가 결과 등을 나타낸다.

[표 1]

[표 2]

[표 3]

[표 4]

[표 5]

(평가 결과)

실시예 1~34는, 모두 조화 처리층의 조화 입자의 종횡비(조화 입자의 높이/조화 입자의 굵기)가 이하의 (1), (2) 중 어느 1개 이상을 만족하고 있었다.

(1) 조화 입자의 종횡비가 3 이하이다,

(2) 이하의 (2－1) 또는 (2－2) 중 어느 1개를 만족시킨다,

또한, 실시예 1~34는, 모두, 광택도가 70% 이하였다.

따라서, 실시예 1~34는, 동박 표면에 마련된 조화 입자층 안의 조화 입자의 탈락, 및 수지와 맞붙일 때의 주름·선의 발생을 각각 잘 억제할 수 있었다.

비교예 1~7, 15는, 상기 (1) 및 (2) 모두 만족하지 않기 때문에, 분락성이 불량하였다.

비교예 8~13은, 광택도가 70% 초과이고, 수지와 맞붙일 때의 주름·선의 발생을 잘 억제할 수 없었다.

또한, 본 출원은, 2017년 3월 31일에 출원한 일본 특허출원 제2017－70418호에 기초하는 우선권을 주장하는 것으로서, 이 일본 특허출원의 모든 내용을 본 출원에 원용한다.

Claims

삭제
삭제
동박과,
상기 동박의 적어도 한쪽 표면, 또는 양쪽 표면에 조화 처리층을 가지는 표면 처리 동박으로서,
상기 표면 처리 동박의 상기 조화 처리층측 표면의 조도(Sq)가 0.16㎛ 이상 0.30㎛ 이하이며,
상기 표면 처리 동박의 상기 조화 처리층측 표면의 TD 광택도가 37% 이하인, 표면 처리 동박.
동박과,
상기 동박의 적어도 한쪽 표면, 또는 양쪽 표면에 조화 처리층을 가지는 표면 처리 동박으로서,
상기 표면 처리 동박의 상기 조화 처리층측 표면의 조도(Ssk)가 -0.6 이상 -0.35 이하이며,
상기 표면 처리 동박의 상기 조화 처리층측 표면의 TD 광택도가 37% 이하인, 표면 처리 동박.
동박과,
상기 동박의 적어도 한쪽 표면, 또는 양쪽 표면에 조화 처리층을 가지는 표면 처리 동박으로서,
상기 표면 처리 동박의 상기 조화 처리층측 표면의 조도(Sa)가 0.12㎛ 이상 0.23㎛ 이하이며,
상기 표면 처리 동박의 상기 조화 처리층측 표면의 TD 광택도가 37% 이하인, 표면 처리 동박.
동박과,
상기 동박의 적어도 한쪽 표면, 또는 양쪽 표면에 조화 처리층을 가지는 표면 처리 동박으로서,
상기 표면 처리 동박의 상기 조화 처리층측 표면의 조도(Sz)가 2.20㎛ 이상 3.50㎛ 이하이며,
상기 표면 처리 동박의 상기 조화 처리층측 표면의 TD 광택도가 37% 이하인, 표면 처리 동박.
동박과,
상기 동박의 적어도 한쪽 표면, 또는 양쪽 표면에 조화 처리층을 가지는 표면 처리 동박으로서,
상기 표면 처리 동박의 상기 조화 처리층측 표면의 조도(Sku)가 3.75 이상 4.50 이하이며,
상기 표면 처리 동박의 상기 조화 처리층측 표면의 TD 광택도가 37% 이하인, 표면 처리 동박.
동박과,
상기 동박의 적어도 한쪽 표면, 또는 양쪽 표면에 조화 처리층을 가지는 표면 처리 동박으로서,
상기 표면 처리 동박의 상기 조화 처리층측 표면의 조도(Spk)가 0.13㎛ 이상 0.27㎛ 이하이며,
상기 표면 처리 동박의 상기 조화 처리층측 표면의 TD 광택도가 37% 이하인, 표면 처리 동박.
제3항 내지 제8항 중 어느 한 항에 있어서,
상기 표면 처리 동박의 상기 조화 처리층측 표면의 JIS　Z8730에 근거하는 색차ΔE*ab가 65 이하인, 표면 처리 동박.
동박과,
상기 동박의 적어도 한쪽 표면, 또는 양쪽 표면에 조화 처리층을 가지는 표면 처리 동박으로서,
상기 표면 처리 동박의 상기 조화 처리층 측 표면은 이하의 (10－3)~(10－8)의 군으로부터 선택되는 어느 2개 이상을 만족시키고,
(10－3) 조도(Sq)가 0.16㎛ 이상 0.30㎛ 이하이다,
(10－4) 조도(Ssk)가 -0.6 이상 -0.35 이하이다,
(10－5) 조도(Sa)가 0.12㎛ 이상 0.23㎛ 이하이다,
(10－6) 조도(Sz)가 2.20㎛ 이상 3.50㎛ 이하이다,
(10－7) 조도(Sku)가 3.75 이상 4.50 이하이다,
(10－8) 조도(Spk)가 0.13㎛ 이상 0.27㎛ 이하이다,
상기 표면 처리 동박의 상기 조화 처리층측 표면의 TD 광택도가 37% 이하인, 표면 처리 동박.
동박과,
상기 동박의 적어도 한쪽 표면, 또는 양쪽 표면에 조화 처리층을 가지는 표면 처리 동박으로서,
상기 표면 처리 동박의 상기 조화 처리층 측 표면은 이하의 (11－3)~(11－8)의 군으로부터 선택되는 어느 2개 이상을 만족시키고,
(11－3) 조도(Sq)가 0.16㎛ 이상 0.30㎛ 이하이다,
(11－4) 조도(Ssk)가 -0.6 이상 -0.35 이하이다,
(11－5) 조도(Sa)가 0.12㎛ 이상 0.23㎛ 이하이다,
(11－6) 조도(Sz)가 2.20㎛ 이상 3.50㎛ 이하이다,
(11－7) 조도(Sku)가 3.75 이상 4.50 이하이다,
(11－8) 조도(Spk)가 0.13㎛ 이상 0.27㎛ 이하이다,
상기 표면 처리 동박의 상기 조화 처리층측 표면의 JIS Z8730에 근거하는 색차ΔE*ab가 65 이하이고, 상기 표면 처리 동박의 상기 조화 처리층측 표면의 TD 광택도가 37% 이하인, 표면 처리 동박.
제3항 내지 제8항, 제10항 또는 제11항 중 어느 한 항에 있어서,
상기 표면 처리 동박의 상기 조화 처리층측 표면은 이하의 (12－1)~(12－8)의 군으로부터 선택되는 어느 1개 또는 2개 또는 3개 또는 4개 또는 5개 또는 6개 또는 7개 또는 8개를 만족하는 표면 처리 동박.
(12－1) 조도(Ra)가 이하의 (12－1－1) 및 (12－1－2) 중 어느 1개 또는 2개를 만족시킨다
(12－1－1) 조도(Ra)가 이하의 어느 1개를 만족시킨다,
·0.18㎛ 이하이다
·0.17㎛ 이하이다
·0.16㎛ 이하이다
·0.15㎛ 이하이다
·0.14㎛ 이하이다
·0.13㎛ 이하이다
(12－1－2) 조도(Ra)가 이하의 어느 1개를 만족시킨다,
·0.09㎛ 이상이다
·0.10㎛ 이상이다
·0.11㎛ 이상이다
·0.12㎛ 이상이다
(12－2) 조도(Rz)가 이하의 (12－2－1) 및 (12－2－2) 중 어느 1개 또는 2개를 만족시킨다
(12－2－1) 조도(Rz)가 이하의 어느 1개를 만족시킨다,
·1.90m 이하이다
·1.80m 이하이다
·1.70m 이하이다
·1.60m 이하이다
·1.50m 이하이다
·1.40m 이하이다
·1.30m 이하이다
(12－2－2) 조도(Rz)가 이하의 어느 1개를 만족시킨다,
·1.10㎛ 이상이다
·1.20㎛ 이상이다
(12－3) 조도(Sq)가 이하의 (12－3－1) 및 (12－3－2) 중 어느 1개 또는 2개를 만족시킨다
(12－3－1) 조도(Sq)가 이하의 어느 1개를 만족시킨다,
·0.29㎛ 이하이다
·0.28㎛ 이하이다
·0.27㎛ 이하이다
·0.26㎛ 이하이다
·0.25㎛ 이하이다
·0.24㎛ 이하이다
·0.23㎛ 이하이다
·0.22㎛ 이하이다
·0.21㎛ 이하이다
(12－3－2) 조도(Sq)가 이하의 어느 1개를 만족시킨다,
·0.17㎛ 이상이다
·0.18㎛ 이상이다
·0.19㎛ 이상이다
·0.20㎛ 이상이다
(12－4) 조도(Ssk)가 이하의 (12－4－1) 및 (12－4－2) 중 어느 1개 또는 2개를 만족시킨다
(12－4－1) 조도(Ssk)가 이하의 어느 1개를 만족시킨다,
·-0.37 이하이다
·-0.40 이하이다
·-0.42 이하이다
·-0.44 이하이다
·-0.45 이하이다
·-0.47 이하이다
·-0.49 이하이다
(12－4－2) 조도(Ssk)가 이하의 어느 1개를 만족시킨다,
·-0.59 이상이다
·-0.58 이상이다
·-0.55 이상이다
·-0.53 이상이다
·-0.51 이상이다
(12－5) 조도(Sa)가 이하의 (12－5－1) 및 (12－5－2) 중 어느 1개 또는 2개를 만족시킨다
(12－5－1) 조도(Sa)가 이하의 어느 1개를 만족시킨다,
·0.22㎛ 이하이다
·0.21㎛ 이하이다
·0.20㎛ 이하이다
·0.19㎛ 이하이다
·0.18㎛ 이하이다
·0.17㎛ 이하이다
·0.16㎛ 이하이다
·0.15㎛ 이하이다
(12－5－2) 조도(Sa)가 이하의 어느 1개를 만족시킨다,
·0.125㎛ 이상이다
·0.13㎛ 이상이다
·0.14㎛ 이상이다
(12－6) 조도(Sz)가 이하의 (12－6－1) 및 (12－6－2) 중 어느 1개 또는 2개를 만족시킨다
(12－6－1) 조도(Sz)가 이하의 어느 1개를 만족시킨다,
·3.40㎛ 이하이다
·3.30㎛ 이하이다
·3.20㎛ 이하이다
·3.10㎛ 이하이다
·3.00㎛ 이하이다
·2.90㎛ 이하이다
·2.80㎛ 이하이다
(12－6－2) 조도(Sz)가 이하의 어느 1개를 만족시킨다,
·2.25㎛ 이상이다
·2.30㎛ 이상이다
·2.40㎛ 이상이다
·2.50㎛ 이상이다
·2.60㎛ 이상이다
(12－7) 조도(Sku)가 이하의 (12－7－1) 및 (12－7－2) 중 어느 1개 또는 2개를 만족시킨다
(12－7－1) 조도(Sku)가 이하의 어느 1개를 만족시킨다,
·4.45 이하이다
·4.40 이하이다
·4.30 이하이다
·4.20 이하이다
·4.10 이하이다
·4.00 이하이다
·3.90 이하이다
(12－7－2) 조도(Sku)가 이하의 어느 1개를 만족시킨다,
·3.80이상이다
·3.90이상이다
·4.00이상이다
·4.10이상이다
(12－8) 조도(Spk)가 이하의 (12－8－1) 및 (12－8－2) 중 어느 1개 또는 2개를 만족시킨다
(12－8－1) 조도(Spk)가 이하의 어느 1개를 만족시킨다,
·0.26㎛ 이하이다
·0.25㎛ 이하이다
·0.24㎛ 이하이다
·0.23㎛ 이하이다
·0.22㎛ 이하이다
·0.21㎛ 이하이다
·0.20㎛ 이하이다
·0.19㎛ 이하이다
·0.18㎛ 이하이다
·0.17㎛ 이하이다
(12－8－2) 조도(Spk)가 이하의 어느 1개를 만족시킨다,
·0.14㎛ 이상이다
·0.15㎛ 이상이다
·0.16㎛ 이상이다.
제3항 내지 제8항, 제10항 또는 제11항 중 어느 한 항에 있어서,
상기 표면 처리 동박의 상기 조화 처리층측 표면의 JIS　Z8730에 근거하는 색차 ΔE*ab가 45 이상 65 이하인, 표면 처리 동박.
제3항 내지 제8항, 제10항 또는 제11항 중 어느 한 항에 있어서,
상기 조화 처리층의 표면에, 내열층, 방청층, 크로메이트 처리층 및 실란 커플링 처리층으로 이루어지는 군으로부터 선택된 1종 이상의 층을 가지는, 표면 처리 동박.
제3항 내지 제8항, 제10항 또는 제11항 중 어느 한 항에 있어서,
방열용인, 표면 처리 동박.
제3항 내지 제8항, 제10항 또는 제11항 중 어느 한 항에 기재된 표면 처리 동박의 상기 조화 처리층측 표면에 수지층을 구비하는, 수지층 부착 표면 처리 동박.
제16항에 있어서,
상기 수지층이 접착용 수지, 및/또는 반경화 상태의 수지인, 수지층 부착 표면 처리 동박.
캐리어의 한쪽 면, 또는 양쪽 면에, 중간층, 극박 구리층을 가지고, 이하의 (18－1) 또는 (18－2) 중 어느 1개를 만족시키는 캐리어 부착 동박.
(18－1) 상기 극박 구리층이 제3항 내지 제8항, 제10항 또는 제11항 중 어느 한 항에 기재된 표면 처리 동박,
(18－2) 상기 극박 구리층이 제3항 내지 제8항, 제10항 또는 제11항 중 어느 한 항에 기재된 표면 처리 동박의 상기 조화 처리층측 표면에 수지층을 구비하는 수지층 부착 표면 처리 동박.
이하의 (19－1) 또는 (19－2) 중 어느 1개를 가지는 적층체.
(19－1) 제3항 내지 제8항, 제10항 또는 제11항 중 어느 한 항에 기재된 표면 처리 동박,
(19－2) 상기 극박 구리층이 제3항 내지 제8항, 제10항 또는 제11항 중 어느 한 항에 기재된 표면 처리 동박의 상기 조화 처리층측 표면에 수지층을 구비하는, 수지층 부착 표면 처리 동박.
제18항에 기재된 캐리어 부착 동박을 가지는, 적층체.
제18항에 기재된 캐리어 부착 동박과 수지를 포함하고,
상기 캐리어 부착 동박의 단면의 일부 또는 전부가 상기 수지에 의해 덮인, 적층체.
제18항에 기재된 캐리어 부착 동박을 2개 가지는 적층체.
이하의 (23－1)~(23－4) 중 어느 1개를 이용한 프린트 배선판의 제조 방법.
(23－1) 제3항 내지 제8항, 제10항 또는 제11항 중 어느 한 항에 기재된 표면 처리 동박,
(23－2) 상기 극박 구리층이 제3항 내지 제8항, 제10항 또는 제11항 중 어느 한 항에 기재된 표면 처리 동박의 상기 조화 처리층측 표면에 수지층을 구비하는 수지층 부착 표면 처리 동박,
(23－3) 캐리어, 중간층, 극박 구리층을 가지고, 상기 극박 구리층이 제3항 내지 제8항, 제10항 또는 제11항 중 어느 한 항에 기재된 표면 처리 동박인 캐리어 부착 동박,
(23－4) 캐리어, 중간층, 극박 구리층을 가지고, 상기 극박 구리층이 제3항 내지 제8항, 제10항 또는 제11항 중 어느 한 항에 기재된 표면 처리 동박의 상기 조화 처리층측 표면에 수지층을 구비하는 수지층 부착 표면 처리 동박인 캐리어 부착 동박.
이하의 (24－1)~(24－4) 중 어느 1개를 포함하는 동장 적층판을 형성하는 공정,
(24－1) 제3항 내지 제8항, 제10항 또는 제11항 중 어느 한 항에 기재된 표면 처리 동박과 상기 절연 기판을 적층하는 공정,
(24－2) 상기 극박 구리층이 제3항 내지 제8항, 제10항 또는 제11항 중 어느 한 항에 기재된 표면 처리 동박의 상기 조화 처리층측 표면에 수지층을 구비하는 수지층 부착 표면 처리 동박과 상기 절연 기판을 적층하는 공정,
(24－3) 캐리어, 중간층, 극박 구리층을 가지고, 상기 극박 구리층이 제3항 내지 제8항, 제10항 또는 제11항 중 어느 한 항에 기재된 표면 처리 동박인 캐리어 부착 동박과 상기 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 벗기는 공정,
(24－4) 캐리어, 중간층, 극박 구리층을 가지고, 상기 극박 구리층이 제3항 내지 제8항, 제10항 또는 제11항 중 어느 한 항에 기재된 표면 처리 동박의 상기 조화 처리층측 표면에 수지층을 구비하는 수지층 부착 표면 처리 동박인 캐리어 부착 동박과 상기 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 벗기는 공정, 및
세미애디티브법, 서브트랙티브법, 부분적 애디티브법 또는 모디파이드 세미애디티브법 중 어느 하나의 방법에 따라서, 상기 동장 적층판을 사용하여 회로를 형성하는 공정을 포함하는, 프린트 배선판의 제조 방법.
제3항 내지 제8항, 제10항 또는 제11항 중 어느 한 항에 기재된 표면 처리 동박의 상기 조화 처리층측 표면에 회로를 형성하는 공정, 또는 캐리어, 중간층, 극박 구리층을 가지고, 상기 극박 구리층이 제3항 내지 제8항, 제10항 또는 제11항 중 어느 한 항에 기재된 표면 처리 동박인 캐리어 부착 동박의 상기 극박 구리층측 표면 혹은 상기 캐리어측 표면에 회로를 형성하는 공정,
상기 회로가 수지층에 매몰하도록 상기 표면 처리 동박의 상기 조화 처리층측 표면, 또는 상기 캐리어 부착 동박의 상기 극박 구리층측 표면 혹은 상기 캐리어측 표면에 상기 수지층을 형성하는 공정,
상기 수지층상에 회로를 형성하는 공정, 및
상기 수지층상에 회로를 형성한 후에, 상기 표면 처리 동박을 제거함으로써, 또는 상기 캐리어 또는 상기 극박 구리층을 박리시킨 후에, 상기 극박 구리층 또는 상기 캐리어를 제거함으로써 상기 수지층에 매몰되어 있는 회로를 노출시키는 공정을 포함하는, 프린트 배선판의 제조 방법.
제3항 내지 제8항, 제10항 또는 제11항 중 어느 한 항에 기재된 표면 처리 동박 또는 캐리어, 중간층, 극박 구리층을 가지고, 상기 극박 구리층이 제3항 내지 제8항, 제10항 또는 제11항 중 어느 한 항에 기재된 표면 처리 동박인 캐리어 부착 동박과 수지 기판을 적층하는 공정,
상기 표면 처리 동박 또는 상기 수지층 부착 표면 처리 동박 또는 상기 캐리어 부착 동박의 수지 기판과 적층한 측과는 반대측 표면에, 수지층과 회로를 적어도 1회 마련하는 공정,
상기 수지층 및 회로를 형성한 후에, 상기 수지 기판 및 상기 표면 처리 동박을 제거하거나, 또는 상기 수지 기판 및 상기 수지층 부착 표면 처리 동박의 표면 처리 동박을 제거하거나, 또는 상기 캐리어 부착 동박으로부터 상기 캐리어 또는 상기 극박 구리층을 박리시키는 공정을 포함하는, 프린트 배선판의 제조 방법.
이하의 (27－1)~(27－3) 중 어느 1개에 기재된 적층체에 수지층과 회로를 적어도 1회 마련하는 공정
(27－1) 제18항에 기재된 캐리어 부착 동박을 가지는 적층체,
(27－2) 제18항에 기재된 캐리어 부착 동박과 수지를 포함하고, 상기 캐리어 부착 동박의 단면의 일부 또는 전부가 상기 수지에 의해 덮인 적층체,
(27－3) 2개의 제18항에 기재된 캐리어 부착 동박을 가지는 적층체, 및
상기 수지층 및 회로를 형성한 후에, 상기 적층체를 구성하고 있는 캐리어 부착 동박으로부터 상기 캐리어 또는 상기 극박 구리층을 박리시키는 공정을 포함하는, 프린트 배선판의 제조 방법.
제23항에 기재된 방법으로 제조된 프린트 배선판을 이용한 전자기기의 제조 방법.