KR102506594B1 - 표면 처리 동박 및 이를 포함하는 회로 기판 - Google Patents

표면 처리 동박 및 이를 포함하는 회로 기판 Download PDF

Info

Publication number
KR102506594B1
KR102506594B1 KR1020210046552A KR20210046552A KR102506594B1 KR 102506594 B1 KR102506594 B1 KR 102506594B1 KR 1020210046552 A KR1020210046552 A KR 1020210046552A KR 20210046552 A KR20210046552 A KR 20210046552A KR 102506594 B1 KR102506594 B1 KR 102506594B1
Authority
KR
South Korea
Prior art keywords
layer
copper foil
less
treated copper
rsk
Prior art date
Application number
KR1020210046552A
Other languages
English (en)
Other versions
KR20220140265A (ko
Inventor
유일환
견명옥
정주영
류지연
오승배
Original Assignee
에스케이씨 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이씨 주식회사 filed Critical 에스케이씨 주식회사
Priority to KR1020210046552A priority Critical patent/KR102506594B1/ko
Publication of KR20220140265A publication Critical patent/KR20220140265A/ko
Application granted granted Critical
Publication of KR102506594B1 publication Critical patent/KR102506594B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/605—Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/20—Layered products comprising a layer of metal comprising aluminium or copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00—Electroforming
    • C25D1/04—Wires; Strips; Foils
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C25D5/12—Electroplating with more than one layer of the same or of different metals at least one layer being of nickel or chromium
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/623—Porosity of the layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D9/00—Electrolytic coating other than with metals
    • C25D9/04—Electrolytic coating other than with metals with inorganic materials
    • C25D9/08—Electrolytic coating other than with metals with inorganic materials by cathodic processes

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Inorganic Chemistry (AREA)
  • Laminated Bodies (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

예시적인 실시예들에 따른 표면 처리 동박은 동박층, 동박층의 상면 상에 형성된 표면 처리층, 동박층의 저면 상에 형성되는 돌기층, 및 돌기층 표면에 형성된 돌기 코팅층을 포함한다. 돌기 코팅층 표면에 대응되는 내면의 Rsk는 -0.5 이상 및 0 미만이며, 상기 내면에 대향하며 동박층 표면에 대응되는 외면의 Rsk는 0 초과 및 0.1 이하이다. 내면 및 외면의 Rku는 각각 3보다 크며 3.8 이하이다.

Description

표면 처리 동박 및 이를 포함하는 회로 기판{SURFACE TREATED COPPER FOIL AND CIRCUIT BOARD INCLUDING THE SAME}
본 출원의 실시예들은 표면 처리 동박 및 이를 포함하는 회로 기판에 관한 것이다. 보다 상세하게는, 조화면을 포함하는 표면 처리 동박 및 이를 포함하는 회로 기판에 관한 것이다.
예를 들면, 인쇄 회로 기판 제작을 위해 동박 적층판(Copper Clad Laminate: CCL)이 활용되며, 상기 동박 적층판은 회로 형성을 위한 동박 형태의 구리층을 포함한다.
상기 동박은 수지층과 접하는 표면에서 안정적인 결합력, 접착력을 확보하기 위해 조화처리될 수 있다. 이에 따라, 상기 동박의 상기 표면은 상대적으로 높은 조도를 가질 수 있으며, 돌기부를 포함할 수 있다.
예를 들면, 구리 박막 형성을 위한 도금 공정 이후, 공정 조건을 변경하여 상기 돌기부 형성을 위한 도금 공정을 수행할 수 있다. 돌기부는 동박의 박리 강도를 증가시킬 수 있다. 그러나, 돌기부가 지나치게 성장되거나 불규칙하게 형성되는 경우, 오히려 박리 강도가 저하되며 인쇄 회로 기판의 고주파 전송 특성도 열화될 수도 있다.
또한, 동박의 수지층과 접하는 표면의 반대면의 조도 특성 역시 고주파 전송 특성에 영향을 미칠 수 있다.
따라서, 향상된 박리력을 가지며, 향상된 전기적 특성 및 고주파 전송 특성을 갖는 미세 패턴의 회로 형성이 가능한 표면 처리 동박의 개발이 필요하다.
예를 들면, 한국등록특허공보 제10-1895745호는 수지층과 접착면이 조화처리된 동박을 개시하고 있다.
한국등록특허공보 제10-1895745호
예시적인 실시예들에 따른 일 과제는 향상된 기계적, 전기적 안정성 갖는 표면처리 동박을 제공하는 것이다.
예시적인 실시예들에 따른 일 과제는 향상된 기계적, 전기적 안정성 갖는 표면처리 동박을 포함하는 회로 기판을 제공하는 것이다.
예시적인 실시예들에 따르는 표면 처리 동박은 동박층, 상기 동박층의 일면 상에 형성된 돌기층, 및 상기 돌기층 표면에 형성된 돌기 코팅층을 포함한다. 상기 돌기 코팅층 표면에 대응되는 내면의 왜도(Roughness Skewness: Rsk)는 -0.5 이상 및 0 미만이며, 상기 내면에 대향하는 동박층 표면에 대응되는 외면의 Rsk는 0 초과 및 0.1 이하이다. 상기 내면 및 상기 외면의 첨도(Roughness Kurtosis: Rku)는 각각 3보다 크며 3.8 이하이다.
일부 실시예들에 있어서, 상기 내면의 Rsk는 -0.3 이상 및 0 미만이고, 상기 외면의 Rsk는 0.001 내지 0.1일 수 있다.
일부 실시예들에 있어서, 상기 내면의 Rku는 3.5 초과 및 3.8 이하이며, 상기 외면의 Rku는 3 초과 및 3.5 이하일 수 있다.
일부 실시예들에 있어서, 상기 내면의 산술 평균 거칠기(Ra)는 0.1 내지 0.5㎛이고, 상기 외면의 Ra는 0.01㎛ 이상 및 0.1㎛ 미만일 수 있다.
일부 실시예들에 있어서, 상기 내면의 10점 평균 거칠기(Rz), 및 최대 높이 및 최저 높이 차이(Rpv)는 각각 1 내지 2㎛이고, 상기 외면의 Rz 및 Rpv는 각각 0.5㎛ 이상 및 1㎛ 미만일 수 있다.
일부 실시예들에 있어서, 상기 내면의 제곱 평균 거칠기(Rq)는 0.2 내지 0.3㎛이고, 상기 외면의 Rq는 0.1 내지 0.15㎛일 수 있다.
일부 실시예들에 있어서, 상기 동박층의 타면 상에 형성된 표면 처리층을 더 포함하고, 상기 외면은 상기 표면 처리층의 표면에 대응될 수 있다.
일부 실시예들에 있어서, 상기 외면 상에 적층되고, 상기 외면과 접하는 제1 면 및 상기 제1 면과 대향하는 제2 면을 포함하는 캐리어 층을 더 포함할 수 있다. 상기 캐리어 층의 상기 제1 면의 Rsk는 -0.5 이상 및 0미만이며, 상기 제2 면의 Rsk는 0.01 내지 0.1일 수 있다. 상기 캐리어 층의 상기 제1 면의 Rku는 3을 초과하며 3.5이하이며, 상기 제2 면의 Rku는 2.5 이상 및 3 미만일 수 있다.
일부 실시예들에 있어서, 상기 표면 처리 동박은 상기 돌기층 또는 상기 동박층 내에 형성된 기공들을 포함할 수 있다.
예시적인 실시예들에 따른 회로 기판은 절연층; 및 상기 절연층의 표면 상에 형성되된 배선층을 포함한다. 상기 배선층은 동박층, 상기 동박층의 일면 상에 형성된 돌기층, 및 상기 돌기층 표면에 형성된 돌기 코팅층을 포함한다. 상기 돌기 코팅층 표면에 대응되는 내면의 왜도(Roughness Skewness: Rsk)는 -0.5 이상 및 0 미만이며, 상기 내면에 대향하며 동박층 표면에 대응되는 외면의 Rsk는 0 초과 및 0.1 이하이다. 상기 내면 및 상기 외면의 첨도(Roughness Kurtosis: Rku)는 각각 3보다 크며 3.8 이하이다.
상술한 실시예들에 따르면, 동박층의 외면 및 조화면의 거칠기 특성을 조절하여 예를 들면, 수지층과의 밀착력, 박리 강도를 증가시키면서 미세 회로 패턴 특성을 향상시킬 수 있다. 이에 따라, 고 박리강도, 고주파 특성이 향상된 회로 배선을 상기 동박층으로부터 획득할 수 있다.
일부 실시예들에 있어서, 동박층의 일 면 상에 돌기층을 형성하며, 동박층 및 돌기층의 경계 주변에 라인 형태로 배열된 기공들을 형성할 수 있다. 상기 기공들을 통해 돌기들의 성장이 조절되어 절연층과의 균일한 접합력이 확보될 수 있다.
도 1 및 도 2는 예시적인 실시예들에 따른 표면 처리 동박을 나타내는 개략적인 단면도들이다.
도 3은 예시적인 실시예들에 따른 회로 기판을 나타내는 개략적인 단면도이다.
이하, 본 출원의 실시예들에 대해 상세히 설명하기로 한다. 다만, 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
도 1 및 도 2는 예시적인 실시예들에 따른 표면 처리 동박을 나타내는 개략적인 단면도들이다. 도 1 및 도 2에서, 설명 및 도시의 편의를 위해 돌기층(120)은 과장되어 도시된 것일 수 있다.
도 1을 참조하면, 예시적인 실시예들에 따른 표면 처리 동박(100)은 동박층(110)을 및 동박층(110)의 표면 상에 형성된 돌기층(120)을 포함할 수 있다.
동박층(110)은 예를 들면, 전해 구리 도금 공정을 통해 형성될 수 있다. 동박층(110)의 두께는 약 1 내지 10㎛, 바람직하게는 약 1 내지 3㎛, 보다 바람직하게는 약 1 내지 2㎛ 일 수 있다. 동박층(110)은 예를 들면, 식각/패터닝 공정을 통해 회로 기판 내에 포함되는 소정의 선폭을 갖는 회로 배선으로 변환될 수 있다.
동박층(110)의 저면 또는 내면 상에는 돌기층(120)이 형성될 수 있다. 돌기층(120)은 동박층(110)의 조화층으로서 제공될 수 있다.
돌기층(120)은 동박층(110)의 상기 저면 또는 내면 상에 구리를 전석시켜 형성될 수 있다. 예시적인 실시예들에 따르면, 동박층(110)의 상기 면 또는 내면 상에 돌기 성장 핵 형성을 위해 예비 전해 도금을 수행한 후 돌기 형성 도금(예를 들면, 캡슐 도금)을 수행하여 돌기층(120)을 형성할 수 있다.
상기 돌기 성장 형성을 위한 상기 예비 전해 도금에 사용되는 구리염의 농도는 상기 돌기 형성 도금에 사용되는 구리염의 농도보다 작을 수 있다.
일부 실시예들에 있어서, 돌기층(120)을 통한 실질적인 조화면 형성을 위해 돌기 형성 도금은 동박층(110) 형성을 위한 전해 도금보다 낮은 전류 밀도에서 수행될 수 있다.
상술한 바와 같이, 돌기층(120)이 도금공정을 통해 형성되는 경우 돌기층(120)은 동박층(110)과 실질적으로 일체로 연결 또는 형성될 수 있다. 이에 따라, 돌기층(120)은 동박층(110)의 저부 혹은 내면부로 제공될 수 있다.
또한, 돌기층(120)에 의해 표면 처리 동박(100)의 내면이 조화면으로 제공될 수 있다. 돌기층(120)에 의해 표면 처리 동박(100)의 수지층과의 접합면이 제공될 수 있다. 돌기층(120)이 제공됨에 따라 에폭시 수지 또는 폴리이미드 수지 등과 같은 회로 기판의 코어층 또는 절연층 표면과 동박층(110)의 접합력이 강화될 수 있다.
도 1에 도시된 바와 같이, 돌기층(120)은 실질적으로 랜덤한 높이 또는 너비를 가지며 분포되는 복수의 돌기들을 포함할 수 있다. 돌기들이 랜덤한 분포를 가짐에 따라, 동박층(110)의 조도가 증가되어 상기 코어층 또는 절연층과의 접합력이 보다 증가될 수 있다.
돌기층(120) 또는 상기 돌기들의 두께는 약 0.5 내지 1.5㎛일 수 있다. 돌기층(120)의 두께는 동박층(110)의 두께보다 작을 수 있다.
일부 실시예들에 있어서, 동박층(110) 및/또는 돌기층(120) 내부에 기공들(150)이 형성될 수 있다,
일 실시예에 있어서, 기공들(150)은 동박층(110) 및 돌기층(120)의 경계 주변에 형성될 수 있다. 기공들(150)은 돌기층(120)에 포함된 돌기들 내부에도 형성될 수 있다.
일부 실시예들에 있어서, 기공들(150)은 제1 기공들(150a) 및 제2 기공들(150b)을 포함할 수 있다. 제1 기공들(150a)은 동박층(110) 및 돌기층(120)의 상기 경계를 따라 형성될 수 있다. 제2 기공들(150b)은 상기 돌기들 내에 형성될 수 있다.
상술한 바와 같이, 제1 기공들(150a)은 동박층(110) 및 돌기층(120)의 실질적으로 경계 라인을 따라 배열될 수 있다. 제1 기공들(150a)은 돌기들의 지나친 이상(abnormal) 성장을 억제하는 배리어 역할을 수행할 수 있다.
예를 들면, 동박층(110)의 저면으로부터 국소적인 돌기의 이상 성장에 따른 첨단부 혹은 스파이크 형성이 라인 형태로 배열된 제1 기공들(150a)에 의해 억제될 수 있다. 따라서, 상기 이상 성장 돌기에 의해 절연층의 찢김에 의한 절연 저항 특성 열화를 방지할 수 있다.
또한, 상술한 바와 같이, 기공들(150)이 배열됨에 따라 돌기들의 지나친 이상 성장은 억제하면서 전체적인 랜덤 특성이 부여될 수 있다. 따라서, 돌기층(120)을 통한 접합력/박리 강도 향상이 효과적으로 구현될 수 있다.
일 실시예에 있어서, 제1 기공들(150a)의 평균 직경은 약 0.01 내지 0.05㎛일 수 있다. 일 실시예에 있어서, 인접하는 제1 기공들(150a)사이의 평균 간격은 약 0.15 내지 0.25㎛일 수 있다.
상기 직경 및/또는 간격 범위 내에서, 제1 기공들(150a)을 통한 돌기의 이상 성장을 충분히 억제하면서, 돌기들을 통한 접합력/박리력 증가를 충분히 구현할 수 있다.
일부 실시예들에 있어서, 제1 기공들(150a)은 동박층(110) 및 돌기층(120)의 두께의 합 대비 돌기층의 최저점으로부터 1/3 이내의 높이 영역 내에 분포할 수 있다. 이에 따라, 제1 기공들(150a)에 의해 실질적으로 배선층의 전류 통로로 제공되는 동박층(110) 부분에서의 저항 증가를 방지할 수 있다.
제2 기공들(150b)은 상술한 바와 같이 각 돌기 내에 형성될 수 있다. 제2 기공들(150b)의 개수는 제1 기공들(150a)의 개수보다 작을 수 있다. 일 실시예에 있어서, 표면 처리 동박(100)의 전체에서, 제2 기공들(150b)의 개수는 제1 기공들(150a)의 개수보다 작을 수 있다. 일 실시예에 있어서, 돌기 하나에 해당되는 너비 내에서 제2 기공들(150b)의 개수는 제1 기공들(150a)의 개수보다 작을 수 있다.
돌기층(120) 표면에는 돌기 코팅층(140)이 형성될 수 있다. 돌기 코팅층(140)은 예를 들면, 니켈(Ni), 아연(Zn) 및/또는 크롬(Cr)을 사용한 방청 처리를 통해 형성될 수 있다.
일 실시예에 있어서, 돌기층(120) 표면에 니켈 도금 및 아연 도금 공정을 수행하고, 추가적으로 크로메이트 처리를 더 수행할 수 있다. 이 경우, 돌기층(120) 표면의 방청 특성이 보다 향상될 수 있다.
일 실시예에 있어서, 돌기층(120) 표면에 실란 커플링제 처리를 더 수행할 수도 있다. 예를 들면, 실란 커플링제가 희석된 조성물을 돌기층(120) 또는 표면처리층(140) 상에 도포하고, 건조시켜 실란 커플링제 층을 더 형성할 수 있다. 상기 실란 커플링제의 예로서, 4-글리시딜부틸트리메톡시실란, 3-글리시독시프로필트리메톡시실란 등의 에폭시계 실란 커플링제, 3-아미노프로필트리에톡시실란, N-2(아미노에틸)3-아미노프로필트리메톡시실란, N-3-(4-(3-아미노프로폭시)부톡시)프로필-3-아미노프로필트리메톡시실란, N-페닐-3-아미노프로필트리메톡시실란 등의 아미노계 실란 커플링제, 3-머캅토프로필트리메톡시실란 등의 머캅토계 실란 커플링제, 비닐트리메톡시실란, 비닐페닐트리메톡시실란 등의 올레핀계 실란 커플링제, 3-메타크릴옥시프로필트리메톡시실란 등의 아크릴계 실란 커플링제 등을 들 수 있다.
동박층(110)의 상면 상에는 표면 처리층(130)이 더 형성될 수 있다. 표면 처리층(130)은 돌기 코팅층(140)과 실질적으로 동일하거나 유사한 물질 및 공정을 통해 형성될 수 있다. 예를 들면, 표면 처리층(130)은 예를 들면, 니켈(Ni), 아연(Zn) 및/또는 크롬(Cr)을 사용한 도금 또는 방청 처리를 통해 형성될 수 있다.
도 1에 표시된 바와 같이, 표면 처리 동박(100)은 서로 마주보는 내면(100a) 및 외면(100b)을 포함할 수 있다.
내면(100a)은 표면 처리 동박(100)의 수지층 혹은 코어층과의 접합면일 수 있다. 예를 들면, 표면 처리 동박(100)의 돌기층(120) 또는 돌기 코팅층(140)에 의해 표면 처리 동박(100)의 내면(100a)이 제공될 수 있다.
외면(100b)은 표면 처리 동박(100)의 노출면에 해당될 수 있다. 예를 들면, 캐리어 층(50)(도 2 참조)을 표면 처리 동박(100)으로부터 벗겨 낸 후 노출면이 외면(100b)에 해당될 수 있다.
일 실시예에 있어서, 동박층(110)의 노출면이 외면(100b)에 해당될 수 있다. 일 실시예에 있어서, 표면 처리층(130)이 형성된 경우 표면 처리층(130) 표면에 의해 외면(100b)이 제공될 수 있다.
예시적인 실시예들에 따르면, 표면 처리 동박(100)의 내면(100a) 및 외면(100b)의 왜도(Roughness Skewness: Rsk)는 각각 -0.5 내지 0.1일 수 있다. 표면 처리 동박(100)의 내면(100a)의 Rsk는 외면(100b)의 Rsk보다 작을 수 있다.
예시적인 실시예들에 따르면, 표면 처리 동박(100)의 외면(100b)의 Rsk는 0보다 크며, 0.1 이하일 수 있다. 예를 들면, 표면 처리 동박(100)의 외면(100b)의 Rsk는 0.001 내지 0.1, 바람직하게는 0.001 내지 0.005일 수 있다. 표면 처리 동박(100)의 내면(100a)의 Rsk는 -0.5 이상 및 0미만이며, 바람직하게는 -0.3 이상 및 0미만일 수 있다.
상술한 바와 같이, 표면 처리 동박(100)의 내면(100a) 및 외면(100b)에서 각각 거칠기의 비대칭 특성(대칭: Rsk = 0)을 부여하여 표면 처리 동박(100)의 표면들을 통한 접합력 및 박리 강도를 증진할 수 있다.
또한, 상술한 왜도 범위에서, 내면(100a) 및 외면(100b) 각각에서의 지나친 조도의 비대칭성으로 인한 배선 선폭의 불균일을 방지할 수 있다. 예를 들면, 미세 선폭의 균일한 배선들을 표면 처리 동박(100)으로부터 형성할 수 있으며, 이에 따라 고주파 전송 특성이 향상될 수 있다.
또한, 내면(100a)에서의 수지층과의 밀착력 및 박리강도를 확보하며, 외면(100b)에서의 캐리어 층과의 박리성 및 전류의 균일한 흐름을 균형있게 증진할 수 있다. 따라서, 상술한 내면(100a) 및 외면(100b)의 왜도 방향의 설계를 통해 수지층과의 접합특성 및 고주파 전송 특성을 향상시킬 수 있다.
예시적인 실시예들에 따르면, 표면 처리 동박(100)의 내면(100a) 및 외면(100b)의 첨도(Roughness Kurtosis: Rku)는 각각 3보다 크며 3.8 이하일 수 있다. 표면 처리 동박(100)의 내면(100a)의 Rku는 외면(100b)의 Rku보다 클 수 있다.
일부 실시예들에 있어서, 표면 처리 동박(100)의 외면(100b)의 Rku는 3을 초과하며, 3.5이하일 수 있으며. 바람직하게는 3 초과 및 3.3이하일 수 있다. 표면 처리 동박(100)의 내면(100a)의 Rku는 3.5를 초과하며 3.8이하일 수 있며, 바람직하게는 3.5 초과 및 3.7이하일 수 있다.
표면 처리 동박(100)의 Rku를 3보다 크게 형성함으로써, 정규분포(Rku=3)보다 뾰족한 분포를 갖도록 표면 특성이 설계될 수 있다. 이에 따라, 표면 처리 동박(100)의 박리 강도를 증가시킬 수 있다
또한, 상술한 바와 같이 지나친 Rku 증가를 억제하여 표면 처리 동박(100)으로부터의 고주파 전송 특성의 열화를 방지할 수 있다. 또한, 표면 처리 동박(100)의 내면(100a)에서의 Rku를 상대적으로 증가시켜, 수지층과의 안정적인 접합력을 제공하며, 외면(100b)에서는 캐리어 층(100)과의 박리 특성을 증진할 수 있다.
표면 처리 동박(100)의 조도 값들은 상술한 박리 특성 및 고주파 전송 특성을 고려하여 조절될 수 있다.
일부 실시예들에 있어서, 표면 처리 동박(100)의 내면(100a) 조도 값들(Ra, Rz, Rpv, Rq)은 외면(100b)의 값들 보다 클 수 있다.
일 실시예에 있어서, 표면 처리 동박(100)의 내면(100a)의 산술 평균 거칠기(Ra)는 0.1 내지 0.5㎛, 바람직하게는 0.1 내지 0.2㎛일 수 있다. 표면 처리 동박(100)의 외면(100b)의 산술 평균 거칠기(Ra)는 0.01㎛ 이상 및 0.1㎛ 미만, 바람직하게는 0.05㎛ 이상 및 0.1㎛ 미만일 수 있다.
일 실시예에 있어서, 표면 처리 동박(100)의 내면(100a)의 10점 평균 거칠기(Rz) 및 최대 높이 및 최저 높이 차이(Rpv)는 각각 1 내지 2㎛, 바람직하게는 1.5 내지 1.8㎛일 수 있다. 표면 처리 동박(100)의 외면(100b)의 10점 평균 거칠기(Rz) 및 최대 높이 및 최저 높이 차이(Rpv)는 각각 0.5㎛ 이상 및 1㎛ 미만, 바람직하게는 0.5 내지 0.9㎛일 수 있다.
일 실시예에 있어서, 표면 처리 동박(100)의 내면(100a)의 제곱 평균 거칠기(Rq)는 0.2 내지 0.3㎛일 수 있다. 표면 처리 동박(100)의 외면(100b)의 제곱 평균 거칠기(Rq)는 0.1 내지 0.15㎛일 수 있다.
도 2를 참조하면, 표면 처리 동박(100)은 캐리어 층(50)을 더 포함할 수 있다. 예를 들면, 표면 처리 동박(100)의 외면(100a) 상에 캐리어 층(50)이 부착될 수 있다.
캐리어 층(50)은 캐리어 호일(90)을 포함하며, 캐리어 호일(90)은 박리층(80)을 통해 표면 처리 동박(100)과 접합될 수 있다. 캐리어 호일(90)은 표면 처리 동박(100)을 절연층 또는 기재와 결합시킬 때의 지지 부재로서 제공될 수 있다. 박리층(80)에 의해 표면 처리 동박(100) 부착 후 캐리어 호일(90)을 제거할 수 있다.
표면 처리 동박(100)의 용이한 공정 처리를 위해 충분한 두께의 동박을 캐리어 호일(90)로서 사용할 수 있다. 예를 들면, 캐리어 호일(90)의 두께는 15 내지 50㎛일 수 있다.
박리층(80)은 Cr, Ni, Co, Zn, Fe, Mo, Ti, W, P 또는 이들의 합금을 함유할 수 있다. 박리층(80) 상에는 실란 커플링제 또는 러버(rubber)와 같은 유기 피막이 형성될 수도 있다.
캐리어 호일(90) 상면에는 캐리어 표면층(70)이 형성될 수도 있다. 캐리어 표면층(70)은 예를 들면, 니켈(Ni), 아연(Zn) 및/또는 크롬(Cr)을 사용한 도금 또는 방청 처리를 통해 형성될 수 있다.
캐리어 층(50)은 서로 대향하는 제1 면(50a) 및 제2 면(50b)을 포함할 수 있다. 캐리어 층(50)의 제1 면(50a)은 표면 처리 동박(100)의 외면(100a)과 접합되며, 박리층(80)에 의해 제공될 수 있다. 캐리어 층(50)의 제2 면(50b)은 외부로의 노출면에 해당되며, 예를 들면 캐리어 표면층(70)에 의해 제공될 수 있다.
일부 실시예들에 있어서, 캐리어 층(50)의 왜도(Rsk)는 각각 -0.5 내지 0.1일 수 있다. 캐리어 층(50)의 제1 면(50a)의 Rsk는 제2 면(50b)의 Rsk보다 작을 수 있다.
예를 들면, 일부 실시예들에 있어서, 캐리어 층(50)의 제2 면(50b)의 Rsk는 0.01 내지 0.1, 바람직하게는 0.01 내지 0.09일 수 있다. 캐리어 층(50)의 제1 면(50a)의 Rsk는 -0.5 이상 및 0미만이며, 바람직하게는 -0.4 내지 -0.3일 수 있다.
캐리어 층(50)의 제1 면(50a)의 첨도(Rku)는 제2 면(50b)의 Rku보다 클 수 있다.
일부 실시예들에 있어서, 캐리어 층(50)의 제2 면(5b)의 Rku는 2.5 이상 및 3 미만일 수 있다. 캐리어 층(50)의 제1 면(50a)의 Rku는 3을 초과하며 3.5이하일 수 있며, 바람직하게는 3 초과 및 3.3 이하일 수 있다.
캐리어 층(50)의 제1 면(50a) 및 제2 면(50b)은 각각 표면 처리 동박(50)의 외면(50b) 및 내면(50a)과 유사한 경향의 조도를 가질 수 있다. 예를 들면, 캐리어 층(50)의 제2 면(50b)의 조도 값들(Ra, Rz, Rpv, Rq)은 제1 면(50a)의 값들 보다 클 수 있다.
이에 따라, 상술한 표면 처리 동박(50)의 조도 설계에 따라 정합성을 증진하며, 캐리어 층(50)의 박리성 및 공정 용이성을 향상시킬 수 있다.
일 실시예에 있어서, 캐리어 층(50)의 제2 면(50a)의 산술 평균 거칠기(Ra)는 0.1 내지 0.5, 바람직하게는 0.1 내지 0.3일 수 있다. 캐리어 층(50)의 제1 면(50a)의 산술 평균 거칠기(Ra)는 0.01 이상 및 0.1 미만, 바람직하게는 0.05 이상 및 0.8 미만일 수 있다.
일 실시예에 있어서, 캐리어 층(50)의 제2 면(50a)의 10점 평균 거칠기(Rz) 및 최대 높이 및 최저 높이 차이(Rpv)는 각각 1 내지 2, 바람직하게는 1.5 내지 1.8일 수 있다. 캐리어 층(50)의 제1 면(50a)의 10점 평균 거칠기(Rz) 및 최대 높이 및 최저 높이 차이(Rpv)는 각각 0.5 이상 및 1 미만, 바람직하게는 0.5 내지 0.7일 수 있다.
일 실시예에 있어서, 캐리어 층(50)의 제2 면(50a)의 제곱 평균 거칠기(Rq)는 0.2 내지 0.3일 수 있다. 캐리어 층(50)의 제1 면(50a)의 제곱 평균 거칠기(Rq)는 0.05 내지 0.1일 수 있다.
예시적인 실시예들에 따르면, 상술한 표면 처리 동박(100)이 적용된 회로 기판이 제공된다.
도 3은 예시적인 실시예들에 따른 회로 기판을 나타내는 개략적인 단면도이다. 설명의 편의를 위해 도 3에서 표면 처리 동박(100)의 돌기, 기공 들과 같은 상세 구조는 생략되었다.
도 3을 참조하면, 회로 기판은 절연층(200) 상에 형성된 배선층을 포함할 수 있다.
절연층(200)은 에폭시 수지와 같은 유기 계열의 수지층을 포함하며, 상기 수지층에 함침된 무기 입자 또는 무기 섬유(예를 들면, 유리 섬유)를 더 포함할 수 있다. 예를 들면, 절연층(200)은 프리프레그(prepreg)로부터 제조될 수 있다.
상기 배선층은 절연층(200)의 상면 및 저면 상에 각각 형성된 상부 배선층(210) 및 하부 배선층(220)을 포함할 수 있다. 상부 배선층(210) 및 하부 배선층(220) 중 적어도 하나는 상술한 예시적인 실시예들에 따른 표면 처리 동박(100)으로부터 형성될 수 있다.
상술한 바와 같이, 표면 처리 동박(100)은 돌기들 및 기공들을 포함하며, 상술한 표면 특성을 가질 수 있다. 절연층(200)의 표면 상에 고 신뢰성, 고 접착성을 가지며 부착될 수 있다. 또한, 미세 선폭의 배선층이 용이하게 형성되며, 고주파 전송 특성을 효과적으로 구현할 수 있다.
상기 회로 기판은 절연층(200)을 관통하며 상부 배선층(210) 및 하부 배선층(220)을 서로 전기적으로 연결시키는 비아(via) 구조(240)를 더 포함할 수 있다. 예를 들면, 상부 배선층(210) 및 절연층(200)을 관통하는 비아 홀(230)을 형성할 수 있다. 이후, 무전해 도금 혹은 전해 도금 공정을 통해 비아 홀(230)을 적어도 부분적으로 충진하여 비아 구조(240)를 형성할 수 있다.
이하에서는, 구체적인 실험예들을 참조하여 본 출원에서 제공되는 실시예들에 대해 추가적으로 설명한다. 실험예는 본 발명을 예시하는 것일 뿐 첨부된 특허청구범위를 제한하는 것이 아니며, 본 발명의 범주 및 기술사상 범위 내에서 실험예에 대한 다양한 변경 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속하는 것도 당연한 것이다.
실시예
(1) 동박층의 형성
표 1에 기재된 Rsk 및 Rku 값을 갖도록 표면 처리(제2 면) 및 크롬 도금 박리층(제1 면)이 형성된 캐리어 호일(두께: 40㎛)을 포함하는 캐리어 층을 준비하였다.
이어서, 상기 제1 면 상에 하기 조성 1에 나타내는 황산구리 용액을 전해액으로 사용하여 전류밀도 35A/dm2, 전해액 온도 45oC의 조건에서 전해 도금을 수행하여 6㎛ 두께의 동박층을 형성하였다.
(전해액 조성)
황산구리(CuSO4ㆍ5H2O): 250 내지 350g/L
황산(H2SO4): 80 내지 120g/L
3-머캅토 1 프로판 설폰산 나트륨: 0.5 내지 5ppm
Cellulose acetate butyrate(분자량 1만2천 이하, 시그마 알드리치):
1 내지 10ppm
1,6-Anhydro-β-D-glucose: 1 내지 10ppm
Cl: 10 내지 50ppm
(2-1) 조화 입자(돌기) 전석: 예비 전해 도금
동박층 상에 하기 조건으로 직류에 의한 음극 전해 처리를 실시하여, 구리 미세 조화 입자(돌기 성장 핵)를 전석시켰다.
(a) 전해액 조성
황산구리(CuSO4ㆍ5H2O): 80 내지 140g/L
황산(H2SO4): 110 내지 160g/L
5-Mercapto-1H-1,2,3-triazole Sodium Salt: 0.1 내지 4g/L
황산제일철(FeSO4ㆍ7H2O): 1 내지 15g/L
1,6-Anhydro-β-D-glucose: 1 내지 10ppm
4-Amino-3-hydrazino-5-mercapto-1,2,4-triazole: 1 내지 10ppm
(b) 전해 처리 조건
i) 전해액의 온도: 35oC
ii) 전류밀도: 36A/dm2
iii) 처리 시간: 10초
(2-2) 캡슐 도금: 돌기 형성 도금
하기의 조건으로 캡슐 도금을 수행하여 돌기층을 형성하였다.
(a) 전해액 조성
황산구리(CuSO4ㆍ5H2O) 200 내지 300g/L
황산(H2SO4) 90 내지 130g/L
(b) 전해 처리 조건
i) 전해액 온도: 60℃
ii) 전류밀도: 15 A/dm2
iii) 처리시간: 8초
(3) 표면처리
돌기층이 형성된 동박층 표면에, 니켈-인 도금(Ni=0.1mg/d㎡)과 아연 도금(Zn= 0.1 mg/dm2)을 실시하였다. 이 후, 크로메이트 처리(Cr=0.06 mg/dm2)를 실시한 후, 에폭시계 실란 커플링제 처리(Si=0.004mg/dm2)를 실시하여 돌기 코팅층을 형성하였다.
비교예
표 1에 기재된 Rsk 및 Rku 값을 갖도록 표면 처리(제2 면) 및 크롬 도금 박리층(제1 면)이 형성된 캐리어 호일을 포함하는 캐리어 층을 준비하였다.
상기 캐리어 층의 제1 면 상에 하기의 같이 동박층 전해액 조성을 변경하고, 아래 조건으로 조화 입자(돌기) 형성을 위한 도금을 수행하였다.
(1) 동박층 형성
황산구리(CuSO4ㆍ5H2O) 250 내지 350g/L
황산(H2SO4) 80 내지 120g/L
3-머캅토 1 프로판 설폰산 나트륨: 0.5 내지 5ppm
(2) 조화입자 전석(돌기층) 형성
(a) 전해액 조성
황산구리(CuSO4ㆍ5H2O) 80 내지 140g/L
황산(H2SO4) 110 내지 160g/L
몰리브덴산 나트륨(Na2Mo4ㆍ2H2O) 0.05 내지 3g/L
황산제일철(FeSO4ㆍ7H2O) 1 내지 15g/L
(b) 전해액의 온도: 40oC
(c) 전류밀도: 45A/dm2
(d) 처리 시간: 6초
실험예
(1) 왜도, 첨도, 조도 측정
원자 현미경(AFM)을 이용하여 하기 측정 조건에 따라 실시예 및 비교예에 따라 제조된 동박의 Rsk 및 Rku를 측정하였다. 동박의 외면에서의 Rsk 및 Rku는 캐리어 층을 박리시킨 후에 측정되었다. 측정 결과는 하기 표 1에 나타낸다.
<측정 조건>
AFM 기기: XE - 150 (Park Systems)
Mode: Non-Contact
Non-Contact Cantilever: PPP-NCHR 사용
Scan Range: 20um X 20㎛
Scan Rate: 0.5Hz
Rsk Rku
실시예 캐리어(제2 면) 0.072 2.994
캐리어(제1 면) -0.309 3.268
동박(외면) 0.002 3.248
동박(내면) -0.297 3.681
비교예 캐리어(제2 면) 1.022 3.823
캐리어(제1 면) -2.538 3.878
동박(외면) 1.327 3.955
동박(내면) -2.199 4.125
추가적으로, 실시예의 캐리어 층 및 동박에 대해 동일한 기기/조건을 이용하여 Ra(㎛), Rz(㎛), Rpv(㎛), Rq(㎛)을 측정하였으며, 측정 결과는 표 2에 기재된 바와 같다.
Ra(㎛) Rz(㎛) Rpv(㎛) Rq(㎛)
실시예 캐리어(제2 면) 0.206 1.719 1.780 0.258
캐리어(제1 면) 0.071 0.667 0.697 0.090
동박(외면) 0.093 0.851 0.896 0.119
동박(내면) 0.167 1.703 1.752 0.216
(2) 박리력 측정
실시예 및 비교예의 표면처리동박을 각각 세로 250㎜, 가로 250㎜ 사이즈로 절단한 후, 표면처리동박의 돌기층 또는 조화면상에 두께 50㎛의 폴리이미드 시트(우베코산(제) UPILEX-VT)를 로딩하고, 전체 적층체를 2매의 평활한 스테인레스 강판 사이에 배치시켰다. 이후 20torr의 진공 프레스로, 온도 330oC, 압력 2kg/cm2로 10분간 열압착하고, 다시 온도 330oC, 50 kg/cm2로 5분간 열압착하였다.
상술한 바와 같이 제조된 표면처리동박-폴리이미드 필름 적층체 (동장적층판)의 박리 강도를 JIS C6471 표준에 따라 박리각도 180도로 측정하였다.
(3) 에칭성 평가
상술한 (2)에서와 같이 표면처리동박을 폴리이미드 필름 상에 압착한 후 캐리어 층을 벗겨내고 라인/스페이스 10/10㎛으로 10개의 라인들을 동일한 에칭액을 사용하여 형성하였다.
실시예 및 비교예 각각 10개의 라인들 중 단락이 발생하지 않은 라인들의 개수를 관찰하였다.
측정 결과는 하기 표 3에 나타낸다.
기공 박리 강도(KN/m) 에칭성 평가
실시예 1.04 10/10
비교예 0.78 6/10
표 3을 참조하면, 실시예의 동박에서 향상된 박리 강도가 확보되면서, 독립적인 미세 선폭 배선들이 형성되었음을 확인할 수 있다. 따라서, 고주파 전송 신뢰성 역시 실시예의 동박으로부터 확보될 수 있음을 예측할 수 있다.
50: 캐리어 층 80: 박리층
90: 캐리어 호일 100: 표면 처리 동박
110: 동박층 120: 돌기층
130: 표면 처리층 140: 돌기코팅층
150: 기공 150a: 제1 기공
150b: 제2 기공

Claims (10)

  1. 동박층;
    상기 동박층의 일면 상에 형성된 돌기층;
    상기 돌기층 표면에 형성된 돌기 코팅층; 및
    상기 돌기층 내부, 또는 상기 동박층 및 상기 돌기층의 경계 주변에 형성된 기공들을 포함하고,
    상기 기공들은 상기 동박층 및 상기 돌기층의 경계 라인을 따라 배열된 제1 기공들을 포함하고,
    상기 돌기 코팅층 표면에 대응되는 내면의 왜도(Roughness Skewness: Rsk)는 -0.5 이상 및 0 미만이며, 상기 내면에 대향하며 동박층 표면에 대응되는 외면의 Rsk는 0 초과 및 0.1 이하이며,
    상기 내면 및 상기 외면의 첨도(Roughness Kurtosis: Rku)는 각각 3보다 크며 3.8 이하인, 표면 처리 동박.
  2. 청구항 1에 있어서, 상기 내면의 Rsk는 -0.3 이상 및 0 미만이고, 상기 외면의 Rsk는 0.001 내지 0.1인, 표면 처리 동박.
  3. 청구항 1에 있어서, 상기 내면의 Rku는 3.5 초과 및 3.8 이하이며, 상기 외면의 Rku는 3 초과 및 3.5 이하인, 표면 처리 동박.
  4. 청구항 1에 있어서, 상기 내면의 산술 평균 거칠기(Ra)는 0.1 내지 0.5㎛이고, 상기 외면의 Ra는 0.01㎛ 이상 및 0.1㎛ 미만인, 표면 처리 동박.
  5. 청구항 1에 있어서, 상기 내면의 10점 평균 거칠기(Rz), 및 최대 높이 및 최저 높이 차이(Rpv)는 각각 1 내지 2㎛이고, 상기 외면의 Rz 및 Rpv는 각각 0.5㎛ 이상 및 1㎛ 미만인, 표면 처리 동박.
  6. 청구항 1에 있어서, 상기 내면의 제곱 평균 거칠기(Rq)는 0.2 내지 0.3㎛이고, 상기 외면의 Rq는 0.1 내지 0.15㎛인, 표면 처리 동박.
  7. 청구항 1에 있어서, 상기 동박층의 타면 상에 형성된 표면 처리층을 더 포함하고, 상기 외면은 상기 표면 처리층의 표면에 대응되는, 표면 처리 동박.
  8. 청구항 1에 있어서, 상기 외면 상에 적층되고, 상기 외면과 접하는 제1 면 및 상기 제1 면과 대향하는 제2 면을 포함하는 캐리어 층을 더 포함하고,
    상기 캐리어 층의 상기 제1 면의 Rsk는 -0.5 이상 및 0미만이며, 상기 제2 면의 Rsk는 0.01 내지 0.1이고,
    상기 캐리어 층의 상기 제1 면의 Rku는 3을 초과하며 3.5이하이며, 상기 제2 면의 Rku는 2.5 이상 및 3 미만인, 표면 처리 동박.
  9. 삭제
  10. 절연층; 및
    상기 절연층의 표면 상에 형성되된 배선층을 포함하고, 상기 배선층은:
    동박층;
    상기 동박층의 일면 상에 형성된 돌기층;
    상기 돌기층 표면에 형성된 돌기 코팅층; 및
    상기 돌기층 내부, 또는 상기 동박층 및 상기 돌기층의 경계 주변에 형성된 기공들을 포함하고,
    상기 기공들은 상기 동박층 및 상기 돌기층의 경계 라인을 따라 배열된 제1 기공들을 포함하고,
    상기 돌기 코팅층 표면에 대응되는 내면의 왜도(Roughness Skewness: Rsk)는 -0.5 이상 및 0 미만이며, 상기 내면에 대향하며 동박층 표면에 대응되는 외면의 Rsk는 0 초과 및 0.1 이하이며,
    상기 내면 및 상기 외면의 첨도(Roughness Kurtosis: Rku)는 각각 3보다 크며 3.8 이하인, 회로 기판.
KR1020210046552A 2021-04-09 2021-04-09 표면 처리 동박 및 이를 포함하는 회로 기판 KR102506594B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210046552A KR102506594B1 (ko) 2021-04-09 2021-04-09 표면 처리 동박 및 이를 포함하는 회로 기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210046552A KR102506594B1 (ko) 2021-04-09 2021-04-09 표면 처리 동박 및 이를 포함하는 회로 기판

Publications (2)

Publication Number Publication Date
KR20220140265A KR20220140265A (ko) 2022-10-18
KR102506594B1 true KR102506594B1 (ko) 2023-03-03

Family

ID=83803476

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210046552A KR102506594B1 (ko) 2021-04-09 2021-04-09 표면 처리 동박 및 이를 포함하는 회로 기판

Country Status (1)

Country Link
KR (1) KR102506594B1 (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017006739A1 (ja) 2015-07-03 2017-01-12 三井金属鉱業株式会社 粗化処理銅箔、銅張積層板及びプリント配線板
KR20180086949A (ko) * 2017-01-24 2018-08-01 케이씨에프테크놀로지스 주식회사 노듈을 갖는 동박, 이의 제조방법, 이를 포함하는 이차전지용 전극 및 연성동박적층필름
KR102318607B1 (ko) * 2017-03-28 2021-10-27 에스케이넥실리스 주식회사 양호한 내굴곡성을 갖는 연성동박적층판 및 연성동박적층판의 시험 방법
JP7356209B2 (ja) * 2017-03-31 2023-10-04 Ｊｘ金属株式会社 表面処理銅箔、樹脂層付き表面処理銅箔、キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法

Also Published As

Publication number Publication date
KR20220140265A (ko) 2022-10-18

Similar Documents

Publication Publication Date Title
KR100941219B1 (ko) 전해 동박, 그 전해 동박을 이용하여 얻어진 표면 처리 전해 동박, 그 표면 처리 전해 동박을 이용한 동장 적층판 및 프린트 배선판
KR101502159B1 (ko) 캐리어 부착 극박 동박 및 프린트 배선 기판
KR101853519B1 (ko) 액정 폴리머 구리 피복 적층판 및 당해 적층판에 사용하는 구리박
JP5129642B2 (ja) 表面処理銅箔及びその表面処理銅箔を用いて得られる銅張積層板並びにその銅張積層板を用いて得られるプリント配線板
KR101830994B1 (ko) 조화처리된 동박, 그 제조방법, 동박 적층판 및 인쇄회로기판
US7790269B2 (en) Ultra-thin copper foil with carrier and printed wiring board using ultra-thin copper foil with carrier
WO2017179416A1 (ja) 表面処理銅箔、キャリア付銅箔、並びにそれらを用いた銅張積層板及びプリント配線板の製造方法
KR101208310B1 (ko) 폴리이미드계 플렉시블 동장 적층판용 동박, 폴리이미드계플렉시블 동장 적층판 및 폴리이미드계 플렉시블 프린트배선판
US20060088723A1 (en) Surface treated copper foil and circuit board
KR101347140B1 (ko) 캐리어 부착 극박 동박 및 프린트 배선 기판
TWI763387B (zh) 粗化處理銅箔，覆銅層積板及印刷電路板
JP4087369B2 (ja) キャリア付き極薄銅箔、およびプリント配線板
WO2014196576A1 (ja) キャリア付銅箔、銅張積層板、プリント配線板、電子機器、樹脂層、キャリア付銅箔の製造方法、及びプリント配線板の製造方法
KR101803165B1 (ko) 캐리어 부착 동박, 프린트 배선판, 구리 피복 적층판, 전자 기기 및 프린트 배선판의 제조 방법
US20080130196A1 (en) Capacitor Layer Forming Material and Printed Wiring Board Having Embedded Capacitor Layer Obtained by using the Capacitor Layer Forming Material
KR101607381B1 (ko) 고주파 회로용 동박, 고주파 회로용 구리 피복 적층판, 고주파 회로용 프린트 배선판, 고주파 회로용 캐리어가 부착된 동박, 전자 기기, 및 프린트 배선판의 제조 방법
KR20040073387A (ko) 고주파 용도 대응 가능 구리박 및 그의 제조 방법
KR20100053964A (ko) 인쇄회로기판 및 그 제조방법
US20210195737A1 (en) Surface-treated copper foil, manufacturing method thereof, copper foil laminate including the same, and printed wiring board including the same
KR102506594B1 (ko) 표면 처리 동박 및 이를 포함하는 회로 기판
KR102454686B1 (ko) 표면 처리 동박 및 이를 포함하는 회로 기판
TW202302920A (zh) 表面處理銅箔
KR101224034B1 (ko) 인쇄회로용 동박 및 그 제조방법
TWI808700B (zh) 粗化處理銅箔、銅箔積層板及印刷佈線板
KR20230161954A (ko) 조화 처리 구리박, 동장 적층판 및 프린트 배선판

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right