KR102282848B1 - 가요성 실장 모듈체의 제조 방법 - Google Patents

가요성 실장 모듈체의 제조 방법 Download PDF

Info

Publication number
KR102282848B1
KR102282848B1 KR1020167028457A KR20167028457A KR102282848B1 KR 102282848 B1 KR102282848 B1 KR 102282848B1 KR 1020167028457 A KR1020167028457 A KR 1020167028457A KR 20167028457 A KR20167028457 A KR 20167028457A KR 102282848 B1 KR102282848 B1 KR 102282848B1
Authority
KR
South Korea
Prior art keywords
pressure
sensitive adhesive
film
electronic component
flexible
Prior art date
Application number
KR1020167028457A
Other languages
English (en)
Other versions
KR20160136347A (ko
Inventor
다카유키 마츠시마
Original Assignee
데쿠세리아루즈 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 데쿠세리아루즈 가부시키가이샤 filed Critical 데쿠세리아루즈 가부시키가이샤
Publication of KR20160136347A publication Critical patent/KR20160136347A/ko
Application granted granted Critical
Publication of KR102282848B1 publication Critical patent/KR102282848B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3494—Heating methods for reflowing of solder
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/2939—Base material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/294—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29438—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/294—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29438—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81903—Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20105—Temperature range 150 C=<T<200 C, 423.15 K =< T < 473.15K
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display
    • H05K2201/10136—Liquid Crystal display [LCD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Adhesive Tapes (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

이방성 도전막(12)을 사용한 전자 부품(9)과 전극(6) 사이의 전기적 접속을 확실하게 한다. 가요성 기판(11)의 실장 영역(10)의 이면측에 점착 필름(20)을 부착해 두고, 표면측에 전자 부품(9)을 탑재한다. 점착 필름(20)은 기재 필름(22) 상에 점착제층(21)이 형성되어 있고, 점착제층(21)의 점착제(26) 중에는 1차 입자 직경 100㎚ 미만의 실리카 미립자(25)가 함유되어, 160℃에서의 전단 저장 탄성률이 0.15㎫ 이상이 되어 있다. 실장 영역(10) 상에 이방성 도전막(12)을 배치하고 그 위에 전자 부품(9)을 가열 및 가압하여 탑재할 때, 점착제층(21) 중의 점착제(26)는 크게 압출되는 일이 없고, 범프(13)와 전극(6) 사이에 끼워진 도전 입자(19)는 가압되어 압궤되므로, 전기적 접속이 확실해진다.

Description

가요성 실장 모듈체의 제조 방법 {METHOD FOR MANUFACTURING FLEXIBLE MOUNTING MODULE BODY}
본 발명은, 전자 부품을 실장한 가요성을 갖는 기판을 제조하는 기술에 관한 것이다.
편리성이나 휴대성의 관점에서, 필름 액정 디스플레이나 플렉시블 유기 EL 디스플레이와 같이, 화상 표시부가 가요성(플렉시블성)을 갖는 표시 장치가 주목받고 있다.
이러한 표시 장치는, 그의 본체 부품으로서 가요성 표시 기판이 사용된다. 이 가요성 표시 기판은, 가요성이 있고 투명성이 높은 플라스틱 필름과 같은 가요성 기판에, 화상을 표시하는 화상 표시 영역과, 화상 표시 장치의 영상 신호를 처리하는 전자 부품(예를 들어 드라이버 IC)을 실장하는 실장 영역을 갖고 있다. 그리고 전자 부품을 실장할 때는, 열경화성의 이방성 도전막을 실장 영역에 배치하고, 이방성 도전막 상에 전자 부품을 배치하고, 그 후에 가열 및 가압하여 고정하는 것이 일반적이다. 또한 가요성 표시 기판의 가요성을 더 높이기 위하여, 기판이 되는 플라스틱 필름을 얇게 하거나 또는 그의 강성을 작게 하면, 상기 가열 및 가압 시에 기판의 변형이나 왜곡이 발생하고, 그에 기초하여 표시 화상이 열화되는 경향이 있다.
한편, 상기 가요성 표시 기판과는 그 분야를 달리하지만, 가요성 기판을 사용하는 점에서는 공통되는 배선판의 분야, 즉, 플렉시블 프린트 배선판의 기술 분야에서는, 그 배선판의 단부에 형성되는 외부 단자 영역의 이면에 보강판(뒷댐판)을 부착함으로써, 그 단부에 가해지는 열이나 응력을 이면의 보강판으로 지지시켜, 다른 부품에의 삽입이나 배선판 상에 전자 부품을 실장할 때 발생하는 왜곡이나 변형을 회피하는 기술이 있다.
상기 보강판에는 구체적으로, 문헌 1 내지 문헌 3과 같은 열경화성 타입의 보강판, 즉, 열경화성 시트나, 문헌 4 및 문헌 5와 같은 점착 시트가 있다.
일본 특허 공개 제2012-219154호 공보 일본 특허 공개 제2012-116870호 공보 일본 특허 공개 제2011-79959호 공보 일본 특허 공개 제2006-332187호 공보 일본 특허 공개 제2006-173535호 공보
그렇다면 상기 가요성 표시 기판의 실장 영역에 있어서도, 그의 이면측에 문헌 1 내지 5와 같은 보강판에 의하여 뒷댐하고, 그 후에 전자 부품을 실장하는 것이 생각된다.
그러나 문헌 1 내지 문헌 3과 같은 열경화성 시트를 보강판으로서 사용할 때, 가요성 표시 기판의 화상 표시 영역에 배치된 표시 소자(예를 들어 액정 소자, EL 소자)에의 영향을 저감시키기 위하여 저온에서 단시간에 처리(100℃ 이하/수 분)할 필요가 있지만, 상기 열경화성 시트에서는 반응 속도가 불충분하여 필요한 정도까지 열경화되지 않는 과제가 있다.
한편, 문헌 4 및 5와 같은 점착 시트를 보강판으로 하는 경우에는 상술한 문제는 없지만, 이방성 도전막을 실장 영역에 배치하고 IC 등의 전자 부품을 가열(170℃/5sec) 및 가압하면, 점착 시트가 그 열로 인하여 변형을 발생하여, 실장 상태가 신뢰성이 떨어지는 과제가 있다. 특히 IC 등에 형성된 전극 또는 범프 하면의 이방성 도전막의 도전 입자가 충분히 변형되어 있지 않고, 가압 시에 점착 시트가 변형되고, 그 결과, 해당 도전 입자에 충분한 압력이 가해지지 않는 것으로 추정할 수 있다.
그렇다면 문헌 1 내지 문헌 3의 열경화성 시트 대신, 저온 접속 가능하도록 반응 속도를 높이기 위하여 경화제를 증가시키는 것이 생각되지만, 그래서는 열경화성 시트의 보존 안정성이 저하되어 버린다.
한편, 문헌 4 및 5의 점착 시트에 있어서의 점착제의 유리 전이 온도를 약간 높게 시프트하는 것이 생각되지만, 단순히 유리 전이 온도를 높이는 것만으로는, 이방성 도전막의 가열 및 가압에 의한 점착 시트의 변형은 회피할 수 없고, 또한 유리 전이 온도를 약간 높게 하면, 대체로 점착 시트의 박리 강도가 저하되어 버린다.
상기와 같은 과제를 해결하기 위하여 본 발명은, 가요성 기판(11)의 한쪽 표면인 배치면(7)에 형성된 실장 영역(10)에, 도전 입자(19)를 함유하는 열경화성의 이방성 도전막(12)을 배치하는 이방성 도전막 배치 공정과, 상기 실장 영역(10)에 배치된 상기 이방성 도전막(12) 상에 전자 부품(9)을 배치하는 전자 부품 배치 공정과, 상기 전자 부품의 범프(13)와 상기 이방성 도전막(12)을 접촉시킨 상태에서 상기 전자 부품(9)을 가열하면서 가압하여, 상기 범프(13)와, 상기 실장 영역(10)에 설치된 전극(6)을, 도전 입자(19)를 통하여 전기적으로 접속하는 실장 공정
을 갖는 가요성 실장 모듈체(15)의 제조 방법에 있어서,
상기 배치면(7)과는 반대측의 면인 상기 가요성 기판(11)의 지지면(8) 중, 적어도 상기 실장 영역(10)의 바로 뒤에 위치하는 부분에, 점착제(26)를 함유하는 점착제층(21)과 기재 필름(22)이 적층된 점착 필름(20)을 부착하는 점착 필름 부착 공정을 갖고,
상기 점착제층(21)에는 1차 입자 직경 100㎚ 미만의 실리카 미립자(25)가 함유되어, 상기 점착제층(21)이 160℃에서 0.15㎫ 이상의 전단 저장 탄성률을 갖도록 되어 있고, 상기 점착 필름 부착 공정을 상기 실장 공정보다도 전에 행하는 것을 특징으로 하는 가요성 실장 모듈체(15)의 제조 방법이다.
또한 본 발명은, 상기 점착제(26)는 유리 전이 온도가 -60℃ 이상 20℃ 이하의 범위인 가요성 실장 모듈체(15)의 제조 방법이다.
본 발명은, 상기 실장 공정은, 상기 전자 부품(9)을 가열하면서 가압을 행할 때, 상기 전자 부품(9)을 150℃ 이상 170℃ 이하의 온도 범위로 가열하는 것인 가요성 실장 모듈체(15)의 제조 방법이다.
본 발명은, 상기 점착 필름 부착 공정은, 상기 점착 필름(20)을 부착하는 상기 지지면(8)의 부분에, 상기 화상 표시 영역(16)의 바로 뒤에 위치하는 부분을 포함시키는 것을 특징으로 하는 가요성 실장 모듈체(15)의 제조 방법이다.
본 발명은, 상기 점착제(26)는 니트릴 고무인 가요성 실장 모듈체(15)의 제조 방법이다.
본 발명은, 상기 점착제층(21) 중의 니트릴 고무에는 아크릴니트릴이 18중량% 이상 40.5중량% 이하의 비율로 함유되는 것인 가요성 실장 모듈체(15)의 제조 방법이다.
본 발명은, 분체 상태의 상기 점착제(26) 100중량부에 대하여 상기 실리카 미립자(25)를 5중량부 이상 함유하는 상기 점착제(26)의 용액을 상기 기재 필름(22) 상에 배치하여, 상기 점착제층(21)을 형성하는 점착제층 형성 공정을 갖는 가요성 실장 모듈체(15)의 제조 방법이다.
상기와 같은 본 발명은, 필름 액정 디스플레이나 플렉시블 유기 EL 디스플레이 등에 사용되는 가요성 표시 기판이나, 플렉시블 프린트 배선판 등의 베이스재가 되는 「가요성 기판」의 이측에 보강판이 되는 점착 필름을 부착하고, 이방성 도전막을 사용하여 IC 등의 전자 부품을 실장할 때, 당해 점착 필름의 점착제층이 소정의 전단 저장 탄성률을 나타내도록 조정되어 있으므로, 가열 및 가압 시, IC 등의 전극에 따라서는 점착제층의 변형이 적다.
또한 점착제층의 소정의 재질을 선택함으로써, 가요성 기판에 대한 박리 강도를 높일 수 있다.
따라서 본 발명의 가요성 실장 모듈의 제조 방법에 의하면, 이방성 도전막에 의하여 전자 부품을 가열 가압할 때, 보강판으로서 점착제층의 변형이 적은 점착 필름을 사용하므로, 이방성 도전막에 존재하는 도전 입자가 변형 또는 압궤될 정도로 확실히 압력을 가할 수 있어, 모듈의 전기적 접속이 확실해진다.
도 1의 (a) 내지 (d): 본 발명의 공정을 설명하기 위한 도면 (1)
도 2의 (e), (f): 본 발명의 공정을 설명하기 위한 도면 (2)
도 3의 (e), (f): 지지면 중, 화상 표시 영역의 이면 위치에 점착 필름을 배치하지 않는 경우의 공정을 설명하기 위한 도면
도 2의 (f)의 부호 15는, 본 발명에 의하여 얻어지는 가요성 실장 모듈체이며, 폴리이미드 필름 또는 폴리카르보네이트 필름, 폴리에테르술폰 필름, 폴리에스테르 필름 등을 포함하는 가요성 기판(11)과, 집적 회로인 전자 부품(9)과, 유연성을 갖는 표시 장치(5)와, 보강판으로서의 점착 필름(20)을 갖고 있다.
폴리이미드 또는 폴리에스테르 필름을 포함하는 가요성 기판(11)의 편면의 배치면(7)에는 화상 표시 영역(16)과 실장 영역(10)이 설치되어 있으며, 표시 장치(5)는 화상 표시 영역(16)에 배치되고, 전자 부품(9)은 실장 영역(10)에 배치되어 있고, 전자 부품(9)과 표시 장치(5)는 패터닝된 배선막(도시하지 않음)에 의하여 전기적으로 접속되어, 전자 부품(9)을 포함하는 전기 회로가 표시 장치(5)에 출력하는 전기 신호에 의하여, 표시 장치(5)에 문자나 영상 등이 표시되도록 되어 있다.
표시 장치(5)는 유연성을 갖고 있어, 가요성 기판(11)과 함께 만곡 가능하게 되어 있다.
점착 필름(20)은, 폴리에스테르 필름, OPP 필름, PE 필름, PVA 필름, PVC 필름 등과 같은 유연성을 갖는 기재 필름(22)과, 기재 필름(22) 상에 배치된 유연성을 갖는 점착제층(21)을 갖고 있다. 부호 8은, 가요성 기판(11)의 배치면(7)과는 반대측의 면인 지지면이며, 지지면(8) 중, 실장 영역(10)의 바로 뒤의 위치의 부분에는 점착제층(21)이 접촉하여 점착 필름(20)이 부착되어 있다.
지지면(8) 중, 실장 영역(10)의 바로 뒤의 위치의 부분 외에, 화상 표시 영역(16)의 바로 뒤의 위치의 부분에도 접착 필름(20)이 부착되어 있다.
점착제층(21)은, 비열경화성의 수지를 포함하는 점착제(26)와, 점착제(26)에 분산된 1차 입자 직경 100㎚ 미만의 실리카 미립자(25)를 갖고 있다.
직경 100㎚ 미만의 실리카 미립자(25)의 형상은 특별히 한정이 없으며, 구상, 부정형, 인편상 등 각종 형상을 이용할 수 있다. 이러한 실리카 미립자는, 예를 들어 니혼 에어로실 가부시키가이샤가 판매하는 등록 상표 에어로실의 시리즈나, 가부시키가이샤 도쿠야마의 등록 상표 레올로실의 시리즈 등의 시판품을 입수할 수 있으며, 또한 사용 가능하다.
또한 비열경화성의 수지로는, 점착제로서 충분한 박리 강도가 얻어지고, 이방성 도전막을 가열 및 가압할 때 도달하는 고온 시(160℃ 정도)에 있어서도 비교적 변형이 적도록, 유리 전이 온도가 -60℃ 이상 20℃ 이하의 범위를 갖는 수지로부터 선택할 수 있다.
구체적으로는, 니트릴 고무(NBR: 아크릴로니트릴과 1,3-부타디엔의 공중합체), 부틸 고무, 에틸렌프로필렌 고무 등의 고무계 중합체나, 통상의 점착제에 사용되는 아크릴 중합체 등 가요성 기판(11)의 재질과의 관계로부터 선택하여 사용할 수 있다.
전자 부품(9)을 가요성 기판(11)에 탑재하는 수순에 대하여 설명한다.
도 1의 (a)의 가요성 기판(11)은, 화상 표시 영역(16)에 표시 장치(5)가 설치되고, 전자 부품(9)이 탑재되어 있지 않은 상태이다. 이 상태의 가요성 기판(11)에서는, 배치면(7)의 실장 영역(10) 내에, 패터닝된 금속 박막이나 ITO, IZO 등을 포함하는 전극(6)의 표면이 노출되어 있다.
이 가요성 기판(11)의 지지면(8) 중, 적어도 실장 영역(10)의 바로 뒤의 위치의 지지면(8)을 점착제층(21)에 접촉시키고, 점착 필름(20)과 가요성 기판(11)을 서로 가압하면서 점착 필름(20)을 가열하여, 점착 필름(20)을 제1 부착 온도로 하여, 동 도면의 (b)에 도시한 바와 같이, 점착 필름(20)을 가요성 기판(11)에 부착한다.
이 부착 시, 점착제층(21)의 점착제는 열경화성 수지가 아니므로 제1 부착 온도는 실온에 가까워, 가요성 기판(11)이 변형되는 온도보다도 저온이다.
이어서, 동 도면의 (c)에 도시한 바와 같이, 전극(6) 상에, 에폭시 수지나 아크릴 수지 등의 열경화성 수지 조성물 중에 도전 입자(19)가 분산된 이방성 도전막(12)을 전극(6)의 표면에 접촉시켜 배치한다.
그리고 동 도면의 (d)에 도시한 바와 같이, 이방성 도전막(12) 상에 전자 부품(9)을 얹는다.
전자 부품(9)에는, 반도체 칩을 내장한 소자 본체(14)의 저면에, 반도체 칩과 전기적으로 접속된 범프(13)가 설치되어 있으며, 범프(13)를 가요성 기판(11)측을 향하여 실장 영역(10) 상에 배치했을 때, 범프(13)와 배치면(7) 사이에 전극(6)이 위치하도록 되어 있다.
점착 필름(20)의 기재 필름(22)이 받침대(30)의 표면에 접촉하도록, 점착 필름(20)이 부착된 가요성 기판(11)을 받침대(30) 상에 배치하고, 전극(6) 상에 범프(13)가 위치하도록 전자 부품(9)을 이방성 도전막(12) 상에 배치하고, 전자 부품(9)의 소자 본체(14)의 표면 상에, 도 2의 (e)에 도시한 바와 같이, 가압 부재(31)를 접촉시킴과 함께, 전자 부품(9)의 범프(13)를 이방성 도전막(12)에 접촉시킨 상태에서, 가압 부재(31)에 의하여 전자 부품(9)을 가압한다.
가압 부재(31)의 내부에는 발열 장치가 설치되어 있고, 가압 부재(31)는 발열 장치에 의하여 가열되어 소정 온도로 승온되어 있고, 전자 부품(9)은, 가압을 위하여 가압 부재(31)가 접촉되고, 열전도에 의하여 가열되어 승온된다.
이방성 도전막(12)은 범프(13)에 접촉하고 있으며, 전자 부품(9)이 가압되면 이방성 도전막(12)은 범프(13)에 의하여 가압된다. 이 이방성 도전막(12)과, 전극(6)과, 가요성 기판(11)과, 점착 필름(20)은, 범프(13)와 이방성 도전막(12)이 접촉하는 부분과 받침대(30) 사이에서 일직선으로 늘어서 있으며, 받침대(30)가 정지되고 전자 부품(9)이 가압됨으로써 범프(13)와 받침대(30)가 서로 가압되면, 전극(6)과, 가요성 기판(11)과, 점착 필름(20)도 가압된다. 또한 가열된 전자 부품(9)이 승온되면, 전자 부품(9)으로부터의 열전도에 의하여 이방성 도전막(12)과, 전극(6)과, 가요성 기판(11)과, 점착 필름(20)도, 열전도에 의하여 가열되어 승온된다.
가압된 점착 필름(20)의 점착제층(21)에서는, 가압력에 의하여 점착제층(21) 중의 점착제(26)도 승온되고 연화되어, 점착제가 변형되기 쉬워진다.
이방성 도전막에 사용되는 도전 입자(19)의 수지 입자는, 에폭시 수지, 페놀 수지, 아크릴 수지, 아크릴로니트릴·스티렌(AS) 수지, 벤조구아나민 수지, 디비닐벤젠계 수지, 스티렌계 수지 등의 재질이 열경화성인 접착제 특성에 맞춰 적절히 선택된다.
전자 부품(9)이 받침대(30)에 가압되면, 범프(13)는 도전 입자(19)와 접촉하여 도전 입자(19)를 가압하여, 도전 입자(19)를 전극(6)에 가압한다.
그때, 전극(6)의, 도전 입자(19)가 가압된 부분 바로 아래의 위치에서는, 점착제층(21)이 강하게 가압되어, 그의 주위의 점착제층(21)보다도 점착제(26)가 크게 변형되어 버린다. 그 결과, 점착제층(21)과, 그 위의 부분인 전극(6)에는, 주위보다 패인 오목부가 발생하고, 도전 입자(19)가 전극(6)의 오목부 내에 들어가면 도전 입자(19)는 강하게 가압되지 않게 된다.
그러나 본 발명에서는, 점착제층(21)은 실리카 미립자(25)를 함유하고 있어, 전단 저장 탄성률이 160℃에서 0.15㎫ 이상이 되도록 되어 있다.
전자 부품(9)이 가압되더라도, 가압된 점착제(26)는 가요성 기판(11)과 기재 필름(22) 사이에서 압출되지 않아, 점착제층(21)과 전극(6)에는 오목부가 발생하지 않고, 도전 입자(19)는 범프(13)와 전극(6) 사이에 끼워져 압궤되어, 범프(13)와 전극(6) 사이가 전기적으로 접속된다.
요컨대, 전자 부품(9)이 전자 부품(9) 상의 가압 부재(31)에 의하여 가열 및 가압되면, 가압 부재(31)의 가압력에 의하여, 범프(13)와 전극(6)의 사이에 위치하는 도전 입자(19)가 압궤되어, 범프(13)와 전극(6) 사이의 전기적 접속이 확실한 가요성 실장 모듈체(15)가 얻어진다(도 2의 (f)).
또한 이방성 도전막(12)에 의하여 전자 부품(9)을 전극(6)에 전기적, 기계적으로 접속하기 위해서는, 통상, 전자 부품(9)은 150℃ 이상 170℃ 이하의 범위로 승온되고, 점착 필름(20)도 그에 가까운 온도로 승온된다.
따라서 본 발명에 사용하는 점착제층(21)은, 실리카 미립자(25)의 함유량을 조정함으로써, 전자 부품(9)에 가까운 온도로 승온했을 때의 전단 저장 탄성률이 0.15㎫ 이상이 되도록 하는 것이 바람직하다.
구체적으로는, 상기 승온 범위에 있어서는, 점착제층 중에 0.5중량% 이상 20중량% 이하의 범위로 함유시키는 것이 바람직하다.
한편, 점착제(26)에 대해서는, 강한 점착력을 얻기 위하여 유리 전이 온도가 -60℃ 이상 20℃ 이하의 범위인 것이 바람직하며, 본 발명에서는, 유동성이 큰 점착제(26)여도, 100㎚ 미만의 실리카 미립자(25)를 함유시킴으로써 점착제층(21)의 전단 저장 탄성률을 0.15㎫ 이상으로 하고 있다.
또한 본 발명에서는, 가요성 기판(11)의 이면에 폴리이미드 필름이 노출되어 있고 그 폴리이미드 필름에 점착제층(21)이 점착되는 경우에는, 점착제(26)는 니트릴 고무인 것이 바람직하고, 또한 니트릴 고무 중의 아크릴니트릴 양은 18중량% 이상 40.5중량% 이하의 비율로 함유되어 있는 것이 바람직하다.
또한 상기 아크릴니트릴 양은 결합 아크릴니트릴 양의 평균값(JISK 6384)이다.
또한 도 3의 (e)와 같이, 지지면(8) 중, 실장 영역(10)의 이면측에 점착 필름(20)을 배치하고, 화상 표시 영역(16)의 이면측의 표면을 노출시켜, 화상 표시 영역(16)의 이면측의 표면과, 점착 필름(20)의 기재 필름(22)을 받침대(30)에 접촉시키고, 실장 영역(10) 상에 배치된 전자 부품(9)을 가압 부재(31)로 가압하여, 동 도면의 (f)에 도시한 바와 같이, 지지면(8) 중, 화상 표시 영역(16)의 이면측의 부분을 노출시키고, 실장 영역(10)의 이면측의 부분에 점착 필름(20)이 위치하고, 화상 표시 영역(16)의 이면측의 부분에는 위치하지 않는 가요성 실장 모듈체(15')를 얻을 수도 있다.
요컨대 본 발명은, 적어도 실장 영역(10)의 바로 뒤의 위치에 점착 필름(20)이 배치되어 있으면 된다.
또한 도 2의 (f)과 같이, 화상 표시 영역(16)의 바로 뒤의 위치의 부분에도 접착 필름(20)이 부착되어 있으면, 화상 표시 영역(16)의 이면측과 실장 영역(10)의 이면측의 양쪽에 점착 필름(20)이 위치하기 때문에, 가요성 기판(11)을 평탄면 상에 배치하더라도 단차 등의 변형은 발생하지 않는다.
[실시예]
이하에 실시예를 이용하여 더욱 구체적으로 설명한다.
먼저, 용제인 MEK(메틸에틸케톤) 중에 아크릴로니트릴 고무(NBR-1, 결합 아크릴니트릴 양의 중심값이 18%) 100질량부를 용해시킨 수지 용액을 교반하면서, 1차 입자 직경 12㎚의 실리카 미립자(25)(니혼 에어로실사, 에어로실 R-974)를 5질량부 정도 첨가한 후, 또한 분산 처리를 행하여, 아크릴니트릴 수지 용액에 실리카 미립자가 분산된 분산액을 얻었다.
다음으로, 상기 분산액을 도포 장치에 투입하고, 기재 필름(22)(폴리에틸렌테레프탈레이트 필름, 75㎛ 두께)에 도포하고 건조로에서 상기 MEK를 휘발시켜, 두께 약 17㎛(기재 필름과 합하여 약 92㎛ 두께)의 점착제층(21)이 형성된 실시예 1의 점착 필름(20)을 얻었다.
다음으로, 상기 실리카 미립자의 첨가량을 10질량부, 15질량부로 변화시킨 것 이외에는 실시예 1과 마찬가지의 방법으로 실시예 2 및 실시예 3의 점착 필름(20)을 얻었다.
다음으로, 아크릴니트릴 고무에 있어서의 아크릴 함유량을 표 2와 같이 변화시킨 것 이외에는 실시예 1과 마찬가지의 방법으로 실시예 4 및 실시예 5의 점착 필름(20)을 얻었다.
한편, 실리카 미립자를 첨가하지 않는 것 이외에는 실시예 1과 마찬가지의 방법으로 비교예로서의 점착 필름을 얻었다.
(박리 강도 측정)
각 실시예의 점착 필름(20) 및 비교예의 점착 필름을 상온에서, 가요성 기판(11)(약 10㎛ 두께의 폴리이미드 필름 기판)에 대하여 상온에서 압력 0.34㎫ 및 500㎜/min의 조건에서 라미네이트한 샘플편을 제작하고, 그 샘플편의 박리 강도(180℃ 박리 강도)를 박리 강도 측정기(오리엔텍사, 텐실론)를 사용하여 측정하고, 그 결과를 평가하였다. 그때의 평가 기준은 하기와 같다.
평가 기준
12N/2㎝ 이상의 경우에는 매우 우수한 특성임을 나타내는 「◎」로 평가된다.
8N/2㎝ 이상 12N/2㎝ 미만의 경우에는 우수한 특성임을 나타내는 「○」로 평가된다.
5N/2㎝ 이상 8N/2㎝ 미만의 경우에는 통상의 특성임을 나타내는 「△」로 평가된다. 또한 「△」로 평가되더라도, 통상의 검사에 의하여 양품 및 불량품을 판별할 수 있기 때문에 실질상으로 사용 가능하다.
5N/2㎝ 미만의 경우에는 열등한 특성임을 나타내는 「×」로 평가된다.
(도통 저항 및 압착 상태)
또한 가요성 기판(11)(여기서는, 약 10㎛ 두께 폴리이미드 필름에 접속용 전극을 설치한 샘플 기판)의 전극(6)의 이면측에 각 실시예 및 비교예의 점착 필름을, 상기 샘플편을 제작한 조건에서 부착하고, 이어서, 그 전극(6) 상에 이방성 도전막(12)(DP3342MS, 데쿠세리아루즈사)을 배치하고 저항값 측정용의 전자 부품(9)을 가열 및 압착(160℃-1㎫-6sec)하여, 전자 부품(9)의 범프(13)와 전극(6) 사이의 도통 저항값 측정과 단면에 의한 압착 상태의 확인(도전 입자의 변형 또는 압궤 정도)을 금속 현미경에 의하여 행하였다.
또한 상기 이방성 도전막(12)에 함유되어 있는 도전 입자(19)는, 수지 입자에 니켈/금 도금이 실시되며, 그의 평균 입자 직경이 4㎛이다.
압축 상태의 평가 기준
도전 입자가 30% 이상 압축 변형 또는 압궤되어 있는 것을, 우수함을 나타내는 「○」로 평가하였다.
도전 입자가 30%의 변형에 이르지 못한 것을, 열등함을 나타내는 「×」로 평가하였다.
(전단 저장 탄성률의 측정)
실시예 및 비교예의 점착 필름에 대하여 점탄성 측정 장치(하케(HAAKE)사 제조, 제품 번호 RS-150)를 사용하여, 160℃에서의 전단 저장 탄성률 G'을 얻었다.
그리고 실시예 및 비교예의 점착 필름의 점착제층 성분을 새삼 표 1에 기재함과 함께, 상기 방법에 의하여 얻어진 측정 및 관찰 결과도 함께 표 1에 기재하였다.
Figure 112016099199514-pct00001
Figure 112016099199514-pct00002
표 1과 같이, 실리카 미립자를 함유하지 않는 비교예에서는, 박리 강도는 ◎로 양호하지만 실리카 미립자가 함유되어 있지 않으며, 그 때문에 전단 저장 탄성률이 낮다. 그 결과, 이방성 도전막에 의한 도전 입자의 변형이 불충분해져, 범프와 전극 사이의 전기적 접속이 충분치 않은 것을 알 수 있다.
한편, 실리카 미립자가 함유되어 그의 전단 저장 탄성률이 0.15㎫을 초과한 점착제층을 갖는 각 실시예에서는, 전기적 접속 및 박리 강도가 모두 양호한 것을 알 수 있다.
또한 아크릴니트릴 양을 18중량% 이상 40.5중량% 이하의 범위에서 사용하면 가요성 기판(11)에 대한 박리 강도를 조정할 수 있으며, 특히 하한측인 18%로 했을 경우에는, 피착체가 폴리이미드 기판인 경우, 높은 박리 강도를 얻을 수 있음을 알 수 있다.
7: 배치면
8: 지지면
9: 전자 부품
10: 실장 영역
11: 가요성 기판
12: 이방성 도전막
13: 범프
20: 점착 필름
21: 점착제층
22: 기재 필름
25: 실리카 미립자
26: 점착제

Claims (7)

  1. 가요성 기판(11)의 한쪽 표면인 배치면(7)에 설치된 실장 영역(10)에, 도전 입자(19)를 함유하는 열경화성의 이방성 도전막(12)을 배치하는 이방성 도전막 배치 공정과,
    상기 실장 영역(10)에 배치된 상기 이방성 도전막(12) 상에 전자 부품(9)을 배치하는 전자 부품 배치 공정과,
    상기 전자 부품의 범프(13)와 상기 이방성 도전막(12)을 접촉시킨 상태에서 상기 전자 부품(9)을 가열하면서 가압하여, 상기 범프(13)와, 상기 실장 영역(10)에 설치된 전극(6)을, 도전 입자(19)를 통하여 전기적으로 접속하는 실장 공정
    을 갖는 가요성 실장 모듈체(15)의 제조 방법에 있어서,
    상기 배치면(7)과는 반대측의 면인 상기 가요성 기판(11)의 지지면(8) 중, 적어도 상기 실장 영역(10)의 바로 뒤에 위치하는 부분에, 점착제(26)를 함유하는 점착제층(21)과 기재 필름(22)이 적층된 점착 필름(20)을 부착하는 점착 필름 부착 공정을 갖고,
    상기 점착제층(21)에는 1차 입자 직경 100㎚ 미만의 실리카 미립자(25)가 함유되어, 상기 점착제층(21)이 160℃에서 0.15㎫ 이상의 전단 저장 탄성률을 갖도록 되어 있고,
    상기 점착 필름 부착 공정을 상기 실장 공정보다도 전에 행하는 것을 특징으로 하는 가요성 실장 모듈체(15)의 제조 방법.
  2. 제1항에 있어서, 상기 점착제(26)는 유리 전이 온도가 -60℃ 이상 20℃ 이하의 범위인 가요성 실장 모듈체(15)의 제조 방법.
  3. 제1항 또는 제2항에 있어서, 상기 실장 공정은, 상기 전자 부품(9)을 가열하면서 가압을 행할 때, 상기 전자 부품(9)을 150℃ 이상 170℃ 이하의 온도 범위로 가열하는 것인 가요성 실장 모듈체(15)의 제조 방법.
  4. 제1항 또는 제2항에 있어서, 상기 배치면(7)에는, 표시 장치가 배치된 화상 표시 영역(16)이 설치되고, 상기 점착 필름 부착 공정은, 상기 점착 필름(20)을 부착하는 상기 지지면(8)의 부분에, 상기 화상 표시 영역(16)의 바로 뒤에 위치하는 부분을 포함시키는 것을 특징으로 하는 가요성 실장 모듈체(15)의 제조 방법.
  5. 제1항 또는 제2항에 있어서, 상기 점착제(26)는 니트릴 고무인 가요성 실장 모듈체(15)의 제조 방법.
  6. 제5항에 있어서, 상기 니트릴 고무에는 아크릴니트릴이 18중량% 이상 40.5중량% 이하의 비율로 함유되는 것인 가요성 실장 모듈체(15)의 제조 방법.
  7. 제1항 또는 제2항에 있어서, 분체 상태의 상기 점착제(26) 100중량부에 대하여 상기 실리카 미립자(25)를 5중량부 이상 함유하는 상기 점착제(26)의 용액을 상기 기재 필름(22) 상에 배치하여, 상기 점착제층(21)을 형성하는 점착제층 형성 공정을 갖는 가요성 실장 모듈체(15)의 제조 방법.
KR1020167028457A 2014-03-18 2015-02-13 가요성 실장 모듈체의 제조 방법 KR102282848B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2014-055163 2014-03-18
JP2014055163A JP6243764B2 (ja) 2014-03-18 2014-03-18 可撓性実装モジュール体の製造方法
PCT/JP2015/053999 WO2015141345A1 (ja) 2014-03-18 2015-02-13 可撓性実装モジュール体の製造方法

Publications (2)

Publication Number Publication Date
KR20160136347A KR20160136347A (ko) 2016-11-29
KR102282848B1 true KR102282848B1 (ko) 2021-07-29

Family

ID=54144325

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167028457A KR102282848B1 (ko) 2014-03-18 2015-02-13 가요성 실장 모듈체의 제조 방법

Country Status (5)

Country Link
US (1) US10306772B2 (ko)
JP (1) JP6243764B2 (ko)
KR (1) KR102282848B1 (ko)
CN (1) CN106105404B (ko)
WO (1) WO2015141345A1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6243764B2 (ja) * 2014-03-18 2017-12-06 デクセリアルズ株式会社 可撓性実装モジュール体の製造方法
CN107409470B (zh) * 2015-03-26 2019-07-30 迪睿合株式会社 挠性安装模块体的制造方法
US9911012B2 (en) 2015-09-25 2018-03-06 International Business Machines Corporation Overlapping, discrete tamper-respondent sensors
US9924591B2 (en) 2015-09-25 2018-03-20 International Business Machines Corporation Tamper-respondent assemblies
US9894749B2 (en) 2015-09-25 2018-02-13 International Business Machines Corporation Tamper-respondent assemblies with bond protection
US10098235B2 (en) 2015-09-25 2018-10-09 International Business Machines Corporation Tamper-respondent assemblies with region(s) of increased susceptibility to damage
US9578764B1 (en) 2015-09-25 2017-02-21 International Business Machines Corporation Enclosure with inner tamper-respondent sensor(s) and physical security element(s)
US10172239B2 (en) 2015-09-25 2019-01-01 International Business Machines Corporation Tamper-respondent sensors with formed flexible layer(s)
US10175064B2 (en) 2015-09-25 2019-01-08 International Business Machines Corporation Circuit boards and electronic packages with embedded tamper-respondent sensor
US9916744B2 (en) 2016-02-25 2018-03-13 International Business Machines Corporation Multi-layer stack with embedded tamper-detect protection
US9881880B2 (en) 2016-05-13 2018-01-30 International Business Machines Corporation Tamper-proof electronic packages with stressed glass component substrate(s)
US10299372B2 (en) 2016-09-26 2019-05-21 International Business Machines Corporation Vented tamper-respondent assemblies
CN108633180A (zh) * 2017-03-17 2018-10-09 南昌欧菲生物识别技术有限公司 超声波指纹传感装置的制造方法和超声波指纹传感装置
CN108400145B (zh) * 2018-01-19 2021-05-28 霸州市云谷电子科技有限公司 一种柔性显示器及其制作方法、电子设备
US10306753B1 (en) 2018-02-22 2019-05-28 International Business Machines Corporation Enclosure-to-board interface with tamper-detect circuit(s)
WO2020124434A1 (zh) * 2018-12-19 2020-06-25 深圳市柔宇科技有限公司 一种柔性模组的制作方法及柔性模组
JP2021148694A (ja) * 2020-03-23 2021-09-27 豊田合成株式会社 センサユニット

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4917466A (en) * 1987-08-13 1990-04-17 Shin-Etsu Polymer Co., Ltd. Method for electrically connecting IC chips, a resinous bump-forming composition used therein and a liquid-crystal display unit electrically connected thereby
JPH06310839A (ja) * 1993-04-27 1994-11-04 Matsushita Electric Ind Co Ltd フレキシブル印刷回路板への電子部品の実装方法
JP3366788B2 (ja) * 1995-10-25 2003-01-14 帝人株式会社 離型フイルム
US5937512A (en) * 1996-01-11 1999-08-17 Micron Communications, Inc. Method of forming a circuit board
US5972152A (en) * 1997-05-16 1999-10-26 Micron Communications, Inc. Methods of fixturing flexible circuit substrates and a processing carrier, processing a flexible circuit and processing a flexible circuit substrate relative to a processing carrier
US6687969B1 (en) * 1997-05-16 2004-02-10 Micron Technology, Inc. Methods of fixturing flexible substrates and methods of processing flexible substrates
JP3856058B2 (ja) * 1997-08-26 2006-12-13 株式会社日立プラズマパテントライセンシング 平面表示装置の信号ケーブル接続方法
JP2000162630A (ja) * 1998-11-27 2000-06-16 Fuji Xerox Co Ltd 表示装置の接続構造
JP4634680B2 (ja) * 1999-07-08 2011-02-16 ソマール株式会社 容易に剥離可能な粘着性フィルム
CN100341391C (zh) * 2001-04-18 2007-10-03 日东电工株式会社 在柔性印刷电路上安装电子部件的方法及用于固定柔性印刷电路的压敏胶粘剂片
US6866928B2 (en) * 2002-04-08 2005-03-15 3M Innovative Properties Company Cleanly removable tapes and methods for the manufacture thereof
JP2006173535A (ja) 2004-12-20 2006-06-29 Sony Corp フレキシブル基板及びその接続方法
JP2006245429A (ja) * 2005-03-04 2006-09-14 Inoac Corp プリント配線基板の実装用治具及びそれに用いられる粘着剤
JP4459111B2 (ja) 2005-05-24 2010-04-28 信越ポリマー株式会社 電子部品保持具の製造方法
JP4728380B2 (ja) * 2008-11-26 2011-07-20 日東電工株式会社 ダイシング・ダイボンドフィルム及び半導体装置の製造方法
JP2010129700A (ja) * 2008-11-26 2010-06-10 Nitto Denko Corp ダイシング・ダイボンドフィルム及び半導体装置の製造方法
JP5310346B2 (ja) * 2009-07-17 2013-10-09 東洋紡株式会社 剥離性ポリイミドフィルム積層体
JP5728804B2 (ja) 2009-10-07 2015-06-03 デクセリアルズ株式会社 熱硬化性接着組成物、熱硬化性接着シート、その製造方法及び補強フレキシブルプリント配線板
JP5820108B2 (ja) 2010-11-29 2015-11-24 デクセリアルズ株式会社 熱硬化性接着シート及び熱硬化性接着シートの製造方法
JP5848120B2 (ja) * 2010-12-28 2016-01-27 デクセリアルズ株式会社 アンテナモジュール、通信装置及びアンテナモジュールの製造方法
JP2012219154A (ja) 2011-04-06 2012-11-12 Sony Chemical & Information Device Corp 熱硬化性接着組成物、熱硬化性接着シート、その製造方法及び補強フレキシブルプリント配線板
JP6243764B2 (ja) * 2014-03-18 2017-12-06 デクセリアルズ株式会社 可撓性実装モジュール体の製造方法
JP6347657B2 (ja) * 2014-04-22 2018-06-27 デクセリアルズ株式会社 保護テープ、及びこれを用いた半導体装置の製造方法

Also Published As

Publication number Publication date
US10306772B2 (en) 2019-05-28
JP2015177180A (ja) 2015-10-05
CN106105404A (zh) 2016-11-09
US20170006712A1 (en) 2017-01-05
WO2015141345A1 (ja) 2015-09-24
KR20160136347A (ko) 2016-11-29
JP6243764B2 (ja) 2017-12-06
CN106105404B (zh) 2018-11-30

Similar Documents

Publication Publication Date Title
KR102282848B1 (ko) 가요성 실장 모듈체의 제조 방법
KR101949632B1 (ko) 가요성 실장 모듈체의 제조 방법
US7888604B2 (en) Connection method of a flexible printed circuit board with two printed circuit boards, and electric or electronic component with parts connected by the connection method
JP3365367B2 (ja) Ｃｏｇ実装品および接続材料
KR101464353B1 (ko) 이방 도전성 필름용 조성물, 이방 도전성 필름, 및 이를 이용한 반도체 장치
CN101755025B (zh) 粘合剂和接合体
US10954416B2 (en) Method for manufacturing connection structure
KR20100100792A (ko) 비전도성 접착제 조성물 및 필름 및 제조 방법
KR20190087365A (ko) 실장체의 제조 방법, 접속 방법 및 이방성 도전막
JP5798848B2 (ja) 接続方法及び接続構造体の製造方法
JP4207838B2 (ja) 接続材料
JP6442628B2 (ja) 異方性導電フィルム、並びに、接合体の製造方法及び接合体
KR101000798B1 (ko) 이방성 도전성 필름 접착제 및 이를 이용하여 제조한 평판디스플레이
JP4702566B2 (ja) 接続材料
JP2004220916A (ja) 回路接続用接着剤組成物、これを用いた回路端子の接続方法及び回路端子の接続構造
JP2011081257A (ja) 回路部品の製造方法
KR20170113037A (ko) 접속체의 제조 방법
JP6280017B2 (ja) 異方性導電フィルム、並びに、接続方法及び接合体
JP2010209207A (ja) 低温用接着剤及び接合体
JP2877963B2 (ja) 電子部品の修復方法
JP2003109436A (ja) 異方導電フィルム
JP2002237216A (ja) 異方性導電フィルム

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right