KR102110110B1 - 증폭 회로 및 볼티지 레귤레이터 - Google Patents

증폭 회로 및 볼티지 레귤레이터 Download PDF

Info

Publication number
KR102110110B1
KR102110110B1 KR1020160161377A KR20160161377A KR102110110B1 KR 102110110 B1 KR102110110 B1 KR 102110110B1 KR 1020160161377 A KR1020160161377 A KR 1020160161377A KR 20160161377 A KR20160161377 A KR 20160161377A KR 102110110 B1 KR102110110 B1 KR 102110110B1
Authority
KR
South Korea
Prior art keywords
voltage
amplifying circuit
circuit
source
transistor
Prior art date
Application number
KR1020160161377A
Other languages
English (en)
Other versions
KR20170069923A (ko
Inventor
마사카즈 스기우라
Original Assignee
에이블릭 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이블릭 가부시키가이샤 filed Critical 에이블릭 가부시키가이샤
Publication of KR20170069923A publication Critical patent/KR20170069923A/ko
Application granted granted Critical
Publication of KR102110110B1 publication Critical patent/KR102110110B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/468—Regulating voltage or current wherein the variable actually regulated by the final control device is dc characterised by reference voltage circuitry, e.g. soft start, remote shutdown
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/561—Voltage to current converters
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
    • H03F1/342—Negative-feedback-circuit arrangements with or without positive feedback in field-effect transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/50—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
    • H03F3/505—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/02—Manually-operated control
    • H03G3/04—Manually-operated control in untuned amplifiers
    • H03G3/10—Manually-operated control in untuned amplifiers having semiconductor devices
    • H03G3/12—Manually-operated control in untuned amplifiers having semiconductor devices incorporating negative feedback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/297—Indexing scheme relating to amplifiers the loading circuit of an amplifying stage comprising a capacitor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/69—Indexing scheme relating to amplifiers the amplifier stage being a common drain coupled MOSFET, i.e. source follower
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/50—Indexing scheme relating to amplifiers in which input being applied to, or output being derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
    • H03F2203/5036—Indexing scheme relating to amplifiers in which input being applied to, or output being derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower the source follower has a resistor in its source circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Amplifiers (AREA)

Abstract

(과제) 위상 특성을 개선할 수 있는 증폭 회로, 및 이 증폭 회로를 구비한 볼티지 레귤레이터의 제공.
(해결 수단) 입력된 전압을 증폭하여 출력하는 증폭 회로로서, 전류원과, 상기 입력된 전압이 게이트에 인가되는 제 1 트랜지스터와, 상기 입력된 전압과 동기한 전압이 게이트에 인가되고, 소스에 용량을 구비한 제 2 트랜지스터를 구비한 구성으로 하였다.

Description

증폭 회로 및 볼티지 레귤레이터{AMPLIFIER CIRCUIT AND VOLTAGE REGULATOR}
본 발명은 위상 특성을 개선할 수 있는 증폭 회로, 및 이 증폭 회로를 구비한 볼티지 레귤레이터에 관한 것이다.
도 5 는 종래의 부(負)귀환 증폭 회로의 회로도이다.
종래의 부귀환 증폭 회로 (500) 은 소스 접지 증폭 회로의 증폭 회로 (510) 과 증폭 회로 (520) 로 이루어진다. 증폭 회로 (510) 은 직렬로 접속된 전류원 (511) 과 NMOS 트랜지스터 (512) 로 이루어진다.
증폭 회로 (510) 의 출력은 증폭 회로 (520) 의 입력에 접속된다. 증폭 회로 (520) 의 출력은 증폭 회로 (510) 의 NMOS 트랜지스터 (512) 의 게이트에 접속된다.
증폭 회로 (510) 은 NMOS 트랜지스터 (512) 의 구동 전류에 기초하여 증폭 회로 (510) 에 입력된 전압을 증폭하여 출력한다. 증폭 회로 (520) 은 증폭 회로 (510) 의 출력 전압 (V1a) 를 증폭하여 출력한다. 증폭 회로 (520) 에 의해 생성된 귀환 전압 (V2) 가 증폭 회로 (510) 에 입력된다.
따라서, 부귀환 증폭 회로 (500) 은 동작점을 일정값으로 유지하도록 동작한다. 예를 들어, 증폭 회로 (510) 의 출력 전압 (V1a) 와 증폭 회로 (520) 의 출력 전압 (V2) 는 NMOS 트랜지스터 (512) 의 구동 전류가 전류원 (511) 의 전류와 대략 동등함으로써 일정값으로 유지되려고 한다 (예를 들어, 특허문헌 1 참조).
일본 공개특허공보 평7－183736호
그러나, 종래의 부귀환 증폭 회로 (500) 은 증폭 회로의 출력으로 나타나는 극(極)이기 때문에, 귀환 전압의 위상이 늦어 부귀환 회로가 발진에 이를 가능성이 높다는 문제가 있었다.
극이 나타나는 주파수는 부하 용량과 부하 저항의 영향을 받는다. 예를 들어, 부하 용량이 작고 부하 저항이 작을 때, 극은 높은 주파수에서 나타나 위상 지연을 초래한다. 또 예를 들어, 부하 용량이 크고 부하 저항이 클 때, 극은 낮은 주파수에서 나타나 위상 지연을 초래한다. 그런데, 어플리케이션에 따라 부하 용량이나 부하 저항의 조건은 상이하다.
부귀환 회로가 발진에 이를 가능성을 저하시키기 위해, 직면하는 어플리케이션의 부하 용량이나 부하 저항의 조건에 기초하여 극이 나타나는 주파수를 올바르게 파악하여 대처하는 것이 중요하다.
본 발명은 이상과 같은 문제를 해소하기 위해서 이루어진 것이고, 위상 특성을 개선할 수 있는 증폭 회로, 및 이 증폭 회로를 구비한 볼티지 레귤레이터를 제공하는 것이다.
종래의 문제를 해결하기 위해서, 본 발명의 증폭 회로, 및 이 증폭 회로를 구비한 볼티지 레귤레이터는 이하와 같은 구성으로 하였다.
즉, 입력 단자에 입력된 전압을 증폭하고, 출력 단자에 출력하는 증폭 회로 로서, 전류원과, 게이트가 상기 입력 단자에 접속되는 제 1 트랜지스터와, 드레인이 상기 전류원에 접속되고, 소스가 상기 제 1 트랜지스터의 드레인에 접속되고, 게이트가 상기 입력 단자에 접속되는 제 2 트랜지스터와, 일방의 단자가 상기 제 2 트랜지스터의 소스에 접속된 용량을 구비하고, 상기 제 2 트랜지스터의 드레인이 상기 출력 단자에 접속된 것을 특징으로 하는 증폭 회로로 하였다.
또, 그 증폭 회로를 구비한 볼티지 레귤레이터로 하였다.
본 발명의 위상 특성을 개선할 수 있는 증폭 회로, 및 이 증폭 회로를 구비한 볼티지 레귤레이터에 의하면, 위상 진행 전류를 일으키는 용량에 의한 신호 전파 경로를 구비하였기 때문에 귀환 전압의 위상 지연의 완화를 도모할 수 있다. 이 때문에, 부귀환 회로가 발진에 이를 가능성을 저하시킬 수 있어 위상 특성을 개선할 수 있는 증폭 회로, 및 이 증폭 회로를 구비한 볼티지 레귤레이터를 제공할 수 있게 된다.
도 1 은 본 실시형태의 증폭 회로의 일례를 나타내는 회로도이다.
도 2 는 본 실시형태의 증폭 회로의 다른 예를 나타내는 회로도이다.
도 3 은 본 실시형태의 증폭 회로를 구비한 볼티지 레귤레이터의 회로도이다.
도 4 는 본 실시형태의 증폭 회로를 구비한 볼티지 레귤레이터의 다른 예를 나타내는 회로도이다.
도 5 는 종래의 부귀환 증폭 회로의 회로도이다.
도 1 은 본 실시형태의 증폭 회로의 일례를 나타내는 회로도이다.
도 1 의 본 실시형태의 증폭 회로 (110) 은 전류원 (111) 과 NMOS 트랜지스터 (112 및 113) 과 용량 (114) 를 구비하고 있다.
NMOS 트랜지스터 (112) 는 소스가 접지 단자 (VSS) 에 접속되고, 게이트가 증폭 회로 (110) 의 입력 단자에 접속된다. NMOS 트랜지스터 (113) 은 소스가 NMOS 트랜지스터 (112) 의 드레인에 접속되고, 게이트가 증폭 회로 (110) 의 입력 단자에 접속된다. 전류원 (111) 은 전원 단자 (VDD) 와 NMOS 트랜지스터 (113) 의 드레인 사이에 접속된다. 용량 (114) 는 NMOS 트랜지스터 (113) 의 소스와 접지 단자의 사이에 접속된다. 증폭 회로 (110) 의 출력 단자는 NMOS 트랜지스터 (113) 의 드레인에 접속된다.
본 실시형태의 증폭 회로 (110) 의 동작에 대해 설명한다.
NMOS 트랜지스터 (112) 의 게이트에는 증폭 회로 (110) 의 입력 전압인 전압 (V2) 가 주어진다. NMOS 트랜지스터 (112) 의 게이트·소스간 전압은 전압 (V2) 에 동기한 전압이 되기 때문에, NMOS 트랜지스터 (112) 는 전압 (V2) 에 따른 전류를 흘린다.
NMOS 트랜지스터 (113) 의 게이트에도 전압 (V2) 가 주어진다. NMOS 트랜지스터 (113) 은 이른바 소스 팔로워이기 때문에, 소스에는 전압 (V2) 에 동기한 전압이 나타난다. 용량 (114) 에 생기는 전류는 용량 (114) 에 걸리는 전압보다 위상이 진행되기 때문에, 전압 (V2) 에 동기한 전압이 걸리는 용량 (114) 에는 전압 (V2) 보다 위상이 진행되는 전류가 흐른다.
증폭 회로 (110) 은 NMOS 트랜지스터 (112) 가 구동하는 전류와 용량 (114) 를 경유하는 전류를 가산한 전류에 기초하여, 입력된 전압 (V2) 를 증폭하여 전압 (V1a) 로서 출력한다.
용량은 주파수가 높을수록 임피던스가 낮아진다. 이 때문에, 용량 (114) 를 경유하는 전류는 주파수가 높을수록 커진다. 전압 (V2) 의 주파수가 높아지면 전압 (V2) 보다 위상이 진행되는 용량 (114) 를 경유하는 전류가 비교적 커지기 때문에, 전압 (V1a) 는 위상이 진행된다.
따라서, 본 실시형태의 증폭 회로를 부귀환 증폭 회로에 사용한 경우에는 귀환 전압 (전압 (V2)) 의 위상 지연이 완화되고, 즉 위상 보상 효과가 얻어져 안정적인 부귀환 증폭 회로를 구성할 수 있다.
이상 설명한 바와 같이, 본 실시형태의 증폭 회로에 의하면, 위상 진행 전류를 일으키는 용량에 의한 신호 전파 경로를 형성하였으므로, 이 증폭 회로를 구비한 부귀환 증폭 회로는 귀환 전압의 위상 지연이 완화되어 위상 특성을 개선할 수 있다. 따라서, 이 증폭 회로를 구비한 부귀환 증폭 회로 (예를 들어, 볼티지 레귤레이터) 는 발진에 이를 가능성을 저하시킬 수 있으므로, 안정적으로 동작할 수 있게 된다.
또한, 전류원 (111) 은 증폭 회로 (110) 에 있어서의 부하를 담당하는 소자이면 되고, 전류원으로 한정될 필요는 없다. 예를 들어, 저항 등, 사용 가능한 소자 중에서 적당히 선택하면 된다.
또, 용량 (114) 는 도 2 에 나타내는 바와 같이, 직렬로 저항 (211) 을 구비해도 된다. 이 경우, 용량 (114) 를 경유하는 전류는 저항 (211) 에 의한 제한을 받기 때문에, 증폭 회로 (210) 은 대역을 제한하는 효과를 기대할 수 있고, 내(耐)고주파 노이즈 특성이 좋은 증폭 회로를 실현할 수 있는 장점을 예상할 수 있다.
또, 용량 (114) 는 접지 단자에 접속된 구성으로 하고 있지만, 도 2 에 나타내는 바와 같이, 접지 단자의 전압을 기준으로 한 전압원 (212) 를 구비해도 동일한 효과가 얻어진다. 예를 들어, 전압원 (212) 의 전압은 전원 단자의 전압과 같아도 된다.
또, NMOS 트랜지스터 (113) 의 게이트에는 증폭 회로의 입력 단자와 NMOS 트랜지스터 (113) 의 게이트 사이에 전압원 (213) 을 구비해도 된다. 즉, NMOS 트랜지스터 (113) 의 소스는 증폭 회로의 입력 전압 (V2) 에 전압원 (213) 의 전압이 가산된 전압에 동기한 전압이 나타난다고 해도 동일한 효과가 얻어진다는 것은 분명하다. 또, 전압원 (213) 은 증폭 회로의 입력 단자와 NMOS 트랜지스터 (112) 의 게이트 사이에 구비해도 된다.
또, 이상의 설명에서는 본 실시형태의 증폭 회로는 NMOS 트랜지스터의 사용을 전제로 하여 설명했지만, PMOS 트랜지스터의 사용을 전제로 한 증폭 회로일지라도, 동일하게 하여 위상 진행 전류를 일으키는 용량에 의한 신호 전파 경로를 형성함으로써, 위상 특성을 개선할 수 있다. 따라서, 이 증폭 회로를 구비한 부귀환 증폭 회로 (예를 들어, 볼티지 레귤레이터) 는 발진에 이를 가능성을 저하시킬 수 있으므로, 안정적으로 동작할 수 있게 된다.
다음으로, 도 3 에 나타내는 본 실시형태의 증폭 회로를 구비한 볼티지 레귤레이터의 예에 대해 설명한다.
볼티지 레귤레이터 (100) 은 도 1 에 나타낸 증폭 회로 (110) 과 증폭 회로 (120) 과 출력 단자 (101) 를 구비한다. 증폭 회로 (120) 은 NMOS 트랜지스터 (121) 과 저항 (122) 와 저항 (123) 을 구비한다.
증폭 회로 (110) 은 출력 단자가 증폭 회로 (120) 의 입력 단자에 접속된다. 증폭 회로 (120) 은 출력 단자가 볼티지 레귤레이터 (100) 의 출력 단자 (101) 에 접속되고, 귀환 전압 출력 단자가 증폭 회로 (110) 의 입력 단자에 접속된다.
NMOS 트랜지스터 (121) 과 저항 (122) 및 저항 (123) 은 전원 단자와 접지 단자 사이에 직렬로 접속되어 있다. NMOS 트랜지스터 (121) 은 게이트가 증폭 회로 (120) 의 입력 단자에 접속되고, 소스가 증폭 회로 (120) 의 출력 단자에 접속된다. 저항 (122) 과 저항 (123) 의 접속점은 증폭 회로 (120) 의 귀환 전압 출력 단자에 접속된다.
다음으로, 볼티지 레귤레이터 (100) 의 동작에 대해 설명한다.
증폭 회로 (120) 은 입력된 전압 (V1a) 에 기초하여 증폭 동작이 이루어지고, 증폭된 전압 (VOUT) 을 출력한다. 또, 증폭 회로 (120) 은 전압 (VOUT) 를 저항 (122) 및 저항 (123) 으로 분압하여 귀환 전압인 전압 (V2) 를 증폭 회로 (110) 의 입력 단자에 출력한다. 따라서, 증폭 회로 (110) 와 증폭 회로 (120) 는 서로 입력 단자와 출력 단자가 접속되어 있기 때문에, 부귀환 증폭 회로를 구성하고 있다. 전압 (VOUT) 이 낮아지면, 즉 귀환 전압인 전압 (V2) 가 낮아지면 증폭 회로 (110) 은 NMOS 트랜지스터 (112 및 113) 이 오프되어 가므로, 출력하는 전압 (V1a) 는 높아진다. 증폭 회로 (120) 은 NMOS 트랜지스터 (121) 이 온되어 가므로, 출력하는 전압 (VOUT) 은 높아진다. 또, 전압 (VOUT) 이 높아지면, 즉 귀환 전압인 전압 (V2) 가 높아지면 증폭 회로 (110) 은 NMOS 트랜지스터 (112 및 113) 을 온해 가므로, 출력하는 전압 (V1a) 는 낮아진다. 증폭 회로 (120) 은 NMOS 트랜지스터 (121) 이 오프되어 가므로, 출력하는 전압 (VOUT) 은 낮아진다. 즉, 볼티지 레귤레이터 (100) 은 전압 (VOUT) 이 일정하게 유지되도록 동작한다.
증폭 회로 (110) 은 도 1 의 실시형태의 설명에 있어서, 귀환 전압의 위상 지연의 완화가 도모되는 효과에 대해 분명히 하였다. 따라서, 본 실시형태의 증폭 회로 (110) 을 구비한 부귀환 증폭 회로인 볼티지 레귤레이터 (100) 은 귀환 전압의 위상 지연의 완화를 도모할 수 있어 안정적으로 동작할 수 있게 된다.
또한, 볼티지 레귤레이터 (100) 은 증폭 회로 (110) 을, 상기 서술한 바와 같이, 예를 들어 증폭 회로 (210) 와 같은 회로 구성으로 하여도 동일한 효과가 얻어진다.
도 4 는 본 실시형태의 증폭 회로를 구비한 볼티지 레귤레이터의 다른 예를 나타내는 회로도이다.
볼티지 레귤레이터 (200) 은 증폭 회로 (110) 과 증폭 회로 (130) 과 증폭 회로 (140) 과 출력 단자 (101) 를 구비한다.
증폭 회로 (130) 은 NMOS 트랜지스터 (131) 과 저항 (132) 를 구비한다. 증폭 회로 (140) 은 PMOS 트랜지스터 (141) 과 저항 (142) 와 저항 (143) 을 구비한다.
볼티지 레귤레이터 (200) 은 PMOS 트랜지스터 (141) 에 의한 증폭 회로 (140) 을 구비하였으므로, 증폭 회로 (110) 이 출력하는 전압 (V1a) 의 증폭 극성을 반전시키는 증폭 회로 (130) 을 구비하고 있다.
이와 같이 구성한 볼티지 레귤레이터 (200) 은 볼티지 레귤레이터 (100) 와 동일하게 부귀환 증폭 회로를 구성하였으므로, 동일한 효과가 얻어지는 것은 자명하다.
이상 설명한 바와 같이, 본 실시형태의 증폭 회로에 의하면 위상 특성을 개선할 수 있다. 따라서, 이 증폭 회로를 구비한 부귀환 증폭 회로인 볼티지 레귤레이터는 귀환 전압의 위상 지연의 완화가 도모되기 때문에, 발진에 이를 가능성을 저하시킬 수 있고, 즉 안정적으로 동작하는 볼티지 레귤레이터를 제공할 수 있게 된다.
110, 120, 130, 140 : 증폭 회로
111 : 전류원
212, 213 : 전압원

Claims (6)

  1. 입력 단자에 입력된 전압을 증폭하고, 출력 단자에 출력하는 증폭 회로로서,
    전류원과,
    게이트가 상기 입력 단자에 접속되는 제 1 트랜지스터와,
    드레인이 상기 전류원에 접속되고, 소스가 상기 제 1 트랜지스터의 드레인에 접속되고, 게이트가 상기 입력 단자에 접속되는 제 2 트랜지스터와,
    일방의 단자가 상기 제 2 트랜지스터의 소스에 접속되고, 타방의 단자가 접지 단자에 접속된 용량을 구비하고,
    상기 제 2 트랜지스터의 드레인이 상기 출력 단자에 접속된 것을 특징으로 하는 증폭 회로.
  2. 제 1 항에 있어서,
    상기 전류원은 저항 소자인 것을 특징으로 하는 증폭 회로.
  3. 제 1 항에 있어서,
    상기 용량의 타방의 단자와 접지 단자의 사이에 전압원을 구비한 것을 특징으로 하는 증폭 회로.
  4. 제 1 항에 있어서,
    상기 용량과 직렬로 저항 소자를 구비한 것을 특징으로 하는 증폭 회로.
  5. 제 1 항에 있어서,
    상기 제 1 트랜지스터의 게이트와 상기 제 2 트랜지스터의 게이트 사이에 전압원을 구비한 것을 특징으로 하는 증폭 회로.
  6. 출력 전압에 따른 귀환 전압이 상기 입력 단자에 입력되는 제 1 항 내지 제 5 항 중 어느 한 항에 기재된 증폭 회로를 구비한 것을 특징으로 하는 볼티지 레귤레이터.
KR1020160161377A 2015-12-11 2016-11-30 증폭 회로 및 볼티지 레귤레이터 KR102110110B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2015-242546 2015-12-11
JP2015242546A JP6632358B2 (ja) 2015-12-11 2015-12-11 増幅回路及びボルテージレギュレータ

Publications (2)

Publication Number Publication Date
KR20170069923A KR20170069923A (ko) 2017-06-21
KR102110110B1 true KR102110110B1 (ko) 2020-05-13

Family

ID=59020177

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160161377A KR102110110B1 (ko) 2015-12-11 2016-11-30 증폭 회로 및 볼티지 레귤레이터

Country Status (5)

Country Link
US (1) US9800156B2 (ko)
JP (1) JP6632358B2 (ko)
KR (1) KR102110110B1 (ko)
CN (1) CN106896856B (ko)
TW (1) TWI716500B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6938620B2 (ja) * 2016-05-07 2021-09-22 インテレソル，エルエルシー 高効率ａｃ−ｄｃコンバータおよび方法
US11056981B2 (en) 2018-07-07 2021-07-06 Intelesol, Llc Method and apparatus for signal extraction with sample and hold and release
US11581725B2 (en) 2018-07-07 2023-02-14 Intelesol, Llc Solid-state power interrupters
US11671029B2 (en) 2018-07-07 2023-06-06 Intelesol, Llc AC to DC converters
TWI680366B (zh) * 2018-08-24 2019-12-21 新唐科技股份有限公司 單一電晶體控制的穩壓器及應用此穩壓器的積體電路
US11334388B2 (en) 2018-09-27 2022-05-17 Amber Solutions, Inc. Infrastructure support to enhance resource-constrained device capabilities
US11205011B2 (en) 2018-09-27 2021-12-21 Amber Solutions, Inc. Privacy and the management of permissions
US10985548B2 (en) 2018-10-01 2021-04-20 Intelesol, Llc Circuit interrupter with optical connection
US11349296B2 (en) 2018-10-01 2022-05-31 Intelesol, Llc Solid-state circuit interrupters
EP3900487A4 (en) 2018-12-17 2022-09-21 Intelesol, LLC ALTERNATELY DRIVEN LIGHT EMITTING DIODE SYSTEMS
US11373831B2 (en) 2019-05-18 2022-06-28 Amber Solutions, Inc. Intelligent circuit breakers
JP7554272B2 (ja) 2020-01-21 2024-09-19 アンバー セミコンダクター，インク． インテリジェント回路遮断
EP4197086A4 (en) 2020-08-11 2024-09-04 Amber Semiconductor Inc INTELLIGENT POWER SOURCE SELECTION AND MONITORING CONTROL SYSTEM
US12113525B2 (en) 2021-09-30 2024-10-08 Amber Semiconductor, Inc. Intelligent electrical switches

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014082535A (ja) * 2012-10-12 2014-05-08 Asahi Kasei Electronics Co Ltd 演算増幅器

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62290204A (ja) * 1986-06-10 1987-12-17 Fujitsu Ltd カスケ−ド回路を含む電子回路
US4947063A (en) * 1987-10-09 1990-08-07 Western Digital Corporation Method and apparatus for reducing transient noise in integrated circuits
JPH03159405A (ja) * 1989-11-17 1991-07-09 Sumitomo Electric Ind Ltd 増幅回路
JPH05243861A (ja) * 1992-02-29 1993-09-21 Sony Corp 広帯域増幅回路
FR2691306B1 (fr) * 1992-05-18 1994-08-12 Sgs Thomson Microelectronics Amplificateur avec limitation de courant de sortie.
JPH07183736A (ja) * 1993-12-22 1995-07-21 Toshiba Corp 電子回路
US5519357A (en) * 1995-02-21 1996-05-21 Apex Microtechnology Biasing arrangement for a quasi-complementary output stage
JP4095174B2 (ja) * 1997-08-05 2008-06-04 株式会社東芝 液晶ディスプレイ装置
US6278321B1 (en) * 1999-10-21 2001-08-21 Infineon Technologies Corporation Method and apparatus for an improved variable gain amplifier
FR2911445B1 (fr) * 2007-01-16 2009-02-27 Commissariat Energie Atomique Amplificateur a transconductance a linearite amelioree
US8072267B2 (en) * 2009-06-09 2011-12-06 Infineon Technologies Ag Phase margin modification in operational transconductance amplifiers
TWI406120B (zh) * 2010-04-20 2013-08-21 Novatek Microelectronics Corp 展頻電路
JP5715401B2 (ja) * 2010-12-09 2015-05-07 セイコーインスツル株式会社 ボルテージレギュレータ
JP5715525B2 (ja) * 2011-08-05 2015-05-07 セイコーインスツル株式会社 ボルテージレギュレータ
US8912855B2 (en) * 2012-02-08 2014-12-16 Mediatek Inc. Relaxation oscillator
TWI516020B (zh) * 2012-12-14 2016-01-01 敦泰電子股份有限公司 可自動調整輸出電阻之運算放大裝置
JP6342240B2 (ja) * 2013-08-26 2018-06-13 エイブリック株式会社 ボルテージレギュレータ
JP6376874B2 (ja) * 2014-01-21 2018-08-22 エイブリック株式会社 増幅回路
JP6316632B2 (ja) * 2014-03-25 2018-04-25 エイブリック株式会社 ボルテージレギュレータ
JP6457887B2 (ja) * 2015-05-21 2019-01-23 エイブリック株式会社 ボルテージレギュレータ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014082535A (ja) * 2012-10-12 2014-05-08 Asahi Kasei Electronics Co Ltd 演算増幅器

Also Published As

Publication number Publication date
US9800156B2 (en) 2017-10-24
KR20170069923A (ko) 2017-06-21
CN106896856B (zh) 2020-07-07
CN106896856A (zh) 2017-06-27
JP2017108355A (ja) 2017-06-15
JP6632358B2 (ja) 2020-01-22
TWI716500B (zh) 2021-01-21
US20170170730A1 (en) 2017-06-15
TW201722066A (zh) 2017-06-16

Similar Documents

Publication Publication Date Title
KR102110110B1 (ko) 증폭 회로 및 볼티지 레귤레이터
US9531336B2 (en) Operational amplifier and driving circuit
US10474173B2 (en) Voltage regulator having a phase compensation circuit
KR20160022819A (ko) 볼티지 레귤레이터
US20150137858A1 (en) Buffer circuit
JP2007159340A (ja) スイッチングレギュレータ
US9571052B1 (en) Transconductance (gm) boosting transistor arrangement
US8878609B2 (en) Differential amplifier circuit
KR101974657B1 (ko) 전압 레귤레이터
US20110156673A1 (en) Internal power generating circuit and semiconductor device including the same
JP5883477B2 (ja) 電圧制御発振器
WO2017051490A1 (ja) 通信ノード
US10187024B2 (en) Input feed-forward technique for class AB amplifier
JP4814747B2 (ja) 定電圧回路
US20150381116A1 (en) Power amplifier and class ab power amplifier
KR101496004B1 (ko) 피드백 신호를 이용한 전력 증폭기
JP2014164702A (ja) ボルテージレギュレータ
US7453315B2 (en) Active inductive load that enhances circuit bandwidth
JP2015019328A (ja) 増幅回路
KR20150071646A (ko) 볼티지 레귤레이터
US9438215B2 (en) Buffer circuit for buffering and settling input voltage to target voltage level and operation method thereof
KR20150025780A (ko) 반도체 장치의 증폭 회로
JP2010109710A (ja) 利得可変型増幅器
EP2587666B1 (en) High-frequency amplifier
JP2019016847A (ja) 電源バウンス補償回路および多段増幅器

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant