JP6938620B2

JP6938620B2 - 高効率ａｃ−ｄｃコンバータおよび方法

Info

Publication number: JP6938620B2
Application number: JP2019510761A
Authority: JP
Inventors: テレフス，マーク; ラーソン，ブラッドリー
Original assignee: インテレソル，エルエルシー
Priority date: 2016-05-07
Filing date: 2017-05-01
Publication date: 2021-09-22
Anticipated expiration: 2037-05-01
Also published as: US10615713B2; WO2017196571A1; EP3453107A1; CN109314473A; US20190165691A1; EP3453107A4; JP2019515641A

Description

＜関連出願への相互参照＞
本願は、発明の名称：高効率ＡＣ−ＤＣコンバータおよび方法、２０１６年１０月２８日出願の米国仮出願６２／４１４４６７号、および発明の名称：ＡＣダイレクト電力管理半導体デバイスおよび電力管理方法、２０１６年５月７日出願の米国仮出願６２／３３３１９３号の優先権を主張する。両出願は同じ発明者を含み、係属中である。
＜連邦政府出資研究開発についての陳述＞
適用なし。

本発明は、非常に高い効率で交流主電源から低電圧ＤＣ電流を供給する電力管理システムおよび方法に関する。

ＡＣ主電源からＤＣ電力を供給する初期の手段は、ステップダウン変圧器、ダイオード整流器、および電解コンデンサと抵抗器を含むフィルタを有するアナログ回路を介するものであった。出力電圧は主に変圧器の巻数比に依拠しており、回路はあまり効率が良くなかった。低周波数変圧器を実装するために必要な磁気構造のサイズと重量によれば、この手法を小型装置において用いるのは明らかである。

変圧器を用いない新たなアプローチは、ＡＣ主電源を直接整流するものである。ＡＣ主電源は電圧レギュレータ回路に直接接続され、電圧レギュレータ回路は直列接続またはシャント接続されたアクティブソリッドステートデバイスを備える。シャントレギュレータは、可変抵抗デバイスを介して、整流された主電源出力を交差して電流経路を提供し、これにより電流を負荷から逸らすことにより動作する。シャントレギュレータの最も簡易な実装において、ツェナーダイオードは負荷とシャント接続され、このシャントレッグに抵抗器が直列接続される。ツェナー電圧を超える整流器出力電圧は抵抗器をはさんで降下し、これにより超過電力は熱として散逸する。したがってこのレギュレータ構成は非常に非効率である。ツェナー電流を負荷電流よりも大きくしてツェナー効果によるレギュレーションを維持しなければならないので、このレギュレータ回路の効率は、整流電圧のｒｍｓ値に対する出力電圧の比よりもはるかに小さい。

より改善されたアプローチは、直列接続されたソリッドステートデバイス（例えばバイポーラまたは電界効果トランジスタ）を用いて、ツェナー基準電圧をバッファする。アクティブデバイスはソースフォロワまたはエミッタフォロワ構成で接続され、負荷はソースまたはエミッタに接続され、ツェナー基準電圧はゲートまたはベースに接続される。ツェナー電流はシャント構成よりもはるかに小さく、負荷に供給される総電流は大きい。したがってこの回路の効率は一般に、出力電圧に対する入力電圧の比よりも良くはない。

この回路機能をさらに改善した構成は、スイッチモード電力供給と呼ばれる。当該分野においてこのような設計は多く存在するが、共通しているのは、入力整流器、高速動作して蓄積素子をスイッチするスイッチング素子、インダクタまたはキャパシタ、電力源に対する入出力、である。入出力を絶縁する必要がある場合、絶縁のために高速変圧器が備えられ、出力電圧をレギュレートする。ＲＣフィルタが備えられ、出力におけるリップルを減少させる。スイッチモード電力供給は、効率が増加する利点がある。初期のリニアシステムにおける電力損失メカニズムの大部分が除去されているからである。しかし絶縁が必要であれば変圧器損失が生じる。また高速スイッチングは大きなＲＦノイズ源であり、表皮効果によりコンダクタ損失も生じる。理論的には、特別に設計されたシステムにおいて高効率が可能であり、実際に得られている。９５％の効率も報告されている。しかし実際には、低コスト絶縁システムにおいて通常効率は６０〜７０％である。既存システムの不利な点は、容易に統合できないことである。限定された特殊アプリケーションを除けば、現行のＡＣ−ＤＣコンバータの設計は、チップ上で他システム機能と統合できない。各回路素子において散逸する電力は、統合のシステムオンチップレベルにおいては過大である。このタイプの変圧器などの部品は、シリコン上で統合できるものがない。

一般的な電子デバイスは通常、３．３または５ボルトで動作する。１２０または２４０ボルトＡＣ主電源をこれら低動作電圧へ変換する要件は、入手可能な電力コンバータの効率にとって負担となる。線形およびスイッチ電力源双方において、入出力電圧間の差分が大きくなるほど、非効率も増加する。多くの低電力低電圧消費者デバイスに対して電力を供給する、高効率低電圧電力源に対するニーズがある。電子部品は“スマート”車両や“スマート”ホームにおいても増加している。常時オンセンサおよびネットワークをサポートすることができる小型高効率電力源へのニーズがある。ますます多くの家屋、工場、オフィスビル（新築と改築いずれも含む）が電子センサを搭載して、電力使用を制御することにより効率を増加させようとしている。家屋、工場、およびオフィスビルにおける新築と改築双方の電力グリッドをサポートすることができる、低電圧統合高効率電力源に対するニーズがある。電力源は、センサに組み込むことができるとともに電子部品を制御し、これらデバイスが電力供給を受けるプラグと出力端の制約範囲に対して物理的フィットできなければならない。壁の制約範囲内および家屋、オフィス、工場の電力グリッドにおける熱拡散を避けることができる高効率に対するニーズがある。９９〜１００％の効率を有する電力コンバータに対するニーズがある。デバイス外の既存のバルクボックスではなく、様々なデバイス内にフィットすることができる小型電力コンバータに対するニーズがある。統合することができる電力コンバータに対するニーズがある。

ＡＣ−ＤＣ電力変換システムを記載する。前記システムおよび関連デバイスは、小型統合低コスト設計に対するニーズに対処する。この設計は高効率であり、ホームセンサおよびネットワーク、スマートカーなどにおいて用いられる一般的なシリコンベース電子デバイスを駆動するために用いる低電圧に対するアクセスを提供する。１実施形態において前記システムは、整流ＡＣ主電源から直列電圧レギュレータ回路の入力を切断して前記直列レギュレータ内の熱拡散を減少させる高効率電子スイッチを備える。前記スイッチが閉じている間、エネルギーはシャントエネルギー蓄積素子内に蓄積される。前記ＡＣ主電源波形が閾値を超えると、前記電子スイッチは開く。前記スイッチが開いている間、前記レギュレータ回路を介して前記エネルギー蓄積素子によって負荷に対してエネルギーが供給される。このように、接続された負荷回路に対してレギュレータ回路の利点が生じ、前記レギュレータ回路内の電力拡散は従来技術よりも大幅に減少する。コンパレータを用いて前記電子スイッチを制御する。１実施形態において、前記コンパレータはオペアンプと基準電圧源を備える。他実施形態において、前記コンパレータはＭＯＳ電界効果トランジスタを備える。１実施形態において、前記ＭＯＳ電界効果トランジスタは分圧器を介して制御される。他実施形態において、前記分圧器は基準電圧源に置き換えられる。他実施形態において、前記基準電圧は調整可能である。

具体的実施形態は、本発明のコンセプトを応用例に限定することを意図したものではない。本発明の他の側面と利点は、以下の図面と詳細説明から明らかになるであろう。

従来技術ＡＣ−ＤＣコンバータの概略図である。電流制限を有する従来技術ＡＣ−ＤＣコンバータの概略図である。改良回路における機能を示す概略図である。改良ＡＣ−ＤＣコンバータを示す概略図である。ＭＯＳ電界効果トランジスタを用いる改良回路の実施形態の概略図である。電流制限機能を有する図５の実施形態の概略図である。ＭＯＳトランジスタを用いる改良ＡＣ−ＤＣコンバータの実施形態の概略図である。ＭＯＳ電界効果トランジスタを用いる改良回路の実施形態の概略図であり、出力電圧は手動調整可能である。ＭＯＳ電界効果トランジスタを用いる改良回路の実施形態の概略図であり、出力電圧は電子的に調整可能である。整流器を必要としない実施形態の概略図である。図１０の実施形態を変形した実施形態の概略図である。

図１は、従来技術ＡＣ−ＤＣコンバータ回路の概略図を示す。ＡＣ主電源１０１はダイオードブリッジ１０２によって全波整流され、その結果得られる時間変動ＤＣ電圧波形はキャパシタ１０３によって平滑化される。平滑電圧波形は、直列レギュレータ回路の入力に対して印加される。レギュレータ回路は、バイアス抵抗器１０４、特性ツェナー電圧Ｖ_Ｚを有するツェナーダイオード１０５、パストランジスタ１０６を備える。トランジスタ１０６は、特性閾値電圧Ｖ_Ｔを有するエンハンスメントモードＭＯＳ電界効果トランジスタ（ＭＯＳＦＥＴ）であるものとする。レギュレータ出力は負荷１０７に対して印加される。

動作時において、パストランジスタ１０６はドレイン−ソース電圧を動的に調整して、負荷電圧をＶ_Ｚ−Ｖ_Ｔに維持する。換言するとパストランジスタ１０６は、ツェナー電圧Ｖ_Ｚをバッファするソース−フォロワ回路を形成する。全負荷電流はパストランジスタ１０６を通過するので、このレギュレータ回路の効率は、電源電圧のｒｍｓ値に対する負荷電圧の比である。したがって、所望電圧が公称３．３Ｖであり電源電圧が１２０Ｖｒｍｓであれば、効率は３％未満である。さらに、負荷が数十ミリアンペアの電流のみを必要とする場合、パストランジスタ１０６は数ワットの電力を熱として継続的に散逸しなければならない。この量の散逸により通常は、小型封止機器において許容できない温度上昇につながる。

図１の回路のさらなる制約は、パストランジスタ１０６に対してダメージを与える出力電流遷移に対する保護がないことである。このような遷移は、動作時またはテスト時における出力端子の予期しない短絡の結果として、または容量負荷インピーダンス部品の結果として、生じ得る。図２は、従来技術ＡＣ−ＤＣコンバータの概略図を示す。このコンバータは、出力電流を制限する部品をさらに備え、これによりパストランジスタを保護する。図２において、小電流検出抵抗器２０１が負荷に対して直列接続され、バイポーラトランジスタ２０２はパストランジスタ１０６のゲートと負荷との間に配置されている。抵抗器２０１を交差する電圧降下が約０．７Ｖ（シリコンバイポーラトランジスタの場合）を超過すると、トランジスタ２０２は導通し始めてパストランジスタ１０６のゲート−ソースバイアスを減少させ、これにより出力電流が減少する。しかしこの改良回路の効率は、図１に示す回路の効率と比較して、本質的に変わらない。

これら従来技術の直列レギュレータ回路の効率を改善するためには、パストランジスタ内で散逸する電力を大幅に減少させなければならない。本発明の１実施形態において、パストランジスタは必要なければ整流電源電圧から切断される。図３は、改良整流回路の概略図を示す。改良整流回路は、ＡＣ主電源１０１、ダイオードブリッジ１０２、フィルタキャパシタ１０３を備えるが、さらにダイオードブリッジ１０２出力とフィルタキャパシタ１０３との間に別回路を備える。ダイオードブリッジ１０２出力における波形は、全波整流正弦波系であり、ｒｍｓ値１２０Ｖを有する従来のＡＣ主電源においては０Ｖから約１７０Ｖピークまで変化するものである。ただし以下に説明する方法は、任意の周期電力波形に適用され、このとき影響を受ける部品の様々な詳細事項が適切に調整されることを想定している。以下に説明する基準電圧よりも小さければ、電力波形はＤＣオフセットを有する場合もある。

別回路は、コンパレータ回路３０２と基準電圧３０１を備える。コンパレータ回路３０２の反転入力はダイオードブリッジ１０２出力に接続されている。基準電圧３０１はコンパレータ回路３０２の非反転入力に接続されている。コンパレータ３０２は直列スイッチ３０３を制御し、スイッチ３０３は、ダイオードブリッジ出力電圧が基準電圧Ｖ_Ｒを超過すると、後続回路からダイオードブリッジ出力を切断する（スイッチ３０３開）。基準電圧Ｖ_Ｒがダイオードブリッジ出力電圧を超過すると、スイッチ３０３が閉じ、キャパシタ１０３は直列ダイオード３０４を介して充電される。ダイオード３０４は、ブリッジ出力電圧が減少したとき、キャパシタ１０３がスイッチ３０３を介して放電しないようにする。ダイオード３０４とキャパシタ１０３の組み合わせは、“ピーク検出器”回路を形成する。この回路は、ＡＣ主電源の２分の１サイクルごとにエネルギーを蓄積し、後続レギュレータ回路および負荷３０５に対して電力を供給する。キャパシタ１０３を交差する電圧は、後続レギュレータ回路および負荷３０５のエネルギー要件のみを充足していれば足りる。直列レギュレータに対する入力電圧は、ＡＭ主電源のｒｍｓ値と比較して大幅に減少する。ＡＣ主電源電圧がＶ_Ｒよりも大きい限りにおいては、“ピーク検出器”回路の動作により、キャパシタ１０３が保持する安定状態電圧は常にＶ_Ｒとなり、これはＡＣ主電源のピーク電圧が変動しても変わらない。このスイッチング回路の実施形態は、電圧レギュレータ回路として動作する。スイッチ３０３の動作におけるエネルギーは無視できるので、図３に示すＡＣ−ＤＣコンバータの全体効率は、図１と図２の従来回路よりもはるかに高い。別の利点としては、動作温度上昇が大幅に減少する。コンパレータ３０２は既知のアナログ回路素子であるが、その他のアナログまたはデジタル回路を用いて、スイッチ３０３が動作するのに必要な閾値機能を実現してもよい。

１実施形態において、基準電圧ＶＲは固定される。他実施形態において、基準電圧は可変である。他実施形態において、基準電圧は選択可能である。１実施形態において、図３の回路は負荷に接続され、回路のレギュレータ部分を用いて、負荷に対して供給する電圧を制御する。他実施形態において、図３の回路と負荷に直列接続する別レギュレータを用いる。

図４は、図１の直列レギュレータ１０３〜１０６と相互接続した改良整流回路の概略図を示す。この回路は、新たな整流回路における設計変数間の関係を確立するための使い易い基準を提供する。出力電圧のレギュレーションを維持するため、キャパシタ１０３を交差する電圧はツェナー電圧Ｖ_Ｚを超過しなければならない。しかしキャパシタ１０３は、負荷１０７に対して供給される電流により、ＡＣ主電源の２分の１周期で線形的に放電する。したがってキャパシタ１０３は、まずピーク電圧Ｖ_ｐｅａｋ＝Ｖ_Ｚ＋Ｉ_ｌｏａｄ×ｔ_{ＭＡＩＮＳ}／（２×Ｃ１０３）に充電しなければならない。ｔ_{ＭＡＩＮＳ}はＡＣ主電源波形の周期である。これによりキャパシタ１０３の値は、Ｖ_ｐｅａｋとＶ_Ｚとの間の差分の関数となる。Ｖ_ｐｅａｋが大きいと、パストランジスタ１０６における電力散逸も大きくなり、これはキャパシタ１０３の最大実用価値とのトレードオフとなる。レギュレータの効率は、負荷に対して供給する電力を回路内で散逸する総電力で除算した比となり、以下で与えられる：２×（Ｖ_Ｚ−Ｖ_Ｔ）／（Ｖ_Ｚ＋Ｖ_ｐｅａｋ）。

図５は、改良整流器回路の概略図を示す。スイッチ３０３はエンハンスメントモードＭＯＳＦＥＴ５０５を用いて実装されており、コンパレータ回路は単一の共通ソース増幅器ステージとして実現されており、同様にエンハンスメントモードＭＯＳＦＥＴ５０４を用いる。ＭＯＳＦＥＴ５０４は閾値電圧Ｖ_Ｔを有する。コンパレータはさらに負荷抵抗器５０３を備える。したがって、抵抗器５０１と５０２を備える分圧器の出力がＭＯＳＦＥＴ５０４の閾値電圧Ｖ_Ｔを超過したとき、スイッチ５０５のゲートはグラウンドとなり、これによりスイッチ５０５が開く。分圧器の出力がＶ_Ｔよりも小さいとき、ＭＯＳＦＥＴ５０５のゲートはドレインに接続され、これによりスイッチが閉じる。ただしＭＯＳＦＥＴ５０５は理想スイッチではなく、導通状態において多大な電力散逸が生じ、ＭＯＳＦＥＴを用いて実現された回路の効率が図４に示す利用ケースほど優れていない可能性がある。また固有の製造プロセスにより、電力ＭＯＳＦＥＴは通常、寄生ソース−ドレインダイオード５０６を有しており、これによりキャパシタ１０３はＭＯＳＦＥＴ５０５が“ｏｆｆ”であるとき放電する可能性がある。直列ダイオード３０４はこの疑似放電経路を防ぐ。以下の図面において規制ダイオード５０６の存在を仮定する。エネルギー蓄積キャパシタ１０３の例外を前提にしたとしても、図５の全部品は単一の半導体チップ上に製造することができる。この回路は、図１の単一直列レギュレータ回路の弱点を共有している。パストランジスタ５０５を通過する電流は制限されておらず、特にキャパシタ１０３が完全放電するスタートアップ時において、過大過渡電流によりＭＯＳＦＥＴ５０５とダイオード３０４のダメージにつながる可能性があるからである。

図６は、さらに改良した整流器回路を示す。バイポーラトランジスタ６０１と電流検出抵抗器６０２を備え、図１に示す従来技術直列レギュレータ回路の改良として図２で説明したように、ＭＯＳＦＥＴ５０５とダイオード３０４を介した充電電流を制限する。

図７は、完全高効率ＡＣ−ＤＣコンバータを示す概略図である。図６の改良整流器回路が図１の直列レギュレータ１０３〜１０６に接続されている。

図８は、ＭＯＳＦＥＴを用いる改良回路の実施形態の概略図である。出力電圧は手動調整可能である。図５における抵抗器５０１と５０２は、ポテンショメータ８０１に置き換えられている。ポテンショメータ８０１を手動調整して、ＭＯＳＦＥＴ５０４のゲートに印加される電圧波形を変更し、これによりキャパシタ１０３に蓄積される電圧を変更することができる。

図９は、ＭＯＳＦＥＴを用いる改良回路の実施形態の概略図である。出力電圧は電子的に調整可能である。ＭＯＳＦＥＴ９０１は、図５の抵抗器５０２の位置に接続され、外部ＤＣ制御電圧Ｖ_ＣがＭＯＳＦＥＴ９０１のゲートに対して印加され、これによりＭＯＳＦＥＴ５０４のゲートに対して印加される電圧が変化し、さらにキャパシタ１０３が蓄積する電圧を変化させる。

図１０に示す他実施形態において、全波ブリッジ整流器１０２は除去され、ＡＣ主電源１０１は分圧器５０１と５０２に対して直接接続されている。他実施形態において（図示せず）、整流器１０２なしで図６の実施形態を用いる。同様に図７〜図９の実施形態において整流器１０２を除去することができる。

ＡＣ電力源１０１を分圧器に対して直接接続すると、非常にロバストなスイッチ５０５またはＡＣ電力源の性質を制約する必要が生じる場合がある。図１１は図１０に示す実施形態の変形である。整流ダイオード１１０１を備え、これは半波整流器として動作し、図１０の回路がスイッチ５０５に対して課す厳密な電気的要件を緩和する。

Claims

周期的波形を有する電力源から電子的負荷に対して直流電流として一定の電圧でエネルギーを提供するシステムであって、
ａ）前記電力源によって駆動され、出力として時間変動する直流の整流電圧波形を提供し、半導体ダイオードアレイを有する、整流回路、
ｂ）直流形式でエネルギーを提供することができ、前記電子的負荷に対して接続された、エネルギー蓄積素子、
ｃ）前記整流回路と前記エネルギー蓄積素子との間に配置された、電子スイッチであって、前記電子スイッチは、開状態と閉状態を有する半導体スイッチングデバイスを備え、前記電子スイッチは、前記整流回路の出力に接続された入力端子を有し制御電圧レベルにしたがって動作する半導体制御回路によって制御され、前記半導体制御回路は、前記入力端子に対して印加される電圧が前記制御電圧レベルを超過するとき前記半導体スイッチングデバイスを開状態に駆動し、前記半導体制御回路は、前記入力端子に対して印加される電圧が前記制御電圧レベル未満であるとき前記半導体スイッチングデバイスを閉状態に駆動する、電子スイッチ、
ｄ）前記電子スイッチと前記エネルギー蓄積素子との間に配置され、前記電子スイッチを流れる電流を制限する、電子回路、
ｅ）前記エネルギー蓄積素子と前記電子的負荷との間に配置された電圧レギュレータ回路、
を備える
ことを特徴とするシステム。
周期的波形を有する電力源から電子的負荷に対して直流電流として一定の電圧でエネルギーを提供するシステムであって、
ａ）直流形式でエネルギーを提供することができ、前記電子的負荷に対して接続された、エネルギー蓄積素子、
ｂ）前記電力源と前記エネルギー蓄積素子との間に配置された電子スイッチであって、前記電子スイッチは、開状態と閉状態を有する半導体スイッチングデバイスを備え、前記電子スイッチは、前記電力源に接続された入力端子を有し制御電圧レベルにしたがって動作する半導体制御回路によって制御され、前記半導体制御回路は、前記入力端子に対して印加される電圧が前記制御電圧レベルを超過するとき前記半導体スイッチングデバイスを開状態に駆動し、前記半導体制御回路は、前記入力端子に対して印加される電圧が前記制御電圧レベル未満であるとき前記半導体スイッチングデバイスを閉状態に駆動する、電子スイッチ、
ｃ）前記電子スイッチと前記エネルギー蓄積素子との間に配置され、前記電子スイッチを流れる電流を制限する、電子回路、
ｄ）前記エネルギー蓄積素子と前記電子的負荷との間に配置された電圧レギュレータ回路、
を備える
ことを特徴とするシステム。
周期的波形を有する電力源から電子的負荷に対して直流電流として一定の電圧でエネルギーを提供するシステムであって、
ａ）第１ＭＯＳＦＥＴと前記電子的負荷との間に接続されたダイオードとキャパシタによって構成されたエネルギー蓄積素子を備え、
ｂ）前記第１ＭＯＳＦＥＴは、ゲート、ソース、ドレインを有し、前記エネルギー蓄積素子と前記電子的負荷に対して供給されるエネルギーを制御し、前記ドレインは前記電力源に接続され、前記ソースは電流制限回路を介して前記エネルギー蓄積素子と接続され、前記ゲートは前記電流制限回路と比較器制御回路に接続され、
ｃ）前記電流制限回路は、
ｉ）前記ダイオードを介して前記第１ＭＯＳＦＥＴの前記ソースと前記電子的負荷との間に接続された第１抵抗器、
ｉｉ）ベース、エミッタ、コレクタを有し、前記ベースと前記エミッタは前記第１抵抗器を交差して接続され、前記コレクタは前記第１ＭＯＳＦＥＴの前記ゲートと接続されている、バイポーラトランジスタ、
を備え、
ｄ）前記比較器制御回路は、
ｉ）ゲート、ソース、ドレインを有し、前記ゲートと前記ソースは分圧器を交差して接続され、前記ドレインは前記第１ＭＯＳＦＥＴの前記ゲートと接続されている、第２ＭＯＳＦＥＴを備え、
ｉｉ）前記分圧器は、前記電力源と前記第１ＭＯＳＦＥＴの前記ドレインに接続された第２抵抗器、前記電力源に接続されるとともに前記第２ＭＯＳＦＥＴの前記ゲートと前記ソースを交差して接続された第３抵抗器、を備え、
ｉｉｉ）前記比較器制御回路はさらに、前記第２ＭＯＳＦＥＴの前記ドレインと接続されるとともに前記第１ＭＯＳＦＥＴの前記ゲートと前記ドレインを交差して接続された第４抵抗器を備える
ことを特徴とするシステム。
周期的波形を有する電力源から電子的負荷に対して直流電流として一定の電圧でエネルギーを提供するシステムであって、
ａ）前記電力源と第１ＭＯＳＦＥＴとの間に接続された整流器ダイオード、
ｂ）前記第１ＭＯＳＦＥＴと前記電子的負荷との間に接続されたダイオードとキャパシタによって構成されたエネルギー蓄積素子を備え、
ｃ）前記第１ＭＯＳＦＥＴは、ゲート、ソース、ドレインを有し、前記エネルギー蓄積素子と前記電子的負荷に対して供給されるエネルギーを制御し、前記ドレインは前記電力源に接続され、前記ソースは電流制限回路を介して前記エネルギー蓄積素子と接続され、前記ゲートは前記電流制限回路と比較器制御回路に接続され、
ｄ）前記電流制限回路は、
ｉ）前記ダイオードを介して前記第１ＭＯＳＦＥＴの前記ソースと前記電子的負荷との間に接続された第１抵抗器、
ｉｉ）ベース、エミッタ、コレクタを有し、前記ベースと前記エミッタは前記第１抵抗器を交差して接続され、前記コレクタは前記第１ＭＯＳＦＥＴの前記ゲートと接続されている、バイポーラトランジスタ、
を備え、
ｅ）前記比較器制御回路は、
ｉ）ゲート、ソース、ドレインを有し、前記ゲートと前記ソースは分圧器を交差して接続され、前記ドレインは前記第１ＭＯＳＦＥＴの前記ゲートと接続されている、第２ＭＯＳＦＥＴを備え、
ｉｉ）前記分圧器は、前記電力源と前記第１ＭＯＳＦＥＴの前記ドレインに接続された第２抵抗器、前記電力源に接続されるとともに前記第２ＭＯＳＦＥＴの前記ゲートと前記ソースを交差して接続された第３抵抗器、を備え、
ｉｉｉ）前記比較器制御回路はさらに、前記第２ＭＯＳＦＥＴの前記ドレインと接続されるとともに前記第１ＭＯＳＦＥＴの前記ゲートと前記ドレインを交差して接続された第４抵抗器を備える
ことを特徴とするシステム。