TWI406120B - 展頻電路 - Google Patents

展頻電路 Download PDF

Info

Publication number
TWI406120B
TWI406120B TW099112422A TW99112422A TWI406120B TW I406120 B TWI406120 B TW I406120B TW 099112422 A TW099112422 A TW 099112422A TW 99112422 A TW99112422 A TW 99112422A TW I406120 B TWI406120 B TW I406120B
Authority
TW
Taiwan
Prior art keywords
current source
inverter
spread spectrum
circuit
current
Prior art date
Application number
TW099112422A
Other languages
English (en)
Other versions
TW201138328A (en
Inventor
Ching Ho Hung
Yung Cheng Lin
Po Yu Tseng
Original Assignee
Novatek Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Novatek Microelectronics Corp filed Critical Novatek Microelectronics Corp
Priority to TW099112422A priority Critical patent/TWI406120B/zh
Priority to US12/892,571 priority patent/US8258825B2/en
Publication of TW201138328A publication Critical patent/TW201138328A/zh
Application granted granted Critical
Publication of TWI406120B publication Critical patent/TWI406120B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/84—Generating pulses having a predetermined statistical distribution of a parameter, e.g. random pulse generators

Landscapes

  • Manipulation Of Pulses (AREA)
  • Logic Circuits (AREA)

Description

展頻電路
本發明是有關於一種展頻電路，且特別是有關於一種低複雜度之展頻電路。
隨著技術的演進，高解析度(Full HD)的畫面及高畫面更新率(frame rate)是液晶顯示器未來不可避免的趨勢。然而，隨著解析度及畫面更新率的提高，資料傳輸量變得相當龐大，連帶使得傳輸訊號的頻率亦隨之變高。當資料利用高頻傳輸進行傳輸時，會產生相當高的電磁輻射能量，即為電磁輻射干擾(EMI)效應。如何降低電磁輻射干擾效應已成為液晶顯示器的電路設計中主要的問題之一。
本發明係有關於一種展頻電路，藉由簡單的反相器，不需額外控制訊號即可對輸入訊號展頻而得以降低電磁輻射干擾效應，具有易於實現且低複雜度的優點。
根據本發明之第一方面，提出一種展頻電路，包括一反相器、一電流源、一控制單元以及一整形電路。反相器輸入端接收一原始時脈訊號。電流源耦接至反相器之電流傳輸端。控制單元，包括一控制電路，依據原始時脈訊號改變電流源的電流大小以控制反相器的輸出端的充放電速度，使得輸出端輸出一電壓訊號。整形電路對電壓訊號進行整形而得到一展頻時脈訊號。
根據本發明之第二方面，提出一種展頻電路，包括一反相器、一第一電流源、一第二電流源、一負載、一控制單元以及一整形電路。反相器接收一原始時脈訊號。第一電流源耦接至反相器之第一端。第二電流源耦接至反相器之第二端。負載耦接至反相器之輸出端。控制單元，包括一控制電路，依據原始時脈訊號改變第一電流源及第二電流源的電流大小以控制反相器對負載的充放電速度，使得輸出端輸出一電壓訊號。整形電路對電壓訊號進行整形而得到一展頻時脈訊號。
為讓本發明之上述內容能更明顯易懂，下文特舉一較佳實施例，並配合所附圖式，作詳細說明如下：
本發明係提出一種展頻電路，藉由簡單的反相器，不需額外控制訊號即可對輸入訊號展頻而得以降低電磁輻射干擾效應，具有易於實現且低複雜度的優點。
本發明係提供一種展頻電路，包括一反相器、一電流源、一控制單元以及一整形電路。反相器輸入端接收一原始時脈訊號。電流源耦接至反相器之電流傳輸端。控制單元，包括一控制電路，依據原始時脈訊號改變電流源的電流大小以控制反相器的輸出端的充放電速度，使得輸出端輸出一電壓訊號。整形電路對電壓訊號進行整形而得到一展頻時脈訊號。接下來茲舉反相器係為CMOS反相器為例做說明，然並不限於此。
請參照第1圖及第2圖，第1圖繪示依照本發明較佳實施例之展頻電路之一例之電路圖，第2圖繪示依照本發明較佳實施例之展頻電路之波形圖。於第1圖中，展頻電路100包括一CMOS反相器110、一第一電流源120、一第二電流源130、一電容C、一控制單元140以及一整形電路150。CMOS反相器110接收一原始時脈訊號CLK。第一電流源120耦接至CMOS反相器110之第一端。第二電流源130耦接至CMOS反相器110之第二端。電容C耦接至CMOS反相器110之輸出端。
控制單元140包括一控制電路145，控制電路145依據原始時脈訊號CLK改變第一電流源120及第二電流源130的電流大小以控制CMOS反相器110對電容C的充放電速度，使得輸出端輸出一電壓訊號VS。其中，控制電路145例如為一計數器，第一電流源120及第二電流源130的電流大小係隨著計數器的數值而改變。此計數器可以為一N位元計數器、一亂數計數器(random counter)或一升降計數器(up down counter)，並不做限制，只要能使得第一電流源120及第二電流源130的電流大小規則變化即可。
於第2圖中茲舉控制電路145為一2位元計數器為例做說明。控制電路145對原始時脈訊號CLK做計數的動作而輸出一控制訊號CS，此控制訊號CS會控制第一電流源120及第二電流源130而得到規則變化的電流，此規則變化的電流對電容C充放電而得到電壓訊號VS。因為控制訊號CS改變第一電流源120及第二電流源130的電流大小，故電壓訊號VS會由原始時脈訊號CLK的反相產生形變而得。
之後，整形電路150對電壓訊號VS進行整形而得到一展頻時脈訊號CLK-SS。其中，整形電路150可由反相器、一般邏輯閘電路或運算放大器構成，並不限制。請參照第3圖，其繪示依照本發明較佳實施例之展頻電路之頻譜示意圖。相較於原始時脈訊號CLK的單一頻率f1 ，展頻時脈訊號CLK-SS的頻率在展頻後被分散於(f1 +Δf)~(f1 -Δf)之間。展頻時脈訊號CLK-SS的訊號峰值較原始時脈訊號CLK的訊號峰值低ΔP，故減少功率消耗，亦降低電磁輻射干擾效應。
此外，展頻的幅度需控制在一定範圍，以避免展頻時脈訊號CLK-SS與原始時脈訊號CLK的工作週期(duty cycle)相差太多而導致後級電路無法動作。是故，可藉由控制第一電流源120及第二電流源130的電流大小的改變不超過一臨界值來達成控制展頻幅度的目的。其中，可利用控制電路145控制第一電流源120及第二電流源130的電流大小改變不超過臨界值。
此外，亦可如第4圖所示，其繪示依照本發明較佳實施例之展頻電路之另一例之電路圖。相較於展頻電路100，第4圖之展頻電路200的控制單元240更包括一第一電流限制器242及一第二電流限制器244，第一電流限制器242耦接至第一電流源120，第二電流限制器244耦接至第二電流源130。控制單元240可以透過第一電流限制器242及第二電流限制器244來分別控制第一電流源120及第二電流源130的電流大小改變不超過臨界值。另外，亦可於CMOS反相器110之輸出端耦接一固定負載來達成上述效果。
此外，亦可以於CMOS反相器110之輸出端耦接一可變負載(variable loading)260。如此一來，控制單元240即可以控制可變負載260的大小以限制CMOS反相器110對電容C的充放電速度，而使得展頻時脈訊號CLK-SS與原始時脈訊號CLK的工作週期不會相差太多。
上述之可控制電流源、電流限制器與固定/可變負載等作法，皆可單獨使用或混合使用，均可達到展頻的效果。
本發明上述實施例所揭露之展頻電路，具有多項優點，以下僅列舉部分優點說明如下：本發明之展頻電路，利用控制電流的方式以改變反相器對電容的充放電電流大小，故不需額外控制訊號即可藉由不同的充放電時間而得到具展頻效果的訊號，減少功率消耗並降低電磁輻射干擾效應。此外，由於使用的電路元件少且易於實現，故具有低複雜度的優點。
綜上所述，雖然本發明已以一較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、200．．．展頻電路
110．．．CMOS反相器
120．．．第一電流源
130．．．第二電流源
140、240．．．控制單元
145．．．控制電路
150．．．整形電路
242．．．第一電流限制器
244．．．第二電流限制器
260．．．可變負載
C．．．電容
第1圖繪示依照本發明較佳實施例之展頻電路之一例之電路圖。
第2圖繪示依照本發明較佳實施例之展頻電路之波形圖。
第3圖繪示依照本發明較佳實施例之展頻電路之頻譜示意圖。
第4圖繪示依照本發明較佳實施例之展頻電路之另一例之電路圖。
100．．．展頻電路
110．．．CMOS反相器
120．．．第一電流源
130．．．第二電流源
140．．．控制單元
145．．．控制電路
150．．．整形電路
C．．．電容

Claims (10)

  1. 一種展頻電路，包括：一反相器，該反相器的輸入端用以接收一原始時脈訊號；一電流源，耦接至該反相器之電流傳輸端；一控制單元，包括一控制電路，用以依據該原始時脈訊號改變該電流源的電流大小以控制該反相器的輸出端的充放電速度，使得該輸出端輸出一電壓訊號；以及一整形電路，用以對該電壓訊號進行整形而得到一展頻時脈訊號。
  2. 如申請專利範圍第1項所述之展頻電路，其中該控制電路係為一計數器，該電流源的電流大小係隨著該計數器的數值而改變。
  3. 如申請專利範圍第2項所述之展頻電路，其中該計數器係為一N位元計數器、一亂數計數器(random counter)或一升降計數器(up down counter)。
  4. 如申請專利範圍第1項所述之展頻電路，其中該控制電路控制該電流源的電流大小改變不超過一臨界值。
  5. 如申請專利範圍第1項所述之展頻電路，更包括：一可變負載，耦接至該反相器之輸出端，該可變負載的大小係受控於該控制單元以限制該反相器的輸出端的充放電速度。
  6. 一種展頻電路，包括：一反相器，用以接收一原始時脈訊號；一第一電流源，耦接至該反相器之第一端；一第二電流源，耦接至該反相器之第二端；一負載，耦接至該反相器之輸出端；一控制單元，包括一控制電路，用以依據該原始時脈訊號改變該第一電流源及該第二電流源的電流大小以控制該反相器對該負載的充放電速度，使得該輸出端輸出一電壓訊號；以及一整形電路，用以對該電壓訊號進行整形而得到一展頻時脈訊號。
  7. 如申請專利範圍第6項所述之展頻電路，其中該負載係為一電容，該控制電路係為一計數器，該第一電流源及該第二電流源的電流大小係隨著該計數器的數值而改變。
  8. 如申請專利範圍第6項所述之展頻電路，其中該控制單元更包括：一第一電流限制器，耦接至該第一電流源；以及一第二電流限制器，耦接至該第二電流源；其中，該控制單元透過該第一電流限制器及該第二電流限制器以分別控制該第一電流源及該第二電流源的電流大小改變不超過一臨界值。
  9. 如申請專利範圍第6項所述之展頻電路，更包括：一固定負載，耦接至該反相器之輸出端，以限制該反相器的充放電速度。
  10. 如申請專利範圍第6項所述之展頻電路，更包括：一可變負載，耦接至該反相器之輸出端，該可變負載的大小係受控於該控制單元以限制該反相器的充放電速度。
TW099112422A 2010-04-20 2010-04-20 展頻電路 TWI406120B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW099112422A TWI406120B (zh) 2010-04-20 2010-04-20 展頻電路
US12/892,571 US8258825B2 (en) 2010-04-20 2010-09-28 Spread spectrum circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099112422A TWI406120B (zh) 2010-04-20 2010-04-20 展頻電路

Publications (2)

Publication Number Publication Date
TW201138328A TW201138328A (en) 2011-11-01
TWI406120B true TWI406120B (zh) 2013-08-21

Family

ID=44787781

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099112422A TWI406120B (zh) 2010-04-20 2010-04-20 展頻電路

Country Status (2)

Country Link
US (1) US8258825B2 (zh)
TW (1) TWI406120B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI716500B (zh) * 2015-12-11 2021-01-21 日商艾普凌科有限公司 放大電路以及電壓調整器

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8723572B1 (en) * 2012-03-30 2014-05-13 Altera Corporation Apparatus and methods to correct differential skew and/or duty cycle distortion
US9237001B1 (en) 2014-01-20 2016-01-12 Altera Corporation Method and apparatus to calibrate duty cycle distortion
CN104702281B (zh) * 2015-03-11 2017-12-05 华为技术有限公司 一种采样时钟产生电路及模数转换器
CN106374884B (zh) * 2015-07-22 2021-05-07 恩智浦美国有限公司 扩频时钟发生器
CN109039319B (zh) * 2018-08-13 2022-05-31 中科芯集成电路有限公司 一种抗干扰的电容式触摸按键控制器及实现方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6366151B1 (en) * 1999-09-29 2002-04-02 Nec Corporation Waveform correction circuit
TWI286236B (en) * 2002-09-17 2007-09-01 Adv Lcd Tech Dev Ct Co Ltd Memory circuit, display circuit, and display device
TWI320880B (en) * 2004-12-08 2010-02-21 Nec Electronics Corp Spread spectrum clock generating apparatus

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5491429A (en) * 1994-09-16 1996-02-13 At&T Global Information Solutions Company Apparatus for reducing current consumption in a CMOS inverter circuit
US6462597B2 (en) * 1999-02-01 2002-10-08 Altera Corporation Trip-point adjustment and delay chain circuits
US6753707B2 (en) * 2002-04-04 2004-06-22 Oki Electric Industry Co, Ltd. Delay circuit and semiconductor device using the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6366151B1 (en) * 1999-09-29 2002-04-02 Nec Corporation Waveform correction circuit
TWI286236B (en) * 2002-09-17 2007-09-01 Adv Lcd Tech Dev Ct Co Ltd Memory circuit, display circuit, and display device
TWI320880B (en) * 2004-12-08 2010-02-21 Nec Electronics Corp Spread spectrum clock generating apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI716500B (zh) * 2015-12-11 2021-01-21 日商艾普凌科有限公司 放大電路以及電壓調整器

Also Published As

Publication number Publication date
TW201138328A (en) 2011-11-01
US20110254596A1 (en) 2011-10-20
US8258825B2 (en) 2012-09-04

Similar Documents

Publication Publication Date Title
TWI406120B (zh) 展頻電路
CN107154243B (zh) 显示面板的驱动方法、驱动装置及显示装置
CN103595244B (zh) 具有频率抖动功能的弛张振荡器
US20160133337A1 (en) Shift register unit, shift register, gate drive circuit and display device
US10872549B2 (en) Gate driving circuit, shift register and driving control method thereof
TWI431603B (zh) 用於液晶顯示器之昇壓型轉換器
TWI607623B (zh) 切換式電容型直流轉直流轉換器及其控制方法
CN102361396B (zh) 异形伪随机序列控制抖频振荡器
US20160204774A1 (en) Pulse width modulation signal generation circuit and method
TWI708226B (zh) 用來將資料自時序控制器傳送至源極驅動器的方法、時序控制器以及顯示系統
CN102025265A (zh) 一种频率抖动电路
US20090302955A1 (en) Frequency jitter generation circuit
CN101383603A (zh) 可控随机抖动振荡器电路
US8319537B2 (en) Modulation profile generator and spread spectrum clock generator including the same
CN102624368A (zh) 一种电力电子装置随机开关频率脉宽调制实现方法
JP2020509396A (ja) シフトレジスター回路、ｇｏａ回路及び表示装置並びにその駆動方法
CN202004638U (zh) 一种用于开关电源的频率抖动电路
US9886892B2 (en) Gate driving circuit, gate driving method, and display apparatus
CN201238287Y (zh) 可控随机抖动振荡器电路
CN206195725U (zh) 带扩频功能的振荡器电路
JP2008090774A (ja) スペクトラム拡散クロック発生装置
CN102237860A (zh) 展频电路
CN107154729B (zh) 一种服务器电源功率因数校正电路的抖频设计方法
CN102403890B (zh) 频率抖动电路及其控制方法
JP2012100366A (ja) スイッチング電源の制御回路及び電子機器