KR102031570B1 - 전도성 페이스트 조성물 및 이를 사용하여 제조된 반도체 장치 - Google Patents

전도성 페이스트 조성물 및 이를 사용하여 제조된 반도체 장치 Download PDF

Info

Publication number
KR102031570B1
KR102031570B1 KR1020180043111A KR20180043111A KR102031570B1 KR 102031570 B1 KR102031570 B1 KR 102031570B1 KR 1020180043111 A KR1020180043111 A KR 1020180043111A KR 20180043111 A KR20180043111 A KR 20180043111A KR 102031570 B1 KR102031570 B1 KR 102031570B1
Authority
KR
South Korea
Prior art keywords
paste composition
insulating layer
oxide
paste
major surface
Prior art date
Application number
KR1020180043111A
Other languages
English (en)
Other versions
KR20180117048A (ko
Inventor
카민 토라디
파울 더글라스 베르누이
치지에 구오
브라이언 제이 로글린
주세페 스카데라
Original Assignee
이 아이 듀폰 디 네모아 앤드 캄파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이 아이 듀폰 디 네모아 앤드 캄파니 filed Critical 이 아이 듀폰 디 네모아 앤드 캄파니
Publication of KR20180117048A publication Critical patent/KR20180117048A/ko
Application granted granted Critical
Publication of KR102031570B1 publication Critical patent/KR102031570B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/14—Conductive material dispersed in non-conductive inorganic material
    • H01B1/16—Conductive material dispersed in non-conductive inorganic material the conductive material comprising metals or alloys
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D1/00—Coating compositions, e.g. paints, varnishes or lacquers, based on inorganic substances
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D5/00—Coating compositions, e.g. paints, varnishes or lacquers, characterised by their physical nature or the effects produced; Filling pastes
    • C09D5/24—Electrically-conducting paints
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D7/00—Features of coating compositions, not provided for in group C09D5/00; Processes for incorporating ingredients in coating compositions
    • C09D7/40—Additives
    • C09D7/60—Additives non-macromolecular
    • C09D7/61—Additives non-macromolecular inorganic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/20—Conductive material dispersed in non-conductive organic material
    • H01B1/22—Conductive material dispersed in non-conductive organic material the conductive material comprising metals or alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/02168—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells the coatings being antireflective or having enhancing optical properties for the solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441—Electrode arrangements specially adapted for back-contact solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/048—Encapsulation of modules
    • H01L31/0481—Encapsulation of modules characterised by the composition of the encapsulation material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/028—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic Table
    • H01L31/0288—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic Table characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Sustainable Development (AREA)
  • Materials Engineering (AREA)
  • Wood Science & Technology (AREA)
  • Organic Chemistry (AREA)
  • Dispersion Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Sustainable Energy (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Photovoltaic Devices (AREA)
  • Conductive Materials (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 유기 매질 중에 분산된 전기 전도성 금속 및 산화물 조성물을 포함하는 후막 페이스트 조성물을 제공한다. 페이스트 조성물은 하나 이상의 절연층을 갖는 태양 전지 장치의 전면 상에 인쇄되고 소성되어 전극을 형성하며, 고농도 도핑 및 저농도 도핑 이미터 구조체 둘 다를 갖는 장치에 적합하다.

Description

전도성 페이스트 조성물 및 이를 사용하여 제조된 반도체 장치{CONDUCTIVE PASTE COMPOSITION AND SEMICONDUCTOR DEVICES MADE THEREWITH}
본 발명은 다양한 전기 및 전자 장치의 구축에 유용한 전도성 페이스트 조성물에 관한 것이며, 더욱 특히 광기전 장치에 저 접촉 저항 접속을 제공하는 전극을 포함하는 전도성 구조체를 생성하는 데 유용한 페이스트 조성물, 그러한 페이스트 조성물을 사용하여 구축된 장치, 및 이러한 장치를 구축하는 방법에 관한 것이다.
통상적인 광기전 전지는 n-형 반도체와 p-형 반도체 사이에 형성된 p-n 접합부와 같이 상이한 다수-캐리어(majority-carrier) 전도성 유형을 갖는 반도체 물질들 사이의 접합부를 갖는 반도체 구조체를 포함한다. 더욱 구체적으로, 결정질 Si 광기전 전지는 전형적으로 (도펀트로 불리는) 제어된 불순물을 정제된 규소에 첨가하여 제조되며, 이는 진성 반도체이다. IUPAC 13족 (예를 들어, B)의 도펀트는 “수용체 도펀트”로 불리며, 다수 전하 캐리어가 양의 “정공”(hole) 또는 전자 비움(electron vacancy)인 p-형 물질을 생성한다. IUPAC 15족 (예를 들어, P)의 도펀트는 “공여체 도펀트”로 불리며 다수 전하 캐리어가 음전자인 n-형 물질을 생성한다. 도펀트는 규소 결정 성장 동안 용융물에 직접 포함시킴으로써 벌크 물질에 첨가될 수 있다. 표면의 도핑은 보통 액체 또는 가스상 형태의 표면에 도펀트를 제공하고, 이어서 도펀트 원자가 내부로 확산되도록 베이스 반도체를 열처리함으로써 달성된다. 아마도 추가의 열처리에 의한, 이온 주입(ion implantation)이 또한 표면 도핑에 사용된다. 일부 구현 양태에서, n-형 물질 및/또는 p-형 물질은 각각 다양한 수준의 상대적 도펀트 농도를 갖는 영역들로 구성될 수 있다. 향상된 양의 도펀트를 갖는 영역들은 도핑 수준이 증가하는 순서로 영역들을 표시하여 n-, n+, n++, 및 p-, p+, p++로 통상적으로 표시된다.
전지가 태양광과 같은 적절한 파장의 전자기 방사선에 의해 조명될 때, 전자-정공 쌍 전하 캐리어가 접합부의 전기장 영역 내로 이동하여 분리되기 때문에 전위차 (전압차)가 p-n 접합부를 가로질러 발생한다. 공간적으로 분리된 전하 캐리어는 한쪽 또는 양쪽 표면에서 반도체와 접촉하는 전극에 의해 수집된다. 따라서 전지는 전극에 연결된 전기 부하에 전류를 공급하고, 그에 의해 유용한 작업을 할 수 있는 유입 태양 에너지로부터 변환된 전기 에너지를 제공하도록 구성된다. 태양광이 거의 항상 광원이기 때문에, 광기전 전지는 “태양 전지”로 보통 알려져 있다. 이상적으로, 각각의 전극과 관련 장치 사이에 저 저항 접속이 존재하고 전극 그 자체가 높은 전기 전도성을 가지므로, 입사광 에너지를 사용 가능한 전기 에너지로 변환하는 공급원의 효율이 장치 내의 옴 손실을 최소화하면서 최대화된다.
산업용 광기전 전지는 보통 금속 배선된, 즉, 발생된 전류가 통과해 유동할 수 있는 전기 전도성 금속 접점의 형태의 전극이 제공된, 도핑된 결정질 규소 웨이퍼에 기초한 것과 같은 평면 구조체의 형태로 제공된다. 가장 일반적으로, 이들 전극은 대체로 평면인 전지 구조체의 대향 면들 상에 제공된다. 통상적으로, 이들은 반도체 본체의 각각의 표면에 적합한 전도성 금속 페이스트를 적용하고 그 후에 페이스트를 소성하여 얇은 금속 층을 형성함으로써 생성된다.
일반적인 평면 p-베이스 구성에서, 음극은 광원에 노출될 전지의 면 (일반적인 태양 전지의 경우에 태양광에 노출되는 면인 “전면”, “수광면” 또는 “태양 면”) 상에 위치되고; 양극은 전지의 다른 면 (“후면” 또는 “비-조명 면”) 상에 위치된다. 예를 들어, 다수의 시판 전지가 전방 표면에 n-형 Si 층의 0.4 ㎛ 두께 층을 갖는 200 ㎛ 두께 p-형 Si 웨이퍼를 사용하여 구축된다. p-형 웨이퍼는 베이스이다. n-형 층은 이미터(emitter)이며 Si 웨이퍼 내로의 인(P) 도펀트의 확산 또는 이온 주입에 의해 제조된다. p-형 및 n-형 영역이 p-베이스 구성으로부터 교체된 평면 n-베이스 구성을 갖는 전지가 또한 알려져 있다. 태양 동력 광기전 시스템은 통상적인 발전소에서 화석 연료를 연소시킬 필요성을 감소시킨다는 점에서 환경적으로 유익한 것으로 여겨진다.
광기전 전지는 보통 입사광의 활용을 최대화하는 반사 방지 특성을 제공하기 위해 그의 전면 표면 상에 절연층으로 제작된다. 그러나, 이러한 구성에서는, 절연층의 일부분이 보통 제거되어, 오버레잉된 전면 전극이 하부의 반도체와 접촉하도록 해야만 한다. 전면 전극을 제작하기 위해 지정된 전도성 금속 페이스트는 전형적으로 인쇄용 비히클로서 기능하는 유기 매질 중에 운반되는 유리 프릿 및 전도성 화학종 (예를 들어, 은 입자)를 포함한다. 전극은 (예를 들어, 스크린 인쇄에 의해) 페이스트 조성물을 적합한 패턴으로 퇴적한 후에, 페이스트 조성물 및 기판(substrate)을 소성하여 절연 반사방지 층을 용해시키거나 달리 관통시키고 금속 분말을 소결시켜, 반도체 구조체와의 전기 접속이 형성되게 함으로써 형성될 수 있다.
페이스트 조성물의 구체적인 제형은 그로 구축되는 전극의 전기적 특성 및 기계적 특성 둘 모두에 대해 강력하지만 매우 예측할 수 없는 효과를 갖는다. 완성된 전지에 대한 양호한 전기적 특성 (예를 들어 높은 광 변환 효율 및 충전 분율(filling fraction) 및 낮은 접촉 및 소스 저항)을 얻기 위하여, 조성물은, 양호한 전기 접촉이 확립되도록 그러나 하부의 반도체를 손상시키지 않으면서, 소성 동안 반사방지 층을 완전히 관통시키거나 에칭하여야만 한다. 그러나, 소성 시에 전극과 기판 사이에 강하게 접착하는 결합이 형성되는 것이 또한 요구된다. 다수의 통상적인 페이스트 조성물의 경우, 양호한 접착 및 전기적 특성이 동시에 얻어지도록 인쇄 웨이퍼를 확실하게 소성하는 것이 가능한 것으로 입증되지 않았다.
광기전 전지와 같은 장치를 형성하는 데 유용한 다양한 방법 및 조성물이 알려져 있지만, 그럼에도 불구하고 개선된 전체 장치 전기적 성능을 제공하며 통상적인 구조 및 신규한 구조 둘 모두의 그러한 장치의 신속하고 효율적인 제조를 용이하게 하는 패턴화된 전도성 구조체의 제작을 가능하게 하는 조성물에 대한 필요성이 남아 있다.
본 발명의 실시 양태는 주 표면(major surface) 상에 절연층을 갖는 반도체 기판 상에 위치된 전도성 구조체를 형성하는 데 사용하기 위한 페이스트 조성물을 제공하며, 페이스트 조성물은
하기:
(a) 93 내지 99 중량% 고형물의 전기 전도성 금속의 공급원, 및
(b) 1 내지 7 중량% 고형물의 산화물-기반 가융(fusible) 재료
를 포함하는 무기 고형물 부분, 및
무기 고형물 부분의 성분들이 분산된 유기 비히클
을 포함하고,
산화물-기반 가융 재료는, 산화물의 양이온 퍼센트를 기준으로,
20 내지 35%의 PbO,
35 내지 48%의 TeO2,
5 내지 12%의 Bi2O3,
3.5 내지 6.5%의 WO3,
0 내지 2%의 B2O3,
10 내지 20%의 Li2O, 및
0.5 내지 8% Na2O를 포함하되,
단, 가융 재료 내의 TeO2의 양이온 백분율 대 WO3의 양이온 백분율의 비는 7.5:1 내지 10:1의 범위이고,
페이스트 조성물은, 절연층 상에 퇴적되고 소성될 때, 절연층을 관통시킬 수 있고 반도체 기판에 전기 접속된 전도성 구조체를 형성할 수 있다.
추가의 실시 양태는
(a) 제1 및 제2 주 표면과 제1 주 표면 상에 위치된 제1 절연층을 갖는 반도체 기판을 제공하는 단계;
(b) 전술한 페이스트 조성물을 제1 절연층의 적어도 일부분 상에 적용하는 단계, 및
(c) 제1 절연층이 관통되고, 전도성 구조체가 형성되고, 전도성 구조체와 반도체 기판 사이에 전기 접속이 확립되도록, 반도체 기판, 제1 절연층, 및 페이스트 조성물을 소성하는 단계를 포함하는, 전기 전도성 구조체를 형성하는 방법을 제공한다.
전술한 방법의 실시에서 본 발명의 페이스트 조성물을 사용하여 형성되는 물품이 또한 개시된다. 그러한 물품은 반도체 장치 및 광기전 전지를 포함한다. 본 방법은 규소 반도체와 접촉하는 전극을 형성하는 데 사용될 수 있으며, 전극은 본 명세서에 기술된 임의의 방법에 의해 형성된 전기 전도성 구조체를 포함한다. 본 발명의 페이스트 조성물 및 방법은 태양 전지에 사용되는 저농도 도핑된 Si 웨이퍼 상에 전극을 형성하는 데 특히 유용하다.
본 발명의 바람직한 실시 양태에 대한 다음의 상세한 설명 및 첨부된 도면을 참조할 때 본 발명이 더욱 완전히 이해될 것이고 추가의 이점이 명백해질 것이며, 동일한 참조 부호는 여러 도면에 걸쳐 유사한 요소를 지칭한다:
도 1a 내지 도 1f는 반도체 장치가 제작될 수 있는 공정의 연속적인 단계들을 나타낸다. 장치는 결국 광기전 전지 내에 포함될 수 있다. 도 1a 내지 도 1f에 사용된 바와 같은 참조 부호는 하기를 포함한다:
10: p-형 기판;
12: 기판(10)의 제1 주 표면 (전면 또는 수광면);
14: 기판(10)의 제2 주 표면 (후면);
20: n-형 확산 층;
30: 절연층;
40: p+ 층;
60: 후면 상에 형성된 알루미늄 페이스트;
61: 알루미늄 후방 전극 (후면 알루미늄 페이스트를 소성시켜 얻어짐);
70: 후면 상에 형성된 은 또는 은/알루미늄 페이스트;
71: 은 또는 은/알루미늄 후방 전극 (후면 페이스트를 소성시켜 얻어짐);
90: 전면 상에 형성되며 본 명세서에서 제공된 바와 같은 전도성 페이스트; 및
91: 전도성 전방 전극 (전면 전도성 페이스트를 소성시켜 형성됨).
[과제의 해결 수단]
본 발명의 다양한 측면은 기계적으로 견고하고 내구성이 있는 고 전도성 전극을 갖는 고성능 반도체 및 다른 전자 장치뿐만 아니라 그의 제조에 적합한 방법에 대한 필요성과 관련된다.
일 측면은 그러한 장치에 사용되는 전도성 구조체를 생성하는 데 유용한 페이스트 조성물을 제공한다. 페이스트 조성물은 기능적 전도성 성분, 예를 들어 전기 전도성 금속의 공급원; 산화물-기반 가융 재료; 및 무기 성분들에 대한 캐리어로서 작용하는 유기 비히클을 포함하며, 무기 성분들이 유기 비히클 중에 분산되어 있다. 용매와 함께, 유기 비히클은, 제한 없이 퇴적 및 전극 형성 공정에 바람직한 것들을 포함하는, 바람직한 기능적 특성을 부여할 수 있는 중합체, 계면활성제, 증점제, 요변제(thixotrope), 및 결합제와 같은 하나 이상의 성분을 포함할 수 있다.
다른 측면에서, 페이스트 조성물은 광기전 장치의 고품질 전극의 제작에 유익하게 이용된다. 이상적으로, 페이스트 조성물은 (a) 기판과의 비교적 낮은 저항 접촉을 제공하고; (b) 하부 기판의 전기적 특성을 보존하고; (c) 하부 반도체 기판에 강하게 접착하는, 금속 배선의 형성을 촉진한다. 적합한 페이스트 조성물은, 전도성 전극과 하부 반도체 사이의 양호한 접촉에 필요한 대로, 광기전 전지와 같은 반도체 구조체에 보통 포함되는 표면 절연층을 에칭하는 데 도움이 되는 것으로 여겨진다.
추가의 실시 양태는 본 발명의 페이스트 조성물로 제조된 하나 이상의 전도성 구조체를 포함하는 광기전 전지를 제공한다. 그러한 전지는 일부 구현 양태에서 높은 광기전 변환 효율, 높은 충전 인자(fill factor), 낮은 직렬 저항, 및 전극과 기판 사이의 양호한 기계적 접착 중 하나 이상의 임의의 조합을 제공할 수 있다.
전형적으로, 페이스트 조성물을 기판 상에 스크린 인쇄함으로써 전극 또는 전도성 트레이스와 같은 다른 것이 제공되지만, 제한 없이, 도금, 압출 또는 공압출, 주사기로부터의 분배, 잉크젯 인쇄, 형상화 인쇄, 다중 인쇄, 또는 리본 인쇄를 포함하는 다른 퇴적 형태가 대안적으로 사용될 수 있다. 퇴적 후에, 조성물은 승온에서 소성된다. 별개의 건조 단계가 실제 소성 전에 선택적으로 수행된다.
본 조성물은 통상적인 광기전 장치뿐만 아니라 대안적인 구조를 갖는 것들을 위한 전극을 제조하는 데 유익하게 이용된다. 종래의 페이스트의 경우 일반적으로 문제가 되는 것으로 여겨지는, 저농도 도핑된 이미터 (LDE) 웨이퍼에 대한 고품질 접속을 제공하는 전극을 제조할 수 있다.
본 조성물은 또한 다른 목적을 위한 전도성 트레이스, 예를 들어 전기 또는 전자 장치에 포함될 반도체 모듈에 사용되는 것들을 형성하는 데 사용될 수 있다. 당업자에 의해 인식되는 바와 같이, 본 명세서에 기술된 페이스트 조성물은 “전도성”으로 지칭될 수 있는데, 이는 조성물이 구조체로 형성될 수 있고 그 후에, 장치와 그에 접속된 회로 사이에 전류를 전도시키기에 충분한 전기 전도성을 나타내도록 가공될 수 있음을 의미한다.
I. 무기 성분
A. 전기 전도성 금속
본 발명의 페이스트 조성물은 전기 전도성 금속의 공급원을 포함한다. 예시적인 금속에는 제한 없이 은, 금, 구리, 니켈, 팔라듐, 백금, 알루미늄, 및 이들의 합금 및 혼합물이 포함된다. 일부 실시 양태에서, 전기 전도성 금속은 Ag, Cu, 및 Pd로 이루어진 군으로부터 선택되고; 대안적으로, 전기 전도성 금속은 가공성 및 높은 전도성으로 인해 유익한 은으로 본질적으로 이루어진다. 그러나, 비용을 줄이거나 다른 특성을 변경시키기 위해 적어도 일부 비-귀금속을 포함하는 조성물이 사용될 수 있다.
전도성 금속은 금속 분말로서 본 발명의 페이스트 조성물에 직접 포함될 수 있다. 다른 실시 양태에서, 둘 이상의 그러한 금속의 혼합물 또는 합금이 직접 포함된다. 대안적으로, 금속은 소성열에 노출 시에 분해되어 금속을 형성하는 금속 산화물 또는 염에 의해 공급된다. 본 명세서에 사용되는 바와 같이, 용어 “은”은 원소 은 금속, 은의 합금, 및 이들의 혼합물을 지칭하는 것으로 이해되어야 하며, 은 산화물 (Ag2O 또는 AgO) 또는 은 염, 예를 들어 AgCl, AgNO3, AgOOCCH3 (아세트산은), AgOOCF3 (트리플루오로아세트산은), Ag3PO4 (오르토인산은), 또는 이들의 혼합물로부터 유도된 은을 추가로 포함할 수 있다. 페이스트 조성물의 다른 성분들과 상용성인 임의의 다른 형태의 전도성 금속이 또한 소정 실시 양태에서 사용될 수 있다. 기능적 전도성 물질을 위해 본 발명의 페이스트에 사용되는 다른 금속은 유사하게 유도될 수 있다.
본 발명의 페이스트 조성물에 사용되는 전기 전도성 금속 분말은, 제한 없이, 하기 모폴로지(morphology) 중 임의의 하나 이상을 포함하는 임의의 모폴로지를 갖는 미분된 입자로서 공급될 수 있다: 분말 형태, 플레이크 형태, 구 형태, 막대 형태, 과립 형태, 결절 형태, 층화되거나 코팅된 형태, 다른 불규칙 형태, 또는 이들의 혼합물. 보통, 은 플레이크는 더 큰 입자로부터 분쇄 공정에 의해 생성되는 반면, 대략 구형인 입자는 침전 공정으로부터 생긴다.
전기 전도성 금속 또는 이의 공급원은 또한 콜로이드성 현탁액으로 제공될 수 있으며, 이 경우에 콜로이드성 캐리어는 일부가 콜로이드성 물질인 고형물의 중량 백분율의 계산에 전혀 포함되지 않을 것이다.
금속의 입자 크기는 어떠한 특별한 제한도 받지 않는다. 본 명세서에 사용되는 바와 같이, “입자 크기”는 50% 부피 분포 크기를 의미하는, “중위 입자 크기” 또는 d50을 지칭하도록 의도된다. 입자 크기 분포는 또한 입자의 90 부피%가 d90보다 작음을 의미하는 d90과 같은 다른 파라미터에 의해 특성화될 수 있다. 부피 분포 크기는 마이크로트랙(Microtrac) 입자 크기 분석기 (미국 펜실베이니아주 몽고메리빌 소재)에 의해 이용되는 레이저 회절 및 분산 방법을 포함하지만 이에 한정되지 않는, 당업자에 의해 이해되는 다수의 방법에 의해 결정될 수 있다. 예를 들어 호리바 인스트루먼츠, 인크.(Horiba Instruments, Inc.; 미국 캘리포니아주 어바인 소재)로부터 구매가능한 모델 LA-910 입자 크기 분석기를 사용하는 레이저 광 산란이 또한 사용될 수 있다. 다양한 실시 양태에서, 금속 입자의 중위 크기는 호리바 LA-910 분석기를 사용하여 측정할 때 0.2 ㎛ 초과 10 ㎛ 미만, 또는 0.5 ㎛ 초과 10 ㎛ 미만, 또는 0.4 ㎛ 초과 5 ㎛ 미만, 또는 0.5 ㎛ 초과 10 ㎛ 미만이다.
소정 실시 양태에서, 본 발명의 페이스트 조성물의 고형물 부분은, 대개 구형이며 비교적 좁은 크기 분포를 가질 수 있는 은 입자를 포함한다. 대안적으로, 입자는 다중 크기 분포의 혼합물일 수 있으며 입자의 일부 또는 전부가 상이한 모폴로지를 가질 수 있다.
하기에 추가로 기술되는 바와 같이, 전기 전도성 금속 또는 이의 공급원은 제형에 존재하는 금속 상 및 다른 성분들을 위한 캐리어로서 작용하는 유기 비히클 중에 분산될 수 있다. 전기 전도성 금속은 페이스트 조성물의 임의의 다양한 조성 백분율로 포함될 수 있다. 완성된 전도성 구조체에서 높은 전도성을 얻기 위하여, 기판 상에 존재하는 임의의 표면 패시베이션 및/또는 반사 방지 코팅의 균일하고 기계적으로 견고하고 밀착된 접촉 및 적절한 관통에 대한 필요성과 같은, 가공 또는 최종 사용과 관련된 페이스트 조성물의 다른 필요한 특성을 유지하면서, 전기 전도성 금속의 농도를 가능한 한 높게 하는 것이 일반적으로 바람직하다. 전도성 구조체와 하부의 장치 사이의 벌크 저항률(bulk resistivity) 및 접촉 저항을 최소화하는 것은 유익하게 장치의 소스 저항을 감소시키는 경향이 있다.
일 실시 양태에서, 전기 전도성 금속 또는 금속이 유도되는 물질은 후막(thick-film) 페이스트 조성물의 고형물 성분의 약 93 내지 약 99 중량%로 포함된다. 추가의 실시 양태에서, 전기 전도성 금속의 공급원은 후막 페이스트 조성물의 고형물 성분을 기준으로 약 93, 94, 또는 95 중량% 내지 약 98 또는 99 중량%로 포함된다.
본 명세서에서 사용되는 전기 전도성 금속은, 특히 분말 형태인 경우, 코팅되거나 코팅되지 않을 수 있으며; 예를 들어, 가공을 용이하게 하기 위해 계면활성제로 적어도 부분적으로 코팅될 수 있다. 적합한 코팅 계면활성제에는, 예를 들어, 스테아르산, 팔미트산, 스테아레이트의 염, 팔미테이트의 염, 및 이들의 혼합물이 포함된다. 또한 이용될 수 있는 다른 계면활성제에는 라우르산, 올레산, 카프르산, 미리스트산, 리놀레산, 및 이들의 혼합물이 포함된다. 또한 이용될 수 있는 또 다른 계면활성제에는 폴리에틸렌 옥시드, 폴리에틸렌 글리콜, 벤조트리아졸, 폴리(에틸렌 글리콜)아세트산, 및 다른 유사한 유기 분자가 포함된다. 코팅 계면활성제에 사용하기에 적합한 반대-이온에는 제한 없이 수소, 암모늄, 나트륨, 칼륨, 및 이들의 혼합물이 포함된다. 전기 전도성 금속이 은인 경우에, 이것은 예를 들어, 인-함유 화합물로 코팅될 수 있다.
B. 산화물-기반 가융 재료
본 발명의 페이스트 조성물은, 80% 이상이 산소 음이온인 하나 이상의 유형의 음이온, 및 양이온을 함유하는 조성물을 지칭하는 것으로 이해되는 산화물-기반 가융 재료를 포함한다. 다양한 실시 양태에서, 산화물 성분의 음이온의 적어도 90%, 95%, 98%, 또는 실질적으로 전부가 산소 음이온이다.
가융 재료는 전형적으로 미분된 분말의 형태이다. 본 명세서에 사용되는 바와 같이 용어 “용융성”은 소성 작업에 이용되는 가열과 같은 가열 시에 물질이 유체로 될 수 있음을 지칭한다. 가융 재료는 결정질일 수 있거나, 부분적으로 또는 완전히 유리질 또는 무정형일 수 있다. 소정 실시 양태에서, 본 명세서에서 가융 재료는, 분쇄 작업으로부터 생성될 수 있는 미세하게 분말화된 유리 물질을 의미하는 유리 프릿과 같은 산화물 분말이다.
일부 실시 양태에서, 가융 재료는 하나 이상의 용융성 하위성분(subcomponent)으로 구성된다. 즉, 산화물 성분은 단일의 균일하고 친밀하게 혼합된 물질, 또는 상이하고 식별가능한 조성을 갖는 복수의 성분 물질을 포함할 수 있다. 예를 들어, 가융 재료는 유리 물질, 또는 둘 이상의 유리 물질의 혼합물을 포함할 수 있다. 먼저 완전히 용융된 (그리고 따라서 친밀하게 혼합된) 일부 혼합 산화물은, 냉각 후에 상이한 조성을 갖는 결정립(grain), 영역, 또는 도메인을 갖는 미세구조로 상 분리될 수 있는 것으로 이해되어야 한다. 그러한 미세구조는 여전히 친밀하게 혼합된 양이온을 갖는 것으로 간주되어야 한다.
원자 수준의 친밀한 혼합은 물리적 혼합과는 구별된다. 후자에서, 복수의 성분 물질 (각각 전형적으로 거시적 입자로 구성됨)은, 예를 들어, 상이한 분말들을 임의의 시점에 함께 용융시키지 않고 혼합하여 생성되는 것과 같이, 전체 제조에 걸쳐 구별된 채로 유지된다.
본 명세서에 사용되는 바와 같이, 용어 “유리”는 적어도 대부분 무정형인, 산화물 또는 옥시플루오라이드와 같은, 미립자 고형물 형태를 지칭하는데, 이는 임의의 선택된 원자의 바로 부근에서는, 즉, 제1 배위 껍질에서는 단범위 원자 질서(short-range atomic order)가 보존되지만, 더 큰 원자 수준 거리에서는 소산됨 (즉, 장범위 주기적 질서(long-range periodic order)가 없음)을 의미한다. 따라서, 완전히 무정형인 물질의 X-선 회절 패턴은 넓고 퍼진 피크를 나타내며, 결정질 물질의 잘 정의된 좁은 피크를 나타내지 않는다. 후자에서, 특유의 결정학적 평면의 규칙적인 간격은 좁은 피크가 생기게 하며, 역격자 공간에서의 그의 위치는 브래그(Bragg) 법칙에 따른다.
그의 원소 함량 및 제조 이력에 따라, 부분적으로 또는 완전히 결정질인 가융 재료는 단일 또는 다중 결정질 상(들)을 포함할 수 있는 것으로 이해되어야 한다. 다양한 성분 원소들이 초기에 완전한 용융에 의해 친밀하게 혼합되었더라도, 일부 경우에는 단일 결정질 상에 상응하지 않는 조성물을 용융시킨 다음 응고시키는 것은 상이한 조성 및 원자 구조를 갖는 영역들을 갖는 미세구조를 생성할 수 있음을 당업자는 인식할 것이다. 그러한 재-응고된 물질의 분말 X-선 회절 패턴은 그 내부의 결정질 상들에 상응하는 피크의 중첩(superposition)을 나타낼 것이다. 성분 원자가 용융 작업 동안 친밀하게 화학적으로 혼합되기만 한다면, 재-응고된 물질은, 2가지 결정질 성분의 결정립이 섞여 있기는 하지만 식별가능하게 존재하는 다결정질 미세구조를 갖는 경우에도, 균질하고 친밀한 혼합물인 것으로 간주된다.
본 조성물 내의 가융 재료의 중위 입자 크기는, 호리바 LA-910 분석기를 사용하여 측정할 때, 약 0.5 내지 10 ㎛, 또는 약 0.8 내지 5 ㎛, 또는 약 1 내지 3 ㎛의 범위일 수 있다.
다양한 실시 양태에서, 후막 페이스트는 고형물 기준으로 1 내지 7 중량%, 1.5 내지 5 중량%, 1.5 내지 4 중량%, 또는 2 내지 3.5 중량%의 양으로 산화물 조성물을 포함할 수 있다.
가융 재료
실시 양태에서, 가융 재료로서 본 발명의 페이스트 조성물에 유용하게 포함된 납-텔루륨-산화물 (Pb-Te-O) 조성의 산화물-기반 조성물은, 산화물의 양이온 백분율을 기준으로,
20 내지 35%의 PbO,
35 내지 48%의 TeO2,
5 내지 12%의 Bi2O3,
3.5 내지 6.5%의 WO3,
0 내지 2%의 B2O3,
10 내지 20%의 Li2O, 및
0.5 내지 8% Na2O
를 포함하거나, 이로 본질적으로 이루어지거나, 이로 이루어지되, 단, 가융 재료 내의 TeO2의 양이온 백분율 대 WO3의 양이온 백분율의 비는 7.5:1, 8:1, 8.5:1, 또는 9:1 내지 10:1의 범위이다. Pb-Te-O 조성물은 조합으로 상기 조성물을 제공하는 산화물 분말의 혼합물로부터 제조될 수 있다.
일부 실시 양태에서, Pb-Te-O 조성물은, 제한 없이, TiO2, SiO2, K2O, Rb2O, Cs2O, Al2O3, MgO, CaO, SrO, BaO, V2O5, ZrO2, HfO2, MoO3, Ta2O5, RuO2, Mn2O3, Ag2O, ZnO, Ga2O3, GeO2, In2O3, SnO2, Sb2O3, P2O5, CuO, NiO, Cr2O3, Fe2O3, CoO, Co2O3, Co3O4, Y2O3, 란타넘족 산화물, 또는 이들의 혼합물 중 임의의 것을 포함하는 적어도 하나의 추가적인 성분을 추가로 포함한다. (용어 “란타넘족”은 집합적으로 57 내지 71의 원자 번호를 갖는 주기율표의 원소, 즉, La 내지 Lu를 지칭하는 것으로 이해된다. )다른 실시 양태에서, 추가적인 성분은 SiO2, Ag2O, ZnO, P2O5, V2O5, Al2O3, MgO, TiO2, Cr2O3, CuO, 또는 ZrO2 중 하나 이상이다. 이들 추가적인 성분의 합계 양은 하한으로부터 상한까지의 범위일 수 있으며, 전체 Pb-Te-O 조성물을 기준으로 하한은 0, 0.25, 0.5, 1, 2, 또는 5 중량%이고 상한은 7.5, 10, 또는 15 중량%이다.
소정 실시 양태에서, Li2O를 함유하는 Pb-Te-O 유리 조성물은 태양 전지 웨이퍼 상의 SiNx:Hy 및 유사 패시베이션 또는 반사 방지 층을 통해 유리를 에칭할 수 있게 하는 데 효과적인 것으로 밝혀졌다. 다른 알칼리 금속 산화물 (Na2O, K2O, Cs2O, 및 Rb2O)은 전형적으로 덜 효과적인 에칭제이지만, 유리의 다른 특성을 향상시킬 수 있으므로 또한 유익하게 포함될 수 있다. 다양한 실시 양태에서, 총 알칼리 금속 산화물 함량은 0 내지 5 중량%, 0.1 내지 3 중량%, 또는 0.25 내지 3 중량%일 수 있다.
소정 실시 양태에서, Pb-Te-O는 둘 이상의 상이한 분말의 조합을 포함할 수 있으며; 개별적으로, 이들 분말은 상이한 조성을 가질 수 있고, 상기에 기술된 범위 이내일 수 있거나 아닐 수 있지만; 이들 분말의 조합은 상기에 기술된 범위 이내일 수 있다. 예를 들어, Pb-Te-O 조성물은 Pb, Te, Bi, W, B, Li, Na, 및 O의 군의 원소 중 일부를 포함하지만 전부를 포함하지는 않는 균질한 분말을 포함하는 하나의 분말, 및 상이한 하나 이상의 전술한 원소, 또는 상이한 비율의 동일한 원소를 포함하는 제2 균질한 분말을 포함할 수 있는데, 두 분말의 원소는 집합적으로 전술한 조성 범위를 충족한다. 전술한 범위를 충족하는 Pb-Te-O 조성물 및 상이한 조성을 갖는 추가적인 가융 재료를 포함하는 조성물이 또한 고려된다. 예를 들어, 본 조성물에 함유된 상이한 가융 재료는 상이한 연화 온도 및/또는 유리 전이 온도와 같은 상이한 열 거동을 가질 수 있다.
가융 재료의 준비 및 특성화
소정 실시 양태에서, 본 발명의 가융 재료는 통상적인 유리-제조 기술 및 장비에 의해 생성될 수 있다. 예를 들어, 성분들을 칭량하고, 필요한 비율로 혼합한 다음, 로 내의 백금 합금 도가니에서 가열할 수 있다. 성분들을 최고 온도 (예를 들어, 800℃ 내지 1400℃, 또는 1000℃ 내지 1200℃, 또는 900℃ 내지 1100℃의 범위의 온도)까지 가열하고, 이를 일정 시간 (예를 들어 20분 내지 2시간) 동안 유지하여, 상기 재료가 실질적으로 액체이고 균질한 용융물을 형성하게 하도록 할 수 있다. 선택적으로 상기 용융물은 간헐적으로 또는 연속적으로 교반된다. 소정 실시 양태에서, 용융 공정은 구성 화학 원소들이 원자 수준에서 균질하고 친밀하게 혼합된 재료를 생성한다. 그 후, 용융된 재료는 전형적으로, 비제한인 예시로서, 이 용융된 재료를 두꺼운 스테인리스 강판에 부음으로써 또는 이것을 적합한 급랭액(quench fluid)에 부음으로써, 0.25 내지 0.50 mm 두께의 미소판(platelet)을 형성하도록 2개의 역 회전(counter-rotating) 스테인리스 강 롤러들 사이를 통과시키는 것을 포함하는 임의의 적합한 방법으로 급랭된다. 그 후, 생성된 입자는 밀링되어 분말 또는 프릿을 형성하며, 이는 전형적으로 0.2 내지 3.0 ㎛의 d50을 가질 수 있다.
다른 생성 기술이 또한 사용될 수 있다. 따라서 그러한 재료를 생성하는 분야의 숙련자라면, 비제한적인 예시로서, 비-귀금속 도가니에서의 용융, 세라믹 도가니에서의 용융, 졸-겔, 스프레이 열분해, 또는 분말 형태의 유리를 제조하는데 적절한 기타 기술을 비롯하여, 대안적인 합성 기술을 이용할 수 있다.
당업자에게 공지된 임의의 크기-감소 방법을 이용하여 본 발명의 페이스트 조성물의 구성 성분의 입자 크기를 요망되는 수준까지 감소시킬 수 있다. 그러한 공정은 비제한적인 예시로서, 용매가 존재하거나 존재하지 않는 경우의, 볼 밀링(ball milling), 매질 밀링(media milling), 젯 밀링(jet milling), 진동 밀링(vibratory milling) 등을 포함한다. 용매가 사용될 경우, 물이 바람직한 용매이지만, 다른 용매, 예컨대 알코올, 케톤 및 방향족이 또한 이용될 수 있다. 요망될 경우, 계면활성제를 용매에 첨가하여 입자의 분산을 도울 수 있다.
유리 화학 분야의 숙련자라면, 본원에서 가융 재료가 특정 성분의 백분율을 포함하는 것으로 기술됨을 인식할 것이다. 구체적으로, 이러한 물질들의 조성은, 예를 들어 본원에 기술된 바와 같이, 유리 또는 기타 가융 재료를 형성하도록 후속적으로 가공되는 출발 재료를 형성하기 위하여 명시된 백분율로 조합될 수 있는 개별 성분들을 표기함으로써 특정된다. 그러한 표기법은 당업자에게는 통상적인 것이다. 환언하면, 가융 재료는 특정 성분들을 함유하며, 상기 성분들의 백분율은 상응하는 산화물 또는 기타 형태의 중량 백분율로서 표현될 수 있다.
대안적으로, 본원에서 조성 중 일부는, 달리 맥락에 의해 표시되는 것이 아니라면, 특정 재료에 함유된 전체 양이온을 기준으로 하는 양이온 백분율로 나타낸다. 물론, 그렇게 명시된 조성은 전하 균형에 필요한 양의, 다양한 양이온과 회합되는 산소 음이온 또는 기타 음이온을 포함한다. 당업자라면 조성들이 구성 성분들의 중량 백분율에 의해 등가적으로 특정될 수 있음을 인식할 것이며, 요구되는 수치 환산을 수행할 수 있을 것이다.
추가로 당업자라면 중량 백분율로 특정되든지, 몰 백분율로 특정되든지, 또는 양이온 백분율로 특정되든지 간에, 본원에서의 임의의 가융 재료들, 예를 들어 임의의 구성 산화물들은, 혼합되고 소성될 때 동일한 전체 조성을 생성하는 상이한 성분들로부터의 필요한 양의 요구되는 음이온 및 양이온의 공급에 의해 대안적으로 준비될 수 있음을 인식할 것이다. 예를 들어, 다양한 실시 양태에서, 화합물 Li2O에 있어서의 리튬은 직접적으로 그 산화물로부터 또는 대안적으로, 가열시에 분해되어 Li2O를 생성하는 적합한 유기 또는 무기 리튬-함유 화합물 (예컨대 Li2CO3)로부터 공급될 수 있다. 또한 당업자라면 휘발성 화학종, 예를 들어 이산화탄소의 특정한 부분이 가융 재료의 제조 공정 동안 방출될 수 있음을 인식할 것이다.
본원에 개시된 산화물들 중 일부의 양이온은 하나보다 많은 안정한 원자가 또는 산화 상태로 존재함이 당업자에게 공지되어 있다. 예를 들어, 코발트는 다수의 가능한 산화 상태로 존재할 수 있으며, 이때 각각 화학식 CoO, Co2O3, 및 Co3O4를 갖는 코발트(II), 코발트(III), 및 코발트(II,III) 산화물이 보고되어 있다. 그러한 양이온을 포함하는 본원에서의 가융 재료는 임의의 공지된 산화물, 또는 공기 중에서 가열시에 산화물을 형성하는 화합물을 사용하여 준비될 수 있다.
전형적으로 산소는 본 발명의 페이스트 조성물의 가융 재료들 둘 다에서의 주된 음이온이지만, 산소의 일부 부분은 소성에 영향을 주는 산화물 성분의 특정한 특성, 예컨대 화학적, 열적 또는 유동학적 특성을 변경시키도록 불소 또는 기타 할로겐 음이온으로 화학적으로 대체될 수 있다. 소정 실시 양태에서, 본 발명의 페이스트 조성물의 제형들 중 임의의 것에서의 산화물 조성물의 산소 음이온의 10% 이하는 불소를 포함하는 하나 이상의 할로겐의 음이온으로 대체된다. 예를 들어, 산소 음이온의 10% 이하는 불소로 대체될 수 있다. 할로겐 음이온은 조성물의 양이온들 중 임의의 것의 할라이드로부터 공급될 수 있으며, 이는 제형에서 상응하는 산화물의 일부 부분을 치환할 수 있다.
또한 당업자라면 본원에 기술된 용융 기술에 의해 준비되는 것과 같은 가융 재료가 공지된 분석 방법에 의해 특성화될 수 있음을 인식할 것이며, 이러한 분석 방법에는, 비제한적인 예시로서 하기를 포함한다: 유도 결합 플라즈마-발광 분광법(Inductively Coupled Plasma-Emission Spectroscopy; ICP-ES), 유도 결합 플라즈마-원자 발광 분광법(Inductively Coupled Plasma-Atomic Emission Spectroscopy; ICP-AES) 등. 게다가, 하기 예시적인 기술이 이용될 수 있다: X-선 형광 분광법(X-Ray Fluorescence spectroscopy; XRF), 핵 자기 공명 분광법(Nuclear Magnetic Resonance spectroscopy; NMR), 전자 상자기성 공명 분광법(Electron Paramagnetic Resonance spectroscopy; EPR), 뫼스바우어 분광법(Moessbauer spectroscopy), 전자 미세탐침 에너지 분산 분광법(Energy Dispersive Spectroscopy; EDS), 전자 미세탐침 파장 분산 분광법(Wavelength Dispersive Spectroscopy; WDS), 및 음극선발광(Cathodoluminescence; CL). 당업자라면 그러한 분석 방법에 의해 얻어진 결과를 기반으로 하여, 특정 가융 재료를 생성하도록 가공될 수 있는 출발 성분의 백분율을 계산할 수 있다.
첨가제
본 발명의 페이스트 조성물은 선택적인 개별 산화물 첨가제를 추가로 포함할 수 있다. 첨가제는 하나의 원소의 산화물, 다양한 원소들의 2가지 이상의 개별 산화물, 또는 다수의 원소의 개별 혼합 산화물을 포함할 수 있음이 고려된다. 본원에서 사용되는 바와 같이, “원소의 산화물”이라는 용어는 원소의 산화물 화합물 그 자체 및 원소의 임의의 다른 유기 또는 무기 화합물, 또는 관련 산화물을 형성하도록 가열시에 분해되거나 산화될 경우 순수 원소 그 자체 둘 다를 포함한다. 가열시에 분해되는 것으로 공지된 그러한 화합물은 전술한 원소의 탄산염, 질산염, 아질산염, 수산화물, 아세트산염, 포름산염, 시트르산염, 및 비누, 및 이들의 혼합물을 포함하지만, 이에 한정되는 것은 아니다. 예를 들어, Zn 금속, 아세트산아연, 탄산아연, 및 아연 메톡시드가 소성시에 산화아연을 형성하도록 분해되거나 산화되는 잠재적인 첨가제이다. 산화물은, 원자 수준에서 베이스 납-텔루륨-함유 산화물과 혼합되는 것이 아니라 페이스트 조성물에서 별개로 존재한다는 점에서 개별 산화물이다. 소정 실시 양태에서, 개별 산화물 첨가제는, 페이스트 조성물의 총 중량을 기준으로, 0.01 내지 5 중량%, 또는 0.05 내지 2.5 중량%, 또는 0.1 내지 1 중량%의 범위의 양으로 페이스트 조성물 내에 존재할 수 있다. 첨가제는, 본 발명의 페이스트 조성물 내에 혼입되어 그의 요구되는 기능성을 제공할 수 있는 한, 임의의 크기의 입자로서 포함될 수 있다.
가능한 첨가제 물질은 TiO2, SiO2, Al2O3, MgO, V2O5, ZrO2, B2O3, MoO3, WO3, Mn2O3, Ag2O, ZnO, Ga2O3, GeO2, Bi2O3, Li3PO4, Li2CO3, Li2WO4, Na2CO3, CuO, NiO, Cr2O3, Fe2O3, CoO, Co2O3, 및 Co3O4를 포함한다. 베르누이(VerNooy) 등의 미국 특허 제8,808,581호에 개시된 바와 같이, 유용한 것으로 밝혀진 또 다른 첨가제로는 리튬 루테늄 산화물이 있으며, 상기 미국 특허는 모든 목적을 위하여 본원에 참고로 포함된다.
II. 유기 비히클
전형적으로 본 발명의 조성물의 무기 성분은 유기 비히클과 혼합되어 “페이스트” 또는 “잉크”로 칭해지는 비교적 점성을 띠는 물질을 형성하는데, 이는 비제한적인 예시로서 스크린 인쇄를 비롯한, 인쇄 공정에 적합해지게 하는 일관성 및 유동성(rhelogy)을 갖는다.
전형적으로 유기 비히클은 무기 성분이 양호한 정도의 화학물질 안정성으로 분산가능한 매질 및 페이스트 조성물의 기능적 특성을 제공한다. 특히, 페이스트 조성물은 바람직하게는 필요한 제조, 선적 및 보관 뿐만 아니라 퇴적 동안, 예를 들어 스크린 인쇄 공정이 조우하는 조건과도 양립가능한 안정성을 갖는다. 이상적으로, 비히클의 유동학적 특성은, 비히클이 고형물의 안정하고 균일한 분산, 인쇄에 적절한 점도 및 요변성(thixotropy), 페이스트 고형물 및 인쇄가 일어나는 기판의 적절한 습윤성, 퇴적 후 빠른 건조 속도, 및 안정한 소성 특성을 포함하는 양호한 도포 특성을 페이스트 조성물에 주도록 하는 것이다. 본원에서 정의된 바와 같이, 유기 매질은 후막 페이스트 조성물에 포함되는 무기 고형물의 일부인 것으로 여겨지지 않는다.
비제한적인 예시로서, 증점제, 결합제, 및/또는 안정화제를 선택적으로 함유하는 불활성의 비-수성 액체를 비롯하여, 매우 다양한 불활성 물질이 본 발명의 페이스트 조성물에서 유기 매질과 선택적으로 혼합될 수 있다. “불활성”은 소성 작업에 의해 어떠한 상당한 잔사도 남기지 않고서 제거될 수 있고 페이스트 또는 최종 도체 선의 특성에 해로운 다른 영향을 주지 않는 물질을 의미한다.
본 발명의 페이스트 조성물의 유기 비히클의 제형화에 유용한 물질은, 비제한적 예시로서, 미국 특허 제7,494,607호 및 국제 공개 제2010/123967 A2호에 개시된 물질들 중 임의의 1가지 이상을 포함하며, 상기 미국 특허 및 국제 공개 둘 다는 모든 목적을 위하여 그 전체가 본원에 참고로 포함된다. 상기 개시된 물질은 에틸 셀룰로오스, 에틸히드록시에틸 셀룰로오스, 우드 로진(wood rosin) 및 이의 유도체, 에틸 셀룰로오스와 페놀 수지의 혼합물, 셀룰로오스 아세테이트, 셀룰로오스 아세테이트 부티레이트, 저급 알코올의 폴리메타크릴레이트, 에틸렌 글리콜의 모노알킬 에테르, 모노아세테이트 에스테르 알코올, 및 테르펜, 예컨대 알파- 또는 베타-테르핀올 또는 다른 용매, 예컨대 케로센, 디부틸프탈레이트, 부틸 카르비톨, 부틸 카르비톨 아세테이트, 헥실렌 글리콜, 및 고비점 알코올 및 알코올 에스테르와의 이들의 혼합물을 포함한다. 유기 비히클은 또한 다양한 식물-유래 오일, 수액, 수지, 또는 검과 같은 천연-유래 성분을 포함할 수 있다. 상기 중합체들 중 임의의 것 또는 다른 적합한 중합체가 유기 비히클에 임의의 유효량으로 존재할 수 있다. 예를 들어, 중합체는 유기 조성물의 8 내지 15 중량%, 또는 전체 페이스트 조성물의 0.1 중량% 내지 5 중량%로 포함될 수 있다.
바람직한 에스테르 알코올로는 2,2,4-트리메틸-1,3-펜탄디올의 모노이소부티레이트가 있으며, 이는 이스트만 케미칼 (Eastman Chemical) (미국 테네시주 킹스포트 소재)로부터 텍사놀(TEXANOL)™로 구매가능하다. 또한 일부 실시 양태에서는 기판 상에의 도포 후 급속 경화를 촉진하기 위하여 유기 비히클에 휘발성 액체가 포함될 수 있다. 이러한 용매 및 기타 용매의 다양한 조합이 요망되는 점도 및 휘발성을 제공하도록 제형화된다. 본 발명의 페이스트 조성물은 필요할 경우 예를 들어 추가 용매(들)의 첨가에 의해 소정의 스크린-인쇄가능 점도로 조정될 수 있다.
소정 실시 양태에서, 유기 비히클은 비스(2-(2부톡시에톡시)에틸) 아디페이트, 2염기성 에스테르, 옥틸 에폭시 탈레이트, 이소테트라데칸올, 및 수소화 로진의 펜타에리트리톨 에스테르로 이루어진 군으로부터 선택되는 1가지 이상의 성분을 포함할 수 있다. 페이스트 조성물은 추가 첨가제 또는 성분을 또한 포함할 수 있다.
본 발명의 페이스트 조성물에 유용한 2염기성 에스테르는 아디프산의 디메틸 에스테르, 글루타르산의 디메틸 에스테르, 및 숙신산의 디메틸 에스테르로 이루어진 군으로부터 선택되는 1가지 이상의 디메틸 에스테르를 포함할 수 있다. 상이한 비율의 디메틸 에스테르를 포함하는 다양한 형태의 그러한 물질이 인비스타(Invista) (미국 델라웨어주 윌밍턴 소재)로부터 상표명 DBE®로 입수가능하다. 본 발명의 페이스트 조성물에 있어서, 바람직한 버전(version)은 DBE-3으로 판매되며, 제조업자에 의하면 2염기성 에스테르의 총 중량을 기준으로 85 내지 95 중량%의 디메틸 아디페이트, 5 내지 15 중량%의 디메틸 글루타레이트 및 0 내지 1.0 중량%의 디메틸 숙시네이트를 함유한다고 한다.
선택적으로 추가 성분은 유기 비히클, 예컨대 증점제, 안정화제, 및/또는 당업자에게 공지된 기타 일반 첨가제에 혼입될 수 있다. 유기 비히클은 용매 중 1가지 이상의 중합체의 용액일 수 있다. 부가적으로, 유효량의 첨가제, 예컨대 계면활성제 또는 습윤제가 유기 비히클의 일부일 수 있다. 그러한 첨가 계면활성제는 페이스트 조성물의 전도성 금속 분말 상의 코팅으로서 포함되는 임의의 계면활성제에 더하여 유기 비히클에 포함될 수 있다. 적합한 습윤제는 포스페이트 에스테르 및 대두 레시틴을 포함한다. 무기 및 유기 요변제 둘 다가 또한 존재할 수 있다.
일반적으로 사용되는 유기 요변제 중에는 수소화 피마자유 및 이의 유도체가 있지만, 다른 적합한 작용제가 이러한 물질 대신, 또는 이러한 물질에 더하여 사용될 수 있다. 물론, 요변제를 포함시키는 것이 항상 필요한 것은 아닌데, 그 이유는 이와 관련하여 임의의 현탁물에 내재하는 전단 박형화와 커플링된 용매 및 수지의 특성이 단독으로 적합할 수 있기 때문이다.
유기 매질은 후막(thick-film) 페이스트 조성물의 기판 상에의 도포 후 빠른 경화를 촉진하기 위한 휘발성 액체를 포함할 수 있다.
후막 페이스트 조성물 중 유기 매질의 최적의 양은 페이스트의 도포 방법 및 사용되는 특정 유기 매질에 따라 달라진다.
본 발명의 페이스트 조성물에서의 유기 비히클과 무기 성분의 비율은 페이스트의 도포 방법 및 사용되는 유기 비히클의 종류에 따라 달라질 수 있다. 소정 실시 양태에서, 본 발명의 페이스트 조성물은 전형적으로 약 50 내지 95 중량%, 76 내지 95　중량%, 또는 85 내지 95 중량%의 무기 성분 및 약 5 내지 50 중량%, 5 내지 24　중량%, 또는 5 내지 15 중량%의 유기 비히클, 및 이와 연관된 물질을 함유한다.
후막 페이스트 조성물의 준비
전형적으로 본 발명의 페이스트 조성물은 성분들을 임의의 편리한 기계적 혼합 시스템을 이용하여 배합함으로써 생성된다. 구성 성분들은, 이들이 균일하게 분산되고 최종 제형이 최종 사용 동안 성공적으로 적용될 수 있는 특성을 갖는 한 임의의 순서로 배합될 수 있다. 고 전단화를 제공하는 혼합 방법이 유용할 수 있다.
III. 전도성 구조체의 형성
A. 기판
본 발명의 일 측면은 기판 상에 전도성 구조체를 형성하는 데 사용될 수 있는 공정을 제공한다. 보통, 이 공정은 먼저, 임의의 요망되는 구성의 전구 구조체(precursor structure)의 제조를 수반하며, 이는 일반적으로 기판을 제공하는 단계 및 페이스트 조성물을 기판 상에 적합한 패턴으로 도포하는 단계를 포함한다. 그 후, 도포된 페이스트 조성물 및 기판을 소성하여 전도성 구조체를 생성하는데, 이를 종종 “금속 배선”이라고 부른다. 가장 일반적으로, 기판은 평면이고 비교적 얇으며, 따라서 대향하는 제1 및 제2 주 표면을 각 측면 상에서 정의한다. 본 발명의 페이스트 조성물은 이러한 주 표면들 중 하나 또는 둘 다 상에 전극을 형성하는 데 사용될 수 있다.
B. 절연층
일부 실시 양태에서, 본 발명의 페이스트 조성물은 기판, 예컨대 반도체 기판과 함께 사용되는데, 이 기판의 하나 이상의 주 표면들 상에는 절연층 또는 패시베이션층(passivation layer) 또는 반사 방지층이 위치한다. 상기 층은, 비제한적인 예시로서, 산화알루미늄; 산화티타늄; 질화규소; SiNx:Hy (후속적인 소성 처리 동안 패시베이션을 위한 수소를 포함하는 비-화학량론적 질화규소); 산화규소; 탄소를 함유하는 규소 질화물, 산화물, 또는 옥시질화물; 및 산화규소/산화티타늄을 포함할 수 있다. 이러한 재료들 중 임의의 것의 단일한 균질 층 또는 다수의 순차적 하위층들(sub-layers)이 있을 수 있다. 질화규소 및 SiNx:Hy가 널리 사용된다. 1 내지 200 nm 두께의 패시베이션층이 전형적인 도포에 적합하다.
광기전 전지 제작을 위한 구현예에서, 전형적으로 절연층은 광기전 전지의 표면으로부터 반사되는 입사광의 양을 저하시키기 위하여, 반사 방지 특성을 제공하도록 구조화된다. 반사로 손실되는 광의 양을 감소시키면 광기전 전지의 입사광 이용이 개선되며 전지가 발생시킬 수 있는 전류가 증가된다. 따라서, 절연층은 종종 반사 방지 코팅(anti-reflective coating; ARC)으로 나타낸다. 바람직하게는 상기 층의 두께는 상기 층의 재료의 조성 및 굴절률에 따라 반사 방지 특성을 최대화하도록 선택된다. 예를 들어 ARC 절연층은 1 내지 200 nm의 두께를 가질 수 있다. 하나의 접근법에서, 퇴적 처리 조건은 상기 층의 화학량론적 특성(stoichiometry)을 달라지게 함으로써 굴절률과 같은 특성을 요망되는 값으로 변경시키도록 조정된다. 굴절률이 약 1.9 내지 2.0인 질화규소 층의 경우, 약 700 내지 900Å (70 내지 90 nm)의 두께가 적합하다.
절연층은 마이크로전자공학(microelectronics) 분야에 공지된 방법, 예컨대, 플라즈마-강화 CVD(plasma-enhanced CVD; PECVD) 및 열적 CVD를 포함하는 임의의 형태의 화학적 기상 증착(chemical vapor deposition; CVD), 열적 산화, 또는 스퍼터링(sputtering)에 의해 기판 상에 퇴적될 수 있다. 또 다른 실시 양태에서, 기판은 열적 처리 하에서 분해되거나 기판과 반응하여 절연층을 형성하는 액체 물질로 코팅된다. 또 다른 실시 양태에서, 기판은 절연층을 형성하도록 산소 또는 질소 함유 분위기의 존재 하에 열처리된다. 대안적으로, 절연층이 특별하게 기판에 도포되는 것이 아니라, 규소 웨이퍼 상의 산화규소와 같은 자연적 형성 물질이 절연층으로서의 기능을 할 수 있다.
본 발명의 방법은 페이스트 조성물의 도포 전에 반도체 기판 상에 절연층을 형성하는 단계를 선택적으로 포함한다.
본 공정의 일부 구현예에서, 절연층이 특별하게 도포되든지 자연적으로 생기든지 간에 페이스트 조성물이 유용하다. 페이스트의 산화물 및 비-산화물 성분은 소성 동안 임의의 절연층 재료의 두께 일부 또는 전부를 용해시키거나 또는 그렇지 않고 이를 관통하도록 서로 협업하도록 작용할 수 있다.
C. 도포
본 발명의 조성물은 사용되는 특정 기판 재료 및 소자 아키텍처(device architecture)에 따라, 다양한 상이한 구성 또는 패턴으로 반도체 기판의 주 표면의 사전 선택된 부분 상에 페이스트로서 도포될 수 있다. 사전 선택된 부분은 상기 주 표면의 전체 영역 중 임의의 일부를 포함할 수 있다. 덮혀진 영역은 작은 부분에서부터 실질적으로 영역 전부까지의 범위일 수 있다. 소정 실시 양태에서, 페이스트가 반도체 기판 상에 도포되며, 이 반도체 기판은 단결정, 주조 단결정, 다중결정, 다결정질, 또는 리본 규소(ribbon silicon), 또는 임의의 다른 반도체 재료일 수 있다.
도포는 스크린 인쇄 및 다른 예시적인 퇴적 공정 (상기에 논의됨)을 포함하는 다양한 퇴적 공정을 이용하여 성취될 수 있다. 소정 실시 양태에서, 페이스트 조성물은 기판의 관련 주요 표면 상에 존재하는 임의의 절연층 위에 도포될 수 있다.
전도성 조성물은 임의의 유용한 패턴으로 퇴적될 수 있다. 예를 들어 전도성 페이스트의 도포는 광기전 전지 전구체를 형성하는 데 사용될 수 있으며, 여기서, 페이스트는 소성 작업에 의해 기판과 전기적으로 접촉하는 적어도 하나의 전극을 포함하는 전기 전도성 구조체로 전환되도록 정해진 구성으로 반도체 기판의 사전 선택된 부분 상에 퇴적된다. 일 구현예에서, 상기 적어도 하나의 전극은 전기 에너지가 공급될 외부 전기 회로에 접속되도록 구성된다.
광기전 전지의 전면 전극(front side electrode)에 사용되는 전극 패턴은 보통 다수의 좁은 그리드 선(narrow grid line) 또는 하나 이상의 더 큰 버스바(bus bar)로부터 연장된 핑거(finger)를 포함한다. 그러한 패턴은, 전기 에너지로 전환될 수 있는 입사광 에너지의 양을 내재적으로 감소시키는, 금속 배선에 의해 불투명화된 영역을 최소화하면서 과도한 저항성 손실(resistive loss) 없이 광기전 전지에서 발생되는 전류가 전면으로부터 추출되게 한다. 이상적으로, 전극 패턴의 피처들은 사전 선택된 두께 및 형상을 갖고, 전기 전도도가 높고 하부 구조체와의 접촉 저항이 낮도록 잘 정의되어야 한다. 높은 높이 대 폭 비를 갖고 균일한 핑거는 불투명화된 영역을 최소화하면서 유효 도체 단면적을 증가(따라서, 전기 저항을 감소)시키는 데 유익하다. 소정 실시 양태에서, 전도성 핑거들의 선들의 폭은 20 내지 200 ㎛; 25 내지 100 ㎛; 또는 35 내지 75 ㎛, 또는 15 내지 35 ㎛일 수 있다. 소정 실시 양태에서, 전도성 핑거들의 선들의 두께는 5 내지 50 ㎛; 10 내지 35 ㎛; 또는 15 내지 30 ㎛일 수 있다.
D. 소성
종종 “소성”으로 칭해지는 열처리 작업이 PV(광) 전지에서 반도체 웨이퍼와 같은 하부 기판과의 고품질 전기 접촉을 제공하는 전도성 구조체의 형성을 실시하기 위하여 본 공정에서 이용될 수 있다. 이 구성에서, 전도성 구조체는 그에 따라 전기 부하부에 PV 전지를 접속시키기 위한 전극으로서의 기능을 할 수 있다. 건조 작업은 선택적으로 소성 작업보다 선행하며, 페이스트 조성물을 경화시키기 위하여 적당한 온도에서 실시되는데, 이는 페이스트 조성물의 가장 휘발성인 유기물의 제거를 포함할 수 있다.
소성 작업은 유기 재료의 휘발 및/또는 열분해에 의해, 퇴적된 페이스트로부터 유기 비히클을 실질적으로 완전히 태울 것으로 여겨진다. 본 발명은 임의의 특정한 작업 이론에 의해 한정되는 것은 아니지만, 소성 동안, 가융 재료는 자연-발생 또는 의도적 형성 패시베이션층 및/또는 반사 방지 코팅과 같이, 보통 웨이퍼 상에 존재하는 절연층을 효율적으로 관통하는 작용을 하는 것으로 여겨진다. 그러한 결과는 빈번하게는 “소성 관통(firing through)”으로 칭해진다. 다양한 페이스트 성분들이 또한 금속 분말, 예를 들어 은 (이는 필요한 전도도를 제공함)의 소결을 촉진시키는 것으로 생각된다.
이상적으로, 소성 공정은 하부 Si 기판과의 추가의 조합 또는 상당한 양의 비-전도성 또는 저전도성(poorly conducting) 개재물(inclusion)의 형성 없이 절연층의 실질적으로 완전한 제거로 이어진다. 소성은 높은 벌크 전도도(bulk conductivity) 및 하부 반도체 재료에 대한 낮은 표면 저항 접속 (이에 의해 전지의 소스 임피던스(source impedance)를 감소시킴)을 포함하는 양호한 전기적 특성을 갖는 전도성 구조체를 제공하는 것이 또한 요망된다. 일부 실시 양태는 인쇄 영역에 걸쳐 분산된 전도성 도메인에 한정된 전기적 접촉으로 기능할 수 있지만, 상기 접촉은 실질적으로 전체 인쇄 영역에 걸쳐 균일한 것이 바람직하다. 또한 전도성 금속 구조체는 기계적으로 견고하고 기판에 고정적으로 부착되는 것이 유익하며, 이때 금속 결합(metallurgical bond)은 전도성 원소로 덮인 기판의 실질적으로 모든 영역에 걸쳐 형성된다.
그렇게 형성된 접촉부는 추가로, 스크린-인쇄된 결정성 규소 태양 전지가 전면에서의 포화 전류 밀도 (J0e)의 감소 및 수반된 Voc 및 Jsc의 증가를 갖게 하고, 그에 따라 태양 전지 성능의 개선을 갖는 것을 가능하게 할 것이다. 적합하게 제형화된 페이스트는, 기판에의 양호한 부착성뿐만 아니라 추가로 직렬 저항을 감소시키고 전극에 의한 입사광의 음영을 최소화하기 위하여 높은 벌크 전도도 및 금속 배선 패턴에서 좁은 고-종횡비 접촉 선들을 형성하는 능력도 포함하는 다른 바람직한 전극 특성을 촉진한다고 믿어진다.
일 실시 양태에서, 소성을 위한 오븐 또는 로의 설정점 온도(set point temperature)는 약 300℃ 내지 약 1000℃, 또는 약 300℃ 내지 약 525℃, 또는 약 300℃ 내지 약 650℃, 또는 약 650℃ 내지 약 950℃의 범위일 수 있다. 소성은 임의의 적합한 열원을 이용하여 행해질 수 있으며, 공기, 질소, 불활성 가스, 또는 산소-함유 혼합물, 예컨대 산소와 질소의 혼합 가스로 구성된 분위기에서 수행될 수 있다.
소정 실시 양태에서, 소성은 벨트 로(belt furnace)를 이용하여 성취된다. 인쇄 페이스트 조성물 패턴을 갖는 기판은, 약 0.05 내지 약 5분의 유지 시간(hold-up time)을 생성하면서 높은 운송 속도로, 예를 들어 분당 약 100 내지 약 500 cm로 로의 뜨거운 구역(hot zone)을 거쳐 수송되는 벨트 상에 배치된다. 다수의 온도 구역을 이용하여 로에서 요망되는 열적 프로파일을 제어할 수 있으며, 구역의 수는 예를 들어 3 내지 11개의 구역으로 달라질 수 있다. 벨트 로를 이용하여 행해지는 소성 작업의 온도는 통상적으로 로의 가장 뜨거운 구역에서의 로 설정점에 의해 특정되지만, 그러한 공정에서의 통과 기질에 의해 얻어지는 최고 온도는 최고 설정점보다 약간 더 낮음이 공지되어 있다. 당업자에게 공지된 다른 배치식(batch) 및 연속식 고속 소성 로 설계가 또한 고려된다.
E. 반도체 장치의 제조
본 발명의 소정 실시 양태는 기판 및 전도성 전극을 포함하는 소자 구조체에 관한 것이며, 이는 상기에 기술된 방법에 의해 형성될 수 있다.
본원에 제공된 바와 같은 전도성 구조체는 넓은 범위의 전기, 전자 및 반도체 장치에서 유용하게 이용될 수 있다. 비제한적인 예시로서, 그러한 장치는 포토다이오드, 광기전 전지, 및 태양 전지판 등을 포함하며, 여기서, 하나 이상의 전도성 구조체가 상기 장치를 다른 전기 회로에 접속시킬 수 있는 전극으로서의 기능을 한다. 본원에 개시된 방법을 이용하여 개별적으로 또는 집합적으로 제작된 장치는 더 큰 구조체, 예컨대 복수의 상호연결 광기전 전지를 포함하는 태양 전지판 내에 포함될 수 있다.
본 발명의 페이스트 조성물의 특정 실시 양태는 기판의 주 표면 상에 존재하는 질화규소층과 같은 절연층을 관통하여 접촉을 구축하는 것들을 포함하여, n형 및 p형 도펀트 둘 다의 일련의 농도 및 프로파일을 갖는 반도체 웨이퍼 상에 구축된 PV 전지의 전극의 제작에 유용하다.
상업적 PV 생산에서는 일단 소위 “강하게 도핑된 이미터(highly doped emitter)” (HDE) Si 웨이퍼 기판 상에 구축된 전지가 지배하였지만, “약하게 도핑된 이미터(lightly doped emitter)” (LDE) 웨이퍼가 점점 더 관심을 끌고 있다. 이러한 두 부류의 p 베이스 웨이퍼는 이미터 영역에서의 도펀트 농도로 구별된다. 예를 들어, 9 내지 15 × 1020개의 원자/cm3의 범위의 전체 표면 인 농도 [P표면] 및/또는 3 내지 4 × 1020개의 원자/cm3의 범위의 활성 [P표면]를 갖는 이미터를 갖는 HDE Si 웨이퍼가 널리 사용되어 왔다. 더 낮은 전체 도펀트 농도에서는 전체 도펀트 표면 농도와 활성 도펀트 표면 농도 사이의 차이가 더 적다. LDE 웨이퍼는 본원에서 [P표면]가 3 × 1020개의 원자/cm3 미만인 이미터를 갖는 것으로 이해된다.
전형적으로 전체 도펀트 농도는 SIMS (이차 이온 질량 분광법) 깊이 프로파일링법을 이용하여 측정된다. [예를 들어, 문헌[Diffusion in Silicon, S. W. Jones, IC Knowledge LLC 2008 pages 56-62] 참조.] 활성 도펀트 농도는 종종 SRP (확산 저항 탐침(spreading resistance probing)) [상기 문헌, 제61면] 또는 ECV (전기화학 커패시턴스 전압(electrochemical capacitance voltage) [상기 문헌, 제57면] 방법을 이용하여 측정된다. 전체 도펀트 농도는 또한 이미터 표면에서의 시트 저항에 영향을 주는 것으로 공지되어 있으며, 이때 더 강한 도핑은 일반적으로 저항 감소를 초래한다.
도펀트 농도는 PV 전지의 구축 및 작동 둘 다에 상당한 영향을 준다. 구체적으로, HDE 웨이퍼 상에서 양호하게 전기적으로 접촉하는 전극을 제작하는 것이 더 용이한 것으로 밝혀졌지만, 더 높은 전체 광 변환 효율은 원칙적으로 LDE 웨이퍼에서 얻어질 수 있다.
상기에 설명된 바와 같이, PV 전지에 입사하는 광은 전자-정공 쌍 전하 캐리어를 생성한다. 유용한 전기 에너지는 전지의 전극에서 수집되어 전지에 접속된 전기 부하부를 통과하는 캐리어로부터 얻어진다. 그러나, 상기 캐리어 쌍들 중 일부는 결코 전극에 도달하지 못하며, 대신, Si 결정 격자에 속박되어 p-n 접합부 근처에서 전지 내에서 재결합된다. 따라서 이러한 쌍을 생성하는 입사광으로부터의 에너지는 유용한 전기 에너지로서 추출될 수 없다. 이러한 손실(dissipation)은 재결합 손실(recombination loss)로 공지되어 있으며; 이것은 전형적으로 이미터에서의 도펀트 수준이 증가함에 따라 증가하는데, 이는 Si 결정 격자에서 결정 결함 또는 다른 전기적 섭동의 수준의 증가에서 생기는 것으로 믿어진다. 활성 농도를 초과하는 P 도펀트 (불활성 P)는 샤클리-리드-홀(Shockley-Read-Hall; SRH) 재결합 에너지 손실을 초래한다. 1 × 1020개의 원자/cm3을 초과하는 활성 P 도펀트 농도는 오거(Auger) 재결합 에너지 손실을 초래한다. 그러한 손실은 피니싱된(finished) 전지에서 VOC (개방 회로 전압) 및 ISC (단락 전류) 둘 다의 감소로 나타난다. 상기 손실은 태양 가시광 스펙트럼의 단파장 (청색) 끝의 광에 있어서 더 많은데, 이는 대부분 전지의 태양쪽 표면에 매우 가까운 곳에서 흡수된다.
일부 예에서 LED 웨이퍼를 이용하는 태양 전지 실시 양태는 재결합 손실의 감소에 의해 개선된 태양 전지 성능을 성취한다. 그러나, 작동 전지로부터 전류를 효율적으로 추출하는 데 필요한 고품질의, 저 옴 손실 금속 접촉부의 형성의 더욱 큰 어려움 때문에, 개선된 전지 성능을 제공하는 LED-기반 전지의 내재적 잠재성은 종종 실제로는 완전히 실현되지는 않으며, 이때 표면 도펀트 농도는 우세한 예측 인자이다. LED 웨이퍼에의 금속 접촉부는 전하 캐리어 터널링에 대하여 HDE 웨이퍼에의 접촉부보다 더 큰 에너지 장벽을 갖는다. 상기 더 큰 장벽은 이어서 터널링 전류를 감소시키고 접촉 저항을 증가시킨다.
저항 손실 및 재결합 손실 둘 다는, 입사광 에너지를 유용한 전기 에너지로 변환시키는 데 있어서의 전지의 효율을 감소시키기 때문에 유해하지만, 양호한 접촉부의 제조의 어려움은 상업적 태양 전지 생산을 위한 HDE 웨이퍼로부터 LDE 웨이퍼로의 진화를 저해하였다. 이상적인 후막 금속 배선 페이스트는 이미터 구조체를 손상시키지 않고서 낮은 표면 도펀트 농도를 갖는 이미터와 신뢰성 있게 접촉한다. 그러한 페이스트를 이용하여 스크린-인쇄에 의해 제작된 전극을 갖는 결정성 규소 태양 전지는 전면 표면에서 감소된 포화 전류 밀도 (J0e)를 가질 수 있어서, VOC 및 JSC가 증가되게 할 수 있고, 이는 개선된 서비스 성능을 초래한다. 페이스트의 다른 바람직한 특성은 고 벌크 전도도, 추가로 직렬 저항을 감소시키고 전극에 의한 입사광의 음영을 최소화하기 위한 금속 배선 패턴에서의 좁은 고-종횡비 핑거 라인들의 형성 능력, 및 기판에의 양호한 부착성을 포함한다.
본 발명의 페이스트 조성물의 실시 양태는 LDE 웨이퍼 상의 전극의 제작에 유익하게 사용되며, 여기서, [P표면]는 최대 0.5 × 1020, 0.6 × 1020, 0.75 × 1020, 1.0 × 1020, 1.5 × 1020, 1.75 × 1020, 2.0 × 1020, 2.5 × 1020, 또는 3.0 × 1020개의 원자/cm3이다.
광기전 전지 장치의 본 발명의 제조 방법을 구현하는 단계들의 한 가지 가능한 시퀀스가 도 1a 내지 도 1f에 도시되어 있다. 평면 아키텍처를 갖는 p 베이스 전지 (HDE 또는 LDE)와 관련하여 공정이 기술되어 있지만, 평면 n 베이스 전지 또는 다른 아키텍처를 갖는 전지의 제작에 유용한 비견되는 단계들이 또한 명백할 것이다.
도 1a는 비제한적인 예시로서, 단결정, 다중결정질, 단결정질, 또는 다결정질 규소를 포함하는 임의의 공지된 타입의 Si일 수 있는 p형 기판(10)을 나타낸다. 예를 들어, 기판(10)은 풀링(pulling) 또는 주조 공정에서 성형된 잉곳으로부터 박층의 슬라이싱에 의해 획득될 수 있다. 소정 구현예에서, Si 잉곳을 B로 도핑하여 p형이 되도록 한다. (예를 들어 와이어 소(wire saw)를 이용한 슬라이싱에 의한) 표면 손상 및 오염은 수성 수산화칼륨 또는 수성 수산화나트륨과 같은 수성 알칼리 용액을 이용하여, 또는 히드로플루오르산과 질산의 혼합물을 이용하여 기판 표면의 약 10 내지 20 ㎛를 에칭함으로써 제거될 수 있다. 게다가, 기판을 염산과 선택적 과산화수소의 혼합물로 세척하여 기판 표면에 부착된 철과 같은 중금속을 제거할 수 있다. 구체적으로 도시되어 있지는 않지만, 기판(10)은 광 반사를 감소시키도록 텍스처링된(textured) 제1 주 표면(12)을 가질 수 있다. 텍스처링은 수성 알칼리 용액, 예컨대 수성 수산화칼륨 또는 수성 수산화나트륨을 이용하여 주 표면을 에칭함으로써 생성될 수 있다. 기판(10)은 또한 규소 리본으로부터 형성될 수 있다.
도 1b에서, n형 확산층(20)은 하기 p형 재료로 p-n 접합부를 생성하도록 형성된다. n형 확산층(20)은 옥시염화인(POCl3) 또는 이온 주입(ion implantation)으로부터 제공되는 인(P)의 열적 확산과 같은 임의의 적합한 도핑 공정에 의해 형성될 수 있다. 나타낸 바와 같이, n형 확산층(20)은 규소 p형 기판의 전체 표면에 걸쳐 형성된다. 다른 구현예에서, 확산층은 최상부 주 표면에 국한되며, 이는 하기에 기술된 제거 공정에 대한 필요성을 제거한다. 확산층의 깊이는 확산 온도 및 시간의 제어에 의해 달라질 수 있으며, 일반적으로 약 0.3 내지 0.5 ㎛의 두께 범위로 형성된다. n형 확산층은 평방미터당 수 십 옴에서부터 평방미터당 최대 약 120 옴의 범위의 시트 저항을 가질 수 있다. 일부 대안적인 구현예 (예시되지 않음)에서, 벌크 수준보다 높은 수준의 B를 이용한 추가 도핑이 제2 (후면) 주 표면(14) 상의 층에 부가된다.
레지스트 등을 이용한 n형 확산층(20)의 일 표면의 보호 후, n형 확산층(20)은 기판 (10)의 제1 주 표면(12) 상에만 잔존하도록 에칭함으로써 대부분의 표면으로부터 제거되며, 이는 도 1c에 예시된 바와 같다. 그 후 레지스트는 유기 용매 등을 이용하여 제거된다.
다음, 도 1d에 나타낸 바와 같이, 반사 방지 코팅으로도 기능하는 절연층(30)이 n형 확산층(20) 상에 형성된다. 절연층은 보통 질화규소 (SiN)이지만, 또한 또 다른 재료, 예컨대 SiNx:H (즉, 절연층은 후속적인 소성 처리 동안 패시베이션을 위한 수소를 포함하는 비-화학량론적 SiN임), 산화티타늄, 산화규소, 혼합 산화규소/산화티타늄, 또는 산화알루미늄의 층일 수 있다. 다양한 실시 양태에서, 절연층은 동일하거나 상이한 재료의 단층 또는 다층의 형태로 존재할 수 있다.
다음, 전극은 기판의 양쪽 주 표면(12, 14) 상에 형성된다. 도 1e에 나타낸 바와 같이, 본원에 제공된 페이스트 조성물(90)은 제1 주 표면(12)의 절연층(30) 상에 스크린 인쇄되며 그 후 건조된다. 광기전 전지에 있어서, 페이스트 조성물(90)은 전형적으로 상기 표면의 소정의 부분을 점유하는 하나 이상의 버스바로부터 수직으로 연장하는 소정의 패턴의 전도성 라인으로 도포된다. 알루미늄 페이스트(60) 및 후면 은 페이스트(70)는 후면 (기판의 제2 주 표면(14)) 상에 스크린 인쇄되며, 연이어 건조된다.
스크린 인쇄 작업은 임의의 순서로 실시될 수 있다. 생성 효율을 위하여, 전형적으로 모든 이러한 페이스트는 이들을 전형적으로 약 700℃ 내지 약 975℃의 범위의 온도에서 수 초 내지 수십 분의 기간 동안 공기 중에서 또는 산소-함유 분위기에서 공동소성(co-firing)함으로써 처리된다. 적외선-가열 벨트 로가 고 처리량에 편리하게 사용된다.
도 1f에 나타낸 바와 같이, 소성은 전면 상의 도시된 페이스트 조성물(90)이 소결되어 절연층(30)을 관통하게 하며, 이에 의해 “소성 관통”으로 공지된 상태인 n형 확산층(20)과의 전기적 접촉이 달성된다. 이러한 소성 관통 상태, 즉, 페이스트가 절연층(30)과 반응하여 이를 관통하는 정도는 절연층(30)의 품질 및 두께, 페이스트의 조성, 및 소성 조건에 따라 달라진다. 고품질 소성 관통 상태는 광기전 전지에서 높은 변환 효율을 획득하는 데 있어서 중요한 요인인 것으로 믿어진다. 이와 같이 소성은 페이스트(90)를 전극(91)으로 변환시키며, 이는 도 1f에 예시된 바와 같다.
추가로 소성은 알루미늄이 후면 알루미늄 페이스트(60)로부터 규소 기판 내로 확산되게 함으로써 고농도의 알루미늄 도펀트를 함유하는 p+ 층(40)을 형성하게 된다. 일반적으로 이 층은 후면 필드(back surface field; BSF)층으로 칭해지며, 태양 전지의 에너지 변환 효율을 향상시키는 것을 돕는다. 소성은 건조된 알루미늄 페이스트(60)를 알루미늄 후면 전극(61)으로 변환시킨다. 후면 은 페이스트(70)가 동시에 소성되어 은 또는 은/알루미늄 후면 전극(71)이 된다. 소성 동안, 후면 알루미늄과 후면 은 사이의 경계는 합금의 상태를 취하며, 이에 의해 전기적 접속이 달성되는 것으로 믿어진다. 후면 전극의 대부분의 영역은 부분적으로는 p+ 층(40)을 형성할 필요성 때문에, 알루미늄 전극에 의해 점유된다. 입사광이 후면을 관통할 필요성은 없기 때문에, 실질적으로 전체 표면이 덮일 수 있다. 이와 동시에, 알루미늄 전극에의 납땜은 실행불가능하기 때문에, 은 또는 은/알루미늄 후면 전극(71)은 상호접속 구리 리본 등의 납땜 부착을 허용하도록 후면 상에 전극으로서 형성된다. 은 페이스트(70)는 알루미늄 페이스트(60)과 동일한 영역을 덮는 것으로 도시되지만, 전극(71)은 여전히 이 땜납 부착을 수용하는 제한된 영역을 덮기에 충분하다.
상기에 설명된 바와 같이 제작된 반도체 장치는 광기전 전지 내에 포함될 수 있다. 또 다른 실시 양태에서, 광기전 전지 어레이는 설명된 바와 같이 복수의 전술한 반도체 장치를 포함한다. 상기 어레이의 장치들은 본원에 기술된 방법을 이용하여 제조될 수 있다.
E. 다른 장치 타입 및 아키텍처
상기에 기술된 것과 같은 단계를 포함하는 공정은 다른 타입 또는 아키텍처를 갖는 장치의 구성에서 유용하다.
예를 들어, 작제 및 작동 결함을 생성할 수 있는 종래의 알루미늄 BSF층(40)을 대체함으로써 도 1f에 도시된 구성을 개선시키려는 노력이 있어 왔다. 일부의 경우에, 차등 열팽창은 층(40)이 전체 웨이퍼를 과도하게 감싸게 하며, 이는 생성 동안 처리를 복잡하게 하고, 심지어 파괴를 야기할 수 있다. 층(40)은 또한 반사 표면으로서 차선책인데, 그 이유는 광전 변환을 위한 웨이퍼 몸체 내로 후방 반사될 수 있는 장파장 광의 약간의 양이 손실됨으로써 전체 장치 변환 효율이 감소되기 때문이다. 알루미늄 BSF층은 또한 후면 표면의 패시베이션에 있어서 다른 접근법보다 덜 효과적이다.
보통 “PERC” (Passivated Emitter and Rear Cell)로 칭해지는 한 가지 개선된 아키텍처가 1989년에 문헌[A. W. Blakers, et al., Applied Physics Letters, 55 (1989), pp. 1363-1365]에 제안되었다. PERC 아키텍처는 알루미늄 BSF층(40)이 전면 패시베이션 및 반사 방지를 제공하는 데 사용되는 재료와 유사한 재료의 하나 이상의 하위층으로 이루어진 유전체층으로 대체된 것을 수반한다. 적합한 재료는 산화알루미늄; 산화티타늄; 질화규소; SiNx:Hy; 산화규소; 탄소를 함유하는 규소 질화물, 산화물, 또는 옥시질화물; 및 산화규소/산화티타늄을 포함한다. 이상적으로, 그러한 유전체층은 더 높은 반사율 및 더 양호한 후면 패시베이션을 제공함으로써 재결합 손실을 감소시키고 장파장 입사광의 이용을 개선시킨다. 그 후 레이저 어블레이션 공정을 이용하여 유전체층에서 패터닝된 개구를 생성한다. 개구는 일반적으로 비아로 칭해진다. 후면 표면은 Al-함유 페이스트로 스크린 인쇄된다. 소성 공정 동안, Al은 비아 영역에서 용융되며, p형 Al 도펀트로 하부 Si를 국소적으로 도핑하지만, 다른 곳에서는 인쇄된 Al 층은 비개구화된 유전체의 영역에서 하부 Si 기판과 상호작용하지 않는다.
다른 아키텍처를 갖는 광기전 전지 또는 기타 전기, 전자 및 반도체 장치에서 전도성 구조체를 제작하기 위하여 유사한 공정이 이용될 수 있음이 명백하며, 이들 전부는 본 발명의 범주 내인 것으로 고려된다.
실시예
본 발명의 특정 실시 양태의 작동 및 효과는 하기에 설명한 일련의 실시예 (실시예 1 내지 실시예 12) 및 상기 실시예와 비교예 CE1 내지 CE6의 비교로부터 더 완전히 알 수 있다. 이러한 실시예를 기반으로 하는 실시 양태는 단지 대표적인 것이며, 본 발명의 측면을 설명하기 위한 이러한 실시 양태의 선택은 실시예에 기술되지 않은 재료, 성분, 반응물, 조건, 기술 및/또는 구성이 본원에서 사용하기에 적합하지 않음을 나타내는 것은 아니거나, 또는 실시예에 기술되지 않은 주제가 첨부된 청구범위 및 이의 등가물의 범주로부터 배제됨을 나타내는 것은 아니다.
실시예 1
비교예 1
산화물 성분의 준비
본원에서 페이스트 조성물에서 사용하기에 적합한 유리 프릿을 필요한 고체 산화물 또는 기타 적합한 전구체 (예를 들어, 탄산염)의 블렌딩에 의해 준비한다. 그 후 상기 블렌드를 Pt 도가니에서 가열하고, 구성 성분들을 함께 용융시키기에 충분한 온도에서 유지하고, 그 후 스테인레스강 급랭판에 붓는다. 고형화된 물질을 조악한 분말로 분쇄하고, 그 후 볼 밀링하여 2 내지 3 ㎛의 d90 (호리바(Horiba) LA-910 분석기를 이용하여 측정됨)과 같은 요망되는 작은 입자 크기를 얻는다. 전형적으로, 밀링을 지르코니아 매질을 포함하는 폴리에틸렌 용기 및 이소프로필 알코올 또는 물 (선택적으로 0.5 중량%의 트리톤(TRITON)™ X-100 옥틸페놀 에톡실레이트 계면활성제 (미국 미시간주 미들랜드 소재의 다우 케미칼 컴퍼니(Dow Chemical Company)로부터 입수가능함)를 함유함)에서 실시한다. 세분된 분말을 원심분리 또는 여과에 의해 회수하고, 그 후 건조시킨다.
프릿 A 내지 프릿 G와 비교용 프릿 CE-A 내지 비교용 프릿 CE-C로 표기된, 공칭 조성을 갖는 유리를 설명한 바와 같이 제조한다. 조성은 표 Ia에서 그의 산화물 구성 성분의 중량% 및 표 Ib에서의 양이온 퍼센트에 의해 특정된다. TeO2 및 WO3 구성 성분의 계산된 중량비 및 양이온 백분율이 각각 표 Ia 및 표 Ib의 마지막 컬럼에 주어져 있다. 프릿 A 내지 프릿 G를 본 발명의 페이스트 조성물에 적합하게 포함시킨다.
[표 Ia]
Figure 112018036851219-pat00001

[표 Ib]
Figure 112018036851219-pat00002

실시예 2 내지 실시예 5
비교예 CE2 내지 비교예 CE4
전면 전극의 구축에서 적합하게 이용되는 페이스트 조성물을, 유기 비히클, 및 적합한 Ag 분말 및 상기 실시예 1에 기술된 바와 같은 유리 프릿을 비롯하여, 필요한 양의 무기 고체의 배합 및 기계적 혼합에 의해 준비한다.
은 분말
실시예 2 내지 실시예 5 및 비교예 CE3 및 비교예 CE4의 페이스트 조성물을 다음의 혼합물을 이용하여 제조한다: (a) 주로 구형이고, 약 2 ㎛ (호리바 LA-910 분석기를 이용하여 이소프로필 알코올 분산물에서 측정할 경우)의 d50를 갖는 입자 크기 분포를 가지며, 미세하게 분할되는 Ag 분말 90 중량% 및 (b) 주로 구형이고 d50이 약 0.6 ㎛인 Ag 분말 10 중량%. 비교예 CE2를 단지 전술한 2 ㎛ Ag 분말을 이용하여 준비한다.
유기 비히클
성분들을 혼합하기 위하여 플래너터리(planetary), 원심분리 팅키(Thinky)® 혼합기 (미국 캘리포니아주 라구나 힐스 소재의 팅키® 유에스에이, 인크.(USA, Inc.)로부터 입수가능함)를 사용하여 유기 비히클을 마스터배치(masterbatch)로서 제조할 수 있다. 적합한 제형이 하기 표 II에 열거되어 있으며, 이때 백분율은 중량 기준으로 주어져 있다. 텍사놀(TEXANOL)™ 에스테르 알코올 용매는 미국 테네시주 킹스포트 소재의 이스트만 케미칼 컴퍼니로부터 입수가능하다. 일부 구현예에서, 특정한 비히클 성분들 (예를 들어, 수지 또는 셀룰로오스)을 선택적으로 먼저 일부분의 용매와 혼합하고, 가열하여 용해시키고, 그 후 마스터배치의 나머지에 첨가한다. 전형적으로 공칭 용매 함량의 작은 백분율을 이후의 점도 조정을 허용하기 위하여 남겨 두며, 이는 하기에 추가로 설명된 바와 같다.
[표 II]
Figure 112018036851219-pat00003

페이스트의 제조
실시예 2 내지 실시예 5 및 비교예 CE2 내지 비교예 CE5의 페이스트 조성물이 표 III에 열거되어 있다.
전형적으로, 산화물 성분 및 Ag 분말을 포함하는 무기 고체를 먼저 유리병에서 약 15분 동안 텀블(tumble)-혼합에 의해 배합한다. 그 후 이 혼합물을 전술한 마스터배치로부터의 유기 비히클을 포함하는 병에 삼등분으로 첨가하고, 각각의 첨가 후 전술한 팅키® 혼합기를 이용하여 2000 RPM에서 1분 동안 혼합하고, 이에 의해 고체 성분들을 유기 비히클에 잘 분산시킨다.
최종 첨가 후, 페이스트를 냉각시키고, 용매의 첨가 및 2000 RPM에서의 1분 동안의 팅키 혼합에 의해 점도를 약 300 내지 400 Pa-s까지 조정한다. 그 후 상기 페이스트를 3롤 밀 (예를 들어, 미국 뉴욕주 호포그 소재의 찰스 로스 앤드 선(Charles Ross and Son)에 의한 3롤 밀, 25 ㎛ 갭을 가짐, 0의 압력에서 3회 패스 및 100 psi (0.7 MPa)에서 3회 패스)에 반복적으로 통과시킨다.
각각의 페이스트 조성물을 롤 밀링 후 적어도 16시간 동안 정치시키고, 그 후 그의 점도를 추가의 텍사놀™ 용매를 이용하여 대략 300 Pa-s까지 조정하여 이것이 스크린 인쇄에 적합해지게 한다. #14 스핀들(spindle) 및 #6 컵을 갖춘 브룩필드(Brookfield) 점도계 (미국 매사추세츠주 미들보로 소재의 브룩필드 인크.(Brookfield Inc.)를 사용하여 점도를 편리하게 측정한다. 10 RPM에서의 3분 후 점도 값을 취할 수 있다. 전형적으로, 약 300 Pa-s의 점도가 양호한 스크린 인쇄 결과를 생성하는 것으로 밝혀졌지만, 정확한 인쇄 파라미터에 따라, 일부 변동, 예를 들어 ±50 Pa-s 이상이 허용가능할 것이다.
각각의 페이스트 조성물의 분산도를 ASTM 표준 시험 방법 D 1210-05에 따라 상업적 그라인드 섬도(fineness of grind; FOG) 게이지 (미국 오하이오주 데이튼 소재의 프리시전 게이지 앤드 툴(Precision Gage and Tool))를 사용하여 측정할 수 있다. FOG 값을 통상적으로 X/Y로 명시하며, 이는 탐지되는 가장 큰 입자의 크기가 X ㎛이고 중간 크기가 Y ㎛임을 의미한다. 전형적으로 15/8의 FOG 값 또는 이보다 더 양호한 FOG 값이 본 발명의 페이스트 조성물에 대하여 얻어진다.
전술한 공정은 재현가능한 태양 전지 성능을 달성하기에 충분히 균질한 페이스트 조성물 재료를 생성하는 것으로 결정되었다.
전지 제작
일반적으로 진술하자면, 하기의 예시적 광기전 전지를 위한 전극은 미국 캘리포니아주 산타 클라라 소재의 어플라이드 머티리얼즈, 인크.(Applied Materials, Inc.)로부터 입수가능한 바시니(Baccini) 스크린 프린터와 같은 스크린 프린터를 사용하여, 약 2.4 x 1020개 원자/cm3의 [P표면] 값을 갖는 n형 이미터를 갖는 공칭 6인치, p형 박형 규소 웨이퍼의 전면 상에 요망되는 페이스트 조성물을 사전 선택된 패턴으로 스크린 인쇄함으로써 형성한다. 전면 전극을 버스바로부터 수직으로 연장하는 다수의 핑거 (이하, “버스바/핑거” 구성)를 포함하는 콤형(comb-like) 패턴으로 형성한다. 솔라메트(Solamet)® PV36S Al-함유 페이스트 (미국 델라웨어주 윌밍턴 소재의 이. 아이. 듀폰 디 네모아 앤드 컴퍼니(E. I. duPont de Nemours and Company)로부터 구매가능함) 또는 등가물을 스크린 인쇄하여, 소성시에, 전 평면 Al-Si 공융 후면 접촉부를 생성함으로써 후면 전극을 형성한다. 인쇄 및 건조 후, 전지를 급속 열적 처리, 다구역 벨트 로, 예컨대 미국 미네소타주 미니애폴리스 소재의 데스패치(Despatch)에 의해 제공되는 것에서 소성시킨다.
전기 시험
본원에 보고된 전기적 특성을 독일 프랑크푸르트 암 마인 소재의 에이치.에이.엘.엠. 엘렉트로닉 게엠베하(h.a.l.m. elektronik GmbH)로부터 입수가능한 Halm 태양 전지 시험기를 이용하여 측정할 수 있다. I-V 시험기에서의 Xe 아크 램프는 공지된 강도를 갖는 태양광을 시뮬레이션하고, 전지의 전면 표면을 조명한다. 광 강도를 1.0 Sun으로 하여 25 ± 1.0℃에서 광기전 전지에서 시험을 실시한다. 시험기는 4점 접촉법(four contact method)을 이용하여, 다중 부하 저항 설정치에서 전류 (I) 및 전압 (V)을 측정하여 전지의 I-V 곡선을 결정한다. 광 에너지 변환 효율 (Eff), 곡선 인자 (FF), 및 피상 직렬 저항 (Ra)을 각각의 전지의 I-V 곡선으로부터 얻는다. Ra는 통상적인 방식으로, 개방 회로 전압 근처에서의 I-V 곡선의 국부 기울기의 역수의 음의 값으로 정의된다. 당업자에 의해 인지되는 바와 같이, Ra, 및 Rs의 근사치, 전지의 실제 직렬 저항이 편리하게 결정된다.
비접촉저항(specific contact resistance) ρc (단위 면적당 옴의 단위로 표현됨)의 측정을, 본 기술 분야에 공지된 통상적인 방법, 예컨대 전송 선로(Transmission Line) (또는 전달 길이(Transfer Length))법 (TLM)을 이용하여 행하며, 이는 문헌[Janoch et al., “Contact Resistance Measurement - Observations on Technique and Test Parameters,” 42nd IEEE Photovoltaic Specialists Conference, June 14-19, 2015, New Orleans, LA]에 기술된 바와 같다.
전기 시험을 광기전 전지의 소성 후 실시한다. 각각의 예에 있어서, 3개 이상의 전지의 시험군을 주어진 로 사이클에서 소성시키고, 이때 전기 데이터를 시험군 내에서의 평균으로 보고한다. 각각의 로 조건 및 실행 사이클에 있어서, 대조 전지를 공지된 상업적 웨이퍼 샘플 및 전도성 페이스트를 이용하여 제조한다. 대조 전지를 각각의 소성에 포함시키고, 그 후 시험한다. 가공 및 전기 시험은, 대조 전지에 대한 결과가 확립된 한계치 내에 있는 한, 유효한 것으로 추정된다. 물론, 전술한 프로토콜은 예시적인 것이며, 열처리 및 시험 효율 및 다른 관련된 전기적 특성에 적합한 다른 장비 및 절차가 당업자에 의해 인지될 것이다.
실시예 2 내지 실시예 5 및 비교예 CE2 내지 비교예 CE4의 페이스트 조성물을 사용하여 제조한 전지의 전기 시험 결과가 표 III에 제공되어 있다.
[표 III]
Figure 112018036851219-pat00004

본 발명의 페이스트 조성물을 이용하여 구축된 전면 전극을 갖는 실시예 2 내지 실시예 5의 전지는, 전극이 비교용 프릿을 포함하는 페이스트 조성물을 사용하여 제작된 비교예 CE 2 내지 CE4보다 더 높은 광 에너지 변환 효율 (Eff), 충전 인자 (FF), 및 피상 직렬 저항 (Ra), 및 더 낮은 접촉 저항률 (ρc)을 유익하게 나타냄이 관찰된다. 개방 회로 전압 (Voc) 값들은 비견될 만하다. 일반적으로 지금까지는 단지 ρc가 감소된 효율로 이어지는 이미터 손상을 유해하게 야기하는 더 높은 온도에서의 소성에 의해 감소될 수 있다고 여겨졌기 때문에, ρc의 감소가 특히 주목할 만하다.
실시예 6 내지 실시예 12
비교예 CE5 내지 비교예 CE6
전술한 실시예 및 비교예를 표 IV에 열거된 바와 같이 프릿 로딩을 달리 한 페이스트 조성물을 이용하여 추가 광기전 전지를 구축하고 시험함으로써 확장시킨다. 실시예 6 내지 실시예 12 및 비교예 CE6의 페이스트 조성물을 실시예 2 내지 실시예 5에 사용한 Ag 분말의 동일 90%/10% 혼합물을 이용하여 제조한다. 비교예 CE5의 페이스트 조성물을 비교예 CE2와 동일한 2 ㎛ 분말 100%를 이용하여 제조한다. 이전과 같이, 본 발명의 페이스트 조성물을 이용하여 제조한 전극을 갖는 전지는 종래의 프릿을 포함하는 페이스트를 이용하여 제조한 것보다 탁월한 전기적 특성을 나타낸다. 실시예 10 내지 실시예 15에 있어서, 효율은 2.1% 또는 2.7%에서보다 2.4%의 프릿 로딩에서 더 높음이 추가로 관찰된다.
[표 IV]
Figure 112018036851219-pat00005

이와 같이 본 발명을 오히려 충분히 상세하게 기술하였지만, 이러한 상세한 설명은 절대적으로 고정될 필요는 없고, 전부가 첨부된 청구범위에 의해 정의되는 바와 같은 본 발명의 범주 내에 있는 추가의 변화 및 변형이 당업자에게 제안될 수 있음이 이해될 것이다.
예를 들어, 당업자라면 원료의 선택이 가공 동안 산화물 조성물 또는 기타 페이스트 구성 성분 내에 혼입될 수 있는 불순물을 의도치 않게 포함할 수 있음을 인지할 것이다. 이러한 부수적인 불순물은 수백 내지 수천의 범위의 백만분율로 존재할 수 있다. 본원에서 사용되는 공업용 재료에서 보통 나타나는 불순물은 당업자에게 공지되어 있다.
불순물의 존재는 산화물 성분, 그 안의 가융 재료, 이 산화물로 제조된 페이스트 조성물의 화학적 및 유동학적 특성, 또는 이 페이스트 조성물을 사용하여 제조된 소성된 장치의 전기적 특성을 실질적으로 변경시키지 않을 것이다. 예를 들어, 본 발명의 페이스트 조성물을 사용하여 제조된 전도성 구조체를 이용하는 태양 전지는, 페이스트 조성물이 불순물을 포함한다 해도, 본원에 기술된 효율 및 기타 전기적 특성을 가질 수 있다.
본원의 실시예를 포함하는, 본원에 기술된 구성 가융 재료 및 산화물 조성물의 실시 양태는 한정하는 것이 아니며; 유리 화학 분야의 숙련자라면 산화물 조성물의 요망되는 특성 (기판 및 그 위의 임의의 절연층과의 그의 상호작용을 포함함)을 실질적으로 변화시키지 않고서 추가 성분을 약간 치환할 수 있음이 고려된다.
본원에서 수치 값의 범위가 언급되거나 확립될 경우, 그 범위는 그 종점 및 그 범위 내의 모든 개별 정수 및 분수를 포함하며, 또한 더 큰 군의 하위군을 형성하기 위한 이들 종점 및 내부의 정수 및 분수의 모든 가능한 다양한 조합에 의해 형성된 그 안의 더 좁은 각각의 범위를, 마치 이들의 더 좁은 각각의 범위가 명백하게 언급된 것과 동일할 정도로 포함한다. 수치 값의 범위가 기술된 값보다 큰 것으로 본원에 기술될 경우, 그 범위는 그럼에도 불구하고 유한하며, 본원에 개시된 본 발명의 내용 내에서 작동 가능한 값에 의해 그 상한점에서의 경계가 이루어진다. 수치 값의 범위가 기술된 값 미만인 것으로 본원에 기술될 경우, 그 범위는 그럼에도 불구하고 0이 아닌 값에 의해 그 하한점에서의 경계가 이루어진다.
본원에서, 명시적으로 달리 언급하거나 용법의 맥락에서 반하여 나타내지 않는 한, 본원 요지의 구현예가 특정 특징 또는 요소를 포함하거나, 내포하거나, 함유하거나, 갖거나, 이로 이루어지거나 또는 이에 의해 또는 이로 구성되는 것으로 언급되거나 설명되는 경우, 명시적으로 언급하거나 설명한 것 이외의 하나 이상의 특징 또는 요소가 구현예에 존재할 수 있다. 그러나, 본원에 개시된 요지의 대안적 구현예는 본질적으로 특정 특징 또는 요소로 이루어지는 것으로 언급되거나 설명되는데, 이러한 구현예에는 구현예의 작동 원리 또는 구별되는 특징을 실질적으로 변화시키는 특징 또는 요소가 존재하지 않는다. 본원에 기술된 요지의 또 다른 대안적 구현예는 특정 특징 또는 요소로 이루어지는 것으로 언급되거나 설명되는데, 이러한 구현예 또는 그 비실질적 변형예에는 구체적으로 언급하거나 설명한 특징 또는 요소만이 존재한다. 추가적으로, 용어 "포함하는"은 용어 "~로 본질적으로 이루어진” 및 "~로 이루어진"이 포함된 예를 포함하는 것으로 의도된다. 이와 유사하게, 용어 "~로 본질적으로 이루어진"은 용어 "~로 이루어진"이 포함된 예를 포함하는 것으로 의도된다.
양, 농도, 또는 다른 값 또는 파라미터가 범위, 바람직한 범위 또는 바람직한 상한값 및 바람직한 하한값의 목록으로 주어질 때, 이는 범위가 별개로 개시되는지와는 상관없이 임의의 상한 범위 한계치 또는 바람직한 값 및 임의의 하한 범위 한계치 또는 바람직한 값의 임의의 쌍으로 형성된 모든 범위를 구체적으로 개시하는 것으로 이해되어야 한다. 본원에서 수치의 범위가 인용되는 경우, 달리 언급되지 않는 한, 이 범위는 이의 종점 및 이 범위 내의 모든 정수 및 분수를 포함하도록 의도된다. 본 발명의 범주는 범위를 한정할 때 언급되는 구체적인 값으로 제한되는 것으로서 의도되지는 않는다.
본 명세서에서, 달리 명백하게 기술되거나 용법 관계에 의해 반대로 표시되지 않는다면, 본원에서 언급한 양, 크기, 범위, 제형, 파라미터 및 다른 양과 특징은, 특허 용어 "약"에 의해 수식될 때, 정확할 필요는 없으며, 또한, 본 발명의 내용 내에서 기술된 값과 기능적 및/또는 작동 가능한 등가성을 갖는 그 바깥의 값들을 기술된 값 내에 포함시키는 것뿐만 아니라 허용오차, 변환 인자, 반올림, 측정 오차 등을 반영하여 근사값이고/이거나 기술된 것보다 (원하는 바대로) 더 크거나 작을 수 있다.

Claims (8)

  1. 주 표면(major surface) 상에 절연층을 갖는 반도체 기판 상에 위치된 전도성 구조체를 형성하는 데 사용하기 위한 페이스트 조성물(paste composition)로서, 상기 페이스트 조성물은,
    무기 고형물 부분과,
    상기 무기 고형물 부분의 성분들이 분산되어 있는 유기 비히클(organic vehicle)
    을 포함하고,
    상기 무기 고형물 부분은,
    (a) 93 내지 99 중량% 고형물의 전기 전도성 금속의 공급원(source of electrically conductive metal), 및
    (b) 1 내지 7 중량% 고형물의 산화물-기반 가융(fusible) 재료
    를 포함하고,
    상기 산화물-기반 가융 재료는, 산화물의 양이온 퍼센트를 기준으로,
    20 내지 35%의 PbO,
    35 내지 48%의 TeO2,
    5 내지 12%의 Bi2O3,
    3.5 내지 6.5%의 WO3,
    0 내지 2%의 B2O3,
    10 내지 20%의 Li2O, 및
    0.5 내지 8% Na2O
    를 포함하되,
    단, 상기 가융 재료 내의 TeO2의 양이온 백분율 대 WO3의 양이온 백분율의 비는 7.5:1 내지 10:1의 범위이고,
    상기 페이스트 조성물은, 상기 절연층 상에 퇴적되고 소성될 때, 상기 절연층을 관통할 수 있고, 상기 반도체 기판에 전기 접속된 전도성 구조체를 형성할 수 있는 것인, 페이스트 조성물.
  2. 제1항에 있어서, 상기 산화물-기반 가융 재료는 TiO2, SiO2, K2O, Rb2O, Cs2O, Al2O3, MgO, CaO, SrO, BaO, V2O5, ZrO2, HfO2, MoO3, Ta2O5, RuO2, Mn2O3, Ag2O, ZnO, Ga2O3, GeO2, In2O3, SnO2, Sb2O3, P2O5, CuO, NiO, Cr2O3, Fe2O3, CoO, Co2O3, Co3O4, Y2O3, 란타넘족 산화물, 또는 이들의 혼합물 중 적어도 하나를 더 포함하는 것인, 페이스트 조성물.
  3. 제1항에 있어서, 상기 산화물-기반 가융 재료는 상이한 조성을 갖는 적어도 2가지의 분말들의 배합물을 포함하는 것인 페이스트 조성물.
  4. 전도성 구조체를 형성하는 공정에 있어서,
    (a) 제1 주 표면과 제2 주 표면, 및 상기 제1 주 표면 상에 위치된 제1 절연층을 갖는 반도체 기판을 제공하는 단계;
    (b) 제1항에 청구된 페이스트 조성물을 상기 제1 절연층의 적어도 일부분 상에 도포하는 단계; 및
    (c) 상기 제1 절연층이 관통되고, 상기 전도성 구조체가 형성되고, 상기 전도성 구조체와 상기 반도체 기판 사이에 전기 접속이 구축되도록, 상기 반도체 기판, 상기 제1 절연층, 및 상기 페이스트 조성물을 소성하는 단계
    를 포함하는, 전도성 구조체를 형성하는 공정.
  5. 제4항에 있어서, 상기 반도체 기판은 상기 제1 주 표면에 제공된 저농도 도핑 n-형 이미터 및 상기 제2 주 표면에 제공된 p-형 베이스를 갖는 장치로 형성되도록 구성되고, 상기 저농도 도핑 이미터는 P 원자의 벌크(bulk) 농도가 3 x 1020 원자/cm3 미만인 P-도핑된 Si를 포함하는 것인, 전도성 구조체를 형성하는 공정.
  6. 제5항에 있어서, 상기 반도체 기판은 상기 제2 주 표면 상에 위치된 제2 절연층을 더 포함하고, 패터닝된(patterned) 개구 영역을 정의하는 상기 제2 절연층의 일부분은 제거되고, 알루미늄-함유 페이스트 조성물이 상기 제2 절연층 상에 도포되고, 소성 동안, 상기 페이스트 조성물로부터의 알루미늄은 규소와 상호작용하여 상기 패터닝된 개구 영역에서 국소화 후면 필드(back surface field)를 생성하며, 이에 의해 제2 전도성 구조체가 형성되고, 전기 접속이 상기 제2 주 표면에서 상기 제2 전도성 구조체와 상기 반도체 기판 사이에 구축되는 것인, 전도성 구조체를 형성하는 공정.
  7. 제6항에 있어서, 상기 알루미늄-함유 페이스트 조성물은 실질적으로 상기 제2 절연층 전체 상에 도포되는 것인, 전도성 구조체를 형성하는 공정.
  8. 제5항 내지 제7항 중 어느 한 항의 공정에 의해 제조된 물품.
KR1020180043111A 2017-04-18 2018-04-13 전도성 페이스트 조성물 및 이를 사용하여 제조된 반도체 장치 KR102031570B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201762486709P 2017-04-18 2017-04-18
US62/486,709 2017-04-18

Publications (2)

Publication Number Publication Date
KR20180117048A KR20180117048A (ko) 2018-10-26
KR102031570B1 true KR102031570B1 (ko) 2019-10-15

Family

ID=63790293

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180043111A KR102031570B1 (ko) 2017-04-18 2018-04-13 전도성 페이스트 조성물 및 이를 사용하여 제조된 반도체 장치

Country Status (5)

Country Link
US (1) US10658528B2 (ko)
JP (1) JP7098397B2 (ko)
KR (1) KR102031570B1 (ko)
CN (1) CN108735334B (ko)
TW (1) TWI745562B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5746325B2 (ja) 2010-05-04 2015-07-08 イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニーＥ．Ｉ．Ｄｕ Ｐｏｎｔ Ｄｅ Ｎｅｍｏｕｒｓ Ａｎｄ Ｃｏｍｐａｎｙ 鉛−テルル−ホウ素−酸化物を含有する厚膜ペーストと半導体デバイスの製造においてのそれらの使用
US10665732B2 (en) * 2016-12-30 2020-05-26 Dk Electronic Materials, Inc. Paste composition for forming solar cell electrode, solar cell electrode, and solar cell
TWI697015B (zh) * 2019-03-05 2020-06-21 南韓商大州電子材料股份有限公司 太陽能電池前電極用糊劑組合物及其製備方法
CN110255889B (zh) * 2019-06-12 2022-03-15 浙江光达电子科技有限公司 用于晶硅太阳能双面钝化perc电池正面银浆料的玻璃组合物及其制备方法
CN110255888B (zh) * 2019-06-12 2022-04-15 浙江光达电子科技有限公司 用于晶硅太阳能perc电池正面银浆料的玻璃组合物及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101400133B1 (ko) 2013-11-28 2014-05-28 덕산하이메탈(주) 은 페이스트 조성물 및 이를 이용하여 제조된 태양전지

Family Cites Families (87)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4293451A (en) 1978-06-08 1981-10-06 Bernd Ross Screenable contact structure and method for semiconductor devices
JPS5933869A (ja) 1982-08-20 1984-02-23 Hitachi Ltd 半導体装置用電極材料
JPS60140880A (ja) 1983-12-28 1985-07-25 Hitachi Ltd 太陽電池の製造方法
JPS6236040A (ja) 1985-08-08 1987-02-17 Iwaki Glass Kk 低融点封着用硝子
JPH01138150A (ja) 1987-11-25 1989-05-31 Ohara Inc 低融性ガラス
US4945071A (en) 1989-04-19 1990-07-31 National Starch And Chemical Investment Holding Company Low softening point metallic oxide glasses suitable for use in electronic applications
JPH03218943A (ja) 1989-11-28 1991-09-26 Matsushita Electric Ind Co Ltd 封着ガラス
US5245492A (en) 1989-11-28 1993-09-14 Matsushita Electric Industrial Co., Ltd. Magnetic head
US5066621A (en) 1990-06-21 1991-11-19 Johnson Matthey Inc. Sealing glass composition and electrically conductive formulation containing same
JPH04270140A (ja) 1990-06-21 1992-09-25 Johnson Matthey Inc シーリングガラス組成物および導電性成分を含む同組成物
US5013697A (en) 1990-06-21 1991-05-07 Johnson Matthey Inc. Sealing glass compositions
GB9015072D0 (en) 1990-07-09 1990-08-29 Cookson Group Plc Glass composition
US5118362A (en) 1990-09-24 1992-06-02 Mobil Solar Energy Corporation Electrical contacts and methods of manufacturing same
US5240884A (en) 1991-09-05 1993-08-31 Johnson Matthey, Inc. Silver-glass die attach paste
JP3148303B2 (ja) 1991-10-18 2001-03-19 株式会社住田光学ガラス 耐熱耐真空用光学繊維束の製造方法
US5188990A (en) 1991-11-21 1993-02-23 Vlsi Packaging Materials Low temperature sealing glass compositions
JPH05175254A (ja) 1991-12-20 1993-07-13 Nippon Electric Glass Co Ltd 低融点接着組成物
US5594406A (en) 1992-02-25 1997-01-14 Matsushita Electric Industrial Co., Ltd. Zinc oxide varistor and process for the production thereof
US5663109A (en) 1992-10-19 1997-09-02 Quantum Materials, Inc. Low temperature glass paste with high metal to glass ratio
US5334558A (en) 1992-10-19 1994-08-02 Diemat, Inc. Low temperature glass with improved thermal stress properties and method of use
US5336644A (en) 1993-07-09 1994-08-09 Johnson Matthey Inc. Sealing glass compositions
JPH0897011A (ja) 1994-09-26 1996-04-12 Matsushita Electric Ind Co Ltd 酸化亜鉛バリスタ用電極材料
JP3541070B2 (ja) 1994-11-15 2004-07-07 イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニー 自動車ガラスの厚膜導電体ペースト
JP3624482B2 (ja) 1995-09-22 2005-03-02 株式会社村田製作所 導電性ペーストおよびそれを用いた蛍光表示管
JPH10340621A (ja) 1997-06-05 1998-12-22 Tanaka Kikinzoku Kogyo Kk 導体ペースト
JP3740251B2 (ja) 1997-06-09 2006-02-01 キヤノン株式会社 太陽電池モジュールの製造方法
JP2001284754A (ja) 2000-03-30 2001-10-12 Kyocera Corp ガラスセラミック回路基板
JP4487596B2 (ja) 2004-02-27 2010-06-23 Ｔｄｋ株式会社 積層セラミック電子部品用の積層体ユニットの製造方法
JP4846219B2 (ja) 2004-09-24 2011-12-28 シャープ株式会社 結晶シリコン太陽電池の製造方法
US20060102228A1 (en) 2004-11-12 2006-05-18 Ferro Corporation Method of making solar cell contacts
US7556748B2 (en) 2005-04-14 2009-07-07 E. I. Du Pont De Nemours And Company Method of manufacture of semiconductor device and conductive compositions used therein
US7435361B2 (en) 2005-04-14 2008-10-14 E.I. Du Pont De Nemours And Company Conductive compositions and processes for use in the manufacture of semiconductor devices
US7494607B2 (en) 2005-04-14 2009-02-24 E.I. Du Pont De Nemours And Company Electroconductive thick film composition(s), electrode(s), and semiconductor device(s) formed therefrom
US7462304B2 (en) 2005-04-14 2008-12-09 E.I. Du Pont De Nemours And Company Conductive compositions used in the manufacture of semiconductor device
US8093491B2 (en) 2005-06-03 2012-01-10 Ferro Corporation Lead free solar cell contacts
US7771623B2 (en) 2005-06-07 2010-08-10 E.I. du Pont de Nemours and Company Dupont (UK) Limited Aluminum thick film composition(s), electrode(s), semiconductor device(s) and methods of making thereof
WO2007125879A1 (ja) 2006-04-25 2007-11-08 Sharp Corporation 太陽電池電極用導電性ペースト
JP4918182B2 (ja) 2006-09-26 2012-04-18 Ｈｏｙａ株式会社 ガラス成形体の製造方法及び製造装置、並びに光学素子の製造方法
CN100408256C (zh) 2006-11-26 2008-08-06 常熟市华银焊料有限公司 一种含镓、铟、镍和铈的无镉银钎料
JP5091161B2 (ja) 2006-12-26 2012-12-05 京セラ株式会社 太陽電池素子及び太陽電池素子の製造方法
KR100787463B1 (ko) 2007-01-05 2007-12-26 삼성에스디아이 주식회사 글래스 프릿, 실링재 형성용 조성물, 발광 장치 및 발광 장치의 제조방법
EP2137739B1 (en) 2007-04-25 2017-11-01 Heraeus Precious Metals North America Conshohocken LLC Thick film conductor formulations comprising silver and nickel or silver and nickel alloys and solar cells made therefrom
JP5272373B2 (ja) 2007-10-17 2013-08-28 セントラル硝子株式会社 多結晶Ｓｉ太陽電池
WO2009052266A1 (en) * 2007-10-18 2009-04-23 E. I. Du Pont De Nemours And Company Conductive compositions and processes for use in the manufacture of semiconductor devices: mg-containing additive
WO2009052356A2 (en) 2007-10-18 2009-04-23 E. I. Du Pont De Nemours And Company Conductive compositions and processes for use in the manufacture of semiconductor devices
US7736546B2 (en) 2008-01-30 2010-06-15 Basf Se Glass frits
JP5525714B2 (ja) 2008-02-08 2014-06-18 日立粉末冶金株式会社 ガラス組成物
KR20110003360A (ko) 2008-04-09 2011-01-11 이 아이 듀폰 디 네모아 앤드 캄파니 반도체 소자의 제조에 사용하기 위한 전도성 조성물 및 방법
US7608206B1 (en) 2008-04-18 2009-10-27 E.I. Dupont De Nemours & Company Non-lead resistor composition
US8158504B2 (en) 2008-05-30 2012-04-17 E. I. Du Pont De Nemours And Company Conductive compositions and processes for use in the manufacture of semiconductor devices—organic medium components
EP2637215B1 (en) 2008-08-07 2019-02-27 Kyoto Elex Co., Ltd. Conductive paste for formation of a solar cell element electrode, solar cell element, and manufacturing method for said solar cell element
JP5414409B2 (ja) 2009-01-16 2014-02-12 日立粉末冶金株式会社 低融点ガラス組成物、それを用いた低温封着材料及び電子部品
CN102365246B (zh) 2009-03-27 2014-07-09 日立粉末冶金株式会社 玻璃组合物及使用其的导电性糊组合物、电极配线元件和电子部件
US8945436B2 (en) 2009-03-27 2015-02-03 Hitachi, Ltd. Conductive paste and electronic part equipped with electrode wiring formed from same
JP5567785B2 (ja) 2009-03-31 2014-08-06 三菱マテリアル株式会社 導電性組成物及びそれを用いた太陽電池の製造方法
JP2010251645A (ja) 2009-04-20 2010-11-04 Namics Corp 太陽電池及びその電極形成用導電性ペースト
WO2010123967A2 (en) 2009-04-22 2010-10-28 E. I. Du Pont De Nemours And Company Glass compositions used in conductors for photovoltaic cells
US7910393B2 (en) 2009-06-17 2011-03-22 Innovalight, Inc. Methods for forming a dual-doped emitter on a silicon substrate with a sub-critical shear thinning nanoparticle fluid
JP2011018425A (ja) 2009-07-10 2011-01-27 Showa Denko Kk 磁気記録媒体の製造方法及び磁気記録再生装置
JP5559510B2 (ja) 2009-10-28 2014-07-23 昭栄化学工業株式会社 太陽電池素子及びその製造方法
JP5559509B2 (ja) 2009-10-28 2014-07-23 昭栄化学工業株式会社 太陽電池電極形成用導電性ペースト
EP2534695A2 (en) 2010-02-08 2012-12-19 E.I. Du Pont De Nemours And Company Process for the production of a mwt silicon solar cell
JP5746325B2 (ja) 2010-05-04 2015-07-08 イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニーＥ．Ｉ．Ｄｕ Ｐｏｎｔ Ｄｅ Ｎｅｍｏｕｒｓ Ａｎｄ Ｃｏｍｐａｎｙ 鉛−テルル−ホウ素−酸化物を含有する厚膜ペーストと半導体デバイスの製造においてのそれらの使用
US9129725B2 (en) * 2010-12-17 2015-09-08 E I Du Pont De Nemours And Company Conductive paste composition containing lithium, and articles made therefrom
US8486308B2 (en) * 2010-12-17 2013-07-16 E I Du Pont De Nemours And Company Conductive paste composition containing lithium, and articles made therefrom
EP2666168A1 (en) 2011-01-18 2013-11-27 Heraeus Precious Metals North America Conshohocken LLC Electroconductive paste compositions and solar cell electrodes and contacts made therefrom
US20130049148A1 (en) 2011-02-22 2013-02-28 E I Du Pont De Nemours And Company Conductive paste composition and semiconductor devices made therewith
JP5048142B2 (ja) 2011-03-04 2012-10-17 日本電産コパル株式会社 カメラ装置
US8900487B2 (en) * 2011-03-24 2014-12-02 E I Du Pont De Nemours And Company Conductive paste composition and semiconductor devices made therefrom
US8512463B2 (en) 2011-04-05 2013-08-20 E I Du Pont De Nemours And Company Thick film paste containing bismuth-tellurium-oxide and its use in the manufacture of semiconductor devices
US8696948B2 (en) 2011-08-11 2014-04-15 E I Du Pont De Nemours And Company Thick film paste containing lead—tellurium—lithium—titanium—oxide and its use in the manufacture of semiconductor devices
US9023254B2 (en) 2011-10-20 2015-05-05 E I Du Pont De Nemours And Company Thick film silver paste and its use in the manufacture of semiconductor devices
US8771554B2 (en) 2011-10-20 2014-07-08 E I Du Pont De Nemours And Company Thick film silver paste containing Al2O3 and lead-tellurium—oxide and its use in the manufacture of semiconductor devices
US20130186463A1 (en) 2011-12-06 2013-07-25 E I Du Pont De Nemours And Company Conductive silver paste for a metal-wrap-through silicon solar cell
CN102496404B (zh) 2011-12-27 2013-10-30 华东理工大学 一种高效晶硅太阳电池用电极银浆
US9087937B2 (en) 2012-05-10 2015-07-21 E I Du Pont De Nemours And Company Glass composition and its use in conductive silver paste
KR20140017052A (ko) * 2012-07-27 2014-02-11 주식회사 휘닉스소재 페이스트 조성물, 및 이를 포함하는 태양 전지용 전극 및 태양 전지
US8969709B2 (en) 2012-08-30 2015-03-03 E I Du Pont De Nemours And Company Use of a conductive composition containing lead—tellurium-based oxide in the manufacture of semiconductor devices with lightly doped emitters
JP5756447B2 (ja) 2012-10-31 2015-07-29 株式会社ノリタケカンパニーリミテド 太陽電池用導電性ペースト組成物
KR101600652B1 (ko) 2012-11-12 2016-03-07 제일모직주식회사 태양전지 전극용 페이스트　및　이로부터 제조된 전극
GB201407418D0 (en) 2014-04-28 2014-06-11 Johnson Matthey Plc Conductive paste, electrode and solar cell
CN104726085A (zh) 2014-07-02 2015-06-24 济南大学 一种核壳结构量子点复合纳米晶荧光探针及制备方法
JP5816738B1 (ja) 2014-11-27 2015-11-18 株式会社ノリタケカンパニーリミテド 導電性組成物
JP6531421B2 (ja) 2015-02-19 2019-06-19 セントラル硝子株式会社 Ｂｉ２Ｏ３−ＴｅＯ２−ＳｉＯ２−ＷＯ３−ＲＯ系ガラス
CN105990433A (zh) * 2015-03-04 2016-10-05 和舰科技(苏州)有限公司 一种低电阻沟槽型金属氧化物半导体场效应晶体管及其自对准工艺
JP6074483B1 (ja) 2015-11-10 2017-02-01 株式会社ノリタケカンパニーリミテド 導電性組成物
CN105489710B (zh) * 2016-01-22 2018-05-29 四川银河星源科技有限公司 一种全背电极太阳能电池的生产工艺

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101400133B1 (ko) 2013-11-28 2014-05-28 덕산하이메탈(주) 은 페이스트 조성물 및 이를 이용하여 제조된 태양전지

Also Published As

Publication number Publication date
JP2018182331A (ja) 2018-11-15
CN108735334B (zh) 2021-08-03
TW201841847A (zh) 2018-12-01
US20180301574A1 (en) 2018-10-18
CN108735334A (zh) 2018-11-02
US10658528B2 (en) 2020-05-19
JP7098397B2 (ja) 2022-07-11
KR20180117048A (ko) 2018-10-26
TWI745562B (zh) 2021-11-11

Similar Documents

Publication Publication Date Title
US10861985B2 (en) Conductive paste composition and semiconductor devices made therewith
US9640675B2 (en) Conductive paste composition and semiconductor devices made therefrom
JP6185232B2 (ja) 低濃度ドーピングのエミッタを備えた半導体デバイスの製造における、鉛−テルルをベースとする酸化物を含有する導電性組成物の使用
KR102031570B1 (ko) 전도성 페이스트 조성물 및 이를 사용하여 제조된 반도체 장치
US20130049148A1 (en) Conductive paste composition and semiconductor devices made therewith
JP2013534023A (ja) 鉛−テルル−ホウ素−酸化物を含有する厚膜ペーストと半導体デバイスの製造においてのそれらの使用
CN104769683B (zh) 导电膏组合物及由其制成的半导体器件
US20150228819A1 (en) Lead-free conductive paste composition and semiconductor devices made therewith
US10784383B2 (en) Conductive paste composition and semiconductor devices made therewith
US9793025B2 (en) Conductive paste composition and semiconductor devices made therewith
US20170141245A1 (en) Conductive paste composition and semiconductor devices made therewith
US9236161B2 (en) Conductive paste composition and semiconductor devices made therewith
US9761742B2 (en) Conductive paste composition and semiconductor devices made therewith
US20130284256A1 (en) Lead-free conductive paste composition and semiconductor devices made therewith

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant