KR102029901B1 - 구리 구조들을 갖는 ain으로 만들어진 회로 기판 - Google Patents

구리 구조들을 갖는 ain으로 만들어진 회로 기판 Download PDF

Info

Publication number
KR102029901B1
KR102029901B1 KR1020147014998A KR20147014998A KR102029901B1 KR 102029901 B1 KR102029901 B1 KR 102029901B1 KR 1020147014998 A KR1020147014998 A KR 1020147014998A KR 20147014998 A KR20147014998 A KR 20147014998A KR 102029901 B1 KR102029901 B1 KR 102029901B1
Authority
KR
South Korea
Prior art keywords
paste
circuit board
viscosity
contacts
adhesive paste
Prior art date
Application number
KR1020147014998A
Other languages
English (en)
Other versions
KR20140095083A (ko
Inventor
알렉산더 돈
롤란트 레나이스
클라우스 헤르만
디이트마 예니히
Original Assignee
세람테크 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세람테크 게엠베하 filed Critical 세람테크 게엠베하
Publication of KR20140095083A publication Critical patent/KR20140095083A/ko
Application granted granted Critical
Publication of KR102029901B1 publication Critical patent/KR102029901B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1216—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by screen printing or stencil printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/08—Treatments involving gases
    • H05K2203/086—Using an inert gas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1283—After-treatment of the printed patterns, e.g. sintering or curing methods
    • H05K3/1291—Firing or sintering at relative high temperatures for patterns on inorganic boards, e.g. co-firing of circuits on green ceramic sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/246—Reinforcing conductive paste, ink or powder patterns by other methods, e.g. by plating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Ceramic Products (AREA)

Abstract

본 발명은 2개의 사이드 중 적어도 하나 위에 전기 컨덕터 트레이스들과 접점들을 가지며, 그리고 적어도 하나의 스루-홀 콘택(비아)을 갖는 세라믹 회로 기판을 생산하기 위한 공정에 관한 것이다. 발명에 따라서, 이어지는 연속적인 공정 단계들이 수행된다 : 질화 알루미늄으로 만들어진 세라믹 기판의 생산과 비아들을 위해 의도된 위치들에서 홀들을 천공하는 단계, b) 구리, 텅스텐, 몰리브덴 또는 이들의 합금들 또는 이들의 혼합물들로 만들어진 제1 접착 페이스트로 홀들을 채우는 단계, 그리고 c) 컨덕터 트레이스들과 접점들의 원하는 레이아웃을 갖는 세라믹 기판의 적어도 하나의 사이드 위에 제1 스크린 인쇄 동작을 이용해 제2 접착 페이스트로 단일-통과 오버프린팅하는 단계, d) 상기 제2 접착 페이스트로 오버프린팅의 선택적 완전 또는 부분적인 반복, e) N2(질소)와 함께 오븐에서 인쇄 세라믹 기판을 가열하는 단계 ― 산소 함유량이 0-50ppm O2로 제어되어 유지됨 ―, f) 컨덕터 트레이스들과 접점들의 원하는 두께가 달성될 때까지 제2 접착 페이스트 위에 낮은 유리 커버 페이스트를 갖는 제2 스크린-인쇄 공정을 이용해 오버프린팅하는 단계, g) N2(질소)와 함께 가열 오븐에서 인쇄 세라믹 기판을 가열하는 단계 ― 산소 함유량이 제어된 방식으로 0-50ppm O2로 유지됨 ―.

Description

구리 구조들을 갖는 AIN으로 만들어진 회로 기판{CIRCUIT BOARD MADE OF AIN WITH COPPER STRUCTURES}
본 발명은 2개의 사이드들 중 적어도 하나의 사이드 위에 인쇄 전기 컨덕터(printed electric conductors)들과 접점(contact point)들을 가지며 적어도 하나의 스루-홀 콘택(through-hole contact)(비아(via))을 갖는 세라믹 회로 기판(ceramic circuit board)을 생산하기 위한 방법에 관한 것이다.
발명은 청구항 1의 전제부에 따른 방법을 개선하는데 목적이 있으며, 목적을 위해 이러한 방법에 의해 생산된 회로 기판들은 고-출력 광원들을 위한 LED 기술에서 사용될 수 있으며, 회로 기판은 많은 열을 발생하며 고전류 흐름을 갖는다. 예를 들어, 이와 같은 고-출력 광원들은 경기장에서 투광조명등(floodlight)들로서 사용된다.
발명에 따르면, 이러한 목적은 다음과 같은 공정 단계들에 의해 달성된다:
a) 질화 알루미늄(aluminum nitride)의 세라믹 기판을 생산하며 비아(via)들을 위해 제공된 위치들에서 보어홀(borehole)들을 생성하는 단계,
b) 구리, 텅스텐, 몰리브덴 또는 이들의 합금들 또는 이들의 혼합물들의 제1 접착 페이스트로 보어홀들을 채우는 단계, 그리고
c) 제2 접착 페이스트를 이용해 인쇄 컨덕터들과 접점들의 원하는 레이아웃을 갖는 세라믹 기판의 적어도 하나의 사이드 위에 제1 스크린 인쇄 공정을 이용해 한 차례 오버프린트하는 단계,
d) 제2 접착 페이스트를 이용해 오버프린트 단계의 선택적 완전 또는 부분적 반복 단계,
e) N2(질소)와 함께 가열된 오븐(fired oven) 내에서 인쇄 세라믹 기판을 가열하는 단계 ― 여기서 산소 함유량(oxygen content)은 제어된 방식으로 0-50 ppm O2로 유지됨 ―,
f) 인쇄 컨덕터들과 접점들의 원하는 두께를 달성할 때까지 제2 스크린 인쇄 동작에서 제2 접착 페이스트 위에 유리-린 커버 페이스트(glass-lean cover paste)를 이용해 인쇄하는 단계,
g) N2(질소)와 함께 가열 오븐(firing oven) 내에서 인쇄 세라믹 기판을 가열하는 단계 ― 여기서 산소 함유량은 제어된 방식으로 0-50 ppm O2로 유지됨 ―.
특히 두껍거나 높은 인쇄 컨덕터들이 이러한 방법에 의해 생산될 수 있다.
각각의 스크린 인쇄 공정은 바람직하게는 세라믹 기판의 다운스트림 건조 공정(downstream drying process) 또는 가열 공정이 이어지며, 이러한 공정은 접착력(adhesion)과 장기 안정성(lon-term stability)을 개선한다.
발명의 일 실시예에서, 인쇄 컨덕터들과 접점들 및/또는 가열된 커버 페이스트는 부식-방지 및 납땜가능한 공정으로 니켈과 금의 무전류 [증착]에 의해 강화된다.
비아들을 위해 제공된 위치들에서 보어홀들의 생성은 바람직하게는 소결 전 펀칭에 의해 또는 소결 후 레이저 방사(laser radiation)에 의해 발생한다.
바람직한 실시예에서, 매우 점성이 있는 구리 페이스트가 제1 접착 페이스트로서 사용되며, 구리 페이스트의 점성은 바람직하게는 800 Pa·s와 1200 Pa·s 사이 바람직하게는 900 Pa·s와 1100 Pa·s 사이 그리고 특히 바람직하게는 1000 Pa·s이다.
구리 페이스트는 바람직하게는 CuO 또는 Cu2O 그리고 바람직하게는 AIN에 적합한 ZnO-SiO2로부터 접착 유리를 포함한다.
일 실시예에서, Al 또는 Ti와 같은 체적-확대 성분들은 바람직하게는 구리를 방출하는 CuCl과 같은 물질들과 함께 구리 페이스트에서 사용된다.
제2 접착 페이스트는 바람직하게는 제2 접착 페이스트의 점성을 제외하고 제1 접착 페이스트와 동일하며, 여기서 제2 접착 페이스트의 점성은 제1 접착 페이스트의 점성의 절반 미만이다. "대략 절반"은 바람직하게는 50%±10%를 의미하며, 특히 바람직하게는 50%±5% 그리고 가장 특히 바람직하게는 50%±2%를 의미한다.
제2 접착 페이스트의 점성은 바람직하게는 500 Pa·s이다. 문구 "500 Pa·s" 는 바람직하게는 500 Pa·s±50 Pa·s 사이의 점성, 특히 바람직하게는 500 Pa·s±10 Pa·s 사이의 점성을 지칭하는 것으로 이해된다.
발명의 일 실시예에서 커버 페이스트는 접착 유리의 부재를 제외하고 접착 페이스트와 동일하지만, 커버 페이스트는 접착 페이스트보다 낮은 점성을 가지며, 여기서 커버 페이스트의 점성은 접착 페이스트의 점성의 1/3과 2/3 사이이며 그리고 특히 바람직하게는 접착 페이스트의 점성의 40% 내지 60%이다.
인쇄 컨덕터들과 접점들의 오버프린팅을 반복하는 단계에 있어서, 오버프린팅은 바람직하게는 0.01-0.05mm 작다.
본 명세서에 기술된 방법에 의해 생산된 인쇄 컨덕터들과 접점들을 갖는 세라믹 회로 기판의 경우에, 인쇄 컨덕터들과 접점들의 수직 두께 또는 높이는 바람직하게는 20㎛과 125㎛ 사이이며, 바람직하게는 60㎛ 내지 90㎛ 이다.
발명에 따라서, 비아들은 바람직하게는 구리, 텅스텐 또는 몰리브덴 또는 이들의 혼합물들로 채워진다. 은은 은의 합금 반응들이 너무 격렬하기 때문에 수용가능하지 않다.
이들 회로 기판들은 바람직하게는 LED 기술에서 고성능 광원들을 위해 사용되며, 여기서 상당한 열이 발생되며 높은 전류들이 흐른다. 이와 같은 고-출력 광원들은 예를 들어 경기장들에서 투광조명 시스템으로서 사용된다.
생산 공정:
1) 질화 알루미늄의 세라믹 기판이 생산을 위해 사용된다; 세라믹 기판은 위치들에 비아들을 생성하기 위해 소결 전에 천공되거나 소결 후에 레이저 빔으로 레이저-구멍이 난다.
2) 발명에 따라서 제1 단계로서 비아들은 구리, 텅스텐, 몰리브덴 또는 이들의 합금들 또는 혼합물들의 접착 페이스트로 채워진다. 1000 Pa·s 의 점성을 갖는 구리 페이스트는 바람직하게는 접착 페이스트로서 사용된다. 페이스트를 통해 구리는 CuO 또는 Cu2O 그리고 바람직하게는 ZnO-SiO2의 AIN에 적합한 접착 유리를 포함할 수 있다. 게다가, Al 또는 Ti 그리고 가열시 CuCl과 같은 구리를 방출하는 물질들과 같은 체적-증가 성분들이 바람직하다.
3) 다음으로, 세라믹 기판의 적어도 한 사이드는 점(2)에 특정된 구리 페이스트를 이용해 인쇄 컨덕터와 접점들의 원하는 레이아웃에 따라서 스크린 인쇄 공정에 의해 한 차례 완전히 오버프린트된다.
4) 특히 두꺼운 인쇄 컨덕터들과 접점들이 생산되어야 한다면, 다른 스크린 인쇄 공정이 접착 페이스트로서 전술한 구리 페이스트를 이용해 추가적으로 수행된다. 구리 페이스트는 스크린 인쇄 공정으로 완전히 또는 부분적으로 여러 차례 오버프린트될 수 있다.
5) 그 다음 인쇄된 접착 페이스트(들)을 갖는 세라믹 기판은 바람직하게는 80℃에서 건조된다.
6) 다음으로, 산소 함유량이 제어되 0-50 ppm O2에서 유지되는 동안 인쇄된 세라믹 기판은 900℃에서 N2(질소)와 함께 가열된 오븐을 통과한다.
7) 다음으로, 전술한 바와 같이, 인쇄 컨덕터들과 접점들의 구리 두께를 달성할 때까지 낮은 유리 함유량과 적절한 점성 및 적절한 조성물을 갖는 커버 페이스트가 가열된 접착 페이스트 위에 오버프린트된다. 커버 페이스트는 접착 유리의 부재를 제외하고 접착 페이스트와 동일하지만 커버 페이스트는 접착 페이스트보다 낮은 점성을 갖는다. 커버 페이스트의 점성은 바람직하게는 접착 페이스트의 점성의 ⅓과 ⅔ 사이이며 그리고 특히 바람직하게는 접착 페이스트의 점성의 40% 내지 60%이다.
8) 다음으로, 세라믹 기판이, 바람직하게는 80℃에서, 인쇄 커버 페이스트와 함께 건조된다.
9) 다음으로, 산소 함유량이 제어된 0-50ppm O2에서 유지되는 동안 인쇄 세라믹 기판은 900℃에서 N2(질소)와 함께 가열된 오븐을 통과한다.
10) 대안으로, 포인트 6이 생략되며 커버 페이스트는 사전 가열 공정없이 건조 직후에 접착 페이스트 위에 인쇄된다.
발명에 따라서, 인쇄 컨덕터들과 접점들은 바람직하게는 질화 알루미늄의 세라믹 기판 위에 적절한 페이스트를 사용하는 적어도 하나의 스크린 인쇄 공정과 더불어 구리 또는 구리 합금으로 도포되며, 여기서 전술한 구리 두께가 달성된다. 20㎛와 40㎛ 사이의 인쇄 컨덕터들과 접점들의 두께 또는 높이에서 단일 도포는 충분하다. 40㎛ 내지 125㎛의 보다 두껍거나 보다 높은 인쇄 컨덕터들과 접점들이 필요하다면, 바람직하게는 둘 또는 심지어 보다 많은 스크린 인쇄 동작들이 수행된다. 2개의 다른 페이스트들, 즉 세라믹 기판 바로 위 접착 페이스트 그리고 접착 페이스트 위 커버 페이스트와 함께 작업하는 것은 관례이다. 발명에 따르면, 양 페이스트들은 전적으로 스크린 인쇄 공정에 의해 도포된다.
생산 공정에서, 세라믹 기판내 비아들은 접착 페이스트로 채워지며 세라믹 기판의 적어도 한 사이드는 원하는 레이아웃에 따라서 한 차례 또는 두 차례 접착 페이스트에 의해 완전히 오버프린트된다. 접착 페이스트는 추가적인 스크린 인쇄 공정에 의해 추가적으로 인쇄될 수 있다. 이것은 바람직하게는 각각의 도포 후 건조된다. 다음으로, 인쇄 컨덕터들과 접점들의 전술한 구리 두께가 달성될 때까지 적절한 점성과 적절한 조성물의 커버 페이스트가 접착 페이스트 위에 인쇄된다.
회로 기판의 다른 사이드, 즉, 바닥 사이드는 구리 페이스트와 함께 하나 또는 하나를 초과하는 오버프린트들을 또한 포함할 수 있다.
비아들은 바람직하게는 0.20mm의 직경을 갖지만 직경은 세라믹 기판의 두께에 따라서 조절될 수 있다. 보다 두꺼운 세라믹 기판들은 추가적인 비아들, 즉, 보다 큰 직경을 갖는 비아들을 필요로한다. 세라믹 기판이 1mm의 두께를 가지면, 비아들의 직경은 0.3-0.4mm이어야 한다. 비아들은 바람직하게는 비아들의 레이아웃내 적절한 스크린 레이아웃과 인쇄 플레이트를 갖는 스크린 인쇄 머신 위에 1000Pa·s 의 점성을 갖는 높은 점성의 구리 페이스트로 채워진다. 구리 페이스트(특히 AIN 기판 바로 위 접착 페이스트)는 CuO 또는 Cu2O 그리고 ZnO-SiO2로 만들어진 (바람직하게는 이와 같이) AIN에 적합한 접착 유리를 포함한다. 이것이 제1 스크린 인쇄 공정이다. 그 다음 인쇄 기판은 바람직하게는 80℃에서 건조된다.
다음으로 동일한 레이아웃을 갖는 다른 스크린 인쇄 공정이 동일한 구리 페이스트지만 500Pa·s 로 묽어진 구리 페이스트를 이용해 스크린 인쇄 머신에 대해 수행된다. 이것이 제2 스크린 인쇄 공정이다. 제2 스크린 인쇄 공정은 제1 스크린 인쇄 공정에 의해 발생된 인쇄 컨덕터들과 접점들 위에 정확히 발생하며 이에 의해 인쇄 컨덕터들과 접점들의 두께 또는 높이가 증가한다.
이러한 방식으로 준비된 기판은, 산소 함유량이 제어된 0-50ppm O2에서 유지되는 동안, 900℃에서 N2(질소)와 함께 가열 오븐을 통과한다. 구리는 결코 가열중인 첨가물과 콘택하지 않는다. 그 다음 이미 인쇄되고 가열된 특정한 영역들 또는 구조들 또는 전체 구조가 낮은 유리 함유량을 갖는 추가적인 구리 페이스트의 도움으로 한 사이드 또는 양 사이드 위에 강화된 다음에 동일한 조건들 하에서 다시 가열된다. 이제 구리 층의 두께는 발명에 따른 두께와 동일하다.
그 다음 커버 층 및/또는 가열된 구리 층은 바람직하게는 4㎛ 무전류 니켈, 선택적으로 0.05㎛ 팔라듐(Pd) 및 0.05㎛ 무전류 금과 함께 부식-방지 및 납땜가능한 방식으로 강화된다. 금속화(metalization), 즉, 구리 층은, 예를 들어, 비아들 조차도 LED의 상부 측으로 접착제가 스며들 수 있는 어떠한 누설들도 없는 세라믹으로 이와 같은 밀봉을 형성한다.
스크린 인쇄로 인쇄된 세라믹 기판은 적절한 온도, 통상적으로 90℃에서 6 내지 10분 동안, 그리고 바람직하게는 0-50ppm의 매우 낮은 잔여 산소 함유량을 갖는 질소 대기에서 각각의 개별적인 인쇄 공정 또는 모든 인쇄 공정 후 함께 가열된다.
AIN을 위해, 본 발명은 알려진 DCB 기술(200㎛ 초과)과 박막 기술(대략 20㎛까지) 사이의 갭(gap)에 가까우며 박막 기술의 채워진 비아들의 사용을 허용하며, 이에 의해 접점들과 양 사이드들이 가능하다.
이제 구체적인 예:
크기 114×114×0.38mm의 AIN의 소결된 세라믹 기판이 정의된 레이아웃으로 레이저 천공된다. 비아들은 0.20mm의 직경을 갖는다. 비아들은 비아들의 레이아웃에서 적절한 스크린 레이아웃과 인쇄 플레이트와 함께 스크린 인쇄 머신 위에 1000 Pa·s의 높은 점성의 구리 페이스트로 채워진다. 구리 페이스트는 CuO 및/또는 Cu2O, AIN 및 2%의 Al 분말 + 소량의 3% CuCl에 적합한 ZnO-SiO2의 접착 유리를 포함한다. 80℃에서 건조 후, 표면 인쇄는, 페이스트가 500Pa·s로 묽어지는 것을 제외하고, 스크린 인쇄 머신과 함께 동일한 페이스트를 이용해 기판의 각 사이드 위에 수행된다. 이러한 방식으로 준비된 기판은 산소 함유량이 제어된 0-50ppm O2에서 유지되는 900℃에서 N2와 함께 가열 오븐을 통과한다. 구리는 조금도 가열중인 첨가물과 콘택하지 않는다. 다음으로, 이미 인쇄되고 가열된, 특정한 구조들 또는 전체 구조가 낮은 유리 함유량을 갖는 다른 구리 페이스트의 도움으로 일측 또는 양측에 대해 강화된다. 구조는 동일한 조건들 하에서 다시 가열된다. 구리 층의 두께는 이제 70㎛이다. 구리 층은, 둘 다 무전류 증착에 의해 발생되는, 4㎛ 니켈 및 0.05㎛ 금과 함께 부식-방지 및 납땜가능한 방식으로 강화된다.
금속화는 세라믹을 봉인하며, 따라서 비아들은 또한 낮은 점성 접착이 LED의 상부 측으로 스며들 수 있는 어떠한 누설들이 없도록 밀봉된다.
발명의 실시예들의 특징:
● 가열된 인쇄 컨덕터들과 접점들을 갖는 질화 알루미늄의 세라믹 회로 기판은 인쇄 컨덕터들과 접점들의 두께 또는 구리 두께의 높이가 20㎛와 500㎛, 바람직하게는 20㎛ 내지 125㎛, 특히 바람직하게는 60㎛ 내지 90㎛인 구리 또는 구리 합금으로 만들어진다.
● 구리, 텅스텐 또는 몰리브덴으로 채워진 비아들이 회로 보드 위에 정렬된다.
● 소결 전에 천공되었거나 소결 후 레이저 빔을 이용해 레이저 천공된 질화 알루미늄의 세라믹 기판이 이러한 생산을 위해 사용된다.
● 인쇄 컨덕터들과 접점들이 구리 또는 구리 합금과 함께 적어도 2개의 스크린 인쇄 공정들과 가열 공정들에 의해 세라믹 기판에 도포된다.
● 2개의 페이스트들이 사용되고 가열된다. 세라믹 기판에 직접 콘택하고/하거나 인접한 페이스트는 유리 함유량을 갖는 접착 페이스트이며 세라믹 기판과 콘택하는 커버 페이스트는 낮은 유리 함유량으로 설계되는데 이는 인쇄 컨덕터들과 접점들이 아연도금될 수 있어야 하기 때문이다.
● 정확히 동일한 스크린 인쇄 레이아웃이 양 스크린 인쇄 공정들과 함께 사용된다. 그러나, 두꺼운 인쇄 컨덕터 또는 두꺼운 접점이 몇몇 위치들에서 필요하지 않다면, 제2 스크린 인쇄 공정은 이러한 위치 또는 이들 위치들을 생략할 수 있다.
● 제2 인쇄는 바람직하게는 대략 0.01-0.05mm 작게 만들어지며, 이를 위해 제2 페이스트는 제1 층의 경사면 사이드들 아래로 흐르지 않으며 제어되지 않는 방식으로 구조들의 확장을 야기한다.
● 제1 스크린 인쇄 공정에서 높은 점성의 구리 페이스트가 접착 페이스트로서 사용되며, 구리 페이스트의 점성은 800Pa·s 와 1200Pa·s 사이이다. 구리 페이스트의 점성은 바람직하게는 900Pa·s 와 1100Pa·s 사이이며 특히 바람직하게는 1000Pa·s이다.
● 커버 페이스트의 점성은 표면을 보다 부드럽게 만들고 스크린 옷 염색(screen cloth imprint)을 최소화하기 위해 접착 페이스트의 점성보다 낮다. 커버 페이스트는 바람직하게는 접착 페이스트의 점성보다 낮은 점성을 갖는다. 점성은 바람직하게는 접착 페이스트의 점성의 ⅓과 ⅔ 사이이며 특히 바람직하게는 접착 페이스트의 점성의 40% 내지 60% 이다. 그러나, 접착 페이스트와 커버 페이스트는 화학적으로 동일하며 유리 함유량을 제외하고 그들의 점성에 있어서만 다르다.
● 접착 페이스트의 구리 페이스트는 바람직하게는 CuO 및/또는 Cu2O 그리고 AIN에 적합한 ZnO-SiO2의 접착 유리를 포함한다.
● 제1 스크린 인쇄 동작 후 세라믹 기판은 적절한 온도 바람직하게는 80℃ 온도에서 건조된다.
● AIN에 적합한 세라믹 기판은 바람직하게는 크기에 있어서 114×114×0.38mm이다. 세라믹 기판은 0.38mm 두께이다.
● 가열은 바람직하게는 산소 함유량이 제어된 6-10ppm O2에서 유지되는 N2(질소)를 갖는 가열중인 오븐에서 900℃로 발생한다.
● 가열중인 오븐에서 구리는 임의의 점에서 가열중인 도움에 의해 콘택하지 않는다.

Claims (13)

  1. 2개의 사이드들 중 적어도 하나의 사이드 위에 전기 인쇄 컨덕터들과 접점들을 가지며 적어도 하나의 스루-홀 콘택(비아(via))을 갖는 세라믹 회로 기판을 생산하기 위한 방법으로서,
    a) 질화 알루미늄의 세라믹 기판을 생산하고 비아들을 위해 제공된 위치들에서 보어홀(borehole)들을 생성하는 단계,
    b) 구리, 텅스텐, 몰리브덴 또는 이들의 합금들 또는 이들의 혼합물들의 제1 접착 페이스트로 보어홀들을 채우는 단계, 및
    c) 제2 접착 페이스트를 이용해 상기 인쇄 컨덕터들과 접점들의 원하는 레이아웃을 갖는 상기 세라믹 기판의 적어도 하나의 사이드 위에 제1 스크린 인쇄 동작을 이용해 일회-통과(one-pass) 오버프린팅하는 단계,
    d) 상기 제2 접착 페이스트를 이용해 상기 오버프린팅을 완전히 또는 부분적으로 반복하는 단계,
    e) N2(질소)와 함께 가열 오븐에서 상기 인쇄 세라믹 기판을 가열하는 단계 ― 여기서 산소 함유량은 0-50ppm O2의 제어된 레벨에서 유지됨 ―,
    f) 상기 인쇄 컨덕터들과 접점들의 원하는 두께를 달성할 때까지 제2 스크린 인쇄 동작에서 상기 제2 접착 페이스트 위에 낮은 유리 함유량을 갖는 커버 페이스트를 이용해 인쇄하는 단계,
    g) N2(질소)와 함께 가열 오븐에서 상기 인쇄 세라믹 기판을 가열하는 단계 ― 여기서 상기 산소 함유량이 제어된 방식으로 0-50ppm O2로 유지됨 ―,
    를 포함하고,
    h) 점성이 800Pa·s와 1200Pa·s 사이인, 높은 점성의 구리 페이스트가 상기 제1 접착 페이스트로서 사용되고,
    i) 상기 구리 페이스트는 CuO 또는 Cu2O, 및 AlN에 적합한 ZnO-SiO2의 접착 유리를 포함하고,
    j) 상기 제2 접착 페이스트는 점성을 제외하고 상기 제1 접착 페이스트와 동일하며, 상기 제2 접착 페이스트의 점성은 상기 제1 접착 페이스트의 점성의 절반 미만인,
    세라믹 회로 기판을 생산하기 위한 방법.
  2. 제1항에 있어서,
    상기 세라믹 기판의 다운스트림 건조 공정 또는 가열 공정은 각각의 스크린 인쇄 공정 후 수행되는,
    세라믹 회로 기판을 생산하기 위한 방법.
  3. 제1항에 있어서,
    상기 인쇄 컨덕터들과 접점들 또는 상기 가열된 커버 페이스트는 니켈의 무전류 증착과 금의 무전류 증착에 의해 보강되는,
    세라믹 회로 기판을 생산하기 위한 방법.
  4. 제1항에 있어서,
    상기 홀들은 소결 전 천공에 의해 또는 소결 후 레이저 빔에 의해 상기 비아들을 위해 제공된 상기 위치들에서 생성되는,
    세라믹 회로 기판을 생산하기 위한 방법.
  5. 제1항에 있어서,
    상기 점성은 900Pa·s와 1100Pa·s 사이인,
    세라믹 회로 기판을 생산하기 위한 방법.
  6. 제5항에 있어서,
    상기 점성은 1000Pa·s인,
    세라믹 회로 기판을 생산하기 위한 방법.
  7. 제1항에 있어서,
    상기 구리 페이스트는 체적이 증가되도록 하는 Al 또는 Ti와 같은 성분들과 가열시 구리를 방출하는 CuCl과 같은 물질들을 포함하는,
    세라믹 회로 기판을 생산하기 위한 방법.
  8. 제1항에 있어서,
    상기 제2 접착 페이스트의 점성은 500Pa·s인,
    세라믹 회로 기판을 생산하기 위한 방법.
  9. 제1항에 있어서,
    상기 커버 페이스트는 상기 접착 유리가 없는 것을 제외하고 상기 제1 접착 페이스트와 동일하지만, 상기 커버 페이스트는 상기 제1 접착 페이스트보다 낮은 점성을 가지며, 여기서 상기 커버 페이스트의 상기 점성은 상기 제1 접착 페이스트의 상기 점성의 ⅓과 ⅔ 사이인,
    세라믹 회로 기판을 생산하기 위한 방법.
  10. 제9항에 있어서,
    상기 커버 페이스트의 상기 점성은 상기 제1 접착 페이스트의 점성의 40% 내지 60%인,
    세라믹 회로 기판을 생산하기 위한 방법.
  11. 제1항에 있어서,
    상기 인쇄 컨덕터들과 접점들의 오버프린팅을 반복할 때, 상기 오버프린팅의 둘레는 상기 인쇄 컨덕터들과 접점들의 둘레보다 0.01-0.05mm 작은,
    세라믹 회로 기판을 생산하기 위한 방법.
  12. 인쇄 컨덕터들과 접점들을 갖는, 제1항 내지 제11항 중 어느 한 항에 따른 방법에 의해 생산된 세라믹 회로 기판으로서,
    상기 인쇄 컨덕터들과 접점들의 수직 두께 또는 높이는 20㎛와 125㎛ 사이인,
    세라믹 회로 기판.
  13. 제12항에 있어서,
    상기 인쇄 컨덕터들과 접점들의 수직 두께 또는 높이는 60㎛ 내지 90㎛인,
    세라믹 회로 기판.
KR1020147014998A 2011-11-03 2012-10-31 구리 구조들을 갖는 ain으로 만들어진 회로 기판 KR102029901B1 (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
DE102011117538 2011-11-03
DE102011117538.9 2011-11-03
DE102012210555.7 2012-06-22
DE102012210555 2012-06-22
DE102012012692 2012-06-27
DE102012012692.1 2012-06-27
PCT/EP2012/071547 WO2013064531A1 (de) 2011-11-03 2012-10-31 Leiterplatte aus ain mit kupferstrukturen

Publications (2)

Publication Number Publication Date
KR20140095083A KR20140095083A (ko) 2014-07-31
KR102029901B1 true KR102029901B1 (ko) 2019-10-08

Family

ID=47191712

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147014998A KR102029901B1 (ko) 2011-11-03 2012-10-31 구리 구조들을 갖는 ain으로 만들어진 회로 기판

Country Status (11)

Country Link
US (1) US9717149B2 (ko)
EP (1) EP2774461B1 (ko)
JP (1) JP6207517B2 (ko)
KR (1) KR102029901B1 (ko)
CN (1) CN103891421B (ko)
BR (1) BR112014010725A2 (ko)
DE (1) DE102012219904A1 (ko)
IN (1) IN2014CN04038A (ko)
RU (1) RU2014122255A (ko)
TW (1) TWI566657B (ko)
WO (1) WO2013064531A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102212836B1 (ko) * 2020-05-19 2021-02-05 주식회사 코멧네트워크 세라믹 회로 기판의 제조방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014107217A1 (de) 2014-05-19 2015-11-19 Ceram Tec Gmbh Leistungshalbleitermodul
JP5941588B2 (ja) * 2014-09-01 2016-06-29 Ｄｏｗａエレクトロニクス株式会社 接合材およびそれを用いた接合方法
KR101740453B1 (ko) 2015-06-30 2017-05-26 주식회사 코멧네트워크 세라믹 회로 기판의 제조방법
KR20170029481A (ko) 2017-03-08 2017-03-15 주식회사 코멧네트워크 세라믹 회로 기판의 제조방법
DE102017114891A1 (de) * 2017-07-04 2019-01-10 Rogers Germany Gmbh Verfahren zur Herstellung einer Durchkontaktierung in einer aus einer Keramik gefertigten Trägerschicht und Trägerschicht mit Durchkontaktierung
KR102293181B1 (ko) 2020-08-27 2021-08-25 주식회사 코멧네트워크 양면 냉각형 파워 모듈용 세라믹 회로 기판, 그 제조방법 및 이를 구비한 양면 냉각형 파워 모듈
KR102557990B1 (ko) 2021-01-28 2023-07-21 주식회사 알엔투세라믹스 냉각 핀을 구비한 양면 냉각형 파워 모듈용 세라믹 회로 기판, 그 제조방법 및 이를 구비한 양면 냉각형 파워 모듈
KR102492742B1 (ko) 2021-08-11 2023-01-31 주식회사 알엔투세라믹스 인쇄 패턴의 트리밍 방법 및 이를 이용한 세라믹 회로 기판의 제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007201346A (ja) * 2006-01-30 2007-08-09 Mitsuboshi Belting Ltd セラミックス回路基板及びその製造方法
JP2010027637A (ja) * 2008-07-15 2010-02-04 Panasonic Corp 導体ペースト及びそれを用いたセラミック基板の製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06196831A (ja) * 1992-12-24 1994-07-15 Tokin Corp ＡｌＮ基板用導電パターンの製造方法
JPH06297680A (ja) * 1993-04-19 1994-10-25 Hitachi Ltd スクリーン印刷方法、スクリーン印刷装置、及び電子回路
JP3401102B2 (ja) 1994-12-21 2003-04-28 株式会社日立製作所 回路基板およびその製造方法、電子デバイス実装体、グリーンシート
DE19514018C1 (de) * 1995-04-13 1996-11-28 Hoechst Ceram Tec Ag Verfahren zur Herstellung eines metallbeschichteten, metallisierten Substrats aus Aluminiumnitridkeramik und damit erhaltenes metallbeschichtetes Substrat
JPH1021744A (ja) * 1996-06-28 1998-01-23 Mitsuboshi Belting Ltd 銅導体ペースト及び該銅導体ペーストを印刷した基板
CA2398613C (en) * 2000-11-30 2006-09-12 Tokuyama Corporation Substrate and production method therefor
JP3683891B2 (ja) * 2003-01-31 2005-08-17 Ｔｄｋ株式会社 セラミックグリーンシートの製造方法および当該セラミックグリーンシートを用いた電子部品の製造方法
JP4407199B2 (ja) * 2003-08-13 2010-02-03 旭硝子株式会社 結晶化無鉛ガラス、ガラスセラミックス組成物、グリーンシートおよび電子回路基板
JP2005268672A (ja) 2004-03-22 2005-09-29 Mitsubishi Electric Corp 基板
JP5140275B2 (ja) * 2004-08-18 2013-02-06 株式会社トクヤマ 発光素子搭載用セラミックス基板およびその製造方法
KR100727451B1 (ko) * 2005-04-26 2007-06-13 주식회사 잉크테크 금속 잉크 조성물
US7388296B2 (en) * 2005-06-09 2008-06-17 Ngk Spark Plug Co., Ltd. Wiring substrate and bonding pad composition
JP4291857B2 (ja) * 2007-01-24 2009-07-08 三ツ星ベルト株式会社 銅導体ペースト、導体回路板及び電子部品
TW200911071A (en) * 2007-08-24 2009-03-01 Delta Electronics Inc Ceramic circuit board and manufacturing method thereof
KR101194713B1 (ko) * 2007-10-03 2012-10-25 가부시키가이샤후지쿠라 모듈, 배선판 및 모듈의 제조 방법
TW201012332A (en) * 2008-09-10 2010-03-16 United Innovate Techology Corp Multifunctional circuit board structure and manufacturing method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007201346A (ja) * 2006-01-30 2007-08-09 Mitsuboshi Belting Ltd セラミックス回路基板及びその製造方法
JP2010027637A (ja) * 2008-07-15 2010-02-04 Panasonic Corp 導体ペースト及びそれを用いたセラミック基板の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102212836B1 (ko) * 2020-05-19 2021-02-05 주식회사 코멧네트워크 세라믹 회로 기판의 제조방법
WO2021235721A1 (ko) * 2020-05-19 2021-11-25 주식회사 코멧네트워크 세라믹 회로 기판의 제조방법

Also Published As

Publication number Publication date
WO2013064531A1 (de) 2013-05-10
TW201340809A (zh) 2013-10-01
US9717149B2 (en) 2017-07-25
TWI566657B (zh) 2017-01-11
CN103891421A (zh) 2014-06-25
BR112014010725A2 (pt) 2017-05-02
KR20140095083A (ko) 2014-07-31
JP2014532996A (ja) 2014-12-08
RU2014122255A (ru) 2015-12-10
CN103891421B (zh) 2018-06-22
DE102012219904A1 (de) 2013-05-08
IN2014CN04038A (ko) 2015-07-10
JP6207517B2 (ja) 2017-10-04
US20140284087A1 (en) 2014-09-25
EP2774461B1 (de) 2018-09-12
EP2774461A1 (de) 2014-09-10

Similar Documents

Publication Publication Date Title
KR102029901B1 (ko) 구리 구조들을 갖는 ain으로 만들어진 회로 기판
EP2824681A1 (en) Electronic component and method for forming junction structure between electronic component and object to be joined
JPH04169002A (ja) 導電性ペーストとそれを用いた多層セラミック配線基板の製造方法
RU2558323C1 (ru) Способ металлизации подложки из алюмонитридной керамики
JP4819516B2 (ja) 導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板
WO2008083853A1 (de) Elektronisches bauelementmodul und verfahren zu dessen herstellung
JP2002094242A (ja) プリント多層基板の層間接続用材料およびこれを用いたプリント多層基板の製造方法
EP2844414B1 (de) Verfahren zur herstellung eines metallisierten aus aluminium bestehenden substrats
US20200260593A1 (en) Method of forming a solder connection and carrier with a component fixed to the carrier by a solder connection
RU2649624C1 (ru) Способ двухсторонней металлизации керамических пластин
JP2001291959A (ja) 多層セラミック基板の製造方法および銅系導電性ペースト
CN1062444A (zh) 制备具有内部铜导体的多层陶瓷的方法
US20230137460A1 (en) Method for producing a via in a carrier layer produced from a ceramic and carrier layer having a via
JP2006032747A (ja) 積層電子部品及びその製造方法
JP4876997B2 (ja) セラミック多層基板の製造方法
JP4293444B2 (ja) 導電性ペースト
JPH0680897B2 (ja) セラミツク銅多層配線基板の製造方法
JP4427467B2 (ja) 配線基板およびそれを用いた電気素子モジュール
JP2023031643A (ja) 配線基板およびその製造方法
JPH0554718B2 (ko)
JPH10341067A (ja) 無機多層基板およびビア用導体ペースト
JPS62150800A (ja) セラミツク銅多層基板の製造方法
JPH06283833A (ja) 基板とその製造方法
DE102014221306A1 (de) Schaltungsträger und Schaltungsmodul
JPH0680898B2 (ja) セラミツク銅多層基板の製造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant