KR101941679B1 - 인쇄된 도전성 표면에 칩을 부착하기 위한 방법 및 구조 - Google Patents

인쇄된 도전성 표면에 칩을 부착하기 위한 방법 및 구조 Download PDF

Info

Publication number
KR101941679B1
KR101941679B1 KR1020177033061A KR20177033061A KR101941679B1 KR 101941679 B1 KR101941679 B1 KR 101941679B1 KR 1020177033061 A KR1020177033061 A KR 1020177033061A KR 20177033061 A KR20177033061 A KR 20177033061A KR 101941679 B1 KR101941679 B1 KR 101941679B1
Authority
KR
South Korea
Prior art keywords
chip
conductive surface
printed conductive
printed
temperature
Prior art date
Application number
KR1020177033061A
Other languages
English (en)
Other versions
KR20170130614A (ko
Inventor
유하 마이야라
페트리 시르비오
Original Assignee
스토라 엔소 오와이제이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스토라 엔소 오와이제이 filed Critical 스토라 엔소 오와이제이
Publication of KR20170130614A publication Critical patent/KR20170130614A/ko
Application granted granted Critical
Publication of KR101941679B1 publication Critical patent/KR101941679B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016—Brazing of electronic components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H05K13/046—Surface mounting
    • H05K13/0465—Surface mounting by soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3494—Heating methods for reflowing of solder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/111—Preheating, e.g. before soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1266—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by electrographic or magnetographic printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
    • Y10T29/53178—Chip component

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mechanical Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

칩(201)이 인쇄된 도전성 표면에 부착된다. 상기 칩은 상기 칩이 열에 의해 손상됨없이 견딜 수 있는 온도보다 더 낮은 제1 온도에서 최초로 가열된다. 상기 가열된 칩은 제1 가압하는 힘으로 상기 인쇄된 도전성 표면에 대해 가압된다. 상기 제1 온도 및 상기 제1 가압하는 힘의 조합은 상기 인쇄된 도전성 표면, 상기 칩 상의 컨택 포인트(205, 206) 중 적어도 하나의 물질을 적어도 부분적으로 융해시키기에 충분하다.

Description

인쇄된 도전성 표면에 칩을 부착하기 위한 방법 및 구조{METHOD AND ARRANGEMENT FOR ATTACHING A CHIP TO A PRINTED CONDUCTIVE SURFACE}
본 발명은 일반적으로, 도전성 패턴들을 포함하는 표면에 칩으로서 역시 알려진 집적 회로 컴포넌트를 연결하는 기술에 관련한다. 특히, 본 발명은 상기 도전성 패턴들이 인쇄함으로써 생성되는 경우에 관한 것이다.
인쇄 전자기기들은 매우 다양한 소비재들에 전자적 기능성을 비용-효율적으로 통합가능하게 하는 전망을 가진 듯이 보인다. 여기서, 비록 종래의 에폭시 또는 폴리에스테르-기반(polyester-based) 회로 보드가 종종 인쇄 회로 보드(PCB)로서 지칭되지만, 이는 인쇄 전자기기들의 실제 정의(definition)를 충족하지 못함을 주목해야만 한다. PCB에서, (실크 스크린) 인쇄의 사용은 원하지 않는 구리의 에칭에 앞서 내에칭성(etch-resistant) 잉크 패턴들을 생성하는 것에 제한될 뿐만 아니라, 그렇지 않을 경우 완성된 보드의 표면 상에 가시적인 마스킹들을 생성하는 것에 제한된다. 진정한 인쇄 전자기기는, 도전성, 반도체성 패턴들 및 가능하게는 전자 회로의 실제 기능적 요소들을 구성하는 다른 패턴들이 인쇄 공정에서 기판 상에 형성 즉, 상기 기판 상에 인쇄됨을 의미한다.
본 설명을 작성하는 시점에서, 전형적인 인쇄 전자기기들의 치수들(dimensions)은 적어도, 집적 회로들에 인카운터된 마이크로 또는 나노미터 스케일 선폭들 및 다른 구조들에 비해 거시적(macroscopic)이다. 이는 인쇄 전자기기들로 복잡한 기능들을 구현하는 것이 비교적 넓은 표면적을 사용하는 것 그리고/또는 집적 회로 요소들 또는 칩들을 실제 인쇄 전자기기에 덧붙이는 것을 요함을 의미한다. 또한, 더 긴 명칭인 "반도체 칩"이 사용될 수 있지만, 칩의 베이스는 항상 반도체 물질로 구성되지 않는 바, 분리 폴리머 베이스 상에 반도체 폴리머들로 인쇄된 칩들과 마찬가지로 예컨대, 유리, 사파이어 및 스틸-기반 칩들이 역시 알려져 있다. 칩들이 사용되는 경우, 인쇄 전자기기에 칩을 부착하고 연결하기 위한 자연적인 필요가 발생한다. 이 설명에서, 부착이라는 용어 및 이 용어의 파생어들은 물리적으로 부착하는 것, 즉, 떨어져 헐거워(loose) 지는 것을 방지하는 것을 의미하고, 연결이라는 용어 및 이 용어의 파생어들은 전기적으로 도전성인 연결이 이루어지게 하는 것을 의미한다. 비록, 이러한 용어들이 상호적으로 배타적이지 않지만, 예컨대 솔더링과 같이 충분히 강한 방법이 동시에 부착하고 연결하는데 사용될 수 있음을 주목해야만 한다.
도 1은 인쇄 전자기기들에 칩(101)을 부착하고 연결하기 위해 알려진 방법을 도시하며, 기판(104) 상에 인쇄된 상기 전자기기의 도전성 영역들(102) 및 (103)이 도시된다. 예로서, 우리는 상기 기판(104)이 종이 또는 판지(cardboard)이고, 상기 도전성 영역들(102) 및 (103)이 금속 포일의 조각들(또는 더 일반적으로, 본질적으로 금속성인 화합물로 커버된 영역들)임을 가정할 수 있다. 상기 칩(101)의 표면 상에 솔더 범프들(solder bumps)(105) 및 (106)이 존재하고, 솔더 플럭스(solder flux)(107) 및 (108)의 대응하는 패치들이 상기 도전성 영역들(102) 및 (103) 상에 스프레드되어 있다. 상기 플럭스는 또한, 솔더 범프들(105) 및 (106) 상에 스프레드되어 있거나 또는 상기 솔더 범프들의 물질들에 제공되어 있다. 접착제(109)의 방울이 상기 기판(104)을 마주보는 상기 칩(101)의 표면에 도포되어 있다. 상기 접착제는, 상기 솔더 범프들의 적어도 부분적인 융해를 유발하기 위해 충분한 열이 인가되는 시간 동안 바람직한 위치에 상기 칩이 고정되어 있도록 유지하는 것을 돕는다. 상기 플러스는 상기 융해된 솔더의 흐름을 제어하는 것을 돕는다. 냉각 후에, 상기 칩은, 융해된 솔더가 도전성 영역들의 적절한 부분들과의 본딩을 형성한 위치들에 구축된 전기적 연결들로 상기 기판에 부착된 채로 남아있게 된다.
도 1에 도시된 선행 기술 방법의 단점은 비교적 느리다는 점이다. 10 내지 15초가 단일 칩을 부착하고 연결하기 위해 필요로 됨은 비일반적인 것이 아니다. 이는 예를 들어, 식품 공급들을 위해 판지로 구성된 소비자 패키지들의 대규모 제조에 대해 너무 느린 방식임을 증명할 수 있다.
본 발명의 실시예들의 장점적인 특징은 인쇄된 도전성 표면에 칩을 빠르고, 매끄러우며 그리고 신뢰성있게 부착하고 연결하기 위한 방법 및 구조의 제공이다.
본 발명의 목적들은 인쇄된 도전성 표면의 적어도 일부를 생성하기 위해 특별한 융해 특성들을 가진 물질을 이용함으로써 그리고 칩과 함께 본딩하는 단계에 필수적인 열을 제공함으로써 달성된다.
본 발명의 양상에 따르면, 상기 칩이 손상됨없이 견딜 수 있는 온도보다 더 낮은 온도에서 융해점을 가지는 물질의 인쇄된 도전성 표면-이 표면에 칩이 부착되어야만 한다-의 적어도 일부를 제조하는 것이 가능하다. 따라서, 부착하고 연결하는 공정에 가열된 칩이 가져오는 열 외의 다른 열을 인가할 필요가 없다. 융해는 인쇄된 도전성 표면, 칩의 솔더 범프 또는 다른 컨택 영역, 또는 둘 모두에서 발생할 수 있다. 융해는 적절한 힘으로 상기 인쇄된 도전성 표면에 대해 상기 칩을 가압함으로써 보조될 수 있다.
본 발명의 실시예들의 특별한 클래스는 스틸(steel) 또는 다른 금속-기반 칩을 이용하는 것을 수반하며, 이는 비교적으로 큰 스트레인(strain)을 견딜 수 있다. 따라서, 비교적 큰 힘이 인쇄된 도전성 표면에 대해 상기 칩을 가압하는데 사용될 수 있어서, 온도와 가압하는 힘(pressing force)의 조합에서, 가압하는 힘이 바람직한 위치들에 융해를 유발하는데 있어서 중대한 역할을 한다.
본 발명의 실시예들의 다른 특별한 클래스는 베이스가 오직 실리콘 또는 다른 결정질로 구성된 칩을 이용하는 것을 수반한다. 이러한 종류의 결정 물질들은 스트레인 하에 비교적 쉽게 파괴되는 바, 이는 오직 비교적 약한 힘만이 인쇄된 도전성 표면에 대해 상기 칩을 가압하는데 사용될 수 있음을 의미한다. 실시예들의 이러한 클래스에서, 온도와 가압하는 힘의 조합을 고려하면, 융해는 온도에 의해 본질적으로 독점적이게 유발된다.
본 발명의 실시예들의 일 클래스는 상기 인쇄된 도전성 표면 상에 이방성으로 도전성인 접착제의 층을 이용하는 것을 수반한다. 이방성으로 도전성인 접착제는 초기에 어떤 상당한 정도까지 전기적으로 도전성을 띄지 않는다. 국부적으로 열을 가하는 것은 상기 접착제 내의 도전성 입자들로 하여금 융해되도록 하여서 특별한 위치에 상기 접착제를 통한 도전성 경로를 형성하도록 할 것이다.
본 발명의 특성으로서 고려되는 참신한 특징들이 특히, 첨부된 특허 청구 범위에 제시된다. 그러나, 그 자체가 본 발명의 추가적인 목적들 및 장점들과 함께 발명의 구조 및 발명의 동작의 방법 둘 모두에 관한 것인 본 발명은 첨부된 도면들과 관련하여 읽을 때, 특정한 실시예들의 다음의 상세한 설명으로부터 가장 잘 이해될 것이다.
본 특허 명세서에 제시된 본 발명의 예시적인 실시예들은 첨부된 특허 청구 범위의 응용에 제한을 두는 것으로 해석되어서는 안된다. "포함하다"라는 동사는 본 특허 명세서에서, 또한 기재되지 않은 특징들의 존재를 배제하지 않는 열린 제한(open limitation)으로서 사용된다. 종속청구항들에 기재된 특징들은 달리 명시적으로 언급하지 않는 한 상호적으로 자유롭게 조합가능하다.
도 1은 선행 기술 방법을 도시한다.
도 2는 본 발명의 실시예에 따른 칩을 부착하고 연결하는 것을 도시한다.
도 3은 인쇄된 도전성 표면의 물질을 융해하는 것에 관련된 상세사항을 도시한다.
도 4는 컨택 포인트의 물질을 융해하는 것에 관련된 상세사항을 도시한다.
도 5는 이방성으로 도전성인 접착제의 사용에 관련된 상세사항을 도시한다.
도 6은 본 발명의 실시예에 따른 장치를 도시한다.
도 7은 본 발명의 다른 실시예에 따른 장치를 도시한다.
도 8은 인쇄 섹션을 도시한다.
도 9는 본 발명의 실시예에 따른 방법을 도시한다.
도 10은 본 발명의 실시예에 따른 장치를 도시한다.
도 11은 도 10의 장치의 상세사항을 도시한다.
도 12는 도 10의 장치의 다른 상세사항을 도시한다.
도 13은 본 발명의 실시예에 따른 장치를 도시한다.
인쇄 전자기기들의 중요한 어플리케이션은 종이 및 판지와 같은 열-감응형 기판들 상에 도전성 표면들의 제공인 바, 상기 기판은 또한 폴리머 및 다른 층들을 포함할 수 있다. WO2009/135985로서 공개된 특허 출원 번호 PCT/FI2008/050256에서 개시된 바와 같은 방법들은, 저온 솔더들로서 일컬어지는 -또는 저온 솔더들과 유사한- 금속 화합물들의 도전성 표면들을 만드는 것을 가능하게 한다. 이러한 금속 화합물들의 비-제한적 예시적인 목록은 다음을 포함한다(나타내진 백분율(percentage)은 무게 백분율이다):
- 주석(tin) / 은(3.43%) / 구리 (0.83%)
- 주석 / 은 (2 내지 2.5%) / 구리 (0.8%) / 안티몬(antimony) (0.5 내지 0.6%)
- 주석 / 은 (3.5%) / 비스무트(bismuth) (3.0%)
- 주석 / 아연(zink) (10%)
- 주석 / 비스무트 (58%)
- 주석 / 인듐 (52%)
- 비스무트 (53 내지 76%) / 주석 (22 내지 35%) / 인듐 (2 내지 12%).
다수의 이러한 금속 화합물들이 칩이 견딜 수 있는 온도보다 더 낮은 온도에서 그들의 융해점을 가짐을 주목하는 것이 중요하다. 상압(room pressure)에서, 상기 처음 4 개의 나열된 예들은 섭씨 180 내지 220도 사이에서 융해되고, 마지막에 언급된 세 개는 심지어 섭씨 100도 미만의 상당히 더 낮은 온도에서 융해될 수 있다(상기 목록에서 마지막에 언급된 금속은 섭씨 75도에서 융해점을 가질 수 있다). 동시에, 금속 화합물의 융해는 압력에 좌우될 수 있다. 일반적으로, 압력을 증가시키는 것은 컴포넌트들의 융해 및 서로와의 부착에 관련된 현상을 도와줄 수 있다. 칩은 제1 온도까지 가열될 수 있고, 상기 가열된 칩은 인쇄된 도전성 표면에 대해 제1 가압하는 힘으로 가압될 수 있어서, 상기 제1 온도 및 제1 가압하는 힘의 조합은 상기 인쇄된 도전성 표면 또는 상기 칩의 컨택 포인트 중 어느 것 또는 둘 모두의 물질을 적어도 부분적으로 융해시키기에 충분하다. 컴포넌트들의 융해 및 서로와의 부착에 관련된 융해의 국부화 및 다른 현상, 그리고 융해된 그리고/또는 거의 융해된 물질의 행태(behaviour)는 플럭스의 제어된 도포를 통해 더 제어될 수 있다.
도 2는 예를 도시하며, 이 예에서, 기판(204)은 하나 이상의 인쇄된 도전성 표면들을 포함하는 바, 패턴들(202) 및 (203)을 포함하는 기판의 상면이 도 2에 도시된다. 상기 인쇄된 도전성 표면에 칩(201)을 부착 및 연결하기 위해서, 상기 칩(201)이 도 2의 좌측에 도시된 바와 같이 제1 온도까지 가열된다. 상기 칩은 연결 후에 작동가능해야만 하는 바, 이는 상기 제1 온도가, 가열에 의해 상기 칩이 손상됨없이 견딜 수 있는 온도보다 더 낮아야만 하는 자연적인 결과로 이어진다. 상기 가열된 칩은 도 2의 중간 부분에 도시된 바와 같이, 제1 가압하는 힘으로 상기 인쇄된 도전성 표면에 대해 가압된다. 상기 제1 온도 및 상기 제1 가압하는 힘의 조합은 인쇄된 도전성 표면의 패턴들(202) 및 (203) 또는 상기 칩 상의 컨택 포인트들(205) 및 (206) 중 어느 것, 또는 둘 모두의 물질을 적어도 부분적으로 융해시키기에 충분하다. 융해에 더하여, 융해 및 부착에 관련된 다른 현상이 또한 발생할 수 있다. 그 결과, 상기 칩은 도 2의 우측 상에 도시된 바와 같이 상기 인쇄된 도전성 표면에 부착 및 연결된다.
제1 예로서, 우리는 칩(201)이 금속 베이스를 포함하는 경우를 고려할 수 있다. 이 상세한 설명을 작성하는 시점에, 미국 캘리포니아 주 밀피타스 힐 뷰 드라이브 233S에 소재한 Kovio Inc.는 인쇄된 실리콘으로 구성된 반도체 부분들이 스테인리스 스틸 베이스 상에 상주된 칩들을 제공한다. 금속-기반 칩들은 다른 제조업체에서도 이용가능하고, 스테인리스 스틸외의 다른 금속들이 베이스로서 사용될 수 있다. 금속-베이스 칩은 최대 섭씨 400도의 온도를 견딜 수 있고, 상기 금속-베이스는 또한, 우수한 기계적 강도를 가지는 바, 이는 상기 베이스가 비교적 높은 스트레인을 견딜 수 있음을 의미한다. 마지막에 언급된 특성은 1 내지 10 MPa(메가파스칼) 사이의 압력을 생성하는 가압하는 힘으로 인쇄된 도전성 표면에 대해 가열된 금속-기반 칩을 가압하는 것을 가능하게 하고, 상기 압력은 상기 가압하는 힘을 상기 칩의 표면적으로 나눔으로써 계산된다. 비록, 금속-기반 칩들이 비교적 큰 가압하는 힘을 이용하는 것을 가능하게 하더라도, 더 작은 힘이 충분하도록 공정이 달리 만들어지는 경우, 상기 칩들은 필수적으로 큰 힘을 요구하지 않는다. 금속-베이스 칩들에 사용되는 압력은 0.1 MPa 이하일 수 있다.
상기 인쇄된 도전성 표면에 의해 경험되는 표면 압력은 상기 컨택 포인트들(205) 및 (206)이 각각 패턴들(202) 및 (203)을 터치하는 거의 포인트와 유사한 영역들에서 가장 높다. 상기 칩(201)의 바디로부터 동일한 영역들에 전도된 열과 함께 이 높은 국부적 압력은 각 컨택 포인트에서의 필수적인 솔더-타입 조인트를 생성하는 융해 및 부착과 관련된 국부적 현상을 유발한다.
컨택 포인트들에서의 열 전도 및 표면 압력 인가의 포인트와 유사한 성질(nature)은 패턴들(202) 및 (203)의 대부분이 융해되지 않고 남아있음을 보장하는 바, 이는 결국 상기 컨택 영역의 국부적 토폴로지(topology)가 잘 조직화된 상태로 남아서 엉망인(messy) 상태가 되지 않음을 의미한다. 이는 장점적인 바, 그 이유는 어렵게 제어된 상기 패턴들(202) 및 (203)의 물질의 거대-스케일 융해가 서로로부터 분리된 상태로 유지되어야만 하는 결과적인 전자 회로의 부분들 사이에 단락 회로들을 쉽게 형성할 수 있기 때문이다. 특히, 상기 인쇄된 도전성 표면이 상기 칩을 부착하고 연결하는 순간에 정확하게 수평이 아니면, 그리고/또는 기계 시스템의 운동의 상태가 가속력을 유발하는 것으로 변경되면, 상기 패턴들(202) 및 (203)의 거대-스케일 융해는 또한 융해된 도전성 물질의 상당한 부분들로 하여금 기판(204)의 표면 상에 상기 물질의 의도된 위치를 벗어나 흐르도록 할 수 있다.
추가적으로, 상기 컨택 포인트들에서의 융해 및 부착과 관련된 상기 포인트와 유사한 현상은 융해된 물질이 다시 응고되기 전에 비교적 적은 양의 열만이 융해 구역(zone)으로부터 떨어진 곳에 전도 및/또는 복사(radiate)되기 위해 필요함을 의미한다. 이는 결국, 결과적인 솔더 조인트가 비교적 빠르게 칩을 제자리에 연결할 뿐만 아니라 부착함을 의미한다. 응고가 발생하는 페이스(pace)는, 상기 인쇄된 도전성 표면에 대해 상기 가열된 칩을 가압하는 위치에서의 주위 온도를 능동적으로 제어함으로써 영향을 받을 수 있다. 예를 들어, 기판(204) 아래에 냉각 또는 그렇지 않으면 온도-제어되는 지지물(support)이 존재할 수 있고, 상기 지지물은 상기 패턴들(202) 및 (203) 그리고 상기 기판(204)을 통한 전도에 의한 열을 빠르게 흡수한다. 이러한 지지물은 예컨대, 롤 또는 평면(plannar) 지지물의 형태를 취할 수 있다. 주위 온도를 능동적으로 제어하는 다른 예시적인 방식은 상기 인쇄된 도전성 표면에 대해 상기 가열된 칩을 가압하는 위치를 둘러싼 영역 또는 상기 위치에 인접한 영역에 냉각 가스를 전달하는 것이다.
금속-베이스 칩을 사용하는 것이 필수적인 것은 아니다. 대안으로서, 상기 칩(201)의 베이스는 유리 또는 사파이어; 또는 반도체 컴포넌트들을 위한 베이스로서 사용되는 실리콘 또는 다른 결정질로 구성될 수 있다. 그러나, 금속 베이스 물질들 외의 대부분의 다른 물질들은 더 낮은 기계적 강도를 가지며, 많은 경우들에서 또한, 상기 칩이 열에 의해 손상됨 없이 견딜 수 있는 더 낮은 임계온도를 가진다.
공정 파라미터들(온도들, 가압하는 힘, 취급 속도 등)은 이들이 사용되는 칩 기술에 적합하도록 주의 깊게 선택될 필요가 있다. 예를 들어, 이 상세한 설명을 작성하는 시기에 알려진 종류의 실리콘 베이스 칩을 이용하는 것은 통상적으로 제1 온도-칩이 이 온도까지 가열된다-가 섭씨 200도보다 상당히 더 높지 않고, 제1 가압하는 힘-상기 칩이 상기 힘으로 상기 인쇄된 도전성 표면에 대해 가압된다-은 1 메가파스칼보다 상당히 더 높지 않음을 의미한다.
도 3 및 4는 칩과 도전성 패턴 사이의 솔더 조인트를 만드는 것에 대한 두 가지 기본적인 접근법을 도시한다. 도 3에서, 우리는 컨택 포인트(305)가 금, 은, 구리 또는 알루미늄과 같이 비교적 높은 융해 온도를 가진 도전성 물질로 구성됨을 가정한다. 실시예에 따르면, 상기 컨택 포인트(305)의 융해 온도는 도전성 패턴과 동일할 수 있고, 그 때문에 둘 모두는 공정에서 적어도 부분적으로 융해된다. 패턴(302)은 비교적 낮은 융해 온도를 가진 도전성 물질 예컨대, 저온 솔더로 구성되거나 또는 저온 솔더와 유사한 금속 화합물로 구성된다. 이 경우, 상기 패턴(302)의 물질의 (적어도 압력 하의)융해 온도는 상기 칩(201)(및 기판(204))이 열에 의한 손상됨 없이 견딜 수 있는 가장 높은 온도보다 더 낮음이 필수적이다. 부착 및 연결을 수행하기 위해서, 상기 칩(201)은 충분히 뜨겁게 만들어져서, 상기 기판(204)에 대해 상기 칩(201)을 가압하는 힘과 함께 컨택 포인트(305)의 온도는 상기 패턴(302)의 물질을 국부적으로 융해시키기에 충분하다.
도 4에서, 우리는 컨택 포인트(405)가 저온 솔더로 구성되거나 또는 저온 솔더와 유사한 금속 화합물과 같이 비교적 낮은 융해 온도를 가진 도전성 물질로 구성됨을 가정한다. 실시예에 따르면, 컨택 포인트(305)의 융해 온도는 도전성 패턴과 동일할 수 있고, 그 때문에 둘 모두는 공정에서 적어도 부분적으로 융해된다. 패턴(402)은 컨택 포인트(405) 더 높은 융해 온도를 가진 도전성 물질 예컨대, 금, 은, 구리, 알루미늄, 또는 일부 금속 또는 비-금속 도전성 화합물로 구성된다. 이 경우, 상기 컨택 포인트(405)의 물질의 (적어도 압력 하의)융해 온도는 상기 칩(201)이 열에 의해 손상됨 없이 견딜 수 있는 가장 높은 온도보다 더 낮음은 필수적이다. 상기 패턴(402)이 기판과 가열된 칩 사이에 존재하기 때문에, 그리고 온도들, 힘들, 시간 지속 주기들, 지지 구조물 특성들 및/또는 주위 냉각을 적절하게 선택함으로써 상기 칩의 열이 어떤 과다한 양으로 상기 기판에 증진되는 것을 막게 될 수 있기 때문에, 상기 기판(204)은 특별히 내열성(heat-resistant)일 필요가 없다. 부착 및 연결을 수행하기 위해서, 상기 칩(201)은 충분히 뜨겁게 만들어져서, 상기 기판(204)에 대해 상기 칩(201)을 가압하는 힘과 함께 상기 컨택 포인트(405)의 온도는 상기 컨택 포인트(405)의 물질을 국부적으로 융해시키기에 충분하다.
도 3 및 4의 실시예들 간의 상호 혼용(cross-breeds) 가능하여서, 융해가 컨택 포인트 및 상기 컨택 포인트가 터치하는 인쇄된 도전성 표면 둘 모두에 적어도 부분적으로 발생하기도, 또는 칩이 서로 다른 물질들로 구성된 컨택 포인트를 구비하기도 하며, 상기 칩은 상기 인쇄된 도전성 표면들 상의 서로 다른 물질들의 수많은 패턴들에 부착되어서, 융해가 컨택 포인트-패턴 쌍들의 일부에 있어서 컨택 포인트에서 발생하고, 다른 쌍들에 있어서 패턴에서 발생한다.
칩의 컨택 포인트가 필수적으로 범프-형태이거나 또는 어떤 상당한 정도로 돌출되지 않음이 주목되어야 한다. 표면 상에 도전성 패드들로서 형성된 칩의 컨택 포인트들을 구비한 칩들이 존재하는 바, 상기 표면은 이와는 달리 산화되거나 또는 그렇지 않으면 비도전성으로 만들어진다. 비록 범프-유사 컨택 포인트들이 융해가 일어나기 위한 구역에 압력 분포를 제어함에 있어서 장점들을 수반할 수 있지만, 본 발명의 목적을 위해, 어떻게 칩들의 컨택 포인트들이 형성되는지는 중요하지 않다.
도 5는 또 다른 대안적인 실시예를 도시하는 바, 이 실시예에서, 인쇄된 도전성 표면에 칩을 부착하고 연결하는 것은 이방성으로 도전성인 접착제의 도움으로 성취된다. 인쇄된 도전성 표면이 기판(204) 상에 존재하는 바, 이는 도전성 패턴(501) 및 이방성으로 도전성인 접착제의 층(502)을 포함한다. 상기 이방성으로 도전성인 접착제의 층은 본래, 전형적으로 직경 5㎛ 내지 50㎛의 크기의 수많은 도전성 입자들을 포함하는 바, 각각이 분리층 내부에 밀폐되어 있거나 또는 그렇지 않으면 그들이 서로와 도전성 연결들을 만들지 않도록 제조된다. 따라서, 충분한 열(통상 섭씨 75 내지 140도)을 인가하기 전에, 상기 이방성으로 도전성인 접착제는 실제로 거시적인 의미에서 전혀 도전성이 아니다. 상기 분리층 및/또는 상기 입자들과 혼합된 점성 에이전트(agent)는 접착 기능을 실현하기 위해서 끈적거린다.
칩의 가열된 컨택 포인트(205)가 이방성으로 도전성인 접착제의 층(502)과 컨택한 상태가 될 때, 상기 컨택 포인트는 분리층을 용해(dissolve)시키거나, 태우거나, 증발시키거나 또는 그렇지 않으면 파괴시키거나, 또는 상기 입자들로 하여금 거시적으로 도전성이 되도록 주변의 다수의 도전성 입자들에 다른 반응을 생성한다. 영향을 받은 도전성 입자들은 상기 컨택 포인트와 상기 도전성 패턴 사이에 전기적으로 도전성인 연결(503)을 형성한다. 분리층이 여전히 온전한(또는 점성 에이전트의 일부가 남아 있는) 이방성으로 도전성인 접착제의 부분의 접착 기능은 상기 칩을 제자리에 부착하는 것을 보조하는데 이용될 수 있다. 예를 들어, 이방성으로 도전성인 접착제의 층이 거리-상기 컨택 포인트는 상기 칩의 표면으로부터 이 거리까지 돌출된다-에 비해 충분히 두꺼우면, 접착 기능은 상기 컨택 포인트에 인접하지 않은 칩의 부분들에서 이용될 수 있다. 칩에 의해 함께 제공된 열은 도전성 연결을 구성하는 도전성 입자들을 융해시키기에 충분할 수 있는 바, 이는 도전성 입자들을 본질적으로 솔더 조인트로 만든다.
이방성으로 도전성인 접착제를 고려하기에 앞서 기술된 본 발명의 실시예들에서, 컨택 포인트들 주변의 작은 영역들에 융해를 제한하는 것이 장점적이었던 바, 그 이유는 이것이 회로의 다른 도전성 부분들의 원하지 않는 번짐(smearing)을 회피하는데 도움이 되기 때문이다. 또한, 이방성으로 도전성인 접착제의 경우, 컨택 포인트들 주변의 작은 영역들에만 입자들이 거시적으로 도전성인 연결을 형성하게 되는 반응을 제한하는 것이 (심지어 필수적이지 않은 경우도) 장점적일 수 있지만, 약간은 다른 이유로 장점적이다. 회로의 본질적으로 도전성인 다른 부분들의 번짐을 회피하는 것은 문제가 아닌 바, 그 이유는 이방성으로 도전성인 접착제는 충분한 열이 인가되기 전에 거시적으로 도전성을 띄지 않기 때문이다. 그러나, 이 방식으로 이 접착제를 유지하는 것 즉, 이방성으로 도전성인 접착제의 층이 도전성이 필요로되지 않는 위치들에서 도전성이 되게 하는 것을 막는 것은 장점적이다. 이 방식은, 서로와 직접적으로 단락 회로화되어서는 안 되는 회로의 적어도 두 부분 사이에 연속적으로 확장하는 층으로서, 인쇄된 도전성 표면 상에 이방성으로 도전성인 접착제를 초기에 스프레드하는 것을 가능하게 한다. 이방성으로 도전성인 접착제의 층은 심지어 전체 인쇄된 도전성 표면에 걸친 연속적인 층으로서 스프레드될 수 있다. 연속적인 층들을 적용하는 것 또는 적어도 매우 주의 깊게 설계되고, 패턴된 층들에 대한 필요를 회피하는 것이 인쇄에 있어서 통상적으로 장점적인 바, 그 이유는 제조 공정으로부터 패터닝 단계들을 제거 및/또는 간략화할 수 있어서 공정을 더 저렴하고 기술적으로 더 간단하게 만들기 때문이다.
가열 및 압력-관련 변형이 표면 상의 임의의 또는 모든 도전성 패턴, 칩 상의 컨택 포인트 또는 이방성으로 도전성인 접착제와 같은 중간 물질에서 발생할 수 있는 광범위한 가능성을 커버하는 본 발명의 실시예들을 들어, 단순히 융해를 거론하는 것이 모든 진실을 말하는 것이 아닐 수 있음에 주목해야만 한다. 이 상세한 설명 전반에서, 심지어, 간략성을 이유로 오직 용어 융해 또는 융해의 파생어들만이 사용되는 그러한 위치들에서, 진정한 의미는 물질들의 도전 및/또는 점착 성질들에 있어서의 변형 및 가능한 변화가 인가된 열 및 압력의 조합을 통해 달성되는 이러한 현상 모두를 커버하는 것이다.
도 6은 인쇄된 도전성 표면에 칩을 부착하기 위한 장치를 개략적으로 도시한다. 여기서 상기 장치는 더 거대한 인쇄 공정의 일부로서 구축되었다. 기판 웹은 투입 롤(601)로부터 언롤링되고, 상기 기판 웹이 임프레션(impression) 롤(603)과 대응하는 지지 롤(604) 사이에서 통과하는 닙(nip)에 선택적인 장력(tension) 제어기(602)를 통해 공급된다. 인쇄 구조(605)는 임프레션 롤(603)과 상호작용하도록 구성되어서, 그 결과, 상기 임프레션 롤(603)은 통상적으로 다수의 도전성 패턴을 포함하는 기판 웹 상의 인쇄된 도전성 표면을 생성한다. 기판 웹 상에 인쇄된 도전성 표면을 생성하기 위한 다양한 기술이 존재하고, 그들은 본 발명의 범위 밖에 있으므로, 그들이 여기서 더 상세히 논의될 필요가 없다. 이러한 기술들의 예들은 예컨대 PCT 특허 공개번호 WO2009/135985로부터 알려져 있다.
반도체 칩들이 앞서 제조되고, 캐리어 밴드(carrier band) 상의 상기 인쇄된 도전성 표면의 패터닝에 대응하는 특별한 패턴에 배치되었다. 상기 캐리어 밴드는 상기 기판 웹(web)의 전파(propagation) 속도와 동기화된 속도에서 캐리어 밴드 롤(606)로부터 풀어지게(unwound) 된다. 옵션(option)적인 플럭스 도포 구조(607)가 상기 캐리어 밴드 상의 칩들의 선택된 부분들(통상적으로, 노출된 컨택 포인트들)에 플럭스를 도포시키기 위해 제공된다. 또한, 플럭스가 상기 캐리어 밴드 롤(606) 상에 상기 캐리어 밴드를 감기(winding) 전에 미리 앞서 상기 칩들의 컨택 포인트들에 도포됨이 가능하다. 일부 실시예들에서, 플럭스가 전혀 필요로 되지 않지만, 많은 경우들에서, 플럭스가 바람직한 위치들에 솔더(또는 이방성으로 도전성인 접착제의 입자들)의 후속적인 융해를 집중시키는데 도움을 주기 때문에 장점적이다.
인쇄된 도전성 기판을 포함하는 상기 기판 웹 및 캐리어 밴드가 운반하는 칩들을 포함하는 캐리어 밴드 둘 모두는 가열된 롤(609)과 지지 롤(610) 사이의 닙에 이동된다. 일부 실시예들에서, 상기 플럭스는 도전성 패턴들 상에 특히, 상기 칩 컨택 포인트들이 위치되고 그리고/또는 부착되기 위한 영역들에 도포될 수 있다. 옵션적인 장력 제어기(608)는 상기 기판 웹의 장력을 제어하도록 도시된다. 상기 캐리어 밴드는 상기 기판 웹보다 더 앞서 상기 가열된 롤(609)과 컨택하게 되고, 상기 캐리어 밴드 상의 칩들로 하여금 상기 칩들이 열에 의해 손상됨 없이 견딜 수 있는 온도보다 더 낮은 미리 결정된 제1 온도까지 가열되도록 한다. 대안으로서, 별도의 가열 구조가 상기 기판 웹과 컨택하게 되기 전에 상기 캐리어 밴드의 진행로(way)를 따라 존재할 수 있다. 상기 기판 및/또는 상기 도전성 패턴은 칩 부착 전에 미리 가열될 수 있다. 예를 들어, 안테나는 상기 안테나의 인쇄 공정 후에 따뜻한 상태이고, 그 이후 상기 안테나가 여전히 따뜻한 상태로 유지된다면, 상기 안테나는 칩 부착을 위해 이미 미리 가열되어서, 이후의 상기 안테나와의 칩 부착이 더욱 쉽고 빠르다. 추가적으로, 상기 미리 가열된 안테나는 추가적인 가열의 필요성을 감소시킨다.
실시예에 따르면, 상기 인쇄된 도전성 표면 및/또는 기판은 인쇄된 도전성 패턴에 칩을 부착하기 전에 예컨대, 섭씨 25 내지 200도 사이의 온도까지 미리 가열될 수 있다. 그러나, 실시예에 따르면, 상기 칩은 또한, 상기 기판 및/또는 도전성 패턴을 가열함없이 부착될 수 있어서, 필요한 열 에너지가 칩에 의해, 칩으로부터 또는 칩을 통해 전달됨을 주목해야만 한다. 상기 칩은 예컨대 미리 가열될 수 있다.
가열된 롤(609)과 지지 롤(610) 사이의 닙에서, 캐리어 밴드에 의해 운반된 가열된 칩들은 제1 가압하는 힘으로, 인쇄된 도전성 표면에 대해 가압된다. 상기 제1 온도 및 상기 제1 가압하는 힘의 조합은 인쇄된 도전성 표면 및/또는 칩 상의 컨택 포인트의 물질을 적어도 부분적으로 융해시키기에 충분하다. 캐리어 밴드로의 칩들의 일시적인 부착은 칩들이 인쇄된 도전성 표면에 부착될 때 밴드 웹으로부터 동시에 탈착되도록 한다. 남겨진 캐리어 밴드는 콜렉터(collector) 롤(611) 상에 수집된다.
인쇄된 도전성 표면에 부착된 칩들을 포함하는 상기 인쇄된 도전성 표면은 옵션에 따라서는, 노즐(612)로부터의 냉각 가스 흐름으로 냉각되고, 또한, 옵션에 따라서는 산출(output) 롤(614)상으로 상기 칩-장착 기판을 감기 전에 다른 노즐(613)로부터 분사된 보호 랙커(lacquer)의 층으로 보호된다.
도 7은 인쇄된 도전성 표면에 칩을 부착하기 위한 다른 장치를 개략적으로 도시한다. 여기서, 상기 장치는 더 거대한 공정의 일부로서 다시 구축된 것인 바, 지능형 패키지와 같은 제품을 제조하기 위한 인쇄 및 다른 동작들을 포함한다. 판지와 같은 기판 물질의 시트들이 투입 트레이(701) 상의 공정에 이동된다. 한 번에 하나의 시트가 컨베이어(702) 상의 공정에 투입된다. 디지털 인쇄기 또는 공개 특허 WO2009/135985로부터 알려진 장치와 같은 인쇄 장비(703)가 기판 시트 상의 인쇄된 도전성 표면을 형성하는데 사용된다. 상기 인쇄된 도전성 표면은 예컨대, 전자 회로들의 부분들로서 기능하도록 설계된 도전성 패턴들을 포함할 수 있다.
반도체 칩들이 앞서 제조되었고 트레이(704) 상으로 이동되거나 또는 그렇지 않을 경우 공정에 이용가능하게 되었다. 인쇄된 도전성 표면에 칩들을 부착하기 위한 장치는 하나 이상의 조종 암(manipulator arm)을 포함하는 바, 장치의 암(705)이 예로서 도시된다. 상기 장치는 상기 트레이로부터 칩을 픽킹하고 인쇄된 도전성 표면 상의 정확한 위치에 상기 칩을 위치시키는데 조종 암을 이용하도록 구성된다. 본 발명의 실시예에 따르면, 상기 칩의 온도 및 인쇄된 도전성 표면에 대해 상기 칩을 가압하는데 사용되는 가압하는 힘의 조합은 상기 인쇄된 도전성 표면 또는 상기 칩 상의 컨택 포인트 중 어느 것 또는 둘 모두의 물질을 적어도 부분적으로 융해시키기에 충분하다.
여러 접근법들은 칩들이 열에 의해 손상됨없이 견딜 수 있는 온도보다 더 낮은 온도이지만 상기 칩들의 일부를 융해하는 역할을 하기에 충분히 높은 적절한 온도에 있도록 보장하는 것이 가능하다. 상기 트레이(704), 상기 트레이의 일부 또는 상기 트레이의 홀더(도 7에 미도시)는 상기 트레이 상의 칩들의 적어도 일부를 가열하도록 구성된 가열기를 포함할 수 있다. 추가적으로 또는 대안적으로, 상기 트레이로부터 인쇄된 도전성 표면으로 상기 칩을 전달하는데 사용되는 상기 조종 암(705)은 픽킹된 칩에 열을 전달하도록 구성된 통합된 가열기를 포함할 수 있거나 또는 별도의 가열 장치 또는 가열 구역이 존재할 수 있는 바, 이를 통해 상기 조종 암은 상기 트레이로부터 상기 인쇄된 도전성 표면으로의 진행로 상에 있는 상기 칩을 취하도록 구성된다. 통상적으로, 각각의 칩이 (상기 트레이로부터 상기 칩들을 하나씩 픽킹함으로써) 별도로 취급되기 때문에, 본 발명의 이 실시예는 각 칩의 온도 및/또는 가압하는 힘을 매우 정확하게 제어하는 것이 가능하다. 심지어, 서로 다른 온도들, 서로 다른 가압하는 힘들 및/또는 다른 종류의 서로 다른 취급을 요하는 칩들을 동시에(또는 연속에 가깝게) 부착하고 연결하기 위해 매우 동일한 장치를 사용하는 것이 가능하다.
인쇄된 도전성 표면에 대해 칩을 가압하기 위해 조종 암을 사용하는 것은 추가적인 장점을 수반하는 바, 이는 시간-이 시간 동안 상기 조종 암이 상기 칩을 보내기 전에 제자리에 유지시킨다-이 비교적 자유롭게 선택될 수 있다는 것이다. 따라서, 도 7의 실시예는 조종 암을 이용하는 것이 인쇄된 도전성 표면 및/또는 상기 칩 상의 컨택 포인트의 융해된 부분들이 다시 응고될 때까지 상기 칩을 제자리에 유지시키도록 하는 바, 이는 서서히 진행되는(creeping) 타입의 정렬 에러들의 위험을 상당히 감소시킨다. 국부적 냉각은 냉각을 가속화시키는 것이 필수적인 경우, 예컨대, 국부적 투여(administrated) 냉각 가스 젯 또는 조종 암에 통합된 전도성 냉각 구조의 형태로 사용될 수 있다.
공정은 옵션적인 추가의 공정 단계들을 포함할 수 있는 바, 이들 중 노즐(706)로 보호 래커를 분사하는 단계와 절단 장비(707)로 기판 시트를 절단하는 단계가 도 7에 도시된다. 다른 가능한 추가의 공정 단계들이 주름(creasing), 접착, 벤딩 및 RFID 태그와 같은 추가적인 전자기기를 추가하는 단계를 포함하지만 이들에 제한되지 않는다. 완료된 가공물들이 산출 트레이(708) 상에서 수집된다.
도 6 및 7의 실시예들 둘 모두에서, 도전성 패턴들을 생성하는 특별한 방식이 매우 장점적임을 알게 되었다. 도 8은 인쇄 섹션을 개략적으로 도시하는 바, 이는 도 6에서의 도면 부호들(603), (604) 및 (605) 그리고 도 7에서의 도면 부호(703)로서 개략적으로만 도시되었던 것이다. 제1 섹션(801)은 기판(804)의 표면 상의 점착제의 패턴들(802) 및 (803)을 인쇄하도록 구성된다. 유전(dielectric) 전달 롤(805) 및 전기적으로 충전된 상태에 상기 유전 전달 롤(806)의 표면을 유지하도록 구성된 전기 충전 장치(806)가 존재할 수 있다. 유동 분말상(fluidized powderbed) 또는 일부 다른 종류의 입자 도포기(807)가 도전성 입자들의 연속적인 층으로 상기 유전 전달 롤(805)의 전기적으로 충전된 표면을 일시적으로 커버하도록 구성된다. 인쇄 섹션의 섹션(808)에서, 점착제의 패턴들을 가진 기판의 표면은 상기 유전 전달 롤의 전기적으로 충전된 표면 상의 도전성 입자들의 연속적인 층과 컨택되도록 배치된다. 전기적으로 도전성인 입자들이 점착제 패턴들에 접착되어서, 도전성 패턴들 및 일반적으로 인쇄된 도전성 표면을 위한 토대를 구성한다. 도전성 패턴들의 도전성의 장점적인 특징들은 도 8의 닙(809)에서와 같이 그들을 후속적으로 차갑게 롤링함으로써, 그리고/또는 상기 도전성 입자들의 적어도 부분적인 융해가 발생하도록 그들을 가열함으로써 강화될 수 있다.
도 9는 본 발명의 실시예에 따른 방법을 일반적으로 나타낸 것이다. 단계(901)는 반도체 칩을 제조하는 단계를 나타내고, 대응하여, 단계(902)는 기판을 제조하는 단계를 나타내는 바, 완료된 구조에서 상기 기판은 토대-인쇄된 도전성 표면 및 상기 도전성 표면에 부착되고 연결된 상기 칩의 결합이 이 토대 상에 생겨날 것이다-을 형성한다. 단계들(903) 및 (904)는 상기 칩 및 상기 기판을 각각 준비하는 단계를 나타낸다. 예를 들어, 단계(903)에서 상기 칩을 준비하는 단계는 트레이 또는 캐리어 밴드에 상기 칩을 위치시키는 것과, 또한, 가능하게는 상기 칩의 선택된 위치들에 플럭스를 도포시키는 것을 포함할 수 있다. 단계(904)에서 상기 기판을 준비하는 단계는 상기 기판의 표면을 세정하는 것 및/또는 그렇지 않을 경우 상기 기판의 표면이 인쇄된 도전성 패턴들을 받아들이기 위해 준비됨을 보장하는 것을 포함할 수 있다.
단계(905)는 제1 온도까지 상기 칩을 가열하는 단계를 나타내는 바, 상기 제1 온도는 상기 칩이 열에 의해 손상됨없이 견딜 수 있는 온도보다 더 낮은 온도이다. 대응하여, 단계(906)는 인쇄된 도전성 표면을 형성하는 단계를 나타내는 바, 이는 통상적으로 인쇄 공정에서 기판의 표면 상에 도전성 패턴들을 형성하는 단계를 의미한다. 단계(907)에서, 상기 가열된 칩은 제1 가압하는 힘으로 상기 인쇄된 도전성 표면에 대해 가압된다. 상기 제1 온도 및 상기 제1 가압하는 힘의 조합은 상기 인쇄된 도전성 표면 및/또는 상기 칩 상의 컨택 포인트의 물질을 적어도 부분적으로 융해시키기에 충분하다. 단계(908)는 후-공정을 나태내는 바, 상기 후공정의 비-제한적 예들은 도 6 및 7의 설명에서 고려되었다.
도 10은 본 발명의 실시예에 따른 예시적인 장치의 정면도이다. 상기 장치의 타스크는 장치를 통해 이동하는 인쇄 전자기기의 각 피스(piece)에 반도체 칩을 부착하고 연결하는 것이다. 이 예에서, 인쇄 전자기기의 피스들은 루프-형태 안테나들이지만, 동일한 원리가 반도체 칩들 및 인쇄 전자기기의 피스들의 정확한 성질 및 형태가 무엇인지에 관계없이 자연스럽게 적용가능하다. 칩들을 부착하고 연결하는 단계에 더하여, 상기 장치는 인쇄 전자기기가 예컨대 RFID 태그들로서 사용하기 위해 준비됨을 보장하도록 상기 인쇄 전자기기를 후-공정처리 해야만 한다.
장치의 주 섹션들은 칩 부착 및 연결 섹션(1001), 슬리터 와인더(slitter winder) 섹션(1002), 래커 증착 섹션(1003) 및 테스팅 유닛(1004)이다. 이들 중, 마지막에 언급된 세 가지는 도 10에 매우 개략적으로만 도시되는데, 그 이유는 그들의 동작 및 상세한 구현이 본 발명에 거의 중요하지 않기 때문이다. 상기 슬리터 와인더 섹션(1002)은 더 쉬운 추가의 취급을 위해 가공물들을 운반하는 기판을 더 작은 부분들로 절단하도록 구성되고, 상기 래커 증착 섹션(1003)은 상기 가공물들 상에 보호 래커의 층을 분사하도록 구성되며, 그리고 상기 테스팅 유닛(1004)은 적절한 동작을 위해 상기 가공물들을 테스트하도록 구성된다.
반도체 칩들이 트레이 상의 공정으로 이동되는 바, 이 공정의 트레이(1005)가 예로서 도시된다. 상기 반도체 칩들은 예컨대, 6인치 또는 12인치 웨이퍼인 실리콘웨이퍼의 부분들로서 제조되었을 수 있고, 그들을 픽킹을 위해 준비되도록 분리될(cut loose) 수 있다. 대안적으로, 웨이퍼로부터 개별 반도체 칩들을 분리시키는 단계는 상기 칩 부착 및 연결 섹션(1001)의 일부로서 포함될 수 있다. 도 11은 원리-이 원리에 따라, 이른바 픽-플립(pic-flip) 조종기(1101)가 칩(1102)을 픽킹하고 다음 취급 단계에 상기 칩(1102)이 제공되도록 뒤집는다(flip over)-를 도시한다. 도 12는 원리-이 원리에 따라, 플레이스 및 가압 조종기(1201)가 상기 픽-플립 조종기(1101)에 의해 제공된 상기 칩을 취하고, 예컨대, 바람직한 방식으로 회전하는 플럭스 도포기(1202)에 충분히 가깝게 상기 칩을 이동함으로써 상기 칩의 바람직한 위치들에 플럭스를 도포한다-를 도시한다. 도 12의 우측 부분은 인쇄 전자기기의 피스 내의 올바른 위치에 반도체 칩을 위치시키고, 본 발명의 실시예에 따라 결합된 부착 및 연결을 구현하기 위해서 인쇄된 도전성 표면에 대해 상기 칩을 가압하는 플레이스 및 가압 조종기를 도시한다.
이전에 이 상세한 설명에서, 어떻게 상기 칩을 (상기 칩이 열에 의해 손상됨없이 견딜 수 있는 온도보다 더 낮은)제1 온도까지 가열하는 것이 여러 방식들에서 성취될 수 있는지 이미 언급하였던 바, 예컨대, 상기 플레이스 및 가압 조종기를 통해 그리고/또는 가공물 아래의 가열기 요소(1203)를 통해 열을 인가함으로써, 그리고/또는 도 12에 도시되지 않은 가열된 가스 젯 또는 복사 가열기(radiation heater)를 사용함으로써 성취될 수 있다. 가열기 요소가 상기 기판 아래에 필요로 되지 않으면, 요소(1203)는 상기 칩이 상기 인쇄된 도전성 표면에 대해 가압되는 시간 동안 상기 기판 및 가공물들을 지지하는 배면 지지물을 예시하기 위해 고려될 수 있다. 상기 플레이스 및 가압 조종기는 제1 가압하는 힘으로 상기 인쇄된 도전성 표면에 대해 상기 가열된 칩을 가압하는 것을 구현한다. 제1 온도 및 제1 가압하는 힘의 조합은 상기 인쇄된 도전성 표면 및/또는 상기 칩 상의 컨택 포인트의 물질을 적어도 부분적으로 융해시키는데 충분하다.
실험들이 장치들로 이루어졌고, 이들의 동작 원리는 도 10 내지 12에 순응한다. 제1 예시적인 셋업은 기판 웹을 수반했고, 상기 기판 웹의 폭(즉, 도 10에서 전파 방향을 나타내는 화살표에 대해 수직인 방향에서의 치수)은 도 10에 도시된 것의 절반이었다. 이는 안테나의 (도 10에서 도시된 4개의 병렬 라인들 대신) 두 개의 병렬 라인들을 운반하며, 각 라인은 기판의 길이 미터 당 16개의 안테나를 가진다. 기판은 도 10에서 화살표로 도시된 방향으로 분속 7.2m와 동일한 초속 12cm의 속도에서 전파되었다.
칩들은 단일 웨이퍼 상의 공정에 이동되었다. 상기 플레이스 및 가압 조종기들은 움직일 수 있게 되어 있어서, 그들은 1초의 지속 주기 동안, 인쇄된 도전성 표면 상의 상기 칩의 바람직한 위치에서 상기 칩을 제자리에 유지할 수 있었다. 상기 지속 주기는 상기 칩으로 하여금 부착되고 연결되도록 하기에 충분하다고 발견되었다. 두 개의 라인들에서의 병렬 동작으로 인해, 생산 속도는 미터 당 32 유닛 x 분 당 7.2m이며, 이는 분 당 224 제조 유닛 또는 시간 당 13440 제조 유닛과 동일하다.
제2 예시적인 셋업은, 안테나의 네 개의 병렬 라인들을 포함하는 폭이 두 배인 기판 웹, 두 개의 웨이퍼 상의 칩들과 마찬가지로 두 개의 병렬 픽-플립 조종기 그리고 플레이스 및 가압 조종기 유닛들을 수반했지만, 그렇지 않으면 상기 제1 예시적인 셋업과 동일했으며, 구성을 도 10에 도시된 것과 동일하게 만들었다. 생산 속도는 상기 제1 예의 두 배였으며, 이는 시간 당 26880 제조 유닛과 동일하다.
이미지 인식 능력이 칩들을 위치시키는데 있어서 연속적이고 정확한 위치 제어를 가능하게 하기 위해서, 도 10의 장치에 장점적으로 구축될 수 있다. 일 대안은 안테나 당 두 개의 조립 헤드(assembly head)를 가지는 것이며, 그들 중 하나는 나머지가 칩을 픽킹하고 위치시키는 동안 이미지 인식을 수행한다. 전술된 예시적인 셋업들에서, 적외선 가열이 픽킹되기 위해 대기 중인 칩들을 가열하기 위해 인가되었다. 또한, 플레이스 및 가압 조종기들이 가열되었고, 결과적으로 인쇄된 도전성 표면에 대해 상기 칩을 가압하는 시간에 상기 칩이 섭씨 150도 내지 180도 사이의 온도가 되게 하였다. 회전하는 플럭스 도포기를 통한 플럭스의 도포에 대한 대안으로서, 플럭스의 정확한 국부적 주입 또는 분사가 고려되었다. 1 내지 0.3초 또는 그보다 짧게, 인쇄된 도전성 표면 상의 칩의 바람직한 위치에서 칩을 제자리에 유지시키도록 요구되는 시간을 감소시키는 것이 가능하다고 고려된다. 0.3 초의 값은 상기 플레이스 및 가압 조종기가 (초속 12cm 전파 속도에 의해 상기에 요구된)12cm로부터 약 4cm까지 기판과 함께 이동하는 거리를 단축하는 것이 가능하거나 또는 대안적으로, 초속 12cm로부터 초속 약 36cm까지 기판의 전파 속도를 증가시키는 것이 가능할 수 있다. 마지막에 언급한 대안은 상기에 언급했던 생산 속도의 세 배까지 생산 속도를 자연적으로 증가시킬 수 있다.
칩을 부착하고 연결하는데 소요되는 시간 동안, 기판을 움직이게 할 필요는 전혀 없다. 버퍼 동작이 사용될 수 있어서, 상기 기판은 칩을 부착하고 연결하는데 소요되는 짧은 시간 동안 칩 부착 및 연결 메커니즘과 관련하여 정지되고, 가능하게는 그 다음, 순간 동안 평균 속도 보다 더 높게 가속되어서, 도중 정지(stopover)에도 불구하고 생산의 바람직한 평균 속도가 유지된다. 칩을 부착하고 연결하는 동안 제어될 필요가 있는 움직임들에서 더 적은 정도의 자유로움이 존재하기 때문에 일반적으로, 버퍼 동작이 더 나은 정확도를 달성하기 위해 고려된다.
상기에 언급된 온도는 기판 상에 도전성 패턴들을 생성하는데 사용되는 기판의 특별한 선택에 관련되었다. 언급된 150도의 하한이 예컨대, 주석, 비스무트 및 인듐의 합금을 선택함으로써 상당히 더 낮아질 수 있는 바, 상기 합금은 섭씨 약 75도에서 융해점을 가진다.
네 개의 안테나의 넓은 기판 웹을 포함하는 추가의 실험들은, 현재 타당한(plausible) 웹 속도가 분속 5m 내지 10m 사이에 있고, 안테나의 설계에 따라 기판 웹의 폭이 320mm 내지 381mm 사이에 있음을 제시했다. 온도-이 온도까지 칩들이 가열된다-는 섭씨 220도보다 낮아야만 하고, 바람직하게는 섭씨 ±0.3도 이내와 같이 비교적 정확하게 제어되어야만 한다. 인쇄된 도전성 표면에 대해 칩을 가압하는데 사용되는 가압하는 힘은 0.2뉴턴 내지 5뉴턴 사이에 있었으며, ±0.1 뉴턴의 정확도까지 제어되었다. 고려되었던 칩들은 RFID 칩들이었고, 칩들의 일부 예시적인 브랜드들은 UHF(초고 주파수) 범위에서 Tl GEN2, HIGGS, MONZA2 및 UCODE G2X 이고, HF(고 주파수) 범위에서 MIFARE UL 및 UCODE G2X이다. 가장 크게 고려된 칩 사이즈는 7mm x 2mm 이지만, 장치가 0.3mm까지 낮은 용량(capacity)을 취급하는 작은 다이(die)를 구비한다면 장점적이라 여겨진다. 관련된 다이 두께는 0.07mm 내지 0.5mm 사이에 있었고, 칩 상의 범프 높이는 10㎛ 내지 30㎛ 사이에 있었다. 예로서 평방 10mm의 비교적으로 큰 칩을 이용하는 경우, 0.2뉴턴 내지 5뉴턴 사이의 가압하는 힘은 0.02MPa 내지 0.5MPa 사이의 압력을 의미한다.
조립 정확도는 100㎛보다 작은 이른바 3시그마 값을 가지도록 요구되었으며, 지향 정확도(orientation accuracy)는 ±30 정도 또는 더 작도록 요구되었다. 공정은 6인치 및 12인치 웨이퍼들 둘 모두에 적합하고, 도전성이든 비-도전성(ACP/NCP, 즉 이방성으로 도전성인 페이스트(paste)/비-도전성인 페이스트)이든 어떠한 점착제도 특정하게 사용하지 않는다. 보호 래커는 칩들을 부착하고 연결한 후에 도포되었다. 기판들로서, 코팅된 종이 및 판지가 고려되었다. 테스팅 유닛은 장점적으로 HF 테스팅 및 UHF 테스팅 둘 모두를 할 수 있는 하나의 유닛일 수 있다.
도 13은 본 발명의 실시예에 따른 장치의 개략적인 측면도이다. 기판(1301)은 적어도 하나의 인쇄된 도전성 표면을 구비하는 바, 이 표면 상에 도전성 패턴들(1302)이 나타난다. 장치의 타스크는 여기서, 각 도전성 패턴들에 하나의 칩을 부착하고 연결하는 것이며, 칩(1303)이 예로서 도시된다. 칩들은 본래 (도 13에 별도로 도시되지 않은)릴리즈 폴리머 코팅을 구비한 다이싱 막(dicing membrane)(1304) 상에 온다. 상기 칩들은 전달 필름(1305) 상에 전달되는 바, 이 필름의 하면은 열적으로 릴리즈되는 점착제로 커버되어 있다. 또한, 열적으로 분해가능한 물질의 전달 필름 전체를 제조하는 것이 가능하다. 만약 칩들이 본래, 적절한 릴리즈 특성들을 구비한 막(또는 상기 막의 표면 점착제) 상에 이용가능 하면, 이 공정의 목적을 위해 하나의 막으로부터 다른 막으로 상기 칩들을 전달할 필요가 없다.
전달 필름(1305)은 인쇄된 도전성 표면 상에 도전성 패턴들과 가깝게 칩들을 이동시킨다. 일단, 칩이 도전성 패턴과 적절하게 정렬되면, 열 인가기(1306)는 일부 매우 정확하게 국부화된 가열을 제공함으로써 상기 전달 필름(1305)으로부터 상기 칩을 "슛" 오프(shoot off)한다. 전달되는 열의 양은 상기 전달 필름으로부터 상기 칩을 릴리즈시키기에 충분하며, 또한 상기 칩이 열에 의해 손상됨없이 견딜 수 있는 온도보다 더 낮지만 상기 칩을 부착하고 연결하기 위해 작업하기에 충분히 높은 제1 온도까지 상기 칩을 가열하기에 충분하다. 상기 가열된 칩은 열 인가기(1306) 또는 (도 13에 별도로 도시되지 않은) 별도의 가압 수단 중 어느 것에 의해서든 제1 가압하는 힘으로 인쇄된 도전성 표면에 대해 가압된다. 또 다른 가능성은, 칩이 인쇄된 도전성 표면을 타격(hit)할 때, 속도-이 속도에서, 릴리즈된 칩이 상기 전달 필름으로부터 슛 오프된다-가 감속력(decelerating force)의 발생을 유발하기에 충분히 높아서, 상기 감속력이 동시에 가압하는 힘이 되는 것이다. 상기 제1 온도 및 상기 제1 가압하는 힘의 조합은 인쇄된 도전성 표면 및/또는 칩 상의 컨택 포인트의 물질을 적어도 부분적으로 융해시키기에 충분하다.
남겨진 전달 필름은 공정으로부터 제거되고, 칩-장착된 인쇄된 도전성 표면을 구비한 상기 기판이 추가의 공정 단계들로 이동되는 바, 상기 추가의 공정 단계들은 예컨대, 도 10에서의 단계들(1002), (1003) 및 (1004)로서 앞서 기술된 것들과 유사할 수 있다. 대안으로서, 칩들을 전달 필름으로부터 인쇄된 도전성 표면으로 "슛"하는 것은 제자리에 상기 칩들을 놓기 위해서만 사용될 수 있고, 그 이후에, 궁극적으로 상기 칩이 부착 및 연결되도록 하는 열 및 가압하는 힘을 인가하는 별도의 단계가 공정에 있을 수 있다.
현재까지 기술된 예들에 대한 변경들 및 추가들이 이루어질 수 있는 바, 이는 예들이 첨부된 특허 청구 범위의 응용들을 제한하지 않음을 의미한다. 예를 들어, 심지어 하나의 도전성 패턴에 하나의 칩을 부착하고 연결하는 것이 다수의 상기 예들에서 고려되었다 하여도, 본 발명은 함께 부착되고 연결되기 위한 칩들 및 패턴들의 수를 제한하지 않는다. 유사하게, 심지어 예들이 주로, 칩을 위로부터 인쇄된 도전성 표면상으로 이동하는 것을 도시했었다 하여도, 이것은 본 발명의 요건이 아니며, 상기 칩들이 이 방향으로부터 도입되는 방향은 공정 최적화를 적합하게 하는 것에 따라 선택될 수 있다.

Claims (15)

  1. 인쇄된 도전성 표면에 칩을 부착하기 위한 방법으로서,
    - 인쇄 전자기기(printed electronics)에 의하여 기판 상에 상기 인쇄된 도전성 표면을 형성하는 단계, 상기 인쇄된 도전성 표면은 상기 기판 상에 적어도 하나의 도전성 패턴을 형성하고;
    - 상기 칩이 열에 의해 손상됨이 없이 견딜 수 있는 온도보다 더 낮은 제1 온도까지 상기 칩을 가열하는 단계, 상기 가열하는 단계는 상기 기판 아래의 가열기 요소(heater element)를 이용하여 수행되며; 그리고
    - 제1 가압하는 힘(pressing force)으로 상기 인쇄된 도전성 표면에 의해 형성된 상기 적어도 하나의 도전성 패턴에 대해 상기 가열된 칩을 가압하는 단계
    를 포함하며,
    상기 제1 온도 및 상기 제1 가압하는 힘의 조합은 상기 인쇄된 도전성 표면에 의해 형성된 상기 적어도 하나의 도전성 패턴의 물질을 국부적으로 적어도 부분적으로(locally at least partly) 융해시키기에 충분한 것을 특징으로 하는 인쇄된 도전성 표면에 칩을 부착하는 방법.
  2. 제1항에 있어서,
    상기 칩은 금속 베이스(base)를 포함하고, 상기 제1 가압하는 힘은 상기 칩과 상기 인쇄된 도전성 표면 사이에 0.1 내지 10MPa(메가파스칼) 사이의 압력을 유발하는 것을 특징으로 하는 인쇄된 도전성 표면에 칩을 부착하는 방법.
  3. 제2항에 있어서,
    상기 제1 온도는 섭씨(centigrade) 75 내지 400도 사이에 있는 것을 특징으로 하는 인쇄된 도전성 표면에 칩을 부착하는 방법.
  4. 제3항에 있어서,
    상기 제1 온도는 섭씨 75 내지 200도 사이에 있는 것을 특징으로 하는 인쇄된 도전성 표면에 칩을 부착하는 방법.
  5. 제1항에 있어서,
    상기 칩은 실리콘 베이스를 포함하고, 상기 제1 가압하는 힘은 상기 칩과 상기 인쇄된 도전성 표면 사이에 0.02 내지 0.5MPa 사이의 압력을 유발하는 것을 특징으로 하는 인쇄된 도전성 표면에 칩을 부착하는 방법.
  6. 제1항에 있어서,
    상기 인쇄된 도전성 표면, 상기 칩 상의 컨택 포인트 중 적어도 하나의 선택된 부분들에 플럭스(flux)를 도포하는(applying) 단계를 포함하는 것을 특징으로 하는 인쇄된 도전성 표면에 칩을 부착하는 방법.
  7. 제6항에 있어서,
    상기 플럭스는 상기 칩 상의 컨택 포인트들에 도포되고, 상기 인쇄된 도전성 표면에 대해 상기 가열된 칩을 가압하기 전에 응고되도록 된 것을 특징으로 하는 인쇄된 도전성 표면에 칩을 부착하는 방법.
  8. 제1항에 있어서,
    상기 인쇄된 도전성 표면에 대해 상기 가열된 칩을 가압하는 위치에서의 주위 온도를 능동적으로 제어하는 단계를 포함하는 것을 특징으로 하는 인쇄된 도전성 표면에 칩을 부착하는 방법.
  9. 제1항에 있어서,
    상기 인쇄된 도전성 표면 및/또는 하나 이상의 인쇄된 도전성 표면을 포함하는 기판은 상기 인쇄된 도전성 표면에 상기 칩을 부착하기 전에 섭씨 25 내지 200도 사이의 온도까지 미리 가열되는 것을 특징으로 하는 인쇄된 도전성 표면에 칩을 부착하는 방법.
  10. 인쇄된 도전성 표면에 칩을 부착하기 위한 장치로서,
    - 상기 칩이 열에 의해 손상됨없이 견딜 수 있는 온도보다 더 낮은 제1 온도까지 상기 칩을 가열하도록 구성된 가열기, 상기 가열기는 인쇄 전자기기(printed electronics)에 의하여 상기 인쇄된 도전성 표면이 형성되어 있는 기판의 아래에 위치하고, 상기 인쇄된 도전성 표면은 상기 기판 상에 적어도 하나의 도전성 패턴을 형성하며; 그리고
    - 제1 가압하는 힘으로 상기 인쇄된 도전성 표면에 의해 형성된 상기 적어도 하나의 도전성 패턴에 대해 상기 가열된 칩을 가압하도록 구성된 액추에이터(actuator)
    를 포함하고,
    상기 장치는 상기 인쇄된 도전성 표면에 의해 형성된 상기 적어도 하나의 도전성 패턴의 물질을 국부적으로 적어도 부분적으로(locally at least partly) 융해시키기에 충분하도록 상기 제1 온도 및 상기 제1 가압하는 힘을 조합하여 인가하는 것을 특징으로 하는 인쇄된 도전성 표면에 칩을 부착하기 위한 장치.
  11. 제10항에 있어서,
    상기 액추에이터는 상기 칩을 픽킹(pick)하고 상기 인쇄된 도전성 표면 상의 미리 결정된 위치에 상기 칩을 위치시키도록 구성된 조종 암(manipulator arm)을 포함하는 것을 특징으로 하는 인쇄된 도전성 표면에 칩을 부착하기 위한 장치.
  12. 제11항에 있어서,
    상기 가열기의 적어도 일부는, 상기 칩을 픽킹하는 것과 상기 인쇄된 도전성 표면 상의 상기 미리 결정된 위치에 상기 칩을 위치시키는 것 사이에서 상기 칩에 열을 전달하기 위해 상기 조종 암에 통합되는 것을 특징으로 하는 인쇄된 도전성 표면에 칩을 부착하기 위한 장치.
  13. 제11항 또는 제12항에 있어서,
    상기 가열기의 적어도 일부는 상기 조종 암에 의해 픽킹되기 위해 대기하는 중인 칩을 가열하도록 구성된 것을 특징으로 하는 인쇄된 도전성 표면에 칩을 부착하기 위한 장치.
  14. 제10항에 있어서,
    상기 액추에이터는 가열된 롤을 포함하고, 상기 가열된 롤은 상기 칩에 열을 전달하며 그리고 상기 가열된 롤과 지지 롤(support roll) 사이의 닙(nip)에서 상기 인쇄된 도전성 표면에 대해 상기 칩을 가압하도록 구성된 것을 특징으로 하는 인쇄된 도전성 표면에 칩을 부착하기 위한 장치.
  15. 제10항에 있어서,
    상기 인쇄된 도전성 표면을 형성하기 위해, 상기 장치는,
    - 상기 기판의 표면 상에 점착제(adhesive)의 패턴들을 인쇄하도록 구성된 인쇄 섹션과,
    - 유전(dielectric) 전달 롤과,
    - 상기 유전 전달 롤의 표면을 전기적으로 충전된 상태로 유지하도록 구성된 전기 충전 장치와,
    - 도전성 입자들의 연속적인 층으로 상기 유전 전달 롤의 전기적으로 충전된 표면을 일시적으로 커버하도록 구성된 입자 도포기(applicator)와, 그리고
    - 상기 점착제의 패턴들을 포함하는 상기 기판의 표면이 상기 유전 전달 롤의 전기적으로 충전된 표면 상의 도전성 입자들의 연속적인 층과 컨택되도록 배치되는 섹션을 포함하는 것을 특징으로 하는 인쇄된 도전성 표면에 칩을 부착하기 위한 장치.
KR1020177033061A 2010-10-14 2010-10-14 인쇄된 도전성 표면에 칩을 부착하기 위한 방법 및 구조 KR101941679B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/FI2010/050797 WO2012049352A1 (en) 2010-10-14 2010-10-14 Method and arrangement for attaching a chip to a printed conductive surface

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020137012356A Division KR20130138264A (ko) 2010-10-14 2010-10-14 인쇄된 도전성 표면에 칩을 부착하기 위한 방법 및 구조

Publications (2)

Publication Number Publication Date
KR20170130614A KR20170130614A (ko) 2017-11-28
KR101941679B1 true KR101941679B1 (ko) 2019-01-24

Family

ID=45937939

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020137012356A KR20130138264A (ko) 2010-10-14 2010-10-14 인쇄된 도전성 표면에 칩을 부착하기 위한 방법 및 구조
KR1020177033061A KR101941679B1 (ko) 2010-10-14 2010-10-14 인쇄된 도전성 표면에 칩을 부착하기 위한 방법 및 구조

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020137012356A KR20130138264A (ko) 2010-10-14 2010-10-14 인쇄된 도전성 표면에 칩을 부착하기 위한 방법 및 구조

Country Status (12)

Country Link
US (2) US9629255B2 (ko)
EP (1) EP2628370A4 (ko)
JP (1) JP6038035B2 (ko)
KR (2) KR20130138264A (ko)
CN (1) CN103190206B (ko)
AU (1) AU2010362421B2 (ko)
BR (1) BR112013009147B8 (ko)
CA (1) CA2813538C (ko)
MX (1) MX2013004101A (ko)
MY (1) MY168368A (ko)
RU (1) RU2563971C2 (ko)
WO (1) WO2012049352A1 (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130138264A (ko) 2010-10-14 2013-12-18 스토라 엔소 오와이제이 인쇄된 도전성 표면에 칩을 부착하기 위한 방법 및 구조
US9105760B2 (en) * 2011-11-07 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Pick-and-place tool for packaging process
US9079351B2 (en) * 2012-06-22 2015-07-14 Wisconsin Alumni Research Foundation System for transfer of nanomembrane elements with improved preservation of spatial integrity
US9776270B2 (en) * 2013-10-01 2017-10-03 Globalfoundries Inc. Chip joining by induction heating
US11133866B2 (en) 2014-02-25 2021-09-28 Pharmaseq, Inc. All optical identification and sensor system with power on discovery
US9296056B2 (en) 2014-07-08 2016-03-29 International Business Machines Corporation Device for thermal management of surface mount devices during reflow soldering
WO2016070002A1 (en) 2014-10-31 2016-05-06 The Lubrizol Corporation Marine diesel lubricating composition
SE538792C2 (en) * 2015-02-06 2016-11-29 Stora Enso Oyj Apparatus and method for component assembly
US10882258B1 (en) 2016-01-22 2021-01-05 Pharmaseq, Inc. Microchip affixing probe and method of use
US10977540B2 (en) 2016-07-27 2021-04-13 Composecure, Llc RFID device
US10762412B2 (en) 2018-01-30 2020-09-01 Composecure, Llc DI capacitive embedded metal card
US11151437B2 (en) 2017-09-07 2021-10-19 Composecure, Llc Metal, ceramic, or ceramic-coated transaction card with window or window pattern and optional backlighting
MX2020002661A (es) * 2017-09-07 2021-10-19 Composecure Llc Tarjeta de transacción con componentes electrónicos incorporados y procedimiento para su fabricación.
SE542007C2 (en) 2017-10-13 2020-02-11 Stora Enso Oyj A method and an apparatus for producing a radio-frequency identification transponder
AU2018351954B2 (en) * 2017-10-18 2021-04-15 Composecure, Llc Metal, ceramic, or ceramic-coated transaction card with window or window pattern and optional backlighting
SE541653C2 (en) 2017-11-03 2019-11-19 Stora Enso Oyj Method for manufacturing an RFID tag and an RFID tag comprising an IC and an antenna
SE541540C2 (en) * 2017-12-21 2019-10-29 Stora Enso Oyj Method for manufacturing a collar piece comprising an RFID tag
JP6967726B2 (ja) * 2018-01-31 2021-11-17 パナソニックＩｐマネジメント株式会社 はんだペーストおよび実装構造体
RU2729606C1 (ru) * 2019-11-25 2020-08-11 Акционерное общество «Информационные спутниковые системы» имени академика М.Ф.Решетнёва» Способ совместного монтажа электрорадиоизделий и печатных плат радиоэлектронной аппаратуры
US11546129B2 (en) 2020-02-14 2023-01-03 P-Chip Ip Holdings Inc. Light-triggered transponder
DE102020001439B3 (de) * 2020-02-21 2021-06-10 Mühlbauer Gmbh & Co. Kg Vorrichtung und Verfahren zum Übertragen elektronischer Bauteile von einem ersten zu einem zweiten Träger
US20220085992A1 (en) 2020-09-17 2022-03-17 P-Chip Ip Holdings Inc. Devices, systems, and methods using microtransponders
CN113020880B (zh) * 2021-04-14 2023-06-20 深圳市新晨阳电子有限公司 一种集成电路板研发用贴片电阻焊接试制工装
CN113490346B (zh) * 2021-07-28 2022-10-04 苏州斯尔特微电子有限公司 一种芯片贴片机和芯片贴片方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003197683A (ja) * 2001-12-25 2003-07-11 Matsushita Electric Ind Co Ltd 電子部品のボンディング装置およびボンディング方法
JP2005161341A (ja) 2003-12-01 2005-06-23 Matsushita Electric Ind Co Ltd はんだインク組成物
JP2005259925A (ja) * 2004-03-11 2005-09-22 Sony Corp 実装方法
JP2006007321A (ja) 2004-05-28 2006-01-12 Matsushita Electric Ind Co Ltd 接合装置及び接合方法
JP2006222170A (ja) * 2005-02-09 2006-08-24 Canon Inc はんだ付け方法
JP2007150051A (ja) 2005-11-29 2007-06-14 Tokuyama Corp 基板上への半田パターン形成方法
JP2007235114A (ja) * 2006-02-03 2007-09-13 Semiconductor Energy Lab Co Ltd 半導体装置の製造装置及び半導体装置の作製方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3680196A (en) * 1970-05-08 1972-08-01 Us Navy Process for bonding chip devices to hybrid circuitry
US3680199A (en) 1970-07-06 1972-08-01 Texas Instruments Inc Alloying method
US3680198A (en) 1970-10-07 1972-08-01 Fairchild Camera Instr Co Assembly method for attaching semiconductor devices
US4967950A (en) * 1989-10-31 1990-11-06 International Business Machines Corporation Soldering method
JPH0521949A (ja) * 1991-07-15 1993-01-29 Hitachi Ltd 表面実装部品位置決め装置
RU2130215C1 (ru) * 1992-08-14 1999-05-10 Государственное научно-производственное предприятие "НИИПП" Способ создания монолитной интегральной свч схемы
US5303824A (en) 1992-12-04 1994-04-19 International Business Machines Corporations Solder preform carrier and use
RU2130125C1 (ru) 1996-06-17 1999-05-10 Научно-производственное объединение "Алтай" Быстросгорающий заряд твердого топлива
JPH1050766A (ja) 1996-08-02 1998-02-20 Toshiba Corp フェース・ダウン・ボンディング方法およびその装置
US5795818A (en) 1996-12-06 1998-08-18 Amkor Technology, Inc. Integrated circuit chip to substrate interconnection and method
US6016949A (en) * 1997-07-01 2000-01-25 International Business Machines Corporation Integrated placement and soldering pickup head and method of using
US6108210A (en) 1998-04-24 2000-08-22 Amerasia International Technology, Inc. Flip chip devices with flexible conductive adhesive
US6054682A (en) 1999-03-11 2000-04-25 Micron Electronics, Inc. Method and system for reducing water vapor in integrated circuit packages prior to reflow
JP4469453B2 (ja) * 2000-02-28 2010-05-26 キヤノン株式会社 現像装置および画像記録装置
KR100510518B1 (ko) 2003-01-30 2005-08-26 삼성전자주식회사 반도체 장치 및 반도체 장치의 패키지 방법
JP4010265B2 (ja) * 2003-03-24 2007-11-21 コニカミノルタホールディングス株式会社 トナー製造方法、トナーおよびそれを用いた画像形成方法
CN100390951C (zh) 2003-03-25 2008-05-28 富士通株式会社 电子部件安装基板的制造方法
US7930815B2 (en) 2003-04-11 2011-04-26 Avery Dennison Corporation Conductive pattern and method of making
US8240539B2 (en) 2004-05-28 2012-08-14 Panasonic Corporation Joining apparatus with UV cleaning
JPWO2006109383A1 (ja) * 2005-04-05 2008-10-09 日本電気株式会社 配線基板を有する電子デバイス、その製造方法、および前記電子デバイスに用いられる配線基板
JP4654865B2 (ja) 2005-09-30 2011-03-23 パナソニック株式会社 電子部品実装方法
JP4742844B2 (ja) 2005-12-15 2011-08-10 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8067253B2 (en) 2005-12-21 2011-11-29 Avery Dennison Corporation Electrical device and method of manufacturing electrical devices using film embossing techniques to embed integrated circuits into film
US20070183184A1 (en) 2006-02-03 2007-08-09 Semiconductor Energy Laboratory Ltd. Apparatus and method for manufacturing semiconductor device
JP2011520279A (ja) * 2008-05-09 2011-07-14 ストラ エンソ オーワイジェイ 絶縁性平面基板上に導電性パターンを形成する装置、方法、絶縁性平面基板、及びそのチップセット
SG161134A1 (en) 2008-11-07 2010-05-27 Orion Systems Integration Pte In-situ melt and reflow process for forming flip-chip interconnections and system thereof
EA014277B1 (ru) 2008-12-02 2010-10-29 Александр Иванович Таран Способ совмещения элементов многокристальных модулей для капиллярной сборки и установка для его реализации
US8512933B2 (en) * 2008-12-22 2013-08-20 Eastman Kodak Company Method of producing electronic circuit boards using electrophotography
KR20130138264A (ko) 2010-10-14 2013-12-18 스토라 엔소 오와이제이 인쇄된 도전성 표면에 칩을 부착하기 위한 방법 및 구조

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003197683A (ja) * 2001-12-25 2003-07-11 Matsushita Electric Ind Co Ltd 電子部品のボンディング装置およびボンディング方法
JP2005161341A (ja) 2003-12-01 2005-06-23 Matsushita Electric Ind Co Ltd はんだインク組成物
JP2005259925A (ja) * 2004-03-11 2005-09-22 Sony Corp 実装方法
JP2006007321A (ja) 2004-05-28 2006-01-12 Matsushita Electric Ind Co Ltd 接合装置及び接合方法
JP2006222170A (ja) * 2005-02-09 2006-08-24 Canon Inc はんだ付け方法
JP2007150051A (ja) 2005-11-29 2007-06-14 Tokuyama Corp 基板上への半田パターン形成方法
JP2007235114A (ja) * 2006-02-03 2007-09-13 Semiconductor Energy Lab Co Ltd 半導体装置の製造装置及び半導体装置の作製方法

Also Published As

Publication number Publication date
RU2563971C2 (ru) 2015-09-27
CA2813538A1 (en) 2012-04-19
RU2013119471A (ru) 2014-11-20
WO2012049352A1 (en) 2012-04-19
BR112013009147A2 (pt) 2016-07-26
MY168368A (en) 2018-10-31
BR112013009147B1 (pt) 2020-09-24
AU2010362421A1 (en) 2013-05-02
US9629255B2 (en) 2017-04-18
CA2813538C (en) 2019-05-07
AU2010362421B2 (en) 2015-06-25
KR20170130614A (ko) 2017-11-28
CN103190206A (zh) 2013-07-03
KR20130138264A (ko) 2013-12-18
JP6038035B2 (ja) 2016-12-07
MX2013004101A (es) 2013-07-17
US20130255079A1 (en) 2013-10-03
CN103190206B (zh) 2016-12-28
USRE48018E1 (en) 2020-05-26
BR112013009147B8 (pt) 2022-07-12
JP2013539921A (ja) 2013-10-28
EP2628370A1 (en) 2013-08-21
EP2628370A4 (en) 2017-08-02

Similar Documents

Publication Publication Date Title
KR101941679B1 (ko) 인쇄된 도전성 표면에 칩을 부착하기 위한 방법 및 구조
KR101206311B1 (ko) 전사 시트를 사용한 회로 기판에 대한 땜납 범프 형성
US8735218B2 (en) Method and apparatus for manufacturing an electronic assembly, electronic assembly manufactured with the method or in the apparatus
JP4762317B2 (ja) インモールドのチップ取り付け
US9609760B2 (en) Electronic component mounting method
US20160052830A1 (en) Apparatus and method for producing (metal plate)-(ceramic board) laminated assembly, and apparatus and method for producing power-module substrate
US9426898B2 (en) Thermocompression bonders, methods of operating thermocompression bonders, and interconnect methods for fine pitch flip chip assembly
KR101820277B1 (ko) 땜납 전사 시트, 땜납 범프 및 땜납 전사 시트를 사용한 땜납 프리코팅 방법
JP2009010302A (ja) ソルダペースト層形成方法
JP7374090B2 (ja) Ｒｆｉｄタグを備えるカラーピースの製造方法
US20020031903A1 (en) Component mounting apparatus and method, component mounting system having the apparatus, and circuit board manufactured by the method
JP7341134B2 (ja) Ｉｃおよびアンテナを含むｒｆｉｄタグおよびｒｆｉｄタグを製造するための方法、
JP5849405B2 (ja) 半導体装置の製造方法
JP2005086155A (ja) 非接触ｉｃタグ付シートの製造方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right