KR101900534B1 - 반도체 인캡슐레이션용 에폭시 수지 조성물, 이를 이용한 반도체 소자 및 반도체 소자의 제조방법 - Google Patents

반도체 인캡슐레이션용 에폭시 수지 조성물, 이를 이용한 반도체 소자 및 반도체 소자의 제조방법 Download PDF

Info

Publication number
KR101900534B1
KR101900534B1 KR1020147005541A KR20147005541A KR101900534B1 KR 101900534 B1 KR101900534 B1 KR 101900534B1 KR 1020147005541 A KR1020147005541 A KR 1020147005541A KR 20147005541 A KR20147005541 A KR 20147005541A KR 101900534 B1 KR101900534 B1 KR 101900534B1
Authority
KR
South Korea
Prior art keywords
epoxy resin
resin composition
semiconductor
substrate
compound
Prior art date
Application number
KR1020147005541A
Other languages
English (en)
Other versions
KR20140064820A (ko
Inventor
파웰 츄바로우
오사무 스즈키
도시유키 사토
카즈요시 야마다
가오리 마츠무라
나오키 오바타
Original Assignee
나믹스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 나믹스 코포레이션 filed Critical 나믹스 코포레이션
Publication of KR20140064820A publication Critical patent/KR20140064820A/ko
Application granted granted Critical
Publication of KR101900534B1 publication Critical patent/KR101900534B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G59/00—Polycondensates containing more than one epoxy group per molecule; Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups
    • C08G59/18—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing
    • C08G59/40—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing characterised by the curing agents used
    • C08G59/62—Alcohols or phenols
    • C08G59/621—Phenols
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L63/00—Compositions of epoxy resins; Compositions of derivatives of epoxy resins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K5/00—Use of organic ingredients
    • C08K5/16—Nitrogen-containing compounds
    • C08K5/34—Heterocyclic compounds having nitrogen in the ring
    • C08K5/3412—Heterocyclic compounds having nitrogen in the ring having one nitrogen atom in the ring
    • C08K5/3415—Five-membered rings
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K5/00—Use of organic ingredients
    • C08K5/16—Nitrogen-containing compounds
    • C08K5/34—Heterocyclic compounds having nitrogen in the ring
    • C08K5/3442—Heterocyclic compounds having nitrogen in the ring having two nitrogen atoms in the ring
    • C08K5/3445—Five-membered rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides

Landscapes

  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Organic Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Health & Medical Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Epoxy Resins (AREA)
  • Compositions Of Macromolecular Compounds (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(A) 적어도 하나의 에폭시 수지, (B) 적어도 하나의 이미다졸 화합물 및 (C) 적어도 하나의 말레이미드 화합물을 포함하는 반도체 인캡슐레이션용 에폭시 수지 조성물, 상기 에폭시 수지 조성물에 의하여 인캡슐화된 반도체 소자, 및 상기 에폭시 수지의 경화된 물질이 기판과 반도체 칩 사이에 위치한 어셈블리. 상기 에폭시 수지 조성물은 우수한 내습성 및 반도체 칩 표면에 대한 우수한 접착성을 갖는 경화된 물질을 제공한다.

Description

반도체 인캡슐레이션용 에폭시 수지 조성물, 이를 이용한 반도체 소자 및 반도체 소자의 제조방법{EPOXY RESIN COMPOSITION FOR SEMICONDUCTOR ENCAPSULATION, SEMICONDUCTOR DEVICE USING THE SAME, AND METHOD FOR PRODUCING SEMICONDUCTOR DEVICE}
본 출원은 2011년 7월 29일에 제출된 미국 정규 특허 출원 제13/193,822호의 우선권의 이익을 갖는다.
본 발명은 반도체 인캡슐레이션용 에폭시 수지 조성물, 이를 이용한 반도체 소자 및 반도체 소자의 제조방법에 관한 것이다.
전자 산업에서는 집적 회로 특징들의 치수 규모의 지속적인 감소가 수십년간 지속되어 왔다. 동시에, 집적 회로 내의 트랜지스터와 반도체 칩(반도체 다이라고도 함)에 대한 전기적 연결 모두의 치수 규모도 역시 감소되어 왔다. 트랜지스터의 규모의 감소는 더 많은 기능이 단일 칩에 집적되는 것을 허용하였다. 더 많은 칩 기능은 음악을 재생할 수 있고, 비디오를 재생할 수 있으며, 이미지를 캡쳐할 수 있고, 다양한 무선 프로토콜을 이용하여 통신할 수 있는 스마트폰과 같은 현대 전자 소자에서 발견되는 광대한 기능을 제공한다.
더 많은 기능은 또한 반도체 칩과의 전기적 연결 및 그것이 포함되는 팩키지와의 전기적 연결을 더 많이 필요로 한다. 반도체는 전형적으로 주문자 상표 부착 생산(OEM) 고객들에게 판매되는 팩키지 내에 구비되고, 고객들은 그들의 인쇄 회로 기판(PCB) 상에 상기 팩키지를 장착한다. 또는, 팩키지가 없는 반도체 칩은 직접 PCB 상에 장착된다. 후자의 경우가 주목되는데, 그 이유는 전기적 연결의 증가 및 가격 감소의 면에서 이롭기 때문이다.
반도체 칩 및 칩이 배치된 기판 사이에 기계적 강화를 제공하기 위하여, 언더필(underfill) 물질이 통상 배치된다. 기존의 언더필용으로 사용된 액체 에폭시 수지 조성물은 에폭시 수지를 포함하고, 실리카 충진제, 실란 커플링제 및 플루오린화 또는 실리콘 소포제와 같은 다른 성분을 포함할 수 있다. 상기 액체 에폭시 수지 조성물은 반도체 칩과 상기 칩이 배치된 기판 사이의 공간이 그것으로 채워진 후 경화된다.
최근 수년 내에,반도체 칩 표면에 대하여 우수한 접착력을 갖는 액체 에폭시 수지 조성물이 제안되어 왔다(예컨대, 특허문헌 1 및 2를 참고하라).
반도체 요소 및 그 유사물을 장착하는 방법에 대하여, 미리 기판 상에 에폭시 수지 조성물을 도포하고, 그리고 이어서 상대적으로 더 낮은 온도에서 가열하여 상기 에폭시 수지 조성물을 유동성이 없는 상태가 되도록 하며(즉, B-스테이징), 그 위에 반도체 요소를 장착하고(즉, 바운딩), 그리고 상기 에폭시 수지 조성물을 완전히 경화하는 것(즉, 포스트-경화)을 포함하는 방법이 수행되어 왔다.
[특허문헌 1] 일본 특허출원공개 제2010-280804호 (비심사된 특허 공개문헌) [특허문헌 2] 일본 특허출원공개 제2010-77234호 (비심사된 특허 공개문헌)
전술한 바와 같이, 반도체 칩은 스마트폰과 같은 휴대용 전자 장치에 사용된다. 그러나, 상기와 같은 휴대용 전자 장치는 항상 요주의의 전자 소자로서 취급되는 것은 아니고, 떨어뜨려지거나, 잘못 사용되거나, 또는 기계적 충격을 받을 수도 있는 것이 예상된다. 또한, 그들은 고온 및 습한 조건과 같은 매우 나쁜 환경 조건에서 사용될 수도 있다. 이들 배경에 맞서, 언더필용으로 사용되는 에폭시 수지 조성물용으로서, 그것의 경화된 물질이 반도체 칩 표면에 대한 우수한 접착력 및 우수한 내습성을 가질 것이 요구된다.
전술한 바와 같이 전자 소자 기능의 개선의 배경에 맞서 반도체 인캡슐레이션용 에폭시 수지 조성물의 요구 수준이 증가하여 왔다. 본 발명의 목적은 우수한 내습성을 갖고 반도체 칩 표면에 대한 우수한 접착력을 갖는 경화된 물질을 제공할 수 있는 반도체 인캡슐레이션용 에폭시 수지 조성물, 상기 액체 에폭시 수지에 의하여 인캡슐레이션된 반도체 소자, 및 반도체 소자의 제조방법을 제공하는 것이다.
전면적인 실험의 결과로서, 본 발명자들은 상기 목적이 이미다졸 화합물 및 말레이미드 화합물을 에폭시 수지에 혼합함으로써 만들어진 반도체 인켑슐레이션용 에폭시 수지 조성물에 의하여 달성될 수 있다는 것을 밝혀내었다.
에폭시 수지 및 이미다졸 화합물을 함유하는 반도체 인캡슐레이션용 에폭시 수지 조성물에 있어서, 이미다졸 화합물은 상기 반도체 칩 표면 상에 작용하여, 상기 표면과 상기 수지 조성물의 경화된 물질 사이의 접착력을 개선할 뿐만 아니라, 에폭시 수지의 경화 촉매로서 작용한다. 메카니즘이 반드시 확실한 것은 아닐지라도, 다음의 것들이 메카니즘으로서 고려된다(하기 반응식 1 참고).
- 반도체 칩은 전형적으로 그것의 표면 상에 폴리이미드 패시베이션 코팅 또는 그 유사물을 갖는다.
- 상기 이미다졸 화합물이 존재하는 경우, 상기 이미다졸 화합물의 질소 원자는 이미드 고리의 카르보닐 모이어티를 공격하여 이미드 고리를 개환한다.
- 동시에, 상기 이미다졸 화합물의 질소 원자는 상기 개환된 이미드 고리의 카르보닐 모이어티의 탄소 원자와 결합을 형성한다. 이 탄소 원자와 상기 에폭시 수지는 반응하고, 상기 이미다졸 화합물은 제거되며, 그 후 상기 에폭시 수지와 상기 폴리이미드 패시베이션 코팅 사이에 결합이 형성된다.
- 이 결합은 상기 반도체 칩 표면과 상기 경화된 물질 사이의 접착력에 영향을 미친다.
반응식 1
Figure 112014020266072-pct00001
그러나, 본 발명자들은 전술한 경화된 물질이 습기의 존재하에 악화되고, 접착력이 약화된다는 점을 논의하였다. 메카니즘이 반드시 확실한 것은 아닐지라도, 다음의 것들이 메카니즘으로서 고려된다(하기 반응식 2 참고).
- 상기 경화된 물질 중에 남아있는 상기 이미다졸 화합물이 상기 폴리이미드 패시베이션 코팅의 개환된 이미드 고리의 카르보닐 모이어티의 탄소 원자를 다시 공격한다.
- 이 단계에 있어서, 상기 에폭시 수지가 게거되고, 상기 탄소 원자와 상기 이미다졸 화합물 사이에 결합이 형성된다.
- 습기가 존재하는 경우, 차례대로, 습기가 상기 탄소 원자를 공격하고 상기 이미다졸 화합물을 제거한다.
- 이 이미다졸 화합물은 상기 개환된 이미드 고리의 카르보닐 모이어티의 탄소 원자를 공격하고, 이 단계에 있어서, 상기 에폭시 수지가 제거되고, 접착력이 감소한다.
반응식 2
Figure 112014020266072-pct00002
본 발명자들은, 이미다졸 화합물 및 말레이미드 화합물을 에폭시 수지와 혼합함으로써 만들어진 반도체 인캡슐레이션용 에폭시 수지 조성물에 의하여 습기의 존재시에도 접착력의 열화가 감소되고, 상기 반도체 칩 표면과 수지 조성물의 경화된 물질 사이의 접착력이 개선된다는 것을 밝혀내었다. 상기 메카니즘이 반드시 확실한 것은 아니다. 그러나, 경화된 물질 중의 자유 이미다졸 화합물이 말레이미드 화합물에 의하여 포획되기 때문에, 폴리이미드 패시베이션 코팅의 개환된 이미드 고리의 카르보닐 모이어티의 탄소 원자가 다시 공격되고, 에폭시 수지의 제거가 방지되는 것으로 고려된다.
본 발명 1은
(A) 적어도 하나의 에폭시 수지,
(B) 적어도 하나의 이미다졸 화합물, 및
(C) 적어도 하나의 말레이미드 화합물
을 포함하는 반도체 인캡슐레이션용 에폭시 수지 조성물에 관한 것이다.
본 발명 2는, 본 발명 1의 반도체 인캡슐레이션용 에폭시 수지 조성물에 있어서, 상기 에폭시 수지(A) 100 중량부를 기준으로, 상기 이미다졸 화합물(B)의 함량은 0.01 내지 10 중량부이고, 상기 말레이미드 화합물(C)의 함량은 0.1 내지 16 중량부인 것인 반도체 인캡슐레이션용 에폭시 수지 조성물에 관한 것이다.
본 발명 3은, 본 발명 1 또는 2의 반도체 인캡슐레이션용 에폭시 수지 조성물에 있어서, 상기 말레이미드 화합물(C)은 모노말레이미드 화합물 및 비스말레이미드 화합물로 이루어진 군으로부터 선택되는 적어도 하나의 화합물인 것인 반도체 인캡슐레이션용 에폭시 수지 조성물에 관한 것이다.
본 발명 4는 본 발명 1 내지 3 중 어느 하나의 반도체 인캡슐레이션용 에폭시 수지 조성물에 있어서, 페놀릭 수지 및 산 무수물로 이루어진 군으로부터 선택되는 적어도 하나의 경화제(D)를 더 포함하는 반도체 인캡슐레이션용 에폭시 수지 조성물에 관한 것이다.
본 발명 5는 본 발명 1 내지 4 중 어느 하나의 반도체 인캡슐레이션용 에폭시 수지 조성물에 있어서, 적어도 하나의 무기 충진제를 더 포함하는 반도체 인캡슐레이션용 에폭시 수지 조성물에 관한 것이다.
본 발명 6은 본 발명 1 내지 5 중 어느 하나의 반도체 인캡슐레이션용 에폭시 수지 조성물에 있어서, 25 ℃에서 0.1 내지 150 Pa·S의 점도를 갖는 반도체 인캡슐레이션용 에폭시 수지 조성물에 관한 것이다.
본 발명 7은 기판 및 반도체를 포함하는 플립칩 반도체 소자로서, 상기 반도체가 본 발명 1 내지 6 중 어느 하나의 반도체 인캡슐레이션용 에폭시 수지 조성물에 의하여 상기 기판에 고정되는 것인 플립칩 반도체 소자에 관한 것이다.
본 발명은 8은
기판;
반도체 칩; 및
본 발명 1 내지 6 중 어느 하나에 따른 액체 에폭시 수지 조성물의 경화된 물질을 포함하고,
상기 경화된 물질은 상기 기판과 상기 반도체 칩 사이에 위치하여 상기 반도체 칩이 상기 기판에 고정되도록 하는 것인 어셈블리에 관한 것이다.
본 발명 9는
본 발명 1 내지 6 중 어느 하나에 따른 에폭시 수지 조성물을 기판과 반도체 칩 사이에 주입하고; 그리고
상기 에폭시 수지 조성물을 열경화하는 것
을 포함하는 반도체 소자의 제조방법에 관한 것이다.
본 발명 10은
본 발명 1 내지 5 중 어느 하나에 따른 에폭시 수지 조성물을 기판에 도포하고;
상기 에폭시 수지 조성물의 B-스테이징(B-staging)을 수행하며;
접착되는 표면인 상기 에폭시 수지 조성물이 도포된 표면을 갖는 기판 상에 다른 반도체 요소 또는 기판을 위치시키고; 그리고
상기 에폭시 수지 조성물을 열경화하는 것
을 포함하는 반도체 소자의 제조방법에 관한 것이다.
본 발명 11은
본 발명 1 내지 5 중 어느 하나의 에폭시 수지 조성물을 웨이퍼에 도포하고;
상기 에폭시 수지 조성물의 B-스테이징(B-staging)을 수행하며;
상기 웨이퍼의 다이싱을 수행하여, 반도체 칩으로 단일화하고;
접착되는 표면인 상기 에폭시 수지 조성물이 도포된 표면을 갖는 다른 반도체 요소 또는 기판 상에 상기 단일화된 반도체 칩을 위치시키며; 그리고
상기 에폭시 수지 조성물을 열경화하는 것
을 포함하는 반도체 소자의 제조방법에 관한 것이다.
본 발명의 반도체 인캡슐레이션용 에폭시 수지 조성물은 반도체 칩 표면에 대한 우수한 접착력 및 우수한 내습성을 갖는 경화된 물질을 제공할 수 있다. 물리적 충격 및 고온과 습도 하에서 언더필과 반도체 칩 사이에서의 박리가 발생하는 지금까지의 문제가 언더필로서 본 발명의 반도체 인캡슐레이션용 에폭시 수지 조성물을 사용함으로써 해결될 수 있다.
도 1은 실시예의 전단 본딩 강도 테스트 1에서 사용된 샘플의 모식도이다.
도 2는 실시예의 전단 본딩 강도 테스트 2에서 사용된 샘플의 모식도이다.
도 3은 플립칩 타입의 반도체 소자의 모식도이다.
도 4는 본 발명의 에폭시 수지 조성물을 사용하여 접착된 반도체 요소들을 포함하는 반도체 소자를 제조하는 단계들을 도시하는 모식도이다.
본 발명 1은 (A) 적어도 하나의 에폭시 수지, (B) 적어도 하나의 이미다졸 화합물, 및 (C) 적어도 하나의 말레이미드 화합물을 포함하는 반도체 인캡슐레이션용 에폭시 수지 조성물에 관한 것이다.
(A) 에폭시 수지
본 발명에 있어서, 상기 에폭시 수지(A)는 하나의 분자 내에 2 또는 그 이상의 에폭시기를 갖는 에폭시 화합물이라면 특별히 한정되지 않는다. 상기 에폭시 수지는 상온에서 액체 상태 또는 고체 상태일 수 있다. 상온에서 액체 상태인 에폭시 수지와 상온에서 고체 상태인 에폭시 수지가 함께 사용될 수 있다.
상기 에폭시 수지(A)로서, 비스페놀 A 타입 에폭시 수지, 브롬화 비스페놀 A 타입 에폭시 수지, 비스페놀 F 타입 에폭시 수지, 바이페닐 타입 에폭시 수지, 노볼락 타입 에폭시 수지, 지환족(alicyclic) 에폭시 수지, 나프탈렌 타입 에폭시 수지, 에테르 계열 또는 폴리에테르 계열 에폭시 수지, 옥시란(oxirane) 고리-함유 폴리부타디엔, 실리콘 에폭시 공중합체 수지 및 그 유사물이 언급될 수 있다.
상온에서 액체 상태인 에폭시 수지로서, 약 400 이하의 평균 분자량을 갖는 비스페놀 A 타입 에폭시 수지; 분지형 다관능성 비스페놀 A 타입 에폭시 수지, 예컨대 p-글리시딜옥시페닐 디메틸톨릴비스페놀 A 디글리시딜 에테르; 비스페놀 F 타입 에폭시 수지; 약 570 이하의 평균 분자량을 갖는 페놀 노볼락 타입 에폭시 수지; 지환족(alicyclic) 에폭시 수지, 예컨대 비닐(3,4-시클로헥센)디옥사이드, 메틸 3,4-에폭시시클로헥실카르복실레이트(3,4-에폭시시클로헥실), 비스(3,4-에폭시-6-메틸시클로헥실메틸)아디페이트 및 2-(3,4-에폭시시클로헥실)-5,1-스피로(3,4-에폭시시클로헥실)-m-디옥산; 바이페닐 타입 에폭시 수지, 예컨대 3,3',5,5'-테트라메틸-4,4'-디글리시딜옥시바이페닐; 글리시딜 에스테르 타입 에폭시 수지, 예컨대 디글리시딜 헥사-하이드로프탈레이트, 디글리시딜 3-메틸헥사하이드로프탈레이트 및 디글리시딜 헥사하이드로테레프탈레이트; 글리시딜아민 타입 에폭시 수지, 예컨대 디글리시딜아닐린, 디글리시딜-톨루이딘, 트리글리시딜-p-아미노페놀, 테트라글리시딜-m-크실릴렌 디아민, 테트라글리시딜비스(아미노메틸)시클로헥산; 히단토인(hidantoin) 타입 에폭시 수지, 예컨대 1,3-디글리시딜-5-메틸-5-에틸히단토인; 및 나프탈렌 고리-함유 에폭시 수지가 언급될 수 있다. 또한, 실리콘 골격을 갖는 에폭시 수지, 예컨대 1,3-비스(3-글리시독시-프로필)1,1,3,3-테트라메틸디실록산이 사용될 수 있다. 더구나, 디에폭사이드 화합물, 예컨대 (폴리)에틸렌 글리콜 디글리시딜 에테르, (폴리)프로필렌 글리콜 디글리시딜 에테르, 부탄디올 디글리시딜 에테르 및 네오펜틸 글리콜 디글리시딜 에테르; 및 트리에폭사이드 화합물, 예컨대 트리메틸올프로판 트리글리시딜 에테르 및 글리세린 트리글리시딜 에테르가 언급될 수 있다. 본 명세서에서 사용된 “상온에서 액체 상태”는 10 내지 35 ℃에서 유동성을 갖는 것을 의미한다. 액체 에폭시 수지는 바람직하게는 0.001 내지 10, 보다 바람직하게는 0.025 내지 5, 및 더욱 바람직하게는 0.05 내지 1의 에폭시 당량을 갖는다.
상온에서 액체 상태인 에폭시 수지와 함께 상온에서 고체 상태 또는 초고점도 에폭시 수지를 사용하는 것도 역시 가능하다. 상기와 같은 에폭시 수지로서, 각각이 더 높은 분자량을 갖는 비스페놀 A 타입 에폭시 수지, 노볼락 에폭시 수지 및 테트라브로모비스페놀 A 타입 에폭시 수지가 언급될 수 있다. 이들 에폭시 수지는 상온에서 액체 상태이거나 낮은 점도를 갖는 에폭시 수지 및/또는 점도를 조절할 수 있는 희석제와 함께 사용될 수 있다. 상기 에폭시 수지가 상온에서 고체 상태일지라도, 그것을 다른 액체 에폭시 수지 또는 희석제에 용해시킴으로써 액체 상태로 사용될 수 있다.
상온에서 낮은 점도를 갖는 에폭시 수지로서, 디에폭사이드 화합물, 예컨대 (폴리)에틸렌글리콜 디글리시딜 에테르, (폴리)프로필렌글리콜 디글리시딜 에테르, 부탄디올 글리시딜 에테르 및 네오펜틸글리콜 디글리시딜 에테르; 및 트리에폭사이드 화합물, 예컨대 트리메틸올프로판 트리글리시딜 에테르 및 글리세린 트리글리시딜 에테르가 언급될 수 있다.
희석제는 비반응성 희석제 또는 반응성 희석제일 수 있으나, 반응성 희석제가 바람직하다. 본 명세서에서 사용된 반응성 희석제는 에폭시기를 갖고 상온에서 낮은 점도를 가지며, 목적에 따라 상기 에폭시기 이외에 중합가능한 작용기, 예컨대 비닐 및 알릴과 같은 알케닐기; 아크릴로일 및 메타크릴로일과 같은 불포화 카르복실산 잔기를 추가로 가질 수 있는 화합물을 의미한다. 반응성 희석제로서, 모노에폭사이드 화합물, 예컨대 n-부틸글리시딜 에테르, 2-에틸헥실 글리시딜 에테르, 페닐 글리시딜 에테르, 크레실 글리시딜 에테르, p-s-부틸페닐 글리시딜 에테르, 스티렌 옥사이드 및 a-피넨(pinene) 옥사이드; 다른 작용기를 갖는 모노에폭사이드 화합물, 예컨대 알릴 글시딜 에테르, 글리시딜 메타크릴레이트 및 1-비닐-3,4-에폭시시클로헥산이 언급될 수 있다.
상온에서 고체 상태인 에폭시 수지(이하, 고체 에폭시 수지라고도 함)로서, 오르토-크레졸 노볼락 타입 에폭시 수지, 페놀 노볼락 타입 에폭시 수지, 나프톨 노볼락 타입 에폭시 수지, 변형된 페놀 타입 에폭시 수지, 나프탈렌 타입 에폭시 수지, 디시클로펜타디엔 타입 에폭시 수지, 글리시딜아민 타입 에폭시 수지, 바이페닐 타입 에폭시 수지, 비스페놀 A 타입 에폭시 수지, 바이페닐 아르알킬 타입 에폭시 수지, 비스페놀 F 타입 에폭시 수지, 하이드로겐화 비스페놀 A 타입 에폭시 수지, 지방족 타입 에폭시 수지, 스틸벤 타입 에폭시 수지, 비스페놀 A 노볼락 타입 에폭시 수지 및 그 유사물이 언급될 수 있다.
상기 고체 에폭시 수지는 바람직하게는 40 내지 140 ℃, 더 바람직하게는 50 내지 120 ℃의 연화점(softening point)를 갖는다. 상기 고체 에폭시 수지는 바람직하게는 160 내지 5000, 더 바람직하게는 170 내지 3000, 더욱 바람직하게는 180 내지 1000의 에폭시 당량을 갖는다.
상기 에폭시 수지는 단독으로 또는 2 이상의 종류와 함께 사용될 수 있다. 인캡슐레이션을 위하여 주입하여 사용하고자 하는 에폭시 수지 조성물을 제조하는 경우에(즉, 모세관 플로우 시스템), 상기 에폭시 수지 자체는 상온에서 액체 상태인 것이 바람직하고, 무엇보다도 액체 상태 비스페놀 타입 에폭시 수지, 액체 상태 아미노페놀 타입 에폭시 수지, 실리콘-변형된 에폭시 수지 및 나프탈렌 타입 에폭시 수지인 것이 바람직하다. 더욱 바람직하게는 액체 상태 비스페놀 A 타입 에폭시 수지, 액체 상태 비스페놀 F 타입 에폭시 수지, p-아미노페놀 타입 액체 상태 에폭시 수지 및 1,3-비스(3-글리시독시프로필)테트라메틸 디실록산이 언급된다.
B-스테이징을 할 수 있는 에폭시 수지 조성물을 제조하는 경우에, 상온에서 고체 상태의 에폭시 수지가 바람직하게 사용될 수 있다. 그러한 경우에, 고체 에폭시 수지는 상온에서 액체 상태인 에폭시 수지와 함께 사용될 수 있고, 액체 에폭시 수지에 대한 고체 에폭시 수지의 비(고체 에폭시 수지/액체 에폭시 수지)(중량비)는 바람직하게는 100/1 내지 100/50, 더 바람직하게는 100/10 내지 100/40이다.
(B) 이미다졸 화합물
본 발명에 있어서, 이미다졸 화합물(B)로서 그것이 에폭시 수지의 경화 촉매로서 작용하는 한 특별히 제한되지 않고, 이미다졸, 2-메틸이미다졸, 2-에틸이미다졸, 2-이소프로필이미다졸, 2-운데실이미다졸, 2-도데실이미다졸, 2-페닐이미다졸, 2-에틸-4-메틸-이미다졸, 2-벤질이미다졸, 2,4,5-트리메틸이미다졸 및 그 유사물이 언급될 수 있다.
상기 이마다졸 화합물(B)로서, 이미다졸 화합물을 갖는 에폭시 부가물, 이미다졸 화합물을 갖는 우레아 부가물 및 이소시아네이트 화합물이 이미다졸 화합물을 갖는 에폭시 부가물의 히드록실기에 첨가된 화합물도 역시 사용될 수 있다.
상기 에폭시 부가물은 이미다졸 화합물을 에폭시 화합물과 반응시킴으로써 얻어질 수 있다. 그 후, 이소시아네이트 화합물도 역시 상기 에폭시 부가물의 히드록실기에 첨가 반응에 적용될 수 있다.
상기 에폭시 화합물로서, 1,2-에폭시부탄, 1,2-에폭시헥산, 1,2-에폭시옥탄, 스티렌옥사이드, n-부틸 글리시딜 에테르, 헥실 글리시딜 에테르, 페닐 글리시딜 에테르, 글리시딜 아세테이트, 글리시딜 부티레이트, 글리시딜 헥소에이트, 글리시딜 벤조에이트 및 그 유사물이 언급될 수 있다.
상기 이소시아네이트 화합물로서, 페닐 이소시아네이트, p-메틸 페닐 이소시아네이트, o-메틸 페닐 이소시아네이트, p-메톡시페닐 이소시아네이트, 2,4-디메틸페닐 이소시아네이트, o-클로로페닐 이소시아네이트, p-클로로페닐 이소시아네이트, 메틸 이소시아네이트, 에틸 이소시아네이트, 프로필 이소시아네이트, 부틸 이소시아네이트, 헥실 이소시아네이트 및 그 유사물이 언급될 수 있다.
상기 우레아 부가물은 이미다졸 화합물, 우레아 화합물 및 임의로 이소시아네이트 화합물을 반응시킴으로써 얻어질 수 있다. 상기 이미다졸 화합물 및 상기 이소시아네이트 화합물은 앞에서 예시한 것들을 포함한다. 상기 우레아 화합물로서 우레아, 티오우레아 및 그 유사물이 언급될 수 있다.
이소시아네이트 화합물이 에폭시 부가물의 히드록실기와 첨가 반응에 적용된 물질도 역시 소위 마이크로캡슐화된 이미다졸을 함유하며, 예컨대 NOVACURE HX-3088 및 NOVACURE HX-3722(각각 아사히 카세이 케미컬스 코포레이션으로부터 입수가능함) 및 그 유사물로서 입수가능하다.
또한, 상기 이미다졸 화합물(B)은 이미다졸 화합물 및 산을 함유하는 내포화합물(inclusion compound)의 형태로 사용될 수 있다. 상기 산으로서, 이소프탈산 또는 그 유도체(알킬기, 아릴기 및 그 유사기와 같은 치환기를 갖는 이소프탈산)가 언급될 수 있다. 상기 내포화합물은 전술한 이미다졸 화합물과 산을 용매 내에 용해시키거나 현탁시키고, 그 결과물을 가열함으로써 얻어질 수 있다. 상기와 같은 내포화합물로서, 일본 특허출원공개 제2007-39449호에 기재된 것이 사용될 수 있다.
더욱이, 상기 이미다졸 화합물(B)는 이미다졸 화합물이 게스트이고 카르복실산 유도체가 호스트인 내포화합물의 형태로 사용될 수 있다. 상기 카르복실산 유도체로서, 테트라키스(4-히드록시페닐)에탄 및 테트라키스(4-히드록시페닐)에탄 테트라메틸 에스테르와 같은 테트라키스페닐 화합물들이 언급될 수 있다. 상기와 같은 내포화합물로서, 일본 특허출원공개 제 평05-201902호에 기재된 것이 사용될 수 있다.
상기 이미다졸 화합물(B)은 단독으로 또는 2 이상의 종류와 함께 사용될 수 있다.
(C) 말레이미드 화합물
본 발명에 있어서, 상기 말레이미드 화합물(C)은 하나 이상의 말레이미드 구조를 갖는 화합물이고, 이들 중 모노말레이미드 화합물 및 비스말레이미드 화합물이 바람직하다.
상기 모노말레이미드 화합물로서, 화학식 (1)로 표시되는 말레이미드 화합물이 언급될 수 있다:
화학식 (1)
Figure 112014020266072-pct00003
여기서, R은 수소 원자 또는 -Ar1-R1이고, Ar1은 6 내지 20의 탄소 원자를 갖는 2가 방향족 잔기이며, R1은 수소 원자 또는 히드록실기이다.
상기 화학식 (1)에 있어서, R은 수소 원자 또는 -Ar1-R1이다. Ar1은 6 내지 20의 탄소 원자를 갖는 2가 방향족 잔기이며, 예컨대, 1 내지 6의 탄소원자를 갖는 직쇄 또는 분지쇄 알킬기(바람직하게는, 메틸기 및 에틸기)로 치환 또는 비치환될 수 있는 페닐렌기가 언급될 수 있다. R1은 수소 원자 또는 히드록실기이다.
상기 화학식 (1)로 표시되는 말레이미드 화합물로서, 말레이미드, N-페닐말레이미드(PMI), N-(2-메틸페닐)말레이미드, N-(2-에틸페닐)말레이미드, N-(2,5-디메틸페닐)말레이미드, N-(4-히드록시페닐)말레이미드(HPMI), N-(2-메틸-4-히드록시페닐)말레이미드, N-(2-에틸-4-히드록시페닐)말레이미드, N-(2,5-디메틸-4-히드록시페닐)말레이미드가 언급될 수 있다. 90 내지 1000의 분자량을 갖는 화합물이, 상기 조성물의 적절한 범위의 점도를 제공하기에 용이하다는 사실의 관점에서 바람직하고, 플립칩 본딩과 조합되는 주입 특성 및 그 유사 특성이 우수하고, 말레이미드, N-페닐말레이미드(PMI) 및 N-(4-히드록시페닐)말레이미드(HPMI)가 특히 바람직하다.
상기 비스말레이미드 화합물로서, 화학식 (2)로 표시되는 말레이미드 화합물이 언급될 수 있다:
화학식 (2)
Figure 112014020266072-pct00004
여기서, R2는 2가 유기 잔기이다.
상기 화학식 (2)에 있어서, R2는 2가 유기 잔기이고, 1 내지 10의 탄소 원자를 갖는 2가 지방족 탄화수소기(예컨대, 1 내지 6의 탄소 원자를 갖는 직쇄 또는 분지쇄 알킬기), 3 내지 20의 탄소 원자를 갖는 2가 지환족 탄화수소기(예컨대, 3 내지 20의 탄소 원자를 갖는 시클로알킬렌기), 6 내지 20의 탄소 원자를 갖는 2가 방향족 탄화수소기(예컨대, 1 내지 6의 탄소 원자를 갖는 직쇄 또는 분지쇄의 알킬기로 치환될 수 있는 페닐렌기), 또는 이들의 2 이상의 기가 조합된 기가 언급될 수 있다. 이들 기는 헤테로 원자(산소 원자, 황 원자 및 질소 원자)를 가질 수 있다.
R2는 1 내지 6의 탄소 원자를 갖는 직쇄 또는 분지쇄 알킬렌기(바람직하게는 메틸렌기 또는 에틸렌기), 또는 하기 기들:
Figure 112014020266072-pct00005
여기서,
R7은 단일결합, CH2, O, S, SO2 또는 C(CH3)2, 바람직하게 CH2이고;
R8은 독립적으로 히드록실기 또는 1 내지 6의 탄소 원자를 갖는 직쇄 또는 분지쇄 알킬기, 바람직하게 메틸기 또는 에틸기이며;
p는 0 내지 4의 정수, 바람직하게 0, 1 또는 2이고;
R9는 독립적으로 히드록실기 또는 1 내지 6의 탄소 원자를 갖는 직쇄 또는 분지쇄 알킬기, 바람직하게 메틸기 또는 에틸기이며;
q는 0 내지 4의 정수, 바람직하게 0, 1 또는 2임, 또는
-고리 A- 또는 -R10-고리 A-R11-고리 B-R12- 기이고,
여기서 R10, R11 및 R12는 각각 독립적으로 단일 결합, C1-40 알킬렌기, O, S, SO2 또는 C(CH3)2이고,
고리 A 및 고리 B는 각각 독립적으로 퓨란, 피롤, 이미다졸, 티오펜, 피라졸, 옥사졸, 이속사졸, 티아졸, 피리딘, 피라진, 피리미딘, 피리다진, 트리아진, 벤조퓨란, 이소벤조퓨란, 인돌, 이소인돌, 벤조티오펜, 벤조포스폴, 벤즈이미다졸, 퓨린, 인다졸, 벤족사졸, 벤조이속사졸, 벤조티아졸, 나프탈렌, 퀴놀린, 이소퀴놀린, 퀴녹살린, 퀴나졸린 및 신놀린과 같은 고리를 함유하는 2가기이고, 이들 각각은 임의로 치환기에 의하여 치환된다.
상기 화학식 (2)로 표시되는 말레이미드 화합물로서, 예컨대 N,N'-(4,4'-디페닐메탄)비스말레이미드, 비스페놀 A 디페닐 에테르 비스말레이미드, 3,3'-디메틸-5,5'-디에틸-4,4'-디페닐메탄 비스말레이미드, 4-메틸-1,3-페닐렌 비스말레이미드, 1,6'-비스말레이미드-(2,2,4-트리메틸)헥산, 비스-(3-에틸-5-메틸-4-말레이미드페닐)메탄, m-페닐렌 비스말레이미드(N,N'-1,3-페닐렌 비스말레이미드), 1,6-비스말레이미도헥산, 1,2-비스말레이미도에탄(N,N'-에틸렌디말레이미드), N,N'-(1,2-페닐렌)비스말레이미드, N,N'-1,4-페닐렌디말레이미드, N,N'-(술포닐디-p-페닐렌)디말레이미드, N,N'-[3,3'-(1,3-페닐렌디옥시)디페닐]비스말레이미드 및 하기 화학식 2a의 화합물이 언급될 수 있다.
[화학식 2a]
Figure 112017045263631-pct00006
상기 말레이미드 화합물(C)은 단독으로 또는 2 이상의 종류가 조합하여 사용될 수 있다.
상기 이미다졸 화합물(B)은 우수한 접착성, 내습성 및 경화성을 얻는 관점에서, 상기 에폭시 수지(A)의 100 중량부에 대하여 0.01 내지 10 중량부, 바람직하게는 0.03 내지 9 중량부의 양으로 사용될 수 있다.
상기 말레이미드 화합물(C)은 우수한 접착력 및 플립칩 본딩과 조합시 요구되는 주입 특성을 얻는 관점에서, 상기 에폭시 수지(A)의 100 중량부에 대하여 0.1 내지 16 중량부, 바람직하게는 0.5 내지 13 중량부로 사용될 수 있다.
(D) 경화제는 페놀릭 수지 및 산 무수물로 이루어진 군으로부터 선택된다.
본 발명의 조성물은 추가로 페놀릭 수지 및 산 무수물로 이루어진 군으로부터 선택되는 경화제(D)를 추가로 포함할 수 있다. 내크랙성 및 내습성은 이들 경화제를 함께 사용함으로써 개선되고, 높은 신뢰성이 얻어질 수 있다. 추가로, 본 발명의 조성물이 플립-칩 본딩과 조합시 또는 유사한 상황에서 사용되는 경우, 페놀릭 수지가 바람직하게 첨가된다.
페놀릭 수지로서, 특별히 한정되는 것은 아니지만, 페놀 노볼락 수지, 크레졸 노볼락 수지, 나프톨-변형된 페놀릭 수지, 디시클로펜타디엔-변형된 페놀릭 수지 및 p-크실렌-변형된 페놀릭 수지 및 그 유사물이 언급될 수 있다. 페놀 노볼락 수지는 알릴기 및 그 유사기와 같은 치환기에 의하여 치환될 수 있다. 상기 페놀릭 수지에 대한 에폭시 수지(A)의 배합 비는 페놀릭 수지 중의 OH기의 수가 에폭시 수지 중의 하나의 에폭시기 당 0.3 내지 1.5인 비가 바람직하고, 0.5 내지 1.2인 비가 더욱 바람직하다. 그러나, 그것을 산 무수물과 함께 사용하는 경우, 0.3 미만의 비율로 사용될 수도 있다. 페놀릭 수지는 단독으로 또는 2 이상의 종류가 함께 사용될 수 있다.
상기 산 무수물로서, 특별히 한정되는 것은 아니지만, 메틸테트라하이드로프탈산 무수물, 메틸헥사하이드로프탈산 무수물, 알킬화된 테트라하이드로프탈산 무수물, 헥사하이드로프탈산 무수물, 메틸하이믹 무수물(methylhymic anhydride), 도데세닐 숙신산 무수물 및 메틸나딕 무수물(methylnadic anhydride) 및 그 유사물이 언급될 수 있다. 상기 산 무수물에 대한 상기 에폭시 수지의 혼합 비는 상기 산 무수물 중의 산 무수물기의 수가 상기 에폭시 수지 중의 하나의 에폭시기 당 0.4 내지 1.2인 비가 바람직하고, 0.5 내지 1.0인 비가 더욱 바람직하다. 상기 산 무수물은 단독으로 또는 2 이상의 종류가 함께 사용될 수 있다.
(E) 다른 성분
응력(stress)을 완화하기 위하여, 엘라스토머가 본 발명의 조성물에 첨가될 수 있다. 엘라스토머로서, 부타디엔 계열 고무, 예컨대 폴리부타디엔 고무, 스티렌-부타디엔 고무 및 아크릴로니트릴부타디엔 고무; 폴리이소프렌 고무; 에틸렌 프로필렌 계열 고무, 예컨대 에틸렌 프로필렌 디엔 공중합체 및 에틸렌 프로필렌 공중합체; 클로로프렌 고무; 부틸 고무; 폴리노보넨 고무; 실리콘 고무; 극성기-함유 고무, 예컨대 에틸렌 아크릴 고무, 아크릴 고무, 프로필렌 옥사이드 고무 및 우레탄 고무; 및 플루오린 고무, 예컨대 비닐리덴 플루오라이드-프로필렌 헥사플루오라이드 공중합체 및 테트라플루오로에틸렌-프로필렌 공중합체가 언급될 수 있다. 고체 엘라스토머가 사용될 수 있으며, 그 형태는 특별히 한정되지 않는다. 그것이 미립자(particulate) 형태인 경우, 평균 입자 사이즈는 10 내지 200 nm인 것이 바람직하고, 약 30 내지 150 nm인 것이 더욱 바람직하며, 80 내지 120 nm인 것이 더욱 바람직하다. 본 명세서에 있어서, 상기 평균 입자 사이즈는 동적 광 산란 타입 입자 크기 분포 미터(dynamic light scattering type particle size distribution meter)에 의하여 측정된 값이다.
상온에서 액체인 엘라스토머가 사용될 수 있다. 특히, 폴리부타디엔, 부타디엔 아크릴로니트릴 공중합체, 폴리이소프렌, 폴리프로필렌 옥사이드 및 폴리디오가노실록산이 언급될 수 있으며, 이들 각각은 상대적으로 낮은 평균 분자량(예컨대 중량-평균 분자량 8000 미만)을 갖는다. 더욱이, 말단에 에폭시기(예컨대, 카르복실기)와 함께 반응하는 작용기를 갖는 엘라스토머가 사용될 수 있고, 고체 형태 또는 액체 형태 어느 쪽의 임의의 형태를 가질 수 있다.
상기 엘라스토머는, 조성물의 우수한 점도, 에폭시 수지와의 상용성 또는 분산성, 경화된 물질의 특성을 얻는 관점에서, 성분 (A) 내지 (C)의 총량 100 중량부에 대하여 20 중량부 이하, 예컨대 0.1 내지 15 중량부, 바람직하게는 1 내지 10 중량부의 양으로 사용될 수 있다. 엘라스토머는 단독으로 또는 2 이상의 종류가 함께 사용될 수 있다.
우수한 작업성을 얻기 위하여, 계면활성제가 본 발명의 조성물에 첨가될 수 있다. 계면활성제는 음이온성 계면활성제, 양이온성 계면활성제, 비이온성 계면활성제 또는 양쪽성 계면활성제일 수 있다. 비이온성 계면활성제가 전기적 특성에 거의 영향을 갖지 않는다는 점에서 바람직하다. 상기 비이온성 계면활성제로서, 폴리옥시알킬렌-함유 비이온성 계면활성제, 예컨대 폴리옥시에틸렌 알킬에테르, 폴리옥시에틸렌 알킬 아릴에테르, 알킬알릴포름알데히드 축합 폴리옥시에틸렌 에테르, 친유성기로서 폴리옥시프로필렌을 갖는 블록 폴리머, 폴리옥시에틸렌-폴리옥시프로필렌 블록 공중합체, 폴리옥시에틸렌 지방산 에스테르, 폴리옥시에틸렌 글리세롤 지방산 에스테르, 폴리옥시에틸렌 소르비탄 지방산 에스테르, 폴리옥시에틸렌 소르비톨 지방산 에스테르, 폴리옥시에틸렌 지방산 아미드; 실록산-함유 비이온성 계면활성제, 예컨대 폴리옥시알킬렌-변형된 폴리실록산; 에스테르 타입 계면활성제, 예컨대 글리세롤 지방산 에스테르, 폴리글리세롤 지방산 에스테르, 소르비탄 지방산 에스테르, 프로필렌 글리콜 지방산 에스테르, 수크로스 지방산 에스테르; 질소-함유 타입 계면활성제, 예컨대 지방산 알칸올 아미드, 플루오린화된 계면활성제와 같은 가 언급될 수 있다. 특별히, 필렛(fillet)을 형성하는 능력을 개선하기 위하여, 폴리옥시알킬렌-변형된 폴리실록산, 플루오린화된 계면활성제와 같은 실록산-함유 비이온성 계면활성제가 바람직하다.
상기 계면활성제는, 상기 조성물의 우수한 점도, 상기 에폭시 수지와의 상용성 또는 분산성 및 경화된 물질의 바람직한 특성을 얻는 관점에서, 성분 (A) 내지 (C)의 총량 100 중량부에 대하여 1 중량부 이하, 예컨대 0.05 내지 0.5 중량부의 양으로 사용될 수 있다. 계면활성제는 단독으로 또는 2 이상의 종류가 함께 사용될 수 있다.
열팽창계수를 조절하기 위하여, 무기 충진제가 본 발명의 조성물에 첨가될 수 있다. 상기 무기 충진제로서, 실리카, 알루미나, 보론 나이트라이드, 알루미늄 나이트라이드, 실리콘 나이트라이드가 언급될 수 있다. 실리카는 무정형 실리카 또는 결정성 실리카일 수 있다. 무정형 실리카가 바람직하다. 상기 무기 충진제는 실란 커플링제 또는 그 유사물에 의하여 표면 처리될 수 있다. 표면 처리되지 않은 무기 충진제가 사용될 수도 있다.
무기 충진제는 조성물 총량에 대하여 80 중량% 이하, 예컨대 30 내지 70 중량%의 양으로 사용될 수 있다. 상기 무기 충진제는 단독으로 또는 2 이상의 종류가 함께 사용될 수 있다.
접착성 개선의 목적으로, 실란 커플링제, 예컨대 3-글리시독시프로필 트리메톡시 실란, 3-글리시독시프로필(메틸)디메톡시 실란, 2-(2,3-에폭시시클로헥실)에틸트리메톡시 실란, 3-메타크릴옥시프로필 트리메톡시 실란, 3-아미노프로필 트리에톡시 실란, 3-(2-아미노에틸)아미노프로필 트리메톡시 실란이 본 발명의 조성물에 첨가될 수 있다.
실란 커플링제는 성분 (A) 내지 (C)의 총 중량 100 중량부에 대하여 3 중량부 이하, 예컨대 0.03 내지 2 중량부의 양으로 사용될 수 있다. 실란 커플링제는 단독으로 또는 2 이상의 종류가 함께 사용될 수 있다.
유동성을 조절하기 위하여, 틱소트로피제(thixotropic agent)를 본 발명의 조성물에 첨가할 수 있다. 상기 틱소트로피제의 예들은 실리카 미세 분말, 콜로이달 수화된 알루미늄 실리케이트 및 그 유사물을 포함한다. 상기 틱소트로피제는 성분 (A) 내지 (C)의 총량 100 중량부에 대하여 20 중량부 이하, 예컨대 0.1 내지 15 중량부의 양으로 사용될 수 있다. 틱소트로피제는 단독으로 또는 2 이상의 종류가 함께 사용될 수 있다.
추가로, 본 발명의 에폭시 수지 조성물은 플럭싱제(fluxing agent)를 함유할 수 있다. 상기 에폭시 수지 조성물 중의 상기 플럭싱제의 함량은 1 내지 15 질량%가 바람직하고, 2 내지 12 질량%가 더욱 바람직하다. 상기 플럭싱제의 예들은 벤조산, 2-메틸벤조산, 프탈산, 3-페닐프로피온산, 스테아르산, 아크릴산, 라우르산(lauric acid), (1-나프틸)아세트산, 세바신산(sebacic acid), 아디프산, 도데칸디오익산, 말레산, 글루타르산, 바이페닐-2-카르복실산, 1-아다만탄 카르복실산, 1-나프토에산(1-naphthoic acid), 1,4-벤조디옥산-2-카르복실산, 티오디글리콜산, 디티오디글리콜산, 2,2'-티오디글리콜, α-페닐신남산, 트랜스-신남산, 4-메톡시신남산, 3,4-디메톡시신남산, 살살레이트(salsalate) 및 그 유사물을 포함한다.
카본 블랙과 같은 색재가 본 발명의 조성물에 첨가될 수 있다. 본 발명의 조성물의 색상은 경화 전후에 변화하기 때문에, 경화 과정(progress)이 색 변화에 의하여 체크될 수 있다.
예컨대, 페놀릭 수지가 본 발명의 조성물에 사용되는 경우, 그것의 색상은 경화전에는 흰색이고, 후경화에는 갈색 내지 적색이다. 색재는 경화의 과정을 체크하기 위하여 색상-변화를 이용하는 경우에는 유리하지 않다.
발포제, 무기 섬유, 난연제, 이온 트랩핑제, 내부 몰드 이형제, 증감제(sensitizer) 및 그 유사물이 본 발명의 효과를 해하지 않는 양으로 본 발명의 조성물에 첨가될 수 있다.
본 발명의 에폭시 수지 조성물은 추가로 용매를 함유할 수 있다. 상기 용매의 함량은, 상기 에폭시 수지 조성물이 B-스테이징을 위하여 사용되는 경우, 코팅 소자에 균일하게 도포될 수 있는 범위 내인 한, 특별히 제한되지 않으며, 고체 에폭시 수지, 경화제, 실란커플링제 및 경화촉진제와 같은 비휘발성 성분의 고형분 함량 100 질량부에 대하여 5 내지 50 질량부일 수 있다.
상기 용매들의 예들은 디에틸디글리콜, 디에틸렌 글리콜 모노부틸 에테르, 디에틸렌 글리콜 모노부틸 에테르아세테이트, 디에틸렌 글리콜 모노에틸 에테르, 디에틸렌 글리콜 모노에틸 에테르 아세테이트, 에틸 아세테이트, 에틸렌 글리콜 모노부틸 에테르, 에틸렌 글리콜 모노부틸 에테르 아세테이트, 터피네올, 텍사놀(texanol), 디하이드로터피네올, 벤질알콜, 톨루엔 및 그 유사물을 포함한다. 이들 중, 디에틸디글리콜, 디에틸렌 글리콜 모노부틸 에테르, 에틸 아세테이트 및 톨루엔이 바람직하다.
본 발명의 조성물의 제조 프로세스는 특별히 한정되지 않는다. 본 발명의 조성물은 예컨대 정해진(prescribed) 양의 원료 물질들을 글라인딩 머신, 포트 밀, 트리플 롤 밀, 로터리 믹싱 머신, 2축 믹서, 플레너터리 교반 장치(planetary stirring machine) 및 그 유사물을 이용하여 혼합함으로써 제조될 수 있다.
본 발명의 조성물의 바람직한 구현예는 상온에서 액체 상태이고, 25 ℃에서 바람직하게는 0.1 내지 150 Pa.s, 더욱 바람직하게는 0.1 내지 100 Pa.s의 점도를 갖는다. 본 명세서에 있어서, 점도는 HB 타입 로터리 비스코미터(HB type rotary viscometer) (50 rpm)을 이용하여 25 ℃에서 측정한 값이다.
이 구현예에 있어서, 본 발명의 조성물은 반도체 칩을 기판에 본딩하기 위한 언더필(underfill) 용으로 적합하고, 특히 플립칩 본딩을 위한 언더필 용으로 이롭다. 예컨대, 플립칩 타입 반도체 소자는 기판(408)의 공간 및 그 위에 페이스-다운 설치된 반도체 칩(402) 사이에 본 발명의 조성물을 주입하고, 도 2에 도시된 바와 같이 인캡슐레이션을 위하여 경화함으로써 얻어질 수 있다. 다른 방안으로서, 반도체 소자는 디스펜서 및 그 유사물을 이용함으로써 기판에 본 발명의 조성물을 도포하고, 그 위에 반도체 칩을 배치하고, 인캡슐레이션을 위하여 열처리함으로써 경화하여 얻어질 수 있다. 본 발명은 상기와 같은 반도체 소자 및 반도체 소자의 제조방법을 포괄한다.
반도체 칩은 특별히 한정되지 않지만, IC, LSI, VLSI 및 그 유사체가 사용될 수 있다. 일반적으로, 반도체의 표면은 폴리이미드 패시베이션 코팅, 나이트라이드 코팅, 옥사이드 코팅 및 그 유사물에 의하여 피복되고, 이와 같이 언더필 물질과의 우수한 접착성을 얻기 위하여 플라스마 에칭, 화학적 에칭, UV 조사 또는 그 유사 처리가 적용된다. 본 발명의 조성물을 언더필용으로 사용하는 경우, 우수한 접착성을 얻는데 전술한 바와 같은 표면 활성화 처리가 불필요하다. 본 발명의 조성물은 또한 표면 활성화 처리된 반도체 칩과 함께 사용될 수 있다.
상기 기판은 특별히 한정되지 않고, 글래스-에폭시 기판(예컨대, FR-4 기판), 아라미드 기판, 폴리이미드 기판, 금속 기판(예컨대, 실리콘 기판), 세라믹 기판, 글래스 기판 및 그 유사물이 사용될 수 있다.
본 발명의 조성물의 또 하나의 바람직한 구현예는 상온에서 고체 상태이고, 전술한 용매에 용해시킴으로써 적절히 사용될 수 있다. 상기 용매의 함량은 상기 에폭시 수지 조성물이 코팅 소자에 균일하게 도포될 수 있는 범위 내인 한 특별히 한정되지 않으며, 고체 에폭시 수지, 경화제, 실란 커플링제 및 경화촉진제와 같은 비휘발성 성분의 고형분 함량 100 질량부에 대하여 5 내지 50 질량부일 수 있다.
이 구현예에 있어서, 본 발명의 에폭시 수지 조성물은 바람직하게는 100 Pa.S 미만의 용융 점도를 가지며, 여기서 용융 점도는 B-스테이징을 위하여 60분간 70 ℃에서 건조한 후 150 ℃의 상승된 온도에서의 본딩 단계에서, 점탄성을 측정하기 위한 유량계(예컨대, REOLOGICA에 의하여 제작된 VISCOANALYSER VAR 100, 주파수: 1.0Hz)에 의하여 측정된다. 본 명세서에 있어서, 본딩 단계에서 상기 에폭시 수지 조성물의 용융 점도의 감소는 유량계(예컨대, REOLOGICA에 의하여 제작된 VISCOANALYSER VAR 100, 주파수: 1.0Hz)에 의하여 측정된 용융 점도가 100 Pa.s 미만인 것을 의미한다. 상기 조건 하에서 측정한 상기 에폭시 수지 조성물의 용융 점도는 0.01 내지 90 Pa.S인 것이 더욱 바람직하고, 0.01 내지 80 Pa.S인 것이 더더욱 바람직하다. 상기 에폭시 수지 조성물의 용융 점도가 B-스테이징 후 본딩 단계에서 전술한 조건하에서 측정시 100 Pa.S 미만인 경우, 2개의 전자 부품을 서로에 대하여 가압하여 연결시키는 경우, 하나의 전자 부품의 표면에 얇게 도포된 상기 에폭시 수지 조성물은 전자 부품 표면 상에 전극 및 와이어링으로부터 쉽게 제거되어 대향하는 전자 부품들 사이의 연결을 고정하는 한편, 상기 영역 주변의 오목한 부분이 제거된 에폭시 수지 조성물에 의하여 채워져서 우수한 접착 강도가 얻어져, 우수한 접착 특성이 달성될 수 있다.
본딩 단계에서 2개의 전자 부품을 서로에 대하여 가압하는 하중은 바람직하게는 0.5 내지 5 kg/cm2이다. 2개의 전자 부품을 가압하는 하중이 예컨대 150 ℃의 상승된 온도에서의 본딩 단계에서 2 내지 5 kg/cm2인 경우, 약 100 Pa.S의 용융 점도를 갖는 에폭시 수지 조성물은 대향하는 2개의 전극 표면으로부터 쉽게 제거될 수 있어서 전극들 사이의 전기적 연결을 고정하는 한편, 에폭시 수지 조성물이 전극들 주변을 채워서 우수한 접착 강도를 얻을 수 있다. 게다가, 본딩 단계에서 2개의 전자 부품을 가압하는 하중이 0.5 kg/cm2인 경우, 예컨대 약 0.03 Pa.S의 용융 점도를 갖는 에폭시 수지 조성물은 대향하는 2개의 전극으로부터 쉽게 제거될 수 있어서, 전극들 사이의 전기적 연결을 고정하는 한편, 상기 에폭시 수지 조성물은 상기 전극들 주변을 채워서 우수한 접착 강도를 얻을 수 있다.
이 구현예에 있어서, 상기 에폭시 수지 조성물은 바람직하게는 150 ℃에서 측정된 겔화 시간 120 내지 300 초를 가지며, 이 방법은 B-스테이징을 위하여 60분간 70 ℃에서 건조한 후 150 ℃의 상승된 온도에서의 본딩 단계에서 JIS C2105에 따른다. 본 명세서에 있어서, 문구 “적절한 속도로 상대적으로 짧은 본딩 시간 동안 상기 에폭시 수지 조성물의 경화 반응을 진행하는 것”은 B-스테이징 후 본딩 단계에서 전술한 조건 하에서 150 ℃에서 측정한 겔화 시간이 120 내지 300 초인 것을 의미한다. 상기 조건 하에서 측정한 에폭시 수지 조성물의 겔화 시간은 130 내지 280 초인 것이 더욱 바람직하고, 140 내지 270 초인 것이 더더욱 바람직하다. 상기 조건 하에서 측정한 상기 에폭시 수지 조성물의 겔화 시간이 전술한 범위 내인 것이 적절한 경화 속도를 의미하고, 예컨대, 2개의 전자 부품을 서로에 대하여 가압함으로써 2개의 대향하는 전극을 연결하는 경우, 더 낮은 용융 점도를 갖는 에폭시 수지 조성물이 하나의 전극 표면으로부터 쉽게 제거될 수 있어, 2개의 전자 부품 사이의 전기적 결합을 고정하는 한편, 후경화 단계에서 상기 에폭시 수지 조성물이 유출되거나 박리되는 것을 피할 수 있어, 우수한 접착 강도를 얻고 우수한 접착 특성을 유지할 수 있다.
더욱이, 본 발명의 에폭시 수지 조성물은 베어 칩 인캡슐레이션, 모듈 본딩 및 그 유사 용도에 적절하게 사용될 수 있다.
다음으로, 이 구현예의 에폭시 수지 조성물을 이용하는 반도체 소자의 하나의 예가 설명될 것이다. 이 구현예에 있어서, 본 발명의 에폭시 수지 조성물을 이용하는 반도체 소자는 전극 및 그 유사물을 갖는 기판에 에폭시 수지 조성물을 도포하고, B-스테이징을 위하여 상기 에폭시 수지 조성물을 건조하고(드라이-업); 주어진 온도를 상승시켜 그것을 다른 반도체 요소와 본딩하고(본딩); 상기 에폭시 수지 조성물을 열경화시키는 것(후경화)을 포함하는 방법에 의하여 제조될 수 있다. 도 4(a) 내지 (d)는 반도체 소자를 제조하기 위한 각각의 단계를 도시한다.
하나는 기판 상에 구비된 복수의 전극을 갖는 2개의 반도체 요소를 이용하여 반도체 소자를 생산하는 방법이며, 이는 본 발명의 에폭시 수지 조성물을 하나의 반도체 요소 상의 전극이 위치한 면 상에 도포하고; B-스테이징을 위하여 도포된 상기 에폭시 수지 조성물을 건조하고; 상기 에폭시 수지 조성물이 도포된 상기 하나의 반도체 요소의 전극을 또 하나의 반도체 요소의 전극에 대향하여 위치시키고 2개의 반도체 요소를 서로에 대하여 가압함으로써 대향하는 2개의 전극으로부터 상기 에폭시 수지 조성물을 제거하는 한편, 상기 기판 상에 위치한 전극 주변에 상기 에폭시 수지 조성물을 채움으로써 본딩하고; 상기 에폭시 수지 조성물의 후경화를 수행하는 것을 포함한다. 본 발명에 있어서, 상기 에폭시 수지 조성물은 용매를 상기 에폭시 수지 조성물에 첨가함으로써 얻어지는 바니쉬 상태의 것을 포함한다. 이후에서, 각각의 단계가 설명될 것이다.
[도포 단계]
도 4(a)에 도시된 바와 같이, 와이어링(2)를 갖는 기판(1) 상에 에폭시 수지 조성물(3)이 와이어링(2) 면으로부터 도포되어, 와이어링 기판(4)를 형성한다.
[B-스테이징 단계]
다음으로, 도 4(b)에 도시된 바와 같이, 와이어링 기판(4)는 약 70 ℃에서 60분 동안 유지되어, 상기 에폭시 수지 조성물의 유동성의 손실에 의한 B-스테이징을 위하여 상기 에폭시 수지 조성물(3)을 건조한다(드라이-업). 본 발명의 B-스테이징된 에폭시 수지 조성물은 태크 프리(tack free)를 달성할 수 있으며, 이는 손으로 만지는 경우 검리스(gumless)이고, 손가락에 물질이 부착하지 않는다는 것을 의미한다. B-스테이징 단계에서, 온도는 60 내지 100 ℃인 것이 바람직하다.
[본딩 단계]
다음으로, 도 4(c)에 도시된 바와 같이, 기판(6) 상에 범프(5)를 갖는 반도체 칩(7)의 범프(5)를 와이어링 기판(4)의 와이어링(2)에 대향하여 위치시키고, 온도를 150 ℃까지 상승시키고, 와이어링 기판(4)을 상기 반도체 칩(7)에 대향하여 가압하여 상기 범프(5)를 상기 와이어링(2)에 본딩함으로써 수행된다. 본딩에서, 상기 에폭시 수지 조성물의 용융 점도는 감소한다. 특히, 상기 에폭시 수지 조성물의 용융 점도는 B-스테이징 후에 유량계(예컨대, REOLOGICA에 의하여 제작된 VISCOANALYSER VAR 100, 주파수: 1.0Hz)에 의하여 150 ℃의 상승된 온도에서 측정하였을 때 100 Pa.s 미만이다. 본딩에서 상기 에폭시 수지 조성물의 용융 점도의 감소는, 상기 반도체 칩(4)이 상기 와이어링 기판(4)에 대항하여 가압되는 경우, 상기 범프(5)와 상기 와이어링(2) 사이의 에폭시 수지 조성물(3)이 쉽게 제거되어 상기 범프(5)와 상기 와이어링(2) 사이의 전기적 연결을 고정하는 한편, 제거된 에폭시 수지 조성물(3)이 인접한 2개의 범프(5, 5) 사이를 채워서 우수한 접착 강도를 얻게 한다. 더욱이, 상기 에폭시 수지 조성물(3)의 경화 반응은 상대적으로 짧은 본딩 시간 동안 적절한 속도로 진행된다. 특히, 상기 에폭시 수지 조성물(3)의 경화 반응은 JIS C2105에 따른 방법에 의하여 150 ℃에서 측정된 겔화 시간이 120 내지 300 초가 되도록 진행된다. 본딩 단계에서, 온도는 바람직하게는 120 내지 150 ℃이고, 와이어링 기판과 반도체 칩, 서로에 대하여 가압하는 하중은 바람직하게는 0.5 내지 5 kg/gm2이며, 150 ℃에서 상기 에폭시 수지 조성물의 겔화 시간은 바람직하게는 120 내지 300 초이다.
[후경화 단계]
다음으로, 도 4(d)에 도시된 바와 같이, 인접한 범프들(5, 5) 사이 및 인접한 와이어링들(2, 2) 사이의 상기 에폭시 수지 조성물(3)이 165 ℃에서 180 분간 후경화가 수행되는 한편, 대향하는 범프(5)와 와이어링(2) 사이의 전기적 연결을 고정하여 반도체 소자(8)을 제조한다. 본딩에서, 상기 에폭시 수지 조성물의 경화 반응은 상대적으로 짧은 본딩 시간동안 적절한 속도에서 진행되어, 후경화 단계에서 상기 에폭시 수지 조성물의 유출 및 박리가 회피될 수 있어, 우수한 접착 강도를 갖고 우수한 접착 특성을 유지하는 반도체 소자(8)을 제공한다. 후경화 단계에서, 후경화를 위한 온도는 바람직하게는 120 내지 180 ℃이고, 후경화를 위한 시간은 바람직하게는 30 내지 180 분이다.
본 발명의 반도체 소자를 제조하는 또 하나의 방법은 본 발명의 에폭시 수지 조성물을 웨이퍼에 도포하고, 상기 에폭시 수지 조성물의 B-스테이징을 수행하고, 상기 웨이퍼의 다이싱을 수행하여 반도체 칩을 단일화하고, 상기 단일화된 반도체 칩을 상기 에폭시 수지 조성물이 도포된 표면을 갖는 다른 반도체 요소 또는 기판 상에 위치시키고, 상기 에폭시 수지 조성물을 열경화하는 것을 포함한다.
웨이퍼에 에폭시 수지 조성물을 도포하는 방법으로서, 금속 마스크 및 메쉬 마스크를 이용하는 인쇄 방법, 스핀 코팅 방법, 스핀 및 스프레이 코팅 방법, 이형 필름 상에 시트화된 조성물을 놓는 방법 또는 그 유사 방법이 언급될 수 있다. 상기 스핀 코팅 방법 또는 스핀 및 스프레이 코팅 방법이 이 시스템에서 일반적으로 사용될 수 있다.
상기 웨이퍼에 도포된 후 상기 에폭시 수지 조성물의 B-스테이징을 수행하는 방법으로서, 가열 및 건조 단계가 일반적으로 요구된다. 예컨대, 드라이어 오븐에서 특정 시간 동안 배치시키거나, 다른 방법으로서 인라인 오븐, 컨베이어 시스템을 갖는 가열 오븐 또는 그 유사물에서 가열되고 건조된다. 필요한 경우, 단계적인 가열 방법, 지속적인 온도 상승, 지속적인 온도 하강 또는 그 유사 방법이 적용될 수 있다. 가열 및 건조 단계를 위한 조건은 예컨대 50 내지 150 ℃에서 10 내지 120 분간일 수 있다.
웨이퍼는 일반적인 다이싱 소자를 이용하는 건식 또는 습식 다이싱에 의하여 단일화될 수 있다.
일반적으로 사용되는, 상기 단일화된 반도체 칩을 접착되는 표면으로서 상기 에폭시 수지 조성물이 도포된 표면을 갖는 다른 반도체 요소 또는 기판 상에 위치시키는 방법으로서, 플립칩 본더를 이용하여 그것들을 위치시킨 후 납땜과 함께 열압착하여 그것들을 본딩하는 방법, 또는 리플로우 로(reflow furnace)에 의하여 위치시키고 일시적으로 설치한 후에 상기의 것을 가열하여 그들을 본딩하는 방법이다. 일시적인 설치시 설치를 위한 본딩 도구를 가열함으로써 수지를 연화시키는 것이 가능할 수 있다. 상기 본딩 도구의 온도는 50 ℃ 내지 150 ℃로 설정될 수 있다. 본딩하기 위하여 그것들을 가열하는 경우, 팩키징 및 인캡슐레이션에 적합한 열 프로파일(thermal profile)이 사용될 수 있다. 더욱이, 칩을 설치하기 위한 측정으로서, 플립칩 본더 뿐만 아니라, 다이 본더와 같은 기판 및 반도체 요소를 위치시킬 수 있는 다른 것이 사용될 수 있다.
더욱이, 상기 에폭시 수지 조성물을 열경화하는 방법은, 예컨대 150 내지 180 ℃의 온도에서 1 내지 3시간 동안 수행될 수 있다. 몰드를 반도체 소자에 적용하는 경우에, 후경화 단계가 몰드 물질의 경화와 동시에 수행될 수 있다. 이들 과정에 따르면, 반도체 칩과 회로기판 또는 다른 반도체 요소 사이의 전기적 연결이 달성될 수 있다.
실시예
이하에서는, 본 발명이 실시예를 참고하여 상세하게 설명되지만, 본 발명이 이들에 의하여 한정되는 것은 아니다.
(조성물의 제조 1)
실시예 1 내지 8 및 비교예 1 및 2의 샘플들을, 롤 밀(roll mill)에 의하여 모든 성분들을 혼합함으로써, 표 1에 도시된 배합으로 제조하였다(배합 함량의 단위는 중량부임). 실시예 및 비교예의 조성물들에 대하여, 다음의 테스트를 수행하였다. 그 결과가 표 1에 표시된다.
(점도 측정 1)
점도는 HB 타입 회전 점도계(SC4-14/6R 회전심봉, 회전 속도 50 rpm)을 이용함으로써 25 ℃에서 측정한 값이다.
(주입 특성 측정 1)
50 마이크로미터의 갭이 FR-4 기판 상에 구비되었고, 반도체 소자 대신에 유리 플레이트를 고정한 견본을 제조하였다. 이 견본을 90 ℃로 설정된 핫 플레이트 상에 놓고, 실시예 또는 비교예의 조성물을 폭 10 mm의 유리 플레이트의 일단부측에 펼쳐바르고, 이어서 상기 갭을 상기 조성물로 채우는 시간을 측정하였다.
(전단 본딩 강도 테스트 1)
폴리이미드 패시베이션 코팅(208)을 갖는 알루미늄 기판(210) 상에, 실시예 또는 비교예의 조성물을 실린더 형태(바닥 표면 지름 4.75 mm 및 높이 100 마이크로미터)로 도포하고, 이어서 폴리이미드 코팅(204)를 갖는 알루미늄 실린더(202)(바닥 표면 지름 6.3 mm 및 높이 8 mm)를 그 위에 배치하였으며, 거기에 18 g의 하중을 5분간 적용하였으며, 이어서 150 ℃에서 1시간 동안 유지함으로써 경화하였다(도 1 참고).
그 후, 전단 본딩 강도 1를 유니버셜 테스팅 머신 (universal testing machine)으로 전단 속도 200 마이크로미터/초에서 측정하였다.
전단 본딩 강도 테스트 1도 역시 샘플들에 대하여 100% 상대습도에서 2 atm, 121 ℃의 조건하에서 20 시간 동안 저장한 후에 수행하였다.
(전단 본딩 강도 테스트 2)
폴리이미드 패시베이션 코팅(304)을 갖는 알루미늄 기판(306) 상에, 원뿔대(바닥 표면 지름 5 mm 및 상부 표면 지름 3 mm, 높이 6 mm)를 실시예 또는 비교예의 조성물을 가지고 형성하고, 상기 조성물을 150 ℃에서 1시간동안 유지하여 경화시켰다(도 1 참고).
그 후, 전단 본딩 강도 2를 유니버셜 테스팅 머신으로 전단 속도 200 마이크로미터/초에서 측정하였다.
전단 본딩 강도 테스트 2도 역시 샘플들에 대하여 100% 상대습도에서 2 atm, 121 ℃의 조건하에서 20 시간 동안 저장한 후에 수행하였다.
Figure 112017045263631-pct00015
(C-3) 실시예에서 사용된 화학식 1a의 말레이미드 화합물은 하기 화학식 1a에 의하여 표시되는 화합물이다:
[화학식 1a]
Figure 112017045263631-pct00008
(C-4) 실시예에서 사용된 화학식 2a의 말레이미드 화합물은 하기 화학식 2a에 의하여 표시되는 화합물이다:
[화학식 2a]
Figure 112017045263631-pct00009
다음은 실시예에서 사용된 (b), (d) 및 다른 성분들이다.
(b) 마이크로캡슐화된 이미다졸
상품명: NOVACURE HX-3088 (이미다졸 함량 35중량%), 아사히 카세이 E-머티리얼 코포레이션 제조
(d) 알릴화된 페놀 노볼락 수지
상품명: MEH 8000H (OH 당량 140), 메이와 플라스틱 인더스트리즈 엘티디. 제조
(기타) 무기 충진제
평균 입자 크기 2 마이크로미터를 갖는 타원형 실리카 입자(레이져 회절 산란 방법, 측정 장비: LS13320, 벡크만 콜터, 인크.)
(기타) 실란 커플링제
3-글리시독시프로필 트리메톡시실란
표 1에 나타낸 바와 같이, 실시예 1 내지 5, 7 및 8의 조성물과 비교예 1의 것을 비교하면, 이들 각각은 알릴화된 페놀 노볼락 수지(D)를 함유하지만, 말레이미드 화합물과 혼합되지 않았던 후자(비교예 1의 조성물)의 본딩 강도는 PCT 테스트에 의하여 상당히 감소되었다. 반대로, 말레이미드 화합물과 혼합되었었던 실시예 1 내지 5, 7 및 8의 조성물에서는, PCT 테스트에 의한 본딩 강도의 저하가 감소되었다. 더욱이, 실시예 1 내지 5, 7 및 8의 조성물은 우수한 주입 특성을 갖고, 플립칩 본딩과 함께 바람직하게 사용될 수 있다. 동일한 것이 실시예 6의 조성물과 비교예 2의 것에 적용된다. 즉, 말레이미드 화합물과 혼합되지 않았던 비교예 2의 본딩 강도의 값은 PCT 테스트에 의하여 상당히 감소되었다. 반면, 말레이미드 화합물과 혼합되었던 실시예 6의 조성물에서는, PCT 테스트에 의한 본딩 강도의 저하가 감소되었다.
[조성물 제조 2]
실시예 9 내지 11 및 비교예 3의 샘플들은, 플레너터리 교반 장치로 모든 성분들을 혼합함으로써, 표 2에 나타낸 배합으로 제조되었다(배합 함량의 단위는 중량부임). 실시예 및 비교예의 조성물들에 대하여, 다음의 테스트를 수행하였다. 그 결과는 표 2에 표시된다.
(점도 측정 2)
점도는 HB 타입 회전 점도계(SC4-14/6R 회전심봉, 회전 속도 50 rpm)을 이용함으로써 25 ℃에서 측정한 값이다.
(전단 본딩 강도 테스트 3)
폴리이미드 패시베이션 코팅을 갖는 실리콘 칩(20 mm X 40 mm) 상에, 실시예 9 내지 11 및 비교예 3의 조성물의 반죽(pate) 각 0.25 g을 디스팬서에 도포하고, 폴리이미드 패시베이션 코팅을 갖는 다른 실리콘 칩(5 mm X 5 mm)을 60 um의 공간에 설치하고, 70 ℃에서 1 시간 건조하고(B-스테이징), 경화를 위하여 165 ℃에서 3시간 유지하였다(후경화).
그 후, 전단 본딩 강도를 유니버셜 테스팅 머신으로 전단 속도 200 마이크로미터/초에서 측정하였다.
전단 본딩 강도 테스트 3도 역시 샘플들에 대하여 100% 상대습도에서 2 atm, 121 ℃의 조건하에서 20 시간 동안 저장한 후에 수행하였다.
Figure 112014020266072-pct00010
PCT 테스트: 샘플을, 전단 본딩 강도 테스트에 적용하기 전에, 100% 상대 습도에서 2 atm, 121 ℃의 조건하에서 20 시간 저장하였다.
다음은 실시예에서 사용된 (b), (d) 및 다른 성분들이다.
(b) 마이크로캡슐화된 이미다졸
상품명: NOVACURE HX-3922 (이미다졸 함량 35 중량%), 아사히 카세이 E-머티리얼 코포레이션 제조
(d) 페놀-크실릴렌 수지
상품명: MEH 7800H (OH 당량 178), 메이와 플라스틱 인더스트리즈 엘티디. 제조
(기타) 경화 촉진제
도데칸디오익 디히드라지드 (오츠카 케미컬 컴퍼니 엘티디. 제조, 도데칸디오히드라지드)
(기타) 틱소트로피제
에어로실, 상품명: R805 (니폰 에어로실 컴퍼니 엘티디. 제조)
(기타) 실란 커플링제
3-글리시독시프로필 트리메톡시실란
표 2에 나타난 바와 같이, 실시예 9 내지 11의 조성물과 비교예 3의 것을 비교하면, 이들 각각은 페놀-크실릴렌 수지(D)를 함유하고, 말레이미드 화합물과 혼합되지 않았던 후자(비교예 3의 조성물)의 본딩 강도는 PCT 테스트에 의하여 상당히 감소되었다. 반면, 말레이미드 화합물과 혼합되었던 실시예 9 내지 11의 조성물에서는, PCT 테스트에 의한 본딩 강도의 저하가 감소되었다.
산업상 이용가능성
본 발명에 따르면, 우수한 내습성을 갖고 반도체 칩 표면에 대한 우수한 접착성을 갖는 경화된 물질을 제공할 수 있는 반도체 인캡슐레이션용 에폭시 수지 조성물과, 이에 의하여 인캡슐화된 반도체 소자를 제공한다. 따라서, 본 발명은 고도의 산업상 이용가능성을 갖는다.

Claims (11)

  1. (A) 적어도 하나의 에폭시 수지,
    (B) 적어도 하나의 이미다졸 화합물,
    (C) 적어도 하나의 말레이미드 화합물,
    (D) 적어도 하나의 페놀릭 수지에서 선택되는 경화제, 및
    실란 커플링제를 포함하고,
    상기 실란 커플링제의 함량은 상기 성분 (A) 내지 (C)의 총 중량 100 중량부에 대하여 3 중량부 이하이며,
    상기 페놀릭 수지(D)에 대한 에폭시 수지(A)의 배합비는 페놀릭 수지 중의 OH 기의 수가 에폭시 수지 중의 하나의 에폭시기 당 0.3 내지 1.5인 비이고,
    상기 에폭시 수지(A) 100 중량부를 기준으로, 상기 이미다졸 화합물(B)의 함량은 0.01 내지 10 중량부이고, 말레이미드 화합물(C)의 함량은 0.1 내지 16 중량부이며,
    25 ℃에서 0.1 내지 150 Pa·S의 점도를 갖는 반도체 인캡슐레이션용 에폭시 수지 조성물.
  2. 삭제
  3. 청구항 1에 있어서, 상기 말레이미드 화합물(C)은 모노말레이미드 화합물 및 비스말레이미드 화합물로 이루어진 군으로부터 선택되는 적어도 하나의 화합물인 것인 반도체 인캡슐레이션용 에폭시 수지 조성물.
  4. 삭제
  5. 청구항 1 또는 3에 있어서, 적어도 하나의 무기 충진제를 더 포함하는 반도체 인캡슐레이션용 에폭시 수지 조성물.
  6. 삭제
  7. 기판 및 반도체를 포함하는 플립칩 반도체 소자로서, 상기 반도체가 청구항 1 또는 3에 따른 에폭시 수지 조성물에 의하여 상기 기판에 고정되는 것인 플립칩 반도체 소자.
  8. 기판;
    반도체 칩; 및
    청구항 1 또는 3에 따른 에폭시 수지 조성물의 경화된 물질을 포함하고,
    상기 경화된 물질은 상기 기판과 상기 반도체 칩 사이에 위치하여 상기 반도체 칩이 상기 기판에 고정되도록 하는 것인 어셈블리.
  9. 청구항 1 또는 3에 따른 에폭시 수지 조성물을 기판과 반도체 칩 사이에 주입하고; 그리고
    상기 에폭시 수지 조성물을 열경화하는 것
    을 포함하는 반도체 소자의 제조방법.
  10. 청구항 1 또는 3에 따른 에폭시 수지 조성물을 기판에 도포하고;
    상기 에폭시 수지 조성물의 B-스테이징(B-staging)을 수행하며;
    접착되는 표면인 상기 에폭시 수지 조성물이 도포된 표면을 갖는 기판 상에 다른 반도체 요소 또는 기판을 위치시키고; 그리고
    상기 에폭시 수지 조성물을 열경화하는 것
    을 포함하는 반도체 소자의 제조방법.
  11. 청구항 1 또는 3에 따른 에폭시 수지 조성물을 웨이퍼에 도포하고;
    상기 에폭시 수지 조성물의 B-스테이징(B-staging)을 수행하며;
    상기 웨이퍼의 다이싱을 수행하여, 반도체 칩으로 단일화하고;
    접착되는 표면인 상기 에폭시 수지 조성물이 도포된 표면을 갖는 다른 반도체 요소 또는 기판 상에 상기 단일화된 반도체 칩을 위치시키며; 그리고
    상기 에폭시 수지 조성물을 열경화하는 것
    을 포함하는 반도체 소자의 제조방법.
KR1020147005541A 2011-07-29 2012-07-26 반도체 인캡슐레이션용 에폭시 수지 조성물, 이를 이용한 반도체 소자 및 반도체 소자의 제조방법 KR101900534B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/193,822 2011-07-29
US13/193,822 US20130026660A1 (en) 2011-07-29 2011-07-29 Liquid epoxy resin composition for semiconductor encapsulation, and semiconductor device using the same
PCT/JP2012/069641 WO2013018847A1 (en) 2011-07-29 2012-07-26 Epoxy resin composition for semiconductor encapsulation, semiconductor device using the same, and method for producing semiconductor device

Publications (2)

Publication Number Publication Date
KR20140064820A KR20140064820A (ko) 2014-05-28
KR101900534B1 true KR101900534B1 (ko) 2018-09-19

Family

ID=47596578

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147005541A KR101900534B1 (ko) 2011-07-29 2012-07-26 반도체 인캡슐레이션용 에폭시 수지 조성물, 이를 이용한 반도체 소자 및 반도체 소자의 제조방법

Country Status (6)

Country Link
US (1) US20130026660A1 (ko)
JP (1) JP6170904B2 (ko)
KR (1) KR101900534B1 (ko)
CN (1) CN103717634B (ko)
TW (1) TWI595042B (ko)
WO (1) WO2013018847A1 (ko)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8470936B2 (en) * 2011-07-29 2013-06-25 Namics Corporation Liquid epoxy resin composition for semiconductor encapsulation
JP6458985B2 (ja) * 2014-10-22 2019-01-30 ナミックス株式会社 樹脂組成物、それを用いた絶縁フィルムおよび半導体装置
KR101914967B1 (ko) * 2014-11-26 2018-11-05 쿄세라 코포레이션 반도체 밀봉용 수지 조성물 및 반도체 장치
KR101964618B1 (ko) * 2014-12-25 2019-04-02 쇼와 덴코 가부시키가이샤 열경화성 수지 조성물
EP3267769B1 (en) * 2015-03-05 2019-12-18 Sumitomo Bakelite Co.,Ltd. Resin composition for sealing, method for producing vehicle-mounted electronic control unit, and vehicle-mounted electronic control unit
JP6940926B2 (ja) * 2015-04-30 2021-09-29 味の素株式会社 樹脂組成物
US9870972B2 (en) * 2015-08-13 2018-01-16 Fuji Electric Co., Ltd. Thermosetting resin molded article
KR20170023719A (ko) 2015-08-24 2017-03-06 신에쓰 가가꾸 고교 가부시끼가이샤 열경화성 수지 조성물
WO2017087228A1 (en) * 2015-11-17 2017-05-26 Henkel IP & Holding GmbH Resin compositions for underfill film for three dimensional through silica via (tsv) packages and compositions useful for the preparation thereof
JP7301492B2 (ja) 2016-02-18 2023-07-03 富士電機株式会社 樹脂組成物の製造方法
WO2017209043A1 (ja) 2016-05-31 2017-12-07 三菱瓦斯化学株式会社 樹脂組成物、積層体、樹脂組成物層付き半導体ウェハ、樹脂組成物層付き半導体搭載用基板及び半導体装置
JP6765252B2 (ja) * 2016-08-02 2020-10-07 明和化成株式会社 組成物、半導体封止用組成物、及びこれらの組成物の硬化物
JP6789030B2 (ja) * 2016-08-09 2020-11-25 京セラ株式会社 封止用樹脂組成物及び半導体装置
JP2018070668A (ja) * 2016-10-24 2018-05-10 信越化学工業株式会社 液状エポキシ樹脂組成物
CN110461938A (zh) 2017-03-31 2019-11-15 日立化成株式会社 环氧树脂组合物和电子部件装置
JP6816702B2 (ja) * 2017-10-27 2021-01-20 信越化学工業株式会社 半導体封止用樹脂組成物及び半導体装置
KR102140259B1 (ko) 2018-01-11 2020-07-31 주식회사 엘지화학 반도체 몰딩용 에폭시 수지 조성물, 이를 이용한 몰딩필름 및 반도체 패키지
KR20210002451A (ko) 2018-04-26 2021-01-08 미츠비시 가스 가가쿠 가부시키가이샤 수지 조성물, 적층체, 수지 조성물층이 형성된 반도체 웨이퍼, 수지 조성물층이 형성된 반도체 탑재용 기판, 및 반도체 장치
TW202018008A (zh) * 2018-08-17 2020-05-16 德商漢高智慧財產控股公司 液體壓縮成型或封裝組合物
JP6708242B2 (ja) * 2018-11-14 2020-06-10 日立化成株式会社 モールドアンダーフィル用樹脂組成物及び電子部品装置
JP2020084128A (ja) * 2018-11-30 2020-06-04 花王株式会社 電子材料用封止剤
JPWO2020262581A1 (ko) 2019-06-28 2020-12-30
WO2020262588A1 (ja) 2019-06-28 2020-12-30 三菱瓦斯化学株式会社 フィルム、積層体、フィルム層付き半導体ウェハ、フィルム層付き半導体搭載用基板、及び半導体装置
JP6930670B2 (ja) 2019-06-28 2021-09-01 三菱瓦斯化学株式会社 樹脂組成物、樹脂シート、積層体、樹脂組成物層付き半導体ウェハ、樹脂組成物層付き半導体搭載用基板、及び半導体装置
US20220389130A1 (en) 2019-06-28 2022-12-08 Mitsubishi Gas Chemical Company, Inc. Film, laminate, semiconductor wafer with film layer, substrate for mounting semiconductor with film layer, and semiconductor device
US11710672B2 (en) * 2019-07-08 2023-07-25 Intel Corporation Microelectronic package with underfilled sealant
JP7406336B2 (ja) 2019-10-11 2023-12-27 三星電子株式会社 半導体装置の製造方法
US20240043637A1 (en) 2021-03-25 2024-02-08 Nippon Kayaku Kabushiki Kaisha Thermally curable resin composition, cured object, resin sheet, prepreg, metal-clad laminate, multilayered printed wiring board, sealing material, fiber-reinforced composite material, adhesive, and semiconductor device
TW202337995A (zh) * 2021-11-17 2023-10-01 德商漢高股份有限及兩合公司 液體模製物料及其當暴露於雷射能後變成具可鍍性的反應產物
CN114292615B (zh) * 2022-03-10 2022-06-03 武汉市三选科技有限公司 组合物、胶膜及芯片封装结构

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001261939A (ja) 2000-03-21 2001-09-26 Sumitomo Bakelite Co Ltd 液状樹脂組成物及びそれを用いた半導体装置。
JP2005048054A (ja) * 2003-07-28 2005-02-24 Matsushita Electric Works Ltd エポキシ樹脂組成物並びに半導体装置及びその製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2593503B2 (ja) * 1988-01-22 1997-03-26 株式会社東芝 エポキシ樹脂組成物及びそれを用いた樹脂封止型半導体装置
JP2870903B2 (ja) * 1989-12-26 1999-03-17 三井化学株式会社 半導体封止用樹脂組成物
JPH03223324A (ja) * 1990-01-30 1991-10-02 Hitachi Chem Co Ltd 半導体封止用樹脂組成物
KR960010844B1 (ko) * 1991-07-11 1996-08-09 제일모직 주식회사 내열성이 향상된 반도체소자 밀봉용 수지조성물
KR960005064B1 (ko) * 1991-09-26 1996-04-20 제일모직주식회사 신규한 이미드-에폭시수지와 그 제조방법
US5346743A (en) * 1992-03-13 1994-09-13 Kabushiki Kaisha Toshiba Resin encapsulation type semiconductor device
JP2506601B2 (ja) * 1992-09-30 1996-06-12 ソマール株式会社 液状エポキシ樹脂組成物
JPH06151652A (ja) * 1992-11-16 1994-05-31 Nitto Denko Corp 半導体装置
DE60025720T2 (de) * 1999-06-18 2006-11-09 Hitachi Chemical Co., Ltd. Klebstoff, klebstoffgegenstand, schaltungssubstrat für halbleitermontage mit einem klebstoff und eine halbleiteranordnung die diesen enthält
US20030129438A1 (en) * 2001-12-14 2003-07-10 Becker Kevin Harris Dual cure B-stageable adhesive for die attach
US20030164555A1 (en) * 2002-03-01 2003-09-04 Tong Quinn K. B-stageable underfill encapsulant and method for its application
MY139328A (en) * 2002-05-20 2009-09-30 Nitto Denko Corp Thermosetting resin composition and semiconductor device obtained with the same
JP2004197009A (ja) * 2002-12-20 2004-07-15 Hitachi Ltd 熱硬化性樹脂とその製造方法及び製品
JP2006131876A (ja) * 2004-10-07 2006-05-25 Nippon Shokubai Co Ltd 光実装材料用樹脂組成物及びその製造方法、並びに、該光実装材料用樹脂組成物を用いた光実装材料、光実装部品、及び、光モジュール
JP4534062B2 (ja) * 2005-04-19 2010-09-01 ルネサスエレクトロニクス株式会社 半導体装置
JP2009096851A (ja) * 2007-10-15 2009-05-07 Three M Innovative Properties Co 非導電性接着剤組成物及び非導電性接着フィルム、並びにそれらの製造方法及び使用方法
JP5009752B2 (ja) * 2007-10-31 2012-08-22 ナミックス株式会社 ダイボンディング用熱硬化性フィルム及びこれを用いた半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001261939A (ja) 2000-03-21 2001-09-26 Sumitomo Bakelite Co Ltd 液状樹脂組成物及びそれを用いた半導体装置。
JP2005048054A (ja) * 2003-07-28 2005-02-24 Matsushita Electric Works Ltd エポキシ樹脂組成物並びに半導体装置及びその製造方法

Also Published As

Publication number Publication date
CN103717634B (zh) 2016-11-23
JP2014521754A (ja) 2014-08-28
CN103717634A (zh) 2014-04-09
WO2013018847A1 (en) 2013-02-07
TW201313823A (zh) 2013-04-01
US20130026660A1 (en) 2013-01-31
KR20140064820A (ko) 2014-05-28
JP6170904B2 (ja) 2017-07-26
TWI595042B (zh) 2017-08-11

Similar Documents

Publication Publication Date Title
KR101900534B1 (ko) 반도체 인캡슐레이션용 에폭시 수지 조성물, 이를 이용한 반도체 소자 및 반도체 소자의 제조방법
JP2011014885A (ja) 多層半導体装置用アンダーフィル材のダム材組成物、及び該ダム材組成物を用いた多層半導体装置の製造方法
KR100372211B1 (ko) 조절가능하게 분해가능한 열경화성 수지 조성물, 상기 조성물을 사용하여 반도체 칩과 회로판 사이를 밀봉 언더필링하는 방법, 및 상기 조성물을 사용하여 제조한 전자 장치
JP2012209453A (ja) 液状樹脂組成物、半導体パッケージ、および半導体パッケージの製造方法
JP2007051184A (ja) 熱硬化型エポキシ樹脂組成物及びそれを用いた半導体装置
JP2013010940A (ja) 液状樹脂組成物およびそれを用いた半導体装置
JP4066174B2 (ja) 液状エポキシ樹脂組成物、フリップチップ型半導体装置及びその封止方法
JP6008638B2 (ja) 半導体封止用液状エポキシ樹脂組成物及びそれを用いた半導体装置
US8075721B2 (en) Low exothermic thermosetting resin compositions useful as underfill sealants and having reworkability
JP3912515B2 (ja) 液状エポキシ樹脂組成物及び半導体装置
US7449362B2 (en) One-component hot-setting epoxy resin composition and semiconductor mounting underfill material
JP2000299414A (ja) フリップチップ型半導体装置
JP2012129326A (ja) 電子装置の製造方法および電子装置パッケージの製造方法
JP5668659B2 (ja) アンダーフィル材料、半導体装置及びその製造方法
JP3674675B2 (ja) フリップチップ型半導体装置用アンダーフィル材
EP1647052B1 (en) Underfill and mold compounds including siloxane-based aromatic diamines
JPH10287809A (ja) シアン酸エステル液状樹脂組成物及び半導体封止装置
JP6388228B2 (ja) 半導体封止用液状エポキシ樹脂組成物とそれを用いた半導体装置
KR980012311A (ko) 반도체 캡슐화용 에폭시 수지액상 조성물
JP2011116843A (ja) 液状封止用樹脂組成物およびそれを用いた半導体装置
KR100671136B1 (ko) 재작업이 가능한 고신뢰성 반도체 소자 언더필용 액상에폭시 수지 조성물 및 이를 이용한 반도체 소자
Rabilloud Adhesives for electronics
KR102545377B1 (ko) 가압 실장용 ncf, 그 경화물 및 이를 사용한 반도체 장치
JP4858431B2 (ja) 半導体装置の製造方法
JP5958799B2 (ja) 半導体封止用液状エポキシ樹脂組成物とそれを用いた半導体装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant