KR101681284B1 - 전자부품의 제조 방법 및 막 형성 장치 - Google Patents

전자부품의 제조 방법 및 막 형성 장치 Download PDF

Info

Publication number
KR101681284B1
KR101681284B1 KR1020150119532A KR20150119532A KR101681284B1 KR 101681284 B1 KR101681284 B1 KR 101681284B1 KR 1020150119532 A KR1020150119532 A KR 1020150119532A KR 20150119532 A KR20150119532 A KR 20150119532A KR 101681284 B1 KR101681284 B1 KR 101681284B1
Authority
KR
South Korea
Prior art keywords
electronic component
dimension
component body
pair
accommodating
Prior art date
Application number
KR1020150119532A
Other languages
English (en)
Other versions
KR20160025473A (ko
Inventor
코타로 시미즈
토시키 미야자키
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20160025473A publication Critical patent/KR20160025473A/ko
Application granted granted Critical
Publication of KR101681284B1 publication Critical patent/KR101681284B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G13/00—Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G13/00—Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • H01G13/006—Apparatus or processes for applying terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)

Abstract

원료 가스를 이용하여 전자부품의 표면에 대략 균일하게 표면 처리를 실시하는 것이 가능한 전자부품의 제조 방법을 제공한다.
전자부품의 제조 방법은 서로 마주보고 위치하는 한 쌍의 단면과, 서로 대향하여 한 쌍의 단면끼리를 접속하는 한 쌍의 측면과, 한 쌍의 단면 및 한 쌍의 측면에 직교하도록 한 쌍의 단면끼리를 접속하는 한 쌍의 주면을 가지는 직육면체상의 전자부품 소체를, 전자부품 소체를 수용 가능한 수용 공간을 규정하는 수용부를 포함하는 부품 유지구의 수용부에 전자부품 소체를 수용하는 공정 S3과, 수용부에 수용된 전자부품 소체의 표면에 올레포빅 재료를 포함하는 원료 가스를 접촉시킴으로써 전자부품 소체의 표면에 올레포빅 필름을 형성하는 공정 S4와, 올레포빅 필름이 형성된 전자부품 소체를 수용부에서 꺼내는 공정 S5와, 꺼낸 전자부품 소체에 외부 전극을 형성하는 공정 S6을 포함한다.

Description

전자부품의 제조 방법 및 막 형성 장치{ELECTRONIC COMPONENT MANUFACTURING METHOD AND FILM FORMING APPARATUS}
본 발명은 전자부품의 제조 방법 및 해당 전자부품의 제조 방법에 이용되는 막 형성 장치에 관한 것이다.
일반적으로 적층 세라믹 콘덴서 등으로 대표되는 전자부품의 제조 방법은, 피처리물에 표면 처리를 실시하는 공정을 구비한다. 예를 들면, 표면 처리를 실시하는 공정이 개시된 문헌으로서 일본국 공개특허공보 2000-277373호(특허문헌 1)를 들 수 있다.
특허문헌 1에 개시된 전자부품의 제조 방법에 있어서는, 고무 부재로 피처리물(전자부품 소체)을 유지한 상태로 가열하거나, 실리콘유에 피처리물(전자부품 소체)을 침지하여 건조함으로써 전자부품 소체의 표면의 젖음성을 개선할 수 있다.
올레포빅 필름(oleophobic film)을 형성하는 공정과는 다르지만, 피처리물의 표면 및 내부에 분위기 가스를 작용시키는 공정으로서, 피처리물 안에 함유하고 있는 유기물(바인더)을 제거하는 공정이 있다.
이 유기물을 제거하는 공정에 있어서는, 피처리물이 가지는 내부 전극이 산화되지 않도록 분위기 가스를 공급하면서 가열 처리가 이루어진다. 유기물을 제거하는 공정을 구비하는 전자부품의 제조 방법이 개시된 문헌으로서, 예를 들면, 일본국 공개특허공보 2009-85589호(특허문헌 2)를 들 수 있다.
특허문헌 2에 개시된 유기물을 제거하는 공정에 있어서는, 소정의 위치에 개구부(開口部)를 가지는 정류판(整流板)을 이용하여, 해당 개구부를 통과한 분위기 가스가 새거(sagger)의 탑재면에 탑재된 전자부품의 바로 위를 통과하도록 정류하면서 전자부품을 가열한다. 분위기 가스의 공기 흐름이 전자부품의 바로 위를 통과함으로써 유기물이 제거된다.
일본국 공개특허공보 2000-277373호 일본국 공개특허공보 2009-85589호
여기서 피처리물에 표면 처리를 실시하는 공정의 다른 양태로서, 전자부품 소체의 표면에 원료 가스를 접촉시킴으로써 올레포빅성을 가지는 막체(올레포빅 필름)를 해당 전자부품의 표면에 형성하는 공정이 가정된다.
분위기 가스를 이용하는 특허문헌 2에 개시된 전자부품의 제조 방법에 있어서는, 새거의 탑재면에 전자부품을 올려놓기 때문에 전자부품의 표면 중 탑재면과 접촉하는 부분에 있어서는 해당 부분과 탑재면 사이에 충분한 틈을 확보할 수 없다. 또한, 전자부품의 바로 위에 분위기 가스가 흐르도록 정류판이 마련되어 있다. 이러한 결과, 특허문헌 2에 개시된 전자부품의 제조 방법에 있어서는, 분위기 가스를 전자부품의 전체에 감쌀 수 없게된다.
가령, 상기의 올레포빅 필름을 전자부품의 표면에 형성하는 공정에 특허문헌 2에 개시된 전자부품의 제조 방법의 공정으로 이용하는 방법을 적용한 경우에는, 전자부품 소체의 표면에 원료 가스를 감쌀 수 없게된다. 이 결과, 전자부품 소체 표면에 균일하게 올레포빅 필름을 형성하는 것이 곤란하게 된다.
본 발명은 상기와 같은 문제를 감안하여 이루어진 것으로, 본 발명의 목적은 원료 가스를 이용하여 전자부품 소체 표면의 대략 전면(全面)에 표면 처리를 실시하는 것이 가능한 전자부품의 제조 방법 및 막 형성 장치를 제공하는 것에 있다.
본 발명에 기초하는 전자부품의 제조 방법은, 서로 마주보고 위치하는 한 쌍의 단면(端面), 서로 마주보고 위치하는 한 쌍의 측면 및 서로 마주보고 위치하는 한 쌍의 주면(主面)을 가지는 직육면체 형상의 전자부품 소체를, 상기 전자부품 소체를 수용 가능한 오목상의 수용 공간을 규정하는 수용부를 포함하는 부품 유지구의 상기 수용부에 수용하는 공정과, 상기 수용부에 수용된 상기 전자부품 소체의 표면에 올레포빅 재료를 포함하는 원료 가스를 접촉시킴으로써 상기 전자부품 소체의 상기 표면에 올레포빅 필름을 형성하는 공정과, 상기 올레포빅 필름이 형성된 상기 전자부품 소체를 상기 수용부에서 꺼내는 공정과, 상기 수용부에서 꺼낸 상기 전자부품 소체에 외부 전극을 형성하는 공정을 포함한다.
상기 본 발명에 기초하는 전자부품의 제조 방법에 있어서는, 상기 한 쌍의 단면이 정렬된 방향인 길이 방향의 치수를 길이 치수 L1이라 하고, 상기 한 쌍의 측면이 정렬된 방향인 폭 방향의 치수를 폭 치수 W1이라 하고, 상기 한 쌍의 주면(主面)이 정렬된 방향인 두께 방향의 치수를 두께 치수 T1이라고 한 경우에 상기 전자부품 소체는, 상기 길이 치수 L1이 상기 폭 치수 W1 및 상기 두께 치수 T1 중 어느 하나보다도 큰 형상을 가지는 것이 바람직하다. 이 경우에는 상기 전자부품 소체를 수용하는 공정에 있어서, 상기 한 쌍의 단면 중 한쪽의 단면이 상기 수용부의 바닥부 측을 향하도록 상기 전자부품 소체가 기립한 자세 또는 경사진 자세로 상기 수용부에 수용되는 것이 바람직하다.
상기 본 발명에 기초하는 전자부품의 제조 방법에 있어서는, 상기 수용 공간은 상기 수용부의 개구면과 직교하는 방향에서 봤을 경우에, 상기 폭 치수 W1보다도 큰 가로폭 치수 W2 및 상기 두께 치수 T1보다도 큰 세로폭 치수 T2를 가지는 직육면체 형상의 공간을 포함하는 것이 바람직하다. 이 경우에는 상기 부품 유지구로서, 상기 가로폭 치수 W2 및 상기 세로폭 치수 T2가 모두 상기 길이 치수 L1보다도 작은 조건을 만족하는 것을 이용하는 것이 바람직하다.
상기 본 발명에 기초하는 전자부품의 제조 방법에 있어서는, 상기 전자부품 소체를 꺼내는 공정은 상기 한 쌍의 단면 중 다른 쪽의 단면을 점착성 유지부재로 점착 유지하여 상기 수용부에서 상기 전자부품 소체를 꺼내는 공정을 포함하는 것이 바람직하다.
상기 본 발명에 기초하는 전자부품의 제조 방법에 있어서는, 상기 부품 유지구로서 상기 수용부의 바닥부와 상기 수용부의 개구면 사이의 거리에 의해 규정되는 상기 수용 공간의 깊이 방향의 치수인 깊이 치수 L2가 상기 길이 치수 L1보다도 작은 것을 이용함으로써, 상기 전자부품 소체를 수용하는 공정에 있어서, 상기 다른 쪽의 단면 측의 적어도 일부가 상기 수용 공간에서 밀려나는 상태가 되도록 상기 전자부품 소체가 상기 수용부에 수용되는 것이 바람직하다. 이 경우에 상기 외부 전극을 형성하는 공정은, 상기 점착성 유지부재로 상기 다른 쪽의 단면을 점착 유지한 상태로 상기 한쪽의 단면 측에 상기 외부 전극의 원료가 되는 도전성 페이스트를 도포하는 공정을 포함하는 것이 바람직하다.
상기 본 발명에 기초하는 전자부품의 제조 방법에 있어서는, 상기 전자부품 소체를 수용 가능한 오목상의 이재용 수용 공간(accommodation space for transfer)을 규정하는 이재용 수용부를 포함하는 부품 이재구(移載具)를 준비하는 공정을 더 포함하는 것이 바람직하다. 또한, 상기 전자부품 소체를 꺼내는 공정은, 상기 올레포빅 필름이 형성된 상기 전자부품 소체를 상기 수용부에서 상기 이재용 수용부에 이재하는 공정을 포함하는 것이 바람직하다. 게다가, 상기 이재용 수용 공간은 상기 이재용 수용부의 개구면과 직교하는 방향에서 봤을 경우에, 상기 폭 치수 W1보다도 큰 가로폭 치수 W3 및 상기 두께 치수 T1보다도 큰 세로폭 치수 T3을 가지는 직육면체 형상의 공간을 포함하는 것이 바람직하다. 이 경우에는 상기 부품 이재구로서, 상기 가로폭 치수 W3이 상기 가로폭 치수 W2보다도 작거나, 상기 세로폭 치수 T3이 상기 세로폭 치수 T2보다도 작거나, 어느 하나의 조건을 적어도 만족함과 함께, 상기 이재용 수용부의 바닥부와 상기 이재용 수용부의 개구면 사이의 거리에 의해 규정되는 상기 이재용 수용 공간의 깊이 방향의 치수인 깊이 치수 L3이 상기 길이 치수 L1보다도 작은 조건을 만족하는 것을 이용하는 것이 바람직하다. 또한, 상기 전자부품 소체를 상기 이재용 수용부로 이재하는 공정은, 상기 수용부와 상기 이재용 수용부가 대향하도록 상기 부품 유지구에 상기 부품 이재구를 대향 배치하는 공정과, 대향 배치된 상기 부품 유지구와 상기 부품 이재구를 반전시킴으로써, 상기 한쪽의 단면 측의 적어도 일부가 상기 이재용 수용 공간에서 밀려나는 상태가 되도록 상기 전자부품 소체가 상기 이재용 수용부에 삽입되는 공정을 가지는 것이 바람직하다. 게다가 이 경우에는, 상기 외부 전극을 형성하는 공정은, 상기 한쪽의 단면을 점착성 부재로 점착 유지하여 상기 이재용 수용부에서 상기 전자부품 소체를 꺼내어, 상기 한쪽의 단면을 점착 유지한 상태로 상기 다른 쪽의 단면 측에 상기 외부 전극의 원료가 되는 도전성 페이스트를 도포하는 공정을 포함하는 것이 바람직하다.
본 발명에 기초하는 막 형성 장치는, 직육면체 형상을 가지는 전자부품 소체의 표면에 올레포빅 필름을 형성하는 막 형성 장치로서, 상기 올레포빅 필름을 형성하기 위한 원료 가스가 내부에 충전된 내부 공간을 포함하는 쳄버를 포함하고, 상기 전자부품 소체를 수용 가능한 수용 공간을 규정하는 수용부에 상기 전자부품 소체가 수용된 부품 유지구를 상기 내부 공간에 배치함으로써, 상기 전자부품 소체의 상기 표면에 상기 올레포빅 필름이 형성된다.
상기 본 발명에 기초하는 막 형성 장치에 있어서는, 상기 전자부품 소체는 서로 마주보고 위치하는 한 쌍의 단면, 서로 마주보고 위치하는 한 쌍의 측면 및 서로 마주보고 위치하는 한 쌍의 주면을 가지는 것이 바람직하고, 상기 한 쌍의 단면이 정렬된 방향인 길이 방향의 치수를 길이 치수 L1이라 하고, 상기 한 쌍의 측면이 정렬된 방향인 폭 방향의 치수를 폭 치수 W1이라 하고, 상기 한 쌍의 주면이 정렬된 방향인 두께 방향의 치수를 두께 치수 T1이라고 한 경우에, 상기 전자부품 소체는 상기 길이 치수 L1이 상기 폭 치수 W1 및 상기 두께 치수 T1 중 어느 쪽보다도 큰 형상을 가지는 것이 바람직하다. 이 경우에는 상기 내부 공간에 상기 한 쌍의 단면 중 한쪽의 단면이 상기 수용부의 바닥부 측을 향하도록 상기 전자부품 소체가 기립한 자세 또는 경사진 자세로 상기 수용부에 수용된 상기 부품 유지구가 배치되는 것이 바람직하다.
본 발명에 의하면, 원료 가스를 이용하여 전자부품 소체 표면의 대략 전면(全面)에 균일하게 표면 처리를 실시하는 것이 가능한 전자부품의 제조 방법 및 막 형성 장치를 제공할 수 있다.
도 1은 본 발명의 실시형태 1에 따른 전자부품의 제조 방법을 따라 제조된 적층 세라믹 콘덴서의 사시도(斜視圖)이다.
도 2는 도 1에 나타내는 적층 세라믹 콘덴서의 II-II선을 따른 단면도이다.
도 3은 도 1에 나타내는 적층 세라믹 콘덴서의 III-III선을 따른 단면도이다.
도 4는 본 발명의 실시형태 1에 따른 전자부품의 제조 방법에 따른 적층 세라믹 콘덴서의 제조 방법을 개략적으로 나타내는 흐름도이다.
도 5는 도 4에 나타내는 부품 유지구를 준비하는 공정에 있어서 이용되는 부품 유지구의 단면도이다.
도 6은 도 5에 나타내는 VI선에 둘러싸인 영역을 확대해서 나타내는 확대도이며, 부품 유지구의 수용부의 단면도이다.
도 7은 도 6에 나타내는 부품 유지구의 수용부의 평면도이다.
도 8은 도 4에 나타내는 전자부품 소체를 수용하는 공정 후의 상태를 나타내는 도면이다.
도 9는 도 4에 나타내는 전자부품 소체의 표면에 올레포빅 필름을 형성하는 공정에서 사용하는 막 형성 장치를 나타내는 개략도이다.
도 10은 도 4에 나타내는 전자부품 소체를 수용부에서 꺼내는 공정의 제1공정을 나타내는 도면이다.
도 11은 도 4에 나타내는 전자부품 소체를 수용부에서 꺼내는 공정의 제2공정을 나타내는 도면이다.
도 12는 도 4에 나타내는 전자부품 소체를 수용부에서 꺼내는 공정의 제3공정을 나타내는 도면이다.
도 13은 도 4에 나타내는 외부 전극을 형성하는 공정의 제1공정을 나타내는 도면이다.
도 14는 도 4에 나타내는 외부 전극을 형성하는 공정의 제2공정을 나타내는 도면이다.
도 15는 도 4에 나타내는 외부 전극을 형성하는 공정의 제3공정을 나타내는 도면이다.
도 16은 도 4에 나타내는 외부 전극을 형성하는 공정에 있어서 전자부품 소체 표면에 도포된 도전성 페이스트를 나타내는 도면이다.
도 17은 본 발명의 실시형태 2에 따른 전자부품의 제조 방법에 따른 적층 세라믹 콘덴서의 제조 방법을 개략적으로 나타내는 흐름도이다.
도 18은 도 17에 나타내는 부품 이재구를 준비하는 공정에 있어서 이용되는 부품 이재구의 단면도이다.
도 19는 도 17에 나타내는 전자부품 소체를 이재용 수용부에 이재하는 공정의 제1공정을 나타내는 도면이다.
도 20은 도 17에 나타내는 전자부품 소체를 이재용 수용부에 이재하는 공정의 제2공정을 나타내는 도면이다.
도 21은 도 17에 나타내는 외부 전극을 형성하는 공정에 포함되는 이재용 수용부에서 전자부품 소체를 꺼내는 공정을 나타내는 도면이다.
이하, 본 발명의 실시형태에 대해서 도면을 참조하여 상세히 설명한다. 또한, 이하에 나타내는 실시형태는 전자부품인 적층 세라믹 콘덴서의 제조 방법 및 해당 세라믹 콘덴서의 제조 과정에 있어서 이용되는 막 형성 장치에 본 발명을 적용한 경우를 예시하는 것이다. 또한, 이하에 나타내는 실시형태에 있어서는 동일한 또는 공통되는 부분에 대해서 도면 중 동일한 부호를 부여하고, 그 설명은 반복하지 않는다.
(실시형태 1)
우선, 본 발명의 실시형태에 따른 전자부품의 제조 방법을 설명하기에 앞서, 해당 제조 방법에 따라 제조된 적층 세라믹 콘덴서에 대해서 설명한다.
도 1은 본 발명의 실시형태 1에 따른 전자부품의 제조 방법에 따라 제조된 적층 세라믹 콘덴서의 사시도이다. 도 2는 도 1에 나타내는 적층 세라믹 콘덴서의 II-II선을 따른 단면도이다. 도 3은 도 1에 나타내는 적층 세라믹 콘덴서의 III-III선을 따른 단면도이다.
도 1에서 도 3에 나타낸 바와 같이 적층 세라믹 콘덴서(1)는 전체로서 직육면체 형상을 가지는 전자부품이며, 전자부품 소체(세라믹 소체)(2)와 한 쌍의 외부 전극(5)을 가지고 있다. 전자부품 소체(2)는 서로 마주보고 위치하는 한 쌍의 단면(2e, 2f)(도 2 참조)과, 서로 대향하여 해당 한 쌍의 단면(端面)(2e, 2f)끼리를 접속하는 한 쌍의 측면(2c, 2d)과, 해당 한 쌍의 단면(2e, 2f) 및 해당 한 쌍의 측면(2c, 2d)에 직교하도록 해당 한 쌍의 단면(2e, 2f)끼리를 접속하는 한 쌍의 주면(主面)(2a, 2b)을 가진다.
여기서 상기의 직육면체 형상에는 모퉁이부 및 능선부의 적어도 한쪽에 둥그스름한 부분을 가지는 직육면체도 포함된다. 또한, 상기의 직육면체 형상에는 한 쌍의 주면, 한 쌍의 단면 및 한 쌍의 측면 중 어느 하나의 면에, 무시할 수 있는 정도의 요철이나 단차가 형성된 직육면체도 포함된다.
도 2 및 도 3에 나타낸 바와 같이 전자부품 소체(2)는 소정의 방향을 따라 번갈아 적층된 유전체층(3)과, 도전체층으로서의 내부 전극층(4)에 의해 구성되어 있다. 유전체층(3)은 예를 들면, 티탄산 바륨을 주성분으로 하는 세라믹 재료로 형성되어 있다. 또한, 유전체층(3)은 후술하는 세라믹스 시트의 원료가 되는 세라믹 분말의 부성분으로서의 Mn 화합물, Mg 화합물, Si 화합물, Co 화합물, Ni 화합물, 희토류 화합물 등을 포함하고 있어도 된다. 한편, 내부 전극층(4)은 예를 들면, Ni, Cu, Ag, Pd, Ag-Pd 합금, Au 등으로 대표되는 금속 재료로 형성되어 있다.
전자부품 소체(2)는 유전체층(3)이 되는 세라믹스 시트(이른바 그린 시트)의 표면에 내부 전극층(4)이 되는 도전성 페이스트가 인쇄된 소재 시트를 복수 준비하고, 이들 복수의 소재 시트를 적층하여 압착함으로써 머더 블록을 형성하고, 해당 머더 블록을 절단함으로써 개편화되어 제작된다.
한편, 유전체층(3)의 재질은 상술한 티탄산 바륨을 주성분으로 하는 세라믹스 재료에 한정되지 않고, 다른 고유전율의 세라믹스 재료(예를 들면, CaTiO3, SrTiO3, CaZrO3 등을 주성분으로 하는 것)를 유전체층(3)의 재질로서 선택해도 좋다. 또한, 내부 전극층(4)의 재질도 상술한 금속 재료에 한정되지 않고, 다른 도전 재료를 내부 전극층(4)의 재질로서 선택해도 좋다.
도 1 및 도 2에 나타낸 바와 같이 한 쌍의 외부 전극(5)은 전자부품 소체(2)의 소정 방향의 양단부(兩端部)의 표면을 덮도록 서로 이간해서 마련되어 있다. 한 쌍의 외부 전극(5)은 각각 도전막으로 구성되어 있다.
한 쌍의 외부 전극(5)은 예를 들면, 소결 금속층(5a)과 도금층(5b, 5c)의 적층막으로 구성된다. 소결 금속층(5a)은 예를 들면, Cu, Ni, Ag, Pd, Ag-Pd 합금, Au 등의 페이스트 또는 이들 재료로 이루어지는 금속 분말을 포함하는 도전성 페이스트를 베이킹함으로써 형성된다. 도금층(5b)은 예를 들면, Ni 도금층이고, 도금층(5c)은 예를 들면, Sn 도금층이다. 한편, 도금층은 단층으로 구성되어 있어도 좋고, Cu 도금층이나 Au 도금층이어도 좋다.
도 2에 나타내는 것처럼 적층 방향을 따라 유전체층(3)을 끼고 이웃하는 한 쌍의 내부 전극층(4) 중 한쪽은 적층 세라믹 콘덴서(1)의 내부에서 한 쌍의 외부 전극(5) 중 한쪽에 전기적으로 접속되어 있고, 적층 방향을 따라 유전체층(3)을 끼고 이웃하는 한 쌍의 내부 전극층(4) 중 다른 쪽은 적층 세라믹 콘덴서(1)의 내부에서 한 쌍의 외부 전극(5) 중 다른 쪽에 전기적으로 접속되어 있다. 이로 인해 한 쌍의 외부 전극(5) 사이는 복수의 콘덴서 요소가 전기적으로 병렬로 접속된 구조로 되어있다.
여기서, 도 1 내지 도 3에 나타낸 바와 같이 한 쌍의 단면(2e, 2f)이 정렬된 방향을 전자부품 소체(2)의 길이 방향 L로서 정의한다. 또한, 한 쌍의 측면(2c, 2d)이 정렬된 방향이며, 길이 방향에 직교하는 방향을 폭 방향 W라고 정의한다. 게다가, 전자부품 소체(2)에서의 유전체층(3)과 내부 전극층(4)과의 적층 방향, 즉, 한 쌍의 주면(2a, 2b)이 늘어서는 방향이며, 길이 방향 L 및 폭 방향 W에 직교하는 방향을 두께 방향 T라고 정의한다. 이렇게 정의한 경우에는, 도시하는 전자부품 소체(2)는 길이 방향 L을 따른 길이 치수 L1이 폭 방향을 따른 폭 치수 W1 및 두께 방향을 따른 두께 치수 T1보다도 크고 가늘고 긴, 대략 직육면체 형상을 가진다.
전자부품 소체(2)의 길이 치수 L1, 폭 치수 W1, 두께 치수 T1의 대표값으로서는 예를 들면, 1.0[㎜]×0.5[㎜]×0.5[㎜], 1.0[㎜]×0.5[㎜]×0.15[㎜], 1.0[㎜]×0.5[㎜]×0.1[㎜], 1.0[㎜]×0.5[㎜]×0.08[㎜] 등을 들 수 있다.
도 4는 본 실시형태에 따른 전자부품의 제조 방법에 따른 적층 세라믹 콘덴서의 제조 방법을 개략적으로 나타내는 흐름도이다. 도 5에서 도 16은 도 4에 나타내는 소정의 공정에 사용되는 장치 및 도 4에 나타내는 공정을 구체적으로 설명하기 위한 도면이다. 이들 도 4에서 도 16을 참조하여, 본 실시형태에 따른 전자부품의 제조 방법에 대해서 설명한다.
본 실시형태에 따른 전자부품의 제조 방법은, 상술한 구성을 가지는 적층 세라믹 콘덴서(1)의 제조에 적합하게 적용할 수 있는 것이다. 우선, 도 4에 나타낸 바와 같이 공정(S1)에 있어서, 전자부품 소체(2)를 준비한다. 전자부품 소체(2)는 상술한 머더 블록을 형성하고, 해당 머더 블록을 절단함으로써 개편화되어 복수 준비된다.
계속해서 공정(S2)에 있어서, 부품 유지구를 준비한다. 도 5는 도 4에 나타내는 부품 유지구를 준비하는 공정에서 이용되는 부품 유지구의 단면도이다. 도 5에 나타낸 바와 같이 부품 유지구(10)는 전자부품 소체(2)를 수용 가능한 오목상의 수용 공간(12)을 규정하는 복수의 수용부(11)를 포함한다. 부품 유지구(10)는 수용 공간(12) 안에 전자부품 소체(2)를 수용함으로써 전자부품 소체(2)를 유지한다. 1개의 수용 공간(12) 안에는 1개의 전자부품 소체(2)가 수용된다. 부품 유지구(10)는 예를 들면, 평면에서 봤을 때 직사각형 형상의 평판 형상을 가진다. 부품 유지구(10)는 DR1 방향으로 진동된다. 복수의 수용부(11)는 소정의 간격을 가지고 행렬상으로 마련된다.
도 6은 도 5에 나타내는 VI선에 둘러싸인 영역을 확대하여 나타내는 확대도이며, 부품 유지구의 수용부의 단면도이다. 도 7은 도 6에 나타내는 부품 유지구의 수용부의 평면도이다. 도 6 및 도 7을 참조하여, 수용부(11)의 상세한 형상에 대해서 설명한다.
도 6 및 도 7에 나타낸 바와 같이 수용부(11)는 시트 부재(13a~13p)가 적층됨으로써 구성된다. 수용부(11)는 안내부(11a), 삽입부(11b), 바닥부(11c), 개구단부(11d), 개구면(11e)을 가진다.
안내부(11a)는 전자부품 소체(2)가 수용 공간(12) 안에 수용되도록 전자부품 소체(2)를 삽입부(11b)를 향해 안내한다. 안내부(11a)는 깊이 방향으로 향할수록(상단으로부터 하단으로 갈수록) 내부 직경이 작아지는 계단상으로 마련되어 있다. 안내부(11a)는 복수의 시트 부재(13m~13p)가 적층되어 형성된다. 시트 부재(13m~13p)는 평면에서 봤을 때 원형상의 관통 구멍을 각각 가지고, 이들 관통 구멍의 내부 직경은 시트 부재(13p)에서 시트 부재(13m)의 순서로 작아진다.
삽입부(11b)는 깊이 방향으로 긴 사각통 형상을 가지고, 전자부품 소체(2)의 대부분이 삽입되는 후술의 공간(12b)을 규정한다. 삽입부(11b)는 시트 부재(13f~13l)가 적층되어 형성된다. 시트 부재(13f~13l)는 각각 평면에서 봤을 때 직사각형 형상의 관통 구멍을 가진다. 이들 관통 구멍의 크기는 각각 대략 동일하다.
바닥부(11c)는 삽입부(11b)의 깊이 방향을 따라 하단에서 내측으로 돌출하도록 마련되어 있다. 바닥부(11c)는 시트 부재(13e)에 의해 구성되어 있다. 바닥부(11c)에는 수용 공간(12)에 연이어 통하도록 구멍 부분(14)이 마련되어 있다. 구멍 부분(14)은 바닥부(11c)의 대략 중앙부에 마련되어 있다. 구멍 부분(14)은 시트 부재(13a~13e)에 마련된 관통 구멍이 연속함으로써 구성된다. 시트 부재(13a~13e)가 가지는 관통 구멍의 크기는 시트 부재(13f~13l)가 가지는 관통 구멍의 크기보다도 작다.
개구단부(11d)는 시트 부재(13p)의 관통 구멍을 규정하는 둘레면의 상단부이며, 개구면(11e)을 규정한다. 개구면(11e)은 바닥부(11c)와 대략 평행한 평면이다.
수용 공간(12)은 전자부품 소체(2)를 도입하기 위한 공간(12a) 및 전자부품 소체(2)를 주로 수용하기 위한 공간(12b)을 포함한다. 공간(12a)은 상술한 안내부(11a)에 의해 규정된다. 공간(12a)은 측면이 계단 형상이 되는 원뿔대 형상을 가진다.
공간(12b)은 상술한 삽입부(11b)에 의해 규정되고, 전자부품 소체(2)의 형상에 대응하는 대략 직육면체 형상을 가진다. 이 직육면체 형상의 공간(12b)은 수용부(11)의 개구면(11e)과 직교하는 방향에서 봤을 경우에, 전자부품 소체(2)의 폭 치수 W1보다도 큰 가로폭 치수 W2 및 전자부품 소체(2)의 두께 치수 T1보다도 큰 세로폭 치수 T2를 가진다.
전자부품 소체(2)가 편평한 직육면체 형상을 가질 경우에는, 가로폭 치수 W2는 전자부품 소체(2)의 폭 치수 W1보다 크고, 1.2배 이하가 되는 것이 바람직하다. 또한, 세로폭 치수 T2는 전자부품 소체(2)의 두께 치수 T1보다 크고, 2배 미만이 되는 것이 바람직하다. 한편, 전자부품 소체(2)가 정육면체 형상을 가질 경우에는, 가로폭 치수 W2 및 세로폭 치수 T2는 모두 전자부품 소체(2)의 폭 치수 W1 및 두께 치수 T1의 1.2배 이하가 되는 것이 바람직하다. 이렇게 마련함으로써 수용 공간(12) 안에 2개 이상의 전자부품 소체(2)가 수용되는 것을 방지할 수 있다.
또한, 수용부(11)의 바닥부(11c)와 수용부(11)의 개구면(11e) 사이의 거리에 의해 규정되는 수용부(11)의 깊이 치수, 즉 수용 공간(12)의 깊이 방향의 치수인 깊이 치수 L2는 전자부품 소체(2)의 길이 치수 L1보다도 조금 크게 할 수 있다. 이 경우에는 후술하는 전자부품 소체(2)를 수용하는 공정에 있어서, 전자부품 소체(2)가 수용 공간(12) 안에서 돌출하지 않고, 해당 수용 공간(12)에 수용될 수 있다. 이로써 다른 전자부품 소체(2)가 수용부에서 돌출한 전자부품 소체(2)에 걸리는 것을 억제할 수 있다.
또한, 깊이 치수 L2가 전자부품 소체(2)의 길이 치수 L1보다도 조금 클 경우에는, 후술하는 전자부품 소체(2)를 꺼내는 공정에 있어서, 점착 유지부재(30)를 부품 유지구(10)에 누름으로 인해 후술하는 플레이트 부재(31)를 휘게함으로써 전자부품 소체(2)의 단면에 충분히 접촉시킬 수 있다.
한편, 깊이 치수 L2는 전자부품 소체(2)의 길이 치수 L1보다도 클 경우에 한정하지 않고, 길이 치수 L2보다도 작아도 좋다. 이 경우에는 전자부품 소체(2)가 수용부(11)로부터 돌출하도록 수용부(11)에 수용된다. 즉, 전자부품 소체(2)가 수용 공간(12)에서 밀려나는 상태가 되도록 수용부(11)에 수용된다. 이 때문에 후술하는 전자부품 소체(2)를 꺼내는 공정에 있어서, 점착 유지부재(30)가 전자부품 소체(2)의 단면에 접촉하기 쉬워진다.
시트 부재(13a~13p)는 예를 들면, 세라믹스 등이 적절한 합성 재료로 이루어지는 시트를 집하하는 것, 또는 적층하여 소성함으로써 형성된다. 또한, 시트 부재(13a~13p)는 합성 수지 시트를 집하하여 형성되어도 좋다. 한편, 부품 유지구(10)를 형성함에 있어, 시트 부재의 매수 및 시트 부재에 마련되는 관통 구멍의 크기는 전자부품 소체(2)의 크기에 따라서 적절히 변경할 수 있다.
계속해서 도 4에 나타낸 바와 같이 공정(S3)에 있어서, 전자부품 소체(2)를 삽입한다. 구체적으로는 우선, 판상 형상을 가지는 전자부품 소체(2)의 수용부(11)가 형성되어 있는 쪽의 주면 위에 복수의 전자부품 소체(2)를 공급한다. 다음으로 부품 유지구(10)가 DR1 방향으로 왕복 이동하도록 부품 유지구(10)를 진동시킨다. 이로써 복수의 전자부품 소체(2)의 각각은 안내부(11a)로 안내되면서 전자부품 소체(2)의 길이 방향이 상하 방향에 근접하도록 방향을 바꾼다.
도 8은 도 4에 나타내는 전자부품 소체를 수용하는 공정 후의 상태를 나타내는 도면이다. 도 8에 나타낸 바와 같이 안내부(11a)로 안내된 복수의 전자부품 소체(2)의 각각은 삽입부(11b)에 삽입되고, 전자부품 소체(2)가 가지는 한 쌍의 단면(2e, 2f) 중 한쪽의 단면(2f)이 수용부(11)의 바닥부(11c)를 향하도록 전자부품 소체(2)가 기립한 자세 또는 경사진 자세로 수용부(11)에 수용된다.
이때, 부품 유지구(10)로서, 상기의 수용 공간(12)의 깊이 방향의 치수인 깊이 치수 L2가 전자부품 소체(2)의 길이 치수 L1보다도 작은 것을 이용한 경우에는, 다른 쪽의 단면(2e) 측의 적어도 일부가 수용 공간(12)에서 밀려나는 상태가 되도록 전자부품 소체(2)가 수용부(11)에 수용된다.
한편, 부품 유지구(10)로서, 수용 공간(12)의 깊이 치수 L2가 전자부품 소체(2)의 길이 치수 L1보다도 조금 큰 것을 이용한 경우에는, 다른 쪽의 단면(2e)이 간신히 개구면(11e)에 도달하지 않을 정도로 전자부품 소체(2)가 수용부(11) 안에 완전히 수용된다.
다음으로, 도 4에 나타낸 바와 같이 공정(S4)에 있어서, 전자부품 소체(2)의 표면에 올레포빅 필름을 형성한다. 올레포빅 필름을 형성할 때에 후술하는 막 형성 장치(20)를 사용한다.
도 9는 도 4에 나타내는 전자부품 소체의 표면에 올레포빅 필름을 형성하는 공정에서 사용하는 막 형성 장치를 나타내는 개략도이다. 도 9에 나타낸 바와 같이 본 실시형태에 따른 막 형성 장치(20)는 쳄버(21), 가스 도입관(22), 가스 공급부(23), 감압 장치(26), 플라즈마 발생부(27)를 포함한다. 플라즈마 발생부(27)로서는, 예를 들면, 마이크로파 공급 장치 등을 채용할 수 있다.
쳄버(21)에는 개폐가능한 입구부(도시하지 않음)가 마련되어 있다. 쳄버(21)는 부품 유지구(10)를 내부에 수용 가능한 내부 공간(24)을 가진다. 입구부를 개방하고, 부품 유지구(10)을 쳄버(21) 안에 설치한 후에 입구부를 폐쇄한다. 이로써 부품 유지구(10)가 쳄버(21) 안에 수용된다.
감압 장치(26)는 부품 유지구(10)가 쳄버(21) 안에 수용된 상태로 밀폐된 쳄버(21)를 감압한다. 쳄버(21) 안이 소정의 압력까지 감압되면 가스 공급부(23)로부터 가스 도입관(22)을 통해 원료 가스 등이 쳄버(21) 안에 공급된다.
가스 공급부(23)로부터 Ar 가스가 공급되면 플라즈마 발생부(27)에 의해 마이크로파가 도입되어, 마이크로파의 파워에 의해 Ar 가스의 입자가 방전(전리)되고, Ar 가스가 플라즈마화된다. 플라즈마화된 Ar 가스는 수용부(11) 안에 들어가서, 전자부품 소체(2)의 주위에 공급된다. 이에 따라 전자부품 소체(2)의 표면에 부착된 이물에 작용하는 화학적 결합력을 약하게 하여 해당 표면에서 분리시키거나, 이물 자체를 화학적으로 분해하여 해당 표면에서 제거한다. 이렇게 전자부품 소체(2)의 표면에 올레포빅 필름을 형성하는 공정에 있어서는 우선, 전자부품 소체(2)의 표면을 세정한다.
다음으로, 올레포빅 재료를 포함하는 원료 가스를 가스 공급부(23)로부터 쳄버(21) 안에 공급한다. 원료 가스인 불소탄화 가스로서는 예를 들면, 플루오르화탄소(CxFy)가 유리하게 이용된다. 특히 y/x≤2.5의 CxFy 가스가 바람직하다. 이렇게 플루오르화탄소가 이용되었을 때, CF와 CF2를 주성분으로 하는 모노머가 생성된다. 또한, 플라즈마 처리에서 일례로서 플라즈마 전압 파워는 100V~200V, 가스 유량은 100cc/분~250cc/분, 처리 시간은 1~3분간으로 각각 설정된다. 플라즈마 발생부(27)에 의해 원료 가스의 입자가 방전(전리)됨으로써 CF, CF2가 모노머화된 코팅제(플라즈마화된 원료 가스)가 생성된다. 이 CF, CF2가 모노머화된 코팅제가 전자부품 소체(2)의 표면에 퇴적함으로써 전자부품 소체(2)의 표면에 올레포빅 필름이 형성된다. 올레포빅 필름은 후술하는 도전성 페이스트가 전자부품 소체(2)의 표면상에서 젖어 퍼지는 것을 억제한다.
또한, 전자부품 소체(2)는 상술한 바와 같이 한쪽의 단면(2f)이 바닥부(11c)를 향하도록 기립한 상태 또는 경사진 상태로 수용부(11)에 삽입되어 있다. 이 때문에 수용부(11)와 전자부품 소체(2)가 접촉하는 면적을 작게 할 수 있다. 구체적으로는 전자부품 소체(2)가 기립한 상태에서는 한쪽 단면(2f)의 일부가 구멍 부분(14)을 가지는 바닥부(11c)에 접촉한다. 한편, 전자부품 소체(2)가 경사진 상태에 있어서는, 한쪽 단면(2f)의 일부 및 한 쌍의 주면(2a, 2b) 및 한 쌍의 측면(2c, 2d)의 극히 일부만이 수용부(11)에 접촉한다. 따라서 플라즈마화된 원료 가스를 전자부품 소체(2)의 표면의 대부분에 접촉시킬 수 있기 때문에 광범위에 걸쳐서 올레포빅 필름을 대략 균일하게 형성할 수 있다. 한편, 올레포빅 필름은 필요한 부분에 막 형성 가능하다면 좋은 것으로, 전자부품 소체의 표면 전면을 균일하게 막 형성할 필요는 없다. 막 형성 부분의 일부에 결손 부분이 있어도 된다. 또한, 여러 번 처리함으로써 올레포빅 필름을 복수층 형성해도 좋다.
이렇게 본 실시형태에 따른 막 형성 장치(20)는 올레포빅 필름을 형성하기 위한 원료 가스가 내부에 충전된 내부 공간(24)을 포함하는 쳄버(21)를 포함하고, 전자부품 소체(2)를 수용 가능한 수용 공간(12)을 규정하는 수용부(11)에 전자부품 소체(2)가 수용된 부품 유지구(10)를 내부 공간(24)에 배치함으로써 전자부품 소체(2)의 표면에 올레포빅 필름을 형성할 수 있다. 한편, 전자부품 소체(2)의 표면에 올레포빅 필름이 형성된 후에는 쳄버(21) 안이 대기(大氣) 개방되고, 입구부를 개방해서 부품 유지구(10)를 쳄버(21) 안에서 꺼낸다.
계속해서 도 4에 나타낸 바와 같이 공정(S5)에 있어서, 전자부품 소체를 수용부에서 꺼낸다. 해당 공정(S5)에 있어서는, 한 쌍의 단면(2e, 2f) 중 다른 쪽의 단면(2e)을 점착성 유지부재(30)로 점착 유지하여 수용부(11)로부터 전자부품 소체(2)를 꺼낸다. 도 10에서 도 12는 도 4에 나타내는 전자부품 소체를 수용부에서 꺼내는 공정의 제1공정에서 제3공정을 나타내는 도면이다.
도 10에 나타낸 바와 같이 전자부품 소체(2)를 수용부(11)에서 꺼내는 공정의 제1공정에 있어서는 우선, 점착 유지부재(30)를 준비한다.
점착 유지부재(30)는 판상의 플레이트 부재(31)와 점착제층(32)을 포함한다. 점착제층(32)은 부품 유지구(10)와 대향하는 플레이트 부재(31)의 주면에 마련되어 있다. 점착제층(32)은 점착 작용에 의해 전자부품 소체(2)를 점착 유지하는 부위이다. 점착 유지부재(30)는 점착제층(32)이 부품 유지구(10)에 향한 상태가 되도록 부품 유지구(10)의 위쪽에 배치된다.
다음으로, 도 11에 나타낸 바와 같이 전자부품 소체(2)를 수용부(11)에서 꺼내는 공정의 제2공정에 있어서는, 점착 유지부재(30)를 하강시킴으로써 복수의 전자부품 소체(2)의 다른 쪽의 단면(2e)에 점착제층(32)을 누른다. 이로 인해 복수의 전자부품 소체(2)가 점착 유지부재(30)에 의해 점착 유지된다.
계속해서 도 12에 나타낸 바와 같이 전자부품 소체(2)를 수용부(11)로부터 꺼내는 공정인 제3공정에 있어서는, 점착 유지부재(30)를 상승시켜서 부품 유지구(10)로부터 멀리 떼어놓는다. 점착 유지부재(30)와 함께 복수의 전자부품 소체(2)가 상승함으로써 복수의 전자부품 소체(2)가 부품 유지구(10)에서 꺼낸다. 한편, 복수의 전자부품 소체(2)는 행렬상으로 정렬된 상태로 유지된다.
다음으로, 도 4에 나타낸 바와 같이 공정(S6)에 있어서 외부 전극을 형성한다. 외부 전극을 형성하는 공정은 점착성 유지부재(30)에서 다른 쪽의 단면(2e)을 점착 유지한 상태로 한쪽의 단면(2f) 측에 외부 전극의 원료가 되는 도전성 페이스트를 도포하는 공정(S7)을 포함한다. 도 13에서 도 15는 도 4에 나타내는 외부 전극을 형성하는 공정의 제1공정에서 제3공정을 나타내는 도면이다.
도 13에 나타낸 바와 같이 외부 전극을 형성하는 공정의 제1공정에 있어서는, 우선, 복수의 전자부품 소체(2)를 점착 유지한 점착 유지부재(30)를 도포 장치(40)에 대향 배치시킨다. 이 경우에는 전자부품 소체(2)의 한쪽의 단면(2f)이 후술하는 도전성 페이스트(42)에 대향하는 상태가 된다. 도포 장치(40)는 도포 스테이지(41) 및 외부 전극의 원료가 되는 도전성 페이스트(42)를 포함한다. 도포 스테이지(41)는 도전성 페이스트(42)를 유지하는 부위이다.
계속해서 도 14에 나타낸 바와 같이 외부 전극을 형성하는 공정의 제2공정에 있어서는, 복수의 전자부품 소체(2)를 유지한 점착 유지부재(30)를 하강시킴으로써 복수의 전자부품 소체(2)의 한쪽의 단면(2f)을 도전성 페이스트(42)에 침지시킨다. 이로 인해 도전성 페이스트(42)가 전자부품 소체(2)의 한쪽의 단면(2f) 측에 도포된다. 다음으로, 도 15에 나타낸 바와 같이 외부 전극을 형성하는 공정의 제3공정에 있어서는, 점착 유지부재(30)를 상승시켜 도포된 도전성 페이스트(50)를 건조시킨다.
도 16은 도 4에 나타내는 외부 전극을 형성하는 공정에 있어서, 전자부품 소체 표면에 도포된 도전성 페이스트를 나타내는 도면이다. 여기서 본 실시형태에 있어서는, 상술한 바와 같이 전자부품 소체(2)의 주면(2a, 2b), 측면(2c, 2d)을 포함하는 전자부품 소체(2)의 표면의 대부분에 걸쳐서 올레포빅 필름이 균일하게 형성되어 있다. 이 때문에 도 16에 나타낸 바와 같이 도전성 페이스트(42)가 주면(2a, 2b) 위 및 측면(2c, 2d) 위에 젖어 퍼지는 것을 방지할 수 있다. 이로 인해 한쪽의 단면(2f)으로부터 멀어져 위치하는 도전성 페이스트(50)의 단부(51)는 직선상으로 형성된다.
한편, 올레포빅 필름이 형성되지 않은 경우에는, 표면 장력에 의해 주면(2a, 2b) 위 및 측면(2c, 2d) 위에 젖어 퍼진다. 이 때문에, 올레포빅 필름이 없을 경우에는, 도포된 도전성 페이스트(50)의 단부(52)는 도면 중 일점 쇄선으로 나타낸 바와 같이 한쪽의 단면(2f)으로부터 멀어짐에 따라 팽출하도록 만곡한 형상으로 형성된다.
계속해서 도전성 페이스트가 도포된 한쪽의 단면(2f)에, 다른 점착성 유지부재를 눌러, 해당 다른 점착성 유지부재를 점착 유지부재(30)로부터 멀리한다. 이로 인해 다른 점착성 유지부재로 복수의 전자부품 소체(2)가 점착 유지된다. 다음으로, 다른 점착 유지부재의 방향을 바꾸어, 도전성 페이스트(50)가 도포되지 않은 쪽의 다른 쪽의 단면(2e)을 도전성 페이스트(42)에 침지시킴으로써 전자부품 소체(2)의 다른 쪽의 단면(2e) 측에 도전성 페이스트를 도포한다.
계속해서 한 쌍의 단면(2e, 2f) 측에 도전성 페이스트(50)가 도포된 전자부품 소체(2)를 가열하여, 도전성 페이스트(50)를 베이킹한다. 이로 인해 전자부품 소체(2)의 한 쌍의 단면(2e, 2f)을 덮도록 소결 금속층(5a)이 형성된다.
다음으로, 소결 금속층(5a) 위에, Ni 도금, Sn 도금 등의 각종의 도금층(5b, 5c)을 형성함으로써 외부 전극(5)이 형성된다. 이로 인해 적층 세라믹 콘덴서(1)가 제조된다.
이상과 같이 본 실시형태에 따른 막 형성 장치 및 전자부품의 제조 방법을 이용함으로써 전자부품 소체(2)의 표면을 감싸도록 하여 올레포빅 재료를 포함하는 원료 가스를 해당 표면에 접촉시킬 수 있다. 이로 인해 전자부품 소체(2)의 표면에 균일하게 올레포빅 필름을 형성할 수 있다. 특히, 전자부품 소체가 기립한 상태 또는 경사진 상태에서, 전자부품 소체(2)를 부품 유지구(10)로 유지한 상태에서, 올레포빅 재료를 포함하는 원료 가스를 전자부품 소체(2)의 표면에 접촉시킴으로써 광범위에 걸쳐서 전자부품 소체(2)의 표면에 균일하게 올레포빅 필름을 형성할 수 있다.
이 결과, 도전성 페이스트가 전자부품 소체(2)의 표면상에서 젖어 퍼지는 것을 방지할 수 있고, 한쪽의 단면(2f) 측에 형성된 외부 전극과, 다른 쪽의 단면(2e) 측에 형성된 외부 전극이 단락(短絡)하는 것을 방지할 수 있다.
또한, 외부 전극의 단부를 직선상으로 형성할 수 있기 때문에 한쪽의 단면(2f) 측에 형성된 외부 전극과, 다른 쪽의 단면(2e) 측에 형성된 외부 전극 사이의 거리를 어느 정도 확보할 수 있다. 이로 인해 전자부품 소체(2)가 소형화된 경우에는, 보다 현저히 외부 전극끼리의 단락을 방지할 수 있다.
(실시형태 2)
도 17은 본 실시형태에 따른 전자부품의 제조 방법에 따른 적층 세라믹 콘덴서의 제조 방법을 개략적으로 나타내는 흐름도이다. 도 17을 참조하여 본 실시형태에 따른 전자부품의 제조 방법에 대해서 설명한다.
도 17에 나타낸 바와 같이 본 실시형태에 따른 전자부품의 제조 방법은, 실시형태 1에 따른 전자부품의 제조 방법과 비교한 경우에, 전자부품 소체를 수용부에서 꺼내는 공정(S5A) 및 외부 전극을 형성하는 공정(S6A)이 상이한다.
본 실시형태에 따른 전자부품의 제조 방법에 있어서는, 공정(S1)에서 공정(S4)까지 실시형태(1)에 따른 전자부품의 제조 방법에 준한 처리가 이루어진다.
다음으로 공정(S4A)에서, 부품 이재구(60)(도 18 참조)를 준비한다. 부품 이재구(60)는 부품 유지구(10)에 유지된 전자부품 소체(2)를 이재시키기 위한 것이다. 도 18은 도 17에 나타내는 부품 이재구를 준비하는 공정에서 이용되는 부품이재구의 단면도이다. 도 18을 참조하여 부품 이재구(60)의 상세한 구성에 대해서 설명한다.
도 18에 나타낸 바와 같이 부품 이재구(60)는 전자부품 소체(2)를 수용 가능한 오목상의 이재용 수용 공간(62)을 규정하는 이재용 수용부(61)를 포함한다. 부품 이재구(60)는 이재용 수용 공간(62) 안에 전자부품 소체(2)를 수용함으로써 전자부품 소체(2)를 유지한다. 1개의 이재용 수용 공간(62) 안에는 1개의 전자부품 소체(2)가 수용된다. 이재용 수용부(61)는 개구면을 가진다.
부품 이재구(60)의 이재용 수용부(61)에 의해 규정되는 이재용 수용 공간(62)은, 전자부품 소체(2)의 형상에 대응하는 대략 직육면체 형상의 공간을 포함한다. 이재용 수용 공간(62)에 포함되는 대략 직육면체 형상의 공간은 이재용 수용부(61)의 개구면과 직교하는 방향에서 봤을 경우에, 폭 치수 W1보다도 큰 가로폭 치수 W3 및 치수 T1보다도 큰 세로폭 치수 T3을 가지는 직육면체 형상의 공간이다(도 19 참조). 한편, 세로폭 치수 T3은 도시되지 않고 있지만, 도 18 중의 지면(紙面) 수직 방향에 있어서의 상기 직육면체 형상의 공간의 치수이다.
부품 이재구(60)로서는, 가로폭 치수 W3이 가로폭 치수 W2보다도 작거나, 세로폭 치수 T3이 세로폭 치수 T2보다도 작은, 어느 하나의 조건을 적어도 만족함과 함께, 이재용 수용부(61)의 바닥부와 이재용 수용부(61)의 개구면 사이의 거리에 의해 규정되는, 이재용 수용 공간(62)의 깊이 방향의 치수인 깊이 치수 L3이 길이 치수 L1보다도 작은 조건을 만족하는 것을 이용하는 것이 바람직하다.
여기서, 가로폭 치수 W3이 가로폭 치수 W2보다도 작거나, 세로폭 치수 T3이 세로폭 치수 T2보다도 작은, 어느 하나의 조건을 적어도 만족한다는 것은, 가로폭 치수 W3이 가로폭 치수 W2보다 작으면서, 세로폭 치수 T3이 세로폭 치수 T2보다도 작은 조건, 가로폭 치수 W3이 가로폭 치수 W2보다 작으면서, 세로폭 치수 T3이 세로폭 치수 T2와 동일한 조건 및 가로폭 치수 W3이 가로폭 치수 W2와 동일하면서 세로폭 치수 T3이 세로폭 치수 T2보다도 작은 조건 중 어느 하나를 만족하는 것을 의미한다.
이렇게 구성함으로써 개구면과 평행 방향인 방향에서, 상기 직육면체 형상의 공간의 단면적이 부품 유지구(10)의 수용 공간(12)에 포함되는 직육면체 형상의 공간의 단면적보다도 작아진다. 이로 인해 후술하는 전자부품 소체(2)를 이재용 수용부(61)에 이재하는 공정에 있어서, 전자부품 소체(2)를 보다 기립한 상태에 가까운 상태로 유지할 수 있다.
계속해서 공정(S5A)에 있어서, 전자부품 소체를 수용부에서 꺼낸다. 해당 공정(S5A)은 전자부품 소체를 이재용 수용부에 이재하는 공정(S5A1)을 포함한다. 전자부품 소체를 이재용 수용부로 이재하는 공정은 이하의 제1공정과 제2공정을 가진다.
도 19 및 도 20은 도 17에 나타내는 전자부품 소체를 이재용 수용부에 이재하는 공정의 제1공정 및 제2공정을 나타내는 도면이다.
도 19에 나타낸 바와 같이 전자부품 소체를 이재용 수용부로 이재하는 공정의 제1공정에 있어서, 준비된 부품 이재구(60)를 부품 유지구(10)의 수용부(11)와 부품 이재구(60)의 이재용 수용부(61)가 대향하도록 부품 유지구(10)에 대향 배치한다. 이때, 부품 이재구(60)는 부품 유지구(10) 위에 재치되어도 좋고, 부품 유지구(10)로부터 이간하여 배치되어도 좋다.
다음으로, 서로 대향 배치된 부품 유지구(10)와 부품 이재구(60)를 예를 들면, 도면 중 DR2 방향으로 반전시킨다. 이로 인해 부품 유지구(10) 위쪽에 위치하고 있던 부품 이재구(60)가 부품 유지구(10)의 아래쪽에 위치하게 된다. 이 결과, 복수의 전자부품 소체(2)가 부품 유지구(10)의 수용부(11)로부터 부품 이재구(60)의 이재용 수용부(61)로 이재된다.
다음으로, 도 20에 나타낸 바와 같이 전자부품 소체를 이재용 수용부에 이재하는 공정의 제2공정에 있어서, 부품 이재구(60)로부터 멀어지도록 부품 유지구(10)를 상승시킨다. 이로 인해 복수의 전자부품 소체(2)는 부품 유지구(10)의 수용부(11)에서 꺼낸다. 상술한 바와 같이, 이재용 수용 공간(62)의 깊이 치수 L3이 전자부품 소체(2)의 길이 치수 L1보다도 작은 부품 이재구(60)를 이용함으로써 한쪽의 단면(2f) 측의 적어도 일부가 이재용 수용 공간(62)으로부터 밀려나는 상태가 되도록 전자부품 소체(2)가 이재용 수용부(61)에 삽입된다.
한편, 부품 이재구(60)의 이재용 수용부(61)에 규정되는 공간의 일부에 있어서의 폭 치수 W3은 부품 유지구(10)의 수용부(11)에 규정되는 공간(12b)에서의 폭 치수 W2보다도 작게 되어있다. 이 때문에 본 실시형태에 있어서는, 실시형태 1과 비교하여, 기립한 상태로 부품 이재구(60)에 수용되는 전자부품 소체(2)의 비율이 증가한다. 또한, 나머지 전자부품 소체(2)도 보다 기립한 상태에 근접하도록 경사진 상태로 부품 이재구(60)에 유지된다.
계속해서 도 17에 나타낸 바와 같이 공정(S6A)에 있어서, 외부 전극을 형성한다. 도 21은 도 17에 나타내는 외부 전극을 형성하는 공정에 포함되는, 이재용 수용부에서 전자부품 소체를 꺼내는 공정을 나타내는 도면이다.
외부 전극을 형성하는 공정에 있어서는, 우선, 복수의 전자부품 소체(2)를 부품 이재구(60)에서 꺼낸다. 이때, 점착 유지부재(30)를 부품 이재구(60)에 대향하도록 배치한다. 계속해서 점착 유지부재(30)를 하강시켜서, 전자부품 소체(2)의 한쪽 단면(2f)에 점착제층(32)을 누른다. 이로 인해 복수의 전자부품 소체(2)가 점착 유지부재(30)에 의해 점착 유지된다.
계속해서 점착 유지부재(30)를 상승시켜서 부품 이재구(60)로부터 멀리 떼어놓는다. 점착 유지부재(30)와 함께 복수의 전자부품 소체(2)가 상승함으로써 복수의 전자부품 소체(2)가 이재용 수용부(61)에서 꺼낸다.
다음으로, 실시형태 1에 따른 공정(S7) 이후의 제조 공정에 준하여 전자부품 소체(2)에 도전성 페이스트를 도포한다. 이 경우에 있어서는, 한쪽 단면(2f)을 점착성 유지부재(30)로 점착 유지한 상태로 다른 쪽의 단면(2e) 측에 외부 전극의 원료가 되는 도전성 페이스트를 도포한다. 복수의 전자부품 소체(2)는 보다 직립한 상태로 점착 유지부재(30)에 점착 유지되어 있기 때문에 실시형태 1과 비교하여 높은 정밀도로 도전성 페이스트를 전자부품 소체(2)에 도포할 수 있다. 다음으로, 한쪽 단면(2f)에 도전성 페이스트를 도포한다.
계속해서 도전성 페이스트를 베이킹하여 소결 금속층(5a)을 형성한 후에, 소결 금속층(5a) 위에 도금층을 형성함으로써 전자부품 소체(2)에 외부 전극(5)을 형성한다. 이로 인해 적층 세라믹 콘덴서(1)를 제조할 수 있다.
본 실시형태에 있어서도, 이상과 같은 전자부품의 제조 방법 및 막 형성 장치를 이용함으로써 실시형태 1과 동등 이상의 효과를 얻을 수 있다. 특히, 도전성 페이스트의 도포 정밀도가 향상되기 때문에, 한쪽 측과 다른 쪽 측에 위치하는 외부 전극끼리가 합선하는 것을 더욱 방지할 수 있다.
상술한 실시형태 1 및 2에 있어서는, 올레포빅 필름을 형성하기 위한 원료 가스가 플루오르화탄소 가스일 경우를 예시하여 설명했으나, 이것에 한정되지 않고, 올레포빅성을 가지는 막을 형성할 수 있는 한, 그 밖의 성분을 포함하는 원료 가스를 이용할 수 있다.
상술한 실시형태 1 및 2에 있어서는, 전자부품 소체(2)가 직육면체 형상일 경우를 예시하여 설명했으나, 이것에 한정되지 않고, 정육면체 형상이어도 좋다. 또한, 적층 세라믹 콘덴서의 내부 구조도 실시형태 1 및 2에 개시한 구조에 한정되지 않고, 적절히 변경할 수 있다.
상술한 실시형태 1 및 2에 있어서는, 전자부품이 적층 세라믹 콘덴서일 경우를 예시하여 설명했으나, 이것에 한정되지 않고, 전자부품으로서 압전 부품, 서미스터, 인덕터 등의 외부 전극을 포함하는 각종 전자부품을 채용할 수 있다.
이상, 본 발명의 실시형태에 대해서 설명했으나, 이번에 개시된 실시형태는 모든 점에서 예시이며, 제한적인 것이 아니다. 본 발명의 범위는 특허청구범위에 의해 나타나고, 특허청구범위와 균등한 의미 및 범위 내에서의 모든 변경이 포함된다.
1: 적층 세라믹 콘덴서 2: 전자부품 소체
2a, 2b: 주면 2c, 2d: 측면
2e, 2f: 단면 3: 유전체층
4: 내부 전극층 5: 외부 전극
5a: 소결 금속층 5b, 5c: 도금층
10: 부품유지 11: 수용부
11a: 안내부 11b: 삽입부
11c: 바닥부 11d: 개구단부
12: 수용 공간 12a, 12b: 공간
13a, 13e, 13f, 13l, 13m, 13n, 13p: 시트 부재
14: 구멍 부분 20: 막 형성 장치
21: 쳄버 22: 가스 도입관
23: 가스 공급부 24: 내부 공간
26: 감압 장치 27: 플라즈마 발생부
30: 점착 유지부재 31: 플레이트 부재
32: 점착제층 40: 도포 장치
41: 도포 스테이지 42: 도전성 페이스트
50: 도전성 페이스트 51, 52: 단부
60: 부품 이재구 61: 수용부
62: 이재용 수용 공간 63: 개구단부

Claims (8)

  1. 서로 마주보고 위치하는 한 쌍의 단면(端面), 서로 마주보고 위치하는 한 쌍의 측면 및 서로 마주보고 위치하는 한 쌍의 주면(主面)을 가지는 직육면체 형상의 전자부품 소체를, 상기 전자부품 소체를 수용 가능한 오목상의 수용 공간을 규정하는 수용부를 포함하는 부품 유지구의 상기 수용부에 수용하는 공정과,
    상기 수용부에 수용된 상기 전자부품 소체의 표면에 올레포빅(oleophobic) 재료를 포함하는 원료 가스를 접촉시킴으로써 상기 전자부품 소체의 상기 표면에 올레포빅 필름을 형성하는 공정과,
    상기 올레포빅 필름이 형성된 상기 전자부품 소체를 상기 수용부에서 꺼내는 공정과,
    상기 수용부에서 꺼낸 상기 전자부품 소체에 외부 전극을 형성하는 공정을 포함하고,
    상기 한 쌍의 단면이 정렬된 방향인 길이 방향의 치수를 길이 치수 L1이라고 하고, 상기 한 쌍의 측면이 정렬된 방향인 폭 방향의 치수를 폭 치수 W1이라고 하고, 상기 한 쌍의 주면이 정렬된 방향인 두께 방향의 치수를 두께 치수 T1이라고 한 경우에, 상기 전자부품 소체는 상기 길이 치수 L1이 상기 폭 치수 W1 및 상기 두께 치수 T1 중 어느 쪽보다도 큰 형상을 가지고,
    상기 전자부품 소체를 수용하는 공정에 있어서, 상기 한 쌍의 단면 중 한쪽의 단면이 상기 수용부의 바닥부 측을 향하도록 상기 전자부품 소체가 기립한 자세 또는 경사진 자세로 상기 수용부에 수용되는 것을 특징으로 하는 전자부품의 제조 방법.
  2. 삭제
  3. 제1항에 있어서,
    상기 수용 공간은 상기 수용부의 개구면과 직교하는 방향에서 봤을 경우에, 상기 폭 치수 W1보다도 큰 가로폭 치수 W2 및 상기 두께 치수 T1보다도 큰 세로폭 치수 T2를 가지는 직육면체 형상의 공간을 포함하고,
    상기 부품 유지구로서 상기 가로폭 치수 W2 및 상기 세로폭 치수 T2가 모두 상기 길이 치수 L1보다도 작은 조건을 만족하는 것을 이용하는 것을 특징으로 하는 전자부품의 제조 방법.
  4. 제3항에 있어서,
    상기 전자부품 소체를 꺼내는 공정은, 상기 한 쌍의 단면의 중 다른 쪽의 단면을 점착성 유지부재로 점착 유지하여, 상기 수용부에서 상기 전자부품 소체를 꺼내는 공정을 포함하는 것을 특징으로 하는 전자부품의 제조 방법.
  5. 제4항에 있어서,
    상기 부품 유지구로서 상기 수용부의 바닥부와 상기 수용부의 개구면 사이의 거리에 의해 규정되는 상기 수용 공간의 깊이 방향의 치수인 깊이 치수 L2가 상기 길이 치수 L1보다도 작은 것을 이용함으로써, 상기 전자부품 소체를 수용하는 공정에서 상기 다른 쪽의 단면 측의 적어도 일부가 상기 수용 공간에서 밀려나는 상태가 되도록 상기 전자부품 소체가 상기 수용부에 수용되고,
    상기 외부 전극을 형성하는 공정은, 상기 점착성 유지부재로 상기 다른 쪽의 단면을 점착 유지한 상태로 상기 한쪽의 단면 측에 상기 외부 전극의 원료가 되는 도전성 페이스트를 도포하는 공정을 포함하는 것을 특징으로 하는 전자부품의 제조 방법.
  6. 제3항에 있어서,
    상기 전자부품 소체를 수용 가능한 오목상의 이재용 수용 공간(accommodation space for transfer)을 규정하는 이재용 수용부를 포함하는 부품 이재구를 준비하는 공정을 더욱 포함하고,
    상기 전자부품 소체를 꺼내는 공정은, 상기 올레포빅 필름이 형성된 상기 전자부품 소체를 상기 수용부에서 상기 이재용 수용부에 이재하는 공정을 포함하고,
    상기 이재용 수용 공간은 상기 이재용 수용부의 개구면과 직교하는 방향에서 봤을 경우에, 상기 폭 치수 W1보다도 큰 가로폭 치수 W3 및 상기 두께 치수 T1보다도 큰 세로폭 치수 T3을 가지는 직육면체 형상의 공간을 포함하고,
    상기 부품 이재구로서 상기 가로폭 치수 W3이 상기 가로폭 치수 W2보다도 작거나, 상기 세로폭 치수 T3이 상기 세로폭 치수 T2보다도 작은, 어느 한쪽의 조건을 적어도 만족함과 함께, 상기 이재용 수용부의 바닥부와 상기 이재용 수용부의 개구면 사이의 거리에 의해 규정되는, 상기 이재용 수용 공간의 깊이 방향의 치수인 깊이 치수 L3이 상기 길이 치수 L1보다도 작은 조건을 만족하는 것을 이용하고,
    상기 전자부품 소체를 상기 이재용 수용부에 이재하는 공정은, 상기 수용부와 상기 이재용 수용부가 대향하도록 상기 부품 유지구에 상기 부품 이재구를 대향 배치하는 공정과, 대향 배치된 상기 부품 유지구와 상기 부품 이재구를 반전시킴으로써 상기 한쪽의 단면 측의 적어도 일부가 상기 이재용 수용 공간에서 밀려나는 상태가 되도록, 상기 전자부품 소체가 상기 이재용 수용부에 삽입되는 공정을 가지고,
    상기 외부 전극을 형성하는 공정은 상기 한쪽 단면을 점착성 부재로 점착 유지하여 상기 이재용 수용부에서 상기 전자부품 소체를 꺼내고, 상기 한쪽의 단면을 점착 유지한 상태로 상기 다른 쪽의 단면 측에 상기 외부 전극의 원료가 되는 도전성 페이스트를 도포하는 공정을 포함하는 것을 특징으로 하는 전자부품의 제조 방법.
  7. 직육면체 형상을 가지는 전자부품 소체의 표면에 올레포빅 필름을 형성하는 막 형성 장치로서,
    상기 올레포빅 필름을 형성하기 위한 원료 가스가 내부에 충전된 내부 공간을 포함하는 쳄버를 포함하고,
    상기 전자부품 소체를 수용 가능한 수용 공간을 규정하는 수용부에 상기 전자부품 소체가 수용된 부품 유지구를 상기 내부 공간에 배치함으로써 상기 전자부품 소체의 상기 표면에 상기 올레포빅 필름이 형성되고,
    상기 전자부품 소체는 서로 마주보고 위치하는 한 쌍의 단면, 서로 마주보고 위치하는 한 쌍의 측면 및 서로 마주보고 위치하는 한 쌍의 주면을 가지고,
    상기 한 쌍의 단면이 정렬된 방향인 길이 방향의 치수를 길이 치수 L1이라고 하고, 상기 한 쌍의 측면이 정렬된 방향인 폭 방향의 치수를 폭 치수 W1이라고 하고, 상기 한 쌍의 주면이 정렬된 방향인 두께 방향의 치수를 두께 치수 T1이라 한 경우에, 상기 전자부품 소체는 상기 길이 치수 L1이 상기 폭 치수 W1 및 상기 두께 치수 T1 중 어느 쪽보다도 큰 형상을 가지고,
    상기 내부 공간에 상기 한 쌍의 단면 중 한쪽의 단면이 상기 수용부의 바닥부 측을 향하도록, 상기 전자부품 소체가 기립한 자세 또는 경사진 자세로 상기 수용부에 수용된 상기 부품 유지구가 배치되는 것을 특징으로 하는 막 형성 장치.
  8. 삭제
KR1020150119532A 2014-08-27 2015-08-25 전자부품의 제조 방법 및 막 형성 장치 KR101681284B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2014-173014 2014-08-27
JP2014173014A JP6274050B2 (ja) 2014-08-27 2014-08-27 電子部品の製造方法および成膜装置

Publications (2)

Publication Number Publication Date
KR20160025473A KR20160025473A (ko) 2016-03-08
KR101681284B1 true KR101681284B1 (ko) 2016-12-01

Family

ID=55401401

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150119532A KR101681284B1 (ko) 2014-08-27 2015-08-25 전자부품의 제조 방법 및 막 형성 장치

Country Status (3)

Country Link
US (1) US10418190B2 (ko)
JP (1) JP6274050B2 (ko)
KR (1) KR101681284B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017022232A (ja) * 2015-07-09 2017-01-26 株式会社村田製作所 電子部品およびその製造方法
JP6988358B2 (ja) * 2017-10-16 2022-01-05 Tdk株式会社 ワーク保持治具、電子部品処理装置および電子部品の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012069827A (ja) * 2010-09-24 2012-04-05 Tdk Corp 電子部品の製造方法、振込治具及びローラー治具
JP2012244104A (ja) * 2011-05-24 2012-12-10 Tdk Corp 電子部品の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60178612A (ja) * 1984-02-24 1985-09-12 松下電器産業株式会社 積層セラミツクコンデンサ−の外部電極形成方法
JPS62156807A (ja) * 1985-12-27 1987-07-11 関西日本電気株式会社 チツプ部品の電極形成方法
US6254715B1 (en) * 1999-03-22 2001-07-03 Tdk Corporation Process for production of electronic component having terminal electrode
JP2001093774A (ja) * 1999-09-24 2001-04-06 Matsushita Electric Ind Co Ltd 電子部品の製造方法
JP2003017374A (ja) * 2001-07-04 2003-01-17 Tdk Corp チップ状電子部品における端部電極形状制御方法
JP4771645B2 (ja) * 2002-09-27 2011-09-14 株式会社村田製作所 電子部品チップ用ホルダおよび電子部品チップの取扱い方法
JP2006080382A (ja) * 2004-09-10 2006-03-23 Rohm Co Ltd チップ型電子部品における端子電極の形成方法及び形成装置
JP2008031511A (ja) * 2006-07-27 2008-02-14 Asahi Glass Co Ltd 親水撥油性物品の製造方法
JP4924991B2 (ja) 2008-11-20 2012-04-25 Ｔｄｋ株式会社 脱バインダ用治具
JP5304800B2 (ja) * 2008-12-26 2013-10-02 株式会社村田製作所 セラミック電子部品の製造方法およびセラミック電子部品
KR101250669B1 (ko) 2010-11-16 2013-04-03 삼성전기주식회사 세라믹 전자부품 및 그 제조방법
US8852693B2 (en) 2011-05-19 2014-10-07 Liquipel Ip Llc Coated electronic devices and associated methods
JP6136207B2 (ja) * 2012-11-19 2017-05-31 株式会社村田製作所 振込み治具およびそれを用いた電子部品の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012069827A (ja) * 2010-09-24 2012-04-05 Tdk Corp 電子部品の製造方法、振込治具及びローラー治具
JP2012244104A (ja) * 2011-05-24 2012-12-10 Tdk Corp 電子部品の製造方法

Also Published As

Publication number Publication date
US10418190B2 (en) 2019-09-17
JP2016048724A (ja) 2016-04-07
KR20160025473A (ko) 2016-03-08
JP6274050B2 (ja) 2018-02-07
US20160059263A1 (en) 2016-03-03

Similar Documents

Publication Publication Date Title
KR101337275B1 (ko) 적층 세라믹 콘덴서
US9881741B2 (en) Multilayer ceramic electronic component
KR101831597B1 (ko) 전자부품 및 그 제조방법
KR101571478B1 (ko) 전자부품 및 그 제조방법
US20080110015A1 (en) Chip element holder and method of handling chip elements
JP6769055B2 (ja) 積層セラミックコンデンサの製造方法
KR20150047440A (ko) 적층 세라믹 전자부품, 연속 테이핑 전자부품 및 적층 세라믹 전자부품의 제조방법
JP2005260227A (ja) 表面実装型チップコンデンサー
KR101681284B1 (ko) 전자부품의 제조 방법 및 막 형성 장치
US20170069428A1 (en) Method of manufacturing ceramic electronic component
JP2017011142A (ja) セラミック電子部品
JP6798182B2 (ja) 成膜装置、保持具、および、これらを用いた電子部品の製造方法
US9961815B2 (en) Series of electronic components stored in a tape, manufacturing method for series of electronic components stored in a tape, and electronic component
WO2001095486A1 (en) System and method for array processing of surface acoustic wave devices
JP2006351727A (ja) 電子部品の製造方法および電子部品の製造装置
US6145735A (en) Thin film solder paste deposition method and tools
JP2017112320A (ja) 電子部品の製造方法
JP3503501B2 (ja) 電子部品の製造方法
JP3289561B2 (ja) 電子部品およびその製造方法
TW202030085A (zh) 複合生片、陶瓷構件、複合生片的製造方法及陶瓷構件的製造方法
US20140262459A1 (en) Winding-type solid electrolytic capacitor package structure using a carrier board and method of manufacturing the same
CN217646781U (zh) 涂敷装置
KR101416217B1 (ko) 외부전극 형성장치
JP7327286B2 (ja) 電子部品の製造方法
JP2005109126A (ja) 積層型電子部品の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant