KR101250669B1 - 세라믹 전자부품 및 그 제조방법 - Google Patents

세라믹 전자부품 및 그 제조방법 Download PDF

Info

Publication number
KR101250669B1
KR101250669B1 KR1020100114137A KR20100114137A KR101250669B1 KR 101250669 B1 KR101250669 B1 KR 101250669B1 KR 1020100114137 A KR1020100114137 A KR 1020100114137A KR 20100114137 A KR20100114137 A KR 20100114137A KR 101250669 B1 KR101250669 B1 KR 101250669B1
Authority
KR
South Korea
Prior art keywords
fluorine coating
external electrode
electronic component
sintered body
ceramic
Prior art date
Application number
KR1020100114137A
Other languages
English (en)
Other versions
KR20120052818A (ko
Inventor
노치현
이윤선
박명준
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020100114137A priority Critical patent/KR101250669B1/ko
Priority to US13/024,888 priority patent/US20120120547A1/en
Publication of KR20120052818A publication Critical patent/KR20120052818A/ko
Application granted granted Critical
Publication of KR101250669B1 publication Critical patent/KR101250669B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

본 발명은 세라믹 전자부품 제조방법 및 세라믹 전자부품에 관한 것으로서, 본 발명의 일 실시예에 따른 세라믹 전자부품은 외부 전극 페이스트에 대한 젖음성이 세라믹 소결체에 대한 젖음성보다 작은 탄소를 포함하는 불소 코팅층을 형성하는 단계 세라믹 소결체 표면에 형성하는 단계; 및 세라믹 소결체의 표면에 외부 전극 페이스트를 도포하여 외부 전극을 형성하는 단계;를 포함한다.

Description

세라믹 전자부품 및 그 제조방법 {A FABRICATING METHOD FOR CERAMIC ELECTRONIC DEVICE}
본 발명은 세라믹 전자부품 제조방법에 관한 것으로, 보다 상세하게는 세라믹 전자 부품의 외부 전극의 무닝 현상을 방지하여 칩의 신뢰도를 향상시키기 위한 세라믹 전자 부품 제조방법에 관한 것이다.
전자제품이 점점 소형화되어 가면서, 그 전자 제품을 구성하는 각종 부품들도 점점 소형화 및 칩 형태화 하고 있다.
대표적인 예로, 세라믹 소재의 소형 캐패시터(capacitor)는 이미 작은 칩 형태로 개발되어 사용하고 있다. 이러한 캐패시터는 유전율을 갖는 세라믹 소제의 칩 형 본체의 양 끝단부에 형성된 일정한 폭을 갖는 제1 외부 전극과 제2 외부 전극을 포함한다.
이와 같은 칩 형태의 캐패시터를 제조하는 과정은 다음과 같다. 우선, 세라믹으로 칩 형상을 갖는 캐패시터 본체를 형성한다. 그리고 상기 칩 형상의 본체의 양쪽 끝 부분에 구리 페이스트를 도포하여, 제1 외부 전극 및 제2 외부 전극을 형성한다.
일반적으로 제조 공정을 용이하게 하기 위하여, 칩 본체의 한쪽 끝은 구리 페이스트에 찍어서 도포하는 방법을 사용한다. 그리고 나서 구리 페이스트가 신속하게 전극 형태를 갖도록 하기 위해 열처리를 한다.
동일한 방법으로 칩 본체의 반대편 끝에 구리 페이스트를 찍어서 도포하고, 열처리를 하여, 칩 본체의 양쪽 끝에 제1 외부 전극과 제2 외부 전극을 형성한다.
이러한, 종래 칩 형태의 캐패시터를 제조함에 있어, 제1 외부 전극 및 제2 외부 전극을 도포하고 건조하는 과정에서 제1 외부 전극 및 제2 외부 전극의 구리 페이스트가 반달 모양으로 가운데 부분이 칩 본체 쪽으로 더 많이 확산되는 현상이 일어난다.
즉, 외부 전극의 경계면이 일직선으로 형성되어야 하지만 실질적으로 일직선으로 형성되지 못하고 반원형상으로 형성된다. 이렇게 반원형으로 외부 전극이 형성되는 현상을 무닝(mooning) 현상이라고 하고, 일직선에서 벗어난 반원의 최장거리를 무닝 사이즈(mooning size)라고 한다.
여기서, 상기 제1 외부 전극 및 제2 외부 전극의 폭은 칩 형태의 부품이 향후 PCB(Printed Circuit Board)에 실장 되는 데에 중요한 역할을 한다. 특히 SMT(Surface mount technology) 실장 기술에 있어서 중요한 역할을 한다.
이러한 무닝 사이즈가 커질수록 외부 전극의 대역폭(band width)이 산포되게 되고, 칩을 실장 시 산포를 발생시키는 인자로 작용한다. 또한, 칩의 규격 불량, 픽 업(pick up) 불량 등을 야기하게 된다.
따라서, 이러한 무닝 사이즈 산포를 최소화하기 위한 많은 시도가 이루어지고 있다.
본 발명의 목적은 세라믹 전자부품의 외부 전극을 형성함에 있어 무닝 현상을 방지하여 칩 실장 시 산포를 방지하여 칩의 신뢰도를 높일 수 있는 세라믹 전자부품 제조 방법을 제공하는 것이다.
본 발명의 일 실시예에 따른 세라믹 전자부품은 복수개의 세라믹층과 복수개의 내부 전극이 교대로 적층된 세라믹 소결체; 세라믹 소결체에 형성되며 외부 전극 페이스트에 대한 젖음성이 세라믹 소결체에 대한 젖음성보다 작고, 탄소를 포함하는 불소 코팅층; 및 불소 코팅층 위에 형성된 외부 전극;를 포함한다.
상기 외부 전극은 외부 전극의 최대 대역폭과 외부 전극의 최소 대역폭의 차이로 정의되는 무닝 사이즈(mooning size)가 외부 전극의 최대 대역폭의 20% 이하일 수 있다.
상기 외부 전극은 외부 전극의 최대 대역폭과 외부 전극의 최소 대역폭의 차이로 정의되는 무닝 사이즈(mooning size)가 외부 전극의 최대 대역폭의 10% 이하일 수 있다.
상기 불소 코팅층은 탄소를 포함하는 불소 코팅액에 의하여 형성될 수 있다.
상기 불소 코팅액은 플루오르공중합체(Fluoro copolymer)를 포함할 수 있다.
상기 불소 코팅층은 불소 코팅액 100 중량부에 대하여 1 중량부 이하의 플루오르공중합체(Fluoro copolymer)를 포함할 수 있다.
상기 불소 코팅층은 불소 코팅액 100 중량부에 대하여 30 내지 39 중량부의 하이드로플루오르카본(Hydrofluorocarbon)을 더 포함할 수 있다.
상기 불소 코팅액 100 중량부에 대하여 60 내지 69 중량부의 퍼플루오르 화합물(Perfluoro Compound)을 더 포함할 수 있다.
본 발명의 일 실시예에 따른 세라믹 전자 부품 제조방법은 외부 전극 페이스트에 대한 젖음성이 세라믹 소결체에 대한 젖음성보다 작고, 탄소를 포함하는 불소 코팅층을 세라믹 소결체의 표면에 형성하는 단계; 및 세라믹 소결체의 표면에 외부 전극 페이스트를 도포하여 외부 전극을 형성하는 단계;를 포함할 수 있다.
상기 불소 코팅층을 형성하는 단계는, 세라믹 소결체를 메쉬로 포장하여 메쉬 포장체를 형성하는 단계; 메쉬 포장체를 불소 코팅액에 침지하는 단계; 및 불소 코팅액이 코팅된 세라믹 소결체를 건조하는 단계;를 포함한다.
상기 불소 코팅액은 플루오르공중합체를 포함할 수 있다.
상기 불소 코팅액 100 중량부에 대하여 1 중량부 이하의 플루오르공중합체를 포함할 수 있다.
상기 불소 코팅액 100 중량부에 대하여 30 내지 39 중량부의 하이드로플루오르카본을 포함할 수 있다.
상기 불소 코팅액 100 중량부에 대하여 60 내지 69 중량부의 퍼플루오르 화합물을 포함할 수 있다.
상기 외부 전극은 외부 전극의 최대 대역폭과 외부 전극의 최소 대역폭의 차이로 정의되는 무닝 사이즈(mooning size)가 외부 전극의 최대 대역폭의 20% 이하일 수 있다.
상기 외부 전극은 외부 전극의 최대 대역폭과 외부 전극의 최소 대역폭의 차이로 정의되는 무닝 사이즈(mooning size)가 외부 전극의 최대 대역폭의 10% 이하일 수 있다.
본 발명의 일 실시예에 따르면, 세라믹 전자부품의 외부 전극을 형성함에 있어 무닝 현상이 방지되어, 칩 실장시 칩의 산포를 방지할 수 있다. 또한, 외부 전극의 형상의 편차를 줄여 규격 불량, 픽 업(pick up) 불량 등을 방지할 수 있는 세라믹 전자 부품의 제조 방법을 제공할 수 있다.
도 1은 본 발명의 일 실시예에 따른 세라믹 전자 부품의 평면도이다.
도 2은 본 발명의 일 실시예에 따른 세라믹 소결체와 페이스트 사이에 형성된 접촉각을 나타내는 단면도이다.
도 3는 본 발명의 일 실시예에 따른 세라믹 전자 부품의 정면도이다.
도 4는 본 발명의 일 실시예에 따른 세라믹 소결체에 불소 코팅을 하는 방법을 나타내는 공정 흐름도이다.
도 5는 본 발명의 일 실시예에 따른 세라믹 소결체의 표면의 불소 함량을 나타내는 사진이다.
도 6는 본 발명의 일 실시예에 따른 세라믹 전자제품의 무닝 사이즈를 나타내는 그래프이다.
도 7은 본 발명을 일 실시예에 따른 세라믹 전자제품의 고착 강도를 나타내는 그래프이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 설명한다. 다만, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다.
또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
도 1은 본 발명의 일 실시예에 따른 세라믹 전자 부품의 평면도이고, 또한, 도 2는 본 발명의 일 실시예에 따른 세라믹 소결체와 페이스트 사이에 형성된 접촉각을 나타내는 도면이며, 도 3은 본 발명의 일 실시예에 따른 세라믹 전자부품의 정면도이고, 도 4는 본 발명의 일 실시예에 따른 세라믹 소결체에 불소 코팅을 하는 방법을 나타내는 공정 흐름도이며, 도 5는 본 발명의 일 실시예에 따른 세라믹 소결체 표면의 불소 함량을 나타내는 사진이고, 도 6는 본 발명의 일 실시예에 따른 세라믹 전자제품의 무닝 사이즈를 나타내는 그래프이며, 도 7은 본 발명을 일 실시예에 따른 세라믹 전자제품의 고착 강도를 나타내는 그래프이다.
도 1은 본 발명의 일 실시예에 따른 세라믹 전자부품을 나타내는 평면도이다.
도 1을 참조하면, 세라믹 전자부품(10)은 복수개의 세라믹층과 내부 전극이 교대로 적층되어 형성된 세라믹 소결체(1)와 상기 세라믹 소결체(1)의 양쪽 단부에 형성되어 내부 전극과 외부 소자를 연결하는 제1 외부 전극(2a) 및 제2 외부 전극(2b)를 포함한다.
세라믹 소결체(1)는 복수개의 세라믹층이 적층되어 형성되며, 상기 유전체층 사이에는 칩의 전기적 특성을 구현하는 하나 이상의 내부 전극이 형성되어 있다. 상기 내부 전극 중 적어도 두 개는 외부 전극과 전기적으로 연결되는 리드(미도시)를 포함하며 외부 전극에 전기적으로 연결될 수 있다.
외부 전극은 내부 전극과 외부 소자를 전기적으로 연결하는 역할을 하며 전기 전도성이 우수한 물질로 이루어져 있다. 이에 제한되는 것은 아니나, Cu, Ag, Ni 및 Pd으로 이루어진 군 중에서 선택된 하나 이상으로 이루어져 있을 수 있다.
도 1을 참조하면, 세라믹 소결체의 양단에 각각 형성된 외부 전극의 x방향 폭을 대역폭(band width)이라고 한다. 상기 대역폭의 최소 대역폭을 a라 하고, 대역폭의 최대 대역폭을 b라 하면, 최대 대역폭 b와 최소 대역폭 a의 차를 무닝 사이즈(mooning size) c라 한다.
외부 전극의 대역폭은 일정한 것이 바람직하지만, 외부 전극을 도포하고 건조하는 과정에서 외부 전극 페이스트가 반달 모양으로 가운데 부분이 칩 본체(1) 쪽으로 더 많이 확산되는 현상이 나타난다. 이를 무닝(mooning) 현상이라 하며, 이러한 무닝 현상에 의해 나타난 최대 대역폭과 최소 대역폭의 차를 무닝 사이즈(mooning size) c 라 한다.
무닝 사이즈 c가 클수록 칩의 실장 시 고착 강도를 약화하며, 규격 불량, 픽업 불량, 칩 부품의 한쪽이 들뜨는 툼스톤(tombstone) 불량과 같은 칩 불량을 유발한다.
도 2는 본 발명의 일 실시예에 따른 세라믹 소결체와 외부 전극 페이스트의 접촉각을 나타내는 도면으로써, 도 1의 세라믹 소결체(1)의 표면인 세라믹 소결체 표면(30)을 부분 확대한 도면이다.
도 2를 참조하면 세라믹 소결체 표면(30)에 형성된 외부 전극 페이스트(20)는 세라믹 소결체 표면(30)에 대하여 θ만큼의 기울어지도록 형성될 수 있다. 상기 θ는 외부 전극 페이스트(20)의 세라믹 소결체에 대한 접촉각을 이룬다.
외부 전극 페이스트(20)는 세라믹 소결체 표면(30) 위에서 다양한 힘을 받는다. 세라믹 소결체 표면(30)과 공기에 대한 표면 에너지 차이에 의한 인력을 받고, 외부 전극 페이스트(20) 자체의 표면 장력을 받기도 한다.
외부 전극 페이스트(20)는 여러 가지 힘의 합력에 의해 접촉각 θ를 형성하게 된다.
그 중에서 외부 전극 페이스트(20)의 세라믹 소결체 표면(30)에 대한 젖음 력
Figure 112010074910534-pat00001
은 외부 전극 페이스트(20)에 미치는 여러 가지 힘
Figure 112010074910534-pat00002
및
Figure 112010074910534-pat00003
는 과 함께 접촉각 θ에 대하여 다음과 같은 식을 만족한다.
[수학식 1]
Figure 112010074910534-pat00004
,
Figure 112010074910534-pat00005
젖음력
Figure 112010074910534-pat00006
이 클수록 외부 전극의 접촉각 θ는 작아지게 되고, 젖음력
Figure 112010074910534-pat00007
이 작을수록 접촉각 θ은 커지게 된다.
즉 외부 전극 페이스트(20)가 세라믹 소결체 표면(30)에 대한 젖음력이 커서 세라믹 소결체 표면(30)에 대한 퍼짐성이 좋을수록 접촉각은 작아지게 되고, 젖음력이 약하여 세라믹 소결체 표면(30)에 대한 퍼짐성이 나쁠수록 접촉각이 커지게 된다.
다시 말해, 외부 전극 페이스트(20)가 접하는 표면에 대한 젖음력이 약할수록 퍼짐성이 나빠져 외부 전극 페이스트(20)가 과도하게 퍼지는 무닝 효과가 감소하게 된다.
도 3은 본 발명의 일 실시예에 따른 세라믹 전자 부품의 정면도이다.
도 3을 참조하면 본 발명의 일 실시예에 따른 세라믹 전자부품은 세라믹 소결체(1), 상기 세라믹 소결체(1)에 형성된 탄소를 포함하는 불소 코팅층(51) 및 상기 불소 코팅층(51) 위에 형성된 제1 외부 전극(2a) 및 제2 외부 전극(2b)를 포함한다.
그리고, 본 발명의 세라믹 전자 부품은 일 예로 세라믹 적층 세라믹 캐패시터일 수 있다.
도 3을 참조하면, 본 발명의 일 실시예에 따르면 세라믹 소결체(1)에 탄소를 포함하는 불소 코팅층(51)을 형성할 수 있다. 상기 불소 코팅층(51)은 탄소를 포함하는 불소 코팅액에 의하여 형성되기 때문에 세라믹 소결체(1)를 액상의 불소 코팅액에 침지함으로써 코팅이 이루어질 수 있다.
그에 따라 간단한 방법으로 불소 코팅층(51)을 형성할 수 있으며, 불소 코팅층(51)이 형성된 경우, 외부 전극 페이스트의 젖음성이 약화시킬 수 있다.
즉, 외부 전극 페이스트는 세라믹 소결체 표면에 대한 젖음성보다 불소 코팅층(51)이 형성된 표면에 대한 젖음성이 약하기 때문에, 불소 코팅층(51)이 형성된 경우 외부 전극 페이스트의 퍼짐성은 약해지게 된다.
그에 따라서, 외부 전극 페이스트가 과도하게 퍼짐으로써 발생되는 무닝 효과를 방지할 수 있게 된다.
본 발명의 일 실시예에 따르면 상기 불소 코팅층은 탄소를 포함하는 불소 코팅액에 의하여 도포될 수 있으며, 상기 불소 코팅액은 액상의 플루오르공중합체를 포함할 수 있다.
상기 불소 코팅액 100 중량부에 대하여 1 중량부 이하의 플루오르공중합체를 포함할 수 있고, 상기 불소 코팅액 100 중량부에 대하여 30 내지 39 중량부의 하이드로플루오르카본을 더 포함할 수 있다. 또한, 상기 불소 코팅액 100 중량부에 대하여 60 내지 69 중량부의 퍼플루오르 화합물을 포함시킬 수 있다.
본 발명의 불소 코팅액의 경우 탄소를 포함하고, 액상으로 제조되기 때문에 단순히 세라믹 소결체(1)를 코팅액에 침지함으로써 코팅이 이루어질 수 있다.
본 발명의 일 실시예에 따라 불소 코팅층이 형성된 세라믹 전자 부품의 경우 퍼짐성을 최소화할 수 있기 때문에 무닝 사이즈를 줄일 수 있다.
본 발명의 일 실시예에 따라 불소 코팅층(51)이 형성된 적층 세라믹 소결체(1)에 제1 외부 전극(2a) 및 제2 외부 전극(2b)를 형성하는 경우 상기 외부 전극의 무닝 사이즈는 외부 전극의 최대 대역폭의 20% 이하의 사이즈를 가질 수 있고, 바람직하게는 10% 이하의 사이즈를 가질 수 있다.
일 예로 가로가 0.6mm, 세로 및 폭이 0.3mm인 0603사이즈의 세라믹 적층 칩을 제조하는 경우, 150㎛의 대역폭을 갖는 외부 전극을 형성하기 위하여 세라믹 소결체에 불소 코팅층(51)을 형성할 수 있다.
불소 코팅층(51)이 형성된 세라믹 소결체(1)에 외부 전극을 형성하는 경우 그 최대 대역폭과 최소 대역폭의 차인 무닝 사이즈는 60㎛이하의 크기를 가질 수 있고, 바람직하게는 30㎛이하의 크기를 가질 수 있다.
불소 코팅층(51)이 형성된 경우 외부 전극의 무닝 사이즈를 외부 전극의 최대 대역폭의 20% 이하로, 바람직하게는 10% 이하로 줄일 수 있다.
그에 따라 세라믹 전자부품의 무닝 효과를 최소하여 실장 단자의 고착 강도를 강화하고, 규격 불량, 픽업 불량, 툼스톤 불량 등을 방지할 수 있다.
본 발명의 일 실시예에 따른 세라믹 세라믹 소결체의 불소 코팅 방법을 나타내는 공정 흐름도인 도 4를 참조하여 보자.
도 4를 참조하면, 세라믹 전자부품의 외부 전극을 제조하기 위하여, 먼저 세라믹 세라믹 소결체(1)를 마련한다.
세라믹 소결체(1)는 세라믹과 같은 복수개의 유전체층이 적층되어 형성되며, 상기 복수개의 유전체층 사이에 원하는 전기적 특성을 갖는 전자 부품을 제조하기 위하여 복수개의 내부 전극을 형성한다.
상기 내부 전극은 적어도 두 개의 리드를 포함할 수 있으며, 상기 리드는 외부 전극과 연결되어 칩의 전기적 기능을 수행하는 역할을 한다.
도 4의 (a)는 세라믹 소결체(1)를 메쉬로 포장하는 단계를 나타낸다.
본 발명의 일 실시예에 따르면 유전체층과 내부전극이 번갈아가며 적층된 세라믹 소결체(1)의 표면을 코팅하기 위하여, 복수개의 세라믹 소결체(1)를 내용물이 빠져나오지 않도록 세라믹 소결체(1)를 메쉬(41)에 넣고 세라믹 소결체(1)가 회전할 수 있을 정도의 여유 공간을 마련하여 메쉬(41)를 봉쇄하여, 메쉬 포장체(40)를 형성한다.
도 4의 (b)는 메쉬 포장체(40)을 불소 코팅액에 침지하는 단계를 나타낸다. 봉쇄된 메쉬 포장체(40)를 불소 코팅액(50)에 넣고 메쉬 포장체(40)를 넣게 펴 놓는다. 그리고 나서 챔버 내부에 불소 코팅액이 담겨진 용기를 밀봉할 수 있도록 불소 코팅액을 충진시켜 밀폐한다.
상기 불소 코팅액은 플루오르공중합체(Fluoro copolymer)를 포함할 수 있다. 그리고 상기 불소 코팅액 100 중량부에 대하여 플루오르공중합체는 1 중량부 이하를 갖도록 혼합할 수 있다.
플루오르공중합체를 포함하는 불소 코팅액(50)은 세라믹 소결체 표면(30)에 코팅되어 세라믹 소결체 표면(30)의 젖음성을 낮아지게 하는 역할을 한다. 그에 따라 세라믹 소결체 표면(30)과 외부 전극 페이스트(20) 사이의 계면 에너지가 작게 형성되게 하여 무닝 효과를 최소화할 수 있다.
상기 불소 코팅액에는 상기 불소 코팅액 100 중량부에 대하여 30 내지 39 중량부의 하이드로플루오르 카본(Hydrofluorocarbon)을 포함할 수 있다. 그리고 상기 불소 코팅액 100 중량부에 대하여 60 내지 69 중량부의 퍼플루오르 화합물(Perfluoro Compound)을 더 포함할 수 있다.
불소 코팅액에 메쉬를 넣고 챔버를 밀봉한 뒤에 챔버를 상하로 흔들어 메쉬 내부의 세라믹 소결체(1)에 불소 코팅액을 코팅한다.
도 4의 (c)는 불소 코팅액이 코팅된 세라믹 소결체를 건조하는 단계를 나타낸다.
불소 코팅을 한 뒤 세라믹 소결체(1)를 담고 있는 메쉬 포장체(40)을 챔버에서 부터 꺼낸다. 메쉬 포장체(40)를 꺼내어서 불소 코팅액이 메쉬를 빠져나게 한 뒤 자연 건조 방식으로 헝겊과 같은 습기를 흡수하는 수단(60)으로 메쉬 포장체(40) 내부에 잔존하는 불소 코팅액을 흡수시킨다.
이후, 불소 코팅층이 형성된 세라믹 소결체(1)를 외부 전극 페이스트(20)가 담긴 챔버에 침지하여 외부 전극을 형성할 수 있다.
세라믹 소결체(1)의 표면에 불소 코팅층(51)이 형성되어 있으므로, 세라믹 소결체 표면의 외부 전극 페이스트에 대한 젖음성에 비하여 세라믹 소결체 표면에 불소 코팅층(51)이 형성된 표면의 외부 전극 페이스트에 대한 젖음성이 약해진다.
결국, 불소 코팅층이 형성된 표면에 외부 전극 페이스트를 도포하면 불소 코팅층이 형성된 표면은 외부 전극 페이스트의 젖음력이 약해져 퍼짐성이 약해지고 그에 따라 외부 전극 페이스트의 과도한 퍼짐을 방지하여 무닝 효과를 방지할 수 있다.
이하, 실시예 및 비교예를 참조하여 본 발명을 보다 구체적으로 설명한다. 그러나 본 발명의 범위가 실시예에 의하여 한정되는 것은 아니다.
실시예 1
본 발명의 일 실시예에 따라 세라믹 소결체에 불소 코팅액을 코팅하였다.
먼저 표면처리를 하고자 하는 세라믹 소결체가 빠지지 않는 크기의 메쉬(mesh)에 넣고 세라믹 소결체가 유동 가능한 여유 공간을 만든 후 내용물이 나오지 않도록 단단하게 묶음 처리하였다. 유동 가능한 여유 공간은 바람직하게는 세라믹 소결체가 1회전 할 수 있을 정도의 공간을 마련하였다.
둥근 플라스틱 용기 바닥에 세라믹 소결체를 포함하고 있는 메쉬 포장체를 넓게 펴서 놓았다. 그리고 나서 플라스틱 용기에 표면처리 재료, 즉 불소 코팅액을 일정 수준 채워 넣었다.
상기 불소 코팅액 100 중량부에 대하여 1 중량부의 탄소를 포함하는 퍼플루오르 화합물을 포함시켰다. 그리고, 불소 코팅액 100 중량부에 대하여 30 내지 39 중량부의 하이드로플루오르카본과 60 내지 69 중량부의 퍼플루오르 화합물 포함시켰다.
상기 불소 코팅액이 담겨진 플라스틱 용기를 밀폐한 다음 플라스틱 용기를 상하로 30cm 이상 왕복 20회 이상 흔들어 주어 세라믹 소결체에 불소 코팅액을 코팅하였다.
그리고 나서 플라스틱 용기에서 메쉬 포장체를 꺼내여 플라스틱 용기 상단부에서 불소 코팅액이 충분히 떨어지도록 1분 정도 액떨굼 처리를 한 뒤, 메쉬 포장체를 헝겊 위에 놓고 10cm 이상 20회 이상 왕복하여 불소 코팅액이 완전히 제거되게 하였다.
불소 코팅액을 제거한 뒤 세라믹 소결체를 메쉬 포장체에서 꺼내어 외부 전극 도포 작업에 투입하였다.
도 5는 상기 불소 코팅액을 처리한 뒤 세라믹 소결체의 표면을 분석한 사진이다. 상기와 같은 방법으로 불소 코팅액을 처리한 경우 세라믹 소결체의 표면에서 플루오르 F 성분이 검출되는 것을 확인할 수 있었다.
실시예 2
본 발명의 일 실시예에 따라서 길이가 0.6mm 이고, 폭과 두께가 0.3mm 인 0603 사이즈의 칩에 150 ㎛ 정도의 대역폭을 갖는 외부 전극을 형성하였다.
세라믹 소결체에 탄소를 포함하는 불소 코팅액 처리를 하지 않고 외부 전극을 형성한 비교예와, 탄소를 포함하는 불소 코팅액 처리를 하고 외부 전극을 형성한 실시예를 비교하여 보았다.
이 경우 탄소를 포함하는 불소 코팅액을 처리하지 않았을 때에는 무닝 사이즈가 60㎛ 정도로 나타났지만, 탄소를 포함하는 불소 코팅액 처리를 하였을 때에는 무닝 사이즈가 15 ㎛ 수준으로 감소하였다.
도 6은 본 발명의 일 실시예 따라 불소 코팅액을 처리하여 150㎛ 대역폭을 갖는 외부 전극을 형성하였을 때의 세라믹 전자부품의 무닝사이즈를 나타내는 그래프이다.
즉, 0606 사이즈 칩에서 탄소를 포함하는 불소 코팅액을 처리하지 않았을 때에는 무닝 사이즈가 크게 나타나지만 불소 코팅액 처리를 하였을 때에는 무닝 사이즈가 75% 가량 감소함을 확인할 수 있었다.
즉 150㎛의 외부 전극을 형성하였을 때에 30㎛ 이하의 무닝사이즈를 갖는 외부 전극을 형성할 수 있고, 바람직하게는 15㎛이하의 무닝사이즈를 갖는 외부 전극을 형성할 수 있다.
다시 말해, 본 발명의 일 실시예에 따르면 세라믹 전자 부품의 외부 전극을 형성함에 있어서, 무닝 사이즈가 외부전극의 최대 대역폭의 20% 이하인 외부 전극을 형성할 수 있고, 바람직하게는 최대 대역폭의 10% 이하의 무닝 사이즈를 갖는 외부 전극을 형성할 수 있다.
도 7은 본 발명의 일 실시예에 따라 불소 코팅액을 처리하여 외부 전극을 형성하였을 때에 세라믹 전자부품의 실장 시 고착 강도를 나타내는 그래프이다.
0603사이즈 칩에서 불소 코팅액 처리를 하지 않았을 때에는 고착 강도가 500gf 수준이었으나, 불소 코팅액 처리를 하고 난 후 700gf 수준으로 대략 200gf 만큼 상승하는 것을 알 수 있다. 즉 불소 코팅액 처리 후 칩의 고착 강도는 40% 정도 향상됨을 확인할 수 있었다.
본 발명의 일 실시예에 따라 불소 코팅액을 세라믹 전자부품에 형성한 경우 무닝 사이즈가 종래의 25% 이내로 감소하고, 무닝 사이즈가 감소함에 따라 칩의 실장시 고창 강도가 40% 이상 향상됨을 알 수 있다.
따라서, 본 발명의 일 실시예에 따르면, 세라믹 전자부품의 외부 전극을 형성함에 있어 무닝 현상이 방지되어, 칩 실장시 칩의 산포를 방지할 수 있다. 즉 무닝 현상이 방지된 외부 전극을 형성할 수 있다.
또한, 외부 전극의 형상의 편차를 줄여 규격 불량을 방지하고, 칩 실장시 픽 업(pick up) 불량을 방지할 수 있으며, 툼스톤 불량과 같은 칩의 형상 불량을 방지할 수 있는 세라믹 전자 부품의 제조 방법을 제공할 수 있다.

Claims (16)

  1. 복수개의 세라믹층과 복수개의 내부 전극이 교대로 적층된 세라믹 소결체;
    상기 세라믹 소결체의 표면에 형성되며 외부 전극 페이스트에 대한 젖음성이 세라믹 소결체에 대한 젖음성보다 작고, 탄소를 포함하는 불소 코팅층; 및
    상기 불소 코팅층 위에 형성된 외부 전극;
    를 포함하는 세라믹 전자부품.
  2. 제1항에 있어서,
    상기 외부 전극은 외부 전극의 최대 대역폭과 외부 전극의 최소 대역폭의 차이로 정의되는 무닝 사이즈(mooning size)가 외부 전극의 최대 대역폭의 20% 이하인 세라믹 전자부품.
  3. 제1항에 있어서,
    상기 외부 전극은 외부 전극의 최대 대역폭과 외부 전극의 최소 대역폭의 차이로 정의되는 무닝 사이즈(mooning size)가 외부 전극의 최대 대역폭의 10% 이하인 세라믹 전자부품.
  4. 제1항에 있어서,
    상기 불소 코팅층은 탄소를 포함하는 불소 코팅액에 의하여 형성되는 세라믹 전자부품.
  5. 제4항에 있어서,
    상기 불소 코팅액은 플루오르공중합체(Fluoro copolymers)를 포함하는 세라믹 전자부품.
  6. 제5항에 있어서,
    상기 불소 코팅액 100 중량부에 대하여 1 중량부 이하의 플루오르공중합체를 포함하는 세라믹 전자부품.
  7. 제6항에 있어서,
    상기 불소 코팅층은 상기 불소 코팅액 100 중량부에 대하여 30 내지 39 중량부의 하이드로플루오르 카본(Hydrofluoro carbon)을 더 포함하는 세라믹 전자부품.
  8. 제6항에 있어서,
    상기 불소 코팅층은 상기 불소 코팅액 100 중량부에 대하여 60 내지 69 중량부의 퍼풀루오르 화합물(Perfluoro Compound)을 더 포함하는 세라믹 전자부품.
  9. 외부 전극 페이스트에 대한 젖음성이 세라믹 소결체에 대한 젖음성보다 작고, 탄소를 포함하는 불소 코팅층을 세라믹 소결체의 표면에 형성하는 단계; 및
    상기 세라믹 소결체의 표면에 외부 전극 페이스트를 도포하여 외부 전극을 형성하는 단계;
    를 포함하는 세라믹 전자부품의 제조방법.
  10. 제9항에 있어서,
    상기 불소 코팅층을 형성하는 단계는,
    세라믹 소결체를 메쉬로 포장하여 메쉬 포장체를 형성하는 단계;
    상기 메쉬 포장체를 불소 코팅액에 침지하는 단계; 및
    상기 불소 코팅액이 코팅된 세라믹 소결체를 건조하는 단계;
    를 포함하는 세라믹 전자부품의 제조방법.
  11. 제10항에 있어서,
    상기 불소 코팅액은 플루오르공중합체(Fluoro copolymer)를 포함하는 세라믹 전자부품의 제조방법.
  12. 제11항에 있어서,
    상기 불소 코팅액 100 중량부에 대하여 1 중량부 이하의 플루오르공중합체를 포함하는 세라믹 전자부품의 제조방법.
  13. 제12항에 있어서,
    상기 불소 코팅층은 불소 코팅액 100 중량부에 대하여 30 내지 39 중량부의 하이드로플루오르카본(Hydrofluoro carbon)을 더 포함하는 세라믹 전자부품의 제조방법.
  14. 제12항에 있어서,
    상기 불소 코팅층은 불소 코팅액 100 중량부에 대하여 60 내지 69 중량부의 퍼플루오르 화합물(Perfluoro Compound)을 더 포함하는 세라믹 전자부품의 제조방법.
  15. 제9항에 있어서,
    상기 외부 전극은 외부 전극의 최대 대역폭과 외부 전극의 최소 대역폭의 차이로 정의되는 무닝 사이즈(mooning size)가 외부 전극의 최대 대역폭의 20% 이하인 세라믹 전자부품의 제조방법.
  16. 제9항에 있어서,
    상기 외부 전극은 외부 전극의 최대 대역폭과 외부 전극의 최소 대역폭의 차이로 정의되는 무닝 사이즈(mooning size)가 외부 전극의 최대 대역폭의 10% 이하인 세라믹 전자부품의 제조방법.
KR1020100114137A 2010-11-16 2010-11-16 세라믹 전자부품 및 그 제조방법 KR101250669B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100114137A KR101250669B1 (ko) 2010-11-16 2010-11-16 세라믹 전자부품 및 그 제조방법
US13/024,888 US20120120547A1 (en) 2010-11-16 2011-02-10 Ceramic electronic component and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100114137A KR101250669B1 (ko) 2010-11-16 2010-11-16 세라믹 전자부품 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20120052818A KR20120052818A (ko) 2012-05-24
KR101250669B1 true KR101250669B1 (ko) 2013-04-03

Family

ID=46047552

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100114137A KR101250669B1 (ko) 2010-11-16 2010-11-16 세라믹 전자부품 및 그 제조방법

Country Status (2)

Country Link
US (1) US20120120547A1 (ko)
KR (1) KR101250669B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6028739B2 (ja) 2013-03-07 2016-11-16 株式会社村田製作所 電子部品の製造方法
JP6135598B2 (ja) 2013-08-20 2017-05-31 株式会社村田製作所 チップの振込装置
KR102067175B1 (ko) * 2013-09-17 2020-01-15 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
JP6274050B2 (ja) * 2014-08-27 2018-02-07 株式会社村田製作所 電子部品の製造方法および成膜装置
JP6933881B2 (ja) * 2015-09-03 2021-09-08 株式会社村田製作所 セラミック電子部品の製造方法
US11011313B2 (en) 2017-07-11 2021-05-18 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor
KR102538898B1 (ko) * 2018-06-08 2023-06-01 삼성전기주식회사 전자 부품
JP7190937B2 (ja) * 2019-02-27 2022-12-16 京セラ株式会社 積層セラミック電子部品

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010114341A (ja) * 2008-11-10 2010-05-20 Panasonic Corp セラミックス電子部品とこれを用いた電子機器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1238873C (zh) * 2001-03-26 2006-01-25 株式会社村田制作所 陶瓷电子元件及其制造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010114341A (ja) * 2008-11-10 2010-05-20 Panasonic Corp セラミックス電子部品とこれを用いた電子機器

Also Published As

Publication number Publication date
US20120120547A1 (en) 2012-05-17
KR20120052818A (ko) 2012-05-24

Similar Documents

Publication Publication Date Title
KR101250669B1 (ko) 세라믹 전자부품 및 그 제조방법
US10074483B2 (en) Ceramic electronic component
KR102067175B1 (ko) 적층 세라믹 전자부품 및 그 제조방법
KR101571478B1 (ko) 전자부품 및 그 제조방법
US8914956B2 (en) Manufacturing method for monolithic ceramic electronic component
JP6504722B2 (ja) 積層セラミックキャパシタ、積層セラミックキャパシタの製造方法及び積層セラミックキャパシタの実装基板
US10522289B2 (en) Electronic component and electronic component series including the same
JP6937176B2 (ja) 電子部品、電子装置、及び電子部品の製造方法
KR101647320B1 (ko) 세라믹 전자부품 및 그 제조방법
US20100214751A1 (en) Chip component mounted wiring board
US10847318B2 (en) Method of manufacturing ceramic electronic component
JP2010199171A5 (ja) チップ部品及び配線基板
US20150223340A1 (en) Multilayer ceramic electronic component to be embedded in board, manufacturing method thereof, and printed circuit board having multilayer ceramic electronic component
US20200312564A1 (en) Multilayer ceramic capacitor and method of manufacturing multilayer ceramic capacitor
JP2017011142A (ja) セラミック電子部品
US9343235B2 (en) Multilayer ceramic capacitor and assembly board having the same
US20170194552A1 (en) Electronic component-containing module
JP3850212B2 (ja) 導電性ペースト及びそれを用いた積層セラミックコンデンサ
JP2002298649A (ja) 導電性ペースト及びそれを用いたチップ型電子部品
KR102387890B1 (ko) 반도체 장치
JPH05243074A (ja) チップ状電子部品及びその端子電極形成方法
KR102387893B1 (ko) 금속스페이서 접합을 이용한 반도체 장치
JP6164228B2 (ja) モジュールおよびその製造方法
JP7423340B2 (ja) 積層セラミック電子部品、テープ包装体及び回路基板
KR20080061719A (ko) 반도체 소자의 커패시터 제조방법 및 이를 이용한 커패시터

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160111

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190103

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20200102

Year of fee payment: 8