KR101647320B1 - 세라믹 전자부품 및 그 제조방법 - Google Patents

세라믹 전자부품 및 그 제조방법 Download PDF

Info

Publication number
KR101647320B1
KR101647320B1 KR1020140068366A KR20140068366A KR101647320B1 KR 101647320 B1 KR101647320 B1 KR 101647320B1 KR 1020140068366 A KR1020140068366 A KR 1020140068366A KR 20140068366 A KR20140068366 A KR 20140068366A KR 101647320 B1 KR101647320 B1 KR 101647320B1
Authority
KR
South Korea
Prior art keywords
electrode
metal component
external electrode
laminate
outer electrode
Prior art date
Application number
KR1020140068366A
Other languages
English (en)
Other versions
KR20140147688A (ko
Inventor
켄이치 하마나카
코타 젠자이
타쿠 데쿠라
키요타카 마에가와
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20140147688A publication Critical patent/KR20140147688A/ko
Application granted granted Critical
Publication of KR101647320B1 publication Critical patent/KR101647320B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y10T29/435—Solid dielectric type

Abstract

세라믹층과 내부전극이 교대로 적층된 직방체형상의 적층체와, 적층체 표면의 일부에 마련되어서 내부전극과 전기적으로 접속된 외부전극을 포함한다. 외부전극은 적층체 표면의 일부를 덮고 수지성분과 금속성분의 혼합물로 이루어지는 내측 외부전극과, 이 내측 외부전극을 덮고 금속성분으로 이루어지는 외측 외부전극을 포함한다. 내측 외부전극은 복수의 구멍부분을 포함한다. 복수의 구멍부분의 평균 개구 직경은 2.5㎛ 이하이다. 복수의 구멍부분 중 일부 또는 전부는 외측 외부전극의 금속성분에 의해서 채워져 있다.

Description

세라믹 전자부품 및 그 제조방법{CERAMIC ELECTRONIC COMPONENT AND METHOD OF MANUFACTURING THE SAME}
본 발명은 세라믹 전자부품 및 그 제조방법에 관한 것이다.
최근, 적층 세라믹 콘덴서로 대표되는 세라믹 전자부품은 종래와 비교하여 보다 가혹한 환경하에서 사용되도록 되고 있다.
예를 들면, 휴대 전화 및 휴대 음악 플레이어 등의 모바일 기기에 이용되는 전자부품에 대해서는 낙하시의 충격을 견디는 것이 요구되고 있다. 구체적으로는 낙하 충격을 받은 경우에, 실장기판으로부터 탈락하지 않는 것, 및 자체에 크랙(crack)이 생기지 않는 것이 전자부품에 요구된다.
또 ECU(Engine Control Unit) 등의 차재 기기에 이용되는 전자부품에 대해서는 열사이클의 충격을 견디는 것이 요구된다. 구체적으로는 열사이클에 의해서 실장기판이 열 팽창 및 수축함으로써 발생하는 휨 응력(bending stress)을 받은 경우에, 실장용 솔더 및 자체에 크랙이 생기지 않는 것이 전자부품에 요구된다.
상기의 요구에 응하기 위해서, 세라믹 전자부품의 외부전극으로서 종래의 소성형 도전 페이스트를 대신하여 열경화성 도전 페이스트를 이용하는 것이 제안되고 있다.
열경화성 도전 페이스트로 형성된 외부전극을 가지는 적층 세라믹 전자부품을 개시한 선행문헌으로서 국제공개 제2004/053901호가 있다.
국제공개 제2004/053901호에 기재된 적층 세라믹 전자부품에 있어서는, 300℃ 이하의 융점을 가지는 금속분말 및 수지를 포함하는 열경화성 도전 페이스트를 이용하여 형성된 외부전극층에 도금을 입혀서 외부전극을 형성하고 있다.
일반적으로 수지는 흡습성이 높아서 수분을 흡수하기 쉽다. 수분을 흡수한 수지가 가열되면, 수지의 내부에 있어서 수분이 기화하여 수증기가 발생함과 동시에, 수지의 일부가 분해되어서 분해가스가 발생한다.
국제공개 제2004/053901호에 기재된 적층 세라믹 전자부품과 같이, 수지를 포함하는 열경화성 도전 페이스트를 이용하여 형성된 외부전극층에 도금을 입혀서 외부전극을 형성한 경우, 적층 세라믹 전자부품을 실장할 때의 리플로우 공정에서의 가열에 의해서 외부전극의 내부에서 수증기 및 분해가스가 발생한다. 이 수증기 및 분해가스는 외부전극 표면의 도금막에 의해 갇혀있다.
도금막에 결함부 또는 부분적인 얇은 부분이 존재할 경우, 갇혀있던 수증기 및 분해가스가 결함부 또는 얇은 부분으로부터 외부전극의 외측으로 분출되는 경우가 있다. 이 분출에 의해서 일반적으로 "솔더 파열(solder burst)"이라고 불리는 리플로우 공정에서 용융한 솔더가 날리는 현상이 일어난다.
국제공개 제2004/053901호에 기재된 적층 세라믹 전자부품과 같이 열경화성 도전 페이스트가 세라믹 적층체에 직접 도포되어 있는 경우, 세라믹 적층체에 포함되어 있던 수분이 외부전극 내부의 수지에 흡수되기 때문에 가열시에 발생하는 수증기의 양이 많아져서 솔더 파열이 발생하기 쉽다.
본 발명의 주된 목적은 솔더 파열의 발생을 억제할 수 있는 세라믹 전자부품 및 그 제조방법을 제공하는 것에 있다.
본 발명에 기초하는 세라믹 전자부품은, 세라믹층과 내부전극이 교대로 적층된 직방체형상의 적층체와, 적층체 표면의 일부에 마련되어서 내부전극과 전기적으로 접속된 외부전극을 포함한다. 외부전극은 적층체 표면의 일부를 덮고 수지성분과 금속성분의 혼합물로 이루어지는 내측 외부전극과, 이 내측 외부전극을 덮고 금속성분으로 이루어지는 외측 외부전극을 포함한다. 내측 외부전극은 복수의 구멍부분을 포함한다. 복수의 구멍부분의 평균 개구(開口) 직경은 2.5㎛ 이하이다. 복수의 구멍부분 중 일부 또는 전부는 외측 외부전극의 금속성분에 의해서 채워져 있다.
본 발명의 일형태에 있어서 외측 외부전극은, 내측 외부전극을 99.8% 이상의 피복률로 덮고 있다.
본 발명에 기초하는 세라믹 전자부품의 제조방법은, 세라믹층과 내부전극이 교대로 적층된 직방체형상의 적층체를 준비하는 공정과, 내부전극과 전기적으로 접속되도록 적층체 표면의 일부에 외부전극을 마련하는 공정을 포함한다. 외부전극을 마련하는 공정은 수지성분과 금속성분의 혼합물을 적층체 표면의 일부를 덮도록 도포하고, 혼합물을 도포한 적층체를 가열함으로써 내측 외부전극을 마련하는 공정과, 이 내측 외부전극을 덮도록 금속성분을 도금하여 외측 외부전극을 마련하는 공정을 포함한다. 내측 외부전극을 마련하는 공정에 있어서, 적층체를 가열함으로써 내측 외부전극의 외표면에 2.5㎛ 이하의 평균 개구 직경을 가지는 복수의 구멍부분이 형성된다. 외측 외부전극을 마련하는 공정에 있어서, 복수의 구멍부분 중 일부 또는 전부는 외측 외부전극의 금속성분에 의해서 채워져 있다.
본 발명의 일형태에 있어서는, 외측 외부전극의 금속성분이 Ni이다.
본 발명의 일형태에 있어서는, 내측 외부전극은 금속성분으로서 제1 금속성분과, 이 제1 금속성분보다 융점이 높은 제2 금속성분을 포함한다.
본 발명의 일형태에 있어서는, 제1 금속성분이 Sn이며, 제2 금속성분이 Ag 또는 Cu이다.
본 발명의 일형태에 있어서는, 상기 혼합물에 있어서 제1 금속성분의 함유율은 20중량% 이상 40중량% 이하이다.
본 발명의 일형태에 있어서는, 상기 혼합물에 있어서 제2 금속성분의 함유율은 30중량% 이상 70중량% 이하이다.
본 발명의 일형태에 있어서는, 내측 외부전극을 마련하는 공정에 있어서 적층체를 가열하는 온도가 450℃ 이상이다.
본 발명의 일형태에 있어서는, 내측 외부전극을 마련하는 공정에 있어서 100ppm 이하의 산소농도의 분위기하에서 적층체를 가열한다.
본 발명에 따르면 솔더 파열의 발생을 억제할 수 있다.
이 발명의 상기 및 다른 목적, 특징, 국면 및 이점은, 첨부한 도면과 관련하여 이해되는 이 발명에 관한 다음의 상세한 설명으로부터 명백해질 것이다.
도 1은 본 발명의 일실시형태에 따른 세라믹 전자부품의 외관을 나타내는 사시도이다.
도 2는 도 1의 세라믹 전자부품을 II-II선 화살표방향에서 본 단면도이다.
도 3은 도 2의 세라믹 전자부품을 III-III선 화살표방향에서 본 단면도이다.
도 4는 도 2의 세라믹 전자부품을 IV-IV선 화살표방향에서 본 단면도이다.
도 5는 본 발명의 일실시형태에 따른 세라믹 전자부품의 제조방법을 나타내는 흐름도이다.
도 6은 본 발명의 일실시형태의 제1 변형예에 따른 세라믹 전자부품의 외관을 나타내는 사시도이다.
도 7은 본 발명의 일실시형태의 제2 변형예에 따른 세라믹 전자부품의 외관을 나타내는 사시도이다.
도 8은 도 7의 세라믹 전자부품을 화살표 VIII방향에서 본 도면이다.
도 9는 내측 외부전극의 외표면을 촬영한 SEM사진이다.
도 10은 외측 외부전극의 외표면을 촬영한 SEM사진이다.
이하, 본 발명의 일실시형태에 따른 세라믹 전자부품에 대해서 도면을 참조하여 설명한다. 이하의 실시형태의 설명에 있어서, 도면 중의 동일하거나 상응하는 부분에는 동일 부호를 첨부하고 그 설명은 반복하지 않는다. 이하의 설명에 있어서는 세라믹 전자부품으로서 세라믹 콘덴서에 대해서 설명하지만, 전자부품은 콘덴서에 한정되지 않고, 압전부품, 서미스터(thermistor) 또는 인덕터 등을 포함한다.
도 1은 본 발명의 일실시형태에 따른 세라믹 전자부품의 외관을 나타내는 사시도이다. 도 2는 도 1의 세라믹 전자부품을 II-II선 화살표방향에서 본 단면도이다. 도 3은 도 2의 세라믹 전자부품을 III-III선 화살표방향에서 본 단면도이다. 도 4는 도 2의 세라믹 전자부품을 IV-IV선 화살표방향에서 본 단면도이다. 도 1에 있어서는 후술하는 적층체의 길이방향을 L, 적층체의 폭방향을 W, 적층체의 두께방향을 T로 나타내고 있다.
도 1~4에 도시하는 바와 같이 본 발명의 일실시형태에 따른 세라믹 전자부품(100)은 세라믹층(150)과 평판형상의 내부전극(140)이 교대로 적층된 직방체형상의 적층체(110)와, 적층체(110)의 표면의 일부에 마련되어서 내부전극(140)과 전기적으로 접속된 외부전극을 포함한다.
본 실시형태에 있어서 외부전극은 적층체(110)의 양 단부(端部)에 마련되어 있다. 구체적으로 외부전극은 적층체(110)의 길이방향의 한쪽측 단부에 마련된 제1 외부전극(120), 및 적층체(110)의 길이방향의 다른쪽측 단부에 마련된 제2 외부전극(130)을 포함한다.
서로 이웃하여 대향하는 내부전극(140)들에 있어서, 제1 내부전극(141)은 제1 외부전극(120)에 전기적으로 접속되고, 제2 내부전극(142)은 제2 외부전극(130)에 전기적으로 접속되어 있다.
본 실시형태에 따른 적층체(110)에 있어서는, 세라믹층(150)과 내부전극(140)의 적층방향이, 적층체(110)의 길이방향 L 및 적층체(110)의 폭방향 W에 대하여 직교하고 있다. 즉, 세라믹층(150)과 내부전극(140)의 적층방향은 적층체(110)의 두께방향 T와 평행하다.
적층체(110)는 두께방향 T와 직교하는 한 쌍의 주면(主面), 길이방향 L과 직교하는 한 쌍의 단면(端面), 및, 폭방향 W와 직교하는 한 쌍의 측면을 가진다.
상기한 바와 같이 적층체(110)는 직방체형상의 외형을 가지지만, 모퉁이부가 둥그스름해도 된다. 또 한 쌍의 주면, 한 쌍의 단면 및 한 쌍의 측면 중 어느 한 면에 요철이 형성되어 있어도 된다.
이하, 각 구성에 대해서 상세하게 설명한다.
각 세라믹층(150)의 두께는 0.5㎛ 이상 10㎛ 이하인 것이 바람직하다. 세라믹층(150)을 구성하는 재료로는 BaTiO3, CaTiO3, SrTiO3 또는 CaZrO3 등을 주성분으로 하는 유전체 세라믹스를 이용할 수 있다. 또 이러한 주성분들에, 부성분으로서 Mn화합물, Fe화합물, Cr화합물, Co화합물 또는 Ni화합물 등이 첨가된 재료를 이용해도 된다.
한편 전자부품이 압전부품일 경우, 적층체(110)를 압전 세라믹스로 구성할 수 있다. 압전 세라믹스로는 예를 들면, PZT(티탄산 지르콘산납)계 세라믹 등이 있다.
전자부품이 서미스터일 경우, 적층체(110)를 반도체 세라믹스로 구성할 수 있다. 반도체 세라믹스로는 예를 들면, 스피넬계 세라믹 등이 있다.
전자부품이 인덕터일 경우, 적층체(110)를 자성체 세라믹스로 구성할 수 있다. 자성체 세라믹스로는 예를 들면, 페라이트(ferrite) 세라믹 등이 있다.
각 내부전극(140)의 두께는 0.2㎛ 이상 2.0㎛ 이하인 것이 바람직하다. 내부전극(140)은 평면에서 봤을 때 대략 직사각형상의 제1 내부전극(141)과, 평면에서 봤을 때 대략 직사각형상의 제2 내부전극(142)을 포함한다. 제1 내부전극(141)과 제2 내부전극(142)은 적층체(110)의 두께방향 T를 따라서 등간격으로 교대로 배치되어 있다. 또 제1 내부전극(141)과 제2 내부전극(142)은 세라믹층(150)을 사이에 끼고 서로 대향하도록 배치되어 있다.
제1 내부전극(141)은 적층체(110)의 길이방향의 한쪽측 단부로부터 다른쪽측 단부를 향하여 연장되어 있다. 도 3에 도시하는 바와 같이 제1 내부전극(141)은 적층체(110)의 한쪽측 단면에 있어서 제1 외부전극(120)과 접속되어 있다.
제2 내부전극(142)은 적층체(110)의 길이방향의 다른쪽측 단부로부터 한쪽측 단부를 향해서 연장되어 있다. 도 4에 도시하는 바와 같이 제2 내부전극(142)은 적층체(110)의 다른쪽측 단면에 있어서 제2 외부전극(130)과 접속되어 있다.
내부전극(140)을 구성하는 재료로는 Ni, Cu, Ag, Pd, Au 등의 금속, 또는 이러한 금속들 중 적어도 1종을 포함하는 합금, 예를 들면 Ag과 Pd의 합금 등을 사용할 수 있다. 내부전극(140)을 구성하는 재료는, 후술하는 내측 외부전극을 구성하는 혼합물에 포함되는 제1 금속성분과 화합하여 합금을 형성한다.
외부전극은 적층체(110)의 양 단부를 덮고 수지성분과 금속성분의 혼합물로 이루어지는 내측 외부전극과, 이 내측 외부전극을 덮고 금속성분으로 이루어지는 외측 외부전극을 포함한다. 수지성분으로서 에폭시 수지 또는 페놀 수지 등의 열경화성 수지를 사용할 수 있다. 내측 외부전극의 두께는 5.0㎛ 이상 70.0㎛ 이하인 것이 바람직하다.
도 2~4에 도시하는 바와 같이 제1 외부전극(120)은 제1 내측 외부전극(121)과 제1 외측 외부전극(122)을 포함한다. 제1 내측 외부전극(121)은 적층체(110)의 길이방향의 한쪽측 단부를 덮고 있다. 제1 내측 외부전극(121)의 일부는 제1 내부전극(141)의 일부와 합금을 형성하고 있다.
제2 외부전극(130)은 제2 내측 외부전극(131)과 제2 외측 외부전극(132)을 포함한다. 제2 내측 외부전극(131)은 적층체(110)의 길이방향의 다른쪽측 단부를 덮고 있다. 제2 내측 외부전극(131)의 일부는 제2 내부전극(142)의 일부와 합금을 형성하고 있다.
본 실시형태에 있어서 내측 외부전극은 금속성분으로서, 제1 금속성분과, 이 제1 금속성분보다 융점이 높은 제2 금속성분을 포함한다. 제1 금속성분의 융점은 550℃ 이하인 것이 바람직하고, 180℃ 이상 340℃ 이하인 것이 더욱 바람직하다. 제2 금속성분의 융점은 850℃ 이상 1050℃ 이하인 것이 바람직하다.
제1 금속성분으로는 Sn, In, Bi 등의 금속, 또는 이러한 금속들 중 적어도 1종을 포함하는 합금을 사용할 수 있다. 제1 금속성분으로서, Sn과 Ag의 합금, Sn과 Bi의 합금, 혹은 Sn과 Ag과 Cu의 합금 등의 Sn을 포함하는 합금, 또는 Sn을 사용하는 것이 바람직하다. 이러한 금속성분을 사용함으로써, 내부전극(140)과 내측 외부전극의 합금층을 형성하기 쉬워져서 내부전극(140)과 내측 외부전극의 전기적 접속이 용이해진다.
제1 금속성분은 세라믹 전자부품(100)을 실장할 때의 리플로우 공정에서의 가열에 의해 연화되어서 유동하고, 내부전극(140)을 구성하는 재료와 화합하여 합금을 형성한다.
가열되어서 경화된 후의 혼합물에서의 제1 금속성분의 함유율은 8체적% 이상 18체적% 이하인 것이 바람직하다.
제2 금속성분으로는 Ag, Cu, Pd, Pt, Au 등의 금속, 또는 이러한 금속들 중 적어도 1종을 포함하는 합금을 사용할 수 있다. 제2 금속성분으로서, Ag과 Pd의 합금 등의 Ag을 포함하는 합금, Ag 또는 Cu를 사용하는 것이 바람직하다.
제2 금속성분은 내측 외부전극 내의 통전(通電) 경로를 구성한다. 또 제2 금속성분은 제1 금속성분과 화합하여 합금을 형성한다. 가열되어서 경화된 후의 혼합물에서의 제2 금속성분의 함유율은 19체적% 이상 25체적% 이하인 것이 바람직하다.
제1 외측 외부전극(122)은 제1 내측 외부전극(121)을 덮고 있다. 제1 외측 외부전극(122)의 일부는 제1 내측 외부전극(121)의 일부와 합금을 형성하고 있다. 제2 외측 외부전극(132)은 제2 내측 외부전극(131)을 덮고 있다. 제2 외측 외부전극(132)의 일부는 제2 내측 외부전극(131)의 일부와 합금을 형성하고 있다.
본 실시형태에 있어서는 외측 외부전극의 금속성분이 Ni이다. 단, 외측 외부전극의 금속성분은 Ni에 한정되지 않고, Cu 등이어도 된다. 외측 외부전극은 솔더 배리어층으로서 기능한다. 외측 외부전극의 두께는 1.0㎛ 이상 15.0㎛ 이하인 것이 바람직하다.
본 실시형태에 있어서 외부전극은 외측 외부전극을 덮는 도시하지 않은 표층 외부전극을 더욱 포함한다. 표층 외부전극을 구성하는 재료로는 솔더와의 젖음성이 양호한 Sn, Au 등의 금속, 또는 이러한 금속들 중 적어도 1종을 포함하는 합금을 사용하는 것이 바람직하다. 표층 외부전극의 두께는 1.0㎛ 이상 15.0㎛ 이하인 것이 바람직하다.
상기의 구성을 가지는 본 실시형태에 따른 세라믹 전자부품(100)에 있어서, 내측 외부전극은, 내측 외부전극과 외측 외부전극의 경계에 있어서 복수의 구멍부분을 포함한다. 복수의 구멍부분의 평균 개구 직경은 2.5㎛ 이하이다. 복수의 구멍부분 중 일부 또는 전부는 외측 외부전극의 금속성분에 의해서 채워져 있다.
내측 외부전극에서의 복수의 구멍부분의 평균 개구 직경을 2.5㎛ 이하로 함으로써, 도금법에 의해서 외측 외부전극을 내측 외부전극상에 형성할 때, 외측 외부전극의 금속성분인 Ni의 가로방향의 성장에 의해서 복수의 구멍부분의 대부분을 채울 수 있다. 그 결과, 치밀한 외측 외부전극을 형성할 수 있다. 또 외측 외부전극이 치밀하게 형성됨으로써 외측 외부전극상에 금속의 결정이 성장하기 쉬워지기 때문에 외부전극상에 표층 외부전극이 되는 치밀한 도금막을 형성할 수 있다.
상기한 바와 같이, 본 실시형태에 따른 세라믹 전자부품(100)에 있어서 외측 외부전극은 내측 외부전극상에 대략 균일하게 형성되고, 내측 외부전극을 99.8% 이상의 피복률로 덮고 있다. 즉, 내측 외부전극의 외표면에 있어서 외측 외부전극으로 덮여있지 않은 결함부가 차지하는 비율은 0.2%보다 적다.
이렇게 내측 외부전극을, 결함부를 거의 가지지 않는 외측 외부전극으로 대략 균일하게 덮음으로써, 세라믹 전자부품(100)을 실장할 때의 리플로우 공정에서의 가열에 의해 내측 외부전극 내에서 수분이 기화하여 발생하는 수증기 및 수지성분이 분해하여 발생하는 분해가스의 대부분을, 외측 외부전극에 의해서 외부전극의 내부에 가둘 수 있다. 이로써 솔더 파열을 억제할 수 있다.
내측 외부전극은 수지성분을 포함함으로써 완충층으로서 기능한다. 즉, 세라믹 전자부품(100)에 물리적인 충격 또는 열사이클에 기인하는 충격이 가해진 경우에, 내측 외부전극의 수지성분이 충격을 흡수한다. 그 결과, 실장용 솔더 및 세라믹 전자부품(100) 자체에 크랙이 생기는 것을 억제할 수 있다.
단, 내측 외부전극의 수지성분의 양이 많을 경우, 수지성분에 흡수되는 수분의 양이 많아져서 솔더 파열이 일어나기 쉬워지기 때문에 바람직하지 않다. 그렇기 때문에 내측 외부전극의 수지성분의 양은, 내측 외부전극이 완충층으로서 기능할 수 있는 범위 내에서 적은 편이 바람직하다.
이 관점에서, 세라믹 전자부품(100)이 0.57㎜ 이상 0.65㎜ 이하의 길이, 0.27㎜ 이상 0.35㎜ 이하의 폭, 및 0.27㎜ 이상 0.35㎜ 이하의 두께의 외형치수를 가질 경우, 내측 외부전극에 있어서 수지성분이 차지하는 체적이 1.0×10-6㎖ 이하인 것이 바람직하다.
마찬가지로 세라믹 전자부품(100)이 0.95㎜ 이상 1.25㎜ 이하의 길이, 0.45㎜ 이상 0.70㎜ 이하의 폭, 및 0.45㎜ 이상 0.70㎜ 이하의 두께의 외형치수를 가질 경우, 내측 외부전극에 있어서 수지성분이 차지하는 체적이 3.3×10-6㎖ 이하인 것이 바람직하다.
마찬가지로 세라믹 전자부품(100)이 1.5㎜ 이상 1.8㎜ 이하의 길이, 0.7㎜ 이상 1.0㎜ 이하의 폭, 및 0.7㎜ 이상 1.0㎜ 이하의 두께의 외형치수를 가질 경우, 내측 외부전극에 있어서 수지성분이 차지하는 체적이 8.4×10-6㎖ 이하인 것이 바람직하다.
여기서, 내측 외부전극 중의 수지성분 체적의 산출방법에 대해서 설명한다. 먼저, 적층체(110)의 중량을 측정한다. 다음으로 혼합 페이스트를 도포한 후의 적층체의 중량을 측정하여 적층체(110)의 중량으로부터의 증가량을 산출한다. 이 증가량이 도포된 혼합 페이스트의 경화전의 중량이 된다. 이 경화전의 혼합 페이스트의 중량에, 경화전의 혼합 페이스트에서의 수지의 중량비율(함유율)을 곱함으로써 경화전의 혼합 페이스트에 포함되는 수지의 중량을 산출한다.
한편, 시차열 열중량 동시 측정장치(TG-DTA:Thermogravimetric/Differential Thermal Analysis)를 이용하여, 미리 경화전의 수지성분 중량과 경화후의 수지성분 중량을, 온도조건을 바꾸어서 측정해 둔다. 이 측정에 의해서 소성온도로 가열한 경우의 수지성분 중량의 추이 경향을 알 수 있다. 구체적으로는 소성온도로 가열했을 때의 수지성분의 중량 감소율을 알 수 있다. 한편, 시차열 열중량 동시 측정장치(TG-DTA) 대신에, 열중량·질량 동시 분석장치(TG-MS:Thermogravimetry mass spectrometer)를 이용하여 경화전의 수지성분 중량과 경화후의 수지성분 중량을, 온도조건을 바꾸어서 측정해 두어도 된다.
이 미리 조사한 수지성분의 중량 감소율과 경화전의 수지 중량을 곱함으로써 경화후의 수지의 감소량을 산출할 수 있다. 따라서, 경화전의 혼합 페이스트에 포함되는 수지의 중량으로부터 경화후의 수지의 감소량을 뺌으로써, 경화후의 혼합 페이스트 즉 내측 외부전극에 포함되는 수지의 중량을 산출할 수 있다. 경화후의 수지 중량을 경화후의 수지의 밀도로 나눔으로써 내측 외부전극에 포함되는 수지의 체적을 산출할 수 있다.
이하, 본 발명의 일실시형태에 따른 세라믹 전자부품의 제조방법에 대해서 도면을 참조하여 설명한다. 도 5는 본 발명의 일실시형태에 따른 세라믹 전자부품의 제조방법을 나타내는 흐름도이다.
도 5에 도시하는 바와 같이 세라믹층(150)과 내부전극(140)이 교대로 적층된 직방체형상의 적층체(110)를 준비한다(S100). 적층체(110)는 하기와 같이 제작된다.
먼저, 세라믹 분말을 포함하는 세라믹 페이스트를, 스크린 인쇄법 등으로 시트형상으로 도포하여 건조시킴으로써 세라믹 그린 시트를 제작한다.
제작한 복수의 세라믹 그린 시트 중 일부에 있어서, 세라믹 그린 시트상에 스크린 인쇄법 등으로 내부전극 형성용 도전 페이스트를 소정의 패턴이 되도록 도포한다. 이렇게 하여 내부전극이 될 도전패턴이 형성된 세라믹 그린 시트와, 도전패턴이 형성되어 있지 않은 세라믹 그린 시트를 준비한다. 한편, 세라믹 페이스트 및 내부전극 형성용 도전 페이스트에는 공지의 바인더 및 용매가 포함되어 있어도 된다.
도전패턴이 형성되어 있지 않은 세라믹 그린 시트를 소정 매수 적층하고, 그 위에 도전패턴이 형성된 복수의 세라믹 그린 시트를 순차 적층하며, 또한 그 위에 도전패턴이 형성되어 있지 않은 세라믹 그린 시트를 소정 매수 적층함으로써 머더 적층체를 제작한다. 필요에 따라서, 정수압 프레스 등의 수단으로 머더 적층체를 적층방향으로 프레스해도 된다.
머더 적층체를 소정의 형상으로 컷하여 분할함으로써 복수의 직방체형상의 연질 적층체를 제작한다. 한편, 직방체형상의 연질 적층체를 배럴 연마하여 연질 적층체의 모퉁이부를 둥글게 해도 된다.
연질 적층체를 소성함으로써 경화시켜서 적층체(110)를 제작한다. 소성온도는 세라믹재료 및 도전재료의 종류에 따라서 적절히 설정되며, 예를 들면 900℃ 이상 1300℃ 이하의 범위 내에서 설정된다.
다음으로 열경화성 수지 등의 수지성분과, 제1 금속성분으로 이루어지는 제1 금속필러(filler)와, 제1 금속성분보다도 융점이 높은 제2 금속성분으로 이루어지는 제2 금속필러를 포함하는 혼합물인 혼합 페이스트를 준비한다. 혼합 페이스트에 있어서, 제1 금속필러, 제2 금속필러 및 수지성분의 합계 중량에 대한 제1 금속필러의 중량비율(함유율)은 20중량% 이상 40중량% 이하인 것이 바람직하고, 22.0중량% 이상 37.2중량% 이하인 것이 보다 바람직하다.
제1 금속필러의 함유율이 지나치게 적을 경우, 내부전극(140)을 구성하는 재료와 화합하여 형성되는 합금의 양이 불충분해져서 내부전극(140)과 외부전극의 전기적 접속을 확보할 수 없게 된다.
제1 금속필러의 함유율이 지나치게 많을 경우, 제2 금속필러와 반응하지 않고 잔존하는 제1 금속필러의 양이 많아진다. 이 경우, 세라믹 전자부품(100)을 실장할 때의 리플로우 공정에서의 가열에 의해서 외부전극이 변형되는 경우가 있다. 한편, 제1 금속필러의 형상은 특별히 한정되지 않고, 구형 또는 편평상 등이어도 된다.
제1 금속필러의 평균 입자경은 2.5㎛ 이하이다. 제1 금속필러의 평균 입자경을 2.5㎛ 이하로 함으로써, 상기 복수의 구멍부분의 평균 개구 직경을 2.5㎛ 이하로 할 수 있다. 이것은 구멍부분이, 용해된 제1 금속필러의 유동에 의해서 제1 금속필러가 위치하고 있었던 부분이 공동(空洞)이 된 구멍부분이기 때문이다. 한편, 제1 금속필러의 평균 입자경이란, 레이저 회절·산란법으로 구한 입자분포에서의 적산값, 50%에서의 입경이다.
혼합 페이스트에 있어서, 제1 금속필러, 제2 금속필러 및 수지성분의 합계 중량에 대한 제2 금속필러의 중량비율(함유율)은, 30중량% 이상 70중량% 이하인 것이 바람직하고, 41.2중량% 이상 64중량% 이하인 것이 보다 바람직하다.
제2 금속필러의 함유율이 지나치게 적을 경우, 외부전극의 도전율이 저하되어서 세라믹 전자부품(100)의 등가직렬저항(ESR:Equivalent Series Resistance)이 높아지는 경우가 있다.
제2 금속필러의 함유율이 지나치게 많을 경우, 내측 외부전극 중에서의 수지성분의 함유율이 적어져서 내측 외부전극이 완충층으로서 기능하지 않게 되는 경우가 있다. 한편, 제2 금속필러의 형상은 특별히 한정되지 않고, 구형 또는 편평상 등이어도 된다. 제2 금속필러의 평균 입자경은 특별히 한정되지 않고, 예를 들면 0.5㎛ 이상 5.0㎛ 이하여도 된다. 한편, 제2 금속필러의 평균 입자경이란, 레이저 회절·산란법으로 구한 입자분포에서의 적산값, 50%에서의 입경이다.
혼합 페이스트에 있어서, 제1 금속필러, 제2 금속필러 및 수지성분의 합계 중량에 대한 수지성분의 중량비율(함유율)은 5중량% 이상 40중량% 이하인 것이 바람직하고, 9.8중량% 이상 31.5중량% 이하인 것이 보다 바람직하다.
수지성분의 함유율이 지나치게 적을 경우, 내측 외부전극이 완충층으로서 기능하지 않게 되는 경우가 있다. 수지성분의 함유율이 지나치게 많을 경우, 외부전극의 도전율이 저하되어 세라믹 전자부품(100)의 등가직렬저항(ESR)이 높아지는 경우가 있다.
상기의 혼합 페이스트를 적층체(110) 표면의 일부에 각종 인쇄법 또는 딥핑(dipping) 등으로 도포하고, 혼합 페이스트를 도포한 적층체(110)를 가열함으로써 내측 외부전극을 마련한다(S111).
내측 외부전극을 마련하는 공정(S111)에 있어서 혼합 페이스트를 도포한 적층체(110)를 가열함으로써, 혼합 페이스트를 경화시키면서 내측 외부전극의 외표면에 존재하는 제1 금속성분을 용해시켜서 상기 복수의 구멍부분을 형성하고 있다.
혼합 페이스트를 도포한 적층체(110)의 가열은 질소 가스 분위기 등의 중성 분위기 또는 환원성 분위기, 기타 비산화성 분위기에 있어서 실시되는 것이 바람직하다. 구체적으로는 혼합 페이스트를 도포한 적층체(110)를 100ppm 이하의 산소농도의 분위기하에서 가열하는 것이 바람직하다.
혼합 페이스트를 도포한 적층체(110)를 가열하는 온도는, 제1 금속성분과 제2 금속성분의 합금에서의 결정 상태가 열역학적으로 변화하는 온도(제1 금속성분에서의 내측 외부전극의 내부전극측에 대한 확산이 촉진되는 온도역(溫度域)) 이상인 것이 바람직하다. 구체적으로는 혼합 페이스트를 도포한 적층체(110)를 가열하는 온도가 450℃ 이상인 것이 바람직하다. 혼합 페이스트를 도포한 적층체(110)를 이러한 온도로 가열한 경우, 내부전극(140)의 단부로부터 내측 외부전극을 향하여 내부전극(140)과 내측 외부전극의 합금층을 형성할 수 있다.
한편, 혼합 페이스트를 도포한 적층체(110)를 가열하는 온도가 지나치게 높을 경우, 내측 외부전극을 안정해서 형성할 수 없게 된다. 그렇기 때문에, 혼합 페이스트를 도포한 적층체(110)를 가열하는 온도는 800℃ 미만인 것이 바람직하고, 650℃ 이하인 것이 보다 바람직하다.
본 실시형태에 있어서는 혼합 페이스트를 도포한 적층체(110)를 가열하는 온도와, 혼합 페이스트 중에 포함되는 금속성분의 양을 조정함으로써, 내측 외부전극 중에 포함되는 수지성분의 양을 원하는 양으로 하고 있다. 한편, 내측 외부전극의 두께를 조정함으로써 내측 외부전극 자체의 양을 변경함으로 인해서도 내측 외부전극 중에 포함되는 수지성분의 양을 원하는 양으로 할 수 있다.
다음으로 내측 외부전극상에, 도금법 등으로 금속성분을 부착시킴으로써 외측 외부전극을 마련한다(S112). 외측 외부전극을 마련하는 방법으로는 전해 도금법이 바람직하다. 외측 외부전극을 마련하는 공정(S112)에 있어서, 상기 복수의 구멍부분 중 일부 또는 전부는 외측 외부전극의 금속성분에 의해 채워져 있다.
또한 외측 외부전극상에, 도금법 등으로 금속성분을 부착시킴으로써 표층 외부전극을 마련한다. 표층 외부전극을 마련하는 방법으로는 전해 도금법이 바람직하다.
내측 외부전극을 마련하는 공정(S111), 외측 외부전극을 마련하는 공정(S112) 및 표층 외부전극을 마련하는 공정에 의해서, 내부전극(140)과 전기적으로 접속되도록 적층체(110) 표면의 일부에 외부전극을 마련할 수 있다(S110).
상기의 적층체(110)를 준비하는 공정(S100) 및 외부전극을 마련하는 공정(S110)에 의해서 본 실시형태에 따른 세라믹 전자부품(100)을 제작할 수 있다.
한편, 외부전극이 마련되는 위치는 적층체(110)의 양 단부에 한정되지 않는다. 이하, 외부전극이 적층체(110)의 양 단부 이외의 위치에 마련된 변형예에 대해서 설명한다.
도 6은 본 실시형태의 제1 변형예에 따른 세라믹 전자부품의 외관을 나타내는 사시도이다. 도 7은 본 실시형태의 제2 변형예에 따른 세라믹 전자부품의 외관을 나타내는 사시도이다. 도 8은 도 7의 세라믹 전자부품을 화살표 VIII방향에서 본 도면이다.
도 6에 도시하는 바와 같이 제1 변형예의 세라믹 전자부품(100a)에 있어서, 제1 외부전극(120a)은 적층체(110a)의 한쪽 측면 위에서 양쪽의 주면 위로 걸쳐서 마련되어 있다. 제2 외부전극(130a)은 적층체(110a)의 한쪽 측면 위에서 양쪽의 주면 위로 걸쳐서 마련되어 있다. 제1 변형예의 세라믹 전자부품(100a)은 이른바 콘덴서 어레이(array)이다.
도 7, 8에 도시하는 바와 같이 제2 변형예의 세라믹 전자부품(100b)에 있어서, 제1 외부전극(120b)은 적층체(110a)의 한쪽 주면 위에 있어서 한쪽 단면측에 마련되어 있다. 제2 외부전극(130b)은 적층체(110a)의 한쪽 주면 위에 있어서 다른쪽의 단면측에 마련되어 있다. 제2 변형예의 세라믹 전자부품(100b)은 이른바 필렛리스(filletless) 콘덴서이다.
이하, 본 발명의 효과를 확인한 실험예에 대해서 설명한다.
1.5㎜ 이상 1.8㎜ 이하의 길이, 0.7㎜ 이상 1.0㎜ 이하의 폭, 및 0.7㎜ 이상 1.0㎜ 이하의 두께의 외형치수를 가지는 400개의 세라믹 전자부품을 제작하여 실험했다.
각 세라믹 전자부품의 제작에 있어서, 제1 금속필러의 평균 입자경 이외의 구성에 대해서는 공통으로 했다. 먼저, 공통 구성에 대해서 설명한다.
세라믹층을 구성하는 재료로서 BaTiO3을 사용했다. 각 세라믹층의 평균 두께를 1.0㎛로 했다. 내부전극을 구성하는 재료로서 Ni를 사용했다. 외부전극은 적층체의 양 단부에 마련했다.
제1 금속필러를 Sn로 구성하고, 제2 금속필러를 Ag으로 구성했다. 수지성분으로서 에폭시 수지를 사용했다. 혼합 페이스트 중에서의 제1 금속필러와 제2 금속필러의 중량비율을 3:7로 했다.
경화후의 혼합 페이스트 중의 제1 금속필러와 제2 금속필러를 합친 체적비율(함유율)을 46체적%로 했다. 경화후의 혼합 페이스트 중의 수지성분의 체적비율(함유율)을 54체적%로 했다.
혼합 페이스트를 도포한 적층체의 가열을, 질소 가스 분위기하에서 450℃의 온도에서 20분 실시했다. 경화후의 혼합 페이스트 중의 제1 금속필러와 제2 금속필러를 합친 체적비율(함유율)을 77체적%로 했다. 경화후의 혼합 페이스트 중의 수지성분의 체적비율(함유율)을 23체적%로 했다.
내측 외부전극의 두께를 20㎛ 이상 30㎛ 이하(목표값은 이 중앙값)로 했다. 외측 외부전극을 2㎛ 이상 3㎛ 이하(목표값은 이 중앙값)의 두께의 Ni도금막으로 구성했다. 표층 외부전극을 2㎛ 이상 3㎛ 이하(목표값은 이 중앙값)의 두께의 Sn도금막으로 구성했다.
실시예 1에 있어서는 제1 금속필러의 평균 입자경을 1.2㎛로 하여 100개의 세라믹 전자부품을 제작했다. 실시예 2에 있어서는 제1 금속필러의 평균 입자경을 2.5㎛로 하여 100개의 세라믹 전자부품을 제작했다. 비교예 1에 있어서는 제1 금속필러의 평균 입자경을 3.0㎛로 하여 100개의 세라믹 전자부품을 제작했다. 비교예 2에 있어서는 제1 금속필러의 평균 입자경을 4.9㎛로 하여 100개의 세라믹 전자부품을 제작했다.
실시예 1, 2 및 비교예 1, 2에 있어서, 내측 외부전극과 외측 외부전극의 경계에 형성된 내측 외부전극의 복수의 구멍부분의 평균 개구 직경을 산출했다. 또 내측 외부전극을 덮는 외측 외부전극의 피복률을 산출했다. 또한 실시예 1, 2 및 비교예 1, 2에 있어서 제작한 각 100개의 세라믹 전자부품을 실장했을 때에 발생하는 솔더 파열의 발생률을 확인했다.
복수의 구멍부분의 평균 개구 직경을 하기와 같이 산출했다. 먼저, 외측 외부전극 및 표층 외부전극을 질산수용액 등을 사용해서 제거했다. 다음으로 내측 외부전극의 외표면에 있어서, 적층체의 단면의 중앙부에 위치하는 부분을 SEM(Scanning Electron Microscope)으로 촬영했다.
도 9는 내측 외부전극의 외표면을 촬영한 SEM사진이다. 도 9에 있어서는 내측 외부전극의 외표면의 세로 175㎛, 가로 275㎛의 범위를 500배의 배율로 촬영했다. 도 9에 도시하는 바와 같이 내측 외부전극의 외표면에 있어서, 흰 금속성분이 퍼져있는 가운데에서, 검은 대략 원형상의 복수의 구멍부분이 점재(點在)하고 있다.
SEM사진을 2치화(binarization)하여 화상처리함으로써 각 구멍부분의 개구 면적을 산출했다. 그 산출된 각 구멍부분의 개구 면적으로부터, 각 구멍부분의 개구가 진원(眞圓)이라고 가정하여 각 구멍부분의 개구 직경을 산출했다. 각 구멍부분의 개구 직경을 평균함으로써 복수의 구멍부분의 평균 개구 직경을 산출했다.
한편, 복수의 구멍부분의 평균 개구 직경을 산출하는 다른 방법으로서 하기의 방법을 이용해도 된다. 먼저, 역(逆)전해에 의해서 외측 외부전극 및 표층 외부전극을 벗긴다. 다음으로 내측 외부전극의 외표면에 있어서 적층체의 단면의 중앙부에 위치하는 부분을 SEM으로 촬영한다. 구체적으로는 내측 외부전극의 외표면의 세로 100㎛, 가로 100㎛의 범위를 촬영한다. 촬영된 SEM사진을 2치화하여 화상처리함으로써 각 구멍부분의 개구 면적을 산출한다. 그 산출된 각 구멍부분의 개구 면적으로부터, 각 구멍부분의 개구가 진원이라고 가정하여 각 구멍부분의 개구 직경을 산출한다. 각 구멍부분의 개구 직경을 평균함으로써 복수의 구멍부분의 평균 개구 직경을 산출한다.
또 복수의 구멍부분의 평균 개구 직경을 산출하는 또 다른 방법으로서 하기의 방법을 이용해도 된다. 먼저, 세라믹 전자부품을 수지로 채운다. 단면(斷面)을 연마해서 노출시킨 외측 외부전극과 내측 외부전극의 계면을 광학현미경으로 촬영한다. 촬영된 현미경 사진을 2치화하여 화상처리함으로써 구멍부분으로 추정되는 부분의 개구 면적을 산출한다. 그 산출된 각 추정 구멍부분의 개구 면적으로부터, 각 추정 구멍부분의 개구가 진원이라고 가정하여 각 추정 구멍부분의 개구 직경을 산출한다. 각 추정 구멍부분의 개구 직경을 평균함으로써 복수의 구멍부분의 평균 개구 직경을 산출한다.
내측 외부전극을 덮는 외측 외부전극의 피복률을 하기와 같이 산출했다. 먼저, 표층 외부전극을 질산수용액 등을 사용해서 제거했다. 다음으로 외측 외부전극의 외표면에 있어서, 적층체의 단면의 중앙부에 위치하는 부분을 SEM으로 촬영했다.
도 10은 외측 외부전극의 외표면을 촬영한 SEM사진이다. 도 10에 있어서는 외측 외부전극의 외표면의 세로 175㎛, 가로 275㎛의 범위를 500배의 배율로 촬영했다. 도 10에 도시하는 바와 같이 내측 외부전극의 외표면에 있어서, 검은 결함부분은 거의 보이지 않고, 흰 외측 외부전극으로 거의 덮여 있다.
SEM사진을 2치화하여 화상처리함으로써 외측 외부전극으로 덮인 피복 면적을 산출했다. 피복 면적을 촬영 범위의 면적으로 나눔으로써 내측 외부전극을 덮는 외측 외부전극의 피복률을 산출했다.
솔더 파열의 발생률을 하기와 같이 산출했다. 세라믹 전자부품을 유리 에폭시 기판에 리플로우 공정에 의해서 실장한 후, 육안으로 솔더의 비산(飛散) 상황을 확인했다. 솔더 파열이 확인된 세라믹 전자부품의 수를, 각각 실장한 세라믹 전자부품의 수(100개)로 나누고, 또한 100을 곱함으로써 솔더 파열의 발생률을 산출했다.
표 1은 실시예 1, 2 및 비교예 1, 2의 실험 결과를 정리한 것이다.
Figure 112014053078866-pat00001
표 1에 도시하는 바와 같이 실시예 1에 있어서는 복수의 구멍부분의 평균 개구 직경이 1.2㎛, 외측 외부전극의 피복률이 100.0%, 솔더 파열의 발생률이 0%였다. 실시예 2에 있어서는 복수의 구멍부분의 평균 개구 직경이 2.5㎛, 외측 외부전극의 피복률이 99.8%, 솔더 파열의 발생률이 11%였다.
비교예 1에 있어서는 복수의 구멍부분의 평균 개구 직경이 3.0㎛, 외측 외부전극의 피복률이 99.0%, 솔더 파열의 발생률이 22%였다. 비교예 2에 있어서는 복수의 구멍부분의 평균 개구 직경이 4.9㎛, 외측 외부전극의 피복률이 98.1%, 솔더 파열의 발생률이 23%였다.
본 실험예에 있어서, 복수의 구멍부분의 평균 개구 직경이 작아짐에 따라서 외측 외부전극의 피복률이 커지는 것이 확인되었다. 또 외측 외부전극의 피복률이 커짐에 따라서 솔더 파열의 발생률이 저하되는 것이 확인되었다.
솔더 파열의 발생률은 15% 이하인 것이 바람직하다. 제1 금속필러의 평균 입자경을 2.5㎛ 이하로 함으로써, 솔더 파열의 발생률은 15% 이하로 할 수 있는 것이 확인되었다.
본 발명의 실시형태에 대해서 설명했지만, 이번 개시된 실시형태는 모든 점에서 예시이며 제한적인 것이 아니라고 생각되어야 한다. 본 발명의 범위는 청구범위에 의해서 제시되고, 청구범위와 균등한 의미 및 범위 내에서의 모든 변경이 포함되는 것이 의도된다.

Claims (13)

  1. 세라믹층과 내부전극이 교대로 적층된 직방체형상의 적층체와,
    상기 적층체 표면의 일부에 마련되어서 상기 내부전극과 전기적으로 접속된 외부전극을 포함하고,
    상기 외부전극은, 상기 적층체의 상기 표면의 일부를 덮고 수지성분과 금속성분의 혼합물로 이루어지는 내측 외부전극과, 상기 내측 외부전극을 덮고 금속성분으로 이루어지는 외측 외부전극을 포함하고,
    상기 내측 외부전극은 복수의 구멍부분을 포함하고,
    상기 복수의 구멍부분의 평균 개구(開口) 직경은 2.5㎛ 이하이며,
    상기 복수의 구멍부분 중 일부 또는 전부는, 상기 외측 외부전극의 상기 금속성분에 의해서 채워져 있는 것을 특징으로 하는 세라믹 전자부품.
  2. 제1항에 있어서,
    상기 외측 외부전극은, 상기 내측 외부전극을 99.8% 이상의 피복률로 덮고 있는 것을 특징으로 하는 세라믹 전자부품.
  3. 제1항 또는 제2항에 있어서,
    상기 외측 외부전극의 상기 금속성분이 Ni인 것을 특징으로 하는 세라믹 전자부품.
  4. 제1항 또는 제2항에 있어서,
    상기 내측 외부전극은, 금속성분으로서 제1 금속성분과, 상기 제1 금속성분보다 융점이 높은 제2 금속성분을 포함하는 것을 특징으로 하는 세라믹 전자부품.
  5. 제4항에 있어서,
    상기 제1 금속성분이 Sn이며,
    상기 제2 금속성분이 Ag 또는 Cu인 것을 특징으로 하는 세라믹 전자부품.
  6. 세라믹층과 내부전극이 교대로 적층된 직방체형상의 적층체를 준비하는 공정과,
    상기 내부전극과 전기적으로 접속되도록 상기 적층체 표면의 일부에 외부전극을 마련하는 공정을 포함하고,
    상기 외부전극을 마련하는 공정은, 수지성분과 금속성분의 혼합물을 상기 적층체의 상기 표면의 일부를 덮도록 도포하고, 상기 혼합물을 도포한 상기 적층체를 가열함으로써 내측 외부전극을 마련하는 공정과, 상기 내측 외부전극을 덮도록 금속성분을 도금하여 외측 외부전극을 마련하는 공정을 포함하고,
    상기 내측 외부전극을 마련하는 공정에 있어서, 상기 적층체를 가열함으로써 상기 내측 외부전극의 외표면에 2.5㎛ 이하의 평균 개구 직경을 가지는 복수의 구멍부분이 형성되며,
    상기 외측 외부전극을 마련하는 공정에 있어서, 상기 복수의 구멍부분 중 일부 또는 전부는 상기 외측 외부전극의 상기 금속성분에 의해서 채워지는 것을 특징으로 하는 세라믹 전자부품의 제조방법.
  7. 제6항에 있어서,
    상기 외측 외부전극의 상기 금속성분이 Ni인 것을 특징으로 하는 세라믹 전자부품의 제조방법.
  8. 제6항 또는 제7항에 있어서,
    상기 내측 외부전극의 금속성분은, 제1 금속성분과, 상기 제1 금속성분보다 융점이 높은 제2 금속성분을 포함하는 것을 특징으로 하는 세라믹 전자부품의 제조방법.
  9. 제8항에 있어서,
    상기 혼합물에 있어서, 상기 제1 금속성분의 함유율은 20중량% 이상 40중량% 이하인 것을 특징으로 하는 세라믹 전자부품의 제조방법.
  10. 제8항에 있어서,
    상기 혼합물에 있어서, 상기 제2 금속성분의 함유율은 30중량% 이상 70중량% 이하인 것을 특징으로 하는 세라믹 전자부품의 제조방법.
  11. 제8항에 있어서,
    상기 제1 금속성분이 Sn이며,
    상기 제2 금속성분이 Ag 또는 Cu인 것을 특징으로 하는 세라믹 전자부품의 제조방법.
  12. 제6항 또는 제7항에 있어서,
    상기 내측 외부전극을 마련하는 공정에 있어서, 상기 적층체를 가열하는 온도가 450℃ 이상인 것을 특징으로 하는 세라믹 전자부품의 제조방법.
  13. 제6항 또는 제7항에 있어서,
    상기 내측 외부전극을 마련하는 공정에 있어서, 100ppm 이하의 산소농도의 분위기하에서 상기 적층체를 가열하는 것을 특징으로 하는 세라믹 전자부품의 제조방법.
KR1020140068366A 2013-06-19 2014-06-05 세라믹 전자부품 및 그 제조방법 KR101647320B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2013128281 2013-06-19
JPJP-P-2013-128281 2013-06-19
JPJP-P-2014-089213 2014-04-23
JP2014089213A JP2015026815A (ja) 2013-06-19 2014-04-23 セラミック電子部品およびその製造方法

Publications (2)

Publication Number Publication Date
KR20140147688A KR20140147688A (ko) 2014-12-30
KR101647320B1 true KR101647320B1 (ko) 2016-08-10

Family

ID=52109738

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140068366A KR101647320B1 (ko) 2013-06-19 2014-06-05 세라믹 전자부품 및 그 제조방법

Country Status (4)

Country Link
US (1) US9799452B2 (ko)
JP (1) JP2015026815A (ko)
KR (1) KR101647320B1 (ko)
CN (1) CN104240947A (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9202640B2 (en) * 2011-10-31 2015-12-01 Murata Manufacturing Co., Ltd. Ceramic electronic component and manufacturing method thereof
JP2015026816A (ja) * 2013-06-19 2015-02-05 株式会社村田製作所 セラミック電子部品およびその製造方法
KR102097329B1 (ko) * 2013-09-12 2020-04-06 삼성전기주식회사 적층 세라믹 커패시터, 그 제조방법 및 적층 세라믹 커패시터 실장 기판
KR20160049898A (ko) 2014-10-28 2016-05-10 현대자동차주식회사 토크 제어 장치 및 방법, 그리고 모터 제어기
KR102242667B1 (ko) * 2015-12-22 2021-04-21 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
KR101922879B1 (ko) * 2017-04-04 2018-11-29 삼성전기 주식회사 적층형 커패시터
JP7003889B2 (ja) 2018-10-10 2022-01-21 株式会社村田製作所 積層セラミック電子部品およびその実装構造
KR102025709B1 (ko) * 2018-11-26 2019-09-26 삼성전기주식회사 코일 부품
JP2020107705A (ja) * 2018-12-27 2020-07-09 Tdk株式会社 電子部品
JP2022155186A (ja) * 2021-03-30 2022-10-13 株式会社村田製作所 インダクタ

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008042068A (ja) * 2006-08-09 2008-02-21 Matsushita Electric Ind Co Ltd 積層コンデンサとその製造方法
JP2013118356A (ja) * 2011-10-31 2013-06-13 Murata Mfg Co Ltd セラミック電子部品及びその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001244116A (ja) * 2000-02-29 2001-09-07 Taiyo Yuden Co Ltd 電子部品及びその製造方法
US7751174B2 (en) 2002-12-09 2010-07-06 Matsushita Electric Industrial Co., Ltd. Electronic part with external electrode
JP5180588B2 (ja) * 2005-12-22 2013-04-10 ナミックス株式会社 熱硬化性導電ペースト及びそれを用いて形成した外部電極を有する積層セラミック部品
KR101292776B1 (ko) * 2011-09-06 2013-08-02 삼화콘덴서공업주식회사 대용량 패키지형 적층 박막 커패시터
US9490055B2 (en) * 2011-10-31 2016-11-08 Murata Manufacturing Co., Ltd. Ceramic electronic component and manufacturing method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008042068A (ja) * 2006-08-09 2008-02-21 Matsushita Electric Ind Co Ltd 積層コンデンサとその製造方法
JP2013118356A (ja) * 2011-10-31 2013-06-13 Murata Mfg Co Ltd セラミック電子部品及びその製造方法

Also Published As

Publication number Publication date
US20140373324A1 (en) 2014-12-25
JP2015026815A (ja) 2015-02-05
US9799452B2 (en) 2017-10-24
CN104240947A (zh) 2014-12-24
KR20140147688A (ko) 2014-12-30

Similar Documents

Publication Publication Date Title
KR101647320B1 (ko) 세라믹 전자부품 및 그 제조방법
KR101647321B1 (ko) 세라믹 전자부품 및 그 제조방법
US10074483B2 (en) Ceramic electronic component
US10714261B2 (en) Multilayer ceramic capacitor
US9779876B2 (en) Ceramic electronic component and method for producing the same
KR101337275B1 (ko) 적층 세라믹 콘덴서
US10242802B2 (en) Electronic component with an external electrode including a conductive material-containing resin layer
US8988855B2 (en) Method of manufacturing ceramic electronic component including heating an electrode layer to form a conductive layer including an alloy particle
US9490055B2 (en) Ceramic electronic component and manufacturing method thereof
US10283273B2 (en) Method of manufacturing a ceramic electronic component
JP2022166463A (ja) セラミック電子部品および実装基板
JP2014154690A (ja) 積層セラミック電子部品

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190725

Year of fee payment: 4