KR101646333B1

KR101646333B1 - 플렉서블한 전자 디바이스

Info

Publication number: KR101646333B1
Application number: KR1020140075772A
Authority: KR
Inventors: 애니 츠유 후앙; 시싱 훙
Original assignee: 에이유 오프트로닉스 코퍼레이션
Priority date: 2013-06-26
Filing date: 2014-06-20
Publication date: 2016-08-05
Also published as: CN103384447A; CN103384447B; WO2014205764A1; DE112013007200T5; TWI543682B; TW201501589A; US20150003024A1; KR20150001637A; US9338893B2; JP2015012289A; JP5707525B2

Abstract

플렉서블한 전자 디바이스는 플렉서블한 막, 전자 엘리먼트 층 및 보호막을 포함하며, 이 때 전자 엘리먼트 층은 플렉서블한 막의 상부면 상에 배치되며, 보호막은 플렉서블한 막의 상부면 상에 배치되고 전자 엘리먼트 층을 덮는다. 보호막은 플렉서블한 막의 상부면에 연결된 적어도 하나의 측벽을 가져, 측벽과 플렉서블한 막 사이에 협각을 형성하며, 이 때 협각은 예각이다.

Description

플렉서블한 전자 디바이스 {FLEXIBLE ELECTRONIC DEVICE}

본 발명은 플렉서블한 전자 디바이스에 관한 것이며, 더욱 상세하게는, 특정 구조적 설계를 가져, 디본딩(debonding) 프로세스 동안에 박리력(peeling force)의 갑작스러운 증가를 방지할 수 있게 하는 플렉서블한 전자 디바이스에 관한 것이다.

종래의 플렉서블한 전자 디바이스들은 일시적 접착력으로 유리 캐리어 상에 플렉서블한 막을 일시적으로 붙이고, 이어서 플렉서블한 막 상에 각각의 종류의 전자 엘리먼트들에 대해 필요한 제조 프로세스들을 실행함으로써 제조된다. 최종적으로, 롤러, 가는 실(thin thread)들, 또는 다른 툴들을 이용하는 디본더(debonder)를 사용하여 유리로부터 플렉서블한 막을 분리시킴으로써, 유리 캐리어로부터 플렉서블한 막을 떼어내기 위해 디본딩 프로세스가 실행된다. 그러나, 전자 디바이스의 다수의 엘리먼트들 및 다층 구조물로 인하여, 고르지 않은 두께는 특히, 박리력이 샤프하게 증가하는 보호막의 에지 주변의 부분에서, 디본딩 프로세스 동안 박리력의 변화를 초래한다. 그러한 상황들은 디본딩 프로세스의 어려움을 초래하고, 또한 전자 엘리먼트의 손상 및 감소된 수율을 초래한다. 따라서, 디본딩 프로세스 동안 샤프하게 증가된 디본딩 강도에 의해 야기된 증가된 어려움을 현저하게 개선하는 것이 기술분야의 주요 목적이 되었다.

본 발명의 목적들 중 하나는, 플렉서블한 전자 디바이스들이 디본딩 프로세스에 의하여 야기된 손상들을 겪는 것을 방지하도록 특정 구조를 갖는 보호막을 포함하는 플렉서블한 전자 디바이스를 제공하는 것이다.

본 발명은 플렉서블한 막, 전자 엘리먼트 층 및 보호막을 포함하는, 플렉서블한 전자 디바이스를 개시한다. 플렉서블한 막은 상부면을 갖고, 전자 엘리먼트 층은 플렉서블한 막의 상부면 상에 배치되고, 보호막은 플렉서블한 막의 상부면 상에 배치되고 전자 엘리먼트 층을 덮는다. 보호막은 플렉서블한 막의 상부면에 연결된 적어도 하나의 측벽을 가져, 측벽과 상부면 사이에 협각(included angle)을 형성하며, 이 때 협각은 예각(acute angle)이다.

본 발명은 또한 플렉서블한 막, 전자 엘리먼트 층 및 보호막을 포함하는 플렉서블한 전자 디바이스를 개시하며, 이 때 플렉서블한 막은 상부면을 갖고, 전자 엘리먼트 층은 플렉서블한 막의 상부면 상에 배치되며, 보호막은 플렉서블한 막의 상부면 상에 배치되고 전자 엘리먼트 층을 덮는다. 보호막은 완만한 경사(gradual slope)의 구조물을 갖는 외주부(outer periphery)를 가지며, 완만한 경사의 구조물은 보호막의 외측으로부터 내측을 향하여 증가되는 두께를 갖는다.

본 발명의 플렉서블한 전자 디바이스는 플렉서블한 막과 보호막의 측벽 사이에 예각을 갖고 보호막의 주변부(periphery)가 완만한 경사의 구조물을 형성하기 위해 그 외측으로부터 내측을 향하여 증가되는 두께를 갖기 때문에, 이것은 향상된 수율을 획득하도록 디본딩 프로세스에서 박리력의 갑작스럽고 샤프한 증가를 상당히 방지할 수 있다.

본 발명의 이러한 그리고 다른 목적들은 아마도 다양한 도면들에 예시되는 바람직한 실시예에 대한 다음의 상세한 설명을 판독한 이후에, 본 기술분야의 당업자들에게 명백해질 것이다.

도 1 내지 도 5는 본 발명의 플렉서블한 전자 디바이스의 제조 프로세스를 예시한다.
도 6은 디본딩 프로세스에서 박리력의 변화를 예시하는 곡선 그래프이다.
도 7은 본 발명의 플렉서블한 전자 디바이스에서 보호막의 협각과 최대 박리력 간의 관계를 예시하는 경향 챠트 및 비교 그래프이다.

도 1 내지 도 5를 참고하면, 도 1 내지 도 5는 본 발명의 플렉서블한 전자 디바이스의 제조 프로세스를 예시한다. 도 1에 도시된 바와 같이, 플렉서블한 막(14)은 먼저 접착제 층(예컨대, 도면에 미도시된 일시적 접착제)을 통해 캐리어(12)의 표면 상에 부착되고, 이 때 플렉서블한 막(14)의 재료는 예를 들어, 폴리에틸렌 나프탈레이트(PEN), 폴리이미드(PI), 폴리아미드(PA), 폴리에테르설폰(PES) 및폴리에틸렌 테레프탈레이트(PET) 중 적어도 하나를 포함할 수 있다. 몇몇 실시예들에서, 플렉서블한 막(14) 자체는 PEN 막, PI 막, PA 막, PES 막 또는 PET 막일 수 있으나, 이에 제한되는 것은 아니다. 플렉서블한 막(14)의 두께(D1)는 10 마이크로미터(㎛) 내지 약 50 ㎛이지만, 이에 제한되는 것은 아니다. 그 후, 전자 엘리먼트의 형성 프로세스는 플렉서블한 막(14)의 상부면(141) 상에 전자 엘리먼트 층(18)을 형성하기 위하여 실행된다. 예를 들어, 본 발명의 플렉서블한 전자 디바이스는 터치 패널 또는 유기 발광 디스플레이 패널일 수 있다. 따라서, 상기 전자 엘리먼트의 제조 프로세스는 박막형 터치 전극 디바이스의 제조 또는 유기 전자발광 디바이스 및 스위치 디바이스와 관련된 제조를 포함할 수 있다. 전자 엘리먼트 층(18)은 예를 들어, 유기 발광 엘리먼트 어레이, 박막 트랜지스터 어레이 또는 터치 센싱 엘리먼트 어레이일 수 있으나, 이에 제한되는 것은 아니다. 본 발명의 플렉서블한 전자 디바이스는 또한 플렉서블한 막 상에서 제조되도록 요구되는 임의의 다른 전자 디바이스일 수 있다. 전자 엘리먼트 층(18)의 제조 프로세스 이후에, 예를 들어, 전자 엘리먼트 층(18)을 덮기 위하여 그리고 캡슐화하기 위하여 플렉서블한 막(14)의 상부면(141) 상에 캡슐화된 막(16)을 형성하는 패키지 프로세스가 형성된 전자 엘리먼트 층(18)에 대해 실행된다.

다음으로, 도 2를 참고하여, 보호막(20)이 그 후 제공되며, 이 때 보호막(20)은 물/산소 배리어 막, 방폭(explosion proof) 막, 방현(anti-glare) 층 및 편광자를 포함할 수 있거나, 또는 보호막(20) 자체가 상기 언급된 막 중 임의의 하나일 수 있다. 또한, 보호막(20)은 전자 엘리먼트 층(18)의 표면 상에 배치되도록 요구되는 임의의 막일 수 있다. 보호막(20)의 재료는 예를 들어, 플라스틱 재료, 금속 재료 및 전자 디바이스에 대한 보호로서 사용될 수 있는 임의의 재료를 포함할 수 있다. 보호막(20)은 예를 들어, 약 30 ㎛ 내지 500 ㎛ 범위의 균일한 두께(D2)를 갖지만, 이에 제한되는 것은 아니다. 게다가, 보호막(20)은 단 하나의 단층 구조물 또는 다층 구조물을 포함할 수 있다. 그 후, 도 3에 도시된 바와 같이, 보호막(20)의 주변부, 즉, 보호막(20)의 각각의 측벽은 비스듬하여, 보호막(20)의 주변부에 완만한 경사의 구조물(201)이 형성되고, 이 때, 완만한 경사의 구조물(201)은 보호막(20)의 외측으로부터 내측을 향하여 증가되는 두께를 갖는다. 또한, 보호막(20)은 보호막(20)의 측벽(203)과 바닥면(204) 사이에 협각(G)을 가지고, 이 때 협각(G)은 예를 들어, 약 30도 내지 약 60도 범위이고 약 60도 이하인 예각이다. 상기 제조 프로세스는 예를 들어, 수직면에 대해 약 30도 내지 약 60도의 각도를 갖는 경사를 따라, 보호막(20)의 바닥면(204)으로부터 상부면(205)을 향해 보호막(20)의 각각의 측면 에지를 컷팅함으로써 실행된다. 상기 제조 프로세스에서, 보호막(2)의 컷팅되지 않은 부분은 완만한 경사의 구조물(201)에 의하여 둘러싸이는 보호막(20)의 중앙 부분(20)으로서 정의된다. 중앙 부분(202)은 약 30 ㎛ 내지 500 ㎛ 범위의 보호막(20)의 두께(D2)와 동일한 두께를 갖는다.

하기에서, 도 4를 참고하면, 전자 엘리먼트 층(18) 및 캡슐화된 막(16)을 덮는 보호막(20)이 플렉서블한 막(14)의 상부면(141)에 부착된다. 보호막(20)의 면적이 플렉서블한 막(14)의 면적 미만이기 때문에, 플렉서블한 막(14)의 측면 에지는 보호막(20)에 의하여 덮이지 않는다. 다시 말해, 보호막(20)은 단지 플렉서블한 막(14)을 덮고, 플렉서블한 막(14)의 외주부와 같은 플렉서블한 막(14)의 상부면(141)의 일부분을 노출시킨다. 도 4에 도시된 바와 같이, 보호막(20)의 중앙 부분(202)은 전자 엘리먼트 층(18)을 전체적으로 덮는다. 그 후, 도 5에 도시된 바와 같이, 캐리어(12)로부터 플렉서블한 막(14)을 떼어내기 위하여, 도면에 도시된 화살표를 따라 디본딩 프로세스가 실행된다. 따라서, 본 발명의 플렉서블한 전자 디바이스(10)의 제조가 완료된다. 본 발명의 플렉서블한 전자 디바이스(10)의 제조에서, 큰 사이즈의 플렉서블한 막(14)이 먼저 캐리어(12)의 표면 상에 고정될 수 있고, 이어서, 복수의 전자 엘리먼트 층들(18)을 상부에 제조하고, 상기 전자 엘리먼트 층들(18)을 캡슐화하고, 전자 엘리먼트 층들(18) 상에 보호막들(20)을 부착하며, 그 후, 큰 사이즈의 플렉서블한 막(14)이 디본딩 프로세스 이전에 작은 사이즈를 갖는 복수의 조각들로 컷팅된다는 것에 유념한다(그러나 이에 제한되는 것은 아님). 다른 실시예들에서, 플렉서블한 막(14)을 큰 사이즈에서 작은 사이즈로 컷팅하는 프로세스는 또한 임의의 전술한 프로세스 이전에, 또는 임의의 전술한 프로세스 이후에, 예를 들어, 보호막들(20)을 부착하기 이전에 실행될 수 있다.

따라서, 도 4 및 도 5에 도시된 바와 같이, 본 발명의 플렉서블한 전자 디바이스(10)는 플렉서블한 막(14), 전자 엘리먼트 층(18) 및 보호막(20)을 포함한다. 플렉서블한 막(14)은 상부면(141)을 갖고, 전자 엘리먼트 층(18)은 플렉서블한 막(14)의 상부면(141) 상에 배치되며, 보호막(20)은 플렉서블한 막(14)의 상부면(141) 상에 배치되고 전자 엘리먼트 층(18)을 덮는다. 보호막(20)은 플렉서블한 막(14)의 상부면(141)에 연결되는 적어도 하나의 측벽(203)을 가져, 측벽(203)과 상부면(141) 사이에 협각(G)을 형성한다. 협각(G)은 바람직하게는 약 60도 미만인, 예를 들어, 약 30도 내지 약 60도 범위인 예각이나, 이에 제한되는 것은 아니다. 뿐만 아니라, 보호막(20)의 외주부는 완만한 경사의 구조물(201)을 갖고, 완만한 경사의 구조물(201)의 두께는 보호막(20)의 외측으로부터 내측을 향하여 증가한다.

도 6을 참고하여, 도 6은 본 발명의 플렉서블한 전자 디바이스 및 종래의 플렉서블한 전자 디바이스 양자 모두에서 디본딩 프로세스에서의 박리력의 변화를 예시하는 곡선 그래프이다. 도 6의 가로 좌표는 보호막의 외주부와 플렉서블한 막의 측면 에지 간의 거리, 예컨대, 도 5에 도시된 바와 같은 거리(D3)를 가리킨다. 또한, 약 5.5 밀리미터(mm)로서 정의된 거리가 이 테스트에서 증명된다. 종래의 플렉서블한 전자 디바이스의 플렉서블한 막과 보호막 사이에 형성된 협각은 90도인데, 이는 종래의 플렉서블한 전자 디바이스의 보호막이 보호막의 측면 에지의 컷팅 프로세스를 겪지 않았기 때문이다. 도 6에 도시된 바와 같이, 종래의 플렉서블한 전자 디바이스의 디본딩 프로세스에서, 플렉서블한 전자 디바이스의 전체 두께가 플렉서블한 막 상의 보호막의 측벽으로 인해 갑자기 증가하는 한편, 플렉서블한 막의 한 측면 에지가 약 5.5 mm 거리로 캐리어로부터 분리되기 때문에, 박리력은 이에 따라 130 그램 정도로 급격하게 증가할 것이다. 반면에, 본 발명의 플렉서블한 전자 디바이스의 보호막은 그 외주부에서 완만한 경사의 구조물을 갖기 때문에, 이어서 플렉서블한 막의 상부면과 보호막의 측벽 사이에 협각(G)이 형성된다. 협각(G)이 60도를 나타낸다면, 디본딩 프로세스의 최대 박리력은 약 80 그램일 것이며, 협각(G)이 50도를 나타낸다면, 디본딩 프로세스의 최대 박리력은 약 50 그램으로 감소할 것이다. 또한, 협각(G)이 60도 또는 50도인 동안의 본 발명의 플렉서블한 전자 디바이스의 박리력의 변화를 예시하는 곡선은 종래의 플렉서블한 전자 디바이스의 곡선보다 훨씬 더 완만하다(gentle). 이는 본 발명의 보호막의 완만한 경사의 구조물이 그 외측으로부터 내측을 향하여 점진적으로 증가하는 두께를 갖고, 따라서 플렉서블한 전자 디바이스의 전체 두께가 또한 보호막의 외측으로부터 내측을 향하여 샤프하게 증가하기보다는 점진적으로 증가하기 때문이다. 따라서, 갑작스럽고 샤프하게 증가된 플렉서블한 전자 디바이스의 두께로 인해 야기되는 디본딩의 어려움은 성공적으로 방지될 것이다.

도 7을 참고하여, 도 7은 본 발명의 플렉서블한 전자 디바이스의 협각(G)과 최대 박리력 사이의 관계를 예시하는 비교 그래프 및 경향 챠트이며, 이 때 도면의 실선은 협각(G)에 대응하는 최대 박리력을 나타내고, 점선은 최대 박리력의 추세선을 나타낸다. 도 7에 도시된 바와 같이, 보호막의 완만한 경사의 구조물의 경사는 협각(G)이 감소함에 따라 감소된다. 따라서, 디본딩 프로세스의 최대 박리력은 이에 따라 디본딩 프로세스의 성능을 효율적으로 증진시키도록 또한 감소할 것이다. 또한, 추세선을 통해, 협각(G)이 30도로 감소할 수 있는 경우, 박리력은 20 그램 미만으로 감소할 수 있고, 이는 박리력에 의해 야기되는 플렉서블한 전자 디바이스에 대한 손상을 더욱 현저히 낮춘다고 믿어진다. 따라서, 보호막의 측벽의 컷팅 프로세스에서 지속 가능한 조건들 하에서, 최대 박리력을 가능한 많이 감소시키고, 디본딩 프로세스에서 박리력의 완만한 변화를 획득하도록, 본 발명의 플렉서블한 전자 디바이스의 완만한 경사의 구조물이 가능한 완만한 경사를 갖는 것, 즉, 보호막의 측벽과 플렉서블한 막의 상부면 사이의 협각(G)이 가능한 작은 것이 바람직하다.

요약하면, 본 발명의 플렉서블한 전자 디바이스는 보호막의 외측으로부터 내측을 향하여 증가하는 두께를 갖는 보호막을 포함하기 때문에, 보호막의 측벽과 플렉서블한 막의 상부면 사이에 90도 미만의 협각이 형성된다. 따라서, 본 발명의 플렉서블한 전자 디바이스는 디본딩 프로세스에서 박리력이 갑작스럽게 그리고 샤프하게 증가하는 것을 효율적으로 방지할 수 있다. 본 발명에서, 비교적 적은 박리력만이 발생될 것이고, 따라서 디본딩 프로세스의 어려움은 감소될 수 있다. 따라서, 본 발명은 향상된 수율을 획득하도록, 종래의 플렉서블한 전자 디바이스의 단점을 개선하고, 디본딩 프로세스에 의해 야기되는 손상들로부터 전자 디바이스를 보호하기에 충분하다.

본 기술분야의 당업자들은 발명의 교시들을 유지하면서 디바이스 및 방법에 대한 여러 변형들 및 변경들이 이루어질 수 있음을 용이하게 알 것이다. 따라서, 상기 개시내용은 첨부된 청구항들의 범위 및 한계에 의해서만 제한되는 것으로서 해석되어야 한다.

Claims

플렉서블한 전자 디바이스에 있어서,
상부면을 갖는 플렉서블한 막;
상기 플렉서블한 막의 상부면 상에 배치된 전자 엘리먼트 층;
상기 전자 엘리먼트 층을 덮는 캡슐화된 막; 및
상기 플렉서블한 막의 상부면 상에 배치되고, 상기 전자 엘리먼트 층과 상기 캡슐화된 막을 덮는 보호막
을 포함하며, 상기 보호막은 균일한 높이를 갖는 중앙 부분과, 상기 중앙 부분을 둘러싸는 주변부를 포함하고,
상기 중앙 부분은 상기 전자 엘리먼트 층 및 상기 캡슐화된 막의 면적보다 큰 면적을 가져, 상기 전자 엘리먼트 층과 상기 캡슐화된 막을 전체적으로 덮고,
상기 주변부는 상기 플렉서블한 막의 상부면에 연결되는 적어도 하나의 측벽을 가져, 상기 측벽과 상기 상부면 사이에 협각(included angle)을 형성하고, 상기 협각은 예각(acute angle)인 것인, 플렉서블한 전자 디바이스.
제1항에 있어서,
상기 협각은 60도 이하인 것인, 플렉서블한 전자 디바이스.
제2항에 있어서,
상기 협각은 30도 내지 60도의 범위를 갖는 것인, 플렉서블한 전자 디바이스.
제1항에 있어서,
상기 보호막의 면적은 상기 플렉서블한 막의 면적 미만이며, 상기 플렉서블한 막의 측면 에지는 상기 보호막으로 덮이지 않는 것인, 플렉서블한 전자 디바이스.
제1항에 있어서,
상기 보호막은 물/산소 배리어 막, 방폭(explosion proof) 막, 방현(anti-glare) 층 및 편광자(polarizer) 중 하나를 포함하는 것인, 플렉서블한 전자 디바이스.
제1항에 있어서,
상기 보호막은 플라스틱 재료 또는 금속 재료를 포함하는 것인, 플렉서블한 전자 디바이스.
제1항에 있어서,
상기 보호막은 단층 구조물 또는 다층 구조물인 것인, 플렉서블한 전자 디바이스.
제1항에 있어서,
상기 플렉서블한 막의 재료는 폴리에틸렌 나프탈레이트(PEN), 폴리이미드(PI), 폴리아미드(PA), 폴리에테르설폰(PES) 및 폴리에틸렌 테레프탈레이트(PET) 중 적어도 하나를 포함하는 것인, 플렉서블한 전자 디바이스.
제1항에 있어서,
상기 플렉서블한 막은 10 마이크로미터(㎛) 내지 50 ㎛ 범위의 두께를 갖는 것인, 플렉서블한 전자 디바이스.
제1항에 있어서,
상기 전자 엘리먼트 층은 유기 발광 엘리먼트, 박막 트랜지스터 및 터치 센싱 엘리먼트 중 적어도 하나를 포함하는 것인, 플렉서블한 전자 디바이스.
플렉서블한 전자 디바이스에 있어서,
상부면을 갖는 플렉서블한 막;
상기 플렉서블한 막의 상부면 상에 배치된 전자 엘리먼트 층;
상기 전자 엘리먼트 층을 덮는 캡슐화된 막; 및
상기 플렉서블한 막의 상부면 상에 배치되고, 상기 전자 엘리먼트 층과 상기 캡슐화된 막을 덮는 보호막
을 포함하며, 상기 보호막은 균일한 높이를 갖는 중앙 부분과, 상기 중앙 부분을 둘러싸는 완만한 경사(gradual slope)의 구조물을 갖고,
상기 중앙 부분은 상기 전자 엘리먼트 층 및 상기 캡슐화된 막의 면적보다 큰 면적을 가져, 상기 전자 엘리먼트 층과 상기 캡슐화된 막을 전체적으로 덮고,
상기 완만한 경사의 구조물은 상기 보호막의 외측으로부터 내측을 향하여 증가되는 두께를 갖는 것인, 플렉서블한 전자 디바이스.
제11항에 있어서,
상기 보호막의 상기 중앙 부분은 상기 전자 엘리먼트 층에 완전히 중첩되고, 30 ㎛ 내지 500 ㎛ 범위의 두께를 갖는 것인, 플렉서블한 전자 디바이스.