KR20150029429A - 표시 패널 및 그의 제조 방법 - Google Patents
표시 패널 및 그의 제조 방법 Download PDFInfo
- Publication number
- KR20150029429A KR20150029429A KR20130108622A KR20130108622A KR20150029429A KR 20150029429 A KR20150029429 A KR 20150029429A KR 20130108622 A KR20130108622 A KR 20130108622A KR 20130108622 A KR20130108622 A KR 20130108622A KR 20150029429 A KR20150029429 A KR 20150029429A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- thin film
- forming
- release layer
- display panel
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 51
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 155
- 239000010409 thin film Substances 0.000 claims abstract description 108
- 239000011521 glass Substances 0.000 claims abstract description 23
- 239000004642 Polyimide Substances 0.000 claims abstract description 21
- 229920001721 polyimide Polymers 0.000 claims abstract description 21
- 229920000307 polymer substrate Polymers 0.000 claims abstract description 17
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims abstract description 14
- 229910000077 silane Inorganic materials 0.000 claims abstract description 14
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 claims abstract description 13
- 238000007789 sealing Methods 0.000 claims abstract description 11
- 238000002156 mixing Methods 0.000 claims abstract description 4
- 239000010410 layer Substances 0.000 claims description 113
- 239000010408 film Substances 0.000 claims description 71
- 239000004065 semiconductor Substances 0.000 claims description 28
- 239000012535 impurity Substances 0.000 claims description 26
- 239000011229 interlayer Substances 0.000 claims description 23
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 14
- 230000003213 activating effect Effects 0.000 claims description 12
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 11
- -1 polyethylene terephthalate Polymers 0.000 claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 239000011159 matrix material Substances 0.000 claims description 6
- 229920001296 polysiloxane Polymers 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 239000004695 Polyether sulfone Substances 0.000 claims description 5
- 239000004697 Polyetherimide Substances 0.000 claims description 5
- 238000005520 cutting process Methods 0.000 claims description 5
- 229920003207 poly(ethylene-2,6-naphthalate) Polymers 0.000 claims description 5
- 229920000058 polyacrylate Polymers 0.000 claims description 5
- 229920000515 polycarbonate Polymers 0.000 claims description 5
- 239000004417 polycarbonate Substances 0.000 claims description 5
- 229920006393 polyether sulfone Polymers 0.000 claims description 5
- 229920001601 polyetherimide Polymers 0.000 claims description 5
- 239000011112 polyethylene naphthalate Substances 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 4
- 229920000139 polyethylene terephthalate Polymers 0.000 claims description 4
- 239000005020 polyethylene terephthalate Substances 0.000 claims description 4
- 230000008569 process Effects 0.000 abstract description 24
- 238000000926 separation method Methods 0.000 abstract description 4
- 239000003990 capacitor Substances 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 239000000463 material Substances 0.000 description 11
- 238000003860 storage Methods 0.000 description 11
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- 229910052719 titanium Inorganic materials 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 239000002356 single layer Substances 0.000 description 7
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 6
- 230000004044 response Effects 0.000 description 6
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 238000002679 ablation Methods 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 101150037603 cst-1 gene Proteins 0.000 description 3
- 238000006356 dehydrogenation reaction Methods 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- ARXJGSRGQADJSQ-UHFFFAOYSA-N 1-methoxypropan-2-ol Chemical compound COCC(C)O ARXJGSRGQADJSQ-UHFFFAOYSA-N 0.000 description 2
- 238000001994 activation Methods 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- BDJSOPWXYLFTNW-UHFFFAOYSA-N methyl 3-methoxypropanoate Chemical compound COCCC(=O)OC BDJSOPWXYLFTNW-UHFFFAOYSA-N 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 239000002861 polymer material Substances 0.000 description 2
- LLHKCFNBLRBOGN-UHFFFAOYSA-N propylene glycol methyl ether acetate Chemical compound COCC(C)OC(C)=O LLHKCFNBLRBOGN-UHFFFAOYSA-N 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- GKWLILHTTGWKLQ-UHFFFAOYSA-N 2,3-dihydrothieno[3,4-b][1,4]dioxine Chemical compound O1CCOC2=CSC=C21 GKWLILHTTGWKLQ-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-M Acrylate Chemical compound [O-]C(=O)C=C NIXOWILDQLNWCW-UHFFFAOYSA-M 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229920001609 Poly(3,4-ethylenedioxythiophene) Polymers 0.000 description 1
- 239000004698 Polyethylene Substances 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- UHKJHMOIRYZSTH-UHFFFAOYSA-N ethyl 2-ethoxypropanoate Chemical compound CCOC(C)C(=O)OCC UHKJHMOIRYZSTH-UHFFFAOYSA-N 0.000 description 1
- UHESRSKEBRADOO-UHFFFAOYSA-N ethyl carbamate;prop-2-enoic acid Chemical compound OC(=O)C=C.CCOC(N)=O UHESRSKEBRADOO-UHFFFAOYSA-N 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 238000005984 hydrogenation reaction Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920000573 polyethylene Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
- H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/80—Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/84—Passivation; Containers; Encapsulations
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B33/00—Electroluminescent light sources
- H05B33/02—Details
- H05B33/04—Sealing arrangements, e.g. against humidity
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
- H10K77/10—Substrates, e.g. flexible substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K2102/00—Constructional details relating to the organic devices covered by this subclass
- H10K2102/301—Details of OLEDs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/851—Division of substrate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/549—Organic PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Optics & Photonics (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명의 한 실시예에 따른 표시 패널의 제조 방법은 지지 기판 위에 이형층을 형성하는 단계, 이형층 위에 박막 기판을 형성하는 단계, 박막 기판 위에 화소 및 봉지 부재를 포함하는 단계, 박막 기판으로부터 지지 기판을 분리하는 단계를 포함하고, 이형층은 실록산과 폴리 이미드 실란을 혼합하여 형성한다.
Description
본 발명은 표시 패널 및 그의 제조 방법에 관한 것이다.
최근의 표시 장치 시장은 대면적이 용이하고 박형 및 경량화가 가능한 평판 표시 장치(flat panel display, FPD) 위주로 급속히 변화하고 있다. 여러 평판 표시 장치 중 유기 발광 표시 장치(organic light emitting diode display, OLED)는 별도의 광원이 필요 없는 자체 발광형이므로 박형 및 경량화에 더욱 유리하다.
통상의 평판 표시 장치는 유리 기판을 사용하므로 유연성이 떨어져 응용 범위에 한계가 있다. 따라서 최근 유리 기판 대신 고분자 기판을 사용하여 구부러질 수 있도록 제조된 가요성 표시 장치가 개발되고 있다. 또한, 표시 장치의 두께를 줄이기 위해서 초박막 유리 기판에 표시부를 형성한 표시 장치가 개발되고 있다.
그러나 고분자 기판 또는 초박막 유리 기판 위에 박막 트랜지스터를 제조 및 핸들링하는 공정은 중요한 핵심 공정이다. 그런데 기존 유리 기판에 적합하도록 설정된 제조 설비에 얇고 구부러지는 고분자 기판 또는 초박막 유리 기판을 대체 투입하여 표시 장치를 제조하는 데에는 많은 공정 상의 어려움이 있다.
따라서 본 발명이 해결하고자 하는 과제는 고분자 기판 또는 초박막 유리 기판과 지지 기판을 분리시킬 때 레이저를 사용하지 않으면서도 분리 공정을 용이하게 진행하여 공정 비용을 낮추면서도 대면적 조건에서 단시간에 분리가 가능한 표시 패널 및 그의 제조 방법을 제공하고자 한다.
본 발명의 한 실시예에 따른 표시 패널의 제조 방법은 지지 기판 위에 이형층을 형성하는 단계, 이형층 위에 박막 기판을 형성하는 단계, 박막 기판 위에 화소 및 봉지 부재를 포함하는 단계, 박막 기판으로부터 상기 지지 기판을 분리하는 단계를 포함하고, 이형층은 실록산과 폴리 이미드 실란을 혼합하여 형성한다.
상기 실록산: 폴리 이미드 실란은 8:2 내지 98:2의 비율로 혼합하여 형성할 수 있다.
상기 실록산은 글라시 실리콘일 수 있다.
상기 화소를 형성하는 단계는 박막 기판 위에 비정질 규소막을 형성하는 단계, 비정질 규소막을 결정화하여 다결정 규소막을 형성하는 단계, 다결정 규소막을 패터닝하여 반도체를 형성하는 단계, 반도체 위에 게이트 절연막을 형성하는 단계, 게이트 절연막 위에 게이트 전극을 형성하는 단계, 게이트 전극을 마스크로 상기 반도체에 도전형 불순물을 도핑하여 소스 영역 및 드레인 영역을 형성하는 단계, 게이트 전극 위에 상기 소스 영역 및 드레인 영역을 각각 노출하는 접촉 구멍을 가지는 층간 절연막을 형성하는 단계, 층간 절연막 위에 상기 접촉 구멍을 통해서 상기 소스 영역 및 드레인 영역과 각각 연결되는 소스 전극 및 드레인 전극을 형성하는 단계를 포함할 수 있다.
상기 소스 영역 및 드레인 영역을 형성하는 단계는 도전형 불순물을 활성화하는 단계를 포함하고, 도전형 불순물을 활성화하는 단계는 300℃이상의 온도에서 진행할 수 있다.
상기 도전형 불순물을 활성화하는 단계는 450℃의 온도에서 1시간 동안 진행할 수 있다.
상기 화소는 상기 드레인 전극과 연결되는 유기 발광 소자를 더 형성할 수 있다.
상기 박막 기판을 형성하는 단계에서, 박막 기판은 상기 이형층 및 상기 지지 기판과 접촉하도록 형성할 수 있다.
상기 지지 기판을 분리하는 단계는 박막 기판과 상기 이형층이 접촉하는 영역의 상기 봉지 부재 및 상기 박막 기판을 절단하여 분리할 수 있다.
상기 박막 기판은 폴리이미드, 폴리카보네이트, 폴리아크릴레이트, 폴리에테르이미드, 폴리에테르술폰, 폴리에틸렌 테레프탈레이트, 폴리에틸렌 나프탈레이트 중 적어도 하나를 포함하는 고분자 기판 및 초박막 유리 기판 중 적어도 하나를 포함할 수 있다.
상기 초박막 유리 기판은 50㎛ 내지 200㎛의 두께일 수 있다.
상기한 과제를 달성하기 위한 다른 표시 패널의 제조 방법은 지지 기판 위에 행렬을 이루도록 복수의 이형층을 형성하는 단계, 이형층을 포함하는 지지 기판 위에 박막 기판을 형성하는 단계, 이형층과 대응하는 상기 박막 기판 위에 화소 및 봉지 부재를 형성하는 단계, 봉지 부재 및 박막 기판을 절단하여 복수의 표시 패널을 형성하는 단계, 지지 기판으로부터 상기 표시 패널을 분리하는 단계를 포함하고, 이형층은 글라시 실리콘과 폴리 이미드 실란을 혼합하여 형성할 수 있다.
상기 실록산: 폴리 이미드 실란은 8:2 내지 98:2의 비율로 혼합하여 형성할 수 있다.
상기 실록산은 글라시 실리콘일 수 있다.
상기 박막 기판은 상기 이형층 및 상기 지지 기판과 접촉하도록 형성할 수 있다.
상기 표시 패널을 형성하는 단계는 박막 기판과 상기 이형층이 접촉하는 영역의 상기 봉지 부재 및 상기 박막 기판을 절단하여 형성할 수 있다.
상기 화소를 형성하는 단계는 박막 기판 위에 비정질 규소막을 형성하는 단계, 비정질 규소막을 결정화하여 다결정 규소막을 형성하는 단계, 다결정 규소막을 패터닝하여 반도체를 형성하는 단계, 반도체 위에 게이트 절연막을 형성하는 단계, 게이트 절연막 위에 게이트 전극을 형성하는 단계, 게이트 전극을 마스크로 상기 반도체에 도전형 불순물을 도핑하여 소스 영역 및 드레인 영역을 형성하는 단계, 게이트 전극 위에 상기 소스 영역 및 드레인 영역을 각각 노출하는 접촉 구멍을 가지는 층간 절연막을 형성하는 단계, 층간 절연막 위에 상기 접촉 구멍을 통해서 상기 소스 영역 및 드레인 영역과 각각 연결되는 소스 전극 및 드레인 전극을 형성하는 단계를 포함할 수 있다.
상기 소스 영역 및 드레인 영역을 형성하는 단계는 도전형 불순물을 활성화하는 단계를 포함하고, 도전형 불순물을 활성화하는 단계는 300℃이상의 온도에서 진행할 수 있다.
상기 도전형 불순물을 활성화하는 단계는 450℃의 온도에서 1시간 동안 진행할 수 있다.
상기 화소는 상기 드레인 전극과 연결되는 유기 발광 소자를 더 형성할 수 있다.
상기 박막 기판은 폴리이미드, 폴리카보네이트, 폴리아크릴레이트, 폴리에테르이미드, 폴리에테르술폰, 폴리에틸렌 테레프탈레이트, 폴리에틸렌 나프탈레이트 중 적어도 하나를 포함하는 고분자 기판 및 초박막 유리 기판 중 적어도 하나를 포함할 수 있다.
상기 초박막 유리 기판은 50㎛ 내지 200㎛의 두께일 수 있다.
본 발명의 다른 목적을 달성하기 위한 표시 패널은 상기한 표시 패널의 제조 방법에 의해서 제조된 표시 패널이다.
본 발명에서와 같이 표시 패널을 형성하면, 지지 기판과 표시 패널을 분리하는 과정에서 표시 패널의 박막 트랜지스터 및 발광 소자에 어떠한 열적, 기계적 손상도 남기지 않는다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 나타낸 순서도이다.
도 2 내지 도 5는 본 발명의 한 실시예에 따라서 표시 패널을 제조하는 방법을 설명하기 위한 개략적인 단면도이다.
도 6은 본 발명의 한 실시예에 따른 글라시 실리콘과 폴리 이미드 실란의 비율에 따른 접착력을 측정한 그래프이다.
도 7은 본 발명의 한 실시예에 따른 모기판 위에 형성된 표시 패널의 개략적인 배치도이다.
도 8은 본 발명의 한 실시예에 따른 한 유기 발광 패널의 개략적인 배치도이다.
도 9는 본 발명의 한 실시예에 따른 유기 발광 기판의 한 화소를 나타낸 등가 회로도이다.
도 10은 본 발명의 다른 실시예에 따른 유기 발광 표시 패널의 한 화소에 대한 등가 회로도이다.
도 11은 도 9에 도시한 유기 발광 표시 패널의 한 화소의 단면도이다.
도 12 내지 도 16은 본 발명의 한 실시예에 따른 한 유기 발광 표시 패널의 한 화소를 제조하는 방법을 순서대로 도시한 단면도이다.
도 2 내지 도 5는 본 발명의 한 실시예에 따라서 표시 패널을 제조하는 방법을 설명하기 위한 개략적인 단면도이다.
도 6은 본 발명의 한 실시예에 따른 글라시 실리콘과 폴리 이미드 실란의 비율에 따른 접착력을 측정한 그래프이다.
도 7은 본 발명의 한 실시예에 따른 모기판 위에 형성된 표시 패널의 개략적인 배치도이다.
도 8은 본 발명의 한 실시예에 따른 한 유기 발광 패널의 개략적인 배치도이다.
도 9는 본 발명의 한 실시예에 따른 유기 발광 기판의 한 화소를 나타낸 등가 회로도이다.
도 10은 본 발명의 다른 실시예에 따른 유기 발광 표시 패널의 한 화소에 대한 등가 회로도이다.
도 11은 도 9에 도시한 유기 발광 표시 패널의 한 화소의 단면도이다.
도 12 내지 도 16은 본 발명의 한 실시예에 따른 한 유기 발광 표시 패널의 한 화소를 제조하는 방법을 순서대로 도시한 단면도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체에서 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분의 "바로 위에" 있는 경우 뿐 아니라 그 중간에 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분의 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 의미한다.
도 1은 본 발명의 일 실시예에 따른 표시 패널의 제조 방법을 나타낸 순서도이다.
도 1에 도시한 바와 같이, 본 발명에 따른 표시 패널의 제조 방법은 지지 기판 위에 이형층을 형성하는 단계(S100), 이형층 위에 박막 기판을 형성하는 단계(S102), 박막 기판 위에 박막 트랜지스터를 포함하는 화소를 형성하는 단계(S104), 표시 패널로 절단하는 단계(S106), 지지 기판으로부터 표시 패널을 분리시키는 단계(S108)를 포함한다.
이하에서는 도 1의 순서도에 따라서 표시 패널을 제조하는 방법을 도 2 내지 도 7을 참조하여 구체적으로 설명한다.
도 2 내지 도 5는 본 발명의 한 실시예에 따라서 표시 패널을 제조하는 방법을 설명하기 위한 개략적인 단면도이고, 도 6은 본 발명의 한 실시예에 따른 글라시 실리콘과 폴리 이미드 실란의 비율에 따른 접착력을 측정한 그래프이고, 도 7은 본 발명의 한 실시예에 따른 모기판 위에 형성된 표시 패널의 개략적인 배치도이다.
도 2에 도시한 바와 같이, 지지 기판(500)을 준비하고, 지지 기판(500) 위에 이형층(10)을 형성(S100)한다.
지지 기판(500)은 박막 기판이 얇아서 휘는 것을 방지하고 지지하기 위한 것으로, 단단한 유리 기판 일 수 있다.
이형층(10)은 박막 기판의 분리를 용이하게 하기 위한 층으로 용액 공정으로 도포한 후 경화시켜 형성할 수 있다.
이형층(10)은 실록산: 폴리이미드 실란(polyimide silane)이 8:2 내지 98:2의 중량비율로 혼합된 용액을 도포하여 형성한다.
실록산은 산소와 규소가 결합된 물질로, 예를 들어 글라시 실리콘(glassy silicone)일 수 있다.
도 6을 참조하면, 글라시 실리콘과 폴리 이미드 실란을 8:2미만의 양으로 혼합하면, 모기판과 PI기판 사이의 접착력이 87gf/cm을 초과하여 모기판과 PI기판이 분리가 용이하지 않고, 98:2초과의 양으로 혼합하면 접착력이 0.5gf/cm미만으로 PI기판과 모기판이 공정 중 분리될 수 있다.
이형층(10)은 100Å 내지 10,000Å의 두께로 형성한다. 이형층의 두께가 100Å미만이면 분리가 용이하지 않고, 10,000Å초과면 생산성이 떨어지므로 이형층의 두께는 100Å 내지 10,000Å의 범위로 형성한다.
용액 공정시 도포를 용이하게 하기 위해서, 글라시 실리콘(glassy silicone)과 폴리이미드 실란(polyimide silane) 이외에 용매가 추가될 수 있다.
용매는 PGMEA(Propylene Glycol Monomethyl Ether Acetate), PGME(Propylene Glycol Monomethyl Ether), MMP(methyl beta methoxypropionate), EEP(ethyl ethoxylpropionate) 일 수 있다.
다음, 도 3에 도시한 바와 같이, 이형층(10) 위에 박막 기판(100)을 위치 시킨다.
이때, 박막 기판(100)은 이형층(10) 및 지지 기판(500)과 접촉하도록 형성한다. 이처럼 이형층(10) 및 지지 기판(500)과 접촉하도록 박막 기판(100)을 형성하면 지지 기판(500)과 박막 기판(100)의 접착력이 이형층(10)과 박막 기판(100)의 접착력보다 강하여 공정 중 박막 기판이 분리되지 않도록 한다.
박막 기판(100)은 고분자 물질로 이루어지는 고분자 기판 또는 초박막의 유리 기판일 수 있다.
고분자 기판은 열에 의해 휘거나 늘어나는 성질이 있으므로 그 위에 박막 트랜지스터와 발광 소자 및 도전 배선 등의 박막 패턴을 정밀하게 형성하는데 어려움이 있고, 초박막 유리 기판은 두께가 50㎛ 내지 200㎛로 얇아 휘거나, 이동 중 파손될 위험이 있다. 따라서 박막 기판(100)을 지지 기판(500) 위에 위치시킨 상태에서 후속 공정을 진행한다.
박막 기판(100)은 도 7에 도시한 바와 같이, 유기 발광 표시 패널 또는 액정 표시 패널과 같이 화소를 포함하는 복수의 표시 패널(300)이 동시에 형성되는 모기판 일 수 있다. 이때, 표시 패널(300)은 모기판에 복수로 형성된 후 각각의 표시 패널로 분리된다. 이때, 이형층(10)이 기판 전체에 형성될 경우 기판 박리 현상이 발생할 수 있으므로, 표시 패널(300)이 형성되는 영역에만 이형층을 형성한다.
따라서 모기판 위에는 형성하고자 하는 표시 패널의 수만큼 복수로 이형층을 형성한다. 이형층(10)은 지지 기판(500) 위에 행렬을 이룰 수 있으며, 표시 패널은 이형층의 경계선 내에 형성한다.
박막 기판(100)이 고분자 기판인 경우, 이형층 위에 액상의 고분자 물질을 도포한 후 열경화하는 방법으로 형성할 수 있다.
고분자 기판은 스핀코팅 또는 노즐 프린팅 등의 방법으로 도포할 수 있으며, 필요에 따라서 도포 및 경화 공정을 반복해서 실시할 수 있으며, 고분자 기판 사이에 산화규소 또는 질화규소와 같은 버퍼층을 추가로 형성할 수 있다.
고분자 물질은 폴리이미드(polyimide), 폴리카보네이트(polycarbonate), 폴리아크릴레이트(polyacrilate), 폴리에테르이미드(polyetherimide), 폴리에테르술폰(polyethersulfone), 폴리에틸렌 테레프탈레이트(polyethylene terphthalate) 및 폴리에틸렌 나프탈레이트(polyethylene naphthalate) 등이 사용될 수 있다. 이 중 폴리이미드는 450℃의 높은 공정 온도에서 사용 가능하므로 박막 트랜지스터 제조시 박막 트랜지스터의 특성 저하를 최소화할 수 있다.
다음 도 4에 도시한 바와 같이, 박막 기판(100) 위에 복수의 화소(120) 를 형성한다.
화소(120)는 도 8에서와 같이 박막 기판(100) 위에 형성되어 있으며, 행렬을 이루어 배치될 수 있다.
도 8은 본 발명의 한 실시예에 따른 한 유기 발광 패널의 개략적인 배치도이다.
도 8을 참조하면, 유기 발광 패널은 박막 기판(100) 위에 형성되어 있으며 복수의 화소를 포함하는 표시부(PA)와 화소와 연결된 구동 회로를 포함하는 구동부(PB)를 포함한다.
표시부(PA)는 일 방향으로 형성되어 있으며, 주사 신호를 전달하는 제1 신호선(121), 제1 신호선(121)과 교차하여 영상 신호를 전달하는 제2 신호선(171), 제1 신호선(121) 및 제2 신호선(171)과 연결되어 영상을 표시하며 행렬을 이루는 화소(120)를 포함한다. 화소는 제1 신호선 및 제2 신호선 이 외에도 다른 신호가 인가되는 다양한 신호선을 더 포함할 수 있다.
화소(120)는 제1 신호선(121) 및 제2 신호선(171)으로부터 신호를 전달받아 영상을 표시하기 위한 박막 트랜지스터와 유기 발광 소자를 포함한다.
유기 발광 소자는 구동부에 의해 제어되며 구동 신호에 따라 빛을 방출하여 화상을 표시한다
구동부(PB)는 제1 신호선(121) 또는 제2 신호선(171)과 연결되어 외부 신호를 각각 전달하는 구동부(400)를 포함한다. 구동부(400)는 IC칩으로 박막 기판 위에 실장되거나, 표시부의 박막 트랜지스터와 함께 박막 기판 위에 집적될 수 있다.
도 9를 참조하여 유기 발광 표시 패널의 화소에 대해서 좀 더 구체적으로 설명한다.
도 9는 본 발명의 한 실시예에 따른 유기 발광 기판의 한 화소를 나타낸 등가 회로도이다.
도 9에 도시한 바와 같이, 본 실시예의 한 실시예에 따른 표시 패널은 복수의 신호선(121, 171, 172)과 이들에 연결되어 있으며 대략 행렬(matrix)의 형태로 배열된 복수의 화소(120)를 포함한다.
제1 신호선(121)은 게이트 신호(또는 주사 신호)를 전달하는 게이트선일 수 있고, 제2 신호선(171)은 데이터 신호를 전달하는 데이터선일 수 있고, 제3 신호선(172)는 구동 전압(Vdd)을 전달하는 구동 전압선일 수 있다.
제1 신호선(121)은 대략 행 방향으로 뻗어 있으며 서로가 거의 평행하고 제2 신호선(171) 및 제3 신호선(172)과 교차한다.
각 화소(120)는 스위칭 박막 트랜지스터(switching thin film transistor)(Qs), 구동 박막 트랜지스터(driving thin film transistor)(Qd), 유지 축전기(storage capacitor)(Cst) 및 유기 발광 소자(organic light emitting diode, OLED)(70)를 포함한다.
스위칭 박막 트랜지스터(Qs)는 제어 단자, 입력 단자 및 출력 단자를 가지는데, 제어 단자는 제1 신호선(121)에 연결되어 있고, 입력 단자는 제2 신호선(171)에 연결되어 있으며, 출력 단자는 구동 박막 트랜지스터(Qd)에 연결되어 있다. 스위칭 박막 트랜지스터(Qs)는 제1 신호선(121)에 인가되는 주사 신호에 응답하여 제2 신호선(171)에 인가되는 데이터 신호를 구동 박막 트랜지스터(Qd)에 전달한다.
구동 박막 트랜지스터(Qd) 또한 제어 단자, 입력 단자 및 출력 단자를 가지는데, 제어 단자는 스위칭 박막 트랜지스터(Qs)에 연결되어 있고, 입력 단자는 제3 신호선(172)에 연결되어 있으며, 출력 단자는 유기 발광 소자(70)에 연결되어 있다. 구동 박막 트랜지스터(Qd)는 제어 단자와 출력 단자 사이에 걸리는 전압에 따라 그 크기가 달라지는 출력 전류(Id)를 흘린다.
축전기(Cst)는 구동 박막 트랜지스터(Qd)의 제어 단자와 입력 단자 사이에 연결되어 있다. 이 축전기(Cst)는 구동 박막 트랜지스터(Qd)의 제어 단자에 인가되는 데이터 신호를 충전하고 스위칭 박막 트랜지스터(Qs)가 턴 오프(turn-off)된 뒤에도 이를 유지한다.
유기 발광 소자(70)는 구동 박막 트랜지스터(Qd)의 출력 단자에 연결되어 있는 애노드(anode), 공통 전압(Vss)에 연결되어 있는 캐소드(cathode)를 가진다. 유기 발광 소자(70)는 구동 박막 트랜지스터(Qd)의 출력 전류(Id)에 따라 세기를 달리하여 발광함으로써 영상을 표시한다.
또한, 박막 트랜지스터(Qs, Qd), 축전기(Cst) 및 유기 발광 다이오드(LD)의 연결 관계는 도 10에서와 같이 바뀔 수 있으며, 이에 한정되는 것은 아니다.
도 10은 본 발명의 다른 실시예에 따른 유기 발광 표시 패널의 한 화소에 대한 등가 회로도이다.
도 10에 도시한 바와 같이, 본 발명의 한 실시예에 따른 유기 발광 표시 패널의 하나의 화소(120)는 복수의 신호선(121, 122, 123, 124, 171, 172), 복수의 신호선에 연결되어 있는 복수의 박막 트랜지스터(T1, T2, T3, T4, T5, T6), 유지 축전기(storage capacitor, Cst) 및 유기 발광 소자(70)를 포함한다.
트랜지스터는 구동 트랜지스터(driving thin film transistor), 스위칭 트랜지스터(switching thin film transistor), 보상 트랜지스터, 초기화 트랜지스터, 동작 제어 트랜지스터 및 발광 제어 트랜지스터를 포함한다.
이하에서는 설명을 용이하게 하기 위해서 설명 순서대로, 구동 트랜지스터를 제1 트랜지스터(T1), 스위칭 트랜지스터를 제2 트랜지스터(T2), 보상 트랜지스터를 제3 트랜지스터(T3), 초기화 트랜지스터를 제4 트랜지스터(T4), 동작 제어 트랜지스터를 제5 트랜지스터(T5), 발광 제어 트랜지스터를 제6 트랜지스터(T6)라 한다.
신호선은 주사 신호(Sn)를 전달하는 게이트선(121), 제4 트랜지스터(T4)에 이전 주사 신호(Sn-1)를 전달하는 이전 게이트선(122), 제5 박막 트랜지스터(T5) 및 제6 박막 트랜지스터(T6)에 발광 제어 신호(En)를 전달하는 발광 제어선(123), 게이트선(121)과 교차하며 데이터 신호(Dm)를 전달하는 데이터선(171), 구동 전압(ELVDD)을 전달하며 데이터선(171)과 거의 평행하게 형성되어 있는 구동 전압선(172), 제1 트랜지스터(T1)를 초기화하는 초기화 전압(Vint)을 전달하는 초기화 전압선(124)을 포함한다.
제1 트랜지스터(T1)의 제1 게이트 전극(G1)은 유지 축전기(80)의 일단(Cst1)과 연결되어 있고, 제1 소스 전극(S1)은 제5 트랜지스터(T5)를 경유하여 구동 전압선(172)과 연결되어 있으며, 드레인 전극(D1)은 제6 트랜지스터(T6)를 경유하여 유기 발광 소자(70)의 애노드(anode)와 전기적으로 연결되어 있다. 제1 트랜지스터(T1)는 제2 트랜지스터(T2)의 스위칭 동작에 따라 데이터 신호(Dm)를 전달받아 유기 발광 소자(70)에 구동 전류(Id)를 공급한다.
제2 트랜지스터(T2)의 제2 게이트 전극(G2)은 게이트선(121)과 연결되어 있고, 제2 소스 전극(S2)은 데이터선(171)과 연결되어 있고, 제2 드레인 전극(D2)은 제1 트랜지스터(T1)의 제1 소스 전극(S1)과 연결되어 있으며, 제5 트랜지스터(T5)를 경유하여 구동 전압선(172)과 연결되어 있다. 이러한 제2 트랜지스터(T2)는 게이트선(121)을 통해서 전달 받은 주사 신호(Sn)에 따라 턴 온되어 데이터선(171)으로 전달된 데이터 신호(Dm)를 제1 트랜지스터(T1)의 제1 소스 전극(S1)으로 전달하는 스위칭 동작을 수행한다.
제3 트랜지스터(T3)의 제3 게이트 전극(G3)은 게이트선(121)에 연결되어 있고, 제3 소스 전극(S3)은 제1 트랜지스터(T1)의 제1 드레인 전극(D1)과 연결되어 있으면서 제6 트랜지스터(T6)를 경유하여 유기 발광 소자(70)의 애노드(anode)와 연결되어 있다. 제3 드레인 전극(D3)은 유지 축전기(80)의 일단(Cst1), 제4 트랜지스터(T4)의 제4 드레인 전극(D4) 및 제1 트랜지스터(T1)의 제1 게이트 전극(G1)과 함께 연결되어 있다. 이러한 제3 트랜지스터(T3)는 게이트선(121)을 통해서 전달받은 주사 신호(Sn)에 따라서 턴 온되어 제1 트랜지스터(T1)의 게이트 전극(G1)과 드레인 전극(D1)을 서로 연결하여 제1 트랜지스터(T1)를 다이오드 연결시킨다.
제4 트랜지스터(T4)의 제4 게이트 전극(G4)은 이전 게이트선(122)과 연결되어 있고, 제4 소스 전극(S4)은 초기화 전압선(124)과 연결되어 있으며, 제4 드레인 전극(D4)은 유지 축전기(80)의 일단(Cst1), 제3 트랜지스터(T3)의 제3 드레인 전극(D3) 및 제1 트랜지스터(T1)의 제1 게이트 전극(G1)과 함께 연결되어 있다. 이러한 제4 트랜지스터(T4)는 이전 게이트선(122)을 통해 전달받은 이전 주사 신호(Sn-1)에 따라 턴 온되어 초기화 전압(Vint)을 제1 트랜지스터(T1)의 제1 게이트 전극(G1)에 전달하여 제1 트랜지스터(T1)의 제1 게이트 전극(G1)의 전압을 초기화시키는 초기화 동작을 수행한다.
제5 트랜지스터(T5)의 제5 게이트 전극(G5)은 발광 제어선(123)과 연결되어 있으며, 제5 트랜지스터(T5)의 제5 소스 전극(S5)은 구동 전압선(172)와 연결되어 있고, 제5 트랜지스터(T5)의 제5 드레인 전극(D5)은 제1 트랜지스터(T1)의 제1 소스 전극(S1) 및 제2 트랜지스터(T2)의 제2 드레인 전극(D2)과 연결되어 있다.
제6 트랜지스터(T6)의 제6 게이트 전극(G6)은 발광 제어선(123)과 연결되어 있으며, 제6 트랜지스터(T6)의 제6 소스 전극(S6)은 제1 트랜지스터(T1)의 제1 드레인 전극(D1) 및 제3 트랜지스터(T3)의 제3 소스 전극(S3)과 연결되어 있고, 제6 트랜지스터(T6)의 제6 드레인 전극(D6)은 유기 발광 소자(70)의 애노드(anode)와 전기적으로 연결되어 있다. 이러한 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)는 발광 제어선(123)을 통해 전달받은 발광 제어 신호(En)에 따라 동시에 턴 온되어 구동 전압(ELVDD)을 유기 발광 소자(70)에 전달하여 유기 발광 소자(70)에 구동 전류(Id)가 흐르게 된다.
유지 축전기(Cst)의 타단(Cst2)은 구동 전압선(172)과 연결되어 있으며, 유기 발광 소자(70)의 캐소드(cathode)는 공통 전압(ELVSS)과 연결되어 있다. 이에 따라, 유기 발광 소자(70)는 제1 트랜지스터(T1)로부터 구동 전류(Id)를 전달받아 발광함으로써 화상을 표시한다.
이와 같이 구성된 화소 회로에서 제 1 트랜지스터(T1)는 주사 신호(Sn)에 따라 데이터 신호(Dm)에 대응하는 전압을 유지 축전기(Cst)에 충전하고, 유지 축전기(Cst)에 충전된 전압에 대응하는 전류를 유기 발광 소자(70)로 제공한다. 이 때 제 1 트랜지스터(T1)는 시간이 경과함에 따라 문턱전압이 변화될 수 있기 때문에 제 3 트랜지스터(T3)는 주사 신호(Sn)에 따라 제 1 트랜지스터(T1)를 다이오드 구조로 연결함으로써 문턱전압(Vth)이 보상되도록 한다.
이하에서 본 발명의 도 9의 한 실시예에 따른 유기 발광 표시 패널의 한 화소 회로의 구체적인 동작 과정을 상세히 설명한다.
우선, 초기화 기간 동안 이전 게이트선(122)을 통해 로우 레벨(low level)의 이전 주사 신호(Sn-1)가 공급된다. 그러면, 로우 레벨의 이전 주사 신호(Sn-1)에 대응하여 제4 트랜지스터(T4)가 턴 온(Turn on)되며, 초기화 전압선(124)으로부터 제4 트랜지스터(T4)를 통해 초기화 전압(Vint)이 제1 트랜지스터(T1)의 제1 게이트 전극에 연결되고, 초기화 전압(Vint)에 의해 제1 트랜지스터(T1)가 초기화된다.
이 후, 데이터 프로그래밍 기간 중 게이트선(121)을 통해 로우 레벨의 주사 신호(Sn)가 공급된다. 그러면, 로우 레벨의 주사 신호(Sn)에 대응하여 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)가 턴 온된다.
이 때, 제1 트랜지스터(T1)는 턴 온된 제3 트랜지스터(T3)에 의해 다이오드 연결되고, 순방향으로 바이어스 된다.
그러면, 데이터선(171)으로부터 공급된 데이터 신호(Dm)에서 구동 트랜지스터(T1)의 문턱 전압(Threshold voltage, Vth)만큼 감소한 보상 전압(Dm+Vth, Vth는 (-)의 값)이 제1 트랜지스터(T1)의 제1 게이트 전극에 인가된다.
유지 축전기(Cst)의 양단에는 구동 전압(ELVDD)과 보상 전압(Dm+Vth)이 인가되고, 유지 축전기(Cst)에는 양단 전압 차에 대응하는 전하가 저장된다. 이 후, 발광 기간 동안 발광 제어선(123)으로부터 공급되는 발광 제어 신호(En)가 하이 레벨에서 로우 레벨로 변경된다. 그러면, 발광 기간 동안 로우 레벨의 발광 제어 신호(En)에 의해 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)가 턴 온된다.
그러면, 제1 트랜지스터(T1)의 제1 게이트 전극(G1)의 전압과 구동 전압(ELVDD) 간의 전압차에 따르는 구동 전류(Id)가 발생하고, 제6 트랜지스터(T6)를 통해 구동 전류(Id)가 유기 발광 소자(70)에 공급된다. 발광 기간 동안 유지 축전기(Cst)에 의해 제1 트랜지스터(T1)의 게이트-소스 전압(Vgs)은 '(Dm+Vth)-ELVDD'으로 유지되고, 제1 트랜지스터(T1)의 전류-전압 관계에 따르면, 구동 전류(Id)는 소스-게이트 전압에서 문턱 전압을 차감한 값의 제곱 '(Dm-ELVDD)2'에 비례한다. 따라서 구동 전류(Id)는 구동 트랜지스터(T1)의 문턱 전압(Vth)에 관계 없이 결정된다.
그럼 이러한 등가 회로를 가지는 한 화소의 층간 구성에 대해서 도 11을 참조하여 구체적으로 설명한다.
도 11은 도 9에 도시한 유기 발광 표시 패널의 한 화소의 단면도이다.
본 발명의 한 실시예에 따른 유기 발광 표시 패널의 한 화소의 스위칭 트랜지스터와 구동 박막 트랜지스터는 층간 구성이 유사하므로, 구동 트랜지스터를 중심으로 설명한다.
본 발명의 한 실시예에 따른 유기 발광 표시 패널의 한 화소는 박막 기판(100) 위에 위치하는 버퍼층(120), 버퍼층(120) 위에 위치하는 반도체(135)를 포함한다.
버퍼층(120)은 산화규소 또는 질화 규소(SiNx)의 단층 또는 질화 규소(SiNx)와 산화 규소(SiO2)가 적층된 복수층 구조로 형성될 수 있다. 버퍼층은 불순물 또는 수분과 같이 불필요한 성분의 침투를 방지하면서 동시에 표면을 평탄화하는 역할을 한다.
버퍼층(120) 위에는 다결정 규소로 이루어진 반도체(135)가 형성되어 있다. 반도체(135)는 450Å이상의 두께일 수 있다.
반도체(135)는 채널 영역(1355)과 채널 영역(1355)의 양측에 각각 형성된 소스 영역(1356) 및 드레인 영역(1357)으로 구분된다. 반도체(135)의 채널 영역(1355)은 불순물이 도핑되지 않은 다결정 규소, 즉 진성 반도체(intrinsic semiconductor)이다. 반도체(135) 소스 영역(1356) 및 드레인 영역(1357)은 도전성 불순물이 도핑된 다결정 규소, 즉 불순물 반도체(impurity semiconductor)이다.
소스 영역(1356), 드레인 영역(1357)에 도핑되는 불순물은 p형 불순물 및 n형 불순물 중 어느 하나 일 수 있다.
반도체(135) 위에는 게이트 절연막(140)이 형성되어 있다. 게이트 절연막(140)은 테트라에톡시실란(tetra ethyl ortho silicate, TEOS), 질화 규소 및 산화 규소 중 적어도 하나를 포함한 단층 또는 복수층일 수 있다.
게이트 절연막(140) 위에는 게이트 전극(155)이 형성되어 있다.
게이트 전극(155)은 Al, Ti, Mo, Cu, Ni 또는 이들의 합금과 같이 저저항 물질 또는 부식이 강한 물질을 단층 또는 복수층으로 형성할 수 있다. 예를 들어, Ti/Cu/Ti, Ti/Ag/Ti, Mo/Al/Mo의 삼중층일 수 있다.
게이트 전극(155) 위에는 제1 층간 절연막(160)이 형성되어 있다.
제1 층간 절연막(160)은 게이트 절연막(140)과 마찬가지로 테트라에톡시실란(tetra ethyl ortho silicate, TEOS), 질화 규소 또는 산화 규소 등으로 단층 또는 복수층으로 형성될 수 있다.
제1 층간 절연막(160) 위에는 소스 전극(176) 및 드레인 전극(177)이 형성되어 있고, 소스 전극(176) 및 드레인 전극(177)은 접촉 구멍(166, 167)을 통해서 소스 영역(1356) 및 드레인 영역(1357)과 각각 연결되어 있다.
소스 전극(176) 및 드레인 전극(177)은 Al, Ti, Mo, Cu, Ni 또는 이들의 합금과 같이 저저항 물질 또는 부식이 강한 물질을 단층 또는 복수층으로 형성할 수 있다. 예를 들어, Ti/Cu/Ti, Ti/Ag/Ti, Mo/Al/Mo의 삼중층일 수 있다.
게이트 전극(155), 소스 전극(176) 및 드레인 전극(177)은 반도체(135)와 함께 각각 박막 트랜지스터(thin film transistor, TFT)를 이룬다. 박막 트랜지스터의 채널(channel)은 각각 소스 전극(176)과 드레인 전극(177) 사이의 반도체(135)에 형성된다.
소스 전극(176) 및 드레인 전극(177) 위에는 제2 층간 절연막(180)이 형성되어 있다.
제2 층간 절연막(180)은 제1 층간 절연막과 마찬가지로 테트라에톡시실란(tetra ethyl ortho silicate, TEOS), 질화 규소 또는 산화 규소 등으로 단층 또는 복수층으로 형성할 수 있다.
제2 층간 절연막(180) 위에는 제1 전극(710)이 형성되어 있다. 제1 전극(710)은 도 9의 유기 발광 소자의 애노드 전극일 수 있다.
본 발명의 한 실시예에서는 제2 층간 절연막(180)을 사이에 두고 드레인 전극(177)과 제1 전극(710)이 접촉 구멍을 통해서 연결되어 있으나, 드레인 전극(177)과 제1 전극(710)은 일체형으로 형성될 수도 있다
제2 층간 절연막(180) 위에는 제1 전극(710)을 노출하는 개구부(195)를 가지는 화소 정의막(190)이 형성되어 있다. .
화소 정의막(190)은 제1 전극(710)을 노출하는 개구부(195)를 가진다. 화소 정의막(190)은 폴리아크릴계(polyacrylates) 또는 폴리이미드계(polyimides) 등의 수지와 실리카 계열의 무기물 등을 포함하여 이루어질 수 있다.
개구부(195)의 제1 전극(710) 위에는 유기 발광층(720)이 형성되어 있다.
유기 발광층(720)은 저분자 유기물 또는 PEDOT(Poly 3,4-ethylenedioxythiophene) 등의 고분자 유기물로 이루어질 수 있다. 또한, 유기 발광층(720)은 정공 주입층(hole injection layer, HIL), 정공 수송층(hole transporting layer, HTL), 전자 수송층(electron transporting layer, ETL), 및 전자 주입층(electron injection layer, EIL) 중 하나 이상과 발광층을 포함하는 다중막으로 형성될 수 있다. 이들 모두를 포함할 경우, 정공 주입층이 양극인 제1 전극(710) 상에 배치되고, 그 위로 정공 수송층, 발광층, 전자 수송층, 전자 주입층이 차례로 적층된다.
유기 발광층(720)은 각각의 적색 화소, 녹색 화소 및 청색 화소에 적색 유기 발광층, 녹색 유기 발광층 및 청색 유기 발광층을 적색 화소, 녹색 화소 및 청색 화소에 모두 함께 적층하고, 각 화소별로 적색 색필터, 녹색 색필터 및 청색 색필터를 형성하여 컬러 화상을 구현할 수 있다. 다른 예로, 백색을 발광하는 백색 유기 발광층을 적색 화소, 녹색 화소 및 청색 화소 모두에 형성하고, 각 화소별로 각각 적색 색필터, 녹색 색필터 및 청색 색필터를 형성하여 컬러 화상을 구현할 수도 있다.
본 발명에 따른 유기 발광층(720)은 적색 화소, 청색 화소 및 녹색 화소의 적층 구조가 동일하므로 각각의 개별 화소 즉, 적색 화소, 녹색 화소 및 청색 화소에 유기 발광층을 증착하기 위한 증착 마스크를 사용하지 않아도 된다.
다른 예에서 설명한 백색 유기 발광층은 하나의 유기 발광층으로 형성될 수 있음은 물론이고, 복수 개의 유기 발광층을 적층하여 백색을 발광할 수 있도록 한 구성까지 포함한다. 예로, 적어도 하나의 옐로우 유기 발광층과 적어도 하나의 청색 유기 발광층을 조합하여 백색 발광을 가능하게 한 구성, 적어도 하나의 시안 유기 발광층과 적어도 하나의 적색 유기 발광층을 조합하여 백색 발광을 가능하게 한 구성, 적어도 하나의 마젠타 유기 발광층과 적어도 하나의 녹색 유기 발광층을 조합하여 백색 발광을 가능하게 한 구성 등도 포함할 수 있다.
그럼 이상의 유기 발광 표시 패널을 제조하는 방법에 대해서 도 12 내지 도 16과 기 설명한 도 11을 참조여 구체적으로 설명한다.
도 12 내지 도 16은 본 발명의 한 실시예에 따른 한 유기 발광 표시 패널의 한 화소를 제조하는 방법을 순서대로 도시한 단면도이다.
먼저, 도 12에 도시한 바와 같이, 박막 기판(100) 위에 버퍼층(120)을 형성한다. 버퍼층(120)은 질화 규소 또는 산화 규소로 형성할 수 있다.
버퍼층(120) 위에 비정질 규소막을 형성한 후 탈수소화 공정을 진행한다.
탈수소화 공정은 비정질 규소막 내에 포함되어 있는 수소의 양을 감소시켜 후속 공정시에 수소로 인한 막터짐 현상 등을 방지하기 위한 것으로, 450℃의 온도에서 1시간 동안 진행한다.
이후, 비정질 규소막을 ELA 공정으로 결정화하여 다결정 규소막을 형성한다.
그런 다음, 다결정 규소막을 패터닝하여 반도체(135)를 형성한다.
다음, 도 13에 도시한 바와 같이, 반도체(135) 위에 게이트 절연막(140)을 형성한다. 게이트 절연막(140)은 질화 규소 또는 산화 규소로 이루어질 수 있다.
그리고 게이트 절연막(140) 위에 금속막을 적층한 후 패터닝하여 게이트 전극(155)을 형성한다.
게이트 전극(155)을 마스크로 반도체(135)에 도전형 불순물을 도핑하여 소스 영역, 드레인 영역 및 채널 영역을 형성한다. 도전형 불순물은 인듐(In), 알루미늄(Al), 붕소(B), 갈륨(Ga) 등의 P형 반도체 물질 또는 인(P), 비소(As), 안티몬(Sb) 등의 N형 반도체 물질일 수 있다.
이후, 도전형 불순물을 활성화하기 위해서 450℃의 온도에서 1시간 동안 활성화 공정을 진행한다.
다음 도 14에 도시한 바와 같이, 게이트 전극(155) 위에 제1 층간 절연막(160)을 형성한 후 소스 영역 및 드레인 영역을 노출하는 접촉 구멍(166, 167)을 형성한다.
다음, 도 15에 도시한 바와 같이 제1 층간 절연막(160) 위에 금속막을 형성한후 패터닝하여 접촉 구멍(166, 167)을 통해서 소스 영역 및 드레인 영역과 연결되는 소스 전극(176) 및 드레인 전극(177)을 형성한다.
이후, 350℃ 에서 30분 동안 열처리를 진행한다. 이때, 층간 절연막의 수소로 인해서 다결정 규소막에 수소 페이베이션이 진행된다.
다음, 도 16에 도시한 바와 같이, 소스 전극 및 드레인 전극 위에 제2 층간 절연막(180)을 형성하고, 제2 층간 절연막 위에 ITO/Ag/ITO를 증착한 후 패터닝하여 제1 전극(710)을 형성한다.
그리고 제1 전극(710) 위에 제1 전극(710)을 노출하는 개구부(195)를 가지는 화소 정의막(190)을 형성한다.
다음, 도 11에 도시한 바와 같이, 개구부(195) 내에 유기 발광층(720)을 형성하고, 유기 발광층(720) 위에 제2 전극(730)을 형성한다.
다시 도 1 및 도 4에 도시한 바와 같이, 화소 위에 봉지 부재(130)를 형성한다. 도 4에서는 설명의 편의상 화소(120)를 포함하는 유기 발광 표시 패널을 하나의 층으로 개략화하여 도시하였다.
봉지 부재(130)는 복수의 층으로 이루어질 수 있으며, 무기막 및 유기막 중 적어도 하나를 포함할 수 있으며 교대로 반복 적층될 수 있다. 무기막은 알루미늄 산화물 또는 실리콘 산화물을 포함할 수 있고, 유기막은 에폭시, 아클리레이트, 우레탄 아클리레이트 등을 포함할 수 있다.
무기막은 외부의 수분과 산소가 발광 소자로 침투하는 것을 방지한다. 유기막은 무기막의 내부 스트레스를 완화시키거나 무기막의 미세 크랙 및 핀홀 등을 채우는 역할을 한다. 전술한 무기막과 유기막의 구성 물질은 단지 예일 뿐 전술한 물질들로 한정되지 않으며, 본 기술 분야에 종사하는 자에게 공지된 다양한 종류의 무기막들과 유기막들이 사용될 수 있다.
봉지 부재(130)는 화소(120)를 덮어 유기 발광 소자가 외부로 노출되지 않도록 한다.
화소(120)를 포함하는 유기 발광 기판과 박막 기판(100) 사이에는 베리어막(도시하지 않음)이 위치할 수 있다. 베리어막은 외부로부터 수분이나 산소와 같은 불필요한 성분이 화소(120)에 유입되는 것을 차단한다. 베리어막은 유기막 및 무기막 중 적어도 하나를 포함할 수 있으며 교대로 반복 적층될 수 있다.
이후, 도 5 도시한 바와 같이 레이저 또는 휠 스크라이빙(wheel scribing) 공정을 이용하여 봉지 부재 및 박막 기판을 절단한 후 지지 기판(500)으로부터 박막 기판(100)을 포함하는 표시 패널(300)을 분리한다. 한편, 도 8에서와 같이 박막 기판 위에 복수의 이형층을 형성할 경우 복수의 표시 패널로 분리된다.
이때, 이웃하는 이형층 사이(K)의 박막 기판과 지지 기판은 강력하게 결합하고 있으므로, 이형층 위에 위치하는 박막 기판과 지지 기판을 절단한다.
본 발명의 한 실시예에서와 같이 이형층을 형성하면, 종래에 지지 기판을 분리하기 위해서 박막 기판에 레이저를 조사하는 공정을 실시하지 않으면서도 용이하게 지지 기판(500)으로부터 박막 기판(100)을 용이하게 분리할 수 있다.
즉, 본 발명의 한 실시예에서는 이형층이 표시 패널과 대응하는 부분에만 형성되고, 이웃하는 표시 패널과 표시 패널 사이에는 이형층이 위치하지 않는다. 이처럼 이형층이 위치하지 않는 부분에는 모기판과 지지 기판이 접촉하여 강하게 결합되므로, 고온 공정에서도 모기판과 지지 기판이 분리되지 않는다.
또한, 화소의 박막 트랜지스터를 형성하는 공정은 탈수소화 공정, 도전형 불순물 활성화 공정 및 결정화 공정 등과 같이 적어도 300℃이상의 고온 공정을 다수 회 포함할 수 있으나, 본 발명에서와 같이 이형층을 형성하면 고온 공정을 다수 회 진행하더라도 모기판과 지지 기판이 분리되지 않는다.
따라서, 공정 중 박막 기판과 지지 기판의 박리 없이 표시 패널을 제조할 수 있으며, 각 표시 패널의 분리시에는 표시 패널 아래에 이형층이 위치하므로 지지 기판과 표시 패널의 박막 기판이 용이하게 분리될 수 있다.
한편, 종래에는 유리 기판과 같은 강성을 가지는 지지 기판 위에 고분자 기판 또는 초박막 유리 기판을 부착하고, 박막 트랜지스터를 포함하는 표시 패널을 형성한다. 그리고 최종 단계에서 고분자 기판 또는 초박막 유리 기판과 지지 기판을 레이저를 이용하여 분리시키는데, 이때 애블레이션(ablation)을 이용하는 것으로, 레이저에 의해서 애블레이션이 발생한 부분의 기판 투명도가 그렇지 않은 기판 보다 떨어질 수 있다.
그러나 본 발명에서는 레이저의 애블레이션을 이용하여 분리하지 않으므로 표시 패널의 박막 기판의 투명도가 떨어지거나 하지 않는다.
이상에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.
10: 이형층 70: 유기 발광 소자
100: 박막 기판 120: 화소
121: 제1 신호선 171: 제2 신호선
172: 제3 신호선 200: 유기 발광 기판
300: 표시 패널 400: 구동부
500: 지지 기판
100: 박막 기판 120: 화소
121: 제1 신호선 171: 제2 신호선
172: 제3 신호선 200: 유기 발광 기판
300: 표시 패널 400: 구동부
500: 지지 기판
Claims (23)
- 지지 기판 위에 이형층을 형성하는 단계,
상기 이형층 위에 박막 기판을 형성하는 단계,
상기 박막 기판 위에 화소 및 봉지 부재를 포함하는 단계,
상기 박막 기판으로부터 상기 지지 기판을 분리하는 단계
를 포함하고,
상기 이형층은 실록산과 폴리 이미드 실란을 혼합하여 형성하는 표시 패널의 제조 방법. - 제1항에서,
상기 실록산: 폴리 이미드 실란은 8:2 내지 98:2의 비율로 혼합하여 형성하는 표시 패널의 제조 방법. - 제2항에서,
상기 실록산은 글라시 실리콘인 표시 패널의 제조 방법. - 제1항에서,
상기 화소를 형성하는 단계는
상기 박막 기판 위에 비정질 규소막을 형성하는 단계,
상기 비정질 규소막을 결정화하여 다결정 규소막을 형성하는 단계,
상기 다결정 규소막을 패터닝하여 반도체를 형성하는 단계,
상기 반도체 위에 게이트 절연막을 형성하는 단계,
상기 게이트 절연막 위에 게이트 전극을 형성하는 단계,
상기 게이트 전극을 마스크로 상기 반도체에 도전형 불순물을 도핑하여 소스 영역 및 드레인 영역을 형성하는 단계,
상기 게이트 전극 위에 상기 소스 영역 및 드레인 영역을 각각 노출하는 접촉 구멍을 가지는 층간 절연막을 형성하는 단계,
상기 층간 절연막 위에 상기 접촉 구멍을 통해서 상기 소스 영역 및 드레인 영역과 각각 연결되는 소스 전극 및 드레인 전극을 형성하는 단계
를 포함하는 표시 패널의 제조 방법. - 제4항에서,
상기 소스 영역 및 드레인 영역을 형성하는 단계는
상기 도전형 불순물을 활성화하는 단계를 포함하고,
상기 도전형 불순물을 활성화하는 단계는 300℃이상의 온도에서 진행하는 표시 패널의 제조 방법. - 제5항에서,
상기 도전형 불순물을 활성화하는 단계는 450℃의 온도에서 1시간 동안 진행하는 표시 패널의 제조 방법. - 제4항에서,
상기 화소는 상기 드레인 전극과 연결되는 유기 발광 소자를 더 형성하는 표시 패널의 제조 방법. - 제1항에서,
상기 박막 기판을 형성하는 단계에서,
상기 박막 기판은 상기 이형층 및 상기 지지 기판과 접촉하도록 형성하는 표시 패널의 제조 방법. - 제8항에서,
상기 지지 기판을 분리하는 단계는
상기 박막 기판과 상기 이형층이 접촉하는 영역의 상기 봉지 부재 및 상기 박막 기판을 절단하여 분리하는 표시 패널의 제조 방법. - 제1항에서,
상기 박막 기판은 폴리이미드, 폴리카보네이트, 폴리아크릴레이트, 폴리에테르이미드, 폴리에테르술폰, 폴리에틸렌 테레프탈레이트, 폴리에틸렌 나프탈레이트 중 적어도 하나를 포함하는 고분자 기판 및 초박막 유리 기판 중 적어도 하나를 포함하는 표시 패널의 제조 방법. - 제10항에서,
상기 초박막 유리 기판은 50㎛ 내지 200㎛의 두께인 표시 패널의 제조 방법. - 지지 기판 위에 행렬을 이루도록 복수의 이형층을 형성하는 단계,
상기 이형층을 포함하는 지지 기판 위에 박막 기판을 형성하는 단계,
상기 이형층과 대응하는 상기 박막 기판 위에 화소 및 봉지 부재를 형성하는 단계,
상기 봉지 부재 및 박막 기판을 절단하여 복수의 표시 패널을 형성하는 단계,
상기 지지 기판으로부터 상기 표시 패널을 분리하는 단계
를 포함하고,
상기 이형층은 글라시 실리콘과 폴리 이미드 실란을 혼합하여 형성하는 표시 패널의 제조 방법. - 제12항에서,
상기 실록산: 폴리 이미드 실란은 8:2 내지 98:2의 비율로 혼합하여 형성하는 표시 패널의 제조 방법. - 제13항에서,
상기 실록산은 글라시 실리콘인 표시 패널의 제조 방법. - 제12항에서,
상기 박막 기판은 상기 이형층 및 상기 지지 기판과 접촉하도록 형성하는 표시 패널의 제조 방법. - 제15항에서,
상기 표시 패널을 형성하는 단계는
상기 박막 기판과 상기 이형층이 접촉하는 영역의 상기 봉지 부재 및 상기 박막 기판을 절단하여 형성하는 표시 패널의 제조 방법. - 제12항에서,
상기 화소를 형성하는 단계는
상기 박막 기판 위에 비정질 규소막을 형성하는 단계,
상기 비정질 규소막을 결정화하여 다결정 규소막을 형성하는 단계,
상기 다결정 규소막을 패터닝하여 반도체를 형성하는 단계,
상기 반도체 위에 게이트 절연막을 형성하는 단계,
상기 게이트 절연막 위에 게이트 전극을 형성하는 단계,
상기 게이트 전극을 마스크로 상기 반도체에 도전형 불순물을 도핑하여 소스 영역 및 드레인 영역을 형성하는 단계,
상기 게이트 전극 위에 상기 소스 영역 및 드레인 영역을 각각 노출하는 접촉 구멍을 가지는 층간 절연막을 형성하는 단계,
상기 층간 절연막 위에 상기 접촉 구멍을 통해서 상기 소스 영역 및 드레인 영역과 각각 연결되는 소스 전극 및 드레인 전극을 형성하는 단계
를 포함하는 표시 패널의 제조 방법. - 제17항에서,
상기 소스 영역 및 드레인 영역을 형성하는 단계는
상기 도전형 불순물을 활성화하는 단계를 포함하고,
상기 도전형 불순물을 활성화하는 단계는 300℃이상의 온도에서 진행하는 표시 패널의 제조 방법. - 제18항에서,
상기 도전형 불순물을 활성화하는 단계는 450℃의 온도에서 1시간 동안 진행하는 표시 패널의 제조 방법. - 제17항에서,
상기 화소는 상기 드레인 전극과 연결되는 유기 발광 소자를 더 형성하는 표시 패널의 제조 방법. - 제12항에서,
상기 박막 기판은 폴리이미드, 폴리카보네이트, 폴리아크릴레이트, 폴리에테르이미드, 폴리에테르술폰, 폴리에틸렌 테레프탈레이트, 폴리에틸렌 나프탈레이트 중 적어도 하나를 포함하는 고분자 기판 및 초박막 유리 기판 중 적어도 하나를 포함하는 표시 패널의 제조 방법. - 제21항에서,
상기 초박막 유리 기판은 50㎛ 내지 200㎛의 두께인 표시 패널의 제조 방법. - 제 12항에 따른 표시 패널의 제조 방법에 의해 제조된 표시 패널.
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20130108622A KR20150029429A (ko) | 2013-09-10 | 2013-09-10 | 표시 패널 및 그의 제조 방법 |
| US14/297,169 US20150072454A1 (en) | 2013-09-10 | 2014-06-05 | Method for manufacturing display panel |
| TW103125761A TW201513318A (zh) | 2013-09-10 | 2014-07-29 | 製造顯示面板之方法 |
| CN201410428212.XA CN104425773A (zh) | 2013-09-10 | 2014-08-27 | 用于制造显示面板的方法 |
| JP2014183471A JP2015056664A (ja) | 2013-09-10 | 2014-09-09 | 表示パネルの製造方法 |
| EP20140184320 EP2849241A1 (en) | 2013-09-10 | 2014-09-10 | Method for manufacturing display panel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20130108622A KR20150029429A (ko) | 2013-09-10 | 2013-09-10 | 표시 패널 및 그의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20150029429A true KR20150029429A (ko) | 2015-03-18 |
Family
ID=51582234
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR20130108622A KR20150029429A (ko) | 2013-09-10 | 2013-09-10 | 표시 패널 및 그의 제조 방법 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20150072454A1 (ko) |
| EP (1) | EP2849241A1 (ko) |
| JP (1) | JP2015056664A (ko) |
| KR (1) | KR20150029429A (ko) |
| CN (1) | CN104425773A (ko) |
| TW (1) | TW201513318A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10211239B2 (en) | 2016-08-05 | 2019-02-19 | Semiconductor Energy Laboratory Co., Ltd. | Separation method, display device, display module, and electronic device |
| KR20200017018A (ko) * | 2018-08-07 | 2020-02-18 | 삼성디스플레이 주식회사 | 커팅 장치 및 이를 이용한 디스플레이 장치의 제조 방법 |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104685553B (zh) * | 2012-09-27 | 2017-10-24 | 新日铁住金化学株式会社 | 显示装置的制造方法 |
| KR20140122207A (ko) * | 2013-04-09 | 2014-10-17 | 주식회사 엘지화학 | 적층체 및 이를 이용하여 제조된 기판을 포함하는 소자 |
| EP3053874B1 (en) * | 2015-02-04 | 2017-11-22 | LG Electronics Inc. | Light conversion member, and backlight unit and display device including the same |
| KR102554183B1 (ko) | 2016-07-29 | 2023-07-10 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 박리 방법, 표시 장치, 표시 모듈, 및 전자 기기 |
| US10212821B2 (en) * | 2016-08-04 | 2019-02-19 | Taimide Technology Incorporation | Flexible substrate assembly and its application for fabricating flexible printed circuits |
| TWI730017B (zh) | 2016-08-09 | 2021-06-11 | 日商半導體能源研究所股份有限公司 | 顯示裝置的製造方法、顯示裝置、顯示模組及電子裝置 |
| CN106159089B (zh) * | 2016-08-22 | 2019-07-23 | 达迈科技股份有限公司 | 可离型的软性基板及其制造方法 |
| CN106374055B (zh) * | 2016-10-19 | 2019-04-30 | 深圳市华星光电技术有限公司 | Oled显示面板的制作方法 |
| CN106773207B (zh) * | 2016-12-26 | 2020-01-17 | 武汉华星光电技术有限公司 | 显示面板的制造方法 |
| CN106444130A (zh) * | 2016-12-26 | 2017-02-22 | 武汉华星光电技术有限公司 | 显示面板的制造方法 |
| KR102401414B1 (ko) | 2017-10-31 | 2022-05-23 | 엘지디스플레이 주식회사 | 디스플레이 장치 |
| CN107731887B (zh) * | 2017-11-22 | 2020-05-19 | 武汉华星光电半导体显示技术有限公司 | 柔性oled显示面板的制备方法 |
| KR102593533B1 (ko) * | 2018-02-28 | 2023-10-26 | 삼성디스플레이 주식회사 | 디스플레이 장치용 기판의 제조방법 및 디스플레이 장치의 제조 방법 |
| KR102633169B1 (ko) * | 2018-09-10 | 2024-02-06 | 삼성디스플레이 주식회사 | 표시 장치의 제조 방법 |
| KR20200054425A (ko) * | 2018-11-09 | 2020-05-20 | 삼성디스플레이 주식회사 | 플렉서블 표시 장치 및 그 제조 방법 |
| JP2019071306A (ja) * | 2019-02-18 | 2019-05-09 | パイオニア株式会社 | 発光装置 |
| CN110767730A (zh) * | 2019-10-31 | 2020-02-07 | 云谷（固安）科技有限公司 | 显示面板及其制备方法、显示装置 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3621151B2 (ja) * | 1994-06-02 | 2005-02-16 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US20020003403A1 (en) * | 2000-04-25 | 2002-01-10 | Ghosh Amalkumar P. | Thin film encapsulation of organic light emitting diode devices |
| JP4219660B2 (ja) * | 2002-11-18 | 2009-02-04 | 信越化学工業株式会社 | ウエハダイシング・ダイボンドシート |
| TWI321241B (en) * | 2005-09-14 | 2010-03-01 | Ind Tech Res Inst | Flexible pixel array substrate and method of fabricating the same |
| JP5192052B2 (ja) * | 2008-11-26 | 2013-05-08 | シャープ株式会社 | 表示装置 |
| TWI421809B (zh) * | 2009-04-17 | 2014-01-01 | Ind Tech Res Inst | 可撓曲基板自載板上脫離的方法及可撓式電子裝置的製造方法 |
| TWI439976B (zh) * | 2009-04-17 | 2014-06-01 | Ind Tech Res Inst | 可撓曲膜自載板上脫離的方法及可撓式電子裝置的製造方法 |
| US20110291544A1 (en) * | 2010-05-31 | 2011-12-01 | Industrial Technology Research Institute | Gas barrier substrate, package of organic electro-luminenscent device and packaging method thereof |
| CN102651331A (zh) * | 2011-06-14 | 2012-08-29 | 京东方科技集团股份有限公司 | 基板托盘及柔性电子器件制造方法 |
| CN103384447B (zh) * | 2013-06-26 | 2016-06-29 | 友达光电股份有限公司 | 软性电子装置 |
-
2013
- 2013-09-10 KR KR20130108622A patent/KR20150029429A/ko not_active Application Discontinuation
-
2014
- 2014-06-05 US US14/297,169 patent/US20150072454A1/en not_active Abandoned
- 2014-07-29 TW TW103125761A patent/TW201513318A/zh unknown
- 2014-08-27 CN CN201410428212.XA patent/CN104425773A/zh active Pending
- 2014-09-09 JP JP2014183471A patent/JP2015056664A/ja active Pending
- 2014-09-10 EP EP20140184320 patent/EP2849241A1/en not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10211239B2 (en) | 2016-08-05 | 2019-02-19 | Semiconductor Energy Laboratory Co., Ltd. | Separation method, display device, display module, and electronic device |
| KR20200017018A (ko) * | 2018-08-07 | 2020-02-18 | 삼성디스플레이 주식회사 | 커팅 장치 및 이를 이용한 디스플레이 장치의 제조 방법 |
| US11958206B2 (en) | 2018-08-07 | 2024-04-16 | Samsung Display Co., Ltd. | Cutting apparatus and method of manufacturing display device by using same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2015056664A (ja) | 2015-03-23 |
| TW201513318A (zh) | 2015-04-01 |
| EP2849241A1 (en) | 2015-03-18 |
| US20150072454A1 (en) | 2015-03-12 |
| CN104425773A (zh) | 2015-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20150029429A (ko) | 표시 패널 및 그의 제조 방법 | |
| KR102417807B1 (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
| KR102199359B1 (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
| KR102430877B1 (ko) | 유기 발광 표시 장치 | |
| KR101985298B1 (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
| KR102284754B1 (ko) | 박막 트랜지스터 어레이 기판, 및 이를 포함하는 유기 발광 표시 장치 | |
| KR102372774B1 (ko) | 유기 발광 표시 장치 | |
| KR101947019B1 (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
| KR102017764B1 (ko) | 유기 발광 표시 장치 | |
| KR102420115B1 (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
| KR102006352B1 (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
| KR102352182B1 (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
| KR102426691B1 (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
| KR102516592B1 (ko) | 유기 발광 표시 장치 | |
| KR20230004392A (ko) | 표시 장치 | |
| KR20150054210A (ko) | 유기 발광 표시 장치 | |
| KR20120063746A (ko) | 유기 발광 디스플레이 장치 및 이의 제조 방법 | |
| KR20160032391A (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
| KR20160017321A (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
| US9224988B2 (en) | Method for manufacturing display device | |
| KR20150057753A (ko) | 유기 발광 표시 장치 | |
| KR20150072213A (ko) | 유기 발광 표시 장치 | |
| KR20160035168A (ko) | 표시 장치 및 그 제조 방법 | |
| KR20150081869A (ko) | 유기 발광 표시 장치 및 이의 제조 방법 | |
| KR20150014328A (ko) | 다중 플렉서블 유기 발광 표시 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |