JP2015056664A - 表示パネルの製造方法 - Google Patents

表示パネルの製造方法 Download PDF

Info

Publication number
JP2015056664A
JP2015056664A JP2014183471A JP2014183471A JP2015056664A JP 2015056664 A JP2015056664 A JP 2015056664A JP 2014183471 A JP2014183471 A JP 2014183471A JP 2014183471 A JP2014183471 A JP 2014183471A JP 2015056664 A JP2015056664 A JP 2015056664A
Authority
JP
Japan
Prior art keywords
thin film
substrate
display panel
forming
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014183471A
Other languages
English (en)
Inventor
金　泰雄
Yasuo Kin
泰雄 金
亨植 金
Hyoung-Shick Kim
亨植 金
賢祐 具
Hyun-Woo Koo
賢祐 具
宇淀 張
Woo Jeong Jang
宇淀 張
基龍 李
Gi-Yon Yi
基龍 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of JP2015056664A publication Critical patent/JP2015056664A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/80—Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H05B33/04—Sealing arrangements, e.g. against humidity
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/851—Division of substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

【課題】高分子基板又は超薄膜ガラス基板と支持基板とを分離させる際にレーザを使用せずとも、分離工程を容易に実施可能であり、工程費用を低くしつつ大面積を短時間で分離可能な、表示パネルの製造方法を提供すること。【解決手段】本発明に係る表示パネルの製造方法は、支持基板上に離型層を形成するステップと、前記離型層上に薄膜基板を形成するステップと、前記薄膜基板上に画素及び封止部材を形成するステップと、前記薄膜基板から前記支持基板を分離するステップと、を含み、前記離型層は、シロキサンとポリイミドシランとを混合して形成される。【選択図】図１

Description

本発明は、表示パネルの製造方法に関する。
近年の表示装置市場は、大面積化が容易で、かつ、薄形化及び軽量化が可能な平板表示装置（Ｆｌａｔ Ｐａｎｅｌ Ｄｉｓｐｌａｙ：ＦＰＤ）を中心として、急速に変化している。様々な平板表示装置の中で、有機発光表示装置（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ ｄｉｏｄｅ Ｄｉｓｐｌａｙ：ＯＬＥＤ）は、別途の光源が不要な自体発光型であるため、薄形化及び軽量化に更に有利である。
通常の平板表示装置は、ガラス基板を使用するため、柔軟性に劣り、応用範囲に限界がある。そこで、最近、ガラス基板の代わりに高分子基板を使用して、屈曲可能なように製造された可撓性表示装置が開発されている。また、表示装置の厚さを減らすために、超薄膜ガラス基板に表示部を形成した表示装置が開発されている。
ここで、高分子基板又は超薄膜ガラス基板上に薄膜トランジスタを製造及びハンドリングする工程は、重要な核心工程である。しかしながら、既存のガラス基板に適合するように設定された製造設備に、薄くて曲げることが可能な高分子基板又は超薄膜ガラス基板を代替投入して表示装置を製造するには、多くの工程上の困難がある。
韓国公開特許第２０１０−０１２７７６７号公報
そこで、本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、高分子基板又は超薄膜ガラス基板と支持基板とを分離させる際にレーザを使用せずとも、分離工程を容易に実施可能であり、工程費用を低くしつつ大面積を短時間で分離可能な、表示パネルの製造方法を提供することにある。
上記課題を解決するために、本発明のある観点によれば、支持基板上に離型層を形成するステップと、離型層上に薄膜基板を形成するステップと、薄膜基板上に画素及び封止部材を形成するステップと、薄膜基板から支持基板を分離するステップとを含み、離型層が、シロキサンとポリイミドシランとを混合して形成される、表示パネルの製造方法が提供される。
前記シロキサンとポリイミドシランとは、シロキサン：ポリイミドシラン＝８：２〜９８：２の質量比で混合されてもよい。
前記シロキサンは、ガラス状シリコーンであってもよい。
前記画素を形成するステップは、前記薄膜基板上に非晶質ケイ素膜を形成するステップと、前記非晶質ケイ素膜を結晶化して多結晶ケイ素膜を形成するステップと、前記多結晶ケイ素膜をパターニングして半導体を形成するステップと、前記半導体上にゲート絶縁膜を形成するステップと、前記ゲート絶縁膜上にゲート電極を形成するステップと、前記ゲート電極をマスクとして前記半導体に導電型不純物をドーピングし、ソース領域及びドレイン領域を形成するステップと、前記ゲート電極上に、前記ソース領域及びドレイン領域をそれぞれ露出する接触孔を有する層間絶縁膜を形成するステップと、前記層間絶縁膜上に、前記接触孔を介して前記ソース領域及びドレイン領域とそれぞれ連結するソース電極及びドレイン電極を形成するステップと、を含んでもよい。
前記ソース領域及びドレイン領域を形成するステップは、前記導電型不純物を活性化するステップを含み、前記導電型不純物を活性化するステップは、３００℃以上の温度で実施されてもよい。
前記導電型不純物を活性化するステップは、４５０℃の温度で１時間実施されてもよい。
前記画素を形成するステップは、前記ドレイン電極と連結する有機発光素子を形成するステップを更に含んでもよい。
前記薄膜基板を形成するステップにおいて、前記薄膜基板は、前記離型層及び前記支持基板と接触するように形成されてもよい。
前記支持基板を分離するステップでは、前記薄膜基板と前記離型層とが接触する領域の前記封止部材及び前記薄膜基板を切断することで分離してもよい。
前記薄膜基板は、ポリイミド、ポリカーボネート、ポリアクリレート、ポリエーテルイミド、ポリエーテルスルホン、ポリエチレンテレフタレート、ポリエチレンナフタレートの少なくとも何れか一つを含む高分子基板と、超薄膜ガラス基板と、の少なくとも何れか一つを含んでもよい。
前記超薄膜ガラス基板は、５０μｍ〜２００μｍの厚さであってもよい。
また、上記課題を解決するために、本発明の別の観点によれば、支持基板上に行列をなすように複数の離型層を形成するステップと、離型層を含む支持基板上に薄膜基板を形成するステップと、離型層と対応する前記薄膜基板上に画素及び封止部材を形成するステップと、封止部材及び薄膜基板を切断して複数の表示パネルを形成するステップと、支持基板から前記表示パネルを分離するステップとを含み、離型層は、ガラス状シリコーンとポリイミドシランとを混合して形成される、表示パネルの製造方法が提供される。
前記シロキサンとポリイミドシランとは、シロキサン：ポリイミドシラン＝８：２〜９８：２の質量比で混合されてもよい。
前記シロキサンは、ガラス状シリコーンであってもよい。
前記薄膜基板を形成するステップにおいて、前記薄膜基板は、前記離型層及び前記支持基板と接触するように形成されてもよい。
前記表示パネルを形成するステップでは、前記表示パネルが、前記薄膜基板と前記離型層とが接触する領域の前記封止部材及び前記薄膜基板を切断することで形成されてもよい。
前記画素を形成するステップは、薄膜基板上に非晶質ケイ素膜を形成するステップと、非晶質ケイ素膜を結晶化して多結晶ケイ素膜を形成するステップと、多結晶ケイ素膜をパターニングして半導体を形成するステップと、半導体上にゲート絶縁膜を形成するステップと、ゲート絶縁膜上にゲート電極を形成するステップと、ゲート電極をマスクとして前記半導体に導電型不純物をドーピングし、ソース領域及びドレイン領域を形成するステップと、ゲート電極上に、前記ソース領域及びドレイン領域をそれぞれ露出する接触孔を有する層間絶縁膜を形成するステップと、層間絶縁膜上に、前記接触孔を介して前記ソース領域及びドレイン領域とそれぞれ連結するソース電極及びドレイン電極を形成するステップと、を含んでもよい。
前記ソース領域及びドレイン領域を形成するステップは、導電型不純物を活性化するステップを含み、導電型不純物を活性化するステップは、３００℃以上の温度で実施されてもよい。
前記導電型不純物を活性化するステップは、４５０℃の温度で１時間実施されてもよい。
前記画素を形成するステップは、前記ドレイン電極と連結する有機発光素子を形成するステップを更に含んでもよい。
前記薄膜基板は、ポリイミド、ポリカーボネート、ポリアクリレート、ポリエーテルイミド、ポリエーテルスルホン、ポリエチレンテレフタレート、ポリエチレンナフタレートの少なくとも何れか一つを含む高分子基板と、超薄膜ガラス基板と、の少なくとも何れか一つを含んでもよい。
前記超薄膜ガラス基板は、５０μｍ〜２００μｍの厚さであってもよい。
また、上記課題を解決するために、本発明の更に別の観点によれば、上記表示パネルの製造方法によって製造される表示パネルが提供される。
以上説明したように本発明によれば、支持基板と表示パネルを分離する過程で、表示パネルの薄膜トランジスタ及び発光素子等に如何なる熱的、機械的損傷も残さずに、分離工程を容易に実施可能であり、工程費用を低くしつつ大面積を短時間で分離可能となる。
本発明の一実施形態に係る表示装置の製造方法を示すフローチャートである。 本発明の一実施形態に係る表示パネルの製造方法を説明するための概略的な断面図である。 本発明の一実施形態に係る表示パネルの製造方法を説明するための概略的な断面図である。 本発明の一実施形態に係る表示パネルの製造方法を説明するための概略的な断面図である。 本発明の一実施形態に係る表示パネルの製造方法を説明するための概略的な断面図である。 本発明の一実施形態に係るガラス状シリコーンとポリイミドシランの比率による接着力を測定したグラフである。 本発明の一実施形態に係る母基板上に形成された表示パネルの概略的な配置図である。 本発明の一実施形態に係る一有機発光パネルの概略的な配置図である。 本発明の一実施形態に係る有機発光基板の一画素を示す等価回路図である。 本発明の他の実施形態に係る有機発光表示パネルの一画素に対する等価回路図である。 図９に示した有機発光表示パネルの一画素の断面図である。 本発明の一実施形態に係る一有機発光表示パネルの一画素を製造する方法を順に示した断面図である。 本発明の一実施形態に係る一有機発光表示パネルの一画素を製造する方法を順に示した断面図である。 本発明の一実施形態に係る一有機発光表示パネルの一画素を製造する方法を順に示した断面図である。 本発明の一実施形態に係る一有機発光表示パネルの一画素を製造する方法を順に示した断面図である。 本発明の一実施形態に係る一有機発光表示パネルの一画素を製造する方法を順に示した断面図である。
以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
なお、本図面では、図面において様々な層及び領域を明確に表現するために、厚さを拡大して示した。また、明細書全体において、層、膜、領域、板などの部分が他の部分の「上に」あるという場合、他の部分の「直上に」ある場合だけでなく、その中間に他の部分がある場合も含む。反対に、ある部分が他の部分の「直上に」あるという場合は、中間に他の部分がないことを意味する。
図１は、本発明の一実施形態に係る表示パネルの製造方法を示すフローチャートである。
図１に示すように、本実施形態に係る表示パネルの製造方法は、支持基板上に離型層を形成するステップ（Ｓ１００）と、離型層上に薄膜基板を形成するステップ（Ｓ１０２）と、薄膜基板上に薄膜トランジスタを含む画素を形成するステップ（Ｓ１０４）と、表示パネルに切断するステップ（Ｓ１０６）と、支持基板から表示パネルを分離させるステップ（Ｓ１０８）と、を含む。
以下、図１のフローチャートに従って表示パネルを製造する方法を図２〜図７を参照して具体的に説明する。
図２〜図５は、本発明の一実施形態に係る表示パネルの製造方法を説明するための概略的な断面図であり、図６は、本発明の一実施形態に係るガラス状シリコーンとポリイミドシランの比率による接着力を測定したグラフであり、図７は、本発明の一実施形態に係る母基板上に形成された表示パネルの概略的な配置図である。
図２に示すように、本実施形態に係る表示パネルの製造方法では、まず、支持基板５００を準備し、かかる支持基板５００上に離型層１０を形成する（Ｓ１００）。
支持基板５００は、薄膜基板が薄いために曲がってしまうことを防止し、かかる薄膜基板を支持するためのものであり、固いガラス基板であってもよい。
離型層１０は、薄膜基板の分離を容易にするための層であり、溶液工程で塗布した後、硬化させることで、形成することができる。
離型層１０は、シロキサン：ポリイミドシラン（ｐｏｌｙｉｍｉｄｅ ｓｉｌａｎｅ）が、例えば８：２〜９８：２の質量比率で混合された溶液を塗布し、硬化させることで、形成される。
シロキサンは、酸素とケイ素とが結合した物質である。かかるシロキサンとして、例えば、ガラス状シリコーン（ｇｌａｓｓｙ ｓｉｌｉｃｏｎｅ）を挙げることができる。
図６を参照すると、ガラス状シリコーンとポリイミドシランとを、質量比が８：２未満の量で混合すると、母基板とＰＩ（ポリイミド）基板との間の接着力が８７ｇｆ／ｃｍ超過となり、母基板とＰＩ基板の分離が容易でなく、質量比が９８：２超過の量で混合すれば、接着力が０．５ｇｆ／ｃｍ未満となり、ＰＩ基板と母基板とが工程中に分離してしまう可能性がある。ここで、１ｇｆは、約９．８×１０−３Ｎである。
離型層１０は、１００Å〜１０，０００Å（１０ｎｍ〜１，０００ｎｍ）の厚さで形成される。離型層の厚さが１００Å未満であれば分離が容易でなく、１０，０００Å超過であれば生産性に劣るため、離型層の厚さは、１００Å〜１０，０００Åの範囲で形成される。
溶液工程時に塗布を容易にするために、ガラス状シリコーン（ｇｌａｓｓｙ ｓｉｌｉｃｏｎｅ）とポリイミドシラン（ｐｏｌｙｉｍｉｄｅ ｓｉｌａｎｅ）の他に、溶媒が追加されてもよい。
溶媒は、ＰＧＭＥＡ（Ｐｒｏｐｙｌｅｎｅ Ｇｌｙｃｏｌ Ｍｏｎｏｍｅｔｈｙｌ Ｅｔｈｅｒ Ａｃｅｔａｔｅ）、ＰＧＭＥ（Ｐｒｏｐｙｌｅｎｅ Ｇｌｙｃｏｌ Ｍｏｎｏｍｅｔｈｙｌ Ｅｔｈｅｒ）、ＭＭＰ（ｍｅｔｈｙｌ ｂｅｔａ ｍｅｔｈｏｘｙｐｒｏｐｉｏｎａｔｅ）、ＥＥＰ（ｅｔｈｙｌ ｅｔｈｏｘｙｌｐｒｏｐｉｏｎａｔｅ）であってもよい。
次に、図３に示すように、離型層１０の上に薄膜基板１００を配設させる。
この際、薄膜基板１００は、離型層１０及び支持基板５００と接触するように形成することが好ましい。このように、離型層１０及び支持基板５００と接触するように薄膜基板１００を形成することで、支持基板５００と薄膜基板１００との接着力が、離型層１０と薄膜基板１００との接着力よりも強くなり、工程中に薄膜基板が分離しないようにすることができる。
薄膜基板１００は、高分子物質からなる高分子基板、又は、超薄膜のガラス基板であってもよい。
ここで、高分子基板は、熱によって曲がったり伸びたりする性質があるため、かかる高分子基板上に、薄膜トランジスタ、発光素子及び導電配線などの薄膜パターンを精密に形成することに困難がある。また、超薄膜ガラス基板は、厚さが５０μｍ〜２００μｍと薄く、曲げることが可能であるが、移動中に破損する可能性がある。従って、薄膜基板１００を支持基板５００上に設けた状態で、後続工程を実施する。
薄膜基板１００は、図７に示すように、有機発光表示パネル又は液晶表示パネルのような、画素を含む複数の表示パネル３００が同時に形成される母基板である。この際、表示パネル３００は、母基板に複数で形成された後、それぞれの表示パネルに分離される。この時、離型層１０が基板全体に形成される場合、基板剥離現象が発生する可能性があるため、表示パネル３００が形成される領域のみに離型層を形成することが好ましい。
従って、母基板上には、形成しようとする表示パネルの数だけ、複数の離型層を形成することが好ましい。離型層１０は、支持基板５００上に行列をなし、表示パネルは、離型層の境界線内に形成される。
薄膜基板１００を高分子基板とする場合、離型層１０上に液状の高分子物質を塗布した後、熱硬化する方法で、薄膜基板１００を形成することができる。
高分子基板の形成に用いる高分子物質は、スピンコーティング又はノズルプリンティングなどの方法で塗布することができ、必要に応じて塗布及び硬化工程を繰り返し実施することができる。また、高分子基板間に、酸化ケイ素又は窒化ケイ素のようなバッファー層を更に形成することができる。
高分子物質としては、例えば、ポリイミド（ｐｏｌｙｉｍｉｄｅ）、ポリカーボネート（ｐｏｌｙｃａｒｂｏｎａｔｅ）、ポリアクリレート（ｐｏｌｙａｃｒｉｌａｔｅ）、ポリエーテルイミド（ｐｏｌｙｅｔｈｅｒｉｍｉｄｅ）、ポリエーテルスルホン（ｐｏｌｙｅｔｈｅｒｓｕｌｆｏｎｅ）、ポリエチレンテレフタレート（ｐｏｌｙｅｔｈｙｌｅｎｅ ｔｅｒｐｈｔｈａｌａｔｅ）、及び、ポリエチレンナフタレート（ｐｏｌｙｅｔｈｙｌｅｎｅ ｎａｐｈｔｈａｌａｔｅ）等を使用することができる。上記高分子物質の中で、ポリイミドは、４５０℃という高い工程温度で使用可能であるため、薄膜トランジスタの製造時に薄膜トランジスタの特性低下を最小化することができる。
次の図４に示すように、薄膜基板１００上に複数の画素１２０を形成する。
画素１２０は、図８のように薄膜基板１００上に形成されており、行列をなしてアレイ（ａｒｒａｙ）状に複数配置される。
図８は、本発明の一実施形態に係る一有機発光パネルの概略的な配置図である。
図８を参照すると、有機発光パネルは、薄膜基板１００上に形成されており、複数の画素を含む表示部ＰＡと、画素１２０と連結した駆動回路を含む駆動部ＰＢと、を含む。
表示部ＰＡは、一方向に形成され、走査信号を伝達する第１信号線１２１と、第１信号線１２１と交差して映像信号を伝達する第２信号線１７１と、第１信号線１２１及び第２信号線１７１と連結されて映像を表示し、行列をなしてアレイ状に配設された画素１２０と、を含む。画素１２０は、第１信号線１２１及び第２信号線１７１以外にも、他の信号が印加される多様な信号線と更に連結されていてもよい。
画素１２０は、第１信号線１２１及び第２信号線１７１から信号の伝達を受けて映像を表示するための薄膜トランジスタ及び有機発光素子を含む。
有機発光素子は、駆動部ＰＢによって制御され、駆動信号によって光を放出して画像を表示する。
駆動部ＰＢは、第１信号線１２１又は第２信号線１７１と連結されて外部信号をそれぞれ伝達する駆動部４００を含む。駆動部４００は、ＩＣチップで薄膜基板上に実装されてもよいし、表示部の薄膜トランジスタと共に薄膜基板上に集積されてもよい。
図９を参照して、有機発光表示パネルの画素について更に具体的に説明する。
図９は、本発明の一実施形態に係る有機発光基板の一画素を示す等価回路図である。
図９に示すように、本実施形態の一実施例に係る表示パネルは、複数の信号線１２１、１７１、１７２と、これらの信号線１２１、１７１、１７２に連結され、行列（ｍａｔｒｉｘ）のような形態で（すなわち、マトリックス状に）配列された複数の画素１２０と、を含む。
第１信号線１２１は、ゲート信号（又は走査信号）を伝達するゲート線であってもよく、第２信号線１７１は、データ信号を伝達するデータ線であってもよく、第３信号線１７２は、駆動電圧Ｖｄｄを伝達する駆動電圧線であってもよい。
第１信号線１２１は、第１の方向（図９における横方向）に伸びており、各第１信号線１２１は互いに略平行である。また、第１信号線１２１は、第２信号線１７１及び第３信号線１７２と交差する。
各画素１２０は、スイッチング薄膜トランジスタ（ｓｗｉｔｃｈｉｎｇ ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ）Ｑｓ、駆動薄膜トランジスタ（ｄｒｉｖｉｎｇ ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ）Ｑｄ、ストレージキャパシタ（ｓｔｏｒａｇｅ ｃａｐａｃｉｔｏｒ）Ｃｓｔ、及び、有機発光素子（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）ＯＬＥＤ７０を含む。
スイッチング薄膜トランジスタＱｓは、制御端子、入力端子及び出力端子を有しており、制御端子は第１信号線１２１に連結され、入力端子は第２信号線１７１に連結され、出力端子は駆動薄膜トランジスタＱｄに連結されている。スイッチング薄膜トランジスタＱｓは、第１信号線１２１に印加される走査信号に応答して、第２信号線１７１に印加されるデータ信号を駆動薄膜トランジスタＱｄに伝達する。
駆動薄膜トランジスタＱｄは、制御端子、入力端子及び出力端子を有しており、制御端子はスイッチング薄膜トランジスタＱｓに連結され、入力端子は第３信号線１７２に連結され、出力端子は有機発光素子７０に連結されている。駆動薄膜トランジスタＱｄは、制御端子と出力端子との間にかかる電圧に応じて大きさが異なる出力電流Ｉｄを流す。
キャパシタＣｓｔは、駆動薄膜トランジスタＱｄの制御端子と入力端子との間に連結されている。このキャパシタＣｓｔは、駆動薄膜トランジスタＱｄの制御端子に印加されるデータ信号を充電し、スイッチング薄膜トランジスタＱｓがターンオフ（ｔｕｒｎ−ｏｆｆ）された後もこれを維持する。
有機発光素子７０は、駆動薄膜トランジスタＱｄの出力端子に連結されているアノード（ａｎｏｄｅ）、共通電圧（Ｖｓｓ）に連結されているカソード（ｃａｔｈｏｄｅ）を有する。有機発光素子７０は、駆動薄膜トランジスタＱｄの出力電流Ｉｄに応じて強度を変えて発光することで、映像を表示する。
また、薄膜トランジスタＱｓ、Ｑｄ、キャパシタＣｓｔ及び有機発光ダイオードＬＤの連結関係は、図１０のように異なっていてもよく、図９に示した例に限定されるものではない。
図１０は、本実施形態の他の実施例に係る有機発光表示パネルの一画素に対する等価回路図である。
図１０に示すように、本実施形態の他の実施例に係る有機発光表示パネルの一つの画素１２０は、複数の信号線１２１、１２２、１２３、１２４、１７１、１７２と、これら複数の信号線に連結されている複数の薄膜トランジスタＴ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５、Ｔ６と、ストレージキャパシタ（ｓｔｏｒａｇｅ ｃａｐａｃｉｔｏｒ）Ｃｓｔと、有機発光素子７０と、を含む。
トランジスタは、駆動トランジスタ（ｄｒｉｖｉｎｇ ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ）、スイッチングトランジスタ（ｓｗｉｔｃｈｉｎｇ ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ）、補償トランジスタ、初期化トランジスタ、動作制御トランジスタ及び発光制御トランジスタを含む。
以下、説明を容易にするために、説明順に、駆動トランジスタを第１トランジスタＴ１、スイッチングトランジスタを第２トランジスタＴ２、補償トランジスタを第３トランジスタＴ３、初期化トランジスタを第４トランジスタＴ４、動作制御トランジスタを第５トランジスタＴ５、発光制御トランジスタを第６トランジスタＴ６という。
信号線は、走査信号Ｓｎを伝達するゲート線１２１と、第４トランジスタＴ４に事前走査信号（ｐｒｉｏｒ ｓｃａｎ ｓｉｇｎａｌ）Ｓｎ−１を伝達する事前ゲート線１２２と、第５薄膜トランジスタＴ５及び第６薄膜トランジスタＴ６に発光制御信号Ｅｎを伝達する発光制御線１２３と、ゲート線１２１と交差し、データ信号Ｄｍを伝達するデータ線１７１と、駆動電圧ＥＬＶＤＤを伝達し、データ線１７１と略平行に形成されている駆動電圧線１７２と、第１トランジスタＴ１を初期化する初期化電圧Ｖｉｎｔを伝達する初期化電圧線１２４と、を含む。
第１トランジスタＴ１の第１ゲート電極Ｇ１は、ストレージキャパシタ８０の一端Ｃｓｔ１と連結され、第１ソース電極Ｓ１は、第５トランジスタＴ５を経由して駆動電圧線１７２と連結され、ドレイン電極Ｄ１は、第６トランジスタＴ６を経由して有機発光素子７０のアノード（ａｎｏｄｅ）と電気的に連結されている。第１トランジスタＴ１は、第２トランジスタＴ２のスイッチング動作によりデータ信号Ｄｍの伝達を受けて、有機発光素子７０に駆動電流Ｉｄを供給する。
第２トランジスタＴ２の第２ゲート電極Ｇ２はゲート線１２１と連結され、第２ソース電極Ｓ２はデータ線１７１と連結され、第２ドレイン電極Ｄ２は第１トランジスタＴ１の第１ソース電極Ｓ１と連結され、第５トランジスタＴ５を経由して駆動電圧線１７２と連結されている。このような第２トランジスタＴ２は、ゲート線１２１を通じて伝達を受けた走査信号Ｓｎによってターンオン（ｔｕｒｎ ｏｎ）して、データ線１７１に伝達されたデータ信号Ｄｍを第１トランジスタＴ１の第１ソース電極Ｓ１に伝達するスイッチング動作を行う。
第３トランジスタＴ３の第３ゲート電極Ｇ３はゲート線１２１に連結され、第３ソース電極Ｓ３は第１トランジスタＴ１の第１ドレイン電極Ｄ１と連結され、第６トランジスタＴ６を経由して有機発光素子７０のアノード（ａｎｏｄｅ）と連結されている。第３ドレイン電極Ｄ３は、ストレージキャパシタ８０の一端Ｃｓｔ１、第４トランジスタＴ４の第４ドレイン電極Ｄ４及び第１トランジスタＴ１の第１ゲート電極Ｇ１と共に連結されている。このような第３トランジスタＴ３は、ゲート線１２１を通じて伝達された走査信号Ｓｎによってターンオンして、第１トランジスタＴ１のゲート電極Ｇ１とドレイン電極Ｄ１とを互いに連結して、第１トランジスタＴ１をダイオード連結させる。
第４トランジスタＴ４の第４ゲート電極Ｇ４は事前ゲート線１２２と連結され、第４ソース電極Ｓ４は初期化電圧線１２４と連結され、第４ドレイン電極Ｄ４はストレージキャパシタ８０の一端Ｃｓｔ１、第３トランジスタＴ３の第３ドレイン電極Ｄ３及び第１トランジスタＴ１の第１ゲート電極Ｇ１と共に連結されている。このような第４トランジスタＴ４は、事前ゲート線１２２を通じて伝達された事前走査信号Ｓｎ−１によってターンオンして、初期化電圧Ｖｉｎｔを第１トランジスタＴ１の第１ゲート電極Ｇ１に伝達して第１トランジスタＴ１の第１ゲート電極Ｇ１の電圧を初期化させる初期化動作を行う。
第５トランジスタＴ５の第５ゲート電極Ｇ５は、発光制御線１２３と連結され、第５トランジスタＴ５の第５ソース電極Ｓ５は、駆動電圧線１７２と連結され、第５トランジスタＴ５の第５ドレイン電極Ｄ５は、第１トランジスタＴ１の第１ソース電極Ｓ１及び第２トランジスタＴ２の第２ドレイン電極Ｄ２と連結されている。
第６トランジスタＴ６の第６ゲート電極Ｇ６は、発光制御線１２３と連結され、第６トランジスタＴ６の第６ソース電極Ｓ６は、第１トランジスタＴ１の第１ドレイン電極Ｄ１及び第３トランジスタＴ３の第３ソース電極Ｓ３と連結され、第６トランジスタＴ６の第６ドレイン電極Ｄ６は、有機発光素子７０のアノード（ａｎｏｄｅ）と電気的に連結されている。このような第５トランジスタＴ５及び第６トランジスタＴ６は、発光制御線１２３を通じて伝達された発光制御信号Ｅｎにより同時にターンオンして、駆動電圧ＥＬＶＤＤを有機発光素子７０に伝達して、有機発光素子７０に駆動電流Ｉｄが流れる。
ストレージキャパシタＣｓｔの他端Ｃｓｔ２は、駆動電圧線１７２と連結され、有機発光素子７０のカソード（ｃａｔｈｏｄｅ）は、共通電圧ＥＬＶＳＳと連結されている。これにより、有機発光素子７０は、第１トランジスタＴ１から駆動電流Ｉｄの伝達を受けて発光することで、画像を表示する。
このように構成された画素回路において、第１トランジスタＴ１は、走査信号Ｓｎによってデータ信号Ｄｍに対応する電圧をストレージキャパシタＣｓｔに充電し、ストレージキャパシタＣｓｔに充電された電圧に対応する電流を有機発光素子７０に提供する。この時、第１トランジスタＴ１は、時間が経過するにつれて閾値電圧（ｔｈｒｅｓｈｏｌｄ ｖｏｌｔａｇｅ）が変化し得る。そのため、第３トランジスタＴ３は、走査信号Ｓｎによって第１トランジスタＴ１をダイオード構造で連結することで、閾値電圧Ｖｔｈが補償されるようにする。
以下、本発明の図９の一実施例に係る有機発光表示パネルの一画素回路の具体的な動作過程を、詳しく説明する。
まず、初期化期間の間に以前ゲート線１２２を通じてローレベル（ｌｏｗ ｌｅｖｅｌ）の事前走査信号Ｓｎ−１が供給される。以下、ローレベルの事前走査信号Ｓｎ−１に対応して第４トランジスタＴ４がターンオンし、初期化電圧線１２４から第４トランジスタＴ４を通じて初期化電圧Ｖｉｎｔが第１トランジスタＴ１の第１ゲート電極に連結され、初期化電圧Ｖｉｎｔによって第１トランジスタＴ１が初期化される。
この後、データプログラミング期間中にゲート線１２１を通じてローレベルの走査信号Ｓｎが供給される。すると、ローレベルの走査信号Ｓｎに対応して、第２トランジスタＴ２及び第３トランジスタＴ３がターンオンされる。
この時、第１トランジスタＴ１は、ターンオンされた第３トランジスタＴ３によってダイオード連結され、順方向にバイアスされる。
すると、データ線１７１から供給されたデータ信号Ｄｍで駆動トランジスタＴ１の閾値電圧Ｖｔｈほど減少した補償電圧Ｄｍ＋Ｖｔｈ（Ｖｔｈは（−）の値）が、第１トランジスタＴ１の第１ゲート電極に印加される。
ストレージキャパシタＣｓｔの両端には、駆動電圧ＥＬＶＤＤと補償電圧Ｄｍ＋Ｖｔｈが印加され、ストレージキャパシタＣｓｔには、両端電圧差に対応する電荷が貯蔵される。この後、発光期間の間に発光制御線１２３から供給される発光制御信号Ｅｎが、ハイレバルからローレベルに変更される。すると、発光期間の間にローレベルの発光制御信号Ｅｎによって、第５トランジスタＴ５及び第６トランジスタＴ６がターンオンされる。
すると、第１トランジスタＴ１の第１ゲート電極Ｇ１の電圧と駆動電圧ＥＬＶＤＤとの間の電圧差による駆動電流Ｉｄが発生し、第６トランジスタＴ６を通じて駆動電流Ｉｄが有機発光素子７０に供給される。発光期間の間にストレージキャパシタＣｓｔによって第１トランジスタＴ１のゲート−ソース電圧Ｖｇｓは、「（Ｄｍ＋Ｖｔｈ）−ＥＬＶＤＤ」に維持され、第１トランジスタＴ１の電流−電圧の関係によると、駆動電流Ｉｄは、ソース−ゲート電圧で閾値電圧を差し引いた値の自乗「（Ｄｍ−ＥＬＶＤＤ）２」に比例する。従って、駆動電流Ｉｄは、駆動トランジスタＴ１の閾値電圧Ｖｔｈに関係なく決定される。
以下、このような等価回路を有する一画素の層間構成について、図１１を参照して具体的に説明する。図１１は、図９に示した有機発光表示パネルの一画素の断面図である。
本発明の一実施例に係る有機発光表示パネルの一画素のスイッチングトランジスタと駆動薄膜トランジスタは、層間構成が類似しているので、駆動トランジスタを中心として説明する。
本発明の一実施形態に係る有機発光表示パネルの一画素は、薄膜基板１００上に位置するバッファー層１２０と、バッファー層１２０上に位置する半導体１３５と、を含む。
バッファー層１２０は、酸化ケイ素ＳｉＯ２もしくは窒化ケイ素ＳｉＮｘの単層、又は、窒化ケイ素ＳｉＮｘと酸化ケイ素ＳｉＯ２とが積層された複数層の構造で、形成されることができる。バッファー層１２０は、不純物又は水分のように不要な成分の浸透を防止すると同時に、表面を平坦化する役割を有する。
バッファー層１２０上には、多結晶ケイ素からなる半導体１３５が形成されている。半導体１３５は、例えば４５０Å（４５ｎｍ）以上の厚さである。
半導体１３５は、チャンネル領域１３５５と、チャンネル領域１３５５の両側にそれぞれ形成されたソース領域１３５６及びドレイン領域１３５７と、に区分される。半導体１３５のチャンネル領域１３５５は、不純物がドーピングされない多結晶ケイ素、つまり、真性半導体（ｉｎｔｒｉｎｓｉｃ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）である。半導体１３５のソース領域１３５６及びドレイン領域１３５７は、導電性不純物がドーピングされた多結晶ケイ素、つまり、不純物半導体（ｉｍｐｕｒｉｔｙ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）である。
ソース領域１３５６及びドレイン領域１３５７にドーピングされる不純物は、ｐ型不純物及びｎ型不純物のいずれか一つである。
半導体１３５上には、ゲート絶縁膜１４０が形成されている。ゲート絶縁膜１４０は、テトラエトキシシラン（ｔｅｔｒａ ｅｔｈｙｌ ｏｒｔｈｏ ｓｉｌｉｃａｔｅ）ＴＥＯＳ、窒化ケイ素及び酸化ケイ素の少なくともいずれか一つを含む単層又は複数層である。
ゲート絶縁膜１４０上には、ゲート電極１５５が形成されている。
ゲート電極１５５は、Ａｌ、Ｔｉ、Ｍｏ、Ｃｕ、Ｎｉ又はこれらの合金のように、低抵抗物質又は腐食に強い物質を、単層又は複数層で形成する。ゲート電極１５５は、例えば、Ｔｉ／Ｃｕ／Ｔｉ、Ｔｉ／Ａｇ／Ｔｉ、Ｍｏ／Ａｌ／Ｍｏの三重層である。
ゲート電極１５５上には、第１層間絶縁膜１６０が形成されている。
第１層間絶縁膜１６０は、ゲート絶縁膜１４０と同様に、テトラエトキシシラン（ｔｅｔｒａ ｅｔｈｙｌ ｏｒｔｈｏ ｓｉｌｉｃａｔｅ）ＴＥＯＳ、窒化ケイ素又は酸化ケイ素などにより、単層又は複数層で形成される。
第１層間絶縁膜１６０上には、ソース電極１７６及びドレイン電極１７７が形成され、ソース電極１７６及びドレイン電極１７７は、接触孔１６６、１６７を介してソース領域１３５６及びドレイン領域１３５７とそれぞれ連結されている。
ソース電極１７６及びドレイン電極１７７は、Ａｌ、Ｔｉ、Ｍｏ、Ｃｕ、Ｎｉ又はこれらの合金のように、低抵抗物質又は腐食に強い物質を、単層又は複数層で形成する。ソース電極１７６及びドレイン電極１７７は、例えば、Ｔｉ／Ｃｕ／Ｔｉ、Ｔｉ／Ａｇ／Ｔｉ、Ｍｏ／Ａｌ／Ｍｏの三重層である。
ゲート電極１５５、ソース電極１７６及びドレイン電極１７７は、半導体１３５と共にそれぞれ薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）をなす。薄膜トランジスタのチャンネル（ｃｈａｎｎｅｌ）は、それぞれソース電極１７６とドレイン電極１７７との間の半導体１３５に形成される。
ソース電極１７６及びドレイン電極１７７上には、第２層間絶縁膜１８０が形成されている。
第２層間絶縁膜１８０は、第１層間絶縁膜と同様に、テトラエトキシシラン（ｔｅｔｒａ ｅｔｈｙｌ ｏｒｔｈｏ ｓｉｌｉｃａｔｅ）ＴＥＯＳ、窒化ケイ素又は酸化ケイ素などにより、単層又は複数層で形成される。
第２層間絶縁膜１８０上には、第１電極７１０が形成されている。第１電極７１０は、図９の有機発光素子のアノード電極である。
本発明の一実施形態では、第２層間絶縁膜１８０を挟んで、ドレイン電極１７７と第１電極７１０とが接触孔を介して連結されているが、ドレイン電極１７７と第１電極７１０は、一体形で形成されてもよい。
第２層間絶縁膜１８０上には、第１電極７１０を露出する開口部１９５を有する画素定義膜１９０が形成されている。
画素定義膜１９０は、第１電極７１０を露出する開口部１９５を有する。画素定義膜１９０は、ポリアクリール系（ｐｏｌｙａｃｒｙｌａｔｅｓ）又はポリイミド系（ｐｏｌｙｉｍｉｄｅｓ）等の樹脂と、シリカ系の無機物などを含んで構成されてもよい。
開口部１９５の第１電極７１０上には、有機発光層７２０が形成されている。
有機発光層７２０は、低分子有機物又はＰＥＤＯＴ（Ｐｏｌｙ ３，４−ｅｔｈｙｌｅｎｅｄｉｏｘｙｔｈｉｏｐｈｅｎｅ）等の高分子有機物からなる。また、有機発光層７２０は、正孔注入層（Ｈｏｌｅ Ｉｎｊｅｃｔｉｏｎ Ｌａｙｅｒ：ＨＩＬ）、正孔輸送層（Ｈｏｌｅ Ｔｒａｎｓｐｏｒｔｉｎｇ Ｌａｙｅｒ：ＨＴＬ）、電子輸送層（Ｅｌｅｃｔｒｏｎ Ｔｒａｎｓｐｏｒｔｉｎｇ Ｌａｙｅｒ：ＥＴＬ）、及び、電子注入層（Ｅｌｅｃｔｒｏｎ Ｉｎｊｅｃｔｉｏｎ Ｌａｙｅｒ：ＥＩＬ）のいずれか一つ以上と、発光層と、を含む多重膜で形成される。これらを全て含む場合、正孔注入層が正極の第１電極７１０上に配置され、かかる正孔注入層上に、正孔輸送層、発光層、電子輸送層、電子注入層が順次積層される。
有機発光層７２０は、赤色有機発光層、緑色有機発光層及び青色有機発光層が、赤色画素、緑色画素及び青色画素のそれぞれに積層されており、各画素に、赤色色フィルタ、緑色色フィルタ及び青色色フィルタを形成することで、カラー画像を実現することができる。他の例として、白色を発光する白色有機発光層を赤色画素、緑色画素及び青色画素の全てに形成し、各画素に、それぞれ赤色色フィルタ、緑色色フィルタ及び青色色フィルタを形成して、カラー画像を実現することもできる。
本発明の実施形態に係る有機発光層７２０は、赤色画素、青色画素及び緑色画素の積層構造が同一であるため、それぞれの個別画素、つまり、赤色画素、緑色画素及び青色画素に有機発光層を蒸着するための蒸着マスクを使用しなくても良い。
他の例で説明した白色有機発光層は、一つの有機発光層で形成できることは当然のことであり、複数個の有機発光層を積層して白色を発光するようにした構成も含む。例として、少なくとも一つのイエロー有機発光層と少なくとも一つの青色有機発光層とを組み合わせて白色発光を可能にした構成や、少なくとも一つのシアン有機発光層と少なくとも一つの赤色有機発光層とを組み合わせて白色発光を可能にした構成や、少なくとも一つのマゼンタ有機発光層と少なくとも一つの緑色有機発光層とを組み合わせて白色発光を可能にした構成なども含むことができる。
以下、上記の有機発光表示パネルを製造する方法について、図１２〜図１６と、先だって説明した図１１とを参照して、具体的に説明する。
図１２〜図１６は、本発明の一実施形態に係る一有機発光表示パネルの一画素を製造する方法を順に示した断面図である。
まず、図１２に示すように、薄膜基板１００上にバッファー層１２０を形成する。バッファー層１２０は、窒化ケイ素又は酸化ケイ素で形成される。
バッファー層１２０上に非晶質ケイ素膜を形成した後、脱水素化工程を進行する。
脱水素化工程は、非晶質ケイ素膜内に含まれている水素の量を減少させて、後続工程時に水素による膜破れ現象などを防止するためのもので、４５０℃の温度で１時間実施される。
以後、非晶質ケイ素膜をエキシマレーザアニーリング（Ｅｘｉｍｅｒ Ｌａｓｅｒ Ａｎｎｅａｌｉｎｇ：ＥＬＡ）工程で結晶化して、多結晶ケイ素膜を形成する。
次いで、多結晶ケイ素膜をパターニングして、半導体１３５を形成する。
次に、図１３に示すように、半導体１３５上にゲート絶縁膜１４０を形成する。ゲート絶縁膜１４０は、窒化ケイ素又は酸化ケイ素で形成される。
そして、ゲート絶縁膜１４０上に金属膜を積層した後、パターニングしてゲート電極１５５を形成する。
ゲート電極１５５をマスクとして半導体１３５に導電型不純物をドーピングし、ソース領域、ドレイン領域及びチャンネル領域を形成する。導電型不純物は、インジウム（Ｉｎ）、アルミニウム（Ａｌ）、ホウ素（Ｂ）、ガリウム（Ｇａ）等のＰ型半導体物質、又は、リン（Ｐ）、砒素（Ａｓ）、アンチモン（Ｓｂ）等のＮ型半導体物質である。
以後、導電型不純物を活性化するために、４５０℃の温度で１時間の間、活性化工程を実施する。
次、図１４に示すように、ゲート電極１５５上に第１層間絶縁膜１６０を形成した後、ソース領域及びドレイン領域を露出する接触孔１６６、１６７を形成する。
次に、図１５に示すように、第１層間絶縁膜１６０上に金属膜を形成した後パターニングして、接触孔１６６、１６７を介してソース領域及びドレイン領域と連結するソース電極１７６及びドレイン電極１７７を形成する。
以後、３５０℃で３０分間の間熱処理を実施する。この時、第１層間絶縁膜１６０の水素によって多結晶ケイ素膜に水素パッシベーションが実施される。
次に、図１６に示すように、ソース電極及びドレイン電極上に、第２層間絶縁膜１８０を形成し、第２層間絶縁膜上にＩＴＯ／Ａｇ／ＩＴＯを蒸着した後、パターニングして第１電極７１０を形成する。
そして、第１電極７１０上に、第１電極７１０を露出する開口部１９５を有する画素定義膜１９０を形成する。
次に、図１１に示すように、開口部１９５内に有機発光層７２０を形成し、有機発光層７２０上に第２電極７３０を形成する。
再び、図１及び図４に示すように、画素上に封止部材１３０を形成する。図４では、説明の便宜上、画素１２０を含む有機発光表示パネルを一つの層に概略化して示した。
封止部材１３０は、複数の層からなり、無機膜及び有機膜の少なくともいずれか一つを含んでもよく、交互に繰り返し積層されてもよい。無機膜は、アルミニウム酸化物又はシリコーン酸化物を含んでもよく、有機膜は、エポキシ系高分子、アクリレート系高分子、ウレタンアクリレート系高分子などを含んでもよい。
無機膜は、外部の水分と酸素とが発光素子に浸透することを防止する。有機膜は、無機膜の内部ストレスを緩和させたり、無機膜の微細クラック及びピンホールなどを満たしたりする役割を有する。前述した無機膜と有機膜の構成物質は、単なる例示であり、前述した物質に限定されず、本技術分野に従事する者に公知の多様な種類の無機膜と有機膜を使用することができる。
封止部材１３０は、画素１２０を覆って有機発光素子が外部に露出しないようにする。
画素１２０を含む有機発光基板と薄膜基板１００との間には、バリア膜（図示せず）が位置してもよい。バリア膜は、外部から水分や酸素のような不要な成分が画素１２０に流入することを遮断する。バリア膜は、有機膜及び無機膜の少なくともいずれか一つを含んでもよく、交互に繰り返し積層されたものであってもよい。
以後、図５に示すように、レーザ又はホイールスクライビング（ｗｈｅｅｌ ｓｃｒｉｂｉｎｇ）工程を利用して、封止部材及び薄膜基板を切断した後、支持基板５００から薄膜基板１００を含む表示パネル３００を分離する。一方、図８のように、薄膜基板上に複数の離型層を形成する場合、複数の表示パネルに分離される。
この時、隣接する離型層間Ｋの薄膜基板と支持基板は、強力に結合しているので、離型層上に位置する薄膜基板と支持基板を切断する。
本発明の一実施形態のように離型層を形成すると、従来、支持基板を分離するために薄膜基板にレーザを照射する工程を実施せずとも、支持基板５００から薄膜基板１００を容易に分離することができる。
つまり、本発明の一実施形態では、離型層が表示パネルに対応する部分のみに形成され、隣接する表示パネルと表示パネルとの間には離型層が位置しない。このように離型層が位置しない部分には、母基板と支持基板が接触して強く結合されるので、高温工程でも母基板と支持基板が分離しない。
また、画素の薄膜トランジスタを形成する工程は、脱水素化工程、導電型不純物活性化工程及び結晶化工程などのように少なくとも３００℃以上の高温工程を多数回実施されることがあるが、本発明のように離型層を形成すれば、高温工程を多数回実施しても、母基板と支持基板が分離しない。
従って、工程中に薄膜基板と支持基板の剥離なしに表示パネルを製造することができ、各表示パネルの分離時には表示パネル下に離型層が位置するので、支持基板と表示パネルの薄膜基板が容易に分離されることができる。
一方、従来は、ガラス基板のような剛性を有する支持基板上に高分子基板又は超薄膜ガラス基板を付着し、薄膜トランジスタを含む表示パネルを形成する。そして、最終ステップにおいて、高分子基板又は超薄膜ガラス基板と支持基板とを、レーザを利用して分離させる。この時、アブレーション（ａｂｌａｔｉｏｎ）を利用することで、レーザによりアブレーションが発生した部分の基板透明度が、発生しなかった基板より劣る。
しかし、本発明では、レーザのアブレーションを利用して分離しないため、表示パネルの薄膜基板の透明度が劣ったりしない。
以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例又は修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。
１０ 離型層
７０ 有機発光素子
１００ 薄膜基板
１２０ 画素
１２１ 第１信号線
１７１ 第２信号線
１７２ 第３信号線
２００ 有機発光基板
３００ 表示パネル
４００ 駆動部
５００ 支持基板

Claims (10)

  1. 支持基板上に離型層を形成するステップと、
    前記離型層上に薄膜基板を形成するステップと、
    前記薄膜基板上に画素及び封止部材を形成するステップと、
    前記薄膜基板から前記支持基板を分離するステップと、
    を含み、
    前記離型層は、シロキサンとポリイミドシランとを混合して形成される、表示パネルの製造方法。
  2. 前記シロキサンとポリイミドシランとは、シロキサン：ポリイミドシラン＝８：２〜９８：２の質量比で混合される、請求項１に記載の表示パネルの製造方法。
  3. 前記シロキサンは、ガラス状シリコーンである、請求項１又は２に記載の表示パネルの製造方法。
  4. 前記画素を形成するステップは、
    前記薄膜基板上に非晶質ケイ素膜を形成するステップと、
    前記非晶質ケイ素膜を結晶化して多結晶ケイ素膜を形成するステップと、
    前記多結晶ケイ素膜をパターニングして半導体を形成するステップと、
    前記半導体上にゲート絶縁膜を形成するステップと、
    前記ゲート絶縁膜上にゲート電極を形成するステップと、
    前記ゲート電極をマスクとして前記半導体に導電型不純物をドーピングし、ソース領域及びドレイン領域を形成するステップと、
    前記ゲート電極上に、前記ソース領域及びドレイン領域をそれぞれ露出する接触孔を有する層間絶縁膜を形成するステップと、
    前記層間絶縁膜上に、前記接触孔を介して前記ソース領域及びドレイン領域とそれぞれ連結するソース電極及びドレイン電極を形成するステップと、
    を含む、請求項１〜３の何れか１項に記載の表示パネルの製造方法。
  5. 前記ソース領域及びドレイン領域を形成するステップは、前記導電型不純物を活性化するステップを含み、
    前記導電型不純物を活性化するステップは、３００℃以上の温度で実施される、請求項４に記載の表示パネルの製造方法。
  6. 前記導電型不純物を活性化するステップは、４５０℃の温度で１時間実施される、請求項５に記載の表示パネルの製造方法。
  7. 前記画素を形成するステップは、前記ドレイン電極と連結する有機発光素子を形成するステップを更に含む、請求項４〜６の何れか１項に記載の表示パネルの製造方法。
  8. 前記薄膜基板を形成するステップにおいて、
    前記薄膜基板は、前記離型層及び前記支持基板と接触するように形成される、請求項１〜７の何れか１項に記載の表示パネルの製造方法。
  9. 前記支持基板を分離するステップでは、
    前記薄膜基板と前記離型層とが接触する領域の前記封止部材及び前記薄膜基板を切断することで分離する、請求項１〜８の何れか１項に記載の表示パネルの製造方法。
  10. 前記薄膜基板は、ポリイミド、ポリカーボネート、ポリアクリレート、ポリエーテルイミド、ポリエーテルスルホン、ポリエチレンテレフタレート、ポリエチレンナフタレートの少なくとも何れか一つを含む高分子基板と、超薄膜ガラス基板と、の少なくとも何れか一つを含む、請求項１〜９の何れか１項に記載の表示パネルの製造方法。
JP2014183471A 2013-09-10 2014-09-09 表示パネルの製造方法 Pending JP2015056664A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20130108622A KR20150029429A (ko) 2013-09-10 2013-09-10 표시 패널 및 그의 제조 방법
KR10-2013-0108622 2013-09-10

Publications (1)

Publication Number Publication Date
JP2015056664A true JP2015056664A (ja) 2015-03-23

Family

ID=51582234

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014183471A Pending JP2015056664A (ja) 2013-09-10 2014-09-09 表示パネルの製造方法

Country Status (6)

Country Link
US (1) US20150072454A1 (ja)
EP (1) EP2849241A1 (ja)
JP (1) JP2015056664A (ja)
KR (1) KR20150029429A (ja)
CN (1) CN104425773A (ja)
TW (1) TW201513318A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5898328B2 (ja) * 2012-09-27 2016-04-06 新日鉄住金化学株式会社 表示装置の製造方法
US10211239B2 (en) 2016-08-05 2019-02-19 Semiconductor Energy Laboratory Co., Ltd. Separation method, display device, display module, and electronic device
JP2019071306A (ja) * 2019-02-18 2019-05-09 パイオニア株式会社 発光装置

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101773651B1 (ko) 2013-04-09 2017-08-31 주식회사 엘지화학 적층체 및 이를 이용하여 제조된 기판을 포함하는 소자
EP3053874B1 (en) * 2015-02-04 2017-11-22 LG Electronics Inc. Light conversion member, and backlight unit and display device including the same
KR20230106750A (ko) 2016-07-29 2023-07-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법, 표시 장치, 표시 모듈, 및 전자 기기
KR20180016230A (ko) * 2016-08-04 2018-02-14 타이마이드 테크놀로지 인코포레이션 가요성 기판 어셈블리 및 가요성 인쇄 회로를 제조하기 위한 그의 응용 용도
TWI730017B (zh) 2016-08-09 2021-06-11 日商半導體能源研究所股份有限公司 顯示裝置的製造方法、顯示裝置、顯示模組及電子裝置
CN106159089B (zh) * 2016-08-22 2019-07-23 达迈科技股份有限公司 可离型的软性基板及其制造方法
CN106374055B (zh) * 2016-10-19 2019-04-30 深圳市华星光电技术有限公司 Oled显示面板的制作方法
CN106773207B (zh) 2016-12-26 2020-01-17 武汉华星光电技术有限公司 显示面板的制造方法
CN106444130A (zh) 2016-12-26 2017-02-22 武汉华星光电技术有限公司 显示面板的制造方法
KR102401414B1 (ko) 2017-10-31 2022-05-23 엘지디스플레이 주식회사 디스플레이 장치
CN107731887B (zh) * 2017-11-22 2020-05-19 武汉华星光电半导体显示技术有限公司 柔性oled显示面板的制备方法
KR102593533B1 (ko) * 2018-02-28 2023-10-26 삼성디스플레이 주식회사 디스플레이 장치용 기판의 제조방법 및 디스플레이 장치의 제조 방법
KR102618347B1 (ko) * 2018-08-07 2023-12-28 삼성디스플레이 주식회사 커팅 장치 및 이를 이용한 디스플레이 장치의 제조 방법
KR102633169B1 (ko) * 2018-09-10 2024-02-06 삼성디스플레이 주식회사 표시 장치의 제조 방법
KR102696647B1 (ko) * 2018-11-09 2024-08-22 삼성디스플레이 주식회사 플렉서블 표시 장치 및 그 제조 방법
CN110767730A (zh) * 2019-10-31 2020-02-07 云谷（固安）科技有限公司 显示面板及其制备方法、显示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3621151B2 (ja) * 1994-06-02 2005-02-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20020003403A1 (en) * 2000-04-25 2002-01-10 Ghosh Amalkumar P. Thin film encapsulation of organic light emitting diode devices
JP4219660B2 (ja) * 2002-11-18 2009-02-04 信越化学工業株式会社 ウエハダイシング・ダイボンドシート
TWI321241B (en) * 2005-09-14 2010-03-01 Ind Tech Res Inst Flexible pixel array substrate and method of fabricating the same
BRPI0920935A2 (pt) * 2008-11-26 2019-09-24 Sharp Kk dispositivo de video
TWI421809B (zh) * 2009-04-17 2014-01-01 Ind Tech Res Inst 可撓曲基板自載板上脫離的方法及可撓式電子裝置的製造方法
TWI439976B (zh) * 2009-04-17 2014-06-01 Ind Tech Res Inst 可撓曲膜自載板上脫離的方法及可撓式電子裝置的製造方法
US20110291544A1 (en) * 2010-05-31 2011-12-01 Industrial Technology Research Institute Gas barrier substrate, package of organic electro-luminenscent device and packaging method thereof
CN102651331A (zh) * 2011-06-14 2012-08-29 京东方科技集团股份有限公司 基板托盘及柔性电子器件制造方法
CN103384447B (zh) * 2013-06-26 2016-06-29 友达光电股份有限公司 软性电子装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5898328B2 (ja) * 2012-09-27 2016-04-06 新日鉄住金化学株式会社 表示装置の製造方法
JPWO2014050933A1 (ja) * 2012-09-27 2016-08-22 新日鉄住金化学株式会社 表示装置の製造方法
US10211239B2 (en) 2016-08-05 2019-02-19 Semiconductor Energy Laboratory Co., Ltd. Separation method, display device, display module, and electronic device
JP2019071306A (ja) * 2019-02-18 2019-05-09 パイオニア株式会社 発光装置

Also Published As

Publication number Publication date
EP2849241A1 (en) 2015-03-18
US20150072454A1 (en) 2015-03-12
KR20150029429A (ko) 2015-03-18
TW201513318A (zh) 2015-04-01
CN104425773A (zh) 2015-03-18

Similar Documents

Publication Publication Date Title
JP2015056664A (ja) 表示パネルの製造方法
JP6882394B2 (ja) 有機発光表示装置
US9768208B2 (en) Method of manufacturing organic light emitting display apparatus
US9865667B2 (en) Organic light-emitting diode display and manufacturing method thereof
KR102199359B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
CN105552083B (zh) 薄膜晶体管阵列基板和有机发光显示装置
KR102372774B1 (ko) 유기 발광 표시 장치
US7510891B2 (en) Organic light emitting display device and method of manufacturing the same
KR102420115B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
US20070267648A1 (en) Light emitting device and method for fabricating the same
KR102352182B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20200088940A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20160096790A (ko) 유기 발광 표시 장치 및 그 제조 방법
US20150048322A1 (en) Organic light emitting diode display
KR20120063746A (ko) 유기 발광 디스플레이 장치 및 이의 제조 방법
KR20160032391A (ko) 유기 발광 표시 장치 및 그 제조 방법
TW202125810A (zh) 顯示裝置及其製造方法
KR20160017321A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR101949675B1 (ko) 유기발광 표시장치 및 이의 제조방법
US9224988B2 (en) Method for manufacturing display device
US20240074251A1 (en) Display apparatus and method of manufacturing the same
KR102548296B1 (ko) 표시 장치용 패턴 적층 구조 및 적층 방법
KR20150081869A (ko) 유기 발광 표시 장치 및 이의 제조 방법
KR20160035168A (ko) 표시 장치 및 그 제조 방법
KR20150014328A (ko) 다중 플렉서블 유기 발광 표시 장치

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20170425