KR101640961B1 - 반도체 봉지용 수지 조성물 및 반도체 장치 - Google Patents

반도체 봉지용 수지 조성물 및 반도체 장치 Download PDF

Info

Publication number
KR101640961B1
KR101640961B1 KR1020117023327A KR20117023327A KR101640961B1 KR 101640961 B1 KR101640961 B1 KR 101640961B1 KR 1020117023327 A KR1020117023327 A KR 1020117023327A KR 20117023327 A KR20117023327 A KR 20117023327A KR 101640961 B1 KR101640961 B1 KR 101640961B1
Authority
KR
South Korea
Prior art keywords
resin
resin composition
epoxy resin
general formula
phenol
Prior art date
Application number
KR1020117023327A
Other languages
English (en)
Other versions
KR20110131263A (ko
Inventor
마사히로 와다
Original Assignee
스미토모 베이클리트 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미토모 베이클리트 컴퍼니 리미티드 filed Critical 스미토모 베이클리트 컴퍼니 리미티드
Publication of KR20110131263A publication Critical patent/KR20110131263A/ko
Application granted granted Critical
Publication of KR101640961B1 publication Critical patent/KR101640961B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G59/00—Polycondensates containing more than one epoxy group per molecule; Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups
    • C08G59/18—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing
    • C08G59/40—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing characterised by the curing agents used
    • C08G59/62—Alcohols or phenols
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G59/00—Polycondensates containing more than one epoxy group per molecule; Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups
    • C08G59/18—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing
    • C08G59/20—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing characterised by the epoxy compounds used
    • C08G59/22—Di-epoxy compounds
    • C08G59/24—Di-epoxy compounds carbocyclic
    • C08G59/245—Di-epoxy compounds carbocyclic aromatic
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G59/00—Polycondensates containing more than one epoxy group per molecule; Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups
    • C08G59/18—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing
    • C08G59/40—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing characterised by the curing agents used
    • C08G59/62—Alcohols or phenols
    • C08G59/621—Phenols
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L63/00—Compositions of epoxy resins; Compositions of derivatives of epoxy resins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Polymers & Plastics (AREA)
  • Medicinal Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Epoxy Resins (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Compositions Of Macromolecular Compounds (AREA)

Abstract

에폭시 수지(A)와 경화제(B)와 무기 충전제(C)를 포함하는 반도체 봉지용 수지 조성물로서, 에폭시 수지(A)가 소정의 구조를 가지는 에폭시 수지(A1)를 포함하고, 경화제(B)가 소정의 구조를 가지는 페놀 수지(B1)를 포함하며, 겔 침투 크로마토그래프의 면적법에 따르는 측정에서 페놀 수지(B1)의 전량 중에 포함되는 c=1 성분의 함유 비율이 면적 분율로 40％ 이상이고, 또한 c≥4 성분의 함유 비율이 면적 분율로 20％ 이하인 것을 특징으로 하는 반도체 봉지용 수지 조성물, 및 그 반도체 봉지용 수지 조성물의 경화물로 반도체 소자를 봉지해 얻어지는 것을 특징으로 하는 반도체 장치.

Description

반도체 봉지용 수지 조성물 및 반도체 장치{RESIN COMPOSITION FOR ENCAPSULATING SEMICONDUCTOR AND SEMICONDUCTOR DEVICE}
본 발명은 반도체 봉지용 수지 조성물 및 반도체 장치에 관한 것이다.
반도체 장치를 수지 봉지하는 수법으로는 트랜스퍼 성형, 압축 성형, 사출 성형 등이 있고, 보다 일반적인 트랜스퍼 성형에서는 통상 반도체 봉지용 수지 조성물은 성형기에 타블렛 형태로 공급된다. 타블렛 모양의 반도체 봉지용 수지 조성물은 에폭시 수지, 경화제, 경화 촉진제, 무기 충전재 등을 롤 또는 압출기 등 이용해 용융 혼련을 실시하고, 냉각 후에 분쇄하고, 원주 또는 직방체 형상의 타블렛으로 가압 성형(타정)함으로써 얻을 수 있다. 반도체 봉지용 수지 조성물의 양산 공정에서는 단발식 또는 로터리식의 타정기를 이용해 연속적으로 타블렛 성형이 실시되지만, 이때 타블렛의 균열이나 이지러짐 혹은 타정기 내의 성형 금형 내면에 수지 조성물이 부착해 타블렛 표면이 까칠까칠한 상태가 되는 외관 불량이 발생하는 등의 불편이 일어나는 경우가 있다. 균열이나 이지러짐이 생긴 타블렛은 패키지 성형 공정에서 반송 불량이나 미충전 불량을 초래하고, 외관 불량은 수송 중에 타블렛의 균열, 이지러짐의 원인이 되는 경우가 있다. 상술한 균열, 이지러짐이나 외관 불량의 저감 수법으로는 예를 들어 타정기 내의 성형 금형의 표면 조도(粗度)를 최적화하는 환경 온도나 금형 온도를 제어하는 방법 등이 제안되고 있다(예를 들면, 특허문헌 1, 특허문헌 2, 특허문헌 3 참조).
한편, 근래의 전자기기의 소형화, 경량화, 고성능화의 시장 동향을 배경으로 하여 반도체 소자의 고집적화가 해마다 진행되어 실장 방식도 삽입 실장으로부터 표면 실장으로 변천하고 있다. 반도체 패키지 형태는 표면 실장 형태의 QFP(Quad Flat Package)로 대표되는 소형, 경량이고 또한 다핀화에 대응할 수 있는 타입이 등장하고, 또한 다핀화, 와이어 배선의 협(狹)피치화, 나아가서는 1패키지 내에 칩을 적층하는 구조 등이 등장하고 있다. 이와 같은 반도체 장치에서는 수지 봉지 부분의 두께가 얇고, 또한 와이어 밀도가 증대하기 때문에 종래의 반도체 장치보다도 미충전이나 보이드, 와이어 흐름 등의 패키지 성형 공정에서의 성형 불량이 생기기 쉬워지는 경향이 있다. 따라서, 유동 특성을 향상시킬 목적으로부터 에폭시 수지 및 경화제에 저분자량의 것이나 결정성의 것을 이용하는 수법이 일반적으로 행해진다.
그렇지만, 저분자량 혹은 결정성의 에폭시 수지나 경화제를 배합했을 경우, 수지 조성물의 유동성은 향상되어 성형 수율은 향상되지만, 타블렛 타정 성형 공정에서 균열, 이지러짐이나 외관 불량이 생기기 쉬워져 상술한 타정법으로도 타블렛 성형성이 충분히 개선되지 않아 패키지 성형성과 타블렛 성형성이 양립하지 않는 경우가 있었다.
일본 특허 제2551548호 공보 일본 공개특허 평8-52734호 공보 일본 공개특허 평10-175210호 공보
본 발명은 타블렛 타정 수율을 손상시키는 일 없이 패키지 성형시의 유동성, 성형성이 뛰어난 반도체 봉지용 수지 조성물 및 그것을 이용한 반도체 장치를 제공하는 것이다.
본 발명의 반도체 봉지용 수지 조성물은 에폭시 수지(A)와 경화제(B)와 무기 충전제(C)를 포함하는 반도체 봉지용 수지 조성물로서,
상기 에폭시 수지(A)가 하기 일반식 (1):
Figure 112011077435215-pct00001
(단, 상기 일반식 (1)에 있어서, R1 및 R3은 탄소수 1~5의 탄화수소기이며, 서로 동일해도 상이해도 된다. R2는 직접 결합, 탄소수 1~5의 탄화수소기, -S-, -O- 중 어느 하나를 나타낸다. a 및 b는 0~4의 정수이며, 서로 동일해도 상이해도 된다.)
로 나타내는 구조를 가지는 에폭시 수지(A1)를 포함하고,
상기 경화제(B)가 하기 일반식 (2):
Figure 112011077435215-pct00002
(단, 상기 일반식 (2)에 있어서, c는 0~20의 정수이다.)
로 나타내는 페놀 수지(B1)를 포함하며, 겔 침투 크로마토그래프의 면적법에 따르는 측정에서 일반식 (2)로 나타내는 페놀 수지(B1)의 전량 중에 포함되는 c=1 성분의 함유 비율이 면적 분율로 40% 이상이고, 또한 c≥4 성분의 함유 비율이 면적 분율로 20% 이하인 것을 특징으로 한다.
본 발명의 반도체 봉지용 수지 조성물은 상기 페놀 수지(B1)가 겔 침투 크로마토그래프의 면적법에 따르는 측정에서 상기 일반식 (2)로 나타내는 페놀 수지(B1)의 전량 중에 포함되는 c=0 성분의 함유 비율이 면적 분율로 16% 이하인 것으로 할 수 있다.
본 발명의 반도체 봉지용 수지 조성물은 상기 에폭시 수지(A1)가 알킬기 치환 또는 비치환된 비페놀, 비스페놀 A, 비스페놀 F, 비스페놀 S, 비스페놀 A/D, 옥시비스페놀로 이루어진 군으로부터 선택된 페놀 화합물을 디글리시딜에테르화한 결정성 에폭시 수지인 것으로 할 수 있다.
본 발명의 반도체 봉지용 수지 조성물은 상기 에폭시 수지(A1)가 융점을 가지는 것으로, 그 융점을 TA1로 하고, 상기 페놀 수지(B1)의 연화점을 TB1로 했을 때, 양자의 온도차의 절대값 |TA1-TB1|이 35℃ 이하인 것으로 할 수 있다.
본 발명의 반도체 봉지용 수지 조성물은 상기 반도체 봉지용 수지 조성물이 타블렛 모양으로서 트랜스퍼 성형법에 의해 반도체 소자를 봉지하기 위해서 이용되는 것으로 할 수 있다.
본 발명의 반도체 장치는 상술한 반도체 봉지용 수지 조성물의 경화물로 반도체 소자를 봉지해 얻어지는 것을 특징으로 한다.
본 발명에 따르면, 타블렛 성형성을 해치는 일 없이 패키지 성형시의 유동성, 성형성이 뛰어난 반도체 봉지용 수지 조성물을 얻을 수 있다.
상술한 목적 및 그 밖의 목적, 특징 및 이점은 이하에 설명하는 바람직한 실시형태 및 거기에 부수하는 이하의 도면에 의해서 더욱 명백해진다.
도 1은 본 발명에 관한 반도체 봉지용 수지 조성물을 이용한 반도체 장치의 일례에 대해서, 단면 구조를 나타낸 도면이다.
도 2는 본 발명에 관한 반도체 봉지용 수지 조성물을 이용한 한면 봉지형의 반도체 장치의 일례에 대해서, 단면 구조를 나타낸 도면이다.
도 3은 경화제 1 및 경화제 2의 GPC 차트이다.
도 4는 경화제 3의 GPC 차트이다.
도 5는 경화제 4의 GPC 차트이다.
도 6은 경화제 5의 GPC 차트이다.
본 발명은 에폭시 수지(A)와 경화제(B)와 무기 충전제(C)를 포함하는 반도체 봉지용 수지 조성물로서, 상기 에폭시 수지(A)가 일반식 (1)로 나타내는 구조를 가지는 에폭시 수지(A1)를 포함하고, 상기 경화제(B)가 일반식 (2)로 나타내는 페놀 수지(B1)를 포함하며, 겔 침투 크로마토그래프의 면적법에 따르는 측정에서 일반식 (2)로 나타내는 페놀 수지(B1)의 전량 중에 포함되는 c=1 성분의 함유 비율이 면적 분율로 40% 이상이고, 또한 c≥4 성분의 함유 비율이 면적 분율로 20% 이하임으로 인해 타블렛 성형성과 패키지 성형성의 밸런스가 뛰어난 반도체 봉지용 수지 조성물이 얻어지는 것이다. 이하, 본 발명에 대해서 상세하게 설명한다.
먼저, 반도체 봉지용 수지 조성물에 대해서 설명한다. 본 발명의 반도체 봉지용 수지 조성물에서는 에폭시 수지(A)로서 하기 일반식 (1)로 나타내는 구조를 가지는 에폭시 수지(A1)를 이용한다. 일반식 (1)에 있어서, 치환기 R1 및 R3은 탄소수 1~5의 탄화수소기이고, 서로 동일해도 상이해도 되며, R2는 직접 결합, 탄소수 1~5의 탄화수소기, -S-, -O- 중 어느 하나이고, a 및 b는 0~4의 정수이며, 서로 동일해도 상이해도 된다. 일반식 (1)로 나타내는 구조를 가지는 에폭시 수지(A1)는 분자량이 작기 때문에 용융 점도가 낮아 양호한 유동성을 발현할 수 있다. 이와 같은 에폭시 수지로는 예를 들어, 알킬기 치환 또는 비치환된 비페놀, 비스페놀 A, 비스페놀 F, 비스페놀 S, 비스페놀 A/D, 옥시비스페놀 등의 디글리시딜에테르 화합물을 들 수 있고, 시판품으로는 신일철화학(주)제 YSLV-80XY(테트라메틸 비스페놀 F형 에폭시), 신일철화학(주)제 YSLV-120TE(하기 식 (3)으로 나타내는 알킬기 치환형 비스페놀 S형 에폭시 수지), 재팬에폭시레진제 YX4000H(테트라메틸비페놀의 에폭시 수지), 재팬에폭시레진제 YL6810(비스페놀 A형 에폭시 수지) 등을 들 수 있다.
Figure 112011077435215-pct00003
(단, 상기 일반식 (1)에 있어서, R1 및 R3은 탄소수 1~5의 탄화수소기이며, 서로 동일해도 상이해도 된다. R2는 직접 결합, 탄소수 1~5의 탄화수소기, -S-, -O- 중 어느 하나를 나타낸다. a 및 b는 0~4의 정수이며, 서로 동일해도 상이해도 된다.)
Figure 112011077435215-pct00004
일반식 (1)로 나타내는 구조를 가지는 에폭시 수지(A1)는 상술한 구조라면 특별히 한정되지 않지만, 융점을 가지는 것으로서 그 융점은 40℃ 이상인 것이 바람직하고, 45℃ 이상인 것이 보다 바람직하다. 융점의 하한값이 상기 범위 내이면 에폭시 수지 원료의 수송이나 보존 중에 블로킹이 생기기 어려워 작업성을 해칠 우려가 적다. 또, 융점의 상한값에 대해서도 특별히 한정되지 않지만, 140℃ 이하인 것이 바람직하고, 125℃ 이하인 것이 보다 바람직하다. 융점의 상한값이 상기 범위 내이면 용융 혼련 중 수지의 용융 부족에 의한 경화성 불량 등의 문제를 일으킬 우려가 적다.
본 발명의 반도체 봉지용 수지 조성물에서는 일반식 (1)로 나타내는 구조를 가지는 에폭시 수지(A1)를 이용함에 따른 효과가 손상되지 않는 범위에서 다른 에폭시 수지를 병용할 수 있다. 병용할 수 있는 에폭시 수지로는 페놀노볼락형 에폭시 수지, 크레졸노볼락형 에폭시 수지 등의 노볼락형 에폭시 수지; 트리페놀메탄형 에폭시 수지, 알킬 변성 트리페놀메탄형 에폭시 수지 등의 다관능 에폭시 수지; 페닐렌 골격을 가지는 페놀아랄킬형 에폭시 수지, 나프톨아랄킬형 에폭시 수지, 비페닐렌 골격을 가지는 페놀아랄킬형 에폭시 수지, 페닐렌 골격을 가지는 나프톨아랄킬형 에폭시 수지 등의 아랄킬형 에폭시 수지; 디히드록시나프탈렌형 에폭시 수지, 나프톨 또는 디히드록시나프탈렌의 2량체를 글리시딜에테르화하여 얻어지는 에폭시 수지 등의 나프톨형 에폭시 수지; 트리글리시딜 이소시아누레이트, 모노알릴디글리시딜 이소시아누레이트 등의 트리아진 핵 함유 에폭시 수지; 디시클로펜타디엔 변성 페놀형 에폭시 수지 등의 유교(有橋) 환상 탄화수소 화합물 변성 페놀형 에폭시 수지, 메톡시나프탈렌형 에폭시 수지, 디히드로안트라퀴논형 에폭시 수지를 들 수 있다. 반도체 봉지용 수지 조성물로서의 내습 신뢰성을 고려하면, 이온성 불순물인 Na+ 이온이나 Cl- 이온이 최대한 적은 쪽이 바람직하고, 경화성의 점으로부터 에폭시 당량으로는 100g/eq 이상, 500g/eq 이하가 바람직하다.
다른 에폭시 수지를 병용하는 경우에 있어서의 일반식 (1)로 나타내는 구조를 가지는 에폭시 수지(A1)의 배합 비율로는 전체 에폭시 수지(A)에 대해서 25중량% 이상인 것이 바람직하고, 45중량% 이상인 것이 보다 바람직하며, 60중량% 이상인 것이 특히 바람직하다. 배합 비율이 상기 범위 내이면 유동성을 향상시키는 효과를 얻을 수 있다.
에폭시 수지(A) 전체의 배합 비율의 하한값에 대해서는 특별히 한정되지 않지만, 전체 반도체 봉지용 수지 조성물 중에 2중량% 이상인 것이 바람직하고, 4중량% 이상인 것이 보다 바람직하다. 배합 비율의 하한값이 상기 범위 내이면 유동성의 저하 등을 일으킬 우려가 적다. 또, 에폭시 수지(A) 전체의 배합 비율의 상한값에 대해서도 특별히 한정되지 않지만, 전체 반도체 봉지용 수지 조성물 중에 15중량% 이하인 것이 바람직하고, 13중량% 이하인 것이 보다 바람직하다. 배합 비율의 상한값이 상기 범위 내이면 내납땜성 저하 등을 일으킬 우려가 적다.
본 발명의 반도체 봉지용 수지 조성물은 경화제(B)로서 하기 일반식 (2)로 나타내는 페놀 수지(B1)를 포함하고, 겔 침투 크로마토그래프의 면적법에 따르는 측정에서 일반식 (2)로 나타내는 페놀 수지(B1)의 전량에 대한 c=1의 성분의 함유 비율이 면적 분율로 40% 이상이며, 또한 c≥4 성분의 함유 비율이 면적 분율로 20% 이하인 것을 이용한다. 또한, 일반식 (2)로 나타내는 페놀 수지(B1)의 전량 중에 포함되는 c=0 성분의 함유 비율이 면적 분율로 16% 이하인 것이 바람직하다. 여기서, 일반식 (2)로 나타내는 페놀 수지(B1)의 전량이란, c=1 성분, c≥4 성분, c=0 성분의 함유 비율이 어떠한 것이든가에 관계없이 반도체 봉지용 수지 조성물 중에 포함되는 1종 또는 복수의 일반식 (2)로 나타내는 페놀 수지의 합계를 의미한다. 일반식 (2)로 나타내는 페놀 수지(B1)에 있어서, 일반식 (2)의 c=0의 성분은 저점도이지만, 1분자 중의 수산기가 2개이기 때문에 특히 에폭시 수지(A1)와 같은 2관능의 에폭시 수지와 용융 혼련했을 경우에 분자끼리 사이의 응집력이 충분하지 않기 때문에 타블렛의 강도가 저하될 가능성이 있고, 또 경화 후에도 가교 구조를 얻는 것은 어렵다. c=1의 성분은 c=0에 이어 저점도이며, 또한 1분자 내에 3개의 수산기를 가지기 때문에 용융 혼련이 용이하여 수지 조성물 상태로 에폭시 수지(A1)와 같은 2관능의 에폭시 수지와 양호한 응집력을 발현하고, 경화 후에도 입체 가교 구조를 형성하는 것이 가능하다. c의 수가 증가함에 따라 점도는 높아져 용융 혼련성이나 유동성이 부족해지고, 특히 반복 단위가 c≥4에서는 추가로 자신의 입체 장해에 의해 에폭시 수지(A1)와 같은 2관능의 에폭시 수지와의 반응성이 부족해지는 경향이 있다. 본 발명의 반도체 봉지용 수지 조성물은 일반식 (2)로 나타내는 페놀 수지(B1)의 전량 중에 포함되는 c=1 성분의 함유 비율의 하한값에 대해서는 면적 분율로 40% 이상인 것이 바람직하고, 50% 이상인 것이 보다 바람직하며, 55% 이상인 것이 특히 바람직하다. c=1 성분의 함유 비율의 하한값이 상기 범위 내이면 타블렛 타정 수율의 저하를 일으킬 우려가 적고, 또한 수지 조성물의 유동성을 향상시킬 수 있다. c=1 성분의 함유 비율의 상한값에 대해서는 특별히 한정되지 않지만, 면적 분율로 85% 이하인 것이 바람직하고, 80% 이하인 것이 보다 바람직하다. c=1 성분의 상한값이 상기 범위 내이면 일반식 (2)로 나타내는 페놀 수지(B1)의 합성 수율이 너무 낮아짐으로 인한 고비용화의 우려가 적다. 일반식 (2)로 나타내는 페놀 수지(B1)의 전량 중에 포함되는 c≥4 성분의 함유 비율의 상한값에 대해서는 특별히 한정되지 않지만, 면적 분율로 20% 이하인 것이 바람직하고, 15% 이하인 것이 보다 바람직하다. c≥4 성분의 함유 비율의 상한값이 상기 범위 내이면 유동성의 저하를 일으킬 우려가 적다. 일반식 (2)로 나타내는 페놀 수지(B1)의 전량 중에 포함되는 c=0 성분의 함유 비율의 상한값에 대해서는 특별히 한정되지 않지만, 면적 분율로 16% 이하인 것이 바람직하고, 12% 이하인 것이 보다 바람직하다. c=0 성분의 함유 비율의 상한값이 상기 범위 내이면 타블렛 성형시의 균열, 이지러짐이나 외관 불량을 일으킬 우려가 적다. 또한, 상술한 각 성분의 함유 비율은 후술하는 겔 침투 크로마토그래프의 면적법에 따르는 측정에 의해 구할 수 있다.
Figure 112011077435215-pct00005
(단, 상기 일반식 (2)에 있어서, c는 0~20의 정수이다.)
본 발명에서는 일반식 (2)로 나타내는 페놀 수지(B1)가 상술한 구조로서, c=1 성분, c≥4 성분의 함유 비율이 상술한 범위이면 특별히 한정되지 않지만, 일반식 (2)로 나타내는 페놀 수지(B1)의 연화점의 하한값은 50℃ 이상인 것이 바람직하고, 60℃ 이상인 것이 보다 바람직하다. 연화점의 하한값이 상기 범위 내이면 에폭시 수지 원료의 수송이나 보존 중에 블로킹이 생기기 어려워 작업성을 해칠 우려가 적다. 또, 연화점의 상한값에 대해서는 특별히 한정되지 않지만, 140℃ 이하인 것이 바람직하고, 125℃ 이하인 것이 보다 바람직하다. 연화점의 상한값이 상기 범위 내이면 용융 혼련 중의 수지의 용융 부족에 의한 경화성 불량 등의 문제를 일으킬 우려가 적다.
일반식 (2)로 나타내는 페놀 수지(B1)에서의 일반식 (2)의 c=1 성분의 함유 비율, c≥4 성분의 함유 비율 및 c=0 성분의 함유 비율은 다음과 같이 하여 산출할 수 있다. 일반식 (2)로 나타내는 페놀 수지(B1)의 겔 침투 크로마토그래피(GPC) 측정을 실시해서, 검출된 피크에 대응하는 각 성분의 PS 환산 분자량을 구하고, 검출된 피크 면적의 비로부터 검출된 피크에 대응하는 각 성분의 함유 비율(면적 분율)을 산출할 수 있다.
본 발명에서의 겔 침투 크로마토그래피(GPC) 측정은 다음과 같이 행해진다. GPC 장치는 펌프, 인젝터, 가이드 컬럼, 컬럼 및 검출기로 구성되고, 용매에는 테트라히드로푸란(THF)을 이용한다. 펌프의 유속은 0.5㎖/분으로 측정을 행한다. 이것보다 높은 유속에서는 목적하는 분자량의 검출 정도(精度)가 낮아지기 때문에 바람직하지 않다. 또, 상기의 유속으로 정도 좋게 측정을 행하기 위해서는 유량 정도가 좋은 펌프를 사용하는 것이 필요하고, 유량 정도는 0.10% 이하가 바람직하다. 가이드 컬럼에는 시판되는 가이드 컬럼(예를 들면, 도오소(주)제 TSK GUARD COLUMN HHR-L: 지름 6.0㎜, 관 길이 40㎜), 컬럼에는 시판되는 폴리스티렌 젤 컬럼(도오소(주)제 TSK-GEL GMHHR-L: 지름 7.8㎜, 관 길이 30㎜)를 복수개 직렬 접속시킨다. 검출기에는 시차 굴절률계(RI 검출기. 예를 들면, WATERS사제 시차 굴절률(RI) 검출기 W2414)를 이용한다. 측정에 앞서, 가이드 컬럼, 컬럼 및 검출기 내부는 40℃로 안정시켜 둔다. 시료에는 농도 3~4㎎/㎖로 조정한 에폭시 수지(A)의 THF 용액을 준비하고, 이것을 약 50~150㎕ 인젝터로부터 주입하여 측정을 행한다. 시료의 해석에 있어서는 단분산 폴리스티렌(이하 PS) 표준 시료에 의해 작성한 검량선을 이용한다. 검량선은 PS의 분자량의 대수값과 PS의 피크 검출 시간(머무름 시간)을 플롯해 3차식으로 회귀한 것을 이용한다. 검량선 작성용의 표준 PS 시료로는 쇼와전공(주)제 Shodex 스탠다드 SL-105 시리즈의 품번 S-1.0(피크 분자량 1060), S-1.3(피크 분자량 1310), S-2.0(피크 분자량 1990), S-3.0(피크 분자량 2970), S-4.5(피크 분자량 4490), S-5.0(피크 분자량 5030), S-6.9(피크 분자량 6930), S-11(피크 분자량 10700), S-20(피크 분자량 19900)을 사용한다.
본 발명에서는 페놀 수지(B1)가 일반식 (2)의 구조로 나타내어지고, c=1 성분, c≥4 성분의 양이 상술한 범위이면 중합의 방법이나 성분량의 조정 방법에 특별히 제한은 없다. 중합 방법의 예로는 페놀과 포름알데히드를 산 촉매 하에서 중축합시킨 후, 잔류 모노머 및 수분을 증류 제거하는 방법을 들 수 있지만, 시판되는 페놀 노볼락 수지를 이용해도 된다. 또, 일반식 (2)의 c=1 성분, c≥4 성분, c=0 성분의 양을 조정하기 위해서, 후술하는 증류, 수세, 추출, 컬럼 크로마토그래피 분별 혹은 소정의 분자량 분포의 페놀 노볼락을 혼합하는 등의 수법을 이용할 수 있다.
상기의 페놀에는 시판되는 페놀 모노머 혹은 페놀을 용제 희석한 용액 등을 사용할 수 있지만, 공업용 페놀이 비용 면에서 바람직하다. 상기 포름알데히드는 파라포름알데히드, 트리옥산, 포름알데히드 수용액 등 포름알데히드 발생원이 되는 물질, 혹은 이들 포름알데히드의 용액을 사용할 수 있다. 통상은 포름알데히드 수용액을 사용하는 것이 작업성이나 비용의 면에서 바람직하다. 또, 이 밖에도 합성 원료로서 미리 페놀과 알데히드를 이용해 산 촉매 하에서 중축합시킨 중합물, 그들의 증류물, 추출물, 분자량 분급물, 관출물(缶出物)을 이용해도 되고, 그 밖에도 시판되는 비스페놀 F나 페놀 노볼락 수지를 병용해도 상관없다.
상기 산 촉매로는 통상 페놀 노볼락 수지 합성에 있어서 공지인 산 촉매를 이용하는 것이 가능하다. 예를 들면, 황산, 염산, 인산, 아인산 등의 무기산, 혹은 옥살산, 포름산, 유기 포스폰산, 파라톨루엔술폰산, 디메틸황산 등의 유기산, 아세트산 아연, 아세트산 니켈 등을 이용하는 것이 가능하고, 이것들을 단독 혹은 2 이상 조합해 사용하는 것도 가능하다. 그 중에서도, 옥살산, 염산은 용이하게 페놀 수지로부터 촉매를 제거할 수 있기 때문에 바람직하다.
페놀과 포름알데히드의 중축합에 있어서의 페놀(P)과 포름알데히드(F)의 반응 몰비(F/P 몰비) 및 반응 온도에 대해서는 특별히 제한은 없지만, 통상 F/P 몰비는 0.05~0.7몰의 범위에서 반응 온도는 50~150℃의 범위에서 반응시키는 것이 바람직하다. 여기서, 반응 몰비(F/P 몰비), 또는 반응 온도를 낮게 함으로써 평균 분자량을 저감시켜 c≥4 성분의 양을 낮게 조정할 수 있다.
상술한 증류에 의한 분자량 조정 방법으로는 특별히 제한은 없지만, 예를 들어 상압 증류, 감압 증류, 수증기 증류 등의 수법을 들 수 있다. 증류 조작의 온도는 50℃ 이상, 250℃ 이하에서의 증류 조작이 바람직하고, 여기서 증류 온도가 50℃ 미만인 경우, 증류에 의한 효율이 나빠져 생산성의 관점으로부터 바람직하지 않고, 250℃을 넘는 경우에는 페놀 노볼락 수지의 분해와 고분자량화가 일어나기 때문에 바람직하지 않다. 구체적으로는 100~150℃의 상압 증류함으로써 수분을, 150~200℃, 5000Pa의 조건으로 감압 증류함으로써 페놀 모노머 성분을, 200~250℃, 5000Pa의 조건으로 감압 수증기 증류함으로써 일반식 (2)의 c=0 성분을 각각 효율적으로 제거할 수 있고, 이것들을 적절히 조합함으로써 일반식 (2)의 c=1 성분의 함유 비율을 높일 수 있다.
상술한 수세에 의한 분자량 조정 방법으로는 구체적으로는 페놀노볼락 수지 혹은 페놀노볼락 수지를 유기용제로 용해시킨 것에 물을 가하고, 상압 혹은 가압 하, 20~150℃의 온도에서 교반시킨 후에 정치 혹은 원심 분리로 수상과 유기상으로 분리시키고, 수상을 계 외로 제거함으로써 수상에 용해된 저분자량 성분, 주로 페놀 모노머 성분과 일반식 (2)의 c=0 성분을 저감시킬 수 있다. 이들 조작에 의해, 결과적으로 일반식 (2)의 c=1 성분량을 조정하는 것이 가능하다.
상술한 추출에 의한 분자량 조정 방법으로는 톨루엔, 크실렌 등의 페놀 수지에 대한 용해성이 낮은 비극성 용제를 페놀 노볼락 수지, 페놀 노볼락 수지 수용액, 혹은 알코올 등의 극성 용제에 용해시킨 페놀 수지에 첨가하고, 상압 혹은 가압 하, 20~150℃의 온도에서 교반시키고 나서, 정치 혹은 원심 분리로 비극성 용제상과 다른 성분상으로 분리시키고, 비극성 용제상을 계 외로 제거함으로써 비극성 용제상에 용해된 고분자량 성분을 제거시킬 수 있다. 이들 조작을 실시함으로써, 결과적으로 c≥4 성분의 양을 저감, 조정하는 것이 가능하다.
상술한 분별 컬럼에 의한 분자량 조정 방법으로는 분액 로트(separatory funnel), 폴리스티렌 젤을 충전한 분별 컬럼에 굴절률(RI) 검출기, 분액 포집용 밸브를 직렬로 접속하고, 분액 로트로부터 페놀 노볼락 수지의 테트라히드로푸란 용액을 공급한 후, 테트라히드로푸란 용리액을 공급해 굴절률(RI) 차트를 모니터하고, 소정의 피크가 검출되고 나서 소실할 때까지의 사이의 추출 용액을 포집함으로써 임의의 분자량 성분을 채취할 수 있다.
상술한 혼합에 의한 분자량 조정 방법으로는 특별히 제한은 없지만, 페놀과 포름알데히드를 이용해 산 촉매 하에서 중축합시킨 중합물, 시판되는 페놀 노볼락 수지를 증류, 추출, 관출, 분별 등의 조작을 실시한 후, 이들 복수의 수지를 융점 이상의 온도에서 용융 혼합하거나, 혹은 용제에 용해한 후에 혼합해 용제를 감압 제거하여 얻은 것을 이용함으로써, 식 (2)의 c=1 성분, c≥4 성분, c=0 성분의 양을 조정하는 것도 가능하다. 이 경우, 개별 수지 단독으로는 c=1 성분, c≥4 성분의 양이 상술한 범위로부터 벗어나는 것을 포함하는 경우여도 된다.
본 발명의 반도체 봉지용 수지 조성물에서는 페놀 수지(B1)를 이용함에 따른 효과가 손상되지 않는 범위에서 다른 경화제를 병용할 수 있다. 병용할 수 있는 경화제로는 예를 들면 중부가형의 경화제, 촉매형의 경화제, 축합형의 경화제 등을 들 수 있다. 중부가형의 경화제로는 예를 들면, 디에틸렌트리아민(DETA), 트리에틸렌테트라민(TETA), 메타크실릴렌디아민(MXDA) 등의 지방족 폴리아민, 디아미노디페닐메탄(DDM), m-페닐렌디아민(MPDA), 디아미노디페닐술폰(DDS) 등의 방향족 폴리아민 외, 디시안디아미드(DICY), 유기산 디히드라라지드 등을 포함하는 폴리아민 화합물; 헥사히드로 무수 프탈산(HHPA), 메틸테트라히드로 무수 프탈산(MTHPA) 등의 지환족 산무수물, 무수 트리멜리트산(TMA), 무수 피로멜리트산(PMDA), 벤조페논테트라카르복시산(BTDA) 등의 방향족 산무수물 등을 포함하는 산무수물; 페놀아랄킬 수지, 디시클로펜타디엔 변성 페놀 수지 등의 페놀 수지계 화합물; 폴리설파이드, 티오에스테르, 티오에테르 등의 폴리메르캅탄 화합물; 이소시아네이트 프리폴리머, 블록화 이소시아네이트 등의 이소시아네이트 화합물; 카르복시산 함유 폴리에스테르 수지 등의 유기산류 등을 들 수 있다. 본 발명의 반도체 봉지용 수지 조성물에서 병용할 수 있는 경화제로는 내연성, 내습성, 전기 특성, 경화성, 보존 안정성 등의 밸런스의 점으로부터 페놀 수지계 경화제가 바람직하다. 페놀 수지계 경화제는 1분자 내에 페놀성 수산기를 2개 이상 가지는 모노머, 올리고머, 폴리머 전반이며, 그 분자량, 분자 구조를 특별히 한정하는 것은 아니지만, 예를 들면 크레졸노볼락 수지 등의 노볼락형 수지; 트리페놀메탄형 페놀 수지 등의 다관능형 페놀 수지; 테르펜 변성 페놀 수지, 디시클로펜타디엔 변성 페놀 수지 등의 변성 페놀 수지; 페닐렌 골격 및/또는 비페닐렌 골격을 가지는 페놀아랄킬 수지, 페닐렌 및/또는 비페닐렌 골격을 가지는 나프톨아랄킬 수지 등의 아랄킬형 수지; 비스페놀 A, 비스페놀 AD 등의 비스페놀 화합물 등을 들 수 있다. 이들 중, 경화성의 점으로부터 수산기 당량은 90g/eq 이상, 250g/eq 이하인 것이 바람직하다.
경화제(B) 전체의 배합 비율의 하한값에 대해서는 특별히 한정되지 않지만, 전체 반도체 봉지용 수지 조성물 중에 0.8중량% 이상인 것이 바람직하고, 1.5중량% 이상인 것이 보다 바람직하다. 배합 비율의 하한값이 상기 범위 내이면 충분한 유동성을 얻을 수 있다. 또, 경화제(B) 전체의 배합 비율의 상한값에 대해서도 특별히 한정되지 않지만, 전체 반도체 봉지용 수지 조성물 중에 10중량% 이하인 것이 바람직하고, 8중량% 이하인 것이 보다 바람직하다. 배합 비율의 상한값이 상기 범위 내이면 양호한 내납땜성을 얻을 수 있다.
또, 경화제(B)로서 페놀 수지계 경화제를 이용하는 경우에는 에폭시 수지 전체와 페놀 수지계 경화제 전체의 배합 비율로는 에폭시 수지(A) 전체의 에폭시기 수(EP)와 페놀 수지계 경화제 전체의 페놀성 수산기 수(OH)의 당량비 (EP)/(OH)가 0.8 이상, 1.3 이하인 것이 바람직하다. 당량비가 이 범위이면 반도체 봉지용 수지 조성물의 성형시에 충분한 경화성을 얻을 수 있다. 또, 당량비가 이 범위이면 수지 경화물에서의 양호한 물성을 얻을 수 있다.
본 발명의 반도체 봉지용 수지 조성물에 있어서, 에폭시 수지(A1)가 융점을 가지는 것으로, 그 융점을 TA1로 하고, 일반식 (2)로 나타내는 페놀 수지(B1)의 연화점을 TB1로 했을 때, 양자의 온도차의 절대값 |TA1-TB1|은 35℃ 이하인 것이 바람직하고, 30℃ 이하인 것이 보다 바람직하다. 에폭시 수지(A1)의 융점과 일반식 (2)로 나타내는 페놀 수지(B1)의 연화점의 온도차가 상술한 범위이면 양호한 타블렛 성형성을 얻을 수 있다. 상술한 온도차를 작게 함으로써, 타블렛 성형성, 수율이 향상되는 이유는 분명하지는 않지만, 수지 조성물의 용융 혼련 공정에서 에폭시 수지(A1)와 일반식 (2)로 나타내는 페놀 수지(B1)가 신속하게 용융 혼합될 수 있는 결과, 냉각 후의 에폭시 수지와 경화제의 응집력이 향상되는 것을 생각할 수 있다. 한편, 결정성 에폭시 수지의 융점이 과잉으로 높은 경우에는 용융이 신속하게 진행되지 않아 경화제 성분과의 혼합이 부족하고, 결정성 에폭시 수지의 융점이 과잉으로 낮은 경우에는 다른 성분보다도 용이하게 저온에서 용융되지만, 가열 혼합 중에 충분한 쉐어가 가해지지 않아 경화제와의 혼합, 응집력이 부족하게 된다. 또, 에폭시 수지(A1) 및 페놀 수지(B1)와 병용하는 그 밖의 에폭시 수지 및 경화제의 연화점 또는 융점의 하한값에 대해서는 50℃ 이상인 것이 바람직하고, 60℃ 이상인 것이 보다 바람직하다. 또, 에폭시 수지(A1) 및 페놀 수지(B1)와 병용하는 그 밖의 에폭시 수지 및 경화제의 연화점 또는 융점의 상한값에 대해서는 특별히 한정되지 않지만, 140℃ 이하인 것이 바람직하고, 125℃ 이하인 것이 보다 바람직하다. 에폭시 수지(A1) 및 페놀 수지(B1)와 병용하는 그 밖의 에폭시 수지 및 경화제의 연화점 또는 융점이 상기 범위 내이면 용융 혼련 중의 수지의 용융 부족에 의한 타블렛의 외관 불량이나 결손 등의 문제를 일으킬 우려가 적다.
본 발명의 반도체 봉지용 수지 조성물에서는 추가로 (C) 무기 충전제를 이용할 수 있다. 본 발명의 반도체 봉지용 수지 조성물에서 이용할 수 있는 무기 충전제(C)로는 일반적으로 반도체 봉지용 수지 조성물에 이용되고 있는 것을 사용할 수 있고, 예를 들면 용융 실리카, 구상 실리카, 결정 실리카, 알루미나, 질화규소, 질화알루미늄 등을 들 수 있다. 무기 충전제(C)의 입경으로는 금형 캐비티에 대한 충전성을 고려하면 0.01㎛ 이상, 150㎛ 이하인 것이 바람직하다.
무기 충전제(C)의 함유 비율의 하한값으로는 반도체 봉지용 수지 조성물 전체의 75중량% 이상인 것이 바람직하고, 80중량% 이상인 것이 보다 바람직하며, 83중량% 이상인 것이 특히 바람직하다. 무기 충전제(C)의 함유 비율의 하한값이 상기 범위 내이면 반도체 봉지용 수지 조성물은 양호한 타블렛 성형성을 얻을 수 있고, 그 경화물 물성으로서 흡습량이 증가하거나 강도가 저하하거나 하는 일이 없이 양호한 내납땜 크랙성을 얻을 수 있다. 또, 무기 충전제(C)의 함유 비율의 상한값으로는 반도체 봉지용 수지 조성물 전체의 93중량% 이하인 것이 바람직하고, 91중량% 이하인 것이 보다 바람직하며, 90중량% 이하인 것이 특히 바람직하다. 무기 충전제(C)의 함유 비율의 상한값이 상기 범위 내이면 유동성이 손상되는 일이 없이 양호한 성형성을 얻을 수 있다.
본 발명의 반도체 봉지용 수지 조성물에서는 추가로 경화 촉진제(D)를 이용할 수 있다. 경화 촉진제(D)는 에폭시 수지의 에폭시기와 페놀성 수산기를 2개 이상 포함하는 화합물의 페놀성 수산기의 반응을 촉진시키는 것이면 되고, 일반 반도체 봉지용 수지 조성물에 사용되고 있는 것을 이용할 수 있다. 구체예로는 유기 포스핀, 테트라 치환 포스포늄 화합물, 포스포베타인 화합물, 포스핀 화합물과 퀴논 화합물의 부가물, 포스포늄 화합물과 실란 화합물의 부가물 등의 인 원자 함유 화합물; 1,8-디아자비시클로(5,4,0)운데센-7, 벤질디메틸아민, 2-메틸이미다졸 등의 질소 원자 함유 화합물을 들 수 있다. 이들 중, 인 원자 함유 화합물이 바람직하고, 유동성과 경화성의 밸런스의 관점에서는 테트라 치환 포스포늄 화합물, 포스포베타인 화합물, 포스핀 화합물과 퀴논 화합물의 부가물, 포스포늄 화합물과 실란 화합물의 부가물 등의 잠복성을 가지는 촉매가 보다 바람직하다. 유동성이라는 점을 고려하면 테트라 치환 포스포늄 화합물이 특히 바람직하고, 또 반도체 봉지용 수지 조성물의 경화물 열시 저탄성률이라는 점을 고려하면 포스포베타인 화합물, 포스핀 화합물과 퀴논 화합물의 부가물이 특히 바람직하며, 또 잠복적 경화성이라는 점을 고려하면 포스포늄 화합물과 실란 화합물의 부가물이 특히 바람직하다.
본 발명의 반도체 봉지용 수지 조성물에서 이용할 수 있는 유기 포스핀으로는 예를 들면 에틸포스핀, 페닐포스핀 등의 제 1 포스핀; 디메틸포스핀, 디페닐포스핀 등의 제 2 포스핀; 트리메틸포스핀, 트리에틸포스핀, 트리부틸포스핀, 트리페닐포스핀 등의 제 3 포스핀을 들 수 있다.
본 발명의 반도체 봉지용 수지 조성물에서 이용할 수 있는 테트라 치환 포스포늄 화합물로는 예를 들면 하기 일반식 (4)로 나타내는 화합물 등을 들 수 있다.
Figure 112011077435215-pct00006
(단, 상기 일반식 (4)에 있어서, P는 인 원자를 나타낸다. R4, R5, R6 및 R7은 방향족기 또는 알킬기를 나타낸다. A는 히드록실기, 카르복실기, 티올기로부터 선택되는 관능기 중 어느 하나를 방향환에 적어도 1개 가지는 방향족 유기산의 음이온을 나타낸다. AH는 히드록실기, 카르복실기, 티올기로부터 선택되는 관능기 중 어느 하나를 방향환에 적어도 1개 가지는 방향족 유기산을 나타낸다. x, y는 1~3의 정수, z는 0~3의 정수이며, 또한 x=y이다.)
일반식 (4)로 나타내는 화합물은 예를 들면, 이하의 같이 하여 얻어지지만 이것으로 한정되는 것은 아니다. 우선, 테트라 치환 포스포늄 할라이드와 방향족 유기산과 염기를 유기용제에 혼합해 균일하게 혼합하고, 그 용액계 내에 방향족 유기산 음이온을 발생시킨다. 다음에 물을 가하면, 일반식 (4)로 나타내는 화합물을 침전시킬 수 있다. 일반식 (4)로 나타내는 화합물에 있어서, 인 원자에 결합하는 R4, R5, R6 및 R7이 페닐기이고, 또한 AH는 히드록실기를 방향환에 가지는 화합물, 즉 페놀류이며, 또한 A는 이 페놀류의 음이온인 것이 바람직하다.
본 발명의 반도체 봉지용 수지 조성물에서 이용할 수 있는 포스포베타인 화합물로는 예를 들면 하기 일반식 (5)로 나타내는 화합물 등을 들 수 있다.
Figure 112011077435215-pct00007
(단, 상기 일반식 (5)에 있어서, X1은 탄소수 1~3의 알킬기, Y1는 히드록실기를 나타낸다. f는 0~5의 정수이며, g는 0~4의 정수이다.)
일반식 (5)로 나타내는 화합물은 예를 들면 이하와 같이 하여 얻어진다. 우선, 제 3 포스핀인 트리 방향족 치환 포스핀과 디아조늄염을 접촉시켜, 트리 방향족 치환 포스핀과 디아조늄염이 가지는 디아조늄기를 치환시키는 공정을 거쳐 얻어진다. 그러나 이것으로 한정되는 것은 아니다.
본 발명의 반도체 봉지용 수지 조성물에서 이용할 수 있는 포스핀 화합물과 퀴논 화합물의 부가물로는 예를 들면, 하기 일반식 (6)으로 나타내는 화합물 등을 들 수 있다.
Figure 112011077435215-pct00008
(단, 상기 일반식 (6)에 있어서, P는 인 원자를 나타낸다. R8, R9 및 R10은 탄소수 1~12의 알킬기 또는 탄소수 6~12의 아릴기를 나타내고, 서로 동일해도 상이해도 된다. R11, R12 및 R13은 수소 원자 또는 탄소수 1~12의 탄화수소기를 나타내며, 서로 동일해도 상이해도 되고, R11과 R12가 결합하여 환상 구조로 되어 있어도 된다.)
포스핀 화합물과 퀴논 화합물의 부가물에 이용하는 포스핀 화합물로는 예를 들면, 트리페닐포스핀, 트리스(알킬페닐)포스핀, 트리스(알콕시페닐)포스핀, 트리나프틸포스핀, 트리스(벤질)포스핀 등의 방향환에 비치환 또는 알킬기, 알콕실기 등의 치환기가 존재하는 것이 바람직하고, 알킬기, 알콕실기 등의 치환기로는 1~6의 탄소수를 가지는 것을 들 수 있다. 입수 용이함의 관점에서는 트리페닐포스핀이 바람직하다.
또 포스핀 화합물과 퀴논 화합물의 부가물에 이용되는 퀴논 화합물로는 o-벤조퀴논, p-벤조퀴논, 안트라퀴논류를 들 수 있고, 그 중에서도 p-벤조퀴논이 보존 안정성의 점에서 바람직하다.
포스핀 화합물과 퀴논 화합물의 부가물의 제조 방법으로는 유기 제 3 포스핀과 벤조퀴논류 양자가 용해될 수 있는 용매 중에서 접촉, 혼합시킴으로써 부가물을 얻을 수 있다. 용매로는 아세톤이나 메틸에틸케톤 등의 케톤류에서 부가물에 대한 용해성이 낮은 것이 좋다. 그러나 이것으로 한정되는 것은 아니다.
일반식 (6)으로 나타내는 화합물에 있어서, 인 원자에 결합하는 R8, R9 및 R10이 페닐기이고, 또한 R11, R12 및 R13이 수소 원자인 화합물, 즉 1,4-벤조퀴논과 트리페닐포스핀을 부가시킨 화합물이 반도체 봉지용 수지 조성물의 경화물의 열시 탄성률을 저하시키는 점에서 바람직하다.
본 발명의 반도체 봉지용 수지 조성물에서 이용할 수 있는 포스포늄 화합물과 실란 화합물의 부가물로는 예를 들면, 하기 일반식 (7)로 나타내는 화합물 등을 들 수 있다.
Figure 112011077435215-pct00009
(단, 상기 일반식 (7)에 있어서, P는 인 원자를 나타내고, Si는 규소 원자를 나타낸다. R14, R15, R16 및 R17은 각각 방향환 또는 복소환을 가지는 유기기 혹은 지방족기를 나타내고, 서로 동일해도 상이해도 된다. 식 중 X2는 기 Y2 및 Y3과 결합하는 유기기이다. 식 중 X3은 기 Y4 및 Y5와 결합하는 유기기이다. Y2 및 Y3은 프로톤 공여성기가 프로톤을 방출해서 이루어지는 기를 나타내고, 동일 분자 내의 기 Y2 및 Y3이 규소 원자와 결합해 킬레이트 구조를 형성하는 것이다. Y4 및 Y5는 프로톤 공여성기가 프로톤을 방출해서 이루어지는 기를 나타내며, 동일 분자 내의 기 Y4 및 Y5가 규소 원자와 결합해 킬레이트 구조를 형성하는 것이다. X2 및 X3은 서로 동일해도 상이해도 되고, Y2, Y3, Y4 및 Y5는 서로 동일해도 상이해도 된다. Z1는 방향환 또는 복소환을 가지는 유기기 혹은 지방족기이다.)
일반식 (7)에 있어서, R14, R15, R16 및 R17로는 예를 들면, 페닐기, 메틸페닐기, 메톡시페닐기, 히드록시페닐기, 나프틸기, 히드록시나프틸기, 벤질기, 메틸기, 에틸기, n-부틸기, n-옥틸기 및 시클로헥실기 등을 들 수 있고, 이들 중에서도 페닐기, 메틸페닐기, 메톡시페닐기, 히드록시페닐기, 히드록시나프틸기 등의 치환기를 가지는 방향족기 혹은 비치환된 방향족기가 보다 바람직하다.
또, 일반식 (7)에 있어서, X2는 Y2 및 Y3과 결합하는 유기기이다. 마찬가지로 X3은 기 Y4 및 Y5와 결합하는 유기기이다. Y2 및 Y3은 프로톤 공여성기가 프로톤을 방출해서 이루어지는 기이며, 동일 분자 내의 기 Y2 및 Y3이 규소 원자와 결합해 킬레이트 구조를 형성하는 것이다. 이와 같이 Y4 및 Y5는 프로톤 공여성기가 프로톤을 방출해서 이루어지는 기이며, 동일 분자 내의 기 Y4 및 Y5가 규소 원자와 결합해 킬레이트 구조를 형성하는 것이다. 기 X2 및 X3은 서로 동일해도 상이해도 되고, 기 Y2, Y3, Y4 및 Y5는 서로 동일해도 상이해도 된다. 이와 같은 일반식 (7) 중의 -Y2-X2-Y3- 및 -Y4-X3-Y5-로 나타내는 기는 프로톤 공여체가 프로톤을 2개 방출해서 이루어지는 기로 구성되는 것으로, 프로톤 공여체로는 예를 들면, 카테콜, 피로갈롤, 1,2-디히드록시나프탈렌, 2,3-디히드록시나프탈렌, 2,2'-비페놀, 1,1'-비-2-나프톨, 살리실산, 1-히드록시-2-나프토에산, 3-히드록시-2-나프토에산, 클로라닐산, 탄닌산, 2-히드록시벤질알코올, 1,2-시클로헥산디올, 1,2-프로판디올 및 글리세린 등을 들 수 있지만, 이들 중에서도 카테콜, 1,2-디히드록시나프탈렌, 2,3-디히드록시나프탈렌이 보다 바람직하다.
또, 일반식 (7) 중의 Z1은 방향환 또는 복소환을 가지는 유기기 또는 지방족기를 나타내고, 이들의 구체예로는 메틸기, 에틸기, 프로필기, 부틸기, 헥실기 및 옥틸기 등의 지방족 탄화수소기나, 페닐기, 벤질기, 나프틸기 및 비페닐기 등의 방향족 탄화수소기, 글리시딜옥시프로필기, 메르캅토프로필기, 아미노프로필기 및 비닐기 등의 반응성 치환기 등을 들 수 있지만, 이들 중에서도 메틸기, 에틸기, 페닐기, 나프틸기 및 비페닐기가 열안정성의 면에서 보다 바람직하다.
포스포늄 화합물과 실란 화합물의 부가물의 제조 방법으로는 메탄올을 넣은 플라스크에 페닐트리메톡시실란 등의 실란 화합물, 2,3-디히드록시나프탈렌 등의 프로톤 공여체를 가해 녹이고, 다음에 실온 교반 하 나트륨메톡시드메탄올 용액을 적하한다. 또한, 거기에 미리 준비한 테트라페닐포스포늄 브로마이드 등의 테트라 치환 포스포늄 할라이드를 메탄올에 녹인 용액을 실온 교반 하 적하하면 결정이 석출된다. 석출된 결정을 여과, 수세, 진공 건조하면, 포스포늄 화합물과 실란 화합물의 부가물이 얻어진다. 그러나, 이것으로 한정되는 것은 아니다.
본 발명의 반도체 봉지용 수지 조성물에 이용할 수 있는 경화 촉진제(D)의 배합 비율은 전체 수지 조성물 중 0.1중량% 이상, 1중량% 이하인 것이 보다 바람직하다. 경화 촉진제(D)의 배합 비율이 상기 범위 내이면 충분한 경화성을 얻을 수 있다. 또, 경화 촉진제(D)의 배합 비율이 상기 범위 내이면 충분한 유동성을 얻을 수 있다.
본 발명에서는 추가로 방향환을 구성하는 2개 이상의 인접하는 탄소 원자에 각각 수산기가 결합된 화합물(E)을 이용할 수 있다. 방향환을 구성하는 2개 이상의 인접하는 탄소 원자에 각각 수산기가 결합된 화합물(E)(이하, 「화합물(E)」라고도 칭함)은 이것을 이용함으로써, 에폭시 수지(A)와 경화제(B)의 가교 반응을 촉진시키는 경화 촉진제로서 잠복성을 가지지 않는 인 원자 함유 경화 촉진제를 이용했을 경우라도 수지 조성물의 용융 혼련 중에서의 반응을 억제할 수 있어서 안정되게 반도체 봉지용 수지 조성물을 얻을 수 있다. 또, 화합물(E)은 반도체 봉지용 수지 조성물의 용융 점도를 내려 유동성을 향상시키는 효과도 가지는 것이다. 화합물(E)로는 하기 일반식 (8)로 나타내는 단환식 화합물 또는 하기 일반식 (9)로 나타내는 다환식 화합물 등을 이용할 수 있고, 이들 화합물은 수산기 이외의 치환기를 가지고 있어도 된다.
Figure 112011077435215-pct00010
(단, 상기 일반식 (8)에 있어서, R18, R22는 어느 한쪽이 수산기이고, 한쪽이 수산기일 때는 다른 쪽은 수소 원자, 수산기 또는 수산기 이외의 치환기이다. R19, R20 및 R21는 수소 원자, 수산기 또는 수산기 이외의 치환기이다.)
Figure 112011077435215-pct00011
(단, 상기 일반식 (9)에 있어서, R23, R29는 어느 한쪽이 수산기이고, 한쪽이 수산기일 때 다른 쪽은 수소 원자, 수산기 또는 수산기 이외의 치환기이다. R24, R25, R26, R27 및 R28은 수소 원자, 수산기 또는 수산기 이외의 치환기이다.)
일반식 (8)로 나타내는 단환식 화합물의 구체예로는, 예를 들면, 카테콜, 피로갈롤, 몰식자산, 몰식자산 에스테르 또는 이들의 유도체를 들 수 있다. 또, 일반식 (9)로 나타내는 다환식 화합물의 구체예로는 예를 들면, 1,2-디히드록시나프탈렌, 2,3-디히드록시나프탈렌 및 이들의 유도체를 들 수 있다. 이들 중, 유동성과 경화성 제어의 용이함으로부터 방향환을 구성하는 2개의 인접하는 탄소 원자에 각각 수산기가 결합된 화합물이 바람직하다. 또, 혼련 공정에서의 휘발을 고려했을 경우, 모핵은 저휘발성이고 칭량 안정성이 높은 나프탈렌환인 화합물로 하는 것이 보다 바람직하다. 이 경우, 화합물(E)을 구체적으로는 예를 들면, 1,2-디히드록시나프탈렌, 2,3-디히드록시나프탈렌 및 그 유도체 등의 나프탈렌환을 가지는 화합물로 할 수 있다. 이들 화합물(E)은 1종류를 단독으로 이용해도 2종 이상을 병용해도 된다.
이러한 화합물(E)의 배합 비율은 전체 반도체 봉지용 수지 조성물 중에 0.01중량% 이상, 1중량% 이하인 것이 바람직하고, 보다 바람직하게는 0.03중량% 이상, 0.8중량% 이하, 특히 바람직하게는 0.05중량% 이상, 0.5중량% 이하이다. 화합물(E)의 배합 비율의 하한값이 상기 범위 내이면 반도체 봉지용 수지 조성물의 충분한 저점도화와 유동성 향상 효과를 얻을 수 있다. 또, 화합물(E)의 배합 비율의 상한값이 상기 범위 내이면 반도체 봉지용 수지 조성물의 경화성의 저하나 경화물 물성의 저하를 일으킬 우려가 적다.
본 발명의 반도체 봉지용 수지 조성물에서는 에폭시 수지(A)와 무기 충전제(C)의 밀착성을 향상시키기 위해, 실란 커플링제 등의 밀착조제(F)를 추가로 첨가할 수 있다. 그 예로는 특별히 한정되지 않지만, 에폭시실란, 아미노실란, 우레이도실란, 메르캅토실란 등을 들 수 있고, 에폭시 수지와 무기 충전제의 사이에서 반응하여 에폭시 수지와 무기 충전제의 계면 강도를 향상시키는 것이면 된다. 또, 실란 커플링제는 전술한 화합물(E)과 병용함으로써 반도체 봉지용 수지 조성물의 용융 점도를 내려 유동성을 향상시킨다는 화합물(E)의 효과를 높일 수도 있는 것이다.
보다 구체적으로는 에폭시실란으로는 예를 들면, γ-글리시독시프로필 트리에톡시실란, γ-글리시독시프로필 트리메톡시실란, γ-글리시독시프로필메틸 디메톡시실란, β-(3,4-에폭시시클로헥실)에틸 트리메톡시실란 등을 들 수 있다. 또, 아미노실란으로는 예를 들면, γ-아미노프로필 트리에톡시실란, γ-아미노프로필 트리메톡시실란, N-β(아미노에틸) γ-아미노프로필 트리메톡시실란, N-β(아미노에틸) γ-아미노프로필메틸 디메톡시실란, N-페닐 γ-아미노프로필 트리에톡시실란, N-페닐 γ-아미노프로필 트리메톡시실란, N-β(아미노에틸) γ-아미노프로필 트리에톡시실란, N-6-(아미노헥실) 3-아미노프로필 트리메톡시실란, N-3-(트리메톡시실릴프로필)-1,3-벤젠디메타난 등을 들 수 있다. 또, 우레이도실란으로는 예를 들면, γ-우레이도프로필 트리에톡시실란, 헥사메틸디실라잔 등을 들 수 있다. 또, 메르캅토실란으로는 예를 들면, γ-메르캅토프로필 트리메톡시실란 등을 들 수 있다. 이들 실란 커플링제는 1종류를 단독으로 이용해도 2종류 이상을 병용해도 된다.
본 발명의 반도체 봉지용 수지 조성물에 이용할 수 있는 실란 커플링제 등의 밀착조제(F)의 배합 비율로는 전체 수지 조성물 중 0.01중량% 이상, 1중량% 이하가 바람직하고, 보다 바람직하게는 0.05중량% 이상, 0.8중량% 이하, 특히 바람직하게는 0.1중량% 이상, 0.6중량% 이하이다. 실란 커플링제 등의 밀착조제(F)의 배합 비율이 상기 하한값 이상이면 에폭시 수지와 무기 충전제의 계면 강도가 저하되는 일이 없어 반도체 장치에서의 양호한 내납땜 크랙성을 얻을 수 있다. 또, 실란 커플링제 등의 밀착조제(F)의 배합 비율이 상기 범위 내이면 수지 조성물의 경화물의 흡수성이 증대하는 일이 없어 반도체 장치에서의 양호한 내납땜 크랙성을 얻을 수 있다.
본 발명의 반도체 봉지용 수지 조성물에서는 전술한 성분 이외에 카본 블랙, 벵갈라, 산화티탄 등의 착색제; 카르나바 왁스 등의 천연 왁스, 폴리에틸렌 왁스 등의 합성 왁스, 스테아르산이나 스테아르산 아연 등의 고급 지방산 및 그 금속염류 혹은 파라핀 등의 이형제; 실리콘 오일, 실리콘 고무 등의 저응력 첨가제; 산화비스무트 수화물 등의 무기 이온 교환체; 수산화알루미늄, 수산화마그네슘 등의 금속 수산화물이나, 붕산 아연, 몰리브덴산 아연, 포스파젠, 삼산화 안티몬 등의 난연제 등의 첨가제를 적절히 배합해도 된다.
본 발명의 반도체 봉지용 수지 조성물의 제조 방법에 특별히 제한은 없지만, 전술한 성분 및 그 밖의 첨가제 등을 소정량 배합한 것을, 예를 들어 믹서, 제트 밀, 볼 밀 등을 이용해 상온에서 균일하게 분쇄, 혼합한 후, 가열 롤, 니더 또는 압출기 등의 혼련기를 이용해 90~120℃ 정도까지 수지 조성물을 가온하면서 용융해 혼련을 실시하고, 혼련 후의 수지 조성물을 냉각, 분쇄하여 과립 또는 분말상의 수지 조성물을 얻을 수 있다. 수지 조성물의 분말 또는 과립의 입도는 5㎜ 이하가 바람직하다. 5㎜를 넘으면 타정시에 충전 불량을 일으켜 타블렛 중량의 불균형이 커진다.
또한, 얻어진 수지 조성물의 분말 또는 과립을 타정 성형함으로써 타블렛을 얻을 수 있다. 타정 성형에 이용하는 장치로는 단발식 또는 다연(多連) 로터리식의 타정기를 이용할 수 있다. 타블렛의 형상은 특별히 한정은 없지만, 원주상이 바람직하다. 타정기의 절굿공이(pounder), 절구(mortar) 및 환경의 온도에 특별히 제한은 없지만, 35℃ 이하가 바람직하다. 35℃를 넘으면 수지 조성물이 반응에 의해 점도 상승해 유동성이 손상될 우려가 있다. 타정 압력은 400×104~3000×104Pa의 범위가 바람직하다. 타정 압력이 상기 상한값을 넘으면 타블렛 타정 직후에 파괴가 발생할 우려가 있고, 하한값을 만족시키지 않는 경우에는 충분한 응집력이 얻어지지 않기 때문에 수송 중에 타블렛의 파괴가 발생할 우려가 있다. 타정기의 절굿공이, 절구의 금형의 재질, 표면 처리에 특별히 한정은 없고, 공지된 재질의 것을 사용할 수 있으며, 표면 처리의 예로는 예를 들어 방전 가공, 이형제의 코팅, 도금 처리, 연마 등을 들 수 있다.
다음에, 본 발명의 반도체 장치에 대해서 설명한다. 본 발명의 반도체 봉지용 수지 조성물의 경화물에 의해 반도체 소자를 봉지해 반도체 장치를 제조하려면, 예를 들면 반도체 소자를 탑재한 리드 프레임, 회로 기판 등을 금형 캐비티 내에 설치한 후 반도체 봉지용 수지 조성물을 트랜스퍼 몰드, 컴프레션 몰드, 인젝션 몰드 등의 성형 방법으로 성형 경화하면 된다.
본 발명의 반도체 장치에서 봉지되는 반도체 소자로는 특별히 한정되는 것이 아니고, 예를 들면 집적회로, 대규모 집적회로, 트랜지스터, 사이리스터, 다이오드, 고체 촬상 소자 등을 들 수 있다.
본 발명의 반도체 장치의 형태로는 특별히 한정되지 않지만, 예를 들면 듀얼·인라인·패키지(DIP), 플라스틱·리드 부착 칩·캐리어(PLCC), 콰드·플랫·패키지(QFP), 로우·프로파일·콰드·플랫·패키지(LQFP), 스몰·아웃라인·패키지(SOP), 스몰·아웃라인·J리드·패키지(SOJ), 박형 스몰·아웃라인·패키지(TSOP), 박형 콰드·플랫·패키지(TQFP), 테이프·캐리어·패키지(TCP), 볼·그리드·어레이(BGA), 칩·사이즈·패키지(CSP) 등을 들 수 있다.
트랜스퍼 몰드 등의 성형 방법으로 반도체 봉지용 수지 조성물의 경화물에 의해 반도체 소자를 봉지한 본 발명의 반도체 장치는 그대로 혹은 80℃ 내지 200℃ 정도의 온도에서 10분 내지 10시간 정도의 시간을 들여 완전 경화시킨 후, 전자기기 등에 탑재된다.
도 1은 본 발명에 관한 반도체 봉지용 수지 조성물을 이용한 반도체 장치의 일례에 대해서, 단면 구조를 나타낸 도면이다. 다이 패드(3) 상에 다이 본드재 경화체(2)를 통해 반도체 소자(1)가 고정되어 있다. 반도체 소자(1)의 전극 패드와 리드 프레임(5)의 사이는 와이어(4)에 의해 접속되어 있다. 반도체 소자(1)는 반도체 봉지용 수지 조성물의 경화체(6)에 의해 봉지되어 있다.
도 2는 본 발명에 관한 수지 조성물을 이용한 한면 봉지형의 반도체 장치의 일례에 대해서, 단면 구조를 나타낸 도면이다. 기판(8) 상에 솔더 레지스트(7) 및 다이 본드재 경화체(2)를 통해 반도체 소자(1)가 고정되어 있다. 반도체 소자(1)의 전극 패드와 기판(8) 상의 전극 패드의 사이는 와이어(4)에 의해 솔더 레지스트(7)를 통해 접속되어 있다. 봉지용 수지 조성물의 경화체(6)에 의해 기판(8)의 반도체 소자(1)가 탑재된 한면 측만이 봉지되어 있다. 기판(8) 상의 전극 패드는 기판(8) 상의 비봉지면 측의 납땜 볼(9)과 내부에서 접합되어 있다.
본 발명에 따르면, 타블렛 성형성을 해치는 일 없이 패키지 성형시의 유동성, 성형성이 뛰어난 반도체 봉지용 수지 조성물을 얻을 수 있기 때문에, 타블렛 모양의 반도체 봉지용 수지 조성물을 이용해 반도체 소자를 봉지 성형하여 얻어지는 반도체 장치, 특히 수지 봉지 부분의 두께가 얇고, 또한 와이어 밀도가 높은 다핀화, 와이어 배선의 협피치화, 또는 복수의 반도체 칩을 적층하는 구조의 반도체 장치에 매우 적합하게 이용할 수 있다.
실시예
이하, 본 발명을 실시예에서 구체적으로 설명하지만, 본 발명은 이들 실시예에 의해 전혀 한정되는 것은 아니다. 이하 배합량은 중량부로 한다. 실시예, 비교예에서 이용한 성분에 대하여 이하에 나타낸다.
또, 경화제 1~5의 겔 침투 크로마토그래피(GPC) 측정은 다음의 조건으로 실시했다. 페놀 노볼락 수지 1의 시료 20㎎에 용제 테트라히드로푸란(THF)을 6㎖ 가하고 충분히 용해해 GPC 측정에 제공했다. GPC 시스템은 WATERS사제 모듈 W2695, 도오소(주)제 TSK GUARDCOLUMN HHR-L(지름 6.0㎜, 관 길이 40㎜, 가이드 컬럼), 도오소(주)제 TSK-GEL GMHHR-L(지름 7.8㎜, 관 길이 30㎜, 폴리스티렌 젤 컬럼) 2개, WATERS사제 시차 굴절률(RI) 검출기 W2414를 직렬로 접속한 것을 이용했다. 펌프의 유속은 0.5㎖/분, 컬럼 및 시차 굴절률계 내 온도를 40℃로 하고, 측정 용액을 100㎕ 인젝터로부터 주입하여 측정을 실시했다. 시료의 해석에 있어서는 단분산 폴리스티렌(이하 PS) 표준 시료에 의해 작성한 검량선을 이용한다. 검량선은 PS 분자량의 대수값과 PS의 피크 검출 시간(머무름 시간)을 플롯해, 3차식으로 회귀한 것을 이용한다. 검량선 작성용의 표준 PS 시료로는 쇼와전공(주)제 Shodex 스탠다드 SL-105 시리즈의 품번 S-1.0(피크 분자량 1060), S-1.3(피크 분자량 1310), S-2.0(피크 분자량 1990), S-3.0(피크 분자량 2970), S-4.5(피크 분자량 4490), S-5.0(피크 분자량 5030), S-6.9(피크 분자량 6930), S-11(피크 분자량 10700), S-20(피크 분자량 19900)을 사용했다.
(에폭시 수지)
에폭시 수지 1: 테트라메틸 비스페놀 F형 에폭시 수지(토토화성(주)제, YSLV-80XY. 에폭시 당량 190, 융점 80℃.)
에폭시 수지 2: 비스페놀 A형 에폭시 수지(재팬에폭시레진(주)제, YL6810. 에폭시 당량 172, 융점 45℃.)
에폭시 수지 3: 테트라메틸비페닐형 에폭시 수지(재팬에폭시레진(주)제, YX4000H. 에폭시 당량 185, 융점 107℃.)
에폭시 수지 4: 하기 식 (3)으로 나타내는 에폭시 수지(토토화성(주)제, YSLV-120TE. 에폭시 당량 240, 융점 120℃.)
에폭시 수지 5: 비페닐렌 골격 함유 페놀아랄킬형 에폭시 수지(일본화약 주식회사제, NC3000, 에폭시 당량 276, 연화점 58℃).
에폭시 수지 6: 디시클로펜타디엔형 에폭시 수지(대일본잉크화학공업 주식회사제, HP7200L, 에폭시 당량 244, 연화점 56℃).
에폭시 수지 7: 메톡시나프탈렌형 에폭시 수지(대일본잉크화학공업 주식회사제, EXA7320, 에폭시 당량 251, 연화점 58℃).
에폭시 수지 8: 디히드로안트라퀴논형 에폭시 수지(재팬에폭시레진(주)제 상품명 YX8800, 당량 180, 융점 110℃)
Figure 112011077435215-pct00012
(경화제)
경화제 1: 하기 일반식 (2)로 나타내는 페놀노볼락 수지(군영화학(주)제, LV-70S. 수산기 당량 104, 연화점 67℃, c=1 성분의 함유 비율 63.8%, c≥4 성분의 함유 비율 4.4%, c=0 성분의 함유 비율 7.4%, 수평균 분자량 332)
경화제 2: 하기 일반식 (2)로 나타내는 페놀노볼락 수지(미츠이화학(주)제, VR-9305. 수산기 당량 104, 연화점 75.5℃, c=1 성분의 함유 비율 43.1%, c≥4 성분의 함유 비율 32.1%, c=0 성분의 함유 비율 7.7%, 수평균 분자량 391)
경화제 3: 교반기, 온도계, 냉각기를 구비한 반응기에 페놀 1700중량부, 37% 포르말린 350중량부를 넣고, 옥살산 17중량부를 가한 후, 반응 온도를 95℃~105℃로 유지하면서 4시간 반응시켰다. 그 후, 180℃까지 승온하고 5000Pa의 감압도로 감압 증류를 실시해 미반응된 페놀을 제거한 다음, 230℃까지 승온하고 5000Pa의 감압도로 수증기량 2g/분으로 수증기 증류함으로써, 하기 일반식 (2)에 나타내는 페놀 노볼락 수지(수산기 당량 104, 연화점 64.4℃, c=1 성분의 함유 비율 33.1%, c≥4 성분의 함유 비율 11.7%, c=0 성분의 함유 비율 19.4%, 수평균 분자량 338)를 얻었다.
경화제 4: 하기 일반식 (2)로 나타내는 페놀노볼락 수지(스미토모베이클라이트(주)제, PR-HF-3. 수산기 당량 104, 연화점 80℃, c=1 성분의 함유 비율 14.5%, c≥4 성분의 함유 비율 46.5%, c=0 성분의 함유 비율 18.9%, 수평균 분자량 437)
경화제 5: 경화제 3의 합성에 있어서 반응 후의 계 중에 비스페놀 F(시약 특급, 4,4'-디히드록시디페닐메탄, 와코순약공업(주)제) 80중량부를 가하고 수증기 증류 온도를 230℃에서 215℃로 변경한 것 이외에는 경화제 3과 동일한 합성 조작을 실시해, 하기 일반식 (2)로 나타내는 페놀노볼락 수지(수산기 당량 104, 연화점 63.0℃, c=1 성분의 함유 비율 21.3%, c≥4 성분의 함유 비율 22.4%, c=0 성분의 함유 비율 32.1%, 수평균 분자량 333)를 얻었다.
겔 침투 크로마토그래피(GPC)로 측정한 경화제 1~5의 각 성분 함유량, 수평균 분자량, 연화점을 표 1에, 경화제 1 및 2의 겔 침투 크로마토그래피(GPC) 차트를 도 3에 나타냈다. 경화제 3~5의 겔 침투 크로마토그래피(GPC) 차트를 각각 도 4 내지 도 6에 나타냈다.
Figure 112011077435215-pct00013
Figure 112011077435215-pct00014
(무기 충전제)
무기 충전제 1: 덴키화학공업제 용융 구상 실리카 FB560(평균 입경 30㎛) 100중량부, 아드마텍스제 합성 구상 실리카 SO-C2(평균 입경 0.5㎛) 6.5중량부, 아드마텍스제 합성 구상 실리카 SO-C5(평균 입경 30㎛) 7.5중량부를 미리 블렌드한 것.
경화 촉진제 1: 하기 식 (10)으로 나타내는 경화 촉진제
Figure 112011077435215-pct00015
(실란 커플링제)
실란 커플링제 1: γ-글리시독시프로필 트리메톡시실란(신에츠화학공업(주)제, KBM-403.)
실란 커플링제 2: γ-메르캅토프로필 트리메톡시실란(신에츠화학공업(주) 제, KBM-803.)
실란 커플링제 3: N-페닐-3-아미노프로필 트리메톡시실란(신에츠화학공업(주)제, KBM-573.)
(착색제)
착색제 1: 카본블랙(미츠비시화학공업(주)제, MA600.)
(이형제)
이형제 1: 카르나바 왁스(닛코파인(주)제, 닛코카르나바, 융점 83℃.)
실시예 1
에폭시 수지 1 8.19 중량부
경화제 1 4.31 중량부
무기 충전제 1 86.5 중량부
경화 촉진제 1 0.4 중량부
실란 커플링제 1 0.1 중량부
실란 커플링제 2 0.05 중량부
실란 커플링제 3 0.05 중량부
착색제 1 0.3 중량부
이형제 1 0.1 중량부
를 믹서에서 상온 혼합하고 85~100℃의 가열 롤에서 용융 혼련하여 시트상으로 연신시켜 냉각한 후, 해머 밀에 의해 분쇄하여 분말상 수지 조성물을 얻었다. 얻어진 수지 조성물을 이용해 이하의 방법으로 평가했다. 평가 결과를 표 2에 나타낸다.
스파이럴 플로우: 저압 트랜스퍼 성형기(코타키세이키(주)제, KTS-15)를 이용하여 EMMI-1-66에 준한 스파이럴 플로우 측정용 금형에 175℃, 주입 압력 6.9MPa, 보압 시간 120초의 조건으로 분말상의 수지 조성물을 주입해 유동 길이를 측정했다. 스파이럴 플로우는 유동성의 파라미터이며, 수치가 큰 쪽이 유동성이 양호하다. 단위는 ㎝.
타블렛 타정 성형성: 수지 조성물을 분말 성형 프레스기(타마가와머시나리(주)제, S-20-A)를 이용하여 타블렛의 완성된 중량 15g, 사이즈φ18㎜ × 높이 약 31㎜가 되도록 조정하고, 타정 압력 600Pa로 200개를 연속 타정했다. 타정 후에 외관 불량, 파손이 있는 타블렛을 카운트해 불량율(%)로 나타냈다. 다음에, 양품 타블렛 100개를 내장 폴리에틸렌 봉투의 골판지 상자(cardboard box)에 패킹하고, 30㎝의 높이로부터 3회 낙하시킨 후에, 마찬가지로 외관 관찰을 실시해 낙하 시험 후의 불량율(%)을 카운트했다.
와이어 흐름량의 측정: 타블렛화한 봉지 재료를 저압 트랜스퍼 성형기에서 175℃, 6.9MPa, 120초의 조건으로 와이어 흐름량 평가 시험용의 208핀 QFP 패키지(치수; 28×28×2.4㎜t, Cu 리드 프레임, 테스트 소자; 9×9㎜, 와이어; Au, 1.2mils, 5㎜)를 각 10패키지 성형해, 성형한 208핀 QFP 패키지를 연(soft) X선 투과 장치(엑스론·인터내셔널(주)제, 형번 PMS-160)로 관찰했다. 와이어 흐름량의 계산 방법으로는 1개의 패키지 중에서 가장 흐른(변형한) 와이어의 흐름량을 (F), 그 와이어의 길이를 (L)로 하여 흐름량 = F/L×100(%)을 산출하고, 10패키지의 평균값을 표 2에 나타냈다. 또한, 와이어 흐름량의 판정으로서 5% 미만을 합격, 5% 이상을 불합격으로 했다.
실시예 2~17, 비교예 1~8
표 2, 표 3, 표 4의 배합에 따라, 실시예 1과 동일하게 하여 수지 조성물을 제조하고 실시예 1과 동일하게 하여 평가했다. 평가 결과를 표 2, 표 3, 표 4에 나타낸다. 또한, 실시예 2, 3에서는 미리 2종의 경화제를 표 2의 비율에 근거해 배합해 100℃에서 용융 혼합하고, 더욱 분쇄한 것을 제작한 후에 다른 원료와 함께 믹서에서 상온 혼합하고, 그 후에는 실시예 1과 동일하게 하여 분말상 수지 조성물을 얻었다. 또, 표 2에서 기재된 실시예 2, 3에서의 페놀 수지(B1)의 연화점, 및 c=1 성분, c≥4 성분, c=0 성분의 함유 비율에 대해서도 미리 2종의 경화제를 표 2의 비율에 근거해 배합하여 100℃에서 용융 혼합하고, 더욱 분쇄한 것을 제작하여 연화점의 측정과 겔 침투 크로마토그래피(GPC) 측정을 실시했다.
Figure 112011077435215-pct00016
Figure 112011077435215-pct00017
Figure 112011077435215-pct00018
실시예 1~17은 일반식 (1)로 나타내는 구조를 가지는 에폭시 수지(A1), 일반식 (2)로 나타내는 페놀 수지(B1)를 포함하고, 또한 겔 침투 크로마토그래프의 면적법에 따르는 측정에서 일반식 (2)로 나타내는 페놀 수지(B1)의 전량 중에 포함되는 c=1 성분의 함유 비율이 면적 분율로 40% 이상, 또한 c≥4 성분의 함유 비율이 면적 분율로 20% 이하인 것으로, 에폭시 수지(A1)의 종류나 배합 비율을 변경한 것, 일반식 (2)로 나타내는 페놀 수지(B1)에서의 c=1 성분, c≥4 성분의 함유 비율을 변경한 것이지만, 그 어떠한 것에서도 유동성(스파이럴 플로우), 와이어 흐름, 타블렛 성형성의 밸런스가 뛰어난 결과가 되었다.
한편, 일반식 (2)로 나타내는 페놀 수지(B1)는 포함하지만, 겔 침투 크로마토그래프의 면적법에 따르는 측정에서 일반식 (2)로 나타내는 페놀 수지(B1)의 전량 중에 포함되는 c≥4 성분의 함유 비율이 면적 분율로 20%를 크게 넘는 비교예 1, 3에서는 유동성(스파이럴 플로우)이 저하되고, 와이어 흐름이 뒤떨어지는 결과가 되었다. 또, 일반식 (2)로 나타내는 페놀 수지(B1)는 포함하지만, 겔 침투 크로마토그래프의 면적법에 따르는 측정에서 일반식 (2)로 나타내는 페놀 수지(B1)의 전량 중에 포함되는 c=1 성분의 함유 비율이 면적 분율로 40%를 밑도는 비교예 2, 4에서는 타블렛 성형성이 뒤떨어지는 결과가 되었다. 또한, 비교예 3도 c=1 성분의 함유 비율이 40%를 밑도는 것이지만, 비교예 3은 c≥4 성분의 함유 비율이 20%를 크게 넘는 것이기 때문에 타블렛 성형성은 비교적 양호한 결과가 되고 있는 것이다. 또, 일반식 (1)로 나타내는 구조를 가지는 에폭시 수지(A1)를 이용하지 않은 비교예 5~7에서는 유동성(스파이럴 플로우)이 저하되고 와이어 흐름이 뒤떨어지는 결과가 되었다. 또한, 에폭시 수지 6(디시클로펜타디엔형 에폭시 수지)을 이용한 비교예 6에서는 타블렛 성형도 뒤떨어지는 결과가 되었다. 또, 일반식 (1)로 나타내는 구조를 가지는 에폭시 수지(A1)를 이용하지 않기는 하지만, 결정성의 에폭시 수지인 에폭시 수지 8(디히드로안트라퀴논형 에폭시 수지)을 이용한 비교예 8에서는 유동성(스파이럴 플로우), 와이어 흐름은 양호한 결과가 얻어지지만, 타블렛 성형성이 뒤떨어지는 결과가 되었다.
상기 결과대로 일반식 (1)로 나타내는 구조를 가지는 에폭시 수지(A1), 일반식 (2)로 나타내는 페놀 수지(B1)를 포함하고, 또한 겔 침투 크로마토그래프의 면적법에 따르는 측정에서 일반식 (2)로 나타내는 페놀 수지(B1)의 전량 중에 포함되는 c=1 성분의 함유 비율이 면적 분율로 40% 이상, 또한 c≥4 성분의 함유 비율이 면적 분율로 20% 이하인 경우에서만 유동성(스파이럴 플로우), 와이어 흐름, 타블렛 성형성의 밸런스가 뛰어난 결과가 얻어지는 것이며, 그 효과는 일반식 (1)로 나타내는 구조를 가지는 에폭시 수지(A1)를 포함하는 것과, 일반식 (2)로 나타내는 페놀 수지(B1)를 포함하고, 또한 겔 침투 크로마토그래프의 면적법에 따르는 측정에서 일반식 (2)로 나타내는 페놀 수지(B1)의 전량 중에 포함되는 c=1 성분의 함유 비율이 면적 분율로 40% 이상, 또한 c≥4 성분의 함유 비율이 면적 분율로 20% 이하인 것을 조합한 것에 따른 상승 효과라고 생각된다.
이 출원은 평성 21년 3월 11일에 출원된 일본 특허 출원 특원2009-057387을 기초로 하는 우선권을 주장하고, 그 공개된 모두를 본 명세서에 포함한다.

Claims (7)

  1. 에폭시 수지(A)와 경화제(B)와 무기 충전제(C)를 포함하는 반도체 봉지용 수지 조성물로서,
    상기 에폭시 수지(A)가 하기 일반식 (1):
    Figure 112016039030567-pct00019

    (단, 상기 일반식 (1)에 있어서, R1 및 R3은 탄소수 1~5의 탄화수소기이며, 서로 동일해도 상이해도 된다. R2는 직접 결합, 탄소수 1~5의 탄화수소기, -S-, -O- 중 어느 하나를 나타낸다. a 및 b는 0~4의 정수이며, 서로 동일해도 상이해도 된다.)
    로 나타내는 구조를 가지는 에폭시 수지(A1)를 포함하고,
    상기 경화제(B)가 하기 일반식 (2):
    Figure 112016039030567-pct00020

    (단, 상기 일반식 (2)에 있어서, c는 0~20의 정수이다.)
    로 나타내는 페놀 수지(B1)를 포함하며, 겔 침투 크로마토그래프의 면적법에 따르는 측정에서 일반식 (2)로 나타내는 페놀 수지(B1)의 전량 중에 포함되는 c=1 성분의 함유 비율이 면적 분율로 40% 이상이고, 또한 c≥4 성분의 함유 비율이 면적 분율로 20% 이하이며,
    상기 에폭시 수지(A1)가 융점을 가지는 것으로, 그 융점을 TA1로 하고, 상기 페놀 수지(B1)의 연화점을 TB1로 했을 때, 양자의 온도차의 절대값 |TA1-TB1|이 35℃ 이하인 것을 특징으로 하는 반도체 봉지용 수지 조성물.
  2. 청구항 1에 있어서,
    상기 페놀 수지(B1)가 겔 침투 크로마토그래프의 면적법에 따르는 측정에서 상기 일반식 (2)로 나타내는 페놀 수지(B1)의 전량 중에 포함되는 c=0 성분의 함유 비율이 면적 분율로 16% 이하인 것을 특징으로 하는 반도체 봉지용 수지 조성물.
  3. 청구항 1에 있어서,
    상기 에폭시 수지(A1)가 알킬기 치환 또는 비치환된 비페놀, 비스페놀 A, 비스페놀 F, 비스페놀 S, 비스페놀 A/D, 옥시비스페놀로 이루어진 군으로부터 선택된 페놀 화합물을 디글리시딜에테르화한 결정성 에폭시 수지인 것을 특징으로 하는 반도체 봉지용 수지 조성물.
  4. 청구항 1에 있어서,
    상기 반도체 봉지용 수지 조성물이 타블렛 모양으로서 트랜스퍼 성형법에 의해 반도체 소자를 봉지하기 위해서 이용되는 것을 특징으로 하는 반도체 봉지용 수지 조성물.
  5. 청구항 1에 기재된 반도체 봉지용 수지 조성물의 경화물로 반도체 소자를 봉지해 얻어지는 것을 특징으로 하는 반도체 장치.
  6. 청구항 1에 있어서,
    상기 반도체 봉지용 수지 조성물의 경화물에서 상기 에폭시 수지(A1)의 융점이 80℃ 이하인 것을 특징으로 하는 반도체 봉지용 수지 조성물.
  7. 청구항 1에 있어서,
    상기 일반식 (1)의 R2는 탄소수 1~5의 탄화수소기, -O- 중 어느 하나를 나타내는 것을 특징으로 하는 반도체 봉지용 수지 조성물.
KR1020117023327A 2009-03-11 2010-03-02 반도체 봉지용 수지 조성물 및 반도체 장치 KR101640961B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2009-057387 2009-03-11
JP2009057387 2009-03-11

Publications (2)

Publication Number Publication Date
KR20110131263A KR20110131263A (ko) 2011-12-06
KR101640961B1 true KR101640961B1 (ko) 2016-07-19

Family

ID=42728043

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117023327A KR101640961B1 (ko) 2009-03-11 2010-03-02 반도체 봉지용 수지 조성물 및 반도체 장치

Country Status (8)

Country Link
US (1) US8653205B2 (ko)
JP (1) JP5578168B2 (ko)
KR (1) KR101640961B1 (ko)
CN (2) CN102348736B (ko)
MY (1) MY153000A (ko)
SG (1) SG174269A1 (ko)
TW (1) TWI473830B (ko)
WO (1) WO2010103745A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102666642A (zh) * 2009-10-26 2012-09-12 住友电木株式会社 半导体封装用树脂组合物及使用其的半导体装置
JP5716426B2 (ja) * 2011-02-03 2015-05-13 住友ベークライト株式会社 樹脂成形体及びその製造方法、ならびに、電子部品装置
CN103517948A (zh) * 2011-05-13 2014-01-15 日立化成株式会社 密封用环氧树脂成形材料及电子部件装置
JP2013007028A (ja) * 2011-05-20 2013-01-10 Nitto Denko Corp 封止用シートおよび電子部品装置
WO2019189023A1 (ja) * 2018-03-27 2019-10-03 明和化成株式会社 フェノール樹脂及びその製造方法、並びにエポキシ樹脂組成物及びその硬化物
CN108878377B (zh) * 2018-06-28 2020-10-20 广东美的制冷设备有限公司 功率模块及其制作方法以及空调器
KR102264929B1 (ko) * 2018-12-20 2021-06-14 삼성에스디아이 주식회사 정제 상의 반도체 소자 밀봉용 에폭시 수지 조성물 및 이를 사용하여 밀봉된 반도체 장치
TWI719419B (zh) * 2019-03-11 2021-02-21 台光電子材料股份有限公司 環氧樹脂組成物及由其製成的物品

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000212390A (ja) 1999-01-19 2000-08-02 Nitto Denko Corp 半導体封止用エポキシ樹脂組成物およびそれを用いた半導体装置
JP2002003578A (ja) 2000-06-21 2002-01-09 Matsushita Electric Works Ltd 封止用エポキシ樹脂組成物及び半導体装置
JP2002037863A (ja) 2000-07-26 2002-02-06 Matsushita Electric Works Ltd 封止用エポキシ樹脂組成物及び半導体装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0468019A (ja) * 1990-07-06 1992-03-03 Matsushita Electric Works Ltd 液状樹脂封止材
US5319005A (en) * 1992-01-27 1994-06-07 Hitachi Chemical Co., Ltd. Epoxy resin molding material for sealing of electronic component
JPH06100665A (ja) * 1992-09-18 1994-04-12 Mitsui Toatsu Chem Inc エポキシ樹脂組成物
JP3418875B2 (ja) * 1993-02-12 2003-06-23 東レ株式会社 半導体封止用エポキシ樹脂組成物
JPH0852734A (ja) 1994-08-10 1996-02-27 Sumitomo Bakelite Co Ltd 半導体封止用タブレットの製造方法
JP2551548B2 (ja) 1994-11-16 1996-11-06 東芝ケミカル株式会社 半導体封止用成形材料のタブレット製造装置
JPH10175210A (ja) 1996-12-19 1998-06-30 Sumitomo Bakelite Co Ltd 半導体封止用エポキシ樹脂組成物のタブレットの製造方法
JP2000191886A (ja) * 1998-10-20 2000-07-11 Nitto Denko Corp 半導体封止用樹脂組成物およびそれを用いた半導体装置
JP2001316453A (ja) * 2000-02-28 2001-11-13 Sumitomo Bakelite Co Ltd エポキシ樹脂組成物及び半導体装置
WO2005056676A1 (ja) * 2003-12-11 2005-06-23 Hitachi Chemical Co., Ltd. 封止用エポキシ樹脂成形材料および電子部品装置
CN102627832B (zh) * 2004-11-30 2017-04-26 住友电木株式会社 环氧树脂组合物及半导体器件
CN101379107B (zh) * 2006-03-31 2011-02-09 住友电木株式会社 用于半导体密封的树脂组合物和半导体器件
JP5069441B2 (ja) * 2006-09-26 2012-11-07 パナソニック株式会社 片面封止型半導体装置製造用エポキシ樹脂組成物及び片面封止型半導体装置
US8084130B2 (en) * 2006-10-02 2011-12-27 Hitachi Chemical Co., Ltd. Epoxy resin molding material for sealing and electronic component device
US8409704B2 (en) * 2007-01-25 2013-04-02 Panasonic Corporation Prepreg, printed wiring board, multilayer circuit board, and process for manufacturing printed wiring board
JP5357576B2 (ja) * 2009-02-27 2013-12-04 パナソニック株式会社 半導体封止用エポキシ樹脂組成物、及び半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000212390A (ja) 1999-01-19 2000-08-02 Nitto Denko Corp 半導体封止用エポキシ樹脂組成物およびそれを用いた半導体装置
JP2002003578A (ja) 2000-06-21 2002-01-09 Matsushita Electric Works Ltd 封止用エポキシ樹脂組成物及び半導体装置
JP2002037863A (ja) 2000-07-26 2002-02-06 Matsushita Electric Works Ltd 封止用エポキシ樹脂組成物及び半導体装置

Also Published As

Publication number Publication date
US20120001350A1 (en) 2012-01-05
KR20110131263A (ko) 2011-12-06
WO2010103745A1 (ja) 2010-09-16
CN102348736B (zh) 2014-08-13
CN103965584A (zh) 2014-08-06
US8653205B2 (en) 2014-02-18
TWI473830B (zh) 2015-02-21
JPWO2010103745A1 (ja) 2012-09-13
CN103965584B (zh) 2016-06-22
MY153000A (en) 2014-12-31
TW201037005A (en) 2010-10-16
SG174269A1 (en) 2011-10-28
CN102348736A (zh) 2012-02-08
JP5578168B2 (ja) 2014-08-27

Similar Documents

Publication Publication Date Title
KR101640961B1 (ko) 반도체 봉지용 수지 조성물 및 반도체 장치
KR101687847B1 (ko) 반도체 밀봉용 수지 조성물 및 반도체 장치
KR101882556B1 (ko) 밀봉용 수지 조성물 및 이것을 사용한 전자 장치
KR101803127B1 (ko) 밀봉용 수지 조성물 및 전자 부품 장치
KR101551996B1 (ko) 반도체 봉지용 수지 조성물, 및 이것을 이용하는 반도체 장치
WO2011052157A1 (ja) 半導体封止用樹脂組成物およびこれを用いた半導体装置
US20130009327A1 (en) Resin composition for semiconductor encapsulation, and semiconductor device using same
KR20120040183A (ko) 반도체 밀봉용 수지 조성물, 및 반도체 장치
KR101522436B1 (ko) 반도체 봉지용 수지 조성물 및 이것을 이용한 반도체 장치
JP5494137B2 (ja) 半導体封止用樹脂組成物および半導体装置
JP5386836B2 (ja) 半導体封止用樹脂組成物及び半導体装置
JP5573343B2 (ja) 半導体封止用樹脂組成物、および半導体装置
JP5126045B2 (ja) 半導体封止用樹脂組成物及び半導体装置
JP5565081B2 (ja) 半導体封止用樹脂組成物、および半導体装置
JP5672947B2 (ja) 封止用樹脂組成物及び電子部品装置
JP5651968B2 (ja) 半導体封止用樹脂組成物及び半導体装置
JP5316282B2 (ja) 半導体封止用エポキシ樹脂組成物及び半導体装置
KR102127589B1 (ko) 에폭시 수지 조성물 및 전자 부품 장치
JP5868573B2 (ja) 半導体封止用樹脂組成物及び半導体装置
JP5573344B2 (ja) 封止用樹脂組成物及び電子部品装置
JP5211737B2 (ja) 半導体封止用エポキシ樹脂組成物及び半導体装置
JP5488393B2 (ja) 半導体封止用樹脂組成物及び半導体装置
JP5488394B2 (ja) 半導体封止用樹脂組成物及び半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant