JP5069441B2 - 片面封止型半導体装置製造用エポキシ樹脂組成物及び片面封止型半導体装置 - Google Patents

片面封止型半導体装置製造用エポキシ樹脂組成物及び片面封止型半導体装置 Download PDF

Info

Publication number
JP5069441B2
JP5069441B2 JP2006261497A JP2006261497A JP5069441B2 JP 5069441 B2 JP5069441 B2 JP 5069441B2 JP 2006261497 A JP2006261497 A JP 2006261497A JP 2006261497 A JP2006261497 A JP 2006261497A JP 5069441 B2 JP5069441 B2 JP 5069441B2
Authority
JP
Japan
Prior art keywords
epoxy resin
semiconductor device
resin composition
side sealed
sealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006261497A
Other languages
English (en)
Other versions
JP2008081562A (ja
Inventor
隆景 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2006261497A priority Critical patent/JP5069441B2/ja
Publication of JP2008081562A publication Critical patent/JP2008081562A/ja
Application granted granted Critical
Publication of JP5069441B2 publication Critical patent/JP5069441B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3511Warping

Landscapes

  • Compositions Of Macromolecular Compounds (AREA)
  • Epoxy Resins (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、主として基板の片面に搭載された半導体素子(チップ)を封止成形するのに用いられる片面封止型半導体装置製造用エポキシ樹脂組成物及び片面封止型半導体装置(パッケージ)に関するものである。
半導体素子などの電子部品の封止用材料としてセラミックや熱硬化性樹脂が一般的に用いられている。なかでもエポキシ樹脂を封止用材料として用いる方法が、経済性と性能のバランスの点で好ましく、従来より広く行われている(例えば、特許文献1参照。)。
そして近年の半導体パッケージ(PKG)はますます薄型化が進み、主流であるBGA(ball grid array)やCSP(chip size package,chipscale package)などの片面封止により成形されるパッケージでも、パッケージ厚の薄い設計が進んでいる。それに伴い、内部の構造も微細化が進み、封止する際の樹脂への要求性能が高くなってきている。
特開平10−67920号公報
図1(a)は片面封止により成形されるパッケージの一例を示すものであり、このパッケージは、半導体素子2を基板3の片面に搭載し、半導体素子2と基板3に設けた電極5とをボンディングワイヤー4で電気的に接続すると共に、これらを封止樹脂1で封止成形することによって製造することができる。
しかしながら、図1(a)に示すような片面封止パッケージにおいて封止樹脂1の特性は成形後のパッケージの反りに大きく影響を与える。すなわち、成形後の封止樹脂1の収縮率と基板3の収縮率とのバランスを取らないとどちらか収縮率の大きい方に引っ張られ、一般に反りと言われる現象が発生する。
図1(b)に示すように、成形後に封止樹脂1側に反ってしまうパッケージでは、封止樹脂1のフィラーコンテント(充填材の含有量)を上げて封止樹脂1側の収縮率を下げることによって反りのバランスを取ることが一般的である。ところが、それに伴って封止樹脂1の粘度が上昇してしまい、薄型化の進んだパッケージではチップ2上の封止厚(図1のT:パッケージ上面からチップ2までの距離)も薄くなり、その部分の充填性が低下し、ワイヤーフロー性(成形後に配線がどれだけ曲がったか)も悪くなる傾向がある。
また、成形性とのバランスを考慮した場合、フィラーの充填率にも限界があり、単純にフィラーコンテントを上げるだけでは対応できない場合も多々ある。
本発明は上記の点に鑑みてなされたものであり、反りを低減することができると共に充填性を高めることができる片面封止型半導体装置製造用エポキシ樹脂組成物及び片面封止型半導体装置を提供することを目的とするものである。
本発明に係る片面封止型半導体装置製造用エポキシ樹脂組成物は、エポキシ樹脂、硬化剤、無機充填材を含有する片面封止型半導体装置製造用エポキシ樹脂において、前記エポキシ樹脂として、ビフェニル型エポキシ樹脂とビスフェノールA型エポキシ樹脂が含有されており、前記無機充填材として、シリカが前記片面封止型半導体装置製造用エポキシ樹脂組成物全量に対して89質量%以上含有されていると共に、150℃におけるICI粘度が0.5poise以下であり、前記片面封止型半導体装置製造用エポキシ樹脂組成物全量に対して2−(ジフェニルホスフィニル)ハイドロキノンが0.1〜3質量%含有されていることを特徴とするものである。
前記片面封止型半導体装置製造用エポキシ樹脂組成物において、前記ビフェニル型エポキシ樹脂と前記ビスフェノールA型エポキシ樹脂が55:45〜85:15の質量比で含有されていることが好ましい
本発明に係る半導体装置は、前記片面封止型半導体装置製造用エポキシ樹脂組成物を用いて基板の片面に搭載された半導体素子を封止成形して成ることを特徴とするものである。
本発明によれば、反りを低減することができると共に充填性を高めることができるものである。
以下、本発明の実施の形態を説明する。
本発明において半導体封止用エポキシ樹脂組成物は、エポキシ樹脂、硬化剤、無機充填材を必須成分として含有するものである。
エポキシ樹脂としては、ビフェニル型エポキシ樹脂とビスフェノールA型エポキシ樹脂を併用する。このときビフェニル型エポキシ樹脂とビスフェノールA型エポキシ樹脂の質量比は55:45〜85:15であることが好ましい。ビフェニル型エポキシ樹脂とビスフェノールA型エポキシ樹脂の合計100質量部に対して、ビスフェノールA型エポキシ樹脂が15質量部未満であると、充填性が低下するものであり、特に図1(a)においてTで示す部分の充填性が低下するものである。逆に、ビスフェノールA型エポキシ樹脂が45質量部を超えると、半導体装置の生産性が低下するものである。半導体封止用エポキシ樹脂組成物全量に対してエポキシ樹脂全体の含有量は6〜9質量%に設定することができる。
また、硬化剤としては、特に限定されるものではないが、例えば、フェノールノボラック、クレゾールノボラック、フェノールアラルキル、ナフトールアラルキル、各種多価フェノール化合物、ナフトール化合物、ビフェニル骨格を持つもの等を用いることができる。硬化剤は1種のみを用いたり2種以上を併用したりすることができる。エポキシ樹脂と硬化剤の当量比は0.5〜1.5が好ましく、0.8〜1.2がより好ましい。
また、無機充填材としては、結晶シリカや溶融シリカのようなシリカを用いる。シリカは半導体封止用エポキシ樹脂組成物全量に対して89質量%以上(上限は93質量%)含有するものである。シリカの含有量が89質量%未満であると、半導体装置に大きな反りが発生するものである。なお、シリカのほか、アルミナや窒化珪素等を併用することもできる。
本発明においては、半導体封止用エポキシ樹脂組成物全量に対して2−(ジフェニルホスフィニル)ハイドロキノン(PPQ)が0.1〜3質量%含有されているのが好ましく、0.1〜1.5質量%含有されているのがより好ましい。これにより、2−(ジフェニルホスフィニル)ハイドロキノンを含有しない場合に比べて、半導体装置の反りをさらに低減することができると共に、難燃性を高めることができるものである。しかし、2−(ジフェニルホスフィニル)ハイドロキノンの含有量が0.1質量%未満であると、上記のような効果を十分に得ることができないおそれがある。また、2−(ジフェニルホスフィニル)ハイドロキノンには遅硬化性という特性があるため、この含有量が1.5質量%を超えると、硬化性が悪くなり、成形時間が延びてしまうおそれがある。
半導体封止用エポキシ樹脂組成物には、硬化促進剤、シランカップリング剤、カーボンブラック等の着色剤、カルナバワックス、シリコーン可撓剤等を任意成分として添加することもできる。
硬化促進剤としては、特に限定されるものではないが、例えば、2−メチルイミダゾール、2−フェニルイミダゾール等のイミダゾール類、トリフェニルホスフィン、トリブチルホスフィン、トリメチルホスフィン等の有機ホスフィン類、1,8−ジアザビシクロ(5,4,0)ウンデセン−7(DBU)、トリエタノールアミン、ベンジルジメチルアミン等の3級アミン等を用いることができる。
シランカップリング剤としては、特に限定されるものではないが、例えば、γ−メルカプトプロピルトリメトキシシラン等のメルカプトシラン、γ−グリシドキシプロピルトリメトキシシラン等のグリシドキシシラン、アミノシラン等を用いることができる。
そして、上述したエポキシ樹脂、硬化剤、無機充填材、必要に応じてその他の成分を配合し、これをミキサーやブレンダー等で均一に混合した後、ニーダーやロール等で加熱・混練する。その後、この混練物を冷却・固化し、この固化物を粉砕することによって、粉粒状の半導体封止用エポキシ樹脂組成物を得ることができる。
このようにして得られる半導体封止用エポキシ樹脂組成物の150℃におけるICI粘度は0.5poise(0.05Pa・s)以下である。ここにICI粘度とは、ICIコーンプレート粘度計を用いて測定されるものである。半導体封止用エポキシ樹脂組成物の150℃におけるICI粘度が0.5poiseを超えると、充填性が低下するものであり、特に図1(a)においてTで示す部分の充填性が低下するものである。なお、150℃におけるICI粘度が余りにも低いと、エアーの巻き込みによる充填不良や離型性の悪化が懸念されるので、上記のICI粘度の実質上の下限は0.1poise(0.01Pa・s)に設定することができる。
そして、上記の半導体封止用エポキシ樹脂組成物を用いて半導体素子2を封止成形することによって半導体装置を製造することができる。具体的には、例えば、半導体素子2を基板3の片面に搭載し、半導体素子2と基板3に設けた電極5とをボンディングワイヤー4で電気的に接続すると共に、これらを半導体封止用エポキシ樹脂組成物による封止樹脂1で封止成形することによって、図1(a)に示すような片面封止型の半導体装置を製造することができる。
このようにして得られる半導体装置にあっては、上述した半導体封止用エポキシ樹脂組成物が用いられているので、反りが低減されていると共に、充填性が高められているものである。特に、図1(a)に示すように、封止樹脂1の厚さTが基板3の厚さTの2倍以上である場合(T≧2T)にも、反りを十分に低減することができるものである。
以下、本発明を実施例によって具体的に説明する。
エポキシ樹脂として、ビフェニル型エポキシ樹脂であるジャパンエポキシレジン(株)製「YX4000H」及びビスフェノールA型エポキシ樹脂であるジャパンエポキシレジン(株)製「YL6810」を用いた。
また、硬化剤として、フェノールノボラックである三井化学(株)製「VR9305」(「フェノールノボラック1」:150℃におけるICI粘度は約0.8poiseである。)及び明和化成(株)製「DL−92」(「フェノールノボラック2」:150℃におけるICI粘度は約2.3poiseである。)を用いた。
また、無機充填材として、溶融シリカである電気化学工業(株)製「FB940」を用いた。
また、2−(ジフェニルホスフィニル)ハイドロキノン(PPQ)を用いた。
また、硬化促進剤として、トリフェニルホスフィンである北興化学工業(株)製「TPP」を用いた。
また、シランカップリング剤として、γ−メルカプトプロピルトリメトキシシランである信越化学工業(株)製「KBM803」を用いた。
また、着色剤として、カーボンブラックである三菱化学(株)製「MA600」を用いた。
また、カルナバワックス(金型離型用WAX)である大日化学工業(株)製「F1−100」を用いた。
そして、上述したエポキシ樹脂、硬化剤、無機充填材、その他の成分を下記[表2]に示す配合量(質量%)で配合し、これをブレンダーで30分間均一に混合した後、80℃に加熱したニーダーで溶融・混練して押し出した。その後、この混練物を冷却・固化し、この固化物を粉砕機で所定の粒度に粉砕することによって、粉粒状の半導体封止用エポキシ樹脂組成物を得た。
(ICI粘度)
ICIコーンプレート粘度計を用いて、上記のようにして得た半導体封止用エポキシ樹脂組成物の150℃におけるICI粘度を測定した。測定結果を下記[表2]に示す。
(反り)
基板の厚さが異なる2種のBGA(ball grid array)を6個ずつ製造した。この半導体装置は、次のようにして製造した。すなわち、半導体素子としてミラーウエハーを用いると共に基板としてBT基板を用い、上記の半導体素子を基板の片面にダイアタッチフィルム(図1では図示省略)を介して搭載した後、トランスファー成形によってこれらを半導体封止用エポキシ樹脂組成物による封止樹脂で封止することによって、片面封止型の半導体装置を製造した。基板サイズ、モールドサイズ(封止樹脂サイズ)、チップサイズ、チップ数を下記[表1]に示す。なお、成形条件は、金型温度175℃、注入圧6.9MPa(70kgf/cm)、成形時間90秒、キュアー時間90秒である。
そして、上記のようにして得られたBGAについて反りの大きさを測定した。いずれのBGAも図1(b)に示すように封止樹脂1側に反ったもの(+凹反り)であり、基板3側に反ったもの(−凸反り)はみられなかった。測定結果を平均値として下記[表2]に示す。
Figure 0005069441
(チップ上充填性)
上記のようにして得られたBGAについて、図1(a)のTに相当する箇所を目視により観察することによって、チップ上充填性の良否を判定した。12個のBGAのうちチップ上充填性の悪いものを計数した。その結果を下記[表2]に示す。
(熱時硬度)
上記のようにして得た半導体封止用エポキシ樹脂組成物を用いて、直径50mm、厚さ3.0mmのテストピースを成形し、このテストピースの成形直後の硬度(熱時硬度)をショアーD硬度計を用いて測定した。測定結果を下記[表2]に示す。
Figure 0005069441
上記[表2]にみられるように、実施例1〜6のものはいずれも反りが小さく、チップ上充填性に優れていることが確認される。
これに対して、シリカの含有量が89質量%未満である比較例1のものは反りが著しく大きいことが確認される。
また、ビスフェノールA型エポキシ樹脂を用いていない比較例2やICI粘度が0.5poiseを超える比較例3のものはチップ上充填性が悪いことが確認される。
半導体装置の一例を示すものであり、(a)は反りが発生していない状態の断面図、(b)は反りが発生している状態の断面図である。
符号の説明
2 半導体素子

Claims (3)

  1. エポキシ樹脂、硬化剤、無機充填材を含有する片面封止型半導体装置製造用エポキシ樹脂組成物において、前記エポキシ樹脂として、ビフェニル型エポキシ樹脂とビスフェノールA型エポキシ樹脂が含有されており、前記無機充填材として、シリカが前記片面封止型半導体装置製造用エポキシ樹脂組成物全量に対して89質量%以上含有されていると共に、150℃におけるICI粘度が0.5poise以下であり、前記片面封止型半導体装置製造用エポキシ樹脂組成物全量に対して2−(ジフェニルホスフィニル)ハイドロキノンが0.1〜3質量%含有されていることを特徴とする片面封止型半導体装置製造用エポキシ樹脂組成物。
  2. 前記ビフェニル型エポキシ樹脂と前記ビスフェノールA型エポキシ樹脂が55:45〜85:15の質量比で含有されていることを特徴とする請求項1に記載の片面封止型半導体装置製造用エポキシ樹脂組成物。
  3. 請求項1又は2に記載の前記片面封止型半導体装置製造用エポキシ樹脂組成物を用いて基板の片面に搭載された半導体素子を封止成形して成ることを特徴とする片面封止型半導体装置。
JP2006261497A 2006-09-26 2006-09-26 片面封止型半導体装置製造用エポキシ樹脂組成物及び片面封止型半導体装置 Active JP5069441B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006261497A JP5069441B2 (ja) 2006-09-26 2006-09-26 片面封止型半導体装置製造用エポキシ樹脂組成物及び片面封止型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006261497A JP5069441B2 (ja) 2006-09-26 2006-09-26 片面封止型半導体装置製造用エポキシ樹脂組成物及び片面封止型半導体装置

Publications (2)

Publication Number Publication Date
JP2008081562A JP2008081562A (ja) 2008-04-10
JP5069441B2 true JP5069441B2 (ja) 2012-11-07

Family

ID=39352749

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006261497A Active JP5069441B2 (ja) 2006-09-26 2006-09-26 片面封止型半導体装置製造用エポキシ樹脂組成物及び片面封止型半導体装置

Country Status (1)

Country Link
JP (1) JP5069441B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7429424B2 (ja) 2020-01-14 2024-02-08 株式会社ムラコシ精工 引戸装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008195820A (ja) * 2007-02-13 2008-08-28 Hitachi Chem Co Ltd 封止用エポキシ樹脂組成物及びこの樹脂組成物で封止された素子を備えた電子部品装置
JP2010031233A (ja) * 2008-06-25 2010-02-12 Panasonic Electric Works Co Ltd 半導体封止用エポキシ樹脂組成物、及び該組成物を用いて半導体素子を封止して得られる片面封止型半導体装置
MY153000A (en) * 2009-03-11 2014-12-31 Sumitomo Bakelite Co Resin composition for encapsulating semiconductor and semiconductor device
JP2014118461A (ja) * 2012-12-14 2014-06-30 Kyocera Chemical Corp 粉粒状半導体封止用樹脂組成物および半導体装置
JP6351927B2 (ja) * 2012-12-27 2018-07-04 京セラ株式会社 封止用樹脂組成物及び半導体装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0820631A (ja) * 1994-07-07 1996-01-23 Sumitomo Bakelite Co Ltd 半導体封止用エポキシ樹脂組成物
JPH08188638A (ja) * 1995-01-11 1996-07-23 Hitachi Ltd 樹脂封止型半導体装置並びにその製造方法
JP4696372B2 (ja) * 2001-02-14 2011-06-08 住友ベークライト株式会社 エポキシ樹脂組成物及び半導体装置
JP2002356538A (ja) * 2001-03-30 2002-12-13 Toray Ind Inc 半導体封止用エポキシ樹脂組成物及びそれを用いた半導体装置
JP4040370B2 (ja) * 2002-06-25 2008-01-30 住友ベークライト株式会社 エポキシ樹脂組成物及び半導体装置
JP3982344B2 (ja) * 2002-06-25 2007-09-26 松下電工株式会社 半導体封止用エポキシ樹脂組成物及び半導体装置
JP2004140186A (ja) * 2002-10-17 2004-05-13 Toray Ind Inc 半導体装置の製法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7429424B2 (ja) 2020-01-14 2024-02-08 株式会社ムラコシ精工 引戸装置

Also Published As

Publication number Publication date
JP2008081562A (ja) 2008-04-10

Similar Documents

Publication Publication Date Title
JP5031403B2 (ja) 封止用エポキシ樹脂組成物、樹脂封止型半導体装置及びその製造方法
JP5256185B2 (ja) エポキシ樹脂組成物及び半導体装置
JP5069441B2 (ja) 片面封止型半導体装置製造用エポキシ樹脂組成物及び片面封止型半導体装置
JP2012224758A (ja) エポキシ樹脂組成物及び半導体装置
JP2006188622A (ja) エポキシ樹脂組成物及び半導体装置
WO2019054217A1 (ja) エポキシ樹脂組成物、及び電子部品装置
JP4950010B2 (ja) 半導体封止用エポキシ樹脂組成物の製造方法および半導体装置の製造方法
JP4760785B2 (ja) 半導体封止用エポキシ樹脂組成物及び半導体装置
JP4491900B2 (ja) エポキシ樹脂組成物及び半導体装置
JP2003268203A (ja) ウエハーモールド用液状エポキシ樹脂組成物及びこれを用いた半導体装置
JP5547680B2 (ja) 封止用エポキシ樹脂組成物及び半導体装置
JP2011026501A (ja) 半導体封止用エポキシ樹脂組成物及び該組成物を用いて半導体素子が封止された半導体装置
JP2010031119A (ja) 半導体封止用エポキシ樹脂組成物およびそれを用いた半導体装置
JP2012072209A (ja) 半導体封止用エポキシ樹脂組成物およびそれを用いた半導体装置
JP5226387B2 (ja) 半導体封止用エポキシ樹脂組成物および半導体装置
JP4736406B2 (ja) エポキシ樹脂組成物及び半導体装置
JP2009286841A (ja) 封止用エポキシ樹脂組成物および半導体装置
JP2005154717A (ja) エポキシ樹脂組成物及び半導体装置
JP2002309067A (ja) 封止用エポキシ樹脂組成物及び半導体装置
JP3915545B2 (ja) 封止用エポキシ樹脂組成物及び片面封止型半導体装置
JP2001040185A (ja) 封止用エポキシ樹脂組成物
JP5055778B2 (ja) エポキシ樹脂組成物、エポキシ樹脂成形材料及び半導体装置
JP2009173812A (ja) 封止用エポキシ樹脂組成物および半導体装置
JP2009235164A (ja) 半導体封止用エポキシ樹脂組成物、及び該組成物を用いて半導体素子を封止して得られる片面封止型半導体装置
JP5226957B2 (ja) 半導体封止用エポキシ樹脂組成物及び半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090423

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100823

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110830

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111031

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20120112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120724

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120817

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150824

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5069441

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150