KR101639994B1

KR101639994B1 - 표면 처리 도금재 및 그 제조 방법, 그리고 전자 부품

Info

Publication number: KR101639994B1
Application number: KR1020157009263A
Authority: KR
Inventors: 아츠시 고다마; 요시타카 시부야; 가즈히코 후카마치
Original assignee: 제이엑스금속주식회사
Priority date: 2012-09-19
Filing date: 2013-07-05
Publication date: 2016-07-15
Also published as: US20150259813A1; TWI489002B; JP2014077190A; CN104619883A; TW201413055A; EP2899298A1; EP2899298A4; CN104619883B; WO2014045678A1; KR20150053804A; JP5667152B2

Abstract

위스커의 발생이 억제되고, 고온 환경하에 노출되어도 양호한 납땜성 및 저접촉 저항을 유지하며, 또한 단자·커넥터의 삽입력이 낮은 표면 처리 도금재를 제공한다. 표면 처리 도금재는, 금속 기재에, Ni 또는 Ni 합금 도금으로 구성된 하층, 및 Sn 또는 Sn 합금 도금으로 구성된 상층이 순차 형성된 도금재로서, 상기 상층 표면에 P 및 N 이 존재하고, 상기 상층 표면에 부착되는 P 및 N 원소의 양이 각각 P : 1 × 10^-11 ∼ 4 × 10^-8 ㏖/㎠, N : 2 × 10^-12 ∼ 8 × 10^-9 ㏖/㎠ 이다.

Description

표면 처리 도금재 및 그 제조 방법, 그리고 전자 부품{SURFACE-TREATED PLATED MATERIAL AND METHOD FOR PRODUCING SAME, AND ELECTRONIC COMPONENT}

본 발명은, 동 또는 동 합금 혹은 스테인리스 등의 금속 기재의 표면에 도금을 실시하여 제조된 표면 처리 도금재 및 그 제조 방법에 관한 것이다. 또, 본 발명은 당해 표면 처리 도금재를 사용한 커넥터, 단자, 스위치 및 리드 프레임 등의 전자 부품에 관한 것이다.

일반적으로, 자동차, 가전, OA 기기 등의 각종 전자 기기에 사용되는 커넥터·단자 등의 전자 부품에는, 동 또는 동 합금이 모재로서 사용되고, 이들은 방청, 내식성 향상, 전기적 특성 향상과 같은 기능 향상을 목적으로 하여 도금 처리가 이루어지고 있다. 도금에는 Au, Ag, Cu, Sn, Ni, 땜납 및 Pd 등의 종류가 있지만, 특히 Sn 또는 Sn 합금 도금을 실시한 Sn 도금재는 비용면, 접촉 신뢰성 및 납땜성 등의 관점에서 커넥터, 단자, 스위치 및 리드 프레임의 아우터 리드부 등에 다용되고 있다.

한편, Sn 또는 Sn 합금 등의 이른바 Sn 계 도금재에서는, 위스커 발생의 문제가 있다. 위스커란 Sn 의 침상 결정이 성장한 것이며, Sn 이나 Zn 등 비교적 저융점의 금속에 발생한다. 위스커는 수십 ∼ 수백 ㎛ 의 길이까지 수염상으로 성장하여, 전기적인 단락을 일으키는 경우가 있기 때문에, 그 발생, 성장의 방지가 요망되고 있다.

또한, Sn 계 도금에서는, 고온 환경하에서 접촉 저항이 상승하고, 또 납땜성이 열화된다는 문제가 있다. 이 문제를 회피하는 방법으로서 Sn 계 도금의 두께를 두껍게 한다는 방법도 있지만, 이 방법에서는 후술하는 단자, 커넥터의 삽입력이 증대된다는 문제가 새롭게 발생한다.

최근에는, 커넥터의 핀의 수가 증가하고, 이것에 수반하는 커넥터 삽입력의 증가도 문제가 되고 있다. 자동차 등의 커넥터의 조립 작업은 사람의 손에 의지하는 경우가 많고, 삽입력의 증대는 작업자의 손에 가해지는 부담이 커지기 때문에, 커넥터의 저삽입력화가 요망되고 있지만, Sn 은 단자의 끼워 맞춤 접속시의 마찰이 커, 커넥터의 심수 (芯數) 가 현저하게 증대되면 강대한 삽발력이 필요하게 된다.

예를 들어, 특허문헌 1 에는, 강판 표면에 Sn 도금층을 실시하고, 그 Sn 도금층의 상층에, P 와 Si 를 함유하는 화성 피막을 형성시키며, 이 화성 피막의 부착량을 특정한 발명이 기재되어 있다.

본 발명에서는 납땜성, 내위스커가 우수하다고 서술되어 있다. 그러나 도금 표면에 Si 가 존재하고 있기 때문에, 고온 환경하에서는 도금의 접촉 저항이 높아진다는 문제가 있는 것으로 추정된다.

또, 특허문헌 2 에는, Sn 또는 Sn 합금 도금의 표면을 포스폰산기가 결합되어 있는 메틸렌기를 적어도 2 개 이상 가진 아미노질소를 갖는 화합물 등이 갖는 용액으로 처리하는 발명이 기재되어 있다.

본 발명에서는 Sn 또는 Sn 합금 도금을 인산계의 액으로 후처리하는 방법에 대해 서술되어 있지만, 처리한 후의 도금 표면의 각 원소의 존재 상태, 부착량에 대해서는 언급되어 있지 않다. 따라서, 처리액 조성이나 처리 조건에 따라서는, 납땜성이나 내위스커성이 전혀 향상되지 않는 것이 예상된다.

일본 공개특허공보 2004-360004호 일본 공개특허공보 2007-197791호

종래의 Ni 하지 또는 Cu 하지 도금 상에 Sn 도금을 실시한 도금재, 혹은 3 층 도금에 있어서, 내위스커성을 향상시키고, 또한 삽발력을 저감시키려면, Sn 도금 두께를 얇게 하면 되지만, Sn 도금의 두께가 얇아지면 이번에는 고온 환경하에서 표층의 Sn 이 소재의 Cu 또는 하지 도금의 Ni 및 Cu 와 합금화하여 표층에 Sn 이 잔존하지 않게 되어, 납땜성이나 접촉 저항이 열화되고, 특히 고온 분위기 중에서의 열화가 현저해진다는 문제가 있다.

그래서, 본 발명은, 위스커의 발생이 억제되고, 또한 고온 환경하에 노출되어도 양호한 납땜성 및 저접촉 저항을 유지하며, 또한 단자·커넥터의 삽입력이 낮은 표면 처리 도금재를 제공하는 것을 과제로 한다. 본 발명은 당해 표면 처리 도금재의 제조 방법을 제공하는 것을 다른 과제로 한다. 본 발명은 당해 표면 처리 도금재를 사용한 전자 부품을 제공하는 것을 또 다른 과제로 한다.

본 발명자는 상기 과제를 해결하기 위하여 예의 검토를 거듭한 결과, 의외로 Ni 하지 도금의 위에 Sn 또는 Sn 합금 도금을 실시하고, 추가로 그 위에 특정한 액을 사용하여 표면 처리함으로써, 위스커의 발생이 없고, 또한 Sn 도금이 얇아도 양호한 납땜성 및 저접촉 저항을 나타내는 표면 처리 도금재가 얻어지는 것을 알아내었다. 또한, 그 표면 처리 도금재는 표층 Sn 또는 Sn 합금 도금을 얇게 할 수 있기 때문에, 단자로서 사용하는 경우의 삽입력이 낮다. 이와 같은 현상이 발생하는 것은 종래의 지견으로부터는 예상할 수 없는 것이다.

이상의 지견을 기초로 하여 완성한 본 발명은 1 측면에 있어서, 금속 기재에, Ni 또는 Ni 합금 도금으로 구성된 하층, 및 Sn 또는 Sn 합금 도금으로 구성된 상층이 순차 형성된 도금재로서, 상기 상층 표면에 P 및 N 이 존재하고, 상기 상층 표면에 부착되는 P 및 N 원소의 양이 각각,

P : 1 × 10^-11 ∼ 4 × 10^-8 ㏖/㎠, N : 2 × 10^-12 ∼ 8 × 10^-9 ㏖/㎠

인 위스커 프리인 표면 처리 도금재이다.

본 발명은 다른 1 측면에 있어서, 상기 하층, 및 상기 상층이 순차 형성된 도금재의 상기 상층 표면에, 하기 일반식 [1] 및 [2] 로 나타내는 인산에스테르의 적어도 1 종과, 하기 일반식 [3] 및 [4] 로 나타내는 고리형 유기 화합물군에서 선택되는 적어도 1 종을 함유하는 인산에스테르계 액으로 표면 처리하는 본 발명의 표면 처리 도금재의 제조 방법이다.

[화학식 1]

[화학식 2]

(식 [1], [2] 에 있어서, R₁ 및 R₂ 는 각각 치환 알킬을 나타내고, M 은 수소 또는 알칼리 금속을 나타낸다)

[화학식 3]

[화학식 4]

(식 [3] , [4] 중, R₁ 은 수소, 알킬, 또는 치환 알킬을 나타내고, R₂ 는 알칼리 금속, 수소, 알킬, 또는 치환 알킬을 나타내고, R₃ 은 알칼리 금속 또는 수소를 나타내고, R₄ 는 -SH, 알킬기나 아릴기로 치환된 아미노기, 또는 알킬 치환 이미다졸릴알킬을 나타내고, R₅ 및 R₆ 은 -NH₂, -SH 또는 -SM (M 은 알칼리 금속을 나타낸다) 을 나타낸다)

본 발명은 또 다른 1 측면에 있어서, 본 발명의 표면 처리 도금재를 사용한 전자 부품이다.

본 발명은 또 다른 1 측면에 있어서, 본 발명의 표면 처리 도금재를 접점 부분에 사용한 커넥터 단자이다.

본 발명은 또 다른 1 측면에 있어서, 본 발명의 커넥터 단자를 사용한 커넥터이다.

본 발명은 또 다른 1 측면에 있어서, 본 발명의 표면 처리 도금재를 접점 부분에 사용한 FFC 단자이다.

본 발명은 또 다른 1 측면에 있어서, 본 발명의 표면 처리 도금재를 접점 부분에 사용한 FPC 단자이다.

본 발명은 또 다른 1 측면에 있어서, 본 발명의 FFC 단자를 사용한 FFC 이다.

본 발명은 또 다른 1 측면에 있어서, 본 발명의 FPC 단자를 사용한 FPC 이다.

본 발명은 또 다른 1 측면에 있어서, 본 발명의 표면 처리 도금재를 외부 접속용 전극에 사용한 전자 부품이다.

본 발명은 또 다른 1 측면에 있어서, 본 발명의 표면 처리 도금재를 하우징에 장착하는 장착부의 일방측에 암컷 단자 접속부가, 타방측에 기판 접속부가 각각 형성되고, 상기 기판 접속부를 기판에 형성된 스루홀에 압입하여 상기 기판에 장착하는 압입형 단자에 사용한 전자 부품이다.

본 발명에 의하면, 위스커의 발생이 억제되고, 또한 고온 환경하에 노출되어도 양호한 납땜성 및 저접촉 저항을 유지하며, 또한 단자·커넥터의 삽입력이 낮은 표면 처리 도금재를 제공할 수 있다.

도 1 은 XPS 분석 결과의 일례이다.
도 2 는 후처리액 성분 부착량과 XPS 검출 강도의 관계이다.

이하, 본 발명의 실시형태에 관련된 표면 처리 도금재에 대해 설명한다.

<도금 소재>

도금 소재 (금속 기재) 로서 동 또는 동 합금을 사용할 수 있다. 당해 동 또는 동 합금은, 커넥터나 단자 등의 전자 부품에 사용되는 모재로서 공지된 임의의 동 또는 동 합금으로 하면 되지만, 전기·전자 기기의 접속 단자 등에 사용되는 것을 고려하면, 전기 전도율이 높은 것 (예를 들어, IACS (International Anneild Copper Standerd : 국제 표준 연동 (軟銅) 의 도전율을 100 으로 했을 때의 값) 이 15 ∼ 80 ％ 정도) 을 사용하는 것이 바람직하고, 예를 들어 Cu-Sn-P 계 (예를 들어 인청동), Cu-Zn 계 (예를 들어 황동, 단동), Cu-Ni-Zn 계 (예를 들어 양백 (洋白)), Cu-Ni-Si 계 (코르손 합금), Cu-Fe-P 계 합금 등을 들 수 있다. 한편, 동 또는 동 합금 이외의 도금 소재로서 SUS301, SUS304, SUS316 과 같은 스테인리스강도 사용할 수 있다. 또, 모재의 형상에는 특별히 제한은 없지만, 일반적으로는 판, 조 (條), 프레스품 등의 형태로서 제공되고, 전도금 및 후도금 중 어느 것이어도 상관없다.

<하층 (하지 Ni 또는 Ni 합금 도금)>

하층인 하지 도금층은 도금 소재 표면에 형성되고, 본 발명에서는 Ni 또는 Ni 합금 도금이 하지 도금층으로서 실시된다. 이 하지 도금은, 예를 들어 Ni 와 Ni 합금 도금의 적층 구조로 해도 된다. 하층의 Ni 또는 Ni 합금 도금은, 소재로부터 상층의 Ag 또는 Ag 합금 도금, 또한 그 위의 Sn 또는 Sn 합금 도금에 대한 Cu 나 합금 원소의 확산을 방지하는 배리어가 된다. 소재 성분의 Cu 는 상층 Ag 나 Sn 과 상호 확산하여, 시간 경과적으로 Cu-Ag 나 Cu-Sn 합금을 생성하지만, 이들이 도금 최표면까지 도달하여 산화되면, 납땜성이나 접촉 저항이 열화된다.

Ni 도금으로는, 예를 들어 와트욕이나 술파민산욕을 사용한 무광택 Ni 도금, 무광택 도금욕에 광택제를 첨가한 반광택, 광택 Ni 도금을 사용할 수 있다. Ni 합금 도금은, 와트욕이나 술파민산욕에 아인산이나 황산코발트 등을 첨가하여 전기 도금하면 된다.

하층은, Ni, Cr, Mn, Fe, Co 및 Cu 로 이루어지는 군인 C 구성 원소군에서 선택된 1 종 또는 2 종 이상으로 구성되어 있어도 된다. Ni, Cr, Mn, Fe, Co 및 Cu 는, Sn 이나 In 과 비교하여 피막이 단단하기 때문에 응착 마모가 잘 발생하지 않고, 기재의 구성 금속이 상층으로 확산되는 것을 방지하여, 내열성 시험이나 땜납 젖음성 열화를 억제하는 등의 내구성을 향상시킨다.

하층의 두께는, 통상적으로 0.1 ㎛ ∼ 5 ㎛, 바람직하게는 0.5 ∼ 2.5 ㎛ 가 되도록 형성한다. 하지 도금층의 두께가 0.1 ㎛ 미만이면, 확산 방지 효과가 충분히 얻어지지 않고, 5 ㎛ 를 초과하면 굽힘 가공성의 열화가 현저해지기 때문이다.

하층의 경도는, 바람직하게는 150 ∼ 900 Hv, 보다 바람직하게는 200 ∼ 600 Hv 가 되도록 도금한다. 경도가 150 Hv 미만에서는 커넥터 삽입시에 접점이 도금 소재쪽에 파고 들기 쉬워져 삽입력이 커진다. 한편, 경도가 900 Hv 를 초과하면, 도금재를 굽힘 가공했을 때에 도금이 깨지는 등의 문제가 발생하기 쉬워진다. 도금 경도의 조정법은, 예를 들어 Ni 도금의 경우에는 유기계 광택제 첨가량을 바꿔서 실시하고, Ni 합금 도금의 경우에는 합금 원소의 첨가량을 바꿔서 전기 도금하면 된다.

<상층 (표층 Sn 또는 Sn 합금 도금)>

하층인 Ni 또는 Ni 합금 도금 상에, 표층 도금으로서 Sn 또는 Sn 합금 도금을 실시하여 상층으로 하고 있다. 위스커의 발생과 성장은 Sn 또는 Sn 합금 도금의 두께에 의존하며, 도금이 얇을수록 위스커는 잘 발생하지 않게 된다. 또한, Sn 또는 Sn 합금 도금 두께를 얇게 하면, 커넥터의 삽입력이 낮아진다는 이점도 있다. 단, Sn 또는 Sn 합금 도금을 얇게 하면 납땜성이나 접촉 저항이 나빠지기 때문에, 단순하게 도금 두께를 얇게할 수는 없다. 내위스커성과 납땜성 등을 양립시키기 위하여, 본 발명에서는 상층 표면에 P 를 함유하는 액을 사용하여 처리를 실시한다. 이 표면 처리에 의해, 납땜성과 접촉 저항의 열화를 방지할 수 있다. 또, 표면 처리액은 P 와 N 을 함유하는 것이 보다 바람직하다.

Sn 또는 Sn 합금 도금의 두께는 바람직하게는 0.02 ∼ 0.5 ㎛ 이고, 보다 바람직하게는 0.03 ∼ 0.3 ㎛ 이다. Sn 또는 Sn 합금 도금의 두께가 0.02 ㎛ 미만에서는 땜납 젖음성이 약간 나빠지고, 한편, Sn 또는 Sn 합금 도금의 두께가 0.5 ㎛ 를 초과하면 위스커가 발생하기 쉽고, 또 커넥터 삽입력이 높아진다.

Sn 도금은 그 자체 공지된 방법에 의해 실시할 수 있지만, 예를 들어 유기산욕 (예를 들어, 페놀술폰산욕, 알칸술폰산욕 및 알칸올술폰산욕), 황산욕, 피로인산욕 등의 산성욕, 혹은 칼륨욕이나 나트륨욕 등의 알칼리욕을 사용하여 전기 도금할 수 있다.

Sn 합금 도금으로는, Sn-Ag, Sn-In, Sn-Bi, Sn-Cu, Sn-Pb 등을 이용할 수 있다. 이들 합금 도금은, 상기의 Sn 도금욕에 Ag 나 In, Bi 등의 염을 첨가한 욕을 사용하여, 전기 도금을 실시하여 도금층을 형성한다.

상층은, Sn 및 In 으로 이루어지는 군인 A 구성 원소군에서 선택된 1 종 또는 2 종과, Ag, Au, Pt, Pd, Ru, Rh, Os 및 Ir 로 이루어지는 군인 B 구성 원소군에서 선택된 1 종 또는 2 종류 이상의 합금으로 구성해도 된다.

Sn 및 In 은 산화성을 갖는 금속이지만, 금속 중에서는 비교적 부드럽다는 특징이 있다. 따라서, Sn 및 In 표면에 산화막이 형성되어 있어도, 예를 들어 전자 부품용 금속 재료를 접점 재료로 하여 수컷 단자와 암컷 단자를 감합할 때에, 용이하게 산화막이 깎여, 접점이 금속끼리로 되기 때문에, 저접촉 저항이 얻어진다.

또, Sn 및 In 은 염소 가스, 아황산 가스, 황화수소 가스 등의 가스에 대한 내가스 부식성이 우수하고, 예를 들어, 상층에 내가스 부식성이 떨어지는 Ag, 하층에 내가스 부식성이 떨어지는 Ni, 기재에 내가스 부식성이 떨어지는 동 및 동 합금을 사용한 경우에는, 전자 부품용 금속 재료의 내가스 부식성을 향상시키는 기능이 있다. 또한 Sn 및 In 에서는, 후생노동성의 건강 장해 방지에 관한 기술 지침에 기초하여, In 은 규제가 엄격하기 때문에 Sn 이 바람직하다.

Ag, Au, Pt, Pd, Ru, Rh, Os, Ir 은, 금속 중에서는 비교적 내열성을 갖는다는 특징이 있다. 따라서 기재 및 하층의 조성이 상층측으로 확산되는 것을 억제하여 내열성을 향상시킨다. 또, 이들 금속은, 상층의 Sn 이나 In 과 화합물을 형성하여 Sn 이나 In 의 산화막 형성을 억제하여, 땜납 젖음성을 향상시킨다. 또한, Ag, Au, Pt, Pd, Ru, Rh, Os, Ir 중에서는, 도전율의 관점에서 Ag 가 보다 바람직하다. Ag 는 도전율이 높다. 예를 들어 고주파의 신호 용도에 Ag 를 사용한 경우, 표피 효과에 의해, 임피던스 저항이 낮아진다.

상층은, A 구성 원소군의 금속을 10 ∼ 50 at％ 함유하는 것이 바람직하다. A 구성 원소군의 금속이 10 at％ 미만이면, 예를 들어 B 구성 원소군의 금속이 Ag 인 경우, 내가스 부식성이 나빠, 가스 부식 시험을 실시하면 외관이 변색되는 경우가 있다. 한편, A 구성 원소군의 금속이 50 at％ 를 초과하면, 상층에 있어서의 B 구성 원소군의 금속의 비율이 커져 응착 마모가 커지고, 또 위스커도 발생하기 쉬워진다. 또한, 내미세 슬라이딩 마모성이 나쁜 경우도 있다.

상층에 Sn 을 11.8 ∼ 22.9 at％ 함유하는 SnAg 합금인 ζ (제타) 상이 존재하는 것이 바람직하다. 당해 ζ (제타) 상이 존재함으로써 내가스 부식성이 향상되어, 가스 부식 시험을 실시해도 외관이 잘 변색되지 않게 된다.

상층에 ζ (제타) 상과, Ag₃Sn 인 ε (입실론) 상이 존재하는 것이 바람직하다. ε (입실론) 상의 존재에 의해, 상층에 ζ (제타) 상만이 존재하는 경우와 비교하여 피막이 단단해져 응착 마모가 저하된다. 또 상층의 Sn 비율이 많아짐으로써 내가스 부식성이 향상된다.

상층에, Ag₃Sn 인 ε (입실론) 상만이 존재하는 것이 바람직하다. 상층에 ε (입실론) 상이 단독으로 존재함으로써, 상층에 ζ (제타) 상과 Ag₃Sn 인 ε (입실론) 상이 존재하는 경우와 비교하여 피막이 더욱 단단해져 응착 마모가 저하된다. 또 상층의 Sn 비율이 보다 많아짐으로써 내가스 부식성도 향상된다.

상층에, Ag₃Sn 인 ε (입실론) 상과, Sn 단상인 βSn 이 존재하는 것이 바람직하다. Ag₃Sn 인 ε (입실론) 상과, Sn 단상인 βSn 이 존재함으로써, 상층에 ε (입실론) 상만이 존재하는 경우와 비교하여 더욱 상층의 Sn 비율이 보다 많아짐으로써 내가스 부식성이 향상된다.

상층에, Sn 을 11.8 ∼ 22.9 at％ 함유하는 SnAg 합금인 ζ (제타) 상과, Ag₃Sn 인 ε (입실론) 상과, Sn 단상인 βSn 이 존재하는 것이 바람직하다. ζ (제타) 상과, Ag₃Sn 인 ε (입실론) 상과, Sn 단상인 βSn 이 존재함으로써, 내가스 부식성이 향상되어, 가스 부식 시험을 실시해도 외관이 잘 변색되지 않고, 응착 마모가 저하된다. 이 조성은 확산으로 생기는 것이며, 평형 상태의 구조는 아니다.

상층이 βSn 단독으로는 존재해서는 안 된다. βSn 단독으로 존재하는 경우에는, 응착 마모가 크고, 위스커도 발생하고, 내열성 및 내미세 슬라이딩 마모성 등이 열화된다.

본 발명에서는, Sn 또는 Sn 합금 도금을 실시한 후에 리플로우 처리를 실시할 수도 있다. 리플로우 처리란, 도금재를 Sn 의 융점 (232 ℃) 이상으로 가열하여 Sn 또는 Sn 합금을 용융시키고, 단시간 가열 (3 ∼ 20 초) 후에 도금재를 냉각시키는 방법이다. 리플로우 처리를 실시함으로써, 예를 들어 Ag 상에 Sn 을 도금하고, 계속해서 리플로우 처리를 실시함으로써 표층에 Sn-Ag 합금층을 형성할 수도 있다. Sn-Ag 합금층은, Sn 층과 동등 이상의 양호한 납땜성, 저접촉 저항을 갖는다.

상층의 표면에, A 구성 원소의 합계 원자 농도 (at％) ≥ B 구성 원소의 합계 원자 농도 (at％) 이고, O 의 원자 농도 (at％) ≥ 10 at％ 인 영역이 0.02 ㎛ 이하로 존재하는 것이 바람직하다. A 구성 원소인 Sn 등은 O 와의 친화성을 갖기 때문에, Sn 도금 후에 표면은 O 와 결합한다. 이 결합으로 생긴 산화 Sn 은 가열 처리를 실시해도 SgAg 의 합금화가 발생하지 않고 가열 처리 전 상태를 유지하기 때문에, 이 영역이 존재한다. 단, 이 영역이 0.02 ㎛ 를 초과하면, 접촉 저항이나 땜납 젖음성이 열화되는 경우가 있다.

(C 구성 원소군)

C 구성 원소군의 금속이 Ni, Cr, Mn, Fe, Co, Cu 의 합계로 50 mass％ 이상이고, 또한 B, P, Sn 및 Zn 으로 이루어지는 군에서 선택된 1 종 또는 2 종 이상을 함유해도 된다. 하층의 합금 조성이 이와 같은 구성이 됨으로써, 하층이 보다 경화됨으로써 더욱 박막 윤활 효과가 향상되어 더욱 응착 마모가 저하되고, 하층의 합금화는 기재의 구성 금속이 상층으로 확산되는 것을 더욱 방지하여, 내열성이나 땜납 젖음성 등의 내구성을 향상시키는 경우가 있다.

(A 구성 원소군)

A 구성 원소군의 금속이 Sn 과 In 의 합계로 50 mass％ 이상이고, 나머지 합금 성분이 Ag, As, Au, Bi, Cd, Co, Cr, Cu, Fe, Mn, Mo, Ni, Pb, Sb, W 및 Zn 으로 이루어지는 군에서 선택된 1 종 또는 2 종 이상의 금속으로 이루어져 있어도 된다. 이들 금속에 의해 더욱 응착 마모가 적어지고, 또 위스커의 발생을 억제하며, 또한 내열성이나 땜납 젖음성 등의 내구성을 향상시키는 경우가 있다.

(B 구성 원소군)

B 구성 원소군의 금속이 Ag 와 Au 와 Pt 와 Pd 와 Ru 와 Rh 와 Os 와 Ir 의 합계로 50 mass％ 이상이고, 나머지 합금 성분이 Bi, Cd, Co, Cu, Fe, In, Mn, Mo, Ni, Pb, Sb, Se, Sn, W, Tl 및 Zn 으로 이루어지는 군에서 선택된 1 종 또는 2 종 이상의 금속으로 이루어져 있어도 된다. 이들 금속에 의해 더욱 응착 마모가 적어지고, 또 위스커의 발생을 억제하며, 또한 내열성이나 땜납 젖음성 등의 내구성을 향상시키는 경우가 있다.

(확산 처리)

상층 및 하층이, 기재 상에 상기 C 구성 원소군에서 선택된 1 종 또는 2 종 이상을 성막하고, 그 후, 상기 B 구성 원소군에서 선택된 1 종 또는 2 종을 성막하며, 그 후, 상기 A 구성 원소군에서 선택된 1 종 또는 2 종류 이상을 성막하고, 상기 A 구성 원소군, 상기 B 구성 원소군 및 상기 C 구성 원소군의 각 원소가 확산됨으로써 각각 형성되어 있어도 된다. 예를 들어 A 구성 원소군의 금속이 Sn, B 구성 원소군의 금속이 Ag 인 경우, Sn 으로의 Ag 의 확산은 빨라, 자연 확산에 의해 Sn-Ag 합금층을 형성한다. 합금층 형성에 의해 Sn 의 응착력을 더욱 작게 하고, 또 저위스커성 및 내구성도 더욱 향상시킬 수 있다.

(열처리)

상층을 형성시킨 후에 추가로 응착 마모 억제하고, 또 저위스커성 및 내구성을 더욱 향상시킬 목적에서 열처리를 실시해도 된다. 열처리에 의해 상층의 A 구성 원소군의 금속과 B 구성 원소군의 금속이 합금층을 보다 형성하기 쉬워져, Sn 의 응착력을 더욱 작게 하고, 또 저위스커성 및 내구성도 더욱 향상시킬 수 있다.

또한, 이 열처리에 대해서는, 처리 조건 (온도 × 시간) 은 적절히 선택할 수 있다. 또, 특히 이 열처리는 하지 않아도 되다. 또한 열처리를 실시하는 경우에는 A 구성 원소군의 금속의 융점 이상의 온도에서 실시하는 것이 상층의 A 구성 원소군의 금속과 B 구성 원소군의 금속이 합금층을 보다 형성하기 쉬워진다.

본 발명에서는, Sn 또는 Sn 합금 도금을 실시한 후에 후술하는 인산에스테르계의 액을 사용한 후처리를 실시한다.

<후처리 공정 (인산에스테르계 액)>

본 발명에 관련된 도금 후처리 (표면 처리) 는, 도금재의 상층 표면을 1 종 또는 2 종 이상의 인산에스테르와, 고리형 유기 화합물의 1 종 또는 2 종 이상을 함유하는 수용액 (인산에스테르계 액이라고 부른다) 을 사용하여 실시하는 것이 바람직하다.

인산에스테르계 액에 첨가되는 인산에스테르는, 도금의 산화 방지제 및 윤활제로서의 기능을 한다. 본 발명에 사용되는 인산에스테르는, 일반식 [1] 및 [2] 로 나타낸다. 일반식 [1] 로 나타내는 화합물 중 바람직한 것을 들면, 라우르산성 인산모노에스테르 등이 있다. 일반식 [2] 로 나타내는 화합물 중 바람직한 것을 들면, 라우르산성 디인산에스테르 등이 있다.

[화학식 5]

[화학식 6]

인산에스테르계 액에 첨가되는 고리형 유기 화합물은, 도금의 산화 방지제로서의 기능을 한다. 본 발명에 사용되는 고리형 유기 화합물의 군을 일반식 [3] 및 [4] 로 나타낸다. 일반식 [3] 및 [4] 로 나타내는 고리형 유기 화합물군 중 바람직한 것을 들면, 예를 들어 메르캅토벤조티아졸, 메르캅토벤조티아졸의 Na 염, 메르캅토벤조티아졸의 K 염, 벤조트리아졸, 1-메틸트리아졸, 톨릴트리아졸, 트리아진계 화합물 등이 있다.

[화학식 7]

[화학식 8]

(식 [3], [4] 중, R₁ 은 수소, 알킬, 또는 치환 알킬을 나타내고, R₂ 는 알칼리 금속, 수소, 알킬, 또는 치환 알킬을 나타내고, R₃ 은 알칼리 금속 또는 수소를 나타내고, R₄ 는 -SH, 알킬기나 아릴기로 치환된 아미노기, 또는 알킬 치환 이미다졸릴알킬을 나타내고, R₅ 및 R₆ 은 -NH₂, -SH 또는 -SM (M 은 알칼리 금속을 나타낸다) 을 나타낸다)

본 발명에서는, 후처리 후에 도금 최표층의 Sn 또는 Sn 합금 도금 표면에 P 와 N 이 함께 존재하도록 처리를 실시한다. 도금 표면에 P 가 존재하지 않으면 납땜성이 열화하기 쉬워지고, 또 도금재의 윤활성도 나빠진다. 한편, Sn 또는 Sn 합금 도금 표면에 N 이 존재하지 않으면, 고온 환경하에 있어서 도금재의 접촉 저항이 상승하기 쉬워진다.

또한, 본 발명에서는, Sn 또는 Sn 합금 도금 표면에 부착되는 각 원소의 양을,

P : 1 × 10^-11 ∼ 4 × 10^-8 ㏖/㎠, N : 2 × 10^-12 ∼ 8 × 10^-9 ㏖/㎠

로 하면, 납땜성이 더욱 열화되기 어렵고, 윤활성이 보다 양호하며, 접촉 저항의 상승도 적은 것을 알아내었다. P 의 부착량이 1 × 10^-11 ㏖/㎠ 미만에서는, 땜납 젖음성이 열화되기 쉬워지고, 부착량이 4 × 10^-8 ㏖/㎠ 를 초과하면, 접촉 저항이 높아진다는 문제가 발생한다.

한편, 본 발명의 도금재를 XPS 법으로 분석했을 때 검출되는 P 의 2S 궤도 전자의 천이에 의한 광전자 검출 강도를 I(P2s), N 의 1S 궤도 전자의 천이에 의한 광전자 검출 강도를 I(N1s) 로 하면, 0.1 ≤ I(P2s)/I(N1s) ≤ 1 의 관계를 만족하는 경우에는, 도금재의 접촉 저항과 납땜성이 고온 환경하에 있어서 잘 열화되지 않는 것을 본 발명에서 알아내었다. I(P2s)/I(N1s) 의 값이 0.1 미만인 경우에는 접촉 저항 등의 열화 방지 기능이 충분하지 않고, 값이 1 을 초과하는 경우에는 초기의 접촉 저항이 약간 높아지게 되지만, 다음에 설명하는 바와 같이, 도금재의 동마찰 계수가 작아진다. 또, 이 경우, I(P2s) 및 I(N1s) 는, 0.3 ≤ I(P2s)/I(N1s) ≤ 0.8 의 관계를 만족하는 것이 보다 바람직하다.

상기와 동일하게 본 발명의 도금재를 XPS 법으로 분석했을 때 검출되는 P 의 2S 궤도 전자의 천이에 의한 광전자 검출 강도를 I(P2s), N 의 1S 궤도 전자의 천이에 의한 광전자 검출 강도를 I(N1s) 로 하면, 1 < I(P2s)/I(N1s) ≤ 50 의 관계를 만족하는 경우에는 도금재의 동마찰 계수가 작아져, 단자, 커넥터의 삽입력이 낮아지는 것을 본 발명에서 알아내었다. I(P2s)/I(N1s) 의 값이 1 이하인 경우에는 삽입력이 약간 높아지게 되고, 값이 50 을 초과하면 삽입력은 낮아지지만, 초기의 접촉 저항이 높아지고, 초기의 납땜성도 나빠진다. 또, 이 경우, I(P2s) 및 I(N1s) 는, 5 < I(P2s)/I(N1s) ≤ 40 의 관계를 만족하는 것이 보다 바람직하다.

본 발명의 도금재 표면에 있어서의 후처리액 성분의 부착량을 얻기 위한 인산에스테르의 농도는, 0.1 ∼ 10 g/ℓ, 바람직하게는 0.5 ∼ 5 g/ℓ 이다. 한편, 고리형 유기 화합물의 농도는 처리액 전체의 체적에 대하여 0.01 ∼ 1.0 g/ℓ, 바람직하게는 0.05 ∼ 0.6 g/ℓ 이다.

인산에스테르계 액은 상기 서술한 성분을 갖는 수용액이지만, 용액의 온도를 40 ∼ 80 ℃ 로 가열하면 성분의 물에 대한 유화가 보다 신속하게 진행되고, 또한 처리 후의 재료의 건조가 용이해진다.

표면 처리는, Sn 또는 Sn 합금 도금 후의 도금재의 표면에 인산에스테르계 액을 도포하여 실시해도 된다. 도포하는 방법으로는, 스프레이 코팅, 플로우 코팅, 딥 코팅, 롤 코팅 등의 방법을 들 수 있고, 생산성의 관점에서 딥 코팅 혹은 스프레이 코팅이 바람직하다. 한편, 다른 처리 방법으로서, Sn 또는 Sn 합금 도금 후의 도금재를 인산에스테르계 액 중에 침지시키고, 도금재를 양극으로 하여 전해함으로써 실시해도 된다. 이 방법으로 처리한 표면 처리 도금재에서는, 고온 환경하에서의 접촉 저항이 보다 잘 상승되지 않는다는 이점이 있다.

지금까지 설명해 온 인산에스테르계 액에 의한 표면 처리는, Sn 또는 Sn 합금 도금을 실시한 후, 혹은 Sn 또는 Sn 합금 도금 후의 리플로우 처리 후 중 어느 쪽에서 실시해도 상관없다. 또, 표면 처리에 시간적 제약은 특별히 없지만, 공업적 관점에서는 일련의 공정으로 실시하는 것이 바람직하다.

본 발명에 관련된 표면 처리 도금재는, 커넥터, 수컷 단자, 암컷 단자, 프레스 피트 단자, 압착 단자, 스위치 및 리드 프레임 등의 전자 부품에 대한 이용에 적합하다. 전술한 바와 같이, 프레스 가공 등에 의해 원하는 형상으로 동 또는 동 합금을 가공한 후에 본 발명에 관련된 Sn 도금을 실시해도 되고, 가공 전에 본 발명에 관련된 도금을 실시해도 된다. 본 발명에 관련된 표면 처리 도금재를 이용한 전자 부품에서는 위스커의 발생이 억제되고, 또한 납땜성이 양호하여 고온 환경하에서의 접촉 저항의 열화가 적고, 또한 단자 등의 끼워 맞춤 부재에 적용하면 삽입력이 보다 낮아진다는 우수한 특성을 나타낸다.

상층의 표면의 산술 평균 높이 (Ra) 는 0.3 ㎛ 이하인 것이 바람직하다. 상층의 표면의 산술 평균 높이 (Ra) 가 0.3 ㎛ 이하이면, 비교적 부식되기 쉬운 볼록부가 적어져 평활해지기 때문에, 내가스 부식성이 향상된다.

상층의 표면의 최대 높이 (Rz) 는 3 ㎛ 이하인 것이 바람직하다. 상층의 표면의 최대 높이 (Rz) 가 3 ㎛ 이하이면, 비교적 부식되기 쉬운 볼록부가 적어져 평활해지기 때문에, 내가스 부식성이 향상된다.

<표면 처리 도금재의 용도>

본 발명의 표면 처리 도금재의 용도는 특별히 한정되지 않지만, 예를 들어 표면 처리 도금재를 접점 부분에 사용한 커넥터 단자, 표면 처리 도금재를 접점 부분에 사용한 FFC 단자 또는 FPC 단자, 표면 처리 도금재를 외부 접속용 전극에 사용한 전자 부품 등을 들 수 있다. 또한, 단자에 대해서는, 압착 단자, 납땜 단자, 프레스 피트 단자 등, 배선측과의 접합 방법에 한하지 않는다. 외부 접속용 전극에는, 탭에 표면 처리를 실시한 접속 부품이나 반도체의 언더 범프 메탈용에 표면 처리를 실시한 재료 등이 있다.

또, 이와 같이 형성된 커넥터 단자를 사용하여 커넥터를 제조해도 되고, FFC 단자 또는 FPC 단자를 사용하여 FFC 또는 FPC 를 제조해도 된다.

또 본 발명의 표면 처리 도금재는, 하우징에 장착하는 장착부의 일방측에 암컷 단자 접속부가, 타방측에 기판 접속부가 각각 형성되고, 그 기판 접속부를 기판에 형성된 스루홀에 압입하여 그 기판에 장착하는 압입형 단자에 사용해도 된다.

커넥터는 수컷 단자와 암컷 단자의 양방이 본 발명의 표면 처리 도금재여도 되고, 수컷 단자 또는 암컷 단자의 편방뿐이어도 된다. 또한 수컷 단자와 암컷 단자의 양방을 본 발명의 표면 처리 도금재로 함으로써, 더욱 저삽발성이 향상된다.

<표면 처리 도금재의 제조 방법>

본 발명의 표면 처리 도금재의 제조 방법으로는, 습식 (전기, 무전해) 도금, 건식 (스퍼터, 이온 플레이팅 등) 도금 등을 사용할 수 있다.

실시예

이하, 본 발명의 실시예를 나타내지만, 이들은 본 발명을 보다 잘 이해하기 위해서 제공하는 것이며, 본 발명이 한정되는 것을 의도하는 것은 아니다.

[예 1]

(표면 처리 도금재의 제조)

폭 50 ㎜, 길이 100 ㎜, 두께 0.64 ㎜ 의 황동판을 도금 소재 (금속 기재) 로서 사용하고, 먼저 시판되는 탈지액을 사용하여 전해 탈지를 실시하며, 계속해서 황산 수용액을 사용하여 산세를 실시하였다.

다음으로, 하지 도금으로서 Ni 또는 Ni 합금 도금을 실시하였다. 도금액으로서 술파민산을 베이스로 하여 액을 사용하여, 도금액에 광택제 (사카린, 부틴디올) 를 첨가하여 도금 피막의 경도를 조정하였다.

표층의 Sn 또는 Sn 합금 도금은, 메탄술폰산, 메탄술폰산주석, 비이온계 계면 활성제를 베이스로 한 도금액을 사용하여, 각종 원소의 황산염을 첨가하여 Sn 합금 도금을 제조하였다.

계속해서, 표면 처리액으로서 인산에스테르계 액을 사용하여, 침지에 의한 도포 또는 양극 전해 (2 V, 정전압 전해) 를 실시하여, 도금 표면에 표면 처리를 실시하였다. 이들 처리 후에 시료를 온풍에 의해 건조시켰다. 도금 표면에 부착되는 P 및 N 의 양은, 먼저 부착량이 이미 알려진 여러 종류의 시료를 사용하여 XPS (X 선 광전자 분석법) 로의 정성 분석을 실시하여, P (2s 궤도) 와 N (1s 궤도) 의 검출 강도 (1 초 동안에 검출되는 카운트수) 를 측정하였다. 다음으로 이 결과를 기초로 부착량과 검출 강도의 관계를 도출하고, 이 관계로부터 미지 시료인 P 와 N 의 부착량을 구하였다. XPS 분석 결과의 일례를 도 1 에 나타낸다. 또, 후처리액 성분 (P 및 N) 부착량과 XPS 검출 강도의 관계를 도 2 에 나타낸다 [P 부착량 = 1.1 × 10^-9 ㏖/㎠ 를 1 배, N 부착량 = 7.8 × 10^-11 ㏖/㎠ 를 1 배로 한다].

(각 특성의 측정 방법)

각 특성은 이하의 방법에 의해 측정하였다.

(1) 각 도금층의 두께

하지 Ni 또는 Ni 합금 도금, 표층 Sn 또는 Sn 합금 도금층의 두께는, 형광 X 선 막후계 (세이코 전자 공업 제조 SFT-5100) 를 사용하여 측정하였다. 분석은 각 시료편에 대해 3 지점에 대해 실시하고, 그 평균치를 측정치로 하였다.

(2) 도금 피막 경도 측정

하지 Ni 또는 Ni 합금 도금층의 경도는 미소 경도계 (마츠자와 정기 제조 MXT50) 를 사용하여, 압자 하중 10 g 의 조건으로 경도 측정을 실시하였다.

(3) 접촉 저항

야마자키 정기 제조 접점 시뮬레이터 CRS-1 을 사용하여, 접점 하중 50 g, 전류 200 ㎃ 의 조건으로 4 단자법으로 측정하였다. 평가는 155 ℃, 16 시간 대기 가열 전후에서 실시하였다.

(4) 납땜성

솔더 체커 (레스카사 제조 SAT-5000) 를 사용하고, 플럭스로서 로진-알코올 용액 플럭스를 사용하여, 메니스코 그래프법으로 땜납 젖음 시간을 측정하였다. 땜납욕으로서 Sn-3Ag-0.5Cu (욕 온도 250 ℃) 를 사용하였다. 평가는 155 ℃, 16 시간 대기 가열 전후에서 실시하였다.

(5) 위스커 평가 방법

위스커의 평가는, Sn 도금 표면에 압자 (직경 1 ㎜ 의 지르코니아구) 를 접촉시키고, 1.5 N 의 하중을 가하여 168 시간 실온에서 공기 분위기 중에 방치시키고, 시료를 취출하여 SEM 으로 그 표면을 관찰하여, 위스커의 최대 길이를 측정하였다.

(6) 동마찰 계수

측정 장치로서 신토 과학 주식회사 제조 HEIDON-14 형을 사용하여, 압자 하중 500 g 의 조건으로 측정하였다. 동마찰 계수를 측정함으로써, 단자, 커넥터의 삽입력을 추측할 수 있다.

(7) 내황화 시험

시험 장치로서 야마자키 정기 제조 가스 부식 시험기 GA180 을 사용하여, H₂S 농도 3 ppm, 40 ℃, 80 ％, 96 시간의 조건으로 시험을 실시하여, 도금 표면을 관찰하여 변색의 유무를 확인하였다.

본 실시예 및 비교예로 제조한 도금 시료의 사양, 및 평가 결과를 표 1 ∼ 3 에 나타낸다.

*) Sn 도금 후에 280 ℃ 에서 5 초간 리플로우 처리하고, 계속해서 인산에스테르액으로 처리하였다 (실시예 14)

*) 「인산에스테르계 액 처리 조건」 에 대해, 실시예 15 는 2 V 로 5 초간의 양극 전해, 그 이외의 실시예는 침지 처리를 실시하였다.

A1 : 라우르산성 인산모노에스테르 (인산모노라우릴에스테르)

A2 : 라우르산성 인산디에스테르 (인산디라우릴에스테르)

B1 : 벤조트리아졸

B2 : 메르캅토벤조티아졸의 Na 염

B3 : 톨릴트리아졸

B1 : 벤조트리아졸

상기 표로부터 분명한 바와 같이, 본 발명의 실시예 1 ∼ 25 의 표면 처리 도금재는, 모두 위스커의 발생이 없거나, 발생했다고 하더라도 매우 짧은 (길이 10 ㎛) 것이었다. 실시예 24 는 도금 표면에 부착되는 P 및 N 원소의 양이 각각 P : 1 × 10^-11 ∼ 4 × 10^-8 ㏖/㎠, N : 2 × 10^-12 ∼ 8 × 10^-9 ㏖/㎠ 의 범위 내이지만, Sn 도금 두께가 두껍고, 위스커 길이가 길쭉한 점에서 베스트 모드는 아니라고 할 수 있다.

한편, 접촉 저항은 초기 및 고온 가열 후에서 그 값이 낮고, 동일하게 납땜성도 가열 전후에서 양호하였다. 또한, 동마찰 계수도 일반적인 Sn 도금재 (비교예 3) 와 비교하여 작은 값으로 되어 있어, 커넥터 삽입력이 낮아지는 것이 확인되었다.

이에 대해, 비교예 1 ∼ 4 에서는, 가열 후의 접촉 저항이 높아지고, 초기 납땜성이 나쁘거나 또는 가열 후에 열화되고, 동마찰 계수가 높고, 황화 시험 후에 변색되는 등의 문제가 확인되었다.

[예 2]

예 2 의 실시예로서, 하기 표에 나타내는 조건으로, 전해 탈지, 산세, 제 1 도금, 제 2 도금, 제 3 도금, 및 열처리의 순서로 표면 처리를 실시하였다.

(소재)

(1) 판재 : 두께 0.30 ㎜, 폭 30 ㎜, 성분 Cu-30Zn

(2) 수컷 단자 : 두께 0.64 ㎜, 폭 2.3 ㎜, 성분 Cu-30Zn

(3) 압입형 단자 : 토키와 상행 제조, 프레스 피트 단자 PCB 커넥터, R800

(도금 조건)

제 1 도금 : 반광택 Ni 도금

표면 처리 방법 : 전기 도금

도금액 : 술파민산 Ni 도금액 + 사카린

도금 온도 : 55 ℃

전류 밀도 : 0.5 ∼ 4 A/d㎡

제 2 도금 : Ag 도금

표면 처리 방법 : 전기 도금

도금액 : 시안화 Ag 도금액

도금 온도 : 40 ℃

전류 밀도 : 0.2 ∼ 4 A/d㎡

제 3 도금 : Sn 도금

표면 처리 방법 : 전기 도금

도금액 : 메탄술폰산 Sn 도금액

도금 온도 : 40 ℃

전류 밀도 : 0.5 ∼ 4 A/d㎡

(열처리)

열처리는 핫 플레이트에 샘플을 두고, 핫 플레이트의 표면이 소정의 온도가 된 것을 확인하여 실시하였다.

(후처리)

실시예 15 와 동일한 표면 처리를 실시하였다. 그 후, 시료를 온풍에 의해 건조시켰다. 도금 표면에 부착되는 P 및 N 의 양은, 먼저 부착량이 이미 알려진 여러 종류의 시료를 사용하여 XPS (X 선 광전자 분석법) 로의 정성 분석을 실시하여, P (2s 궤도) 와 N (1s 궤도) 의 검출 강도 (1 초 동안에 검출되는 카운트수) 를 측정하였다. 다음으로, 이 결과를 기초로 부착량과 검출 강도의 관계를 도출하고, 이 관계로부터 미지 시료인 P 와 N 의 부착량을 구하였다.

(상층의 구조 [조성] 의 결정 및 두께 측정)

얻어진 시료의 상층의 구조의 결정 및 두께 측정은, STEM (주사형 전자 현미경) 분석에 의한 선분석으로 실시하였다. 분석한 원소는, 상층의 조성과, C, S 및 O 이다. 이들 원소를 지정 원소로 한다. 또, 지정 원소의 합계를 100 ％ 로 하여, 각 원소의 농도 (at％) 를 분석하였다. 두께는, 선분석 (또는 면분석) 으로부터 구한 거리에 대응한다. STEM 장치는, 닛폰 전자 주식회사 제조 JEM-2100F 를 사용하였다. 본 장치의 가속 전압은 200 ㎸ 이다.

얻어진 시료의 상층의 구조의 결정 및 두께 측정은, 임의의 10 점에 대해 평가를 실시하여 평균화하였다.

(하층의 두께 측정)

하층의 두께는, 형광 X 선 막후계 (Seiko Instruments 제조 SEA5100, 콜리메이터 0.1 ㎜Φ) 로 측정하였다.

하층의 두께 측정은, 임의의 10 점에 대해 평가를 실시하여 평균화하였다.

(평가)

각 시료에 대해 이하의 평가를 실시하였다.

A. 위스커

위스커는, JEITA RC-5241 의 하중 시험 (구압자법) 으로 평가하였다. 즉, 각 샘플에 대해 하중 시험을 실시하고, 하중 시험을 끝낸 샘플을 SEM (JEOL 사 제조, 형식 JSM-5410) 으로 100 ∼ 10000 배의 배율로 관찰하여, 위스커의 발생 상황을 관찰하였다. 하중 시험 조건을 이하에 나타낸다.

구압자의 직경 : Φ1 ㎜ ± 0.1 ㎜

시험 하중 : 2 N ± 0.2 N

시험 시간 : 120 시간

샘플수 : 10 개

목표로 하는 특성은, 길이 20 ㎛ 이상의 위스커가 발생하지 않는 것이지만, 최대의 목표로는 어느 길이의 위스커도 1 개도 발생하지 않는 것이다.

B. 접촉 저항

접촉 저항은, 야마자키 정기 연구소 제조 접점 시뮬레이터 CRS-113-Au 형을 사용하여, 접점 하중 50 g 의 조건으로 4 단자법으로 측정하였다. 샘플수는 5 개로 하고, 각 샘플의 최소치로부터 최대치의 범위를 채용하였다. 목표로 하는 특성은, 접촉 저항 10 mΩ 이하이다.

C. 내미세 슬라이딩 마모성

내미세 슬라이딩 마모성은, 야마자키 정기 연구소 제조 정밀 슬라이딩 시험 장치 CRS-G2050 형을 사용하여, 슬라이딩 거리 0.5 ㎜, 슬라이딩 속도 1 ㎜/s, 접촉 하중 1 N, 슬라이딩 횟수 500 왕복 조건으로 슬라이딩 횟수와 접촉 저항의 관계를 평가하였다. 샘플수는 5 개로 하고, 각 샘플의 최소치로부터 최대치의 범위를 채용하였다. 목표로 하는 특성은, 슬라이딩 횟수 100 회시에 접촉 저항이 100 mΩ 이하이다.

D. 땜납 젖음성

땜납 젖음성은 도금 후의 샘플을 평가하였다. 솔더 체커 (레스카사 제조 SAT-5000) 를 사용하고, 플럭스로서 시판되는 25 ％ 로진메탄올 플럭스를 사용하여, 메니스코 그래프법으로 땜납 젖음 시간을 측정하였다. 땜납은 Sn-3Ag-0.5Cu (250 ℃) 를 사용하였다. 샘플수는 5 개로 하고, 각 샘플의 최소치로부터 최대치의 범위를 채용하였다. 목표로 하는 특성은, 제로 크로스 타임 5 초 (s) 이하이다.

E. 내가스 부식성

내가스 부식성은, 하기의 시험 환경에서 평가하였다. 내가스 부식성의 평가는, 환경 시험을 끝낸 시험 후의 샘플의 외관이다. 또한, 목표로 하는 특성은, 외관이 변색되어 있지 않거나, 실용상 문제가 없는 약간의 변색이다.

황화수소 가스 부식 시험

황화수소 농도 : 10 ppm

온도 : 40 ℃

습도 : 80 ％RH

노출 시간 : 96 h

샘플수 : 5 개

F. 표면 조도

표면 조도 (산술 평균 높이 (Ra) 및 최대 높이 (Rz)) 의 측정은, JIS B 0601 에 준거하여, 비접촉식 삼차원 측정 장치 (미타카 광기사 제조, 형식 NH-3) 를 사용하여 실시하였다. 컷 오프는 0.25 ㎜, 측정 길이는 1.50 ㎜ 이고, 1 시료당 5 회 측정하였다.

상기 시험 조건 및 시험 결과를 하기의 표에 나타낸다. 하기 표에 있어서, 「조성」 은 각각 원자 농도 (at％) 의 비를 나타낸다.

상기 표로부터 분명한 바와 같이, 본 발명의 실시예 26 ∼ 32 의 표면 처리 도금재는, 모두 위스커의 발생이 억제되어, 고온 환경하에 노출되어도 양호한 납땜성 및 저접촉 저항을 유지하여, 접촉 저항이 낮았다.

Claims

금속 기재에, Ni 또는 Ni 합금 도금으로 구성된 하층, 및 Sn 또는 Sn 합금 도금으로 구성된 상층이 순차 형성된 도금재로서,
상기 상층이 Sn 및 In 으로 이루어지는 군인 A 구성 원소군에서 선택된 Sn, 또는 Sn 및 In 과, Ag, Au, Pt, Pd, Ru, Rh, Os 및 Ir 로 이루어지는 군인 B 구성 원소군에서 선택된 1 종 또는 2 종류 이상의 합금으로 구성되고,
상기 상층이 A 구성 원소군의 금속을 10 ∼ 50 at％ 함유하고,
상기 상층의 두께가 0.02 ∼ 0.3 ㎛ 이며,
상기 상층 표면에 P 및 N 이 존재하고,
상기 상층 표면에 부착되는 P 및 N 원소의 양이 각각,
P : 1 × 10^-11 ∼ 4 × 10^-8 ㏖/㎠, N : 2 × 10^-12 ∼ 8 × 10^-9 ㏖/㎠
인 위스커 프리인 표면 처리 도금재.
제 1 항에 있어서,
상기 상층을 XPS 로 분석했을 때, 검출되는 P 의 2S 궤도 전자 기인의 광전자 검출 강도를 I(P2s), N 의 1S 궤도 전자 기인의 광전자 검출 강도를 I(N1s) 로 했을 때, 0.1 ≤ I(P2s)/I(N1s) ≤ 1 을 만족하는 표면 처리 도금재.
제 1 항에 있어서,
상기 상층을 XPS 로 분석했을 때, 검출되는 P 의 2S 궤도 전자 기인의 광전자 검출 강도를 I(P2s), N 의 1S 궤도 전자 기인의 광전자 검출 강도를 I(N1s) 로 했을 때, 1 < I(P2s)/I(N1s) ≤ 50 을 만족하는 표면 처리 도금재.
제 1 항에 있어서,
상기 하층의 경도가 150 ∼ 900 Hv 인 표면 처리 도금재.
제 1 항에 있어서,
상기 상층의 표면에, A 구성 원소의 합계 원자 농도 (at％) ≥ B 구성 원소의 합계 원자 농도 (at％) 이고, O 의 원자 농도 (at％) ≥ 10 at％ 인 영역이 0.02 ㎛ 이하로 존재하는 표면 처리 도금재.
제 1 항에 있어서,
하기 (1) ∼ (6) 중 어느 하나를 만족하는 표면 처리 도금재:
(1) 상기 상층에 Sn 을 11.8 ∼ 22.9 at％ 함유하는 SnAg 합금인 ζ (제타) 상이 존재하고;
(2) 상기 상층에 Ag₃Sn 인 ε (입실론) 상이 존재하고;
(3) 상기 상층에 Sn 을 11.8 ∼ 22.9 at％ 함유하는 SnAg 합금인 ζ (제타) 상과, Ag₃Sn 인 ε (입실론) 상이 존재하고;
(4) 상기 상층에 Ag₃Sn 인 ε (입실론) 상만이 존재하고;
(5) 상기 상층에 Ag₃Sn 인 ε (입실론) 상과, Sn 단상인 βSn 이 존재하고;
(6) 상기 상층에 Sn 을 11.8 ∼ 22.9 at％ 함유하는 SnAg 합금인 ζ (제타) 상과, Ag₃Sn 인 ε (입실론) 상과, Sn 단상인 βSn 이 존재한다.
제 1 항에 있어서,
상기 상층의 표면의 산술 평균 높이 (Ra) 가 0.3 ㎛ 이하인 표면 처리 도금재.
제 1 항에 있어서,
상기 상층의 표면의 최대 높이 (Rz) 가 3 ㎛ 이하인 표면 처리 도금재.
제 1 항에 있어서,
상기 하층이 Ni, Cr, Mn, Fe, Co 및 Cu 로 이루어지는 군인 C 구성 원소군에서 선택된 Ni, 또는 Ni 및 그 밖의 1 종 또는 2 종 이상의 원소로 구성된 표면 처리 도금재.
제 9 항에 있어서,
상기 기재 상에 상기 C 구성 원소군에서 선택된 Ni, 또는 Ni 및 그 밖의 1 종 또는 2 종 이상의 원소를 성막하고, 그 후, 상기 B 구성 원소군에서 선택된 1 종 또는 2 종을 성막하며, 그 후, 상기 A 구성 원소군에서 선택된 Sn, 또는 Sn 및 In 을 성막하고, 상기 A 구성 원소군, 상기 B 구성 원소군 및 상기 C 구성 원소군의 각 원소가 확산됨으로써, 상층의 Sn 합금층 및 하층의 Ni 합금층이 형성되어 있는 표면 처리 도금재.
제 10 항에 있어서,
상기 확산이 열처리에 의해 실시된 표면 처리 도금재.
제 11 항에 있어서,
상기 열처리가 상기 A 구성 원소군의 금속의 융점 이상에서 실시되고, 상기 A 구성 원소군에서 선택된 1 종 또는 2 종 및 상기 B 구성 원소군에서 선택된 1 종 또는 2 종 이상의 합금층이 형성되어 있는 표면 처리 도금재.
청구항 13은(는) 설정등록료 납부시 포기되었습니다.

제 9 항에 있어서,
상기 C 구성 원소군의 금속이 Ni, Cr, Mn, Fe, Co, Cu 의 합계로 50 mass％ 이상이고, 또한 B, P, Sn 및 Zn 으로 이루어지는 군에서 선택된 1 종 또는 2 종 이상을 함유하는 표면 처리 도금재.
제 1 항 내지 제 13 항 중 어느 한 항에 기재된 표면 처리 도금재를 사용한 전자 부품.
청구항 15은(는) 설정등록료 납부시 포기되었습니다.

제 1 항 내지 제 13 항 중 어느 한 항에 기재된 표면 처리 도금재를 접점 부분에 사용한 커넥터 단자.
청구항 16은(는) 설정등록료 납부시 포기되었습니다.

제 1 항 내지 제 13 항 중 어느 한 항에 기재된 표면 처리 도금재를 접점 부분에 사용한 FFC 단자.
청구항 17은(는) 설정등록료 납부시 포기되었습니다.

제 1 항 내지 제 13 항 중 어느 한 항에 기재된 표면 처리 도금재를 접점 부분에 사용한 FPC 단자.
청구항 18은(는) 설정등록료 납부시 포기되었습니다.

제 1 항 내지 제 13 항 중 어느 한 항에 기재된 표면 처리 도금재를 외부 접속용 전극에 사용한 전자 부품.
청구항 19은(는) 설정등록료 납부시 포기되었습니다.

제 1 항 내지 제 13 항 중 어느 한 항에 기재된 표면 처리 도금재를, 하우징에 장착하는 장착부의 일방측에 암컷 단자 접속부가, 타방측에 기판 접속부가 각각 형성되고, 상기 기판 접속부를 기판에 형성된 스루홀에 압입하여 상기 기판에 장착하는 압입형 단자에 사용한 전자 부품.
금속 기재에, 상기 하층, 및 상기 상층이 순차 형성된 도금재의 상기 상층 표면에, 하기 일반식 [1] 및 [2] 로 나타내는 인산에스테르의 적어도 1 종과, 하기 일반식 [3] 및 [4] 로 나타내는 고리형 유기 화합물군에서 선택되는 적어도 1 종을 함유하는 인산에스테르계 액으로 표면 처리하는 제 1 항 내지 제 13 항 중 어느 한 항에 기재된 표면 처리 도금재의 제조 방법.
[화학식 1]

[화학식 2]

(식 [1] , [2] 에 있어서, R₁ 및 R₂ 는 각각 치환 알킬을 나타내고, M 은 수소 또는 알칼리 금속을 나타낸다)
[화학식 3]

[화학식 4]

(식 [4] 중, R₁ 은 수소, 알킬, 또는 치환 알킬을 나타내고, R₂ 는 알칼리 금속, 수소, 알킬, 또는 치환 알킬을 나타내고, R₃ 은 알칼리 금속 또는 수소를 나타내고, R₄ 는 -SH, 알킬기나 아릴기로 치환된 아미노기, 또는 알킬 치환 이미다졸릴알킬을 나타내고, R₅ 및 R₆ 은 -NH₂, -SH 또는 -SM (M 은 알칼리 금속을 나타낸다) 을 나타낸다)
제 20 항에 있어서,
상기 인산에스테르계 액에 의한 표면 처리를, 상기 상층 표면에 인산에스테르계 액을 도포함으로써 실시하는 표면 처리 도금재의 제조 방법.
청구항 22은(는) 설정등록료 납부시 포기되었습니다.

제 15 항에 기재된 커넥터 단자를 사용한 커넥터.
청구항 23은(는) 설정등록료 납부시 포기되었습니다.

제 16 항에 기재된 FFC 단자를 사용한 FFC.
청구항 24은(는) 설정등록료 납부시 포기되었습니다.

제 17 항에 기재된 FPC 단자를 사용한 FPC.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제