CN112002646A - 一种半导体封装工艺 - Google Patents

一种半导体封装工艺 Download PDF

Info

Publication number
CN112002646A
CN112002646A CN202010866703.8A CN202010866703A CN112002646A CN 112002646 A CN112002646 A CN 112002646A CN 202010866703 A CN202010866703 A CN 202010866703A CN 112002646 A CN112002646 A CN 112002646A
Authority
CN
China
Prior art keywords
lead frame
semiconductor
semiconductor lead
chip
packaging process
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010866703.8A
Other languages
English (en)
Inventor
刘明平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hunan Fangyan Semiconductor Co ltd
Original Assignee
Hunan Fangyan Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hunan Fangyan Semiconductor Co ltd filed Critical Hunan Fangyan Semiconductor Co ltd
Priority to CN202010866703.8A priority Critical patent/CN112002646A/zh
Publication of CN112002646A publication Critical patent/CN112002646A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4821Flat leads, e.g. lead frames with or without insulating supports
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明涉及半导体封装的技术领域,特别是涉及一种半导体封装工艺,具有良品率高,生产效率高,并且节省电能以及原材料的优点;包括以下步骤:S1、通过冲压成型方式,形成半导体引线框架;S2、对半导体引线框架表面进行镀锡镀镍特殊表层处理;S3、在半导体引线框架表面均匀制作焊盘;S4、通过注塑方式在半导体引线框架边缘区域形成塑胶框架;S5、将芯片贴在半导体引线框架的中部;S6、焊线焊接;S7、滴胶盖帽:使用点胶机将改性环氧树脂分子滴在芯片处,使胶将芯片、焊线以及焊盘覆盖住,然后进行冷却;S8、打标、测试后封管。

Description

一种半导体封装工艺
技术领域
本发明涉及半导体封装的技术领域,特别是涉及一种半导体封装工艺。
背景技术
众所周知,目前半导体传感芯片引线框架表面处理采用镀银镀金工艺,具有以下缺点:一是氰化物在电镀工艺中起到络合的作用,使之在阴极得到电子沉积下来,有氰化物络合使镀层细密光滑,成品质量较高,氰化物和目标金属离子形成的络合物在阴极附近聚集,形成阴极极化的效果,阴极极化程度越高越好,传统引线框架表面处理采用镀银镀金氰化电镀工艺,氰化物在生产过程中所产生的废气可危害生命,氰化物有固废,废液,废气等,国家环保提倡电镀工艺为微氰电镀及无氰电镀,固废和液废都非常难收回;二是金线成本高,辅材投入大,半导体封装后端设备投入巨大,模压效率低。
发明内容
为解决上述技术问题,本发明提供一种半导体封装工艺,具有良品率高,生产效率高,并且节省电能以及原材料的优点。
本发明的一种半导体封装工艺,包括以下步骤:
S1、通过冲压成型方式,形成半导体引线框架;
S2、对半导体引线框架表面进行镀锡镀镍特殊表层处理;
S3、在半导体引线框架表面均匀制作焊盘;
S4、通过注塑方式在半导体引线框架边缘区域形成塑胶框架;
S5、将芯片贴在半导体引线框架的中部;
S6、焊线焊接;
S7、滴胶盖帽:使用点胶机将改性环氧树脂分子滴在芯片处,使胶将芯片、焊线以及焊盘覆盖住,然后进行冷却;
S8、打标、测试后封管。
本发明的一种半导体封装工艺,所述步骤S6以及S7中焊线以纯金为基础,添加合金,并加入多种微量元素。
本发明的一种半导体封装工艺,所述步骤S7中改性环氧树脂分子内部添加凝固催化剂,并且滴胶处于负压环境下。
本发明的一种半导体封装工艺,所述步骤S2中镀锡采用甲基磺酸锡工艺,镀镍采用氨基磺酸镍工艺。
与现有技术相比本发明的有益效果为:第一、新工艺采用镀锡镀镍,甲基磺酸锡、氨基磺酸镍工艺不需要氰化物络合,属于无氰电镀工艺,镀锡:增进焊接能力,镀镍:增进抗蚀能力及耐磨能力;第二、通过对环氧树脂分子改性,其冲击强度、拉伸度、耐温、搞疲劳等等提高,并掺入凝固催化剂抽真空,使整体工艺时间缩短,点胶成形,固化后形成完整平面,后段直接打标、测试封管,节省后段模压设备投入及其工艺时间和能源损耗;第三、新型焊线在纯金材料的基础上采用多元掺杂合金,加入多种微量稀有金属元素,减少金属化合物的形成,同时阻止界面氧化物和断裂的产生,降低了结合性能的退化,达到传统性能同样的稳定性。键合为降低电力损耗,新型焊线具有较高的相对导电性和良好的受电性,提高抗拉强度,抗软化温度,贯通晶圆片的互连,它通过直接钻过裸电绑定焊盘,为连接绑定焊盘提供了最短的路径,然后把导电材料与通孔连接起来,允许焊球从裸片绑定焊盘被重新分布,以满足裸片边缘标准和定制球形的要求。
具体实施方式
下面结合实施例,对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明,但不用来限制本发明的范围。
实施例:
S1、通过冲压成型方式,形成半导体引线框架;
S2、对半导体引线框架表面进行镀锡镀镍特殊表层处理,镀锡采用甲基磺酸锡工艺,镀镍采用氨基磺酸镍工艺;
S3、在半导体引线框架表面均匀制作焊盘;
S4、通过注塑方式在半导体引线框架边缘区域形成塑胶框架;
S5、将芯片贴在半导体引线框架的中部;
S6、焊线焊接;
S7、滴胶盖帽:负压环境下,使用点胶机将改性环氧树脂分子和凝固催化剂滴在芯片处,使胶将芯片、焊线以及焊盘覆盖住,然后进行冷却;
S8、打标、测试后封管。
对比例:
S1、通过冲压成型方式,形成半导体引线框架;
S2、对半导体引线框架表面进行镀锡镀镍特殊表层处理,镀锡采用甲基磺酸锡工艺,镀镍采用氨基磺酸镍工艺;
S3、在半导体引线框架表面均匀制作焊盘;
S4、通过注塑方式在半导体引线框架边缘区域形成塑胶框架;
S5、将芯片贴在半导体引线框架的中部;
S6、焊线焊接;
S7、模压处理;
S8、去除多余塑料;
S9、打标、测试后封管。
使用实施例以及对比例制取芯片1000片,得到如下数据:
Figure 722653DEST_PATH_IMAGE002
通过上述数据得知,本发明的方法具有良品率高,生产效率高,并且节省电能以及原材料的优点。
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明技术原理的前提下,还可以做出若干改进和变型,这些改进和变型也应视为本发明的保护范围。

Claims (4)

1.一种半导体封装工艺,其特征在于,包括以下步骤:
S1、通过冲压成型方式,形成半导体引线框架;
S2、对半导体引线框架表面进行镀锡镀镍特殊表层处理;
S3、在半导体引线框架表面均匀制作焊盘;
S4、通过注塑方式在半导体引线框架边缘区域形成塑胶框架;
S5、将芯片贴在半导体引线框架的中部;
S6、焊线焊接;
S7、滴胶盖帽:使用点胶机将改性环氧树脂分子滴在芯片处,使胶将芯片、焊线以及焊盘覆盖住,然后进行冷却;
S8、打标、测试后封管。
2.如权利要求1所述的一种半导体封装工艺,其特征在于,所述步骤S6以及S7中焊线以纯金为基础,添加合金,并加入多种微量元素。
3.如权利要求2所述的一种半导体封装工艺,其特征在于,所述步骤S7中改性环氧树脂分子内部添加凝固催化剂,并且滴胶处于负压环境下。
4.如权利要求3所述的一种半导体封装工艺,其特征在于,所述步骤S2中镀锡采用甲基磺酸锡工艺,镀镍采用氨基磺酸镍工艺。
CN202010866703.8A 2020-08-25 2020-08-25 一种半导体封装工艺 Pending CN112002646A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010866703.8A CN112002646A (zh) 2020-08-25 2020-08-25 一种半导体封装工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010866703.8A CN112002646A (zh) 2020-08-25 2020-08-25 一种半导体封装工艺

Publications (1)

Publication Number Publication Date
CN112002646A true CN112002646A (zh) 2020-11-27

Family

ID=73472137

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010866703.8A Pending CN112002646A (zh) 2020-08-25 2020-08-25 一种半导体封装工艺

Country Status (1)

Country Link
CN (1) CN112002646A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0888242A (ja) * 1994-09-16 1996-04-02 Sumitomo Metal Mining Co Ltd ボンディングワイヤー
CN201655791U (zh) * 2009-06-04 2010-11-24 李同乐 高密度接点的无引脚集成电路元件
CN103000773A (zh) * 2011-09-13 2013-03-27 复盛精密工业股份有限公司 发光二极管的支架结构及其制作方法
CN104167413A (zh) * 2014-08-26 2014-11-26 桂林电子科技大学 一种引线框架式大功率led光源模组及其封装方法
US20150259813A1 (en) * 2012-09-19 2015-09-17 Jx Nippon Mining & Metals Corporation Surface treated plating material and method for producing the same, and electronic components
CN110845825A (zh) * 2019-10-22 2020-02-28 艾森半导体材料(南通)有限公司 一种led封装用纳米二氧化硅改性环氧树脂组合物

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0888242A (ja) * 1994-09-16 1996-04-02 Sumitomo Metal Mining Co Ltd ボンディングワイヤー
CN201655791U (zh) * 2009-06-04 2010-11-24 李同乐 高密度接点的无引脚集成电路元件
CN103000773A (zh) * 2011-09-13 2013-03-27 复盛精密工业股份有限公司 发光二极管的支架结构及其制作方法
US20150259813A1 (en) * 2012-09-19 2015-09-17 Jx Nippon Mining & Metals Corporation Surface treated plating material and method for producing the same, and electronic components
CN104167413A (zh) * 2014-08-26 2014-11-26 桂林电子科技大学 一种引线框架式大功率led光源模组及其封装方法
CN110845825A (zh) * 2019-10-22 2020-02-28 艾森半导体材料(南通)有限公司 一种led封装用纳米二氧化硅改性环氧树脂组合物

Similar Documents

Publication Publication Date Title
CN1748307A (zh) 有引线模制组件设计中的选择性倒装芯片及制造方法
CN105762129B (zh) 一种铜基表面镀镍钯金键合丝的制备方法
CN104934405A (zh) 基于dip多基岛的引线框架及用其制造封装件的方法
CN102231372B (zh) 多圈排列无载体ic芯片封装件及其生产方法
CN102222658B (zh) 多圈排列ic芯片封装件及其生产方法
CN112002646A (zh) 一种半导体封装工艺
CN203260570U (zh) 一种基于框架腐蚀凸点的无载体式新型封装件
CN105225972A (zh) 一种半导体封装结构的制作方法
TW201724431A (zh) 預包封引線框架的製造方法
CN105514079A (zh) 集成电路封装结构及其生产工艺
CN112349673A (zh) 一种基于键合线连接的超薄封装件及其制作工艺
CN101621003A (zh) 高压二极管新型生产工艺
CN106935520A (zh) 一种内绝缘封装结构及其制造工艺
CN111599782B (zh) 一种表面镀镍的铜基键合丝及其制备方法
CN206412355U (zh) 一种活动顶针内绝缘封装结构
JP4901776B2 (ja) リードフレームとそれを用いた半導体装置及びその生産方法
CN204596785U (zh) 基于dip多基岛的引线框架
CN206412343U (zh) 一种固定顶针内绝缘封装结构
US20070205493A1 (en) Semiconductor package structure and method for manufacturing the same
CN105870100A (zh) 一种超薄封装件及其制作工艺
CN102034781B (zh) 在引线框架和晶圆上印刷粘接材料的半导体封装及其制造方法
CN103887183B (zh) 金/硅共晶芯片焊接方法及晶体管
CN105895615A (zh) 一种超薄封装元件及其制作工艺
WO2013081306A1 (en) Lead frame and semiconductor package including the same
CN109686713A (zh) 一种镀金钯铜线及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20201127