KR101549281B1 - 열경화형 다이본드 필름 - Google Patents

열경화형 다이본드 필름 Download PDF

Info

Publication number
KR101549281B1
KR101549281B1 KR1020110010576A KR20110010576A KR101549281B1 KR 101549281 B1 KR101549281 B1 KR 101549281B1 KR 1020110010576 A KR1020110010576 A KR 1020110010576A KR 20110010576 A KR20110010576 A KR 20110010576A KR 101549281 B1 KR101549281 B1 KR 101549281B1
Authority
KR
South Korea
Prior art keywords
die
bonding film
sensitive adhesive
film
pressure
Prior art date
Application number
KR1020110010576A
Other languages
English (en)
Other versions
KR20110019408A (ko
Inventor
유끼 스고
사다히또 미스미
다께시 마쯔무라
Original Assignee
닛토덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛토덴코 가부시키가이샤 filed Critical 닛토덴코 가부시키가이샤
Publication of KR20110019408A publication Critical patent/KR20110019408A/ko
Application granted granted Critical
Publication of KR101549281B1 publication Critical patent/KR101549281B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/38—Layered products comprising a layer of synthetic resin comprising epoxy resins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/30—Layered products comprising a layer of synthetic resin comprising vinyl (co)polymers; comprising acrylic (co)polymers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/42—Layered products comprising a layer of synthetic resin comprising condensation resins of aldehydes, e.g. with phenols, ureas or melamines
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G59/00—Polycondensates containing more than one epoxy group per molecule; Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups
    • C08G59/18—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing
    • C08G59/40—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing characterised by the curing agents used
    • C08G59/62—Alcohols or phenols
    • C08G59/621—Phenols
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J163/00—Adhesives based on epoxy resins; Adhesives based on derivatives of epoxy resins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L2666/00—Composition of polymers characterized by a further compound in the blend, being organic macromolecular compounds, natural resins, waxes or and bituminous materials, non-macromolecular organic substances, inorganic substances or characterized by their function in the composition
    • C08L2666/02—Organic macromolecular compounds, natural resins, waxes or and bituminous materials
    • C08L2666/04—Macromolecular compounds according to groups C08L7/00 - C08L49/00, or C08L55/00 - C08L57/00; Derivatives thereof
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L33/00—Compositions of homopolymers or copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and only one being terminated by only one carboxyl radical, or of salts, anhydrides, esters, amides, imides or nitriles thereof; Compositions of derivatives of such polymers
    • C08L33/04—Homopolymers or copolymers of esters
    • C08L33/06—Homopolymers or copolymers of esters of esters containing only carbon, hydrogen and oxygen, which oxygen atoms are present only as part of the carboxyl radical
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29084—Four-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01016—Sulfur [S]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20103—Temperature range 60 C=<T<100 C, 333.15 K =< T< 373.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20104—Temperature range 100 C=<T<150 C, 373.15 K =< T < 423.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20105—Temperature range 150 C=<T<200 C, 423.15 K =< T < 473.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20106—Temperature range 200 C=<T<250 C, 473.15 K =<T < 523.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31511—Of epoxy ether

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Adhesive Tapes (AREA)
  • Die Bonding (AREA)
  • Dicing (AREA)

Abstract

본 발명은 피착체 상에 반도체 소자를 다이본드할 때에, 그 주연부에 마이크로 보이드나 국소적인 오목부가 발생하는 것을 억제하여, 그 결과 반도체 장치의 제조 수율의 향상이 가능한 열경화형 다이본드 필름을 제공한다.
본 발명의 열경화형 다이본드 필름은, 반도체 장치의 제조시에 사용하는 열경화형 다이본드 필름이며, 에폭시 수지, 페놀 수지 및 아크릴 공중합체를 적어도 포함하고, 상기 에폭시 수지와 페놀 수지의 합계 중량을 X로 하고, 아크릴 공중합체의 중량을 Y로 한 경우에, 그 비율 X/Y가 0.7 내지 5이다.

Description

열경화형 다이본드 필름 {THERMOSETTING DIE BONDING FILM}
본 발명은, 예를 들면 반도체 칩 등의 반도체 소자를 기판이나 리드 프레임 등의 피착체 상에 고착할 때에 사용되는 열경화형 다이본드 필름에 관한 것이다. 또한 본 발명은, 당해 열경화형 다이본드 필름과 다이싱 필름이 적층된 다이싱ㆍ다이본드 필름에 관한 것이다.
종래, 반도체 장치의 제조 과정에 있어서는, 다이싱 공정에서 반도체 웨이퍼를 접착 유지함과 함께, 마운트 공정에 필요한 칩 고착용의 접착제층도 부여하는 다이싱ㆍ다이본드 필름이 사용되어 왔다(하기 특허 문헌 1 참조). 이 다이싱ㆍ다이본드 필름은, 지지 기재 상에 점착제층 및 접착제층이 순차적으로 적층되어 구성된 것이다. 즉, 접착제층에 의한 유지하에 반도체 웨이퍼를 다이싱한 후, 지지 기재를 연신하고, 반도체 칩을 다이본드 필름과 함께 픽업한다. 또한, 리드 프레임의 다이 패드 상에 다이본드 필름을 통하여 반도체 칩을 다이본드한다.
그러나, 최근, 반도체 웨이퍼의 대형화ㆍ박형화에 수반하여, 반도체 칩은 다이본딩시에 휜 상태로 접착되는 경우가 있다. 이러한 경우, 반도체 칩의 주연부에서는 충분한 압력이 가해지지 않아, 그 결과 직경이 10 내지 100㎛ 정도의 미소한 기포(마이크로 보이드)를 발생시키는 경우가 있다. 또한, 이 마이크로 보이드에 기인하여, 반도체 칩의 주연부에는 국소적인 오목부(움푹 패임부)도 발생하는 경우가 있다. 그 결과, 이 마이크로 보이드나 국소적인 오목부의 존재에 의해, 반도체 장치의 제조 수율의 저하를 초래하고 있다. 즉, 마이크로 보이드 등은, 예를 들면 반도체 관련 부품의 신뢰성 평가에 이용되는 내습 땜납 리플로우 시험에 있어서 박리 발생의 원인으로 되어, 신뢰성의 저하를 초래하고 있다. 또한, 수지 몰드시에, 마이크로 보이드 등이 존재하는 반도체 칩의 주연부에 몰드 수지가 인입하여, 당해 반도체 칩을 파손시키는 원인으로 되고 있다.
[특허 문헌 1] 일본 특허 공개 소60-57342호 공보
본 발명은 상기한 문제점을 감안하여 이루어진 것이며, 피착체 상에 반도체 소자를 다이본드할 때에, 그 주연부에 마이크로 보이드나 국소적인 오목부가 발생하는 것을 억제하고, 그 결과 반도체 장치의 제조 수율의 향상이 가능한 열경화형 다이본드 필름을 제공하는 것을 목적으로 한다.
본원 발명자들은 상기 종래의 과제를 해결하기 위하여, 열경화형 다이본드 필름에 대하여 검토하였다. 그 결과, 열경화형 다이본드 필름의 구성 재료인 에폭시 수지 및 페놀 수지의 배합량을, 종래와 비교하여 많이 함으로써, 반도체 칩을 피착체 상에 다이본드할 때에, 그 주연부에 있어서도 밀착성을 향상시키는 것을 발견하고, 본 발명을 완성시키기에 이르렀다.
즉, 본 발명에 관한 열경화형 다이본드 필름은, 반도체 장치의 제조시에 사용하는 열경화형 다이본드 필름이며, 에폭시 수지, 페놀 수지 및 아크릴 공중합체를 적어도 포함하고, 상기 에폭시 수지와 페놀 수지의 합계 중량을 X로 하고, 아크릴 공중합체의 중량을 Y로 한 경우에, 그 비율 X/Y가 0.7 내지 5인 것을 특징으로 한다.
상기 구성과 같이 에폭시 수지 및 페놀 수지의 합계 중량을 아크릴 공중합체의 중량보다도 많이 함으로써, 액상의 상태에서 피착체 상에 고착하는 것이 가능한 열경화형 다이본드 필름이 얻어진다. 이에 의해, 예를 들면 대형화ㆍ박형화한 반도체 칩 등의 반도체 소자를 피착체 상에 다이본드할 때에도, 당해 반도체 소자의 주연부에서 밀착성을 향상시켜 행할 수 있다. 그 결과, 미소한 기포(마이크로 보이드)나 국소적인 오목부(움푹 패임부)의 발생을 저감시킬 수 있다. 이에 의해, 반도체 관련 부품의 신뢰성 평가에 이용되는 내습 땜납 리플로우 시험에 있어서도 열경화형 다이본드 필름의 박리의 발생을 방지할 수 있어, 신뢰성의 향상이 도모된다. 또한, 수지 몰드시에도, 반도체 소자의 주연부에 몰드 수지가 인입하는 것을 방지하여, 반도체 소자의 파손을 방지할 수 있다.
또한 상기 구성에 있어서는, 120 내지 130℃에 있어서의 용융 점도가 500 내지 3500Paㆍs의 범위 내인 것이 바람직하다. 이에 의해, 예를 들면 열경화형 다이본드 필름 상에 고착된 반도체 소자에 대하여 와이어 본딩을 행할 때에도, 초음파 진동이나 가열에 의해 다이본드 필름과 피착체의 접착면에서 전단 변형이 발생하는 것을 방지할 수 있다. 그 결과, 와이어 본드의 성공률을 높이고, 수율을 한층 향상시켜 반도체 장치를 제조하는 것이 가능하게 된다.
상기 구성에 있어서, 상기 아크릴 공중합체는, 10 내지 60중량%의 부틸 아크릴레이트와, 40 내지 90중량%의 에틸 아크릴레이트를 포함하는 것이 바람직하다.
또한 상기 구성에 있어서는, 상기 아크릴 공중합체의 유리 전이점이 -30 내지 30℃의 범위 내인 것이 바람직하다. 이에 의해, 예를 들면 밀봉 공정에 있어서 반도체 소자가 경사지는 것을 방지하고, 또한 땜납 리플로우 공정시에 다이본드 필름과 피착체 사이에 박리가 생기는 것을 방지할 수 있다.
상기 구성에 있어서는, 상기 에폭시 수지의 120 내지 130℃에 있어서의 용융 점도가 0.05 내지 7Paㆍs의 범위 내인 것이 바람직하다. 또한, 상기 구성에 있어서는, 상기 페놀 수지의 120 내지 130℃에 있어서의 용융 점도가 0.3 내지 35Paㆍs의 범위 내인 것이 바람직하다.
또한, 본 발명에 관한 다이싱ㆍ다이본드 필름은, 상기한 과제를 해결하기 위하여, 상기에 기재된 열경화형 다이본드 필름이, 다이싱 필름 상에 적층된 구조인 것을 특징으로 한다.
반도체 장치에 있어서는, 피착체 상에 다이본드한 반도체 소자의 주변부에 있어서 미소한 기포나 국소적인 오목부(움푹 패임부)는 존재하지 않는 것이 바람직하다. 본 발명의 다이싱ㆍ다이본드 필름을 사용하여 반도체 장치를 제조하면, 그 러한 미소한 기포 및 국소적인 오목부(움푹 패임부)의 발생을 저감할 수 있으므로, 당해 반도체 소자의 파손을 방지할 수 있어, 처리량의 향상이 도모된다.
본 발명은 상기에 설명한 수단에 의해, 이하에 설명한 바와 같은 효과를 발휘한다.
즉, 본 발명에 의하면, 에폭시 수지, 페놀 수지 및 아크릴 공중합체를 포함하고, 에폭시 수지와 페놀 수지의 합계 중량을 X로 하고, 아크릴 공중합체의 중량을 Y로 한 경우에, 그 비율 X/Y를 0.7 내지 5로 함으로써, 예를 들면 피착체 상에 다이본드된 대형화ㆍ박형화의 반도체 소자의 주연부에 있어서, 미소한 기포(마이크로 보이드)나 국소적인 오목부(움푹 패임부)의 발생을 저감할 수 있다. 그 결과, 내습 땜납 리플로우 시험에 대한 내구성이 향상되고, 또한 수지 몰드시에는 반도체 소자의 주연부에 몰드 수지가 인입하는 것을 방지하여, 반도체 소자의 파손을 방지할 수 있다.
도 1은 본 발명의 실시의 일 형태에 관한 다이싱ㆍ다이본드 필름을 도시하는 단면 모식도.
도 2는 본 발명의 다른 실시 형태에 관한 다이싱ㆍ다이본드 필름을 도시하는 단면 모식도.
도 3은 본 발명의 실시의 일 형태에 관한 다이본드 필름을 통하여 반도체 칩을 실장한 예를 도시하는 단면 모식도.
도 4는 상기 다이본드 필름을 통하여 반도체 칩을 3차원 실장한 예를 도시하는 단면 모식도.
도 5는 상기 다이본드 필름을 사용하여, 2개의 반도체 칩을 스페이서를 통하여 3차원 실장한 예를 도시하는 단면 모식도.
본 발명의 열경화형 다이본드 필름(이하, 「다이본드 필름」이라고 함)에 대하여, 도 1에 도시한 바와 같이 기재(1) 상에 점착제층(2)이 적층되어 이루어지는 다이싱 필름 상에 적층된 형태를 예로서 이하에 설명한다.
본 발명의 다이본드 필름(3, 3')은, 에폭시 수지, 페놀 수지 및 아크릴 공중합체를 적어도 포함하여 구성된다. 또한, 에폭시 수지와 페놀 수지의 합계 중량을 X로 하고, 아크릴 공중합체의 중량을 Y로 한 경우에, 그 비율 X/Y가 0.7 내지 5이며, 0.8 내지 4인 것이 바람직하고, 1 내지 3인 것이 보다 바람직하다. X/Y를 상기 수치 범위 내로 함으로써, 상기 에폭시 수지 및 에폭시 수지의 경화제로서 작용하는 페놀 수지를, 아크릴 공중합체보다도 많이 함유시킨다. 이에 의해, 용융 점도를 저하시켜, 피착체와의 습윤성의 향상을 도모할 수 있다. 그 결과, 다이본드 필름(3, 3')의 120 내지 130℃에 있어서의 용융 점도를 3500Paㆍs 이하로 할 수 있고, 피착체 상에 다이본드된 반도체 칩(반도체 소자)의 주연부에 있어서의 미소한 기포(마이크로 보이드)나 국소적인 오목부(움푹 패임부)의 발생을 저감할 수 있다. 또한, X/Y가 5보다 크면, 다이본드 필름(3, 3')을 필름 형상으로 가공하기 어렵다고 하는 문제가 생기는 경우가 있다.
상기 에폭시 수지는, 접착제 조성물로서 일반적으로 사용되는 것이면 특별히 한정되지 않으며, 예를 들면 비스페놀 A형, 비스페놀 F형, 비스페놀 S형, 브롬화 비스페놀 A형, 수소 첨가 비스페놀 A형, 비스페놀 AF형, 비페닐형, 나프탈렌형, 플루오렌형, 페놀 노볼락형, 오르토 크레졸 노볼락형, 트리스히드록시페닐메탄형, 테트라페닐올에탄형 등의 2관능 에폭시 수지나 다관능 에폭시 수지, 또는 히단토인형, 트리스글리시딜이소시아누레이트형 혹은 글리시딜아민형 등의 에폭시 수지가 사용된다. 이들은 단독으로 또는 2종 이상을 병용하여 사용할 수 있다. 이들 에폭시 수지 중 노볼락형 에폭시 수지, 비페닐형 에폭시 수지, 트리스히드록시페닐메탄형 수지 또는 테트라페닐올에탄형 에폭시 수지가 특히 바람직하다. 이들 에폭시 수지는, 경화제로서의 페놀 수지와의 반응성이 풍부하고, 내열성 등이 우수하기 때문이다. 또한, 에폭시 수지는 반도체 소자를 부식시키는 이온성 불순물 등의 함유가 적다.
또한, 상기 페놀 수지는, 상기 에폭시 수지의 경화제로서 작용하는 것이며, 예를 들면 페놀 노볼락 수지, 페놀 아랄킬 수지, 크레졸 노볼락 수지, tert-부틸페놀 노볼락 수지, 노닐 페놀 노볼락 수지 등의 노볼락형 페놀 수지, 레졸형 페놀 수지, 폴리파라옥시스티렌 등의 폴리옥시스티렌 등을 들 수 있다. 이들은 단독으로 또는 2종 이상을 병용하여 사용할 수 있다. 이들 페놀 수지 중, 하기 화학식으로 표시되는 비페닐형 페놀 노볼락 수지나, 페놀 아랄킬 수지가 바람직하다. 반도체 장치의 접속 신뢰성을 향상시킬 수 있기 때문이다.
Figure 112011008483852-pat00001
식 중, n은 0 내지 10의 자연수이다.
또한, 상기 n은 0 내지 10의 자연수인 것이 바람직하고, 0 내지 5의 자연수인 것이 보다 바람직하다. 상기 수치 범위 내로 함으로써, 다이본드 필름(3, 3')의 유동성 확보가 도모된다.
상기 에폭시 수지와 페놀 수지의 배합 비율은, 예를 들면 상기 에폭시 수지 성분 중의 에폭시기 1당량당 페놀 수지 중의 수산기가 0.5 내지 2.0당량으로 되도록 배합하는 것이 바람직하다. 보다 바람직한 것은 0.8 내지 1.2당량이다. 즉, 양자의 배합 비율이 상기 범위를 벗어나면, 충분한 경화 반응이 진행되지 않아, 에폭시 수지 경화물의 특성이 열화하기 쉬워지기 때문이다.
상기 에폭시 수지의 120 내지 130℃에 있어서의 용융 점도는 0.05 내지 7Paㆍs의 범위 내가 바람직하고, 0.07 내지 5Paㆍs의 범위 내가 보다 바람직하고, 0.1 내지 3Paㆍs의 범위 내가 특히 바람직하다. 또한, 상기 페놀 수지의 120 내지 130℃에 있어서의 용융 점도는 0.3 내지 35Paㆍs의 범위 내가 바람직하고, 0.4 내지 20Paㆍs의 범위 내가 보다 바람직하고, 0.5 내지 10Paㆍs의 범위 내가 특히 바람직하다.
아크릴 공중합체에 사용하는 단량체 성분으로서는 특별히 한정되지 않고, 예를 들면 부틸 아크릴레이트, 에틸 아크릴레이트 등을 들 수 있다. 본 발명의 아크릴 공중합체에 있어서는, 전체 단량체 성분에 대하여, 10 내지 60중량%의 범위 내의 부틸 아크릴레이트와, 40 내지 90중량%의 범위 내의 에틸 아크릴레이트를 포함하여 구성되는 공중합체가 바람직하다.
또한, 상기 단량체 성분과 공중합 가능한 다른 단량체 성분으로서는 특별히 한정되지 않으며, 예를 들면 아크릴로니트릴 등을 들 수 있다. 이들 공중합 가능한 단량체 성분의 사용량은, 전체 단량체 성분에 대하여 1 내지 20중량%의 범위 내인 것이 바람직하다. 당해 수치 범위 내의 다른 단량체 성분을 함유시킴으로써, 응집력, 접착성 등의 개질이 도모된다.
아크릴 공중합체의 중합 방법으로서는 특별히 한정되지 않으며, 예를 들면 용액 중합법, 괴상 중합법, 현탁 중합법, 유화 중합법 등의 종래 공지된 방법을 채용할 수 있다.
상기 아크릴 공중합체의 유리 전이점(Tg)은, -30 내지 30℃인 것이 바람직하고, -20 내지 15℃인 것이 보다 바람직하다. 유리 전이점을 -30℃ 이상으로 함으로써 내열성이 확보될 수 있다. 한편, 30℃ 이하로 함으로써, 표면 상태가 거친 웨이퍼에 있어서의 다이싱 후의 칩 비산의 방지 효과가 향상된다.
상기 아크릴 공중합체의 중량 평균 분자량은, 10만 이상인 것이 바람직하고, 60만 내지 120만인 것이 보다 바람직하고, 70만 내지 100만인 것이 특히 바람직하다. 중량 평균 분자량을 10만 이상으로 함으로써, 배선 기판 등의 피착체 표면에 대한 고온시의 접착성이 우수하고, 또한 내열성도 향상시킬 수 있다. 또한, 중량 평균 분자량을 120만 이하로 함으로써, 용이하게 유기 용제에 용해할 수 있다. 중량 평균 분자량은, 겔 투과 크로마토그래피법(GPC)에서 표준 폴리스티렌에 의한 검량선을 이용한 폴리스티렌 환산치이다.
상기 충전재로서는 무기 충전재 또는 유기 충전재를 들 수 있다. 취급성 및 열전도성의 향상, 용융 점도의 조정, 및 틱소트로피성의 부여 등의 관점으로부터는, 무기 충전재가 바람직하다.
상기 무기 충전재로서는 특별히 한정되지 않으며, 예를 들면 실리카, 수산화알루미늄, 수산화칼슘, 수산화마그네슘, 삼산화안티몬, 탄산칼슘, 탄산마그네슘, 규산칼슘, 규산마그네슘, 산화칼슘, 산화마그네슘, 산화알루미늄, 질화알루미늄, 붕산알루미늄, 질화붕소, 결정질 실리카, 비정질 실리카 등을 들 수 있다. 이들은 단독으로 또는 2종 이상을 병용하여 사용할 수 있다. 열전도성의 향상의 관점으로부터는 산화알루미늄, 질화알루미늄, 질화붕소, 결정성 실리카, 비정질 실리카 등이 바람직하다. 또한, 다이본드 필름(3)의 접착성과의 균형의 관점으로부터는 실리카가 바람직하다. 또한, 상기 유기 충전재로서는 폴리이미드, 폴리아미드이미드, 폴리에테르에테르케톤, 폴리에테르이미드, 폴리에스테르이미드, 나일론, 실리콘 등을 들 수 있다. 이들은 단독으로 또는 2종 이상을 병용하여 사용할 수 있다.
상기 충전재의 평균 입경은 0.005 내지 10㎛가 바람직하고, 0.05 내지 1㎛가 보다 바람직하다. 충전재의 평균 입경이 0.005㎛ 이상이면 피착체에 대한 습윤성을 양호한 것으로 하여, 접착성의 저하를 억제할 수 있다. 한편, 상기 평균 입경을 10㎛ 이하로 함으로써, 충전재의 첨가에 의한 다이본드 필름(3)에 대한 보강 효과를 높여, 내열성의 향상이 도모된다. 또한, 평균 입경이 서로 다른 충전재끼리를 조합하여 사용하여도 된다. 또한, 충전재의 평균 입경은, 예를 들면 광도식의 입도 분포계(HORIBA제, 장치명; LA-910)에 의해 구한 값이다.
충전재의 함유량은 에폭시 수지, 페놀 수지 및 아크릴 공중합체의 합계 100중량부에 대하여 0중량부 초과 80중량부 이하인 것이 바람직하고, 0중량부 초과 70중량부 이하인 것이 보다 바람직하다. 충전재의 함유량이 0중량부이면 충전재 첨가에 의한 보강 효과가 없고, 다이본드 필름(3)의 내열성이 저하되는 경향이 있다. 한편, 함유량이 80중량부를 초과하면 피착체에 대한 습윤성이 저하되어, 접착성이 저하되는 경향이 있다.
상기 충전재의 형상은 특별히 한정되지 않으며, 예를 들면 구 형상, 타원체 형상의 것을 사용할 수 있다.
또한, 다이본드 필름(3)에는, 필요에 따라서 다른 첨가제를 적절하게 배합할 수 있다. 다른 첨가제로서는, 예를 들면 난연제, 실란 커플링제 또는 이온 트랩제 등을 들 수 있다.
상기 난연제로서는, 예를 들면 삼산화안티몬, 오산화안티몬, 브롬화 에폭시 수지 등을 들 수 있다. 이들은 단독으로 또는 2종 이상을 병용하여 사용할 수 있다.
상기 실란 커플링제로서는, 예를 들면 β-(3,4-에폭시시클로헥실)에틸 트리메톡시실란, γ-글리시독시프로필 트리메톡시실란, γ-글리시독시프로필메틸 디에톡시실란 등을 들 수 있다. 이들 화합물은 단독으로 또는 2종 이상을 병용하여 사용할 수 있다.
상기 이온 트랩제로서는, 예를 들면 히드로탈사이트류, 수산화 비스무스 등을 들 수 있다. 이들은 단독으로 또는 2종 이상을 병용하여 사용할 수 있다.
상기 에폭시 수지와 페놀 수지의 열경화 촉진 촉매로서는 특별히 한정되지 않으며, 예를 들면 트리페닐포스핀 골격, 아민 골격, 트리페닐보란 골격, 트리할로겐보란 골격 등의 어느 하나로 이루어지는 염이 바람직하다.
또한, 상기 다이본드 필름(3)의 120 내지 130℃에 있어서의 용융 점도는 500 내지 3500Paㆍs인 것이 바람직하고, 500 내지 3300Paㆍs인 것이 보다 바람직하고, 500 내지 3000Paㆍs인 것이 특히 바람직하다. 용융 점도를 상기 수치 범위 내로 함으로써, 피착체 상에 다이본드된 반도체 소자의 주연부에 있어서 미소한 기포(마이크로 보이드)나 국소적인 오목부(움푹 패임부)의 발생을 저감할 수 있다. 그 결과, 내습 땜납 리플로우 시험에 있어서의 다이본드 필름(3)의 박리나 반도체 소자의 파손을 방지하여, 고신뢰성의 반도체 장치의 제조를 가능하게 한다.
상기 다이본드 필름(3)의 열경화 후의 260℃에 있어서의 저장 탄성률은 0.5MPa 이상인 것이 바람직하고, 0.5 내지 100MPa인 것이 보다 바람직하고, 0.5 내지 50MPa인 것이 특히 바람직하다. 저장 탄성률을 0.5MPa 이상으로 함으로써, 내습 땜납 리플로우 시험 등에 있어서도 고신뢰성의 반도체 장치의 제조를 가능하게 한다.
다이본드 필름(3)의 두께(적층체의 경우에는, 총 두께)는 특별히 한정되지 않지만, 예를 들면 5 내지 100㎛ 정도, 바람직하게는 5 내지 50㎛ 정도이다.
또한, 다이본드 필름은, 예를 들면 접착제층의 단층만으로 이루어지는 구성으로 할 수 있다. 또한, 유리 전이 온도가 서로 다른 열가소성 수지, 열경화 온도가 서로 다른 열경화성 수지를 적절하게 조합하여, 2층 이상의 다층 구조로 하여도 된다. 또한, 반도체 웨이퍼의 다이싱 공정에서는 절삭수를 사용하기 때문에, 다이본드 필름이 흡습하여, 정상 상태 이상의 함수율로 되는 경우가 있다. 이러한 고함수율인 채로 기판 등에 접착시키면, 후경화의 단계에서 접착 계면에 수증기가 머물러 부유가 발생하는 경우가 있다. 따라서, 다이본드 필름으로서는 투습성이 높은 코어 재료를 접착제층 사이에 둔 구성으로 함으로써, 후경화의 단계에서는, 수증기가 필름을 통하여 확산하여, 이러한 문제를 피하는 것이 가능해진다. 이러한 관점에서, 다이본드 필름은 코어 재료의 편면 또는 양면에 접착제층을 형성한 다층 구조로 하여도 된다.
상기 코어 재료로서는, 필름(예를 들면 폴리이미드 필름, 폴리에스테르 필름, 폴리에틸렌테레프탈레이트 필름, 폴리에틸렌나프탈레이트 필름, 폴리카보네이트 필름 등), 유리 섬유나 플라스틱제 부직 섬유로 강화된 수지 기판, 미러 실리콘 웨이퍼, 실리콘 기판 또는 유리 기판 등을 들 수 있다.
또한, 다이본드 필름(3)은, 세퍼레이터에 의해 보호되어 있는 것이 바람직하다(도시하지 않음). 세퍼레이터는 실용적으로 이용될 때까지 다이본드 필름을 보호하는 보호재로서의 기능을 갖고 있다. 또한, 세퍼레이터는, 다이싱 필름에 다이본드 필름(3)을 전사할 때의 지지 기재로서 사용할 수 있다. 세퍼레이터는 다이본드 필름 상에 작업물을 부착할 때에 벗겨진다. 세퍼레이터로서는 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌, 폴리프로필렌이나, 불소계 박리제, 장쇄 알킬 아크릴레이트계 박리제 등의 박리제에 의해 표면 코팅된 플라스틱 필름이나 종이 등도 사용 가능하다.
상기 다이싱 필름으로서는, 예를 들면 기재(1) 상에 점착제층(2)을 적층한 것을 들 수 있다. 다이본드 필름(3)은 점착제층(2) 상에 적층된다. 또한 도 2에 도시한 바와 같이, 반도체 웨이퍼 부착 부분에만 다이본드 필름(3')을 형성한 구성이어도 된다.
상기 기재(1)는 다이싱ㆍ다이본드 필름(10, 11)의 강도 모체로 되는 것이다. 예를 들면, 저밀도 폴리에틸렌, 직쇄상 폴리에틸렌, 중밀도 폴리에틸렌, 고밀도 폴리에틸렌, 초저밀도 폴리에틸렌, 랜덤 공중합 폴리프로필렌, 블록 공중합 폴리프로필렌, 호모 폴리프롤렌, 폴리부텐, 폴리메틸펜텐 등의 폴리올레핀, 에틸렌-아세트산 비닐 공중합체, 아이오노머 수지, 에틸렌-(메트)아크릴산 공중합체, 에틸렌-(메트)아크릴산 에스테르 (랜덤, 교대) 공중합체, 에틸렌-부텐 공중합체, 에틸렌-헥센 공중합체, 폴리우레탄, 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트 등의 폴리에스테르, 폴리카보네이트, 폴리이미드, 폴리에테르에테르케톤, 폴리이미드, 폴리에테르이미드, 폴리아미드, 전체 방향족 폴리아미드, 폴리페닐술피드, 아라미드(종이), 유리, 유리 섬유 직물, 불소 수지, 폴리염화비닐, 폴리염화비닐리덴, 셀룰로오스계 수지, 실리콘 수지, 금속(박), 종이 등을 들 수 있다. 점착제층(2)이 자외선 경화형인 경우, 기재(1)는 자외선에 대하여 투과성을 갖는 것이 바람직하다.
또한 기재(1)의 재료로서는, 상기 수지의 가교체 등의 중합체를 들 수 있다. 상기 플라스틱 필름은, 무연신으로 사용하여도 되고, 필요에 따라서 일축 또는 이축의 연신 처리를 실시한 것을 사용하여도 된다. 연신 처리 등에 의해 열수축성을 부여한 수지 시트에 의하면, 다이싱 후에 그 기재(1)를 열수축시킴으로써 점착제층(2)과 다이본드 필름(3, 3')의 접착 면적을 저하시켜, 반도체 칩의 회수의 용이화를 도모할 수 있다.
기재(1)의 표면은, 인접하는 층과의 밀착성, 유지성 등을 높이기 위하여, 관용의 표면 처리, 예를 들면 크롬산 처리, 오존 폭로, 화염 폭로, 고압 전격 폭로, 이온화 방사선 처리 등의 화학적 또는 물리적 처리, 하도제(예를 들면, 후술하는 점착 물질)에 의한 코팅 처리를 실시할 수 있다.
상기 기재(1)는, 동종 또는 이종의 것을 적절하게 선택하여 사용할 수 있고, 필요에 따라서 몇종을 블렌드한 것을 사용할 수 있다. 또한, 기재(1)에는, 대전 방지능을 부여하기 위하여, 상기한 기재(1) 상에 금속, 합금, 이들의 산화물 등을 포함하는 두께가 30 내지 500Å 정도인 도전성 물질의 증착층을 형성할 수 있다. 기재(1)는 단층 또는 2종 이상의 복층이어도 된다.
기재(1)의 두께는 특별히 제한되지 않고 적절하게 결정할 수 있지만, 일반적으로는 5 내지 200㎛ 정도이다.
또한, 기재(1)에는, 본 발명의 효과 등을 손상시키지 않는 범위에서, 각종 첨가제(예를 들면, 착색제, 충전제, 가소제, 노화 방지제, 산화 방지제, 계면 활성제, 난연제 등)가 포함되어 있어도 된다.
상기 점착제층(2)은 자외선 경화형 점착제를 포함하여 구성되어 있다. 자외선 경화형 점착제는, 자외선 조사에 의해 가교도를 증대시켜 그 점착력을 용이하게 저하시킬 수 있고, 도 2에 도시하는 점착제층(2)의 반도체 웨이퍼 부착 부분에 대응하는 부분(2a)만을 자외선 조사함으로써 다른 부분(2b)과의 점착력의 차를 설정할 수 있다.
또한, 도 2에 도시하는 다이본드 필름(3')에 맞추어 자외선 경화형의 점착제층(2)을 경화시킴으로써, 점착력이 현저하게 저하된 상기 부분(2a)을 용이하게 형성할 수 있다. 경화하여, 점착력이 저하된 상기 부분(2a)에 다이본드 필름(3')이 접착되기 때문에, 점착제층(2)의 상기 부분(2a)과 다이본드 필름(3')의 계면은, 픽업시에 용이하게 박리되는 성질을 갖는다. 한편, 자외선을 조사하지 않는 부분은 충분한 점착력을 갖고 있고, 상기 부분(2b)을 형성한다.
전술한 바와 같이, 도 1에 도시하는 다이싱ㆍ다이본드 필름(10)의 점착제층(2)에 있어서, 미경화의 자외선 경화형 점착제에 의해 형성되어 있는 상기 부분(2b)은 다이본드 필름(3)과 점착하여, 다이싱할 때의 유지력을 확보할 수 있다. 이와 같이 자외선 경화형 점착제는, 반도체 칩을 기판 등의 피착체에 고착하기 위한 다이본드 필름(3)을, 접착ㆍ박리의 균형있게 지지할 수 있다. 도 2에 도시하는 다이싱ㆍ다이본드 필름(11)의 점착제층(2)에 있어서는, 상기 부분(2b)이 웨이퍼 링을 고정할 수 있다. 상기 피착체(6)로서는 특별히 한정되지 않으며, 예를 들면 BGA 기판 등의 각종 기판, 리드 프레임, 반도체 소자, 스페이서 등을 들 수 있다.
상기 자외선 경화형 점착제는, 탄소-탄소 이중 결합 등의 자외선 경화성의 관능기를 갖고, 또한 점착성을 나타내는 것을 특별히 제한없이 사용할 수 있다. 자외선 경화형 점착제로서는, 예를 들면 아크릴계 점착제, 고무계 점착제 등의 일반적인 감압성 점착제에, 자외선 경화성의 단량체 성분이나 올리고머 성분을 배합한 첨가형의 자외선 경화형 점착제를 예시할 수 있다.
상기 감압성 점착제로서는, 반도체 웨이퍼나 유리 등의 오염을 꺼리는 전자 부품의 초순수나 알코올 등의 유기 용제에 의한 청정 세정성 등의 점에서, 아크릴계 중합체를 베이스 중합체로 하는 아크릴계 점착제가 바람직하다.
상기 아크릴계 중합체로서는, 아크릴산 에스테르와, 히드록실기 함유 단량체를 포함하는 단량체 조성물을 포함하는 것을 들 수 있다. 단, 카르복실기 함유 단량체는 포함하지 않는 것이 바람직하다.
상기 아크릴산 에스테르로서는, 화학식 CH2=CHCOOR(식 중, R은 탄소수 6 내지 10, 보다 바람직하게는 탄소수 8 내지 9의 알킬기임)로 표시되는 단량체를 사용하는 것이 바람직하다. 탄소수가 6 미만이면, 박리력이 지나치게 커져 픽업성이 저하되는 경우가 있다. 한편, 탄소수가 10을 초과하면, 다이본드 필름과의 접착성 또는 밀착성이 저하되어, 그 결과 다이싱시에 칩 비산이 발생하는 경우가 있다.
상기 화학식으로 표시되는 단량체로서는, 예를 들면 아크릴산 헥실, 아크릴산 헵틸, 아크릴산 옥틸, 아크릴산 이소옥틸, 아크릴산 2-에틸헥실, 아크릴산 노닐, 아크릴산 이소노닐, 아크릴산 데실, 아크릴산 이소데실 등을 들 수 있다. 이들 단량체 중, 상기 알킬기의 R의 탄소수가 8 내지 9인 단량체가 바람직하고, 구체적으로는 아크릴산 2-에틸헥실, 아크릴산 이소옥틸이 바람직하다. 또한, 상기에 예시한 단량체는, 단독으로 또는 2종이상을 조합하여 사용할 수 있다.
또한, 상기 아크릴산 에스테르의 함유량은, 전체 단량체 성분에 대하여 50중량% 내지 99중량%가 바람직하고, 70중량% 내지 90중량%가 보다 바람직하다. 함유량이 50중량% 미만이면, 박리력이 지나치게 커져, 픽업성이 저하되는 경우가 있다. 단, 99중량%를 초과하면, 점착성이 저하하여 다이싱시에 칩 비산이 발생하는 경우가 있다.
상기 아크릴계 중합체는, 상기 화학식으로 표시되는 단량체 이외의 아크릴산 에스테르를 단량체 성분으로서 포함하여도 된다. 이러한 아크릴산 에스테르로서는, 상기 화학식으로 표시되는 단량체 이외의 아크릴산 알킬에스테르 외에, 방향족환을 갖는 아크릴산 에스테르(예를 들면, 아크릴산 페닐 등의 아크릴산 아릴에스테르 등), 지환식 탄화수소기를 갖는 아크릴산 에스테르(예를 들면, 아크릴산 시클로펜틸, 아크릴산 시클로헥실 등의 아크릴산 시클로알킬에스테르나, 아크릴산 이소보르닐 등) 등을 들 수 있다. 이들 단량체 성분 중, 상기 아크릴산 알킬에스테르, 아크릴산 시클로알킬에스테르가 바람직하고, 아크릴산 알킬에스테르가 특히 바람직하다. 예시한 아크릴산 에스테르는 단독으로 또는 2종 이상을 조합하여 사용할 수 있다.
상기 화학식으로 표시되는 단량체 이외의 아크릴산 알킬에스테르로서는, 예를 들면 아크릴산 메틸, 아크릴산 에틸, 아크릴산 프로필, 아크릴산 이소프로필, 아크릴산 부틸, 아크릴산 이소부틸, 아크릴산 s-부틸, 아크릴산 t-부틸, 아크릴산 펜틸, 아크릴산 이소펜틸 등의 알킬기의 탄소수가 5 이하인 아크릴산 알킬에스테르; 아크릴산 운데실, 아크릴산 도데실, 아크릴산 트리데실, 아크릴산 테트라데실, 아크릴산 헥사데실, 아크릴산 옥타데실, 아크릴산 에이코실 등의 알킬기의 탄소수가 11 이상(바람직하게는 11 내지 30)인 아크릴산 알킬에스테르 등을 들 수 있다.
또한, 상기 화학식으로 표시되는 단량체 등의 아크릴산 알킬에스테르는, 직쇄상, 분지상의 어느 형태의 아크릴산 알킬에스테르이어도 된다.
상기 아크릴계 중합체는, 상기 아크릴산 에스테르와 공중합 가능한 히드록실기 함유 단량체를 필수 성분으로서 포함한다. 히드록실기 함유 단량체로서는, 예를 들면 (메트)아크릴산 2-히드록시에틸, (메트)아크릴산 2-히드록시프로필, (메트)아크릴산 4-히드록시부틸, (메트)아크릴산 6-히드록시헥실, (메트)아크릴산 8-히드록시옥틸, (메트)아크릴산 10-히드록시데실, (메트)아크릴산 12-히드록시라우릴, (4-히드록시메틸시클로헥실)메틸(메트)아크릴레이트 등을 들 수 있다. 이들 단량체는 단독으로 또는 2종 이상을 조합하여 사용할 수 있다.
상기 히드록실기 함유 단량체의 함유량은, 전체 단량체 성분에 대하여 1 내지 30중량%의 범위 내인 것이 바람직하고, 3 내지 10중량%의 범위 내인 것이 보다 바람직하다. 함유량이 1중량% 미만이면, 점착제의 응집력이 저하하여, 픽업성이 저하되는 경우가 있다. 한편, 함유량이 30중량%를 초과하면, 점착제의 극성이 높아져, 다이본드 필름과의 상호 작용이 높아짐으로써 박리가 곤란해진다.
상기 아크릴계 중합체는, 응집력, 내열성 등의 개질을 목적으로 하여, 필요에 따라, 상기 아크릴산 에스테르나 히드록실기 함유 단량체와 공중합 가능한 다른 단량체 성분에 대응하는 단위를 포함하여도 된다. 이러한 다른 단량체 성분으로서는, 예를 들면 메타크릴산 메틸, 메타크릴산 에틸, 메타크릴산 프로필, 메타크릴산 이소프로필, 메타크릴산 부틸, 메타크릴산 이소부틸, 메타크릴산 s-부틸, 메타크릴산 t-부틸 등의 메타크릴산 에스테르; 무수 말레산, 무수 이타콘산 등의 산 무수물 단량체; 스티렌술폰산, 알릴술폰산, 2-(메트)아크릴아미도-2-메틸프로판술폰산, (메트)아크릴아미도프로판술폰산, 술포프로필(메트)아크릴레이트, (메트)아크릴로일옥시나프탈렌술폰산 등의 술폰산기 함유 단량체; 2-히드록시에틸아크릴로일포스페이트 등의 인산기 함유 단량체; 스티렌, 비닐톨루엔, α-메틸스틸렌 등의 스티렌계 단량체; 에틸렌, 부타디엔, 이소프렌, 이소부틸렌 등의 올레핀 또는 디엔류; 염화비닐 등의 할로겐 원자 함유 단량체; 불소 (메트)아크릴레이트 등의 불소 원자 함유 단량체; 아크릴아미드, 아크릴로니트릴 등을 들 수 있다.
상기 아크릴계 중합체는, 전술한 바와 같이 카르복실기 함유 단량체를 포함하지 않는 것이 바람직하다. 카르복실기 함유 단량체를 포함하면, 카르복실기와 다이본드 필름(3) 내의 에폭시 수지의 에폭시기가 반응함으로써, 점착제층(2)과 다이본드 필름(3)의 접착성이 커져, 양자의 박리성이 저하되기 때문이다. 이러한 카르복실기 함유 단량체로서는, 예를 들면 아크릴산, 메타크릴산, 카르복시에틸(메트)아크릴레이트, 카르복시펜틸(메트)아크릴레이트, 이타콘산, 말레산, 푸마르산, 크로톤산 등을 들 수 있다.
상기 아크릴계 중합체는, 단일 단량체 또는 2종 이상의 단량체 혼합물을 중합에 사용함으로써 얻어진다. 중합은 용액 중합(예를 들면, 라디칼 중합, 음이온 중합, 양이온 중합 등), 유화 중합, 괴상 중합, 현탁 중합, 광 중합(예를 들면, 자외선(UV) 중합) 등의 어느 방식으로 행할 수도 있다. 청정한 피착체에의 오염 방지 등의 점으로부터, 저분자량 물질의 함유량이 작은 것이 바람직하다. 이 점으로부터, 아크릴계 중합체의 수 평균 분자량은, 바람직하게는 35만 내지 100만, 보다 바람직하게는 45만 내지 80만 정도이다.
또한, 상기 점착제에는, 베이스 중합체인 아크릴계 중합체 등의 수 평균 분자량을 높이기 위하여, 외부 가교제를 적절하게 채용할 수도 있다. 외부 가교 방법의 구체적 수단으로서는, 폴리이소시아네이트 화합물, 에폭시 화합물, 아지리딘 화합물, 멜라민계 가교제 등의 소위 가교제를 첨가하여 반응시키는 방법을 들 수 있다. 외부 가교제를 사용하는 경우, 그 사용량은 가교해야 할 베이스 중합체와의 균형에 의해, 나아가 점착제로서의 사용 용도에 의해 적절하게 결정된다. 일반적으로는, 상기 베이스 중합체 100중량부에 대하여, 5중량부 정도 이하, 나아가 0.1 내지 5중량부 배합하는 것이 바람직하다. 또한, 점착제에는, 필요에 따라 상기 성분 외에, 종래 공지의 각종 점착 부여제, 노화 방지제 등의 첨가제를 사용하여도 된다.
배합하는 상기 자외선 경화성의 단량체 성분으로서는, 예를 들면 우레탄 올리고머, 우레탄 (메트)아크릴레이트, 트리메틸올프로판 트리(메트)아크릴레이트, 테트라메틸올메탄 테트라(메트)아크릴레이트, 펜타에리트리톨 트리(메트)아크릴레이트, 펜타에리트리톨 테트라(메트)아크릴레이트, 디펜타에리트리톨 모노히드록시펜타(메트)아크릴레이트, 디펜타에리트리톨 헥사(메트)아크릴레이트, 1,4-부탄디올 디(메트)아크릴레이트 등을 들 수 있다. 또한 자외선 경화성의 올리고머 성분은 우레탄계, 폴리에테르계, 폴리에스테르계, 폴리카보네이트계, 폴리부타디엔계 등 다양한 올리고머를 들 수 있고, 그 분자량이 100 내지 30000 정도의 범위인 것이 적당하다. 자외선 경화성의 단량체 성분이나 올리고머 성분의 배합량은, 상기 점착제층의 종류에 따라, 점착제층의 점착력을 저하시킬 수 있는 양을, 적절하게 결정할 수 있다. 일반적으로는, 점착제를 구성하는 아크릴계 중합체 등의 베이스 중합체 100중량부에 대하여, 예를 들면 5 내지 500중량부, 바람직하게는 40 내지 150중량부 정도이다.
또한, 자외선 경화형 점착제로서는, 상기 설명한 첨가형의 자외선 경화형 점착제 외에, 베이스 중합체로서, 탄소-탄소 이중 결합을 중합체 측쇄 또는 주쇄 중 혹은 주쇄 말단에 갖는 것을 사용한 내재형의 자외선 경화형 점착제를 들 수 있다. 내재형의 자외선 경화형 점착제는, 저분자량 성분인 올리고머 성분 등을 함유할 필요가 없거나, 또는 대부분은 포함하지 않기 때문에, 경시적으로 올리고머 성분 등이 점착제 내를 이동하지 않고, 안정된 층 구조의 점착제층을 형성할 수 있기 때문에 바람직하다.
상기 탄소-탄소 이중 결합을 갖는 베이스 중합체는, 탄소-탄소 이중 결합을 갖고, 또한 점착성을 갖는 것을 특별히 제한없이 사용할 수 있다. 이러한 베이스 중합체로서는, 아크릴계 중합체를 기본 골격으로 하는 것이 바람직하다. 아크릴계 중합체의 기본 골격으로서는, 상기 예시한 아크릴계 중합체를 들 수 있다.
상기 아크릴계 중합체에의 탄소-탄소 이중 결합의 도입법은 특별히 제한되지 않으며, 여러가지 방법을 채용할 수 있지만, 탄소-탄소 이중 결합은 중합체 측쇄에 도입하는 것이 분자 설계에 있어서 용이하다. 예를 들면, 미리 아크릴계 중합체에 관능기를 갖는 단량체를 공중합한 후, 이 관능기와 반응할 수 있는 관능기 및 탄소-탄소 이중 결합을 갖는 화합물을, 탄소-탄소 이중 결합의 자외선 경화성을 유지한 채로 축합 또는 부가 반응시키는 방법을 들 수 있다.
이들 관능기의 조합예로서는, 카르복실산기와 에폭시기, 카르복실산기와 아지리딜기, 히드록실기와 이소시아네이트기 등을 들 수 있다. 이들 관능기의 조합 중에서도 반응 추적의 용이성으로부터, 히드록실기와 이소시아네이트기의 조합이 바람직하다. 또한, 이들 관능기의 조합에 의해, 상기 탄소-탄소 이중 결합을 갖는 아크릴계 중합체를 생성하도록 하는 조합이면, 관능기는 아크릴계 중합체와 상기 화합물의 어느 측에 있어도 상관없지만, 상기의 바람직한 조합에서는, 아크릴계 중합체가 히드록실기를 갖고, 상기 화합물이 이소시아네이트기를 갖는 경우가 바람직하다. 이 경우, 탄소-탄소 이중 결합을 갖는 이소시아네이트 화합물로서는, 예를 들면 메타크릴로일 이소시아네이트, 2-메타크릴로일옥시에틸 이소시아네이트, m-이소프로페닐-α,α-디메틸벤질 이소시아네이트 등을 들 수 있다. 또한, 아크릴계 중합체로서는, 상기 예시된 히드록시기 함유 단량체나 2-히드록시에틸비닐에테르, 4-히드록시부틸비닐에테르, 디에틸렌글리콜 모노비닐에테르의 에테르계 화합물 등을 공중합한 것이 이용된다.
상기 내재형의 자외선 경화형 점착제는, 상기 탄소-탄소 이중 결합을 갖는 베이스 중합체(특히 아크릴계 중합체)를 단독으로 사용할 수 있지만, 특성을 악화시키지 않을 정도로 상기 자외선 경화성의 단량체 성분이나 올리고머 성분을 배합할 수도 있다. 자외선 경화성의 올리고머 성분 등은, 통상 베이스 중합체 100중량부에 대하여 30중량부의 범위 내이고, 바람직하게는 0 내지 10중량부의 범위이다.
상기 자외선 경화형 점착제에는, 자외선 등에 의해 경화시키는 경우에는 광 중합 개시제를 함유시킨다. 광 중합 개시제로서는, 예를 들면 4-(2-히드록시에톡시)페닐(2-히드록시-2-프로필)케톤, α-히드록시-α,α'-디메틸아세토페논, 2-메틸-2-히드록시프로피오페논, 1-히드록시시클로헥실페닐케톤 등의 α-케톨계 화합물; 메톡시아세토페논, 2,2-디메톡시-2-페닐아세토페논, 2,2-디에톡시아세토페논, 2-메틸-1-[4-(메틸티오)-페닐]-2-모르폴리노프로판-1 등의 아세토페논계 화합물; 벤조인에틸에테르, 벤조인이소프로필에테르, 아니소인메틸에테르 등의 벤조인에테르계 화합물; 벤질디메틸케탈 등의 케탈계 화합물; 2-나프탈렌술포닐 클로라이드 등의 방향족 술포닐 클로라이드계 화합물; 1-페논-1,1-프로판디온-2-(o-에톡시카르보닐)옥심 등의 광 활성 옥심계 화합물; 벤조페논, 벤조일벤조산, 3,3'-디메틸-4-메톡시벤조페논 등의 벤조페논계 화합물; 티오크산톤, 2-클로로티오크산톤, 2-메틸티오크산톤, 2,4-디메틸티오크산톤, 이소프로필티오크산톤, 2,4-디클로로티오크산톤, 2,4-디에틸티오크산톤, 2,4-디이소프로필티오크산톤 등의 티오크산톤계 화합물; 캄포퀴논; 할로겐화 케톤; 아실포스핀옥시드; 아실포스포네이트 등을 들 수 있다. 광 중합 개시제의 배합량은, 점착제를 구성하는 아크릴계 중합체 등의 베이스 중합체 100중량부에 대하여, 예를 들면 0.05 내지 20중량부 정도이다.
또한 자외선 경화형 점착제로서는, 예를 들면 일본 특허 공개(소)60-196956호 공보에 개시되어 있는, 불포화 결합을 2개 이상 갖는 부가 중합성 화합물, 에폭시기를 갖는 알콕시실란 등의 광 중합성 화합물과, 카르보닐 화합물, 유기 황 화합물, 과산화물, 아민, 오늄염계 화합물 등의 광 중합 개시제를 함유하는 고무계 점착제나 아크릴계 점착제 등을 들 수 있다.
상기 점착제층(2)에 상기 부분(2a)을 형성하는 방법으로서는, 기재(1)에 자외선 경화형의 점착제층(2)을 형성한 후, 상기 부분(2a)에 부분적으로 자외선을 조사하여 경화시키는 방법을 들 수 있다. 부분적인 자외선 조사는, 반도체 웨이퍼 접착 부분(3a) 이외의 부분(3b) 등에 대응하는 패턴을 형성한 포토마스크를 통하여 행할 수 있다. 또한, 스폿적으로 자외선을 조사하여 경화시키는 방법 등을 들 수 있다. 자외선 경화형의 점착제층(2)의 형성은, 세퍼레이터 상에 형성한 것을 기재(1) 상에 전사함으로써 행할 수 있다. 부분적인 자외선 경화는 세퍼레이터 상에 형성한 자외선 경화형의 점착제층(2)에 행할 수도 있다.
다이싱ㆍ다이본드 필름(10)의 점착제층(2)에 있어서는, 상기 부분(2a)의 점착력 < 그 밖의 부분(2b)의 점착력으로 되도록 점착제층(2)의 일부를 자외선 조사하여도 된다. 즉, 기재(1)의 적어도 한쪽면의, 반도체 웨이퍼 접착 부분(3a)에 대응하는 부분 이외의 부분의 전부 또는 일부가 차광된 것을 이용하여, 여기에 자외선 경화형의 점착제층(2)을 형성한 후에 자외선 조사하여, 반도체 웨이퍼 접착 부분(3a)에 대응하는 부분을 경화시켜, 점착력을 저하시킨 상기 부분(2a)을 형성할 수 있다. 차광 재료로서는, 지지 필름 상에서 포토마스크로 될 수 있는 것을 인쇄나 증착 등으로 제작할 수 있다. 이에 의해, 효율적으로 본 발명의 다이싱ㆍ다이본드 필름(10)을 제조 가능하다.
또한, 자외선 조사시에, 산소에 의한 경화 저해가 일어나는 경우에는, 자외선 경화형의 점착제층(2)의 표면으로부터 산소(공기)를 차단하는 것이 바람직하다. 그 방법으로서는, 예를 들면 점착제층(2)의 표면을 세퍼레이터로 피복하는 방법이나, 질소 가스 분위기 중에서 자외선 등의 자외선 조사를 행하는 방법 등을 들 수 있다.
점착제층(2)의 두께는, 특별히 한정되지 않지만, 칩 절단면의 이지러짐 방지나 접착층의 고정 유지의 양립성 등의 점으로부터는, 1 내지 50㎛ 정도인 것이 바람직하다. 바람직하게는 2 내지 30㎛, 나아가 5 내지 25㎛가 바람직하다. 또한, 점착제층(2)은 단층이어도 되고, 복수층이 적층된 것이어도 된다.
점착제층(2)의 전단 저장 탄성률은, 23℃ 및 150℃에 있어서 5×104 내지 1×1010Pa인 것이 바람직하고, 1×105 내지 1×108Pa인 것이 보다 바람직하다. 전단 저장 탄성률이 5×104Pa 미만이면, 점착제층(2)과 다이본드 필름(3, 3')의 박리가 곤란해지는 경우가 있다. 한편, 전단 저장 탄성률이 1×1010Pa를 초과하면, 점착제층(2)과 다이본드 필름(3, 3') 사이의 밀착성이 저하되는 경우가 있다. 점착제층(2)의 전단 저장 탄성률은, 다음과 같이 하여 얻어지는 값이다. 즉, 우선 점착제층을 두께 약 1.5mm, 직경 7.9mm의 원통 형상으로 성형한다. 다음에, 동적 점탄성 측정 장치로서 레오메트릭 사이언티픽사제의 ARES 점탄성 측정 장치를 사용하여, 각 점착제층을 패러렐 플레이트의 지그에 부착하고, 주파수 1Hz의 전단 왜곡을 주면서 23℃ 내지 150℃의 온도 범위를 승온 속도 5℃/분으로 온도 변화시킨다. 이 때의 탄성률을 측정함으로써 23℃ 및 150℃에서의 전단 저장 탄성률이 얻어진다. 또한, 점착제층(2)이 방사선 경화형인 경우, 상기 전단 저장 탄성률의 값은 방사선 경화 후의 값이다. 또한, 전단 저장 탄성률은, 예를 들면 외부 가교제의 첨가에 의해 적절하게 조정할 수 있다.
점착제층(2)의 다이본드 필름(3)과의 접합면에 있어서의 표면 자유 에너지는 30mJ/m2 이하인 것이 바람직하고, 15 내지 30mJ/m2인 것이 보다 바람직하고, 20 내지 28mJ/m2인 것이 특히 바람직하다. 표면 자유 에너지가 30mJ/m2를 초과하면, 다이본드 필름(3)에 대한 점착제층(2)의 접착성이 지나치게 커져, 픽업성이 저하되는 경우가 있다. 점착제층(2)의 표면 자유 에너지는, 예를 들면 외부 가교제의 첨가에 의해 적절하게 조정할 수 있다. 또한, 표면 자유 에너지는, 다음의 방법에 의해 산출할 수 있다. 즉, 점착제층의 표면에 대하여 물 및 요오드화 메틸렌을 이용하여 각각 접촉각(θ(rad))을 측정한다. 다음에, 이 측정값과, 접촉각 측정 액체의 표면 자유 에너지값으로서 문헌에 의해 공지된 값을 이용하여, 하기 수학식에 의해 표면 자유 에너지(γs)를 산출한다.
[수학식 1]
γs = γs d + γs p
[수학식 2]
γL = γL d + γL p
[수학식 3]
(1 + cosθ)γL = 2(γs dγL d)1/2 + 2(γs pγL p)1/2
식 1 내지 3 중, 각 부호는 각각 이하와 같다.
θ는 물 또는 요오드화 메틸렌의 액적으로부터 측정된 접촉각(rad),
γs는 점착제층(2)의 표면 자유 에너지(mJ/m2),
γs d는 점착제층(2)의 표면 자유 에너지에 있어서의 분산 성분(mJ/m2),
γs p는 점착제층(2)의 표면 자유 에너지에 있어서의 극성 성분(mJ/m2),
γL은 물 또는 요오드화 메틸렌의 표면 자유 에너지(mJ/m2),
γL d는 물 또는 요오드화 메틸렌의 표면 자유 에너지에 있어서의 분산 성분(mJ/m2),
γL p는 물 또는 요오드화 메틸렌의 표면 자유 에너지에 있어서의 극성 성분(mJ/m2)이다.
또한, 문헌에 의해 공지된 표면 자유 에너지의 값은 이하와 같다.
물 : 분산 성분(γL d) 21.8mJ/m2, 극성 성분(γL p) 51.0mJ/m2
요오드화 메틸렌: 분산 성분(γL d) 49.5mJ/m2, 극성 성분(γL p) 1.3mJ/m2
또한, 점착제층(2)의 다이본드 필름(3)과의 접합면에 있어서의 물 및 요오드화 메틸렌의 접촉각의 측정은, 다음과 같이 하여 얻어진 값이다. 즉, JIS Z8703에 준하여, 온도 23±2℃, 상대 습도 50±5%Rh의 환경하에 있어서, 점착제층(2)의 표면에 약 1μL의 물(증류수) 또는 요오드화 메틸렌의 액적을 적하한다. 다음에, 표면 접촉각계 「CA-X」(FACE사제)를 사용하여, 적하 30초 후에 3점법(평균값을 이용함)에 의해 접촉각을 측정하였다.
또한, 점착제층(2)에는, 본 발명의 효과 등을 손상시키지 않는 범위에서, 각종 첨가제(예를 들면, 착색제, 증점제, 증량제, 충전제, 점착 부여제, 가소제, 노화 방지제, 산화 방지제, 계면 활성제, 가교제 등)가 포함되어 있어도 된다.
(다이싱ㆍ다이본드 필름의 제조 방법)
다음에, 본 발명의 다이싱ㆍ다이본드 필름의 제조 방법에 대하여, 다이싱ㆍ다이본드 필름(10)을 예로서 설명한다. 우선, 기재(1)는, 종래 공지된 제막 방법에 의해 제막할 수 있다. 당해 제막 방법으로서는, 예를 들면 캘린더 제막법, 유기 용매 내에서의 캐스팅법, 밀폐계에서의 인플레이션 압출법, T다이 압출법, 공압출법, 건식 라미네이트법 등을 예시할 수 있다.
다음에, 기재(1) 상에 점착제 조성물을 도포하고, 건조시켜(필요에 따라서 가열 가교시켜) 점착제층(2)을 형성한다. 도포 방식으로서는, 롤 도공, 스크린 도공, 그라비아 도공 등을 들 수 있다. 또한, 도포는 직접 기재(1) 상에 행하여도 되고, 표면에 박리 처리를 행한 박리지 등에 도포한 후, 기재(1)에 전사하여도 된다.
한편, 다이본드 필름(3)을 형성하기 위한 형성 재료를 박리지 상에 소정 두께로 되도록 도포하고, 또한 소정 조건하에서 건조하여 도포층을 형성한다. 이 도포층을 상기 점착제층(2) 상에 전사함으로써, 다이본드 필름(3)을 형성한다. 또한, 상기 점착제층(2) 상에 형성 재료를 직접 도포한 후, 소정 조건하에서 건조시킴으로써도 다이본드 필름(3)을 형성할 수 있다. 이상에 의해, 본 발명에 관한 다이싱ㆍ다이본드 필름(10)을 얻을 수 있다.
(반도체 장치의 제조 방법)
다음에, 본 실시 형태에 관한 다이본드 필름을 사용한 반도체 장치의 제조 방법에 대하여 설명한다. 도 3은 다이본드 필름을 통하여 반도체 소자를 실장한 예를 도시하는 단면 모식도이다.
본 실시 형태에 관한 반도체 장치의 제조 방법은, 반도체 칩(반도체 소자)(5)을 피착체(6) 상에, 다이본드 필름(3)의 웨이퍼 부착 부분(3a)(이하, 다이본드 필름(3a)이라고 함)을 통하여 고착하는 고착 공정과, 와이어 본딩을 하는 와이어 본딩 공정을 갖는다. 또한, 반도체 칩(5)을 밀봉 수지(8)로 밀봉하는 수지 밀봉 공정과, 당해 밀봉 수지(8)를 후경화하는 후경화 공정을 갖는다.
상기 고착 공정은, 도 1에 도시한 바와 같이, 반도체 칩(5)을, 다이본드 필름(3a)을 통하여 피착체(6)에 다이본드하는 공정이다. 당해 공정은, 소정 조건하에서의 열처리를 행함으로써, 다이본드 필름(3a)을 열경화시켜 반도체 칩(5)을 피착체(6) 상에 완전하게 접착시킨다. 열처리를 행할 때의 온도는, 100 내지 200℃에서 행하는 것이 바람직하고, 120℃ 내지 180℃의 범위 내에서 행하는 것이 보다 바람직하다. 또한, 열처리 시간은 0.25 내지 10시간 동안 행하는 것이 바람직하고, 0.5 내지 8시간 동안 행하는 것이 보다 바람직하다. 반도체 칩(5)을 피착체(6) 상에 고착하는 방법으로서는, 예를 들면 피착체(6) 상에 다이본드 필름(3a)을 적층한 후, 다이본드 필름(3a) 상에, 와이어 본드면이 상측으로 되도록 하여 반도체 칩(5)을 순차적으로 적층하여 고착하는 방법을 들 수 있다. 또한, 미리 다이본드 필름(3a)이 고착된 반도체 칩(5)을 접착체(6)에 고착하여 적층하여도 된다.
상기 와이어 본딩 공정은, 피착체(6)의 단자부(내측 리드)의 선단과 반도체 칩(5) 상의 전극 패드(도시하지 않음)를 본딩 와이어(7)로 전기적으로 접속하는 공정이다. 상기 본딩 와이어(7)로서는, 예를 들면 금선, 알루미늄선 또는 구리선 등이 사용된다. 와이어 본딩을 행할 때의 온도는 80 내지 250℃, 바람직하게는 80 내지 220℃의 범위 내에서 행하여진다. 또한, 그 가열 시간은 몇초 내지 몇분간 행하여진다. 결선은, 상기 온도 범위 내로 되도록 가열된 상태에서, 초음파에 의한 진동 에너지와 인가 가압에 의한 압착 에너지의 병용에 의해 행하여진다.
상기 수지 밀봉 공정은, 밀봉 수지(8)에 의해 반도체 칩(5)을 밀봉하는 공정이다. 본 공정은, 피착체(6)에 탑재된 반도체 칩(5)이나 본딩 와이어(7)를 보호하기 위하여 행하여진다. 본 공정은, 밀봉용의 수지를 금형에서 성형함으로써 행한다. 밀봉 수지(8)로서는, 예를 들면 에폭시계의 수지를 사용한다. 수지 밀봉시의 가열 온도는, 통상 175℃에서 60 내지 90초간 행하여지지만, 본 발명은 이것에 한정되지 않고, 예를 들면 165 내지 185℃에서 몇분간 경화할 수 있다. 이에 의해, 밀봉 수지를 경화시킨다. 본 발명에 있어서는, 다이본드 공정에 있어서, 다이본드 필름(3a)을 열경화시키기 위하여 열처리를 행하는 경우에도, 밀봉 수지 공정 후에, 다이본드 필름(3a)과 피착체(6) 사이의 보이드를 소실시킬 수 있다.
상기 후경화 공정에 있어서는, 상기 밀봉 공정에서 경화 부족의 밀봉 수지(8)를 완전하게 경화시킨다. 본 공정에 있어서의 가열 온도는, 밀봉 수지의 종류에 따라 상이하지만, 예를 들면 165 내지 185℃의 범위 내이며, 가열 시간은 0.5 내지 8시간 정도이다.
이상과 같이 하여 얻어진 반도체 패키지는, 예를 들면 내습 땜납 리플로우 시험을 행한 경우에도 당해 시험에 견딜 수 있는 고신뢰성을 갖는다. 내습 땜납 리플로우 시험은 종래 공지된 방법으로 행하여진다.
또한, 본 발명의 다이싱ㆍ다이본드 필름은, 도 4에 도시한 바와 같이, 복수의 반도체 칩을 적층하여 3차원 실장을 하는 경우에도 바람직하게 사용할 수 있다. 도 4는, 다이본드 필름을 통하여 반도체 칩을 3차원 실장한 예를 도시하는 단면 모식도이다. 도 4에 도시하는 3차원 실장의 경우, 우선 반도체 칩과 동일 사이즈로 되도록 잘라낸 적어도 1개의 다이본드 필름(3a)을 피착체(6) 상에 고착한 후, 다이본드 필름(3a)을 통하여 반도체 칩(15)을, 그 와이어 본드면이 상측으로 되도록 하여 고착한다. 다음에, 다이본드 필름(13)을 반도체 칩(5)의 전극 패드 부분을 피하여 고착한다. 또한, 다른 반도체 칩(15)을 다이본드 필름(13) 상에 그 와이어 본드면이 상측으로 되도록 하여 가고착한다.
다음에, 와이어 본딩 공정을 행한다. 이에 의해, 반도체 칩(5) 및 다른 반도체 칩(15)에 있어서의 각각의 전극 패드와, 피착체(6)를 본딩 와이어(7)에 의해 전기적으로 접속한다.
계속해서, 밀봉 수지(8)에 의해 반도체 칩(5) 등을 밀봉하는 밀봉 공정을 행하고, 밀봉 수지를 경화시킨다. 그와 함께, 다이본드 필름(3a)에 의해 피착체(6)와 반도체 칩(5) 사이를 고착한다. 또한, 다이본드 필름(13)에 의해 반도체 칩(5)과 다른 반도체 칩(15) 사이도 고착시킨다. 또한, 밀봉 공정 후, 후경화 공정을 행하여도 된다.
반도체 칩의 3차원 실장의 경우에 있어서도, 다이본드 필름(3a, 13)의 가열에 의한 가열 처리를 행하지 않으므로, 제조 공정의 간소화 및 수율 향상이 도모된다. 또한, 피착체(6)에 휨이 발생하거나, 반도체 칩(5) 및 다른 반도체 칩(15)에 균열이 발생하거나 하는 경우도 없으므로, 반도체 소자의 한층 더한 박형화가 가능하게 된다.
또한, 도 5에 도시한 바와 같이, 반도체 칩간에 다이본드 필름을 통하여 스페이서를 적층시킨 3차원 실장으로 하여도 된다. 도 5는, 2개의 반도체 칩을 스페이서를 통하여 다이본드 필름에 의해 3차원 실장한 예를 도시하는 단면 모식도이다.
도 5에 도시하는 3차원 실장의 경우, 우선 피착체(6) 상에 다이본드 필름(3a), 반도체 칩(5) 및 다이본드 필름(21)을 순차적으로 적층하여 가고착한다. 또한, 다이본드 필름(21) 상에 스페이서(9), 다이본드 필름(21), 다이본드 필름(3a) 및 반도체 칩(5)을 순차적으로 적층하여 고착한다.
다음에, 도 5에 도시한 바와 같이, 와이어 본딩 공정을 행한다. 이에 의해, 반도체 칩(5)에 있어서의 전극 패드와 피착체(6)를 본딩 와이어(7)에 의해 전기적으로 접속한다.
계속해서, 밀봉 수지(8)에 의해 반도체 칩(5)을 밀봉하는 밀봉 공정을 행하고, 밀봉 수지(8)를 경화시킨다. 이에 의해, 반도체 패키지가 얻어진다. 밀봉 공정은, 반도체 칩(5)측만을 편면 밀봉하는 일괄 밀봉법이 바람직하다. 밀봉은 점착 시트 상에 부착된 반도체 칩(5)을 보호하기 위하여 행하여지고, 그 방법으로서는 밀봉 수지(8)를 사용하여 금형 중에서 성형되는 것이 대표적이다. 그 때, 복수의 캐비티를 갖는 상부 금형과 하부 금형으로 이루어지는 금형을 사용하여, 동시에 밀봉 공정을 행하는 것이 일반적이다. 수지 밀봉시의 가열 온도는, 예를 들면 170 내지 180℃의 범위 내인 것이 바람직하다. 밀봉 공정 후에, 후경화 공정을 행하여도 된다.
또한, 상기 스페이서(9)로서는, 특별히 한정되는 것이 아니며, 예를 들면 종래 공지된 실리콘 칩, 폴리이미드 필름 등을 사용할 수 있다. 또한, 상기 스페이서로서 코어 재료를 사용할 수 있다. 코어 재료로서는 특별히 한정되는 것이 아니며, 종래 공지된 것을 사용할 수 있다. 구체적으로는, 필름(예를 들면 폴리이미드 필름, 폴리에스테르 필름, 폴리에틸렌테레프탈레이트 필름, 폴리에틸렌나프탈레이트 필름, 폴리카보네이트 필름 등), 유리 섬유나 플라스틱제 부직 섬유로 강화된 수지 기판, 미러 실리콘 웨이퍼, 실리콘 기판 또는 유리 기판 등을 사용할 수 있다.
다음에, 프린트 배선판 상에 상기의 반도체 패키지를 표면 실장한다. 표면 실장의 방법으로서는, 예를 들면 프린트 배선판 상에 미리 땜납을 공급한 후, 온풍 등에 의해 가열 용융하여 납땜을 행하는 리플로우 납땜을 들 수 있다. 가열 방법으로서는, 열풍 리플로우, 적외선 리플로우 등을 들 수 있다. 또한, 전체 가열, 국부 가열 중 어느 방식이어도 된다. 가열 온도는 240 내지 265℃, 가열 시간은 1 내지 20초의 범위 내인 것이 바람직하다.
(기타 사항)
상기 기판 등의 위에 반도체 소자를 3차원 실장하는 경우, 반도체 소자의 회로가 형성되는 면측에는, 버퍼 코팅막이 형성되어 있다. 당해 버퍼 코팅막으로서는, 예를 들면 질화규소막이나 폴리이미드 수지 등의 내열 수지로 이루어지는 것을 들 수 있다.
또한, 반도체 소자의 3차원 실장시에, 각 단에서 사용되는 다이본드 필름은 동일한 조성으로 이루어지는 것에 한정되는 것이 아니며, 제조 조건이나 용도 등에 따라 적절하게 변경 가능하다.
또한, 상기 실시 형태에 있어서는, 기판 등에 복수의 반도체 소자를 적층시킨 후에, 일괄하여 와이어 본딩 공정을 행하는 형태에 대하여 설명하였지만, 본 발명은 이것에 한정되는 것이 아니다. 예를 들면, 반도체 소자를 기판 등의 위에 적층할 때마다 와이어 본딩 공정을 행하는 것도 가능하다.
<실시예>
이하에, 본 발명의 바람직한 실시예를 예시적으로 상세하게 설명한다. 단, 이 실시예에 기재되어 있는 재료나 배합량 등은, 특별히 한정적인 기재가 없는 한은, 본 발명의 범위를 그것들로만 한정하는 취지의 것이 아니며, 단순한 설명예에 지나지 않는다. 또한, 부라고 되어 있는 것은 중량부를 의미한다.
<실시예 1>
에폭시 수지(닛본 가야꾸(주)제, 상품명; EPPN501HY, 용융 점도 0.7Paㆍs) 50부, 페놀 수지(메이와 가세이(주)제, 상품명; MEH7800, 용융 점도 1.2Paㆍs) 50부, 아크릴 공중합체(노가와 케미컬(주)제, 상품명; 레비탈 AR31, 중량 평균 분자량 70만, 유리 전이점 -15℃) 100부, 및 충전재로서의 구 형상 실리카(애드마텍스(주)제, 상품명 S0-25R, 평균 입경 0.5㎛) 70부를 메틸에틸케톤에 용해시켜, 농도 23.6중량%의 접착제 조성물 용액을 얻었다.
이 접착제 조성물 용액을, 실리콘 이형 처리한 두께가 50㎛인 폴리에틸렌테레프탈레이트 필름으로 이루어지는 이형 처리 필름(박리 라이너) 상에 도포한 후, 130℃에서 2분간 건조시켰다. 이에 의해, 두께가 25㎛인 열경화형 다이본드 필름을 제작하였다.
<실시예 2>
에폭시 수지(닛본 가야꾸(주)제, 상품명; EPPN501HY, 용융 점도 0.7Paㆍs) 120부, 페놀 수지(메이와 가세이(주)제, 상품명; MEH7800, 용융 점도 1.2Paㆍs) 120부, 아크릴 공중합체(노가와 케미컬(주)제, 상품명; 레비탈 AR31, 중량 평균 분자량 70만, 유리 전이점 -15℃) 100부, 경화 촉매(호꼬우 가가꾸(주)제, 상품명; TPP-K) 0.5부 및 충전재로서의 구 형상 실리카(애드마텍스(주)제, 상품명; S0-25R, 평균 입경 0.5㎛) 70부를 메틸에틸케톤에 용해시켜, 농도 23.6중량%의 접착제 조성물 용액을 얻었다.
이 접착제 조성물 용액을, 실리콘 이형 처리한 두께가 50㎛인 폴리에틸렌테레프탈레이트 필름으로 이루어지는 이형 처리 필름(박리 라이너) 상에 도포한 후, 130℃에서 2분간 건조시켰다. 이에 의해, 두께가 25㎛인 열경화형 다이본드 필름을 제작하였다.
<실시예 3>
에폭시 수지(닛본 가야꾸(주)제, 상품명; EPPN501HY, 용융 점도 0.7Paㆍs) 145부, 페놀 수지(메이와 가세이(주)제, 상품명; MEH7800, 용융 점도 1.2Paㆍs) 145부, 아크릴 공중합체(노가와 케미컬(주)제, 상품명; 레비탈 AR31, 중량 평균 분자량 70만, 유리 전이점 -15℃) 100부, 경화 촉매(호꼬우 가가꾸(주)제, 상품명; TPP-K) 0.5부 및 충전재로서의 구 형상 실리카(애드마텍스(주)제, 상품명; S0-25R, 평균 입경 0.5㎛) 70부를 메틸에틸케톤에 용해시켜, 농도 23.6중량%의 접착제 조성물 용액을 얻었다.
이 접착제 조성물 용액을, 실리콘 이형 처리한 두께가 50㎛인 폴리에틸렌테레프탈레이트 필름으로 이루어지는 이형 처리 필름(박리 라이너) 상에 도포한 후, 130℃에서 2분간 건조시켰다. 이에 의해, 두께가 25㎛인 열경화형 다이본드 필름을 제작하였다.
<비교예 1>
에폭시 수지(JER(주)제, 상품명; 에피코트 1001, 용융 점도 1.5Paㆍs) 33부, 페놀 수지(메이와 가세이(주)제, 상품명; MEH7851, 용융 점도 3.4Paㆍs) 33부, 아크릴 공중합체(노가와 케미컬(주)제, 상품명; 레비탈 AR31, 중량 평균 분자량 70만, 유리 전이점 -15℃) 100부 및 충전재로서의 구 형상 실리카(애드마텍스(주)제, 상품명; S0-25R, 평균 입경 0.5㎛) 58부를 메틸에틸케톤에 용해시켜, 농도 23.6중량%의 접착제 조성물 용액을 얻었다.
이 접착제 조성물 용액을, 실리콘 이형 처리한 두께가 50㎛인 폴리에틸렌테레프탈레이트 필름으로 이루어지는 이형 처리 필름(박리 라이너) 상에 도포한 후, 130℃에서 2분간 건조시켰다. 이에 의해, 두께가 25㎛인 열경화형 다이본드 필름을 제작하였다.
<비교예 2>
에폭시 수지(JER(주)제, 상품명; 에피코트 1001, 용융 점도 1.5Paㆍs) 13부, 페놀 수지(메이와 가세이(주)제, 상품명; MEH7851, 용융 점도 3.4Paㆍs) 13부, 아크릴 공중합체(노가와 케미컬(주)제, 상품명 레비탈 AR31, 중량 평균 분자량 70만, 유리 전이점 -15℃) 100부 및 충전재로서의 구 형상 실리카(애드마텍스(주)제, 상품명; S0-25R, 평균 입경 0.5㎛) 75부를 메틸에틸케톤에 용해시켜, 농도 23.6중량%의 접착제 조성물 용액을 얻었다.
이 접착제 조성물 용액을, 실리콘 이형 처리한 두께가 50㎛인 폴리에틸렌테레프탈레이트 필름으로 이루어지는 이형 처리 필름(박리 라이너) 상에 도포한 후, 130℃에서 2분간 건조시켰다. 이에 의해, 두께가 25㎛인 열경화형 다이본드 필름을 제작하였다.
(중량 평균 분자량의 측정 방법)
카르복실기 함유 아크릴 공중합체의 중량 평균 분자량은, 겔 투과 크로마토그래피에 의한 폴리스티렌 환산의 값이다. 겔 투과 크로마토그래피는 TSK G2000H HR, G3000H HR, G4000H HR, 및 GMH-H HR의 4개의 칼럼(모두 도소 가부시끼가이샤제)을 직렬로 접속하여 사용하고, 용리액에 테트라히드로푸란을 사용하여, 유속 1㎖/분, 온도 40℃, 샘플 농도 0.1중량% 테트라히드로푸란 용액, 샘플 주입량 500㎕의 조건에서 행하고, 검출기에는 시차 굴절계를 사용하였다.
(용융 점도의 측정)
제작한 각 열경화형 다이본드 필름에 대하여, 각각 120 내지 130℃에 있어서의 용융 점도를 측정하였다. 즉, 다이본드 필름을 두께 2mm까지 적층시켰다. 다음에, φ8mm로 잘라내고, 고체 점탄성 측정 장치(레오메틱 사이언티픽(Rheometic Scientific)사제, ARES)를 사용하여 승온 속도 10℃/분, 주파수 1MHz에 있어서 50 내지 150℃에서의 용융 점도를 측정하고, 120 내지 130℃에서의 용융 점도의 평균값을 구하였다. 결과를 하기 표 1에 나타낸다.
또한, 에폭시 수지 및 페놀 수지의 120 내지 130℃에 있어서의 용융 점도에 대해서는, 이들 수지를 고체 점탄성 측정 장치(레오메틱 사이언티픽사제, ARES)를 사용하여 승온 속도 10℃/분, 주파수 1MHz에 있어서 50 내지 150℃에서의 용융 점도를 측정하고, 120 내지 130℃에서의 용융 점도의 평균값을 구하였다.
(마이크로 보이드 발생의 확인)
제작한 각 열경화형 다이본드 필름을 각각 온도 40℃의 조건하에서, 한변이 10mm인 사각형, 두께가 75㎛인 반도체 칩에 부착하였다. 또한, 각 다이본드 필름을 통하여 반도체 칩을 BGA 기판에 마운트하였다. 마운트 조건은 온도 120℃, 압력 0.1MPa, 1초로 하였다.
다음에, 반도체 칩이 마운트된 BGA 기판을, 건조기에서 150℃, 1시간 열처리하고, 그 후 밀봉 수지(닛또 덴꼬(주)제, 상품명; GE-100)로 패키징하였다. 밀봉 조건은 가열 온도 175℃, 180초로 하였다.
계속해서, 밀봉 후의 반도체 장치를 유리 커터로 절단하고, 반도체 칩의 주연부(폭 0.5mm의 프레임 형상의 영역)를 적외선 현미경으로 관찰하여, 마이크로 보이드의 개수를 카운트하였다.
(내습 땜납 리플로우성)
제작한 각 열경화형 다이본드 필름을 각각 온도 40℃의 조건하에서, 한변이 10mm인 사각형, 두께가 75㎛인 반도체 칩에 부착하였다. 또한, 각 다이본드 필름을 통하여 반도체 칩을 BGA 기판에 마운트하였다. 마운트 조건은 온도 120℃, 압력 0.1MPa, 1초로 하였다.
다음에, 반도체 칩이 마운트된 BGA 기판을, 건조기에서 150℃, 1시간 열처리하고, 그 후 밀봉 수지(닛또 덴꼬(주)제, GE-100)로 패키징하였다. 밀봉 조건은 가열 온도 175℃, 180초로 하였다.
그 후, 60℃, 80%Rh, 168시간의 조건하에서 흡습을 행하고, 또한 260℃ 이상에서 10초간 유지하도록 설정한 IR 리플로우 로에, 상기 반도체 칩을 마운트한 BGA 기판을 적재하였다. 그 후, 밀봉 후의 반도체 장치를 유리 커터로 절단하고, 그 단면을 초음파 현미경으로 관찰하여, 각 열경화형 다이본드 필름과 BGA 기판의 경계에서의 박리의 유무를 확인하였다. 확인은 반도체 칩 20개에 대하여 행하고, 박리가 발생한 반도체 칩이 1개 이하인 경우를 ○, 1개 이상인 경우를 ×로 하였다. 결과를 하기 표 1에 나타낸다.
(유리 전이점(Tg)의 측정)
각 실시예 및 비교예에서 사용한 아크릴 공중합체의 유리 전이점은, 점탄성 측정 장치(레오메틱 사이언티픽사제, ARES)를 사용하여 승온 속도 10℃/분, 주파수 1MHz에 있어서의 Tan(G"(손실 탄성률)/G'(저장 탄성률))로부터 측정하였다.
(결과)
하기 표 1의 결과로부터 알 수 있는 바와 같이, 비교예 1 및 2와 같이 아크릴 공중합체의 함유량에 대한 에폭시 수지와 페놀 수지의 합계의 함유량의 비(X/Y)가 0.7 미만이면, 반도체 칩의 주연부에 마이크로 보이드가 다수 발생하는 것이 확인되었다. 또한, 내습 리플로우성에 대해서도, 열경화형 다이본드 필름과 BGA 기판 사이에 박리가 발생하고 있는 것이 확인되었다.
이에 대하여, 실시예 1 및 2와 같이, 상기 X/Y가 0.7 이상이면 반도체 칩의 주연부에 마이크로 보이드가 전혀 발생하지 않았다. 또한, 수지 밀봉 후의 열경화형 다이본드 필름과 BGA 기판 사이에서 박리가 발생하지 않아, 내습 리플로우성이 우수한 것이 확인되었다.
실시예 1 실시예 2 실시예 3 비교예 1 비교예 2
X/Y(-) 1 2.4 2.9 0.66 0.26
120 내지 130℃의
용융 점도(Paㆍs)		 2928 2045 505 3592 46355
마이크로 보이드의 발생 개수(개) 0 0 0 304 684
내습 땜납 리플로우성 ○ ○ ○ × ×
표 중의 X(중량부)는 에폭시 수지와 페놀 수지의 합계 중량이며, Y(중량부)는 아크릴 공중합체의 중량을 나타냄.
1: 기재
2: 점착제층
2a: 부분
2b: 부분
3, 3', 13, 21: 다이본드 필름(열경화형 다이본드 필름)
3a: 다이본드 필름
5: 반도체 칩
6: 피착체
7: 본딩 와이어
8: 밀봉 수지
9: 스페이서
10, 11: 다이싱ㆍ다이본드 필름
15: 반도체 칩

Claims (6)

  1. 반도체 장치의 제조시에 사용하는 열경화형 다이본드 필름이며,
    에폭시 수지, 페놀 수지 및 아크릴 공중합체를 적어도 포함하고, 상기 에폭시 수지와 페놀 수지의 합계 중량을 X로 하고, 아크릴 공중합체의 중량을 Y로 한 경우에, 그 비율 X/Y가 2.4 내지 5이고,
    상기 아크릴 공중합체는, 10 내지 60중량%의 부틸 아크릴레이트와, 40 내지 90중량%의 에틸 아크릴레이트를 포함하는 열경화형 다이본드 필름.
  2. 제1항에 있어서, 120 내지 130℃에 있어서의 용융 점도가 500 내지 3500Paㆍs의 범위 내인 열경화형 다이본드 필름.
  3. 제1항에 있어서, 상기 아크릴 공중합체의 유리 전이점이 -30 내지 30℃의 범위 내인 열경화형 다이본드 필름.
  4. 제1항에 있어서, 상기 에폭시 수지의 120 내지 130℃에 있어서의 용융 점도가 0.05 내지 7Paㆍs의 범위 내인 열경화형 다이본드 필름.
  5. 제1항에 있어서, 상기 페놀 수지의 120 내지 130℃에 있어서의 용융 점도가 0.3 내지 35Paㆍs의 범위 내인 열경화형 다이본드 필름.
  6. 제1항에 기재된 열경화형 다이본드 필름이, 다이싱 필름 상에 적층된 구조인 다이싱ㆍ다이본드 필름.
KR1020110010576A 2008-08-28 2011-02-07 열경화형 다이본드 필름 KR101549281B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2008-219989 2008-08-28
JP2008219989 2008-08-28
JP2009159125A JP4939574B2 (ja) 2008-08-28 2009-07-03 熱硬化型ダイボンドフィルム
JPJP-P-2009-159125 2009-07-03

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR20090079502A Division KR20100027014A (ko) 2008-08-28 2009-08-27 열경화형 다이본드 필름

Publications (2)

Publication Number Publication Date
KR20110019408A KR20110019408A (ko) 2011-02-25
KR101549281B1 true KR101549281B1 (ko) 2015-09-01

Family

ID=41726059

Family Applications (2)

Application Number Title Priority Date Filing Date
KR20090079502A KR20100027014A (ko) 2008-08-28 2009-08-27 열경화형 다이본드 필름
KR1020110010576A KR101549281B1 (ko) 2008-08-28 2011-02-07 열경화형 다이본드 필름

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR20090079502A KR20100027014A (ko) 2008-08-28 2009-08-27 열경화형 다이본드 필름

Country Status (5)

Country Link
US (2) US8143106B2 (ko)
JP (1) JP4939574B2 (ko)
KR (2) KR20100027014A (ko)
CN (1) CN101661909B (ko)
TW (1) TWI372174B (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8008124B2 (en) * 2007-02-28 2011-08-30 Sumitomo Bakelite Co., Ltd. Adhesive film for semiconductor and semiconductor device using the adhesive film
JP4939574B2 (ja) * 2008-08-28 2012-05-30 日東電工株式会社 熱硬化型ダイボンドフィルム
JP5680330B2 (ja) * 2010-04-23 2015-03-04 株式会社東芝 半導体装置の製造方法
JP6013709B2 (ja) * 2010-06-08 2016-10-25 日東電工株式会社 熱硬化型ダイボンドフィルム、ダイシング・ダイボンドフィルム、及び、半導体装置の製造方法
CN102842541A (zh) * 2011-06-22 2012-12-26 日东电工株式会社 层叠膜及其使用
CN102842512A (zh) * 2011-06-22 2012-12-26 日东电工株式会社 半导体装置的制造方法
JP6000546B2 (ja) * 2011-06-30 2016-09-28 浜松ホトニクス株式会社 顕微観察用光学装置
CN102324384A (zh) * 2011-10-19 2012-01-18 科达半导体有限公司 在超薄晶片上进行离子注入的方法
CN102931172B (zh) * 2012-11-20 2016-06-29 上海华虹宏力半导体制造有限公司 测试器件及其制作方法、半导体器件及其制作方法
JP6193663B2 (ja) * 2013-07-26 2017-09-06 日東電工株式会社 ダイシングテープ付きダイボンドフィルム、及び、半導体装置の製造方法
JP6069142B2 (ja) * 2013-09-11 2017-02-01 デクセリアルズ株式会社 アンダーフィル材、及びこれを用いた半導体装置の製造方法
KR20160088291A (ko) * 2013-11-19 2016-07-25 세키스이가가쿠 고교가부시키가이샤 반도체 접합용 접착 필름
KR101709689B1 (ko) 2013-12-19 2017-02-23 주식회사 엘지화학 다이싱 필름 점착층 형성용 조성물 및 다이싱 필름
WO2015093794A1 (ko) * 2013-12-19 2015-06-25 주식회사 엘지화학 다이싱 필름 점착층 형성용 조성물 및 다이싱 필름
JP6068386B2 (ja) * 2014-03-31 2017-01-25 日東電工株式会社 熱硬化型ダイボンドフィルム、ダイシング・ダイボンドフィルム及び半導体装置の製造方法
JP6431343B2 (ja) * 2014-11-21 2018-11-28 日東電工株式会社 接着シート、ダイシングシート付き接着シート、積層シート及び半導体装置の製造方法
JP6356582B2 (ja) * 2014-11-25 2018-07-11 日東電工株式会社 接着シート、ダイシングシート付き接着シート及び半導体装置の製造方法
KR102012789B1 (ko) * 2016-03-28 2019-08-21 주식회사 엘지화학 반도체 장치
KR102576310B1 (ko) * 2018-03-30 2023-09-07 린텍 가부시키가이샤 경화 봉지체의 휨 방지용 적층체, 및 경화 봉지체의 제조 방법
KR102556518B1 (ko) * 2018-10-18 2023-07-18 에스케이하이닉스 주식회사 상부 칩 스택을 지지하는 서포팅 블록을 포함하는 반도체 패키지
CN110223909B (zh) * 2019-05-29 2024-03-26 浙江荷清柔性电子技术有限公司 一种晶圆边缘处理方法及晶圆组件
CN110211913A (zh) * 2019-05-29 2019-09-06 浙江荷清柔性电子技术有限公司 一种柔性芯片的制造方法
JP7385483B2 (ja) * 2020-01-27 2023-11-22 キオクシア株式会社 半導体装置およびその製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100723980B1 (ko) 2004-03-15 2007-06-04 히다치 가세고교 가부시끼가이샤 다이싱 다이본드 시트
JP2008187189A (ja) 2000-02-15 2008-08-14 Hitachi Chem Co Ltd 接着剤組成物、その製造方法、これを用いた接着フィルム、半導体搭載用基板及び半導体装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6057342A (ja) 1983-09-08 1985-04-03 Canon Inc 現像装置
US4578425A (en) * 1985-02-13 1986-03-25 Schenectady Chemicals, Inc. Phenolic resins, carboxylic resins and the elastomers containing adhesive
JP4258984B2 (ja) * 2001-03-15 2009-04-30 日立化成工業株式会社 半導体装置の製造方法
TWI245791B (en) * 2000-03-31 2005-12-21 Hitachi Chemical Co Ltd Adhesive films, and semiconductor devices using the same
JP4714406B2 (ja) 2003-03-03 2011-06-29 日立化成工業株式会社 半導体装置用ダイボンディング材及びこれを用いた半導体装置
JP4562118B2 (ja) * 2003-12-19 2010-10-13 日東電工株式会社 半導体装置の製造方法
JP4421972B2 (ja) * 2004-04-30 2010-02-24 日東電工株式会社 半導体装置の製法
JP4303705B2 (ja) * 2004-09-02 2009-07-29 住友ベークライト株式会社 半導体用接着フィルム及びこれを用いた半導体装置
JP2007157758A (ja) 2005-11-30 2007-06-21 Sumitomo Bakelite Co Ltd 半導体用接着フィルム及びこれを用いた半導体装置
KR101370245B1 (ko) * 2006-05-23 2014-03-05 린텍 가부시키가이샤 점접착제 조성물, 점접착 시트 및 반도체장치의 제조방법
JPWO2008047610A1 (ja) * 2006-10-06 2010-02-25 住友ベークライト株式会社 半導体用フィルム、半導体用フィルムの製造方法および半導体装置
JP4356730B2 (ja) * 2006-10-20 2009-11-04 住友ベークライト株式会社 ダイボンディング用フィルム状接着剤並びにそれを用いた半導体装置の製造方法及び半導体装置
CA2609169C (en) * 2006-11-15 2011-01-18 Rohm And Haas Company Adhesives for elastomers
KR20080047990A (ko) * 2006-11-27 2008-05-30 린텍 가부시키가이샤 점접착제 조성물, 점접착 시트 및 반도체 장치의 제조방법
KR101023841B1 (ko) * 2006-12-08 2011-03-22 주식회사 엘지화학 접착제 수지 조성물 및 이를 이용한 다이싱 다이 본딩 필름
US20090230568A1 (en) * 2007-04-10 2009-09-17 Hiroyuki Yasuda Adhesive Film for Semiconductor and Semiconductor Device Therewith
JP4939574B2 (ja) * 2008-08-28 2012-05-30 日東電工株式会社 熱硬化型ダイボンドフィルム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008187189A (ja) 2000-02-15 2008-08-14 Hitachi Chem Co Ltd 接着剤組成物、その製造方法、これを用いた接着フィルム、半導体搭載用基板及び半導体装置
KR100723980B1 (ko) 2004-03-15 2007-06-04 히다치 가세고교 가부시끼가이샤 다이싱 다이본드 시트

Also Published As

Publication number Publication date
CN101661909B (zh) 2011-04-27
CN101661909A (zh) 2010-03-03
JP4939574B2 (ja) 2012-05-30
KR20100027014A (ko) 2010-03-10
US20100055842A1 (en) 2010-03-04
TW201016821A (en) 2010-05-01
JP2010080921A (ja) 2010-04-08
TWI372174B (en) 2012-09-11
US20120135242A1 (en) 2012-05-31
US8143106B2 (en) 2012-03-27
US8580617B2 (en) 2013-11-12
KR20110019408A (ko) 2011-02-25

Similar Documents

Publication Publication Date Title
KR101549281B1 (ko) 열경화형 다이본드 필름
KR101420902B1 (ko) 다이싱ㆍ다이 본드 필름
KR101417205B1 (ko) 다이싱ㆍ다이 본드 필름
US7829441B2 (en) Thermosetting die-bonding film
KR101846025B1 (ko) 다이싱·다이본드 필름
KR101884024B1 (ko) 다이 본드 필름 및 그 용도
TWI538976B (zh) 熱硬化型黏晶膜
KR101420903B1 (ko) 다이싱·다이본드 필름
KR101370687B1 (ko) 다이싱·다이본드 필름
CN107004589B (zh) 切割片、切割·芯片接合薄膜以及半导体装置的制造方法
JP2011023607A (ja) 放熱性ダイボンドフィルム
JP2016119493A (ja) ダイボンドフィルム、ダイシング・ダイボンドフィルム、ダイボンドフィルムの製造方法、及び、ダイボンドフィルムを有する半導体装置
JP5976716B2 (ja) 熱硬化型ダイボンドフィルム
KR20150113853A (ko) 다이싱 시트가 부착된 다이 본드 필름, 반도체 장치, 및 반도체 장치의 제조 방법
JP2013038181A (ja) ダイシング・ダイボンドフィルム
JP5749314B2 (ja) 放熱性ダイボンドフィルム
JP2017183643A (ja) 電子デバイスパッケージ、電子デバイスパッケージの製造方法、および電子デバイスパッケージ用テープ
JP5456712B2 (ja) 熱硬化型ダイボンドフィルム
JP6328467B2 (ja) 熱硬化型ダイボンドフィルム、ダイシングシート付きダイボンドフィルム、半導体装置の製造方法、及び、半導体装置
JP6013709B2 (ja) 熱硬化型ダイボンドフィルム、ダイシング・ダイボンドフィルム、及び、半導体装置の製造方法
JP5328631B2 (ja) 熱硬化型ダイボンドフィルム

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee