KR101846025B1 - 다이싱·다이본드 필름 - Google Patents

다이싱·다이본드 필름 Download PDF

Info

Publication number
KR101846025B1
KR101846025B1 KR1020110091576A KR20110091576A KR101846025B1 KR 101846025 B1 KR101846025 B1 KR 101846025B1 KR 1020110091576 A KR1020110091576 A KR 1020110091576A KR 20110091576 A KR20110091576 A KR 20110091576A KR 101846025 B1 KR101846025 B1 KR 101846025B1
Authority
KR
South Korea
Prior art keywords
die
bonding film
dicing
film
bonding
Prior art date
Application number
KR1020110091576A
Other languages
English (en)
Other versions
KR20120028253A (ko
Inventor
야스히로 아마노
미끼 모리따
유따 기무라
Original Assignee
닛토덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛토덴코 가부시키가이샤 filed Critical 닛토덴코 가부시키가이샤
Publication of KR20120028253A publication Critical patent/KR20120028253A/ko
Application granted granted Critical
Publication of KR101846025B1 publication Critical patent/KR101846025B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • C09J7/35—Heat-activated
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J9/00—Adhesives characterised by their physical nature or the effects produced, e.g. glue sticks
    • C09J9/02—Electrically-conducting adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K7/00—Use of ingredients characterised by shape
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/30—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier
    • C09J2301/312—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier parameters being the characterizing feature
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/40—Additional features of adhesives in the form of films or foils characterized by the presence of essential components
    • C09J2301/408—Additional features of adhesives in the form of films or foils characterized by the presence of essential components additives as essential feature of the adhesive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29317—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29324—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29355—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/2939—Base material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/294—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/25—Web or sheet containing structurally defined element or component and including a second component containing structurally defined particles
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/28—Web or sheet containing structurally defined element or component and having an adhesive outermost layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/28—Web or sheet containing structurally defined element or component and having an adhesive outermost layer
    • Y10T428/2813—Heat or solvent activated or sealable
    • Y10T428/2817—Heat sealable

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Adhesive Tapes (AREA)
  • Dicing (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Die Bonding (AREA)

Abstract

본 발명은 박리 대전이 일어나기 어려우면서 접착성, 작업성이 양호한 다이본드 필름을 갖는 다이싱·다이본드 필름을 제공하는 것이다.
다이싱 필름 상에 열경화형 다이본드 필름이 설치된 다이싱·다이본드 필름이며, 열경화형 다이본드 필름은 도전성 입자를 함유하고 있고, 열경화형 다이본드 필름의 체적 저항률이 1×10-6Ω·cm 이상 1×10-3Ω·cm 이하이며, 열경화형 다이본드 필름의 열경화 전에 있어서의 -20℃에서의 인장 저장 탄성률이 0.1GPa 내지 10GPa인 다이싱·다이본드 필름.

Description

다이싱·다이본드 필름 {DICING·DIE BONDING FILM}
본 발명은 다이싱·다이본드 필름에 관한 것이다.
종래, 반도체 장치의 제조 공정에 있어서, 다이싱 필름 상에 열경화형 다이본드 필름이 적층된 다이싱·다이본드 필름이 사용되고 있다(예를 들어, 특허문헌 1 참조). 이 다이싱·다이본드 필름을 사용한 반도체 장치의 제조 공정에 있어서는, 우선 다이싱·다이본드 필름에 반도체 웨이퍼가 부착되어 고정되고, 그 상태에서 다이싱이 행해진다. 이에 따라, 반도체 웨이퍼는 소정의 크기로 개편화되어 반도체 칩이 된다. 이어서, 다이싱·다이본드 필름에 고정된 반도체 칩을 다이싱 필름으로부터 박리하기 위해 반도체 칩의 픽업이 행해진다.
상기 픽업 공정에 있어서, 다이본드 필름이 부착된 반도체 칩을 다이싱 필름으로부터 박리하면, 다이본드 필름과 다이싱 필름과의 사이에서 박리 대전이 발생한다. 그로 인해, 발생한 정전기에 의해 반도체 칩 위의 회로가 파괴된다는 문제가 있었다.
그로 인해, 접착성, 작업성 등의 종래의 다이본드 필름으로서의 기능을 구비하면서 대전 방지 기능도 구비하는 다이본드 필름의 개발이 절실히 요망되었다.
일본 특허 공개 제2008-218571호 공보
본 발명은 상기 문제점을 감안하여 이루어진 것으로서, 그의 목적은 박리 대전이 일어나기 어렵고, 또한 접착성, 작업성이 양호한 다이본드 필름을 갖는 다이싱·다이본드 필름을 제공하는 데에 있다.
본원 발명자들은 상기 종래의 문제점을 해결하기 위해, 다이싱 필름 상에 다이본드 필름이 적층된 다이싱·다이본드 필름에 대하여 검토하였다. 그 결과, 열경화형 다이본드 필름에 도전성 입자를 함유시키고, 상기 열경화형 다이본드 필름의 체적 저항률을 1×10-6Ω·cm 이상 1×10-3Ω·cm 이하로 하고, 또한 상기 열경화형 다이본드 필름의 열경화 전에 있어서의 -20℃에서의 인장 저장 탄성률을 0.1GPa 내지 10GPa로 함으로써, 박리 대전이 일어나기 어렵고, 또한 다이본드 필름의 접착성, 작업성이 양호해짐을 발견하여 본 발명을 완성시키기에 이르렀다.
즉, 본 발명에 따른 다이싱·다이본드 필름은 다이싱 필름 상에 열경화형 다이본드 필름이 설치된 다이싱·다이본드 필름이며, 상기 열경화형 다이본드 필름은 도전성 입자를 함유하고 있고, 상기 열경화형 다이본드 필름의 체적 저항률이 1×10-6Ω·cm 이상 1×10-3Ω·cm 이하이고, 또한 상기 열경화형 다이본드 필름의 열경화 전에 있어서의 -20℃에서의 인장 저장 탄성률이 0.1GPa 내지 10GPa인 것을 특징으로 한다.
상기 구성에 따르면, 열경화형 다이본드 필름의 체적 저항률이 1×10-3Ω·cm 이하이기 때문에, 높은 대전 방지 효과를 발휘할 수 있다. 따라서, 픽업 시의 박리 대전에 의해 반도체 칩이 파괴되는 것을 방지할 수 있음과 함께, 다이본드 필름이 부착된 반도체 칩을 피착체에 적층했을 때의 대전을 방지할 수 있다. 그 결과, 디바이스로서의 신뢰성을 향상시키는 것이 가능해진다.
또한, 상기 열경화형 다이본드 필름의 열경화 전에 있어서의 -20℃에서의 인장 저장 탄성률이 10GPa 이하이기 때문에, 피착체에의 접착성 및 작업성을 양호하게 할 수 있다. 또한, 상기 인장 저장 탄성률이 0.1GPa 이상으로서, 비교적 높은 탄성률을 갖기 때문에, 익스팬드 시에 응력을 쉽게 전달할 수 있다.
또한, 본 발명에서의 "체적 저항률"은 JIS K 7194에 준하여 4 탐침법에 의해 측정되는 값이다.
또한, 상기 구성에 있어서, 상기 도전성 입자는 평균 입경이 다른 2종 이상이며, 2종 이상의 상기 도전성 입자는 각각 평균 입경이 0.01μｍ 이상 10μm 이하인 것이 바람직하다. 상기 도전성 입자의 평균 입경을 0.01μm 이상으로 함으로써, 피착체에의 습윤성을 확보하여 양호한 접착성을 발휘시킬 수 있다. 또한, 상기 도전성 입자의 평균 입경을 10μm 이하로 함으로써, 도전성 입자의 첨가에 의한 도전성 및 열전도성의 향상 효과를 보다 양호한 것으로 할 수 있다. 또한, 열경화형 다이본드 필름의 두께를 얇게 할 수 있어, 고적층화할 수 있고, 열경화형 다이본드 필름으로부터 도전성 입자가 돌출함에 따른 칩 균열의 발생을 방지할 수 있다. 또한, 도전성 입자를 평균 입경이 다른 2종 이상으로 함으로써, 충전율을 쉽게 향상시킬 수 있기 때문이다.
또한, 상기 구성에 있어서, 상기 도전성 입자의 함유량은 상기 열경화형 다이본드 필름의 유기 성분 100중량부에 대하여 20 내지 90중량부인 것이 바람직하다. 상기 도전성 입자의 함유량을 20중량부 이상으로 함으로써, 도전 패스가 형성되어 체적 저항률이 높아져, 도전 기능이 저감되는 것을 억제할 수 있다. 또한, 상기 도전성 입자의 함유량을 90중량부 이하로 함으로써, 열경화형 다이본드 필름의 인성을 양호하게 유지하여, 열경화형 다이본드 필름을 핸들링할 때에 깨짐이나 이지러짐이 발생하는 것을 방지할 수 있다.
또한, 상기 구성에 있어서, 반도체 웨이퍼에 레이저광을 조사하여 개질 영역을 형성하고, 그 후, 상기 반도체 웨이퍼를 당해 다이싱·다이본드 필름에 부착하고, 당해 다이싱·다이본드 필름에 인장 장력을 가함으로써, 상기 반도체 웨이퍼를 상기 개질 영역에서 파단하는 동시에, 당해 다이싱·다이본드 필름을 구성하는 열경화형 다이본드 필름을 상기 개질 영역에 대응하는 위치에서 파단하여, 다이본드 필름이 부착된 반도체 칩을 형성하고, 얻어진 상기 다이본드 필름이 부착된 반도체 칩을 상기 다이싱 필름으로부터 박리하고, 박리한 상기 다이본드 필름이 부착된 반도체 칩을, 상기 다이본드 필름을 통해 피착체에 고정하는 방법에 사용되는 것이 바람직하다. 상기 방법은 특히 반도체 웨이퍼의 두께가 얇은 경우에 칩핑 등의 불량이 발생하는 것을 저감할 수 있는 방법이다. 여기서, 열경화형 다이본드 필름의 체적 저항률은 1×10-3Ω·cm 이하이다. 따라서, 상기 방법에 사용되는 경우이더라도 높은 대전 방지 효과를 발휘할 수 있다. 또한, 열경화형 다이본드 필름의 열경화 전에 있어서의 -20℃에서의 인장 저장 탄성률이 0.1 내지 10GPa이기 때문에, 반도체 웨이퍼를 개질 영역에서 파단할 때에 칩핑의 발생을 방지할 수 있다. 또한, 반도체 칩을 픽업할 때의 칩 비산이나 반도체 칩의 위치 어긋남을 방지할 수 있다.
또한, 상기 구성에 있어서, 반도체 웨이퍼의 표면에 홈을 형성한 후, 이면 연삭을 행함으로써 상기 홈을 표출시키고, 상기 홈이 표출된 상기 반도체 웨이퍼의 표면에 당해 다이싱·다이본드 필름을 부착하고, 당해 다이싱·다이본드 필름에 인장 장력을 가함으로써, 당해 다이싱·다이본드 필름을 구성하는 상기 열경화형 다이본드 필름을 상기 홈에 대응하는 위치에서 파단하여, 다이본드 필름이 부착된 반도체 칩을 형성하고, 얻어진 상기 다이본드 필름이 부착된 반도체 칩을 상기 다이싱 필름으로부터 박리하고, 박리한 상기 다이본드 필름이 부착된 반도체 칩을, 상기 다이본드 필름을 통해 피착체에 고정하는 방법에 사용되는 것이 바람직하다. 상기 방법은 특히 반도체 웨이퍼의 두께가 얇은 경우에 칩핑 등의 불량이 발생하는 것을 저감할 수 있는 방법이다. 여기서, 열경화형 다이본드 필름의 체적 저항률은 1×10-3Ω·cm 이하이다. 따라서, 상기 방법에 사용될 경우이더라도 높은 대전 방지 효과를 발휘할 수 있다. 또한, 열경화형 다이본드 필름의 열경화 전에 있어서의 -20℃에서의 인장 저장 탄성률이 0.1 내지 10GPa이기 때문에, 반도체 칩을 픽업할 때의 칩 비산이나 반도체 칩의 위치 어긋남을 방지할 수 있다.
또한, 상기 구성에 있어서, 상기 도전성 입자는 니켈 입자, 구리 입자, 은 입자, 알루미늄 입자, 카본 블랙, 카본 나노튜브, 금속의 표면을 금속으로 도금한 금속 입자, 및 표면이 금속 피복된 수지 입자로 이루어지는 군으로부터 선택되는 적어도 하나 이상의 것인 것이 바람직하다.
또한, 상기 구성에 있어서, 상기 열경화형 다이본드 필름은 열가소성 수지로서의 아크릴 수지를 함유하는 것이 바람직하다.
도 1은 본 발명의 일 실시 형태에 따른 다이싱·다이본드 필름을 도시한 단면 모식도.
도 2는 본 발명의 다른 실시 형태에 따른 다이싱·다이본드 필름을 도시한 단면 모식도.
도 3은 본 실시 형태에 따른 반도체 장치의 일 제조 방법을 설명하기 위한 단면 모식도.
도 4는 본 실시 형태에 따른 반도체 장치의 일 제조 방법을 설명하기 위한 단면 모식도.
도 5의 (a), (b)는 본 실시 형태에 따른 반도체 장치의 일 제조 방법을 설명하기 위한 단면 모식도.
도 6은 본 실시 형태에 따른 반도체 장치의 일 제조 방법을 설명하기 위한 단면 모식도.
도 7의 (a), (b) 및 (c)는 본 실시 형태에 따른 반도체 장치의 다른 제조 방법을 설명하기 위한 단면 모식도.
도 8은 본 실시 형태에 따른 반도체 장치의 다른 제조 방법을 설명하기 위한 단면 모식도.
(다이싱·다이본드 필름)
본 발명의 일 실시 형태에 따른 다이싱·다이본드 필름에 대하여 이하에 설명한다. 도 1은 본 발명의 일 실시 형태에 따른 다이싱·다이본드 필름을 도시한 단면 모식도이다. 도 2는 본 발명의 다른 실시 형태에 따른 다른 다이싱·다이본드 필름을 도시한 단면 모식도이다.
도 1에 도시한 바와 같이, 다이싱·다이본드 필름(10)은 다이싱 필름(11) 상에 다이본드 필름(3)이 적층된 구성을 갖는다. 다이싱 필름(11)은 기재(1) 상에 점착제층(2)를 적층하여 구성되어 있고, 다이본드 필름(3)은 그 점착제층(2) 상에 설치되어 있다. 또한, 본 발명은, 도 2에 도시한 다이싱·다이본드 필름(12)과 같이, 작업물 부착 부분에만 다이본드 필름(3')을 형성한 구성일 수도 있다.
상기 기재(1)는 자외선 투과성을 가지면서 다이싱·다이본드 필름(10, 12)의 강도 모체가 되는 것이다. 예를 들어, 저밀도 폴리에틸렌, 직쇄상 폴리에틸렌, 중밀도 폴리에틸렌, 고밀도 폴리에틸렌, 초저밀도 폴리에틸렌, 랜덤 공중합 폴리프로필렌, 블록 공중합 폴리프로필렌, 호모폴리프로필렌, 폴리부텐, 폴리메틸펜텐 등의 폴리올레핀, 에틸렌-아세트산 비닐 공중합체, 아이오노머 수지, 에틸렌-(메트)아크릴산 공중합체, 에틸렌-(메트)아크릴산 에스테르(랜덤, 교대) 공중합체, 에틸렌-부텐 공중합체, 에틸렌-헥센 공중합체, 폴리우레탄, 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트 등의 폴리에스테르, 폴리카르보네이트, 폴리이미드, 폴리에테르에테르케톤, 폴리이미드, 폴리에테르이미드, 폴리아미드, 전체 방향족 폴리아미드, 폴리페닐술피드, 아라미드(종이), 유리, 유리 클로스, 불소 수지, 폴리염화비닐, 폴리염화비닐리덴, 셀룰로오스계 수지, 실리콘 수지, 금속(박), 종이 등을 들 수 있다.
또한, 기재(1)의 재료로서는 상기 수지의 가교체 등의 중합체를 들 수 있다. 상기 플라스틱 필름은 비연신으로 사용할 수 있고, 필요에 따라 1축 또는 2축의 연신 처리를 실시한 것을 사용할 수도 있다. 연신 처리 등에 의해 열수축성을 부여한 수지 시트에 따르면, 다이싱 후에 그 기재(1)를 열수축시킴으로써 점착제층(2)과 다이본드 필름(3, 3')과의 접착 면적을 저하시켜서, 반도체 칩(반도체 소자)의 회수의 용이화를 도모할 수 있다.
기재(1)의 표면은, 인접하는 층과의 밀착성, 유지성 등을 높이기 위해, 관용의 표면 처리, 예를 들어 크롬산 처리, 오존 폭로, 화염 폭로, 고압 전격 폭로, 이온화 방사선 처리 등의 화학적 또는 물리적 처리, 하도제(예를 들어, 후술하는 점착 물질)에 의한 코팅 처리를 실시할 수 있다. 상기 기재(1)은 동종 또는 이종의 것을 적절히 선택하여 사용할 수 있고, 필요에 따라 여러 종을 블렌드한 것을 사용할 수 있다.
기재(1)의 두께는 특별히 제한되지 않고 적절히 결정할 수 있지만, 일반적으로는 5 내지 200μm 정도이다.
점착제층(2)의 형성에 사용하는 점착제로서는 특별히 제한되지 않고, 예를 들어 아크릴계 점착제, 고무계 점착제 등의 일반적인 감압성 점착제를 사용할 수 있다. 상기 감압성 점착제로서는, 반도체 웨이퍼나 유리 등의 오염을 꺼리는 전자 부품의 초순수나 알코올 등의 유기 용제에 의한 청정 세정성 등의 면에서, 아크릴계 중합체를 베이스 중합체로 하는 아크릴계 점착제가 바람직하다.
상기 아크릴계 중합체로서는, 예를 들어 (메트)아크릴산알킬에스테르(예를 들어, 메틸에스테르, 에틸에스테르, 프로필에스테르, 이소프로필에스테르, 부틸에스테르, 이소부틸에스테르, s-부틸에스테르, t-부틸에스테르, 펜틸에스테르, 이소펜틸에스테르, 헥실에스테르, 헵틸에스테르, 옥틸에스테르, 2-에틸헥실에스테르, 이소옥틸에스테르, 노닐에스테르, 데실에스테르, 이소데실에스테르, 운데실에스테르, 도데실에스테르, 트리데실에스테르, 테트라데실에스테르, 헥사데실에스테르, 옥타데실에스테르, 에이코실에스테르 등의 알킬기의 탄소수 1 내지 30, 특히 탄소수 4 내지 18의 직쇄상 또는 분지쇄상의 알킬에스테르 등) 및 (메트)아크릴산시클로알킬에스테르(예를 들어, 시클로펜틸에스테르, 시클로헥실에스테르 등)의 1종 또는 2종 이상을 단량체 성분으로서 사용한 아크릴계 중합체 등을 들 수 있다. 또한, (메트)아크릴산에스테르란, 아크릴산에스테르 및/또는 메타크릴산에스테르를 말하며, 본 발명의 (메트)란 모두 동일한 의미이다.
상기 아크릴계 중합체는 응집력, 내열성 등의 개질을 목적으로 하여, 필요에 따라 상기 (메트)아크릴산알킬에스테르 또는 시클로알킬에스테르와 공중합 가능한 다른 단량체 성분에 대응하는 단위를 포함할 수 있다. 이러한 단량체 성분으로서, 예를 들어 아크릴산, 메타크릴산, 카르복시에틸(메트)아크릴레이트, 카르복시펜틸(메트)아크릴레이트, 이타콘산, 말레산, 푸마르산, 크로톤산 등의 카르복실기 함유 단량체; 무수 말레산, 무수 이타콘산 등의 산 무수물 단량체; (메트)아크릴산 2-히드록시에틸, (메트)아크릴산 2-히드록시프로필, (메트)아크릴산 4-히드록시부틸, (메트)아크릴산 6-히드록시헥실, (메트)아크릴산 8-히드록시옥틸, (메트)아크릴산 10-히드록시데실, (메트)아크릴산 12-히드록시라우릴, (4-히드록시메틸시클로헥실)메틸(메트)아크릴레이트 등의 히드록실기 함유 단량체; 스티렌술폰산, 알릴술폰산, 2-(메트)아크릴아미도-2-메틸프로판술폰산, (메트)아크릴아미도프로판술폰산, 술포프로필(메트)아크릴레이트, (메트)아크릴로일옥시나프탈렌술폰산 등의 술폰산기 함유 단량체; 2-히드록시에틸아크릴로일포스페이트 등의 인산기 함유 단량체; 아크릴아미드, 아크릴로니트릴 등을 들 수 있다. 이들 공중합 가능한 단량체 성분은 1종 또는 2종 이상 사용할 수 있다. 이들 공중합 가능한 단량체의 사용량은 전체 단량체 성분의 40 중량％ 이하가 바람직하다.
또한, 상기 아크릴계 중합체는 가교시키기 위해, 다관능성 단량체 등도 필요에 따라 공중합용 단량체 성분으로서 포함할 수 있다. 이러한 다관능성 단량체로서, 예를 들어 헥산디올 디(메트)아크릴레이트, (폴리)에틸렌글리콜 디(메트)아크릴레이트, (폴리)프로필렌글리콜 디(메트)아크릴레이트, 네오펜틸글리콜 디(메트)아크릴레이트, 펜타에리트리톨 디(메트)아크릴레이트, 트리메틸올프로판 트리(메트)아크릴레이트, 펜타에리트리톨 트리(메트)아크릴레이트, 디펜타에리트리톨 헥사(메트)아크릴레이트, 에폭시(메트)아크릴레이트, 폴리에스테르(메트)아크릴레이트, 우레탄(메트)아크릴레이트 등을 들 수 있다. 이들 다관능성 단량체도 1종 또는 2종 이상 사용할 수 있다. 다관능성 단량체의 사용량은 점착 특성 등의 면에서 전체 단량체 성분의 30 중량％ 이하가 바람직하다.
상기 아크릴계 중합체는 단일 단량체 또는 2종 이상의 단량체 혼합물을 중합시킴으로써 얻어진다. 중합은 용액 중합, 유화 중합, 괴상 중합, 현탁 중합 등 어느 방식으로든 행할 수 있다. 청정한 피착체에 대한 오염 방지 등의 면에서, 저분자량 물질의 함유량이 적은 것이 바람직하다. 이 점에서, 아크릴계 중합체의 수 평균 분자량은, 바람직하게는 30만 이상, 더욱 바람직하게는 40만 내지 300만 정도이다.
또한, 상기 점착제에는, 베이스 중합체인 아크릴계 중합체 등의 수 평균 분자량을 높이기 위해 외부 가교제를 적절히 채용할 수도 있다. 외부 가교 방법의 구체적 수단으로서는, 폴리이소시아네이트 화합물, 에폭시 화합물, 아지리딘 화합물, 멜라민계 가교제 등의 소위 가교제를 첨가하여 반응시키는 방법을 들 수 있다. 외부 가교제를 사용하는 경우, 그의 사용량은 가교해야 할 베이스 중합체와의 밸런스에 따라, 나아가 점착제로서의 사용 용도에 따라 적절히 결정된다. 일반적으로는, 상기 베이스 중합체 100중량부에 대하여 5중량부 정도 이하, 나아가 0.1 내지 5중량부 배합하는 것이 바람직하다. 또한, 점착제에는 필요에 따라 상기 성분 외에 종래 공지된 각종 점착 부여제, 노화 방지제 등의 첨가제를 사용할 수 있다.
점착제층(2)은, 방사선 경화형 점착제에 의해 형성할 수 있다. 방사선 경화형 점착제는 자외선 등의 방사선의 조사에 의해 가교도를 증대시켜서 그의 점착력을 용이하게 저하시킬 수 있고, 도 2에 도시한 점착제층(2)의 작업물 부착 부분에 대응하는 부분(2a)만을 방사선 조사함으로써 다른 부분(2b)과의 점착력의 차이를 마련할 수 있다.
또한, 도 2에 도시한 다이본드 필름(3')에 맞춰 방사선 경화형의 점착제층(2)를 경화시킴으로써, 점착력이 현저히 저하된 상기 부분(2a)을 용이하게 형성할 수 있다. 경화하여, 점착력이 저하된 상기 부분(2a)에 다이본드 필름(3')이 부착되기 때문에, 점착제층(2)의 상기 부분(2a)과 다이본드 필름(3')과의 계면은 픽업 시에 용이하게 박리되는 성질을 갖는다. 한편, 방사선을 조사하지 않은 부분은 충분한 점착력을 갖고 있고, 상기 부분(2b)을 형성한다.
상술한 바와 같이, 도 1에 도시한 다이싱·다이본드 필름(10)의 점착제층(2)에 있어서, 미경화된 방사선 경화형 점착제에 의해 형성되어 있는 상기 부분(2b)은 다이본드 필름(3)과 점착하여, 다이싱할 때의 유지력을 확보할 수 있다. 이와 같이 방사선 경화형 점착제는 칩 형상 작업물(반도체 칩 등)을 기판 등의 피착체에 고착하기 위한 다이본드 필름(3)을, 접착·박리의 밸런스가 양호하게 지지할 수 있다. 도 2에 도시한 다이싱·다이본드 필름(11)의 점착제층(2)에 있어서는 상기 부분(2b)이 웨이퍼 링을 고정할 수 있다.
방사선 경화형 점착제는 탄소-탄소 이중 결합 등의 방사선 경화성의 관능기를 가지면서 점착성을 나타내는 것을 특별히 제한없이 사용할 수 있다. 방사선 경화형 점착제로서는, 예를 들어 상기 아크릴계 점착제, 고무계 점착제 등의 일반적인 감압성 점착제에, 방사선 경화성의 단량체 성분이나 올리고머 성분을 배합한 첨가형의 방사선 경화형 점착제를 예시할 수 있다.
배합하는 방사선 경화성의 단량체 성분으로서는, 예를 들어 우레탄 올리고머, 우레탄(메트)아크릴레이트, 트리메틸올프로판 트리(메트)아크릴레이트, 테트라메틸올메탄 테트라(메트)아크릴레이트, 펜타에리트리톨 트리(메트)아크릴레이트, 펜타에리트리톨 테트라(메트)아크릴레이트, 디펜타에리스톨 모노히드록시펜타(메트)아크릴레이트, 디펜타에리트리톨 헥사(메트)아크릴레이트, 1,4-부탄디올 디(메트)아크릴레이트 등을 들 수 있다. 또한, 방사선 경화성의 올리고머 성분은 우레탄계, 폴리에테르계, 폴리에스테르계, 폴리카르보네이트계, 폴리부타디엔계 등 다양한 올리고머를 들 수 있고, 그의 분자량이 100 내지 30000 정도의 범위인 것이 적당하다. 방사선 경화성의 단량체 성분이나 올리고머 성분의 배합량은, 상기 점착제층의 종류에 따라, 점착제층의 점착력을 저하할 수 있는 양을 적절히 결정할 수 있다. 일반적으로는, 점착제를 구성하는 아크릴계 중합체 등의 베이스 중합체 100중량부에 대하여, 예를 들어 5 내지 500중량부, 바람직하게는 40 내지 150중량부 정도이다.
또한, 방사선 경화형 점착제로서는, 상기 설명한 첨가형의 방사선 경화형 점착제 외에, 베이스 중합체로서, 탄소-탄소 이중 결합을 중합체 측쇄 또는 주쇄 중 혹은 주쇄 말단에 갖는 것을 사용한 내재형의 방사선 경화형 점착제를 들 수 있다. 내재형의 방사선 경화형 점착제는, 저분자 성분인 올리고머 성분 등을 함유할 필요가 없거나, 또는 대부분은 포함하지 않기 때문에, 경시적으로 올리고머 성분 등이 점착제 중을 이동하지 않고, 안정한 층 구조의 점착제층을 형성할 수 있기 때문에 바람직하다.
상기 탄소-탄소 이중 결합을 갖는 베이스 중합체는 탄소-탄소 이중 결합을 가지면서 점착성을 갖는 것을 특별히 제한없이 사용할 수 있다. 이러한 베이스 중합체로서는, 아크릴계 중합체를 기본 골격으로 하는 것이 바람직하다. 아크릴계 중합체의 기본 골격으로서는 상기 예시한 아크릴계 중합체를 들 수 있다.
상기 아크릴계 중합체에의 탄소-탄소 이중 결합의 도입법은 특별히 제한되지 않고, 다양한 방법을 채용할 수 있지만, 탄소-탄소 이중 결합은 중합체 측쇄에 도입하는 것이 분자 설계가 용이하다. 예를 들어, 미리 아크릴계 중합체에 관능기를 갖는 단량체를 공중합한 후, 이 관능기와 반응할 수 있는 관능기 및 탄소-탄소 이중 결합을 갖는 화합물을, 탄소-탄소 이중 결합의 방사선 경화성을 유지한 채 축합 또는 부가 반응시키는 방법을 들 수 있다.
이들 관능기의 조합의 예로서는, 카르복실산기와 에폭시기, 카르복실산기와 아지리딜기, 히드록실기와 이소시아네이트기 등을 들 수 있다. 이들 관능기의 조합 중에서도 반응 추적의 용이함 면에서 히드록실기와 이소시아네이트기와의 조합이 적합하다. 또한, 이들 관능기의 조합에 의해, 상기 탄소-탄소 이중 결합을 갖는 아크릴계 중합체를 생성하는 것과 같은 조합이면, 관능기는 아크릴계 중합체와 상기 화합물 중 어느 측에 있어도 좋지만, 상기 바람직한 조합에서는 아크릴계 중합체가 히드록실기를 갖고, 상기 화합물이 이소시아네이트기를 갖는 경우가 적합하다. 이 경우, 탄소-탄소 이중 결합을 갖는 이소시아네이트 화합물로서는, 예를 들어 메타크릴로일이소시아네이트, 2-메타크릴로일옥시에틸이소시아네이트, m-이소프로페닐-α,α-디메틸벤질이소시아네이트 등을 들 수 있다. 또한, 아크릴계 중합체로서는, 상기에서 예시된 히드록시기 함유 단량체나 2-히드록시에틸비닐에테르, 4-히드록시부틸비닐에테르, 디에틸렌글리콜 모노비닐에테르의 에테르계 화합물 등을 공중합한 것이 사용된다.
상기 내재형의 방사선 경화형 점착제는 상기 탄소-탄소 이중 결합을 갖는 베이스 중합체(특히 아크릴계 중합체)를 단독으로 사용할 수 있지만, 특성을 악화시키지 않는 정도로 상기 방사선 경화성의 단량체 성분이나 올리고머 성분을 배합할 수도 있다. 방사선 경화성의 올리고머 성분 등은 통상 베이스 중합체 100중량부에 대하여 30중량부의 범위 내이며, 바람직하게는 0 내지 10중량부의 범위이다.
상기 방사선 경화형 점착제에는, 자외선 등에 의해 경화시키는 경우에는 광중합 개시제를 함유시킨다. 광중합 개시제로서는, 예를 들어 4-(2-히드록시에톡시)페닐(2-히드록시-2-프로필)케톤, α-히드록시-α,α'-디메틸아세토페논, 2-메틸-2-히드록시프로피오페논, 1-히드록시시클로헥실페닐케톤 등의 α-케톨계 화합물; 메톡시아세토페논, 2,2-디메톡시-2-페닐아세토페논, 2,2-디에톡시아세토페논, 2-메틸-1-[4-(메틸티오)-페닐]-2-모르폴리노프로판-1 등의 아세토페논계 화합물; 벤조인에틸에테르, 벤조인이소프로필에테르, 아니소인메틸에테르 등의 벤조인에테르계 화합물; 벤질디메틸케탈 등의 케탈계 화합물; 2-나프탈렌술포닐클로라이드 등의 방향족 술포닐클로라이드계 화합물; 1-페논-1,1-프로판디온-2-(o-에톡시카르보닐)옥심 등의 광 활성 옥심계 화합물; 벤조페논, 벤조일벤조산, 3,3'-디메틸-4-메톡시벤조페논 등의 벤조페논계 화합물; 티오크산톤, 2-클로로티오크산톤, 2-메틸티오크산톤, 2,4-디메틸티오크산톤, 이소프로필티오크산톤, 2,4-디클로로티오크산톤, 2,4-디에틸티오크산톤, 2,4-디이소프로필티오크산톤 등의 티오크산톤계 화합물; 캄포퀴논; 할로겐화 케톤; 아실포스핀옥사이드; 아실포스포네이트 등을 들 수 있다. 광중합 개시제의 배합량은, 점착제를 구성하는 아크릴계 중합체 등의 베이스 중합체 100중량부에 대하여, 예를 들어 0.05 내지 20중량부 정도이다.
또한, 방사선 경화형 점착제로서는, 예를 들어 일본 특허 공개 소60-196956호 공보에 개시되어 있는, 불포화 결합을 2개 이상 갖는 부가 중합성 화합물, 에폭시기를 갖는 알콕시실란 등의 광중합성 화합물과, 카르보닐 화합물, 유기 황 화합물, 과산화물, 아민, 오늄염계 화합물 등의 광중합 개시제를 함유하는 고무계 점착제나 아크릴계 점착제 등을 들 수 있다.
상기 방사선 경화형의 점착제층(2) 중에는, 필요에 따라 방사선 조사에 의해 착색되는 화합물을 함유시킬 수도 있다. 방사선 조사에 의해 착색되는 화합물을 점착제층(2)에 포함시킴으로써, 방사선 조사된 부분만을 착색시킬 수 있다. 즉, 도 1에 도시한 작업물 부착 부분(3a)에 대응하는 부분(2a)을 착색시킬 수 있다. 따라서, 점착제층(2)에 방사선이 조사되었는지의 여부를 육안에 의해 즉시 판명할 수 있고, 작업물 부착 부분(3a)을 인식하기 쉬워, 작업물의 접합이 용이하다. 또한, 광센서 등에 의해 반도체 소자를 검출할 때에 그의 검출 정밀도가 높아져, 반도체 소자의 픽업 시에 오동작이 발생하는 일이 없다.
방사선 조사에 의해 착색되는 화합물은 방사선 조사 전에는 무색 또는 담색이지만, 방사선 조사에 의해 유색이 되는 화합물이다. 이러한 화합물의 바람직한 구체예로서는 류코 염료를 들 수 있다. 류코 염료로서는, 관용의 트리페닐메탄계, 플루오란계, 페노티아진계, 아우라민계, 스피로피란계의 것이 바람직하게 사용된다. 구체적으로는, 3-[N-(p-톨릴아미노)]-7-아닐리노플루오란, 3-[N-(p-톨릴)-N-메틸아미노]-7-아닐리노플루오란, 3-[N-(p-톨릴)-N-에틸아미노]-7-아닐리노플루오란, 3-디에틸아미노-6-메틸-7-아닐리노플루오란, 크리스탈 바이올렛 락톤, 4,4',4''-트리스디메틸아미노트리페닐메탄올, 4,4',4''-트리스디메틸아미노트리페닐메탄 등을 들 수 있다.
이들 류코 염료와 함께 바람직하게 사용되는 현색제로서는, 종래부터 사용되고 있는 페놀 포르말린 수지의 초기 중합체, 방향족 카르복실산 유도체, 활성 백토 등의 전자 수용체를 들 수 있고, 또한 색조를 변화시키는 경우에는 다양한 공지된 발색제를 조합하여 사용할 수도 있다.
이러한 방사선 조사에 의해 착색되는 화합물은, 일단 유기 용매 등에 용해된 후에 방사선 경화형 접착제 중에 포함시킬 수 있고, 또한 미분말 형상으로 하여 당해 점착제 중에 포함시킬 수도 있다. 이 화합물의 사용 비율은 점착제층(2) 중에 10 중량％ 이하, 바람직하게는 0.01 내지 10 중량％, 더욱 바람직하게는 0.5 내지 5 중량％인 것이 바람직하다. 상기 화합물의 비율이 10 중량％를 초과하면, 점착제층(2)에 조사되는 방사선이 이 화합물에 지나치게 흡수되기 때문에, 점착제층(2)의 상기 부분(2a)의 경화가 불충분해져, 충분히 점착력이 저하되지 않을 수 있다. 한편, 충분히 착색시키기 위해서는, 상기 화합물의 비율을 0.01 중량％ 이상으로 하는 것이 바람직하다.
점착제층(2)를 방사선 경화형 점착제에 의해 형성하는 경우에는, 점착제층(2)에 있어서의 상기 부분(2a)의 점착력<그 밖의 부분(2b)의 점착력이 되도록 점착제층(2)의 일부를 방사선 조사할 수도 있다.
상기 점착제층(2)에 상기 부분(2a)를 형성하는 방법으로서는, 지지 기재(1)에 방사선 경화형의 점착제층(2)를 형성한 후, 상기 부분(2a)에 부분적으로 방사선을 조사하여 경화시키는 방법을 들 수 있다. 부분적인 방사선 조사는 작업물 부착 부분(3a) 이외의 부분(3b) 등에 대응하는 패턴을 형성한 포토마스크를 통해 행할 수 있다. 또한, 스폿적으로 자외선을 조사하여 경화시키는 방법 등을 들 수 있다. 방사선 경화형의 점착제층(2)의 형성은, 세퍼레이터 상에 설치한 것을 지지 기재(1) 상에 전사함으로써 행할 수 있다. 부분적인 방사선 경화는 세퍼레이터 상에 설치한 방사선 경화형의 점착제층(2)에 행할 수도 있다.
또한, 점착제층(2)를 방사선 경화형 점착제에 의해 형성하는 경우에는, 지지 기재(1)의 적어도 편면의, 작업물 부착 부분(3a)에 대응하는 부분 이외의 부분의 전부 또는 일부가 차광된 것을 이용하여, 여기에 방사선 경화형의 점착제층(2)을 형성한 후에 방사선 조사하여, 작업물 부착 부분(3a)에 대응하는 부분을 경화시켜, 점착력을 저하시킨 상기 부분(2a)을 형성할 수 있다. 차광 재료로서는 지지 필름 상에서 포토마스크가 될 수 있는 것을 인쇄나 증착 등으로 제조할 수 있다. 이러한 제조 방법에 따르면, 효율적으로 본 발명의 다이싱·다이본드 필름(10)을 제조 가능하다.
또한, 방사선 조사 시에, 산소에 의한 경화 저해가 일어나는 경우에는, 방사선 경화형의 점착제층(2)의 표면으로부터 어떠한 방법으로든 산소(공기)를 차단하는 것이 바람직하다. 예를 들어, 상기 점착제층(2)의 표면을 세퍼레이터로 피복하는 방법이나, 질소 가스 분위기 중에서 자외선 등의 방사선의 조사를 행하는 방법 등을 들 수 있다.
점착제층(2)의 두께는 특별히 한정되지 않지만, 칩 절단면의 이지러짐 방지나 접착층의 고정 유지의 양립성 등의 면에서는 1 내지 50μm 정도인 것이 바람직하다. 바람직하게는 2 내지 30μm, 나아가 5 내지 25μm가 바람직하다.
다이본드 필름(3, 3') 중에는 도전성 입자가 함유되어 있다. 상기 도전성 입자는 니켈 입자, 구리 입자, 은 입자, 알루미늄 입자, 카본 블랙, 카본 나노튜브, 금속의 표면을 금 등의 금속으로 도금한 금속 입자, 및 표면이 금속 피복된 수지 입자로 이루어지는 군으로부터 선택되는 적어도 하나 이상의 것인 것이 바람직하다.
상기 금속의 표면을 금속으로 도금한 금속 입자로서는 특별히 한정되지 않지만, 니켈 입자 또는 구리 입자를 코어로 하여 금이나 은 등의 귀금속을 피복시킨 입자를 사용할 수 있다. 또한, 상기 표면이 금속 피복된 수지 입자로서는 특별히 한정되지 않지만, 수지, 무기 화합물 등의 비도전성 입자에 니켈, 금 등의 금속으로 도금을 실시한 것 등을 사용할 수 있다.
상기 도전성 입자의 형상으로서는, 특별히 한정되지 않고, 예를 들어 플레이크 형상, 바늘 형상, 필라멘트 형상, 구 형상, 비늘 조각 형상의 것을 사용할 수 있지만, 분산성, 충전율의 향상 면에서 구 형상의 것이 바람직하다.
상기 도전성 입자의 평균 입경은 0.01μｍ 이상 10μm 이하가 바람직하고, 0.1μm 이상 10μm 이하가 보다 바람직하다. 상기 도전성 입자의 평균 입경을 0.01μm 이상으로 함으로써, 피착체에의 습윤성을 확보하여 양호한 접착성을 발휘시킬 수 있고, 10μm 이하로 함으로써, 도전성 입자의 첨가에 의한 도전성 및 열전도성의 향상 효과를 보다 양호한 것으로 할 수 있기 때문이다. 또한, 도전성 입자의 평균 입경은, 예를 들어 광도식의 입도 분포계(호리바(HORIBA)제, 장치명; LA-910)에 의해 구한 값이다.
또한, 상기 도전성 입자는 평균 입경이 다른 2종 이상인 것이 바람직하다. 평균 입경이 다른 2종 이상을 사용함으로써, 충전율을 쉽게 향상시킬 수 있기 때문이다. 평균 입경이 다른 2종을 도전성 입자로서 함유시키는 경우, 평균 입경이 0.01μｍ 이상 5μm 미만인 도전성 입자 A와, 평균 입경이 1μｍ 이상 10μm 이하인 도전성 입자 B를 혼합한 계가 바람직하다. 이 경우, 상기 도전성 입자 A와 도전성 입자 B의 혼합비는 중량비로 1:9 내지 4:6인 것이 바람직하다.
상기 도전성 입자의 함유량은 다이본드 필름(3, 3')의 유기 성분 100중량부에 대하여 20 내지 90중량부인 것이 바람직하고, 40 내지 90중량부인 것이 보다 바람직하다. 상기 도전성 입자의 함유량을 20중량부 이상으로 함으로써, 도전 패스가 형성되어서 체적 저항률이 높아져, 도전 기능이 저감되는 것을 억제할 수 있다. 또한, 상기 도전성 입자의 함유량을 90중량부 이하로 함으로써, 열경화형 다이본드 필름의 인성을 양호하게 유지하여, 열경화형 다이본드 필름을 핸들링할 때에 깨짐이나 이지러짐이 발생하는 것을 방지할 수 있다.
여기서, 다이본드 필름(3, 3')의 체적 저항률은 1×10-6Ω·cm 이상 1×10-3Ω·cm 이하이다. 상기 체적 저항률은 1×10-6Ω·cm 이상 1×10-5Ω·cm 이하인 것이 바람직하고, 1×10-6Ω·cm 이상 1×10-4Ω·cm 이하인 것이 보다 바람직하다. 다이본드 필름(3, 3')의 체적 저항률이 1×10-3Ω·cm 이하이기 때문에, 높은 대전 방지 효과를 발휘할 수 있다. 그 결과, 픽업 시의 박리 대전에 의해 반도체 칩이 파괴되는 것을 방지하고, 디바이스로서의 신뢰성을 향상시키는 것이 가능해진다.
또한, 다이본드 필름(3, 3')은 열경화 전에 있어서의 -20℃에서의 인장 저장 탄성률이 0.1GPa 내지 10GPa이고, 바람직하게는 1GPa 내지 10GPa, 보다 바람직하게는 4GPa 내지 10GPa이다. 다이본드 필름(3, 3')의 열경화 전에 있어서의 -20℃에서의 인장 저장 탄성률이 10GPa 이하이기 때문에, 피착체에의 접착성 및 작업성을 양호하게 할 수 있다. 또한, 상기 인장 저장 탄성률이 0.1GPa 이상으로서, 비교적 높은 탄성률을 갖기 때문에, 익스팬드 시에 응력이 전달되기 쉬워져, 인접하는 반도체 칩을 양호하게 파단할 수 있다.
또한, 다이본드 필름(3, 3')은 가열에 의한 열경화 후의 175℃에서의 인장 저장 탄성률이 0.01 내지 50MPa, 보다 바람직하게는 0.1 내지 50MPa의 범위 내인 것이 바람직하다. 가열에 의한 열경화 후의 175℃에서의 인장 저장 탄성률을 0.01 내지 50MPa로 함으로써, 와이어 본딩 공정 시에도, 초음파 진동이나 가열에 의해 다이본드 필름(3, 3')과 피착체와의 접착면에서 전단 변형이 발생하는 것을 방지할 수 있다. 그 결과, 와이어 본딩의 성공률을 향상시킬 수 있다. 또한, 다이본드 필름(3, 3')을 열경화시킬 때의 가열 조건에 대해서는 후단에서 상세히 설명한다.
열경화 전에 있어서의 다이본드 필름(3, 3')의 점착제층(2)에 대한 90° 박리 점착력은 0.03 내지 0.25N/25mm 테이프 폭이 바람직하고, 0.04 내지 0.15N/25mm 테이프 폭이 보다 바람직하다. 상기 박리 점착력의 측정 조건은 인장 속도 300mm/분, 부착 온도 40℃, 박리 온도 25℃(실온)이다.
다이본드 필름(3, 3')의 적층 구조는 특별히 한정되지 않고, 예를 들어 접착제층의 단층만으로 이루어지는 것이나, 코어 재료의 편면 또는 양면에 접착제층을 형성한 다층 구조의 것 등을 들 수 있다. 상기 코어 재료로서는, 필름(예를 들어 폴리이미드 필름, 폴리에스테르 필름, 폴리에틸렌테레프탈레이트 필름, 폴리에틸렌나프탈레이트 필름, 폴리카르보네이트 필름 등), 유리 섬유나 플라스틱제 부직 섬유로 강화된 수지 기판, 실리콘 기판 또는 유리 기판 등을 들 수 있다.
상기 다이본드 필름(3, 3')을 구성하는 접착제 조성물로서는, 열가소성 수지와 열경화성 수지를 병용한 것을 들 수 있다.
상기 열경화성 수지로서는, 페놀 수지, 아미노 수지, 불포화 폴리에스테르 수지, 에폭시 수지, 폴리우레탄 수지, 실리콘 수지, 또는 열경화성 폴리이미드 수지 등을 들 수 있다. 이들 수지는 단독으로 또는 2종 이상을 병용하여 사용할 수 있다. 특히, 반도체 소자를 부식시키는 이온성 불순물 등의 함유가 적은 에폭시 수지가 바람직하다. 또한, 에폭시 수지의 경화제로서는 페놀 수지가 바람직하다.
상기 에폭시 수지는 접착제 조성물로서 일반적으로 사용되는 것이면 특별히 한정은 없고, 예를 들어 비스페놀 A형, 비스페놀 F형, 비스페놀 S형, 브롬화 비스페놀 A형, 수소 첨가 비스페놀 A형, 비스페놀 AF형, 비페닐형, 나프탈렌형, 플루오렌형, 페놀노볼락형, 오르토크레졸노볼락형, 트리스히드록시페닐메탄형, 테트라페닐올에탄형 등의 2관능 에폭시 수지나 다관능 에폭시 수지, 또는 히단토인형, 트리스글리시딜이소시아누레이트형 혹은 글리시딜아민형 등의 에폭시 수지가 사용된다. 이들은 단독으로 또는 2종 이상을 병용하여 사용할 수 있다. 이들 에폭시 수지 중 노볼락형 에폭시 수지, 비페닐형 에폭시 수지, 트리스히드록시페닐메탄형 수지 또는 테트라페닐올에탄형 에폭시 수지가 특히 바람직하다. 이들 에폭시 수지는 경화제로서의 페놀 수지와의 반응성이 풍부하고, 내열성 등이 우수하기 때문이다.
또한, 상기 페놀 수지는 상기 에폭시 수지의 경화제로서 작용하는 것으로서, 예를 들어 페놀노볼락 수지, 페놀아르알킬 수지, 크레졸노볼락 수지, tert-부틸페놀노볼락 수지, 노닐페놀노볼락 수지 등의 노볼락형 페놀 수지, 레졸형 페놀 수지, 폴리파라옥시스티렌 등의 폴리옥시스티렌 등을 들 수 있다. 이들은 단독으로 또는 2종 이상을 병용하여 사용할 수 있다. 이들 페놀 수지 중 페놀노볼락 수지, 페놀아르알킬 수지가 특히 바람직하다. 반도체 장치의 접속 신뢰성을 향상시킬 수 있기 때문이다.
상기 에폭시 수지와 페놀 수지와의 배합 비율은, 예를 들어 상기 에폭시 수지 성분 중의 에폭시기 1당량당 페놀 수지 중의 수산기가 0.5 내지 2.0당량이 되도록 배합하는 것이 적합하다. 보다 적합한 것은 0.8 내지 1.2당량이다. 즉, 양자의 배합 비율이 상기 범위를 벗어나면, 충분한 경화 반응이 진행되지 않아, 에폭시 수지 경화물의 특성이 열화되기 쉬워지기 때문이다.
상기 열가소성 수지로서는, 천연 고무, 부틸 고무, 이소프렌 고무, 클로로프렌 고무, 에틸렌-아세트산비닐 공중합체, 에틸렌-아크릴산 공중합체, 에틸렌-아크릴산 에스테르 공중합체, 폴리부타디엔 수지, 폴리카르보네이트 수지, 열가소성 폴리이미드 수지, 6-나일론이나 6,6-나일론 등의 폴리아미드 수지, 페녹시 수지, 아크릴 수지, PET나 PBT 등의 포화 폴리에스테르 수지, 폴리아미드이미드 수지, 또는 불소 수지 등을 들 수 있다. 이들 열가소성 수지는 단독으로 또는 2종 이상을 병용하여 사용할 수 있다. 이들 열가소성 수지 중, 이온성 불순물이 적어 내열성이 높고, 반도체 소자의 신뢰성을 확보할 수 있는 아크릴 수지가 특히 바람직하다.
상기 아크릴 수지로서는, 특별히 한정되는 것은 아니며, 탄소수 30 이하, 특히 탄소수 4 내지 18의 직쇄 혹은 분지의 알킬기를 갖는 아크릴산 또는 메타크릴산의 에스테르의 1종 또는 2종 이상을 성분으로 하는 중합체(아크릴 공중합체) 등을 들 수 있다. 상기 알킬기로서는, 예를 들어 메틸기, 에틸기, 프로필기, 이소프로필기, n-부틸기, t-부틸기, 이소부틸기, 아밀기, 이소아밀기, 헥실기, 헵틸기, 시클로헥실기, 2-에틸헥실기, 옥틸기, 이소옥틸기, 노닐기, 이소노닐기, 데실기, 이소데실기, 운데실기, 라우릴기, 트리데실기, 테트라데실기, 스테아릴기, 옥타데실기, 또는 도데실기 등을 들 수 있다.
또한, 상기 중합체를 형성하는 다른 단량체로서는, 특별히 한정되는 것은 아니며, 예를 들어 아크릴산, 메타크릴산, 카르복시에틸아크릴레이트, 카르복시펜틸아크릴레이트, 이타콘산, 말레산, 푸마르산 혹은 크로톤산 등과 같은 카르복실기 함유 단량체, 무수 말레산 혹은 무수 이타콘산 등과 같은 산 무수물 단량체, (메트)아크릴산 2-히드록시에틸, (메트)아크릴산 2-히드록시프로필, (메트)아크릴산 4-히드록시부틸, (메트)아크릴산 6-히드록시헥실, (메트)아크릴산 8-히드록시옥틸, (메트)아크릴산 10-히드록시데실, (메트)아크릴산 12-히드록시라우릴 혹은 (4-히드록시메틸시클로헥실)-메틸아크릴레이트 등과 같은 히드록실기 함유 단량체, 스티렌술폰산, 알릴술폰산, 2-(메트)아크릴아미도-2-메틸프로판술폰산, (메트)아크릴아미도프로판술폰산, 술포프로필(메트)아크릴레이트 혹은 (메트)아크릴로일옥시나프탈렌술폰산 등과 같은 술폰산기 함유 단량체, 또는 2-히드록시에틸아크릴로일포스페이트 등과 같은 인산기 함유 단량체를 들 수 있다.
상기 열경화성 수지의 배합 비율로서는, 소정 조건하에서 가열했을 때에 다이본드 필름(3, 3')이 열경화형으로서의 기능을 발휘하는 정도이면 특별히 한정되지 않지만, 5 내지 60 중량％의 범위 내인 것이 바람직하고, 10 내지 50 중량％의 범위 내인 것이 보다 바람직하다.
본 발명의 다이본드 필름(3, 3')을 미리 어느 정도 가교를 시켜 두는 경우에는, 제작 시에 중합체의 분자쇄 말단의 관능기 등과 반응하는 다관능성 화합물을 가교제로서 첨가시켜 두는 것이 좋다. 이에 따라, 고온 하에서의 접착 특성을 향상시키고, 내열성의 개선을 도모할 수 있다.
상기 가교제로서는 종래 공지된 것을 채용할 수 있다. 특히 톨릴렌디이소시아네이트, 디페닐메탄디이소시아네이트, p-페닐렌디이소시아네이트, 1,5-나프탈렌디이소시아네이트, 다가 알코올과 디이소시아네이트의 부가물 등의 폴리이소시아네이트 화합물이 보다 바람직하다. 가교제의 첨가량으로서는, 상기 중합체 100중량부에 대하여 통상 0.05 내지 7중량부로 하는 것이 바람직하다. 가교제의 양이 7중량부보다 많으면, 접착력이 저하되므로 바람직하지 않다. 한편, 0.05중량부보다 적으면 응집력이 부족하므로 바람직하지 않다. 또한, 이와 같은 폴리이소시아네이트 화합물과 함께, 필요에 따라 에폭시 수지 등의 다른 다관능성 화합물을 함께 포함시키도록 할 수 있다.
또한, 다이본드 필름(3, 3')에는, 그의 용도에 따라 상기 도전성 입자 이외의 필러를 적절히 배합할 수 있다. 상기 필러의 배합은 탄성률의 조절 등을 가능하게 한다. 상기 필러로서는 무기 필러 및 유기 필러를 들 수 있다. 상기 무기 필러로서는 특별히 제한은 없고, 예를 들어 수산화알루미늄, 수산화마그네슘, 탄산칼슘, 탄산마그네슘, 규산칼슘, 규산마그네슘, 산화칼슘, 산화마그네슘, 산화알루미늄, 질화알루미늄, 붕산알루미늄 위스커, 질화붕소, 결정질 실리카, 비정질 실리카 등을 들 수 있다. 이들은 단독으로 또는 2종 이상을 병용하여 사용할 수 있다.
또한, 다이본드 필름(3, 3')에는 상기 도전성 입자 및 상기 필러 이외에, 필요에 따라 다른 첨가제를 적절히 배합할 수 있다. 다른 첨가제로서는, 예를 들어 난연제, 실란 커플링제 또는 이온 트랩제 등을 들 수 있다. 상기 난연제로서는, 예를 들어 삼산화안티몬, 오산화안티몬, 브롬화 에폭시 수지 등을 들 수 있다. 이들은 단독으로 또는 2종 이상을 병용하여 사용할 수 있다. 상기 실란 커플링제로서는, 예를 들어 β-(3,4-에폭시시클로헥실)에틸트리메톡시실란, γ-글리시독시프로필트리메톡시실란, γ-글리시독시프로필메틸디에톡시실란 등을 들 수 있다. 이들 화합물은 단독으로 또는 2종 이상을 병용하여 사용할 수 있다. 상기 이온 트랩제로서는, 예를 들어 히드로탈사이트류, 수산화 비스무트 등을 들 수 있다. 이들은 단독으로 또는 2종 이상을 병용하여 사용할 수 있다.
다이본드 필름(3, 3')의 두께(적층체의 경우에는 총 두께)는 특별히 한정되지 않지만, 칩 절단면의 이지러짐 방지나 접착층에 의한 고정 유지의 양립성 측면에서 5 내지 100μm가 바람직하고, 보다 바람직하게는 5 내지 60μm, 더욱 바람직하게는 5 내지 30μm이다.
상기 다이싱·다이본드 필름(10, 12)은 기재(1)나 점착제층에 대해서도, 그의 접착 시 및 박리 시 등에 있어서의 정전기의 발생이나 그에 따른 반도체 웨이퍼 등의 대전으로 회로가 파괴되는 것 등을 방지할 목적에서 대전 방지 기능을 갖게 할 수 있다. 대전 방지 기능의 부여는, 기재(1)나 점착제층(2)에 대전 방지제나 도전성 물질을 첨가하는 방법, 기재(1)에의 전하 이동 착체나 금속막 등으로 이루어지는 도전층의 부설 등, 적당한 방식으로 행할 수 있다. 이들 방식은 반도체 웨이퍼를 변질시킬 우려가 있는 불순물 이온이 발생하기 어려운 방식이 바람직하다. 도전성의 부여, 열전도성의 향상 등을 목적으로 하여 배합되는 도전성 물질(도전 필러)로서는, 은, 알루미늄, 금, 구리, 니켈, 도전성 합금 등의 구 형상, 바늘 형상, 플레이크 형상의 금속 분말, 알루미나 등의 금속 산화물, 아몰퍼스 카본 블랙, 그래파이트 등을 들 수 있다.
상기 다이싱·다이본드 필름(10, 12)의 다이본드 필름(3, 3')은 세퍼레이터에 의해 보호되어 있는 것이 바람직하다(도시하지 않음). 세퍼레이터는 실용에 제공할 때까지 다이본드 필름(3, 3')을 보호하는 보호재로서의 기능을 갖고 있다. 또한, 세퍼레이터는 추가로 점착제층(2)에 다이본드 필름(3, 3')을 전사할 때의 지지 기재로서 사용할 수 있다. 세퍼레이터는 다이싱·다이본드 필름의 다이본드 필름(3, 3') 상에 작업물을 부착할 때에 벗겨진다. 세퍼레이터로서는, 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌, 폴리프로필렌이나, 불소계 박리제, 장쇄 알킬아크릴레이트계 박리제 등의 박리제에 의해 표면 코팅된 플라스틱 필름이나 종이 등도 사용 가능하다.
본 실시 형태에 따른 다이싱·다이본드 필름(10, 12)은, 예를 들어 다음과 같이 하여 제작된다.
우선, 기재(1)는 종래 공지된 제막 방법에 의해 제막할 수 있다. 당해 제막 방법으로서는, 예를 들어 캘린더 제막법, 유기 용매 중에서의 캐스팅법, 밀폐계에서의 인플레이션 압출법, T다이 압출법, 공압출법, 드라이 라미네이트법 등을 예시할 수 있다.
이어서, 기재(1) 상에 점착제 조성물 용액을 도포하여 도포막을 형성한 후, 상기 도포막을 소정 조건 하에서 건조시켜(필요에 따라 가열 가교시켜) 점착제층(2)을 형성한다. 도포 방법으로서는 특별히 한정되지 않고, 예를 들어 롤 도포 시공, 스크린 도포 시공, 그라비아 도포 시공 등을 들 수 있다. 또한, 건조 조건으로서는, 예를 들어 건조 온도 80 내지 150℃, 건조 시간 0.5 내지 5분간의 범위 내에서 행해진다. 또한, 세퍼레이터 상에 점착제 조성물을 도포하여 도포막을 형성한 후, 상기 건조 조건으로 도포막을 건조시켜 점착제층(2)을 형성할 수 있다. 그 후, 기재(1) 상에 점착제층(2)을 세퍼레이터와 함께 접합한다. 이에 따라, 다이싱 필름(11)이 제작된다.
다이본드 필름(3, 3')은, 예를 들어 다음과 같이 하여 제작된다.
우선, 다이싱·다이본드 필름(3, 3')의 형성 재료인 접착제 조성물 용액을 제조한다. 당해 접착제 조성물 용액에는, 상술한 바와 같이 상기 접착제 조성물이나 도전성 입자, 기타 각종 첨가제 등이 배합되어 있다.
이어서, 접착제 조성물 용액을 기재 세퍼레이터 상에 소정 두께가 되도록 도포하여 도포막을 형성한 후, 상기 도포막을 소정 조건 하에서 건조시켜 접착제층을 형성한다. 도포 방법으로서는 특별히 한정되지 않고, 예를 들어 롤 도포 시공, 스크린 도포 시공, 그라비아 도포 시공 등을 들 수 있다. 또한, 건조 조건으로서는, 예를 들어 건조 온도 70 내지 160℃, 건조 시간 1 내지 5분간의 범위 내에서 행해진다. 또한, 세퍼레이터 상에 점착제 조성물 용액을 도포하여 도포막을 형성한 후, 상기 건조 조건으로 도포막을 건조시켜 접착제층을 형성할 수도 있다. 그 후, 기재 세퍼레이터 상에 접착제층을 세퍼레이터와 함께 접합한다.
계속해서, 다이싱 필름(11) 및 접착제층으로부터 각각 세퍼레이터를 박리하고, 접착제층과 점착제층이 접합면이 되도록 하여 양자를 접합한다. 접합은, 예를 들어 압착에 의해 행할 수 있다. 이때, 라미네이트 온도는 특별히 한정되지 않고, 예를 들어 30 내지 50℃가 바람직하고, 35 내지 45℃가 보다 바람직하다. 또한, 선압은 특별히 한정되지 않고, 예를 들어 0.1 내지 20kgf/cm가 바람직하고, 1 내지 10kgf/cm가 보다 바람직하다. 이어서, 접착제층 상의 기재 세퍼레이터를 박리하여, 본 실시 형태에 따른 다이싱·다이본드 필름이 얻어진다.
(반도체 장치의 제조 방법)
이어서, 도 3 내지 도 6을 참조하면서 다이싱·다이본드 필름(12)을 사용한 반도체 장치의 제조 방법에 대하여 설명한다.
도 3 내지 도 6은 본 실시 형태에 따른 반도체 장치의 일 제조 방법을 설명하기 위한 단면 모식도이다. 우선, 도 3에 도시한 바와 같이, 반도체 웨이퍼(4)에 레이저광을 조사하여 분할 예정 라인(4L) 상에 개질 영역을 형성하는 전처리를 실시한다(전처리 공정). 본 방법은 반도체 웨이퍼의 내부에 집광점을 맞추고, 격자 형상의 분할 예정 라인을 따라 레이저광을 조사하고, 다광자 흡수에 의한 애블레이션에 의해 반도체 웨이퍼의 내부에 개질 영역을 형성하는 방법이다. 반도체 웨이퍼로서는, 예를 들어 두께 1 내지 500μm의 것을 사용할 수 있다. 레이저광 조사 조건으로서는 이하의 조건의 범위 내에서 적절히 조정하면 좋다.
<레이저광 조사 조건>
(A) 레이저광
레이저 광원 반도체 레이저 여기 Nd: YAG 레이저
파장 1064nm
레이저광 스폿 단면적 3.14×10-8cm2
발진 형태 Q 스위치 펄스
반복 주파수 100kHz 이하
펄스 폭 1μs 이하
출력 1mJ 이하
레이저광 품질 TEM00
편광 특성 직선 편광
(B) 집광용 렌즈
배율 100배 이하
NA 0.55
레이저광 파장에 대한 투과율 100％ 이하
(C) 반도체 기판이 적재되는 적재대의 이동 속도 280mm/초 이하
또한, 레이저광을 조사하여 분할 예정 라인(4L) 상에 개질 영역을 형성하는 방법에 대해서는, 일본 특허 제3408805호 공보나 일본 특허 공개 제2003-338567호 공보에 상세히 설명되어 있으므로, 여기에서의 상세한 설명은 생략하기로 한다.
이어서, 도 4에 도시한 바와 같이, 다이싱·다이본드 필름(12)의 다이본드 필름(3') 상에 전처리를 실시한 반도체 웨이퍼(4)를 압착하고, 이것을 접착 유지시켜서 고정한다(마운트 공정). 본 공정은 압착 롤 등의 가압 수단에 의해 가압하면서 행한다. 마운트 시의 부착 온도는 특별히 한정되지 않지만, 40 내지 80℃의 범위 내인 것이 바람직하다. 반도체 웨이퍼(4)의 휨을 효과적으로 방지할 수 있음과 함께, 다이싱·다이본드 필름의 신축의 영향을 저감할 수 있기 때문이다.
이어서, 다이싱·다이본드 필름(12)에 인장 장력을 가함으로써, 반도체 웨이퍼(4)와 다이본드 필름(3')을 파단하여 반도체 칩(5)을 형성한다(익스팬드 공정). 본 공정에는, 예를 들어 시판되는 웨이퍼 확장 장치를 이용할 수 있다. 구체적으로는, 도 5의 (a)에 도시한 바와 같이, 반도체 웨이퍼(4)가 접합된 다이싱·다이본드 필름(12)의 점착제층(2) 주변부에 다이싱 링(31)을 부착한 후, 웨이퍼 확장 장치(32)에 고정한다. 이어서, 도 5의 (b)에 도시한 바와 같이, 밀어 올림부(33)를 상승시켜서 다이싱·다이본드 필름(12)에 장력을 건다.
이때, 익스팬드 속도(밀어 올림부가 상승하는 속도)는 1 내지 400mm/초인 것이 바람직하고, 50 내지 400mm/초인 것이 보다 바람직하다. 익스팬드 속도를 1mm/초 이상으로 함으로써, 반도체 웨이퍼(4)와 다이본드 필름(3')을 대략 동시에 용이하게 파단할 수 있기 때문이다. 또한, 익스팬드 속도를 400mm/초 이하로 함으로써, 다이싱 필름(11)이 파단하는 것을 방지할 수 있기 때문이다.
또한, 익스팬드량(밀어 올림부가 상승한 양)은 5 내지 50mm인 것이 바람직하고, 5 내지 40mm인 것이 보다 바람직하고, 5 내지 30mm인 것이 특히 바람직하다. 익스팬드량을 5mm 이상으로 함으로써, 반도체 웨이퍼(4) 및 다이본드 필름(3)의 파단을 용이하게 할 수 있기 때문이다. 또한, 익스팬드량을 50mm 이하로 함으로써, 다이싱 필름(11)이 파단하는 것을 방지할 수 있기 때문이다.
또한, 익스팬드 온도는 필요에 따라 -50 내지 100℃ 사이에서 조정하면 좋지만, 본 발명에 있어서는 -20 내지 30℃인 것이 바람직하고, -10 내지 25℃인 것이 보다 바람직하다. 또한, 다이본드 필름은 저온인 편이, 파단 신율이 적어, 파단하기 쉽기 때문에, 다이본드 필름의 파단 불량에 의한 수율 저하를 방지하는 점에 있어서 익스팬드 온도는 보다 저온인 것이 바람직하다.
이와 같이, 다이싱·다이본드 필름(12)에 인장 장력을 가함으로써, 반도체 웨이퍼(4)의 개질 영역을 기점으로 하여 반도체 웨이퍼(4)의 두께 방향으로 깨짐을 발생시킴과 함께, 반도체 웨이퍼(4)와 밀착하는 다이본드 필름(3')을 파단시킬 수 있고, 다이본드 필름(3') 부착 반도체 칩(5)을 얻을 수 있다. 특히, 다이본드 필름(3')의 열경화 전에 있어서의 -20℃에서의 인장 저장 탄성률은 0.1GPa 내지 10GPa이기 때문에, 반도체 웨이퍼(4)를 개질 영역에서 파단할 때에 칩핑의 발생을 방지할 수 있다.
이어서, 다이싱·다이본드 필름(12)에 접착 고정된 반도체 칩(5)을 박리하기 위해 반도체 칩(5)의 픽업을 행한다(픽업 공정). 픽업의 방법으로서는 특별히 한정되지 않고, 종래 공지된 다양한 방법을 채용할 수 있다. 예를 들어, 개개의 반도체 칩(5)을 다이싱·다이본드 필름(12)측으로부터 니들에 의해 밀어 올리고, 밀어 올려진 반도체 칩(5)을 픽업 장치에 의해 픽업하는 방법 등을 들 수 있다. 다이본드 필름(3')은 열경화 전에 있어서의 -20℃에서의 인장 저장 탄성률이 0.1GPa 내지 10GPa이기 때문에, 반도체 칩(5)을 픽업할 때의 칩 비산이나 반도체 칩(5)의 위치 어긋남을 방지할 수 있다.
픽업 조건으로서는, 니들 밀어 올림 속도 5 내지 100mm/초로 하는 것이 바람직하고, 5 내지 10mm/초로 하는 것이 보다 바람직하다. 5mm/초 이상으로 함으로써, 정전기 방전량이 많아지는 것을 방지할 수 있고, 100mm/초 이하로 함으로써, 대전량이 많아지는 것을 방지할 수 있기 때문이다.
픽업 시에는 다이싱 필름(11)으로부터 다이본드 필름(3) 부착 반도체 칩(5)을 박리하기 때문에 박리 대전이 발생한다. 그러나, 본 실시 형태에 따른 다이싱·다이본드 필름(12)에서는, 체적 저항률이 1×10-3Ω·cm 이하이기 때문에, 비교적 박리 대전이 일어나기 어렵게 된다. 그 결과, 발생한 정전기에 의해 반도체 칩(5)이 파괴되는 것을 방지하고, 반도체 칩(5)의 신뢰성을 향상시키는 것이 가능해진다.
여기서 픽업은 점착제층(2)이 자외선 경화형이기 때문에, 상기 점착제층(2)에 자외선을 조사한 후에 행한다. 이에 따라, 점착제층(2)의 다이본드 필름(3')에 대한 점착력이 저하되어, 반도체 칩(5)의 박리가 용이해진다. 그 결과, 반도체 칩(5)을 손상시키지 않고 픽업이 가능해진다. 자외선 조사 시의 조사 강도, 조사 시간 등의 조건은 특별히 한정되지 않고, 적절히 필요에 따라 설정하면 좋다. 또한, 자외선 조사에 사용하는 광원으로서는 상술한 것을 사용할 수 있다.
이어서, 도 6에 도시한 바와 같이, 픽업한 반도체 칩(5)을, 다이본드 필름(3')을 통해 피착체(6)에 가고착한다(고정 공정). 피착체(6)로서는, 리드 프레임, TAB 필름, 기판 또는 별도 제작한 반도체 칩 등을 들 수 있다. 피착체(6)는, 예를 들어 용이하게 변형되는 변형형 피착체일 수도 있고, 변형하는 것이 곤란한 비변형형 피착체(반도체 웨이퍼 등)일 수도 있다.
상기 기판으로서는 종래 공지된 것을 사용할 수 있다. 또한, 상기 리드 프레임으로서는, Cu 리드 프레임, 42 얼로이(Alloy) 리드 프레임 등의 금속 리드 프레임이나 유리 에폭시, BT(비스말레이미드-트리아진), 폴리이미드 등으로 이루어지는 유기 기판을 사용할 수 있다. 그러나, 본 발명은 여기에 한정되는 것은 아니며, 반도체 소자를 마운트하고, 반도체 소자와 전기적으로 접속하여 사용 가능한 회로 기판도 포함된다.
다이본드 필름(3')의 가고착 시에 있어서의 25℃에서의 전단 접착력은 피착체(6)에 대하여 0.2MPa 이상인 것이 바람직하고, 보다 바람직하게는 0.2 내지 10MPa이다. 다이본드 필름(3)의 전단 접착력이 적어도 0.2MPa 이상이면, 와이어 본딩 공정 시에, 당해 공정에 있어서의 초음파 진동이나 가열에 의해, 다이본드 필름(3)과 반도체 칩(5) 또는 피착체(6)와의 접착면에서 전단 변형을 발생시키는 일이 적다. 즉, 와이어 본딩 시의 초음파 진동에 의해 반도체 소자가 움직이는 일이 적고, 이에 따라 와이어 본딩의 성공률이 저하되는 것을 방지한다. 또한, 다이본드 필름(3')의 가고착 시에 있어서의 175℃에서의 전단 접착력은 피착체(6)에 대하여 0.01MPa 이상인 것이 바람직하고, 보다 바람직하게는 0.01 내지 5MPa이다.
이어서, 피착체(6)의 단자부(이너 리드)의 선단과 반도체 칩(5) 상의 전극 패드(도시하지 않음)를 본딩 와이어(7)로 전기적으로 접속하는 와이어 본딩을 행한다(와이어 본딩 공정). 상기 본딩 와이어(7)로서는, 예를 들어 금선, 알루미늄선 또는 구리선 등이 사용된다. 와이어 본딩을 행할 때의 온도는 80 내지 250℃, 바람직하게는 80 내지 220℃의 범위 내에서 행해진다. 또한, 그의 가열 시간은 수초 내지 수분간 행해진다. 결선은, 상기 온도 범위 내가 되도록 가열된 상태에서, 초음파에 의한 진동 에너지와 인가 가압에 의한 압착 에너지의 병용에 의해 행해진다. 본 공정은 다이본드 필름(3a)의 열경화를 행하지 않고 실행할 수 있다. 또한, 본 공정의 과정에서 다이본드 필름(3a)에 의해 반도체 칩(5)과 피착체(6)가 고착되는 일은 없다.
이어서, 밀봉 수지(8)에 의해 반도체 칩(5)을 밀봉한다(밀봉 공정). 본 공정은 피착체(6)에 탑재된 반도체 칩(5)이나 본딩 와이어(7)를 보호하기 위해 행해진다. 본 공정은 밀봉용의 수지를 금형에서 성형함으로써 행한다. 밀봉 수지(8)로서는, 예를 들어 에폭시계의 수지를 사용한다. 수지 밀봉 시의 가열 온도는 통상 175℃에서 60 내지 90초간 행해지지만, 본 발명은 여기에 한정되지 않고, 예를 들어 165 내지 185℃에서 수분간 경화할 수 있다. 이에 따라, 밀봉 수지를 경화시킴과 함께, 다이본드 필름(3)을 통해 반도체 칩(5)과 피착체(6)를 고착시킨다. 즉, 본 발명에 있어서는, 후술하는 후경화 공정이 행해지지 않는 경우에도 본 공정에 있어서 다이본드 필름(3)에 의한 고착이 가능하여, 제조 공정수의 감소 및 반도체 장치의 제조 기간의 단축에 기여할 수 있다.
상기 후경화 공정에 있어서는, 상기 밀봉 공정에서 경화 부족의 밀봉 수지(8)를 완전히 경화시킨다. 밀봉 공정에 있어서 다이본드 필름(3a)이 완전히 열경화하지 않은 경우라도 본 공정에 있어서 밀봉 수지(8)과 함께 다이본드 필름(3a)의 완전한 열경화가 가능해진다. 본 공정에 있어서의 가열 온도는 밀봉 수지의 종류에 따라 다르지만, 예를 들어 165 내지 185℃의 범위 내이며, 가열 시간은 0.5 내지 8시간 정도이다.
상술한 실시 형태에서는 다이본드 필름(3')이 부착된 반도체 칩(5)을 피착체(6)에 가고착한 후, 다이본드 필름(3')을 완전히 열경화시키지 않고 와이어 본딩 공정을 행하는 경우에 대하여 설명하였다. 그러나, 본 발명에 있어서는, 피착체(6)에 다이본드 필름(3')이 부착된 반도체 칩(5)을 가고착한 후, 다이본드 필름(3')을 열경화시키고, 그 후, 와이어 본딩 공정을 행하는 통상의 다이본드 공정을 행하는 것으로 할 수도 있다. 이 경우, 열경화 후의 다이본드 필름(3')은 175℃에 있어서 0.01MPa 이상의 전단 접착력을 갖고 있는 것이 바람직하고, 0.01 내지 5MPa가 보다 바람직하다. 열경화 후의 175℃에 있어서의 전단 접착력을 0.01MPa 이상으로 함으로써, 와이어 본딩 공정 시의 초음파 진동이나 가열에 기인하여 다이본드 필름(3')과 반도체 칩(5) 또는 피착체(6)와의 접착면에서 전단 변형이 발생하는 것을 방지할 수 있기 때문이다.
또한, 본 발명의 다이싱·다이본드 필름은 복수의 반도체 칩을 적층하여 3차원 실장을 하는 경우에도 적절히 사용할 수 있다. 이때, 반도체 칩 간에 다이본드 필름과 스페이서를 적층시킬 수도 있고, 스페이서를 적층하지 않고 다이본드 필름만을 반도체 칩 간에 적층시킬 수도 있으며, 제조 조건이나 용도 등에 따라 적절히 변경 가능하다.
이어서, 도 7, 도 8을 참조하면서 다이싱·다이본드 필름(12)을 사용한 다른 반도체 장치의 제조 방법에 대하여 설명한다.
도 7, 도 8은 본 실시 형태에 따른 반도체 장치의 다른 제조 방법을 설명하기 위한 단면 모식도이다. 우선, 도 7의 (a)에 도시한 바와 같이, 회전 블레이드(41)로 반도체 웨이퍼(4)의 표면(4F)에 이면(4R)까지 도달하지 않는 홈(4S)을 형성한다(홈 형성 공정). 또한, 홈(4S)의 형성 시에는 반도체 웨이퍼(4)는 도시하지 않은 지지 기재로 지지된다. 홈(4S)의 깊이는 반도체 웨이퍼(4)의 두께나 익스팬드의 조건에 따라 적절히 설정 가능하다.
이어서, 도 7의 (b)에 도시한 바와 같이, 표면(4F)이 보호 부재(42)에 접촉하도록 반도체 웨이퍼(4)를 지지시킨다. 보호 부재(42)는 중앙에 개구부를 갖는 링 형상의 프레임(43)과, 프레임(43)의 이면에 부착되어, 프레임(43)의 개구부를 막는 보호 테이프(44)를 갖고 있으며, 보호 테이프(44)는 그의 점착력에 의해 반도체 웨이퍼(4)를 지지하고 있다.
이어서, 홈(4S) 형성 시에 사용한 지지 기재를 박리한다. 그 후, 도 7의 (c)에 도시한 바와 같이, 연삭 숫돌(45)로 이면 연삭을 행하여, 이면(4R)으로부터 홈(4S)를 표출시킨다(홈 표출 공정). 이어서, 홈(4S)이 표출된 반도체 웨이퍼(4)의 표면(4F)에 다이싱·다이본드 필름(12)을 부착한다(부착 공정). 또한, 반도체 웨이퍼(4)에의 보호 테이프(44)나 다이싱·다이본드 필름(12)의 부착은 종래 공지된 테이프 부착 장치를 사용할 수 있고, 이면 연삭도 종래 공지된 연삭 장치를 사용할 수 있다.
이어서, 도 8에 도시한 바와 같이, 다이싱·다이본드 필름(12)의 다이본드 필름(3') 상에, 홈(4S)이 표출된 반도체 웨이퍼(4)를 압착하고, 이것을 접착 유지시켜 고정한다(마운트 공정). 그 후, 보호 시트(34)를 벗기고, 익스팬드 공정을 행한다. 이 익스팬드 공정은 레이저광을 조사하여 분할 예정 라인(4L) 상에 개질 영역을 형성하는 경우와 동일하게 하면 좋다.
다이싱·다이본드 필름(12)에 인장 장력을 가함으로써, 다이본드 필름(3')을 홈(4S)에 대응하는 위치에서 파단시킬 수 있어, 다이본드 필름(3')이 부착된 반도체 칩(5)을 얻을 수 있다.
또한, 이후의 공정은 레이저광을 조사하여 분할 예정 라인(4L) 상에 개질 영역을 형성하는 경우와 동일하기 때문에 여기에서의 설명은 생략하기로 한다.
본 발명에 있어서 반도체 웨이퍼의 다이싱 방법은 상술한 실시 형태로 한정되지 않고, 예를 들어 블레이드에 의해 다이싱·다이본드 필름(10)까지 절입을 행하는 풀 커트라 불리는 절단 방식을 채용할 수 있다. 즉, 본원 발명의 다이싱·다이본드 필름은 풀 커트 방식에 의한 반도체 장치의 제조 방법에도 사용할 수 있다.
<실시예>
이하에, 본 발명의 적합한 실시예를 예시적으로 상세하게 설명한다. 단, 이 실시예에 기재되어 있는 재료나 배합량 등은 특별히 한정적인 기재가 없는 한, 본 발명의 요지를 이들에만 한정하는 취지의 것은 아니다. 또한, 이하에 있어서 부로 되어 있는 것은 중량부를 의미한다.
(실시예 1)
하기 (a) 내지 (g)를 메틸에틸케톤에 용해시켜 농도 23 중량％의 접착제 조성물 용액을 얻었다.
(a) 아크릴산에틸-메틸메타크릴레이트를 주성분으로 하는 아크릴산에스테르계 중합체(네가미 고교(주)제, 파라클론 W-197CM) 100부
(b) 에폭시 수지 1(JER(주)제, 에피코트 1004) 228부
(c) 에폭시 수지 2(JER(주)제, 에피코트 827) 206부
(d) 페놀 수지(미쯔이 가가꾸(주)제, 미렉스 XLC-4L) 466부
(e) 구 형상 구리 분말 1(닛본 아토마이즈 가코(주)제, SF-Cu 평균 입경 10μm) 400부
(f) 구 형상 구리 분말 2(닛본 아토마이즈 가코(주)제, SF-Cu 평균 입경 6μm) 267부
(g) 경화 촉매(시꼬꾸 가세이(주)제, C11-Z) 3부
이 접착제 조성물 용액을, 실리콘 이형 처리한 두께 38μm의 폴리에틸렌테레프탈레이트 필름으로 이루어지는 이형 처리 필름(박리 라이너) 상에 도포한 후, 130℃에서 2분간 건조시켰다. 이에 따라, 두께 20μm의 다이본드 필름 A를 제작하였다.
(실시예 2)
본 실시예 2에 있어서는, 상기 (e)의 구 형상 구리 분말 1과 상기 (f)의 구 형상 구리 분말 2를, 구 형상 은 분말 1(도쿠리키 가가꾸 켕큐쇼(주)제, SFR-AG 평균 입경 5μm) 367부와 구 형상 은 분말 2(후쿠다 긴조꾸(주)제, AgC-156I 평균 입경 3μm) 300부로 변경한 것 이외에는 상기 실시예 1과 동일하게 하여 본 실시예에 따른 다이본드 필름 B를 제작하였다.
(실시예 3)
본 실시예 3에 있어서는, 상기 (e)의 구 형상 구리 분말 1과 상기 (f)의 구 형상 구리 분말 2를, 구 형상 구리 분말 1(후쿠다 긴조꾸 하꾸훈(주)제, Cu-HWQ 평균 입경 5μm) 2502부와 구 형상 구리 분말 2(후쿠다 긴조꾸 하꾸훈(주)제, Cu-HWQ 평균 입경 1.5μm) 1500부로 변경한 것 이외에는 상기 실시예 1과 동일하게 하여 본 실시예에 따른 다이본드 필름 C를 제작하였다.
(비교예 1)
비교예 1에 있어서는, 상기 (e)의 구 형상 구리 분말 1을 구 형상 구리 분말(닛본 아토마이즈 가코(주)제, SF-Cu 평균 입경 6μm) 667부로 변경하고, 상기 (f)의 구 형상 구리 분말 2를 첨가하지 않은 것 이외에는, 상기 실시예 1과 동일하게 하여 본 실시예에 따른 다이본드 필름 D를 제작하였다.
(비교예 2)
비교예 2에 있어서는, 상기 (e)의 구 형상 구리 분말 1의 첨가량을 61부로 변경하고, 상기 (f)의 구 형상 구리 분말 2의 첨가량을 50부로 변경한 것 이외에는, 상기 실시예 1과 동일하게 하여 본 실시예에 따른 다이본드 필름 E를 제작하였다.
(비교예 3)
비교예 3에 있어서는, 상기 (e)의 구 형상 구리 분말 1의 첨가량을 5004부로 변경하고, 상기 (f)의 구 형상 구리 분말 2의 첨가량을 4000부로 변경한 것 이외에는, 상기 실시예 1과 동일하게 하여 본 실시예에 따른 다이본드 필름 F를 제작하였다.
(체적 저항률의 측정)
다이본드 필름 A 내지 F에 대하여, 저항률계(미쯔비시 가가꾸(주)제, Loresta MP MCP-T350)를 이용하여, JIS K 7194에 기초한 4 탐침법에 의한 체적 저항률의 측정을 행하였다. 그 결과를 표 1에 나타내었다.
(박리 대전량의 측정)
다이본드 필름 A 내지 F의 각각에 다이싱 필름을 접합하고, 각각을 다이싱·다이본드 필름 A 내지 F로 하였다. 다이싱 필름은 기재(폴리올레핀 필름, 막 두께 100μm) 상에 점착제층(아크릴계 점착제층, 막 두께 5μm)이 적층된 것(닛토 덴코사제: DU-400SE)을 사용하였다. 이어서, 다이싱·다이본드 필름 A 내지 F에, 두께 75μm의 실리콘 웨이퍼를 40℃의 조건 하에서 부착하고, 이하의 조건으로 5mm×5mm의 크기가 되도록 다이싱을 행하였다. 계속해서, 반도체 칩을 픽업하고, 박리 직후의 칩 대전량을 대전량 측정 장치(ELECTRO STATICVOLTMETER MODEL520, 트렉 재팬(주)사제)를 이용하여 측정하였다. 구체적으로는, 실온(25℃), 습도 50％의 분위기 하에서 10회의 측정을 행하고, 그의 평균값을 대전량으로 하였다. 측정 결과, 대전량이 1.0kV 이하를 ○, 1.0kV를 초과하는 경우를 ×로 평가하였다. 측정 결과 및 평가를 표 1에 나타내었다. 픽업 조건은 하기와 같다.
<다이싱 조건>
다이싱 장치: 디스코사제, DFD-6361
다이싱 속도: 50mm/초
다이싱 블레이드:
Z1; 디스코사제 "NBC-ZH203O-SE27HDD"
Z2; 디스코사제 "NBC-ZH103O-SE27HBB"
다이싱 블레이드 회전수:
Z1; 40,000rpm
Z2; 45,000rpm
커트 방식: 스텝 커트
다이싱 테이프 절입 깊이: 20μm
칩 크기: 5mm×5mm
<픽업 조건>
픽업 장치: 가부시끼가이샤 신카와사제 SPA-300
니들 개수: 5개
니들 밀어올림 속도: 10mm/초
익스팬드: 끌어내림량 3mm
니들 밀어올림량: 400μm
(열경화 전에 있어서의 -20℃에서의 인장 저장 탄성률의 측정)
다이본드 필름 A 내지 F에 대하여, 각각 두께 200μm, 폭 10mm의 직사각형의 측정편이 되도록 절단하였다. 이어서, 고정 점탄성 측정 장치(RSA-III, 레오메트릭 사이언티픽사제)를 이용하여 -50 내지 300℃에서의 인장 저장 탄성률을 주파수 1Hz, 승온 속도 10℃/분의 조건 하에서 측정하였다. 이 때의 -20℃에 있어서의 측정값을 표 1에 나타내었다.
(열경화 후에 있어서의 175℃에서의 인장 저장 탄성률의 측정)
다이본드 필름 A 내지 F에 대하여, 120℃의 조건 하에서 1시간 동안 가열 처리하였다. 그 후, 각각 두께 200μm, 폭 10mm의 직사각형의 측정편이 되도록 절단하였다. 이어서, 고정 점탄성 측정 장치(RSA-III, 레오메트릭 사이언티픽사제)를 이용하여 -50 내지 300℃에서의 인장 저장 탄성률을 주파수 1Hz, 승온 속도 10℃/분의 조건 하에서 측정하였다. 이 때의 175℃에 있어서의 측정값을 표 1에 나타내었다.
(파단의 확인)
<레이저광을 조사하여 분할 예정 라인 상에 개질 영역을 형성하는 공정(공정 1)을 채용한 경우>
레이저 가공 장치로서 가부시끼가이샤 도쿄 세이미쯔제의 ML300-Integration을 이용하여 반도체 웨이퍼의 내부에 집광점을 맞추고, 격자 형상(10mm×10mm)의 분할 예정 라인을 따라 반도체 웨이퍼의 표면측으로부터 레이저광을 조사하여, 반도체 웨이퍼의 내부에 개질 영역을 형성하였다. 반도체 웨이퍼는 실리콘 웨이퍼(두께 75μm, 외경 12 인치)를 사용하였다. 또한, 레이저광 조사 조건은 하기와 같이 하여 행하였다.
(A) 레이저광
레이저 광원 반도체 레이저 여기 Nd: YAG 레이저
파장 1064nm
레이저광 스폿 단면적 3.14×10-8cm2
발진 형태 Q 스위치 펄스
반복 주파수 100kHz
펄스 폭 30ns
출력 20μJ/펄스
레이저 광 품질 TEM00 40
편광 특성 직선 편광
(B) 집광용 렌즈
배율 50배
NA 0.55
레이저광 파장에 대한 투과율 60％
(C) 반도체 기판이 적재되는 적재대의 이동 속도 100mm/초
다이본드 필름 A 내지 F 각각에, 레이저광에 의한 전처리를 행한 반도체 웨이퍼를 접합한 후, 파단 시험을 행하였다. 파단 시험에서의 익스팬드 조건은 실온(25℃), 익스팬드 속도 300mm/초, 익스팬드량 30mm로 하였다. 파단 시험 결과, 파단 불량의 개소가 없는 경우를 ○, 파단 불량의 개소가 있는 경우를 ×로 하였다. 결과를 표 1에 나타내었다.
<반도체 웨이퍼의 표면에 홈을 형성하고, 그 후, 이면 연삭을 행하는 공정(공정 2)을 채용한 경우>
반도체 웨이퍼(두께 500μm)에 블레이드 다이싱 가공에 의해 격자 형상(10mm×10mm)의 절입 홈을 형성하였다. 절입 홈의 깊이는 100μm로 하였다.
이어서, 이 반도체 웨이퍼의 표면을 보호 테이프로 보호하고, 두께가 75μm가 될 때까지 이면 연삭을 행하고, 분할된 개개의 반도체 칩(10mm×10mm×75μm)을 얻었다. 이것을 다이본드 필름 A 내지 F 각각에 접합한 후, 파단 시험을 행하였다. 파단 시험에 있어서의 익스팬드 조건은 실온(25℃), 익스팬드 속도 300mm/초, 익스팬드량 30mm로 하였다. 파단 시험 결과는, 상기 공정 1의 경우와 마찬가지로 파단 불량의 개소가 없는 경우를 ○, 파단 불량의 개소가 있는 경우를 ×로 하였다. 결과를 표 1에 나타내었다.
(흡습 신뢰성)
다이본드 필름 A 내지 F를 각각 40℃의 조건 하에서 한 변이 5mm인 반도체 칩에 부착하고, 120℃, 0.1MPa, 1초의 조건 하에서 BGA(Ball grid array) 기판에 마운트하였다. 이러한 시료를, 다이본드 필름 A 내지 F에 대하여 각각 9개 제조하였다. 이어서, 100℃에서 10시간의 열처리를 실시하고, 밀봉 수지(GE-100, 닛토 덴코사제)를 사용하여 밀봉하였다. 이어서, 60℃, 80％ RH의 분위기 하에서 168시간 방치하였다. 그 후, 260℃ 이상의 온도를 30초 유지하도록 온도 설정한 IR 리플로우 로에 통과시키고, 초음파 현미경으로 반도체 칩과 BGA 기판과의 계면에 박리가 발생했는지의 여부를 관찰하였다. 관찰 결과, 박리가 발생한 개수가 3개 이하이면 ○, 4개 이상이면 ×로서 평가하였다. 결과를 표 1에 나타내었다.
Figure 112011070603866-pat00001
1: 기재
2: 점착제층
3, 3': 다이본드 필름(열경화형 다이본드 필름)
4: 반도체 웨이퍼
5: 반도체 칩
6: 피착체
7: 본딩 와이어
8: 밀봉 수지
10, 12: 다이싱·다이본드 필름
11: 다이싱 필름

Claims (7)

  1. 다이싱 필름 상에 열경화형 다이본드 필름이 설치된 다이싱·다이본드 필름이며,
    상기 열경화형 다이본드 필름은 도전성 입자를 함유하고 있고,
    상기 열경화형 다이본드 필름의 체적 저항률이 1×10-6Ω·cm 이상 1×10-3Ω·cm 이하이며, 상기 열경화형 다이본드 필름의 열경화 전에 있어서의 -20℃에서의 인장 저장 탄성률이 0.1GPa 내지 10GPa이고,
    상기 도전성 입자의 함유량은 상기 열경화형 다이본드 필름의 유기 성분 100중량부에 대하여 20 내지 90중량부인 것을 특징으로 하는 다이싱·다이본드 필름.
  2. 제1항에 있어서, 상기 도전성 입자는 평균 입경이 다른 2종 이상이며,
    2종 이상의 상기 도전성 입자는 각각 평균 입경이 0.01μｍ 이상 10μm 이하인 것을 특징으로 하는 다이싱·다이본드 필름.
  3. 삭제
  4. 제1항에 있어서, 반도체 웨이퍼에 레이저광을 조사하여 개질 영역을 형성하고, 그 후, 상기 반도체 웨이퍼를 당해 다이싱·다이본드 필름에 부착하고, 당해 다이싱·다이본드 필름에 인장 장력을 가함으로써, 상기 반도체 웨이퍼를 상기 개질 영역에서 파단함과 함께, 당해 다이싱·다이본드 필름을 구성하는 열경화형 다이본드 필름을 상기 개질 영역에 대응하는 위치에서 파단하여, 다이본드 필름이 부착된 반도체 칩을 형성하고, 얻어진 상기 다이본드 필름이 부착된 반도체 칩을 상기 다이싱 필름으로부터 박리하고, 박리한 상기 다이본드 필름이 부착된 반도체 칩을, 상기 다이본드 필름을 통해 피착체에 고정하는 방법에 사용되는 것을 특징으로 하는 다이싱·다이본드 필름.
  5. 제1항에 있어서, 반도체 웨이퍼의 표면에 홈을 형성한 후, 이면 연삭을 행함으로써 상기 홈을 표출시키고, 상기 홈이 표출된 상기 반도체 웨이퍼의 표면에 당해 다이싱·다이본드 필름을 부착하고, 당해 다이싱·다이본드 필름에 인장 장력을 가함으로써, 당해 다이싱·다이본드 필름을 구성하는 상기 열경화형 다이본드 필름을 상기 홈에 대응하는 위치에서 파단하여, 다이본드 필름이 부착된 반도체 칩을 형성하고, 얻어진 상기 다이본드 필름이 부착된 반도체 칩을 상기 다이싱 필름으로부터 박리하고, 박리한 상기 다이본드 필름이 부착된 반도체 칩을, 상기 다이본드 필름을 통해 피착체에 고정하는 방법에 사용되는 것을 특징으로 하는 다이싱·다이본드 필름.
  6. 제1항에 있어서, 상기 도전성 입자는 니켈 입자, 구리 입자, 은 입자, 알루미늄 입자, 금 입자, 스테인리스 입자, 카본 블랙, 카본 나노튜브, 금속의 표면을 금속으로 도금한 금속 입자, 및 표면이 금속 피복된 수지 입자로 이루어지는 군으로부터 선택되는 적어도 하나 이상의 것인 것을 특징으로 하는 다이싱·다이본드 필름.
  7. 제1항에 있어서, 상기 열경화형 다이본드 필름은 열가소성 수지로서 아크릴 수지를 함유하는 것을 특징으로 하는 다이싱·다이본드 필름.
KR1020110091576A 2010-09-13 2011-09-09 다이싱·다이본드 필름 KR101846025B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2010-204487 2010-09-13
JP2010204487A JP5580701B2 (ja) 2010-09-13 2010-09-13 ダイシング・ダイボンドフィルム

Publications (2)

Publication Number Publication Date
KR20120028253A KR20120028253A (ko) 2012-03-22
KR101846025B1 true KR101846025B1 (ko) 2018-04-05

Family

ID=45805836

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110091576A KR101846025B1 (ko) 2010-09-13 2011-09-09 다이싱·다이본드 필름

Country Status (5)

Country Link
US (2) US20120061805A1 (ko)
JP (1) JP5580701B2 (ko)
KR (1) KR101846025B1 (ko)
CN (1) CN102399505B (ko)
TW (1) TWI544532B (ko)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013197557A (ja) * 2012-03-23 2013-09-30 Sumitomo Bakelite Co Ltd 半導体素子の電位測定方法
JP6143164B2 (ja) * 2012-03-30 2017-06-07 日立金属株式会社 シンチレータアレイの製造方法
JP6071041B2 (ja) * 2012-03-30 2017-02-01 日立金属株式会社 シンチレータアレイの製造方法及び放射線検出器の製造方法
JP5770677B2 (ja) * 2012-05-08 2015-08-26 株式会社ディスコ ウェーハの加工方法
DE202012102188U1 (de) * 2012-06-14 2013-09-26 Polifilm Protection Gmbh Partikelhaltige Klebefolie zum temporären Schutz einer Werkstückoberfläche, insbesondere bei Laserbearbeitung, und Verbund mit einer derartigen Folie
US9484260B2 (en) * 2012-11-07 2016-11-01 Semiconductor Components Industries, Llc Heated carrier substrate semiconductor die singulation method
US9136173B2 (en) * 2012-11-07 2015-09-15 Semiconductor Components Industries, Llc Singulation method for semiconductor die having a layer of material along one major surface
JP6542504B2 (ja) * 2013-02-20 2019-07-10 日東電工株式会社 フィルム状接着剤、フィルム状接着剤付きダイシングテープ、半導体装置の製造方法、及び半導体装置
JP6214192B2 (ja) * 2013-04-11 2017-10-18 株式会社ディスコ 加工方法
KR102265643B1 (ko) * 2013-05-21 2021-06-17 네덜란제 오르가니자티에 포오르 토에게파스트-나투우르베텐샤펠리즈크 온데르조에크 테엔오 화학 변환 공정
JP6190671B2 (ja) * 2013-09-05 2017-08-30 古河電気工業株式会社 ダイシング用粘着テープおよび半導体装置の製造方法
US9171749B2 (en) * 2013-11-13 2015-10-27 Globalfoundries U.S.2 Llc Handler wafer removal facilitated by the addition of an amorphous carbon layer on the handler wafer
JP2015129226A (ja) * 2014-01-08 2015-07-16 日東電工株式会社 フィルム状接着剤、フィルム状接着剤付きダイシングテープ、半導体装置の製造方法、及び半導体装置
US20170213765A1 (en) * 2014-05-23 2017-07-27 Hitachi Chemical Company, Ltd. Die bonding/dicing sheet
WO2016027883A1 (ja) * 2014-08-22 2016-02-25 リンテック株式会社 保護膜形成用シートおよび保護膜付き半導体チップの製造方法
CN106661398A (zh) * 2014-08-28 2017-05-10 琳得科株式会社 导电性粘合片
JP6356582B2 (ja) * 2014-11-25 2018-07-11 日東電工株式会社 接着シート、ダイシングシート付き接着シート及び半導体装置の製造方法
JP6401043B2 (ja) * 2014-12-24 2018-10-03 株式会社きもと レーザーダイシング用補助シート
JP6399923B2 (ja) * 2014-12-24 2018-10-03 株式会社ディスコ 板状物のレーザー加工方法
DE102015100512A1 (de) * 2015-01-14 2016-07-14 Infineon Technologies Austria Ag Versprödungsvorrichtung, Aufnahmesystem und Verfahren zum Aufnehmen von Chips
EP3333856A4 (en) * 2015-08-03 2018-12-26 Furukawa Electric Co., Ltd. Conductive composition
JP2017162855A (ja) * 2016-03-07 2017-09-14 株式会社ディスコ ウエーハの加工方法
JP2018125479A (ja) * 2017-02-03 2018-08-09 株式会社ディスコ ウェーハの加工方法
JP6504194B2 (ja) * 2017-03-31 2019-04-24 日亜化学工業株式会社 発光素子の製造方法
JP6961387B2 (ja) * 2017-05-19 2021-11-05 日東電工株式会社 ダイシングダイボンドフィルム
US10373869B2 (en) 2017-05-24 2019-08-06 Semiconductor Components Industries, Llc Method of separating a back layer on a substrate using exposure to reduced temperature and related apparatus
JP7221649B2 (ja) * 2018-10-30 2023-02-14 株式会社ディスコ ウエーハの拡張方法およびウエーハの拡張装置
JP2020072139A (ja) * 2018-10-30 2020-05-07 株式会社ディスコ ウエーハの拡張方法およびウエーハの拡張装置
KR102554029B1 (ko) * 2019-02-07 2023-07-11 (주)이녹스첨단소재 폴더블 디스플레이용 점착제 조성물
KR102554028B1 (ko) * 2019-02-07 2023-07-11 (주)이녹스첨단소재 폴더블 디스플레이용 점착제 조성물
JP7217175B2 (ja) * 2019-03-01 2023-02-02 日東電工株式会社 半導体背面密着フィルムおよびダイシングテープ一体型半導体背面密着フィルム
TWI690710B (zh) * 2019-03-11 2020-04-11 旺矽科技股份有限公司 探針之製造方法
SG10202006305VA (en) * 2019-07-01 2021-02-25 Innox Advanced Materials Co Ltd FOD adhesive film and semiconductor package including the same
CN113831865A (zh) * 2020-06-24 2021-12-24 日东电工株式会社 热固性片及切割芯片接合薄膜
KR20220006155A (ko) * 2020-07-07 2022-01-17 삼성디스플레이 주식회사 디스플레이 장치의 제조 방법
TWI821679B (zh) * 2020-08-25 2023-11-11 南韓商杰宜斯科技有限公司 基板處理裝置及基板處理方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060128065A1 (en) 2003-06-06 2006-06-15 Teiichi Inada Adhesive sheet, dicing tape intergrated type adhesive sheet, and semiconductor device producing method
US20060197260A1 (en) 2005-03-07 2006-09-07 Disco Corporation Laser processing method and laser beam processing machine
US20080166543A1 (en) 2007-01-10 2008-07-10 Qizhuo Zhuo Highly conductive composition for wafer coating
JP2009212290A (ja) * 2008-03-04 2009-09-17 Disco Abrasive Syst Ltd デバイスの製造方法

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5043102A (en) * 1989-11-29 1991-08-27 Advanced Products, Inc. Conductive adhesive useful for bonding a semiconductor die to a conductive support base
US5250228A (en) * 1991-11-06 1993-10-05 Raychem Corporation Conductive polymer composition
US5252694A (en) * 1992-01-22 1993-10-12 Minnesota Mining And Manufacturing Company Energy-polymerization adhesive, coating, film and process for making the same
US5667899A (en) * 1992-09-16 1997-09-16 Hitachi Chemical Co. Ltd. Electrically conductive bonding films
JPH0748461A (ja) * 1993-08-05 1995-02-21 Kobe Steel Ltd 固定パレット用繊維強化複合樹脂材およびその製法
US5863970A (en) * 1995-12-06 1999-01-26 Polyset Company, Inc. Epoxy resin composition with cycloaliphatic epoxy-functional siloxane
US6406988B1 (en) * 1998-04-24 2002-06-18 Amerasia International Technology, Inc. Method of forming fine pitch interconnections employing magnetic masks
US6057402A (en) * 1998-08-12 2000-05-02 Johnson Matthey, Inc. Long and short-chain cycloaliphatic epoxy resins with cyanate ester
JP3410371B2 (ja) * 1998-08-18 2003-05-26 リンテック株式会社 ウエハ裏面研削時の表面保護シートおよびその利用方法
US6548175B2 (en) * 2001-01-11 2003-04-15 International Business Machines Corporation Epoxy-siloxanes based electrically conductive adhesives for semiconductor assembly and process for use thereof
JP4684439B2 (ja) * 2001-03-06 2011-05-18 富士通株式会社 伝導性粒子、伝導性組成物および、電子機器の製造方法
JP3854103B2 (ja) * 2001-06-28 2006-12-06 住友ベークライト株式会社 導電性ペースト及び該ペーストを用いてなる半導体装置
US7083850B2 (en) * 2001-10-18 2006-08-01 Honeywell International Inc. Electrically conductive thermal interface
JP4019254B2 (ja) * 2002-04-24 2007-12-12 信越化学工業株式会社 導電性樹脂組成物
US7329462B2 (en) * 2002-08-23 2008-02-12 General Electric Company Reflective article and method for the preparation thereof
EP1608699A2 (en) * 2003-04-01 2005-12-28 Aguila Technologies, Inc. Thermally conductive adhesive composition and process for device attachment
CN100454493C (zh) * 2003-06-06 2009-01-21 日立化成工业株式会社 粘合片、与切割胶带一体化粘合片以及半导体的制造方法
JP4406300B2 (ja) * 2004-02-13 2010-01-27 株式会社東芝 半導体装置及びその製造方法
JP4137827B2 (ja) * 2004-03-23 2008-08-20 住友ベークライト株式会社 導電性接着フィルムおよびこれを用いた半導体装置
JP4839628B2 (ja) * 2005-02-18 2011-12-21 日立化成工業株式会社 フィルム状接着剤、接着シート及びそれを使用した半導体装置
TW200707468A (en) * 2005-04-06 2007-02-16 Toagosei Co Ltd Conductive paste, circuit board, circuit article and method for manufacturing such circuit article
JP4809632B2 (ja) * 2005-06-01 2011-11-09 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
WO2008021033A2 (en) * 2006-08-10 2008-02-21 Dow Global Technologies, Inc. Polymers filled with highly expanded graphite
JP4430085B2 (ja) 2007-03-01 2010-03-10 日東電工株式会社 ダイシング・ダイボンドフィルム
US7829441B2 (en) 2007-03-01 2010-11-09 Nitto Denko Corporation Thermosetting die-bonding film
MY151700A (en) * 2007-10-09 2014-06-30 Hitachi Chemical Co Ltd Method for producing semiconductor chip with adhesive film, adhesive film for semiconductor used in the method, and method for producing semiconductor device
KR20100065185A (ko) * 2007-10-09 2010-06-15 히다치 가세고교 가부시끼가이샤 접착 필름이 부착된 반도체칩의 제조 방법 및 이 제조 방법에 사용되는 반도체용 접착 필름, 및 반도체 장치의 제조 방법
JP5252698B2 (ja) * 2008-06-18 2013-07-31 信越化学工業株式会社 樹脂バンプ用組成物
JP5221279B2 (ja) * 2008-10-22 2013-06-26 株式会社ディスコ 積層デバイスの製造方法
JP5437111B2 (ja) * 2010-03-01 2014-03-12 日東電工株式会社 ダイボンドフィルム、ダイシング・ダイボンドフィルム及び半導体装置
US20110315916A1 (en) * 2010-06-29 2011-12-29 Dow Global Technologies Inc. Curable composition
JP6144868B2 (ja) * 2010-11-18 2017-06-07 日東電工株式会社 フリップチップ型半導体裏面用フィルム、ダイシングテープ一体型半導体裏面用フィルム、及び、フリップチップ型半導体裏面用フィルムの製造方法
JP2012241063A (ja) * 2011-05-17 2012-12-10 Nitto Denko Corp 半導体装置製造用の接着シート

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060128065A1 (en) 2003-06-06 2006-06-15 Teiichi Inada Adhesive sheet, dicing tape intergrated type adhesive sheet, and semiconductor device producing method
US20060197260A1 (en) 2005-03-07 2006-09-07 Disco Corporation Laser processing method and laser beam processing machine
US20080166543A1 (en) 2007-01-10 2008-07-10 Qizhuo Zhuo Highly conductive composition for wafer coating
JP2009212290A (ja) * 2008-03-04 2009-09-17 Disco Abrasive Syst Ltd デバイスの製造方法

Also Published As

Publication number Publication date
CN102399505A (zh) 2012-04-04
JP5580701B2 (ja) 2014-08-27
TW201212117A (en) 2012-03-16
US9123794B2 (en) 2015-09-01
JP2012060068A (ja) 2012-03-22
US20140057100A1 (en) 2014-02-27
CN102399505B (zh) 2015-11-25
KR20120028253A (ko) 2012-03-22
US20120061805A1 (en) 2012-03-15
TWI544532B (zh) 2016-08-01

Similar Documents

Publication Publication Date Title
KR101846025B1 (ko) 다이싱·다이본드 필름
JP4976522B2 (ja) 熱硬化型ダイボンドフィルム、ダイシング・ダイボンドフィルム、及び、半導体装置の製造方法
JP4939574B2 (ja) 熱硬化型ダイボンドフィルム
JP5305501B2 (ja) 熱硬化型ダイボンドフィルム
KR101417205B1 (ko) 다이싱ㆍ다이 본드 필름
KR101749762B1 (ko) 칩 보유 지지용 테이프, 칩 형상 워크의 보유 지지 방법, 칩 보유 지지용 테이프를 사용한 반도체 장치의 제조 방법, 및 칩 보유 지지용 테이프의 제조 방법
CN104946152B (zh) 切割薄膜、切割/芯片接合薄膜及半导体装置的制造方法
KR20150113877A (ko) 열경화형 다이본드 필름, 다이싱·다이본드 필름 및 반도체 장치의 제조 방법
JP2012079936A (ja) ダイシング・ダイボンドフィルム、及び、半導体装置の製造方法
JP2011060848A (ja) 熱硬化型ダイボンドフィルム、ダイシング・ダイボンドフィルム、及び、半導体装置
JP2011174042A (ja) 半導体装置製造用フィルム及び半導体装置の製造方法
KR20170113152A (ko) 다이싱 다이 본드 필름, 및 반도체 장치의 제조 방법
JP2006303472A (ja) ダイシング・ダイボンドフィルム
KR20180098125A (ko) 반도체 가공용 테이프
JP2012222002A (ja) ダイシング・ダイボンドフィルム、及び、半導体装置の製造方法
JP5580730B2 (ja) ダイシング・ダイボンドフィルム及び半導体素子
KR20170095947A (ko) 다이싱 시트, 다이싱·다이 본드 필름 및 반도체 장치의 제조 방법
JP2008135448A (ja) ダイシング・ダイボンドフィルム
JP2011171588A (ja) ダイシング・ダイボンドフィルム
JP2012142368A (ja) ダイシング・ダイボンドフィルム及び半導体素子
KR20150113853A (ko) 다이싱 시트가 부착된 다이 본드 필름, 반도체 장치, 및 반도체 장치의 제조 방법
JP5908543B2 (ja) 半導体装置の製造方法
JP2013038181A (ja) ダイシング・ダイボンドフィルム
JP2012186361A (ja) ダイシング・ダイボンドフィルム及び半導体素子
JP2020053453A (ja) 電子デバイスパッケージ用テープ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)