KR101502713B1

KR101502713B1 - 시퀀서 시스템 및 그 제어 방법

Info

Publication number: KR101502713B1
Application number: KR1020137017543A
Authority: KR
Inventors: 모리미치 다마오키
Original assignee: 미쓰비시덴키 가부시키가이샤
Priority date: 2010-12-16
Filing date: 2010-12-16
Publication date: 2015-03-13
Also published as: CN103261983B; WO2012081115A1; CN103261983A; TWI452454B; US20130254584A1; KR20130103589A; JP5301041B2; JPWO2012081115A1; TW201227192A

Abstract

복수의 유니트(U1~U6)와, 유니트를 장착하는 백플랜(10)과, 유니트간에 있어서의 데이터 송수신을 위한 버스 통신선(L1~L6)과, 임의의 주기의 정주기 클록 신호를 생성하는 클록 생성부(13)와, 버스 통신선과는 별개로 마련되어 클록 생성부로부터 백플랜을 경유해 유니트에 정주기 클록 신호를 전달하는 전기 신호선(S)을 가지고, 유니트는 유니트를 제어하는 프로세서(P1~P6)와, 정주기 클록 신호에 따른 인터럽트 신호를 생성하는 인터럽트 신호 제어부(W1~W6)를 가지고, 프로세서는 인터럽트 신호를 이용하여 유니트의 제어 타이밍을 동기시킨다.

Description

시퀀서 시스템 및 그 제어 방법{SEQUENCER SYSTEM AND CONTROL METHOD THEREFOR}

본 발명은 복수의 유니트 등에 의해 구성되는 시퀀서 시스템 및 그 제어 방법에 관한 것으로, 특히, 시퀀서를 사용하는 유저 시스템 및 장치 전체의 성능 향상에 기여하는 수단으로서, 간이(簡易)한 구성을 이용하여 각종 I／O의 입력 변화 타이밍에서부터 데이터의 연산 및 가공 등의 제어 처리, 출력 변화 타이밍까지의 유니트간 동기 제어를 실현하는 구성 및 방법에 관한 것이다.

근년, 시퀀서 시스템은 고성능화, 고기능화와 함께 적용 분야가 넓어지고 있으며, 유저의 요구도 다종(多種) 다양해지고 있다. 그러한 배경 중, 시퀀서 시스템으로의 새로운 기능의 추가나 성능 향상이 요구되고 있다. 또, 유저 시스템 및 장치의 고성능화, 고기능화를 위한 유저의 접근(approach)으로서, 시퀀서를 사용하는 제어 방법에, 예측 제어 등의 고도한 제어 이론의 사용 등도 행해지고 있다. 이것에 대해서, 종래, 시퀀서 시스템의 제어 연산을 행하는 CPU의 연산 성능의 향상에 의한 대응이 이루어지고 있다. 또, 복수의 유니트로 구성되는 제어 장치의 유니트 간에서의 고속 데이터 송수신에 의해, 시퀀서 시스템으로서의 성능을 향상시키는 기술이 있다(예를 들면, 특원 2008－522324).

또, 종래, 동기 제어용 데이터 통신 버스와 그 통신을 관리하는 사이클 마스터 모듈을 포함하는 구성에서, 각 유니트의 제어 처리를 동기시키는 기술이 제안되어 있다(예를 들면, 특허 문헌 1 참조). 사이클 마스터 모듈로부터의 동기 데이터의 수신을 계기로 하는 모션 컨트롤 모듈의 연산 실행에 의해 동기 제어를 행함으써, 모션 콘트롤러 시스템에서 각 모듈의 부하의 경감을 도모한다.

또한 종래, 동기 신호를 사용하여, 콘트롤러와 기기 간의 데이터 전송을 확실히 행하기 위한 기술이 제안되어 있다(예를 들면, 특허 문헌 2 참조).

특허 문헌 1: 일본국 특개 2005－293569호 공보 특허 문헌 2: 일본국 특개 2004－86432호 공보

상기의 특원 2008－522324의 기술에서는, 시퀀서 시스템을 구성하는 복수의 유니트가 개별의 제어 주기(클록)에서 동작하게 된다. 이 경우, 종래의 시퀀서 시스템 일반적으로 공통되는 과제로서, 입력 유니트로의 외부 입력의 전기적 변화 타이밍(또는, 입력 유니트에 있어서의 외부 입력의 래치 처리 타이밍)에서부터, CPU 유니트에서의 데이터 연산 및 가공 등의 제어 처리를 거쳐 출력 유니트로부터의 외부 출력의 전기적 변화 타이밍까지의 시간에, 편차(variation)가 발생하게 된다.

예를 들면, 도 16에 도시된 바와 같이, 입력 유니트의 제어 주기 ns, CPU 유니트의 연산 주기 cs, 출력 유니트의 제어 주기 ss가 모두 다른 경우에, 외부 입력의 변화에서부터 외부 출력의 변화까지의 시간 t31, t32에 차가 발생한다. 또, 외부 입력의 래치 처리에서부터 외부 출력의 변화까지의 시간 t33, t34에도 차가 발생한다. 이 때문에, 외부 입력의 변화에서부터 외부 출력의 변화까지의 시간을 일정하다고 가정하여 제어 정밀도를 보증하는 것이 곤란하다고 하는 과제가 있다.

또, 1개의 CPU 유니트에 대해서 복수의 입출력 유니트가 마련된 구성에서, 도 16과 같은 동작을 적용하는 경우, CPU 유니트에는, 유니트마다 다른 타이밍에서 래치된 입력 데이터가 전송된다. 또, CPU 유니트에서의 연산 결과가 외부 출력의 전기적 변화에 반영되는 타이밍도, 유니트마다 다르게 된다.

예를 들면, 도 17에 도시된 바와 같이, 1개의 CPU 유니트에 대해서 2개의 입력 유니트(제1 입력 유니트, 제2 입력 유니트) 및 2개의 출력 유니트(제1 출력 유니트, 제2 출력 유니트)가 마련되어 있다고 한다. 제1 입력 유니트의 제어 주기 ns1과 제2 입력 유니트의 제어 주기 ns2는, 서로 다르다. 제1 출력 유니트의 제어 주기 ss1과 제2 출력 유니트의 제어 주기 ss2는, 서로 다르다.

CPU 유니트는 제1 입력 유니트로부터의 입력 데이터(제1 입력 데이터)와 제2 입력 유니트로부터의 입력 데이터(제2 입력 데이터)가 입력되고, 제1 출력 데이터와 제2 출력 데이터를 출력한다. CPU 유니트에는, 입력 유니트마다 다른 타이밍에서 래치된 입력 데이터가 입력된다(t35≠t36). CPU 유니트에 의해 연산된 결과가 외부 출력의 전기적 변화에 반영되는 타이밍도, 출력 유니트마다 다르다(t37≠t38). 이 때문에, 예측 제어 등의 고도의 제어 이론을 CPU 유니트에 의해 처리되는 유저 프로그램에서 사용하더라도, 기대되는 효과를 충분히 얻을 수 없다고 하는 과제가 있다.

상기의 특허 문헌 1의 기술에서는, 동기 버스 및 이벤트 버스의, 2개의 버스를 이용한 구조에서, 모듈 간에서의 동기 제어의 실현과 각 모듈의 부하의 경감을 도모하고 있다. 예를 들면 특허 문헌 1의 도 3 및 도 4에 도시된 바와 같이, 공유 버스를 이용하는 경우, 동기용 ASIC을 상정하도록 하는 제어가 필요한 경우가 있다. 또, 공유 버스 상에서는 복수의 데이터를 동시에 취급하지 못하여, 동기시키는 모듈의 수, 혹은 동기 제어에 필요한 데이터량의 증가분에 비례해 동기 주기를 길게 할 필요가 있다는 점이 문제가 된다.

2개의 버스에 의해 취급되는 데이터를 나눔으로써 퍼포먼스를 향상시키는 것(특허 문헌 1의 단락［0046］참조)에 대해서는, 동기의 1주기 내에 필요한 데이터가 증가한다는 점에서 효과적이라고는 말하지 못하고, 불필요한 데이터가 유니트마다 있는 경우도, 동기 주기에는 모든 유니트의 데이터량이 영향을 주게 된다. 다른 문제로서 2개의 버스를 사용하는 경우에, 사이클 마스터 모듈 혹은 각 모션 모듈에 버스 통신용 ASIC을 사용하는 것은, 비용의 증대나, 구조의 복잡화의 원인이 된다.

또, 사이클 마스터 모듈이 동기 타이밍을 담당하여, 공유 버스를 이용하는(특허 문헌 1의 청구항 1 참조) 구조에서는, 다른 동기 주기에 의한 제어를 실시 하려면, 다른 사이클 마스터 모듈을 이용한 다른 시스템을 준비할 필요가 있기 때문에, 1개의 시스템에서 복수의 주기의 동기 제어를 할 수 없다는 것이 문제가 된다.

상기의 특허 문헌 2의 기술은, 데이터의 전송을 확실히 행하는 것을 과제로 하는 해결 수단의 기술로서, 동기 신호를 이용하고, 제어 주기가 다른 모듈의 처리를 동기시킨다. 콘트롤러와 기기 사이의 동기 타이밍에 있어서의 처리의 순서로서는, 우선, 콘트롤러(PLC 모듈)에서의 데이터 입출력이 완료되었을 때에, 동기되는 기기(옵션 모듈)에 대해서 동기 신호를 송신한다. 다음으로, 동기 신호를 기본으로 발생시키는 인터럽트 신호의 입력에 의해, 기기(옵션 모듈)가 동작한다.

이 경우, 콘트롤러(PLC 모듈)와 기기(옵션 모듈)의 입출력 처리를 동시에 할 수 없다는 것이 문제가 된다(특허 문헌 2의 도 4 및 단락［0005］참조). 또, 콘트롤러(PLC 모듈)에서의 데이터 입출력의 완료를 기점(起点)으로 하지 않고 기기(옵션 모듈)의 입력 또는 출력 처리를 기점으로 하는 동기 제어나, 동기 주기 내의 임의의 타이밍에서 각 기기가 동작하도록 하는 동기 제어를 할 수 없다는 점이 문제가 된다.

본 발명은 상기를 감안하여 이루어진 것으로, 백플랜(backplane)에 장착된 복수의 유니트로 구성되는 시퀀서를 사용하는 시스템 및 장치 전체의 성능 향상에 기여하는 구성 및 방법으로서, 기존의 시퀀서 시스템에 염가의 구성을 추가함으로써, 각종 I／O의 입력 변화 타이밍에서부터 데이터의 연산 및 가공 등의 제어 처리, 출력 변화 타이밍까지의 제휴 제어(coordination control)나 정주기(定周期) 제어를 가능하게 하는 고성능인 유니트간 동기 제어를 실현함과 아울러, 1개의 시퀀서 시스템 내에 복수의 유니트간 동기 제어를 실현하는 시퀀서 시스템 및 그 제어 방법을 얻는 것을 목적으로 한다.

상술한 과제를 해결하여 목적을 달성하기 위해서, 본 발명은 복수의 유니트와, 상기 유니트를 장착하는 백플랜과, 상기 유니트 간에 있어서의 데이터 송수신을 위한 버스 통신선과, 임의의 주기의 정주기 클록 신호를 생성하는 클록 생성부와, 상기 버스 통신선과는 별개로 마련되어 상기 클록 생성부로부터 상기 백플랜을 경유하여 상기 유니트로 상기 정주기 클록 신호를 전달하는 전기 신호선을 가지고, 상기 유니트는 상기 유니트를 제어하는 프로세서와, 상기 정주기 클록 신호에 따른 인터럽트 신호를 생성하는 인터럽트 신호 제어부를 가지고, 상기 프로세서는 상기 인터럽트 신호를 이용하여 상기 유니트의 제어 타이밍을 동기시키는 것을 특징으로 한다.

본 발명에 따른 시퀀서 시스템 및 그 제어 방법은, 기존의 시퀀서 시스템에 염가의 구성을 추가함으로써, 고성능인 유니트간 동기 제어를 실현함과 아울러 1개의 시퀀서 시스템 내에 복수의 유니트간 동기 제어를 실현한다고 하는 효과를 달성한다.

도 1은 실시 형태 1에 따른 시퀀서 시스템의 사시도이다.
도 2는 실시 형태 1에 따른 시퀀서 시스템의 구성을 나타내는 모식도이다.
도 3은 실시 형태 1에 따른 시퀀서 시스템의 구성을 나타내는 블록도이다.
도 4는 실시 형태 1에 따른 시퀀서 시스템에 있어서의 유니트간 동기 제어 에 대해서 설명하는 타이밍도이다.
도 5는 실시 형태 2에 따른 시퀀서 시스템의 사시도이다.
도 6은 실시 형태 2에 따른 시퀀서 시스템의 구성을 나타내는 모식도이다.
도 7은 실시 형태 2에 따른 시퀀서 시스템의 구성을 나타내는 블록도이다.
도 8은 카운터 제어부의 동작을 설명하는 타이밍도이다.
도 9는 실시 형태 2에 따른 시퀀서 시스템에 있어서의 유니트간 동기 제어 에 대해서 설명하는 타이밍도이다.
도 10은 실시 형태 3에 따른 시퀀서 시스템의 사시도이다.
도 11은 실시 형태 3에 따른 시퀀서 시스템의 구성을 나타내는 모식도이다.
도 12는 실시 형태 3에 따른 시퀀서 시스템의 구성을 나타내는 블록도이다.
도 13은 실시 형태 3에 따른 시퀀서 시스템에 있어서의 유니트간 동기 제어 에 대해서 설명하는 타이밍도이다.
도 14는 실시 형태 6에 따른 시퀀서 시스템과 네트워크 케이블을 통하여 접속된 리모트 유니트를 나타내는 도면이다.
도 15는 실시 형태 7에 따른 시퀀서 시스템이 네트워크 유니트를 통하여 접속된 상태를 나타내는 도면이다.
도 16은 배경 기술을 설명하는 도면이다.
도 17은 배경 기술을 설명하는 도면이다.

이하에, 본 발명에 따른 시퀀서 시스템 및 그 제어 방법의 실시 형태를 도면에 기초하여 상세하게 설명한다. 또한, 이 실시 형태에 의해 이 발명이 한정되는 것은 아니다.

실시 형태 1.

실시 형태 1에 따른 시퀀서 시스템은, 예를 들면, 2개의 CPU 유니트, 2개의 입력 유니트 및 2개의 출력 유니트를 가지는 구성으로서, 입력 유니트에서의 입력 래치 처리에서부터, CPU 유니트에서의 프로그램 처리(데이터 연산·가공)를 거쳐서, 출력 유니트의 출력 갱신 처리까지를 정주기(定周期)에서 행한다.

도 1은 실시 형태 1에 따른 시퀀서 시스템의 사시도이다. 실시 형태 1에 따른 시퀀서 시스템(1)은 백플랜(10)과, 하나 혹은 복수의 빌딩 블록형의 유니트를 가진다. 시퀀서 시스템(1)은 하나 혹은 복수의 유니트를 착탈 가능하게 구성되어 있다.

시퀀서 시스템(1)은, 예를 들면 n(n는 자연수)개의 유니트가 장착 가능한 구성으로서, 필요에 따라서 m(m는 자연수, 또한 m≤n)개의 유니트가 임의의 위치에 장착된다. 여기에서는, 시퀀서 시스템(1)의 일례로서 6개의 유니트(U1~U6)(제1 CPU 유니트(U1), 제2 CPU 유니트(U2), 제1 입력 유니트(U3), 제2 입력 유니트(U4), 제1 출력 유니트(U5), 제2 출력 유니트(U6))를 가지는 구성을 나타내고 있다.

백플랜(10)은, 예를 들면 판(板)형상을 가지고 있다. 백플랜(10)의 표면부에는, 유니트를 장착하기 위한 복수의 슬롯(도시 생략)이 마련되어 있다. 백플랜(10)은 슬롯에 유니트를 장착한다. 백플랜(10)에 있어서의 각 유니트의 장착 위치는, 적당 선택할 수 있다. 유니트가 장착되지 않는 슬롯이 백플랜(10)에 존재해도, 시퀀서 시스템(1)은 동작 가능하다.

시퀀서 시스템(1)은 서로 직접 연결 또는 케이블을 통하여 접속 가능하게 한 복수의 백플랜(10)을 조합(組合)한 것을 이용해도 좋다(도시 생략). 이것에 의해, 시퀀서 시스템(1)의 설치의 자유도가 향상되어, 유저가 선택한 반(盤)의 형상에 맞추어 시퀀서 시스템(1)의 구성이 선택 가능해진다. 또, 반의 형상도 유저 시스템 및 장치의 구성이나 설치 장소에 맞추어 선택 가능해진다. 여기서, 반이란 제어 기기나 전기 기기 등에 부착 또는 수납하기 위한 것으로서, 강판 등의 재료로 만들어진 캐비넷 또는 마찬가지의 역할을 가지는 것을 가리킨다.

각 유니트(U1~U6)는, 예를 들면, 직방체(直方體) 형상을 가지고 있다. 각 유니트(U1~U6)는 전면부에, 조작반, 신호의 입력 단자 및 출력 단자 등이 마련되어 있다. 또, 각 유니트(U1~U6)는 배면부에, 백플랜(10)과의 접속을 위한 접속 핀 등이 마련되어 있다.

시퀀서 시스템(1)은 백플랜(10)에 각 유니트(U1~U6)가 장착됨과 아울러, 백플랜(10)의 표면부와 각 유니트(U1~U6)의 배면부가 커넥터를 통하여 접속되어 있다.

도 2는 실시 형태 1에 따른 시퀀서 시스템의 구성을 나타내는 모식도이다. 백플랜(10)은, 예를 들면 프린트 기판 등을 포함하여 구성되어 있고, 이 프린트 기판 상 등에 소정의 회로(제어 회로(11) 등)를 구비하고 있다. 제어 회로(11)는 유니트(U1~U6)의 유니트간 동기 제어를 가능하게 하는 정주기 클록 신호를 전달하는 회로나, 유니트(U1~U6)간에서 데이터 송수신을 행하기 위한 회로(후술하는 통신 중계 제어부(12) 등)를 포함하여 구성되어 있다. 또, 백플랜(10)은 각 유니트(U1~U6)를 접속하는 표면부에 마련된 커넥터(K1~K6)를 구비한다.

도 3은 실시 형태 1에 따른 시퀀서 시스템의 구성을 나타내는 블록도이다. 유니트(U1~U6)는 각각 CPU 유니트, 입력 유니트, 출력 유니트 등의 여러 가지의 기능을 가진다. 유니트(U1~U6)는 유니트간 동기 제어를 가능하게 하기 위한 정주기 클록 신호를 클록 생성부(13)로부터 수신하는 기능을 가진다.

또, 유니트(U1~U6)는 각각의 유니트간에 필요한 데이터를 송수신하는 기능을 가진다. 유니트(U1~U6)는 버스 통신선(L1~L6)이나 전기 신호선(S)에 각각 접속되어 있다. 버스 통신선(L1~L6)은 유니트간에 있어서의 데이터의 송수신을 위한 것이다. 전기 신호선(S)은 버스 통신선(L1~L6)과는 별개로 마련되어 있다. 전기 신호선(S)은 클록 생성부(13)로부터 백플랜(10)을 경유하여 유니트(U1~U6)로 정주기 클록 신호를 전달한다.

유니트(U1~U6)는 프로세서(P1~P6), 버스 통신 처리부(B1~B6), 및 인터럽트 신호 제어부(W1~W6)를 가진다. 프로세서(P1~P6)는 유니트(U1~U6)의 기능에 맞추어서 마련되고, 기능에 따라서는 프로세서(P1~P6) 내외에 메모리(도시 생략)를 가진다. 버스 통신 처리부(B1~B6)는 각각의 유니트간에 필요한 데이터를 송수신하는 기능을 가진다. 인터럽트 신호 제어부(W1~W6)는 정주기 클록 신호를 수신하는 기능을 가진다.

여기서, 실시 형태 1에 있어서의 유니트간 동기 제어를 가능하게 하기 위한 정주기 클록 신호의 처리 절차에 대해서 상세하게 설명한다. 또한, 유니트(U1~U6)는 서로 같은 구성을 가지고, 마찬가지의 처리를 행하기 때문에, 여기에서는, 제1 CPU 유니트(U1)(적당히, 간단히 「유니트(U1)」라고 칭함)를 예로서 설명한다.

유니트(U1)는 정주기 클록 신호를 수신하고 프로세서(P1)로의 인터럽트 신호를 생성 및 전달하는 기능으로서 인터럽트 신호 제어부(W1)를 가진다. 백플랜(10)상에는, 정주기 클록 신호를 전달하기 위한 전기 신호선(S), 클록 생성부(13)를 구비한다.

유니트간 동기 제어를 가능하게 하기 위한 정주기 클록 신호는, 클록 생성부(13)에서 생성되어, 전기 신호선(S)에 의해서 유니트(U1) 등으로 전달된다. 클록 생성부(13)는 임의의 주기의 정주기 클록 신호를 생성할 수 있는 기능을 가진다. 클록 생성부(13)는 유니트(U1)의 프로세서(P1)나 프로그래밍 환경 S／W(퍼스널 컴퓨터 등)로부터 기입되는 설정치나 지령에 기초하여, 임의의 주기의 정주기 클록 신호를 전기 신호선(S)으로 출력한다.

정주기 클록 신호의 개시 및 정지는, 유니트(U1)의 프로세서(P1)나 프로그래밍 환경 S／W(퍼스널 컴퓨터 등)의 지령에 의해 제어 가능해져 있다. 정주기 클록 신호의 개시 및 정지의 제어 방법으로서는, 설정치의 기입이 완료된 후 자동적으로 출력을 개시하고, 이상 검출 등에 의해 자동적으로 정지하는 것을 포함한다.

인터럽트 신호 제어부(W1)는 전기 신호선(S)에 의해서 전달된 정주기 클록 신호를 직접 수신하고, 정주기 클록 신호의 상승(rising), 하강(falling), 또는 그 양쪽 모두의 에지에서 프로세서(P1)에 대해서 인터럽트 신호를 생성하여 전달한다. 유니트(U1)가 유니트간 동기 제어를 행하지 않는 경우는, 인터럽트 신호 제어부(W1)는 동작을 정지 상태로 한다.

프로세서(P1)는 데이터 연산·가공 수단으로, 유니트(U1)를 제어함과 아울러, 필요에 따라서 버스 통신 처리부(B1)나 외부 장치(도시 생략)에 대해서 소정의 데이터의 송수신을 행한다. 프로세서(P1)는 소정의 기억 수단(도시 생략)이 기억하는 프로그램 또는 설정치를 판독함과 아울러, 판독한 프로그램 또는 설정치의 지시에 기초하여, 프로세서(P1) 내외의 메모리나 레지스터(도시 생략)의 데이터를 수신해 연산 및 가공하고, 외부 장치나 다른 유니트로 입출력 또는 송수신을 행한다.

프로세서(P1)는 실시 형태 1에 있어서의 유니트간 동시 제어를 행하는 경우, 인터럽트 신호 제어부(W1)로부터 전달된 인터럽트 신호를 수신하면, 미리 정해진 프로그램 또는 설정치의 지시에 기초한 동작을 행한다. 프로세서(P1)는 인터럽트 신호의 수신에 의해서, 다른 프로그램 처리 등에 우선해서, 혹은 동작 실행의 대기 상태로부터, 당해 동작을 행한다.

각 유니트(U1~U6)는 모두 동일한 정주기 클록 신호를 사용하여, 유니트(U1)와 같은 처리 절차를 실시함으로써, 서로 동기하여 동작한다.

다음으로, 실시 형태 1에 있어서의, 유니트(U1~U6)간의 데이터 송수신을 위한 구성에 대해서 설명한다.

유니트(U1~U6)는 데이터 송수신을 행하기 위한 버스 통신 처리부(B1~B6)를 가지고, 데이터 송수신을 위한 버스 통신선(L1~L6)을 통하여, 통신 중계 제어부(12)와 1대 1로 접속되어 있다. 유니트(U1~U6)는 버스 통신 처리부(B1~B6)에 의해, 임의의 상대와 비동기의 데이터의 송수신 처리를 행할 수 있다. 통신 중계 제어부(12)는 유니트(U1~U6)간의 데이터 송수신을 중계에 의해 제어한다. 통신 중계 제어부(12)는 유니트(U1~U6)가 비동기로 통신을 행할 때, 1개의 유니트에 대해서 복수의 유니트로부터 송수신 요구가 있었을 경우의 조정 기능을 가진다. 통신 중계 제어부(12)는 백플랜(10) 외, 유니트(U1~U6) 중 어느 하나에 마련하는 것으로 해도 좋다. 시퀀서 시스템(1)은 통신 중계 제어부(12)를 어느 위치에 마련하는 경우라도, 마찬가지로 데이터 송수신을 실시할 수 있다.

실시 형태 1에 있어서의 유니트간 동기 제어를 실시하기 위해서는, 정주기 클록 신호의 특정 주기 이내에, 유니트간 동기 제어를 행하는 유니트 사이에서, 유니트간 동기 제어에 필요한 데이터의 송수신을 포함한 각 유니트에서의 프로그램 처리 등을 실장할 필요가 있다. 이 때문에, 유니트(U1~U6)의 프로세서(P1~P6)에는, 정주기 클록 신호의 특정 주기 이내에, 인터럽트 신호 제어부(W1~W6)로부터 전달된 인터럽트 신호를 수신하고 나서 기동되는 각각의 동작 처리가 완료되어 있는지 여부를 감시하는 기능을 가진다. 또, 프로세서(P1~P6)는 동작 처리의 완료를 감시한 결과에 이상이 있는 경우에, 제어를 정지하는 기능이나 이상을 유저에게 알리는 기능을 가진다. 이상에 대해서 제어를 정지할지 여부는, 유저에 의해 선택 가능하게 해도 좋다.

종래, 시퀀서 시스템은 시스템 전체를 통괄 가능하게 하기 위해서, 마스터 유니트 등으로 칭해지는, 시스템 전체를 관리하는 유니트를 준비하고 있다. 실시 형태 1에 따른 시퀀서 시스템(1)에서는, 제1 CPU 유니트(U1)가 마스터 유니트의 역할을 담당한다. 실시 형태 1에서는, 제1 CPU 유니트(U1)는 유니트(U1~U6)에서의 유니트간 동기 제어에 관련되는 데이터 송수신에 있어서의 이상을 포함하여, 각 유니트(U1~U6)의 이상을 감시하는 기능을 가진다. 제1 CPU 유니트(U1)는 감시에 의해 이상을 검지했을 경우 등, 시퀀서 시스템(1) 전체에서의 처리가 필요한 경우에 적절한 처리를 행하는 기능, 예를 들면, 전 유니트(U1~U6)의 동작을 정지시키는 기능 등을 가진다.

도 4는 실시 형태 1에 따른 시퀀서 시스템에 있어서의 유니트간 동기 제어 에 대해서 설명하는 타이밍도이다. 도 4를 참조하여, 실시 형태 1에 있어서의 유니트간 동기 제어의 처리 순서에 대해서 설명한다.

어느 동기 주기 ds1(=ds)의 처음에 있어서의 정주기 클록 신호의 상승 타이밍에 제1 입력 유니트(U3) 및 제2 입력 유니트(U4)에서 입력 래치 처리가 행해진 데이터는, 동일한 동기 주기 ds1의 기간 내에서 제1 CPU 유니트(U1) 및 제2 CPU 유니트(U2)의 쌍방으로 전달된다.

다음의 동기 주기 ds2(=ds)의 처음에 있어서의 정주기 클록 신호의 상승 타이밍에서, 제1 CPU 유니트(U1) 및 제2 CPU 유니트(U2)는 전 회의 동기 주기 ds1에서 제1 입력 유니트(U3) 및 제2 입력 유니트(U4)로부터 전달된 데이터나, 현 타이밍에서 유지하고 있는 내부 데이터를 이용해 프로그램 처리를 행한다. 제1 CPU 유니트(U1) 및 제2 CPU 유니트(U2)는 프로그램 처리의 실행 결과를, 동일한 동기 주기 ds2의 기간 내에서 제1 출력 유니트(U5) 또는 제2 출력 유니트(U6)에 전달한다.

또한 다음의 동기 주기 ds3(=ds)의 처음에 있어서의 정주기 클록 신호의 상승 타이밍에서, 제1 출력 유니트(U5) 및 제2 출력 유니트(U6)는 전 회의 동기 주기 ds2에서 제1 CPU 유니트(U1) 및 제2 CPU 유니트(U2)로부터 전달된 데이터를 이용하여, 출력 갱신 처리를 행한다.

입력 래치 처리에서부터 출력 갱신 처리까지의 시간 t1은, 동기 주기 ds×2에 상당한다. 각 유니트(U1~U6)는 매 동기 주기 ds에서, 각각의 처리를 연속하여 실행한다. 다음의 입력 래치 처리에서부터 출력 갱신 처리까지의 시간 t2도, 시간 t1과 마찬가지로, 동기 주기 ds×2에 상당한다. 데이터의 전달은 CPU 유니트(U1, U2)가 능동적으로 행하여도 좋고, 입력 유니트(U3, U4) 및 출력 유니트(U5, U6)가 능동적으로 행하여도 좋다.

이상과 같이, 실시 형태 1에 의하면, 복수의 유니트(U1~U6)를 사용한 유니트간 동기 제어로서, 입력 유니트(U3, U4)에서의 입력 래치 처리에서부터, CPU 유니트(U1, U2)에서의 프로그램 처리(데이터 연산·가공)를 거쳐서, 출력 유니트(U5, U6)의 출력 갱신 처리까지를, 정주기(동기 주기 ds×2)에서 행하는 것이 가능해진다. 또, 매 동기 주기 ds로 연속한 유니트간 동기 제어가 가능해진다.

시퀀서 시스템(1)은 전기 신호선(S) 및 인터럽트 신호 제어부(W1~W6)를 구비하는 간이 또한 염가의 구성을 기존의 구성에 추가함으로써, 임의의 주기에서의 유니트간 동기 제어를 실현할 수 있다. 또, 시퀀서를 사용한 유저 시스템 및 장치 전체의 성능 향상에 기여하는 수단으로서, 각종 I／O의 입력 변화 타이밍에서부터 데이터의 연산 및 가공 등의 제어 처리, 출력 변화 타이밍까지의 유니트간 동기 제어를 실현하는 것이 가능해진다. 따라서 CPU 유니트(U1, U2)에서 처리되는 유저 프로그램에, 예측 제어와 같은 고도의 제어 이론을 사용하는 경우에 기대되는 효과를 충분히 얻는 것이 가능해진다.

또한, 클록 생성부(13)는 백플랜(10) 외, 마스터 유니트인 제1 CPU 유니트(U1), 마스터 유니트 이외의 유니트(U2~U6) 중 어느 하나에 마련하는 것으로 해도 좋다. 시퀀서 시스템(1)은 클록 생성부(13)를 어느 위치에 마련하는 경우도, 마찬가지로 유니트간 동기 제어를 실시할 수 있다.

유니트(U1~U6)는 정주기 클록 신호에 의한 유니트간 동기 제어를 실시할지 여부를 각각 선택 가능하게 해도 좋다. 이것에 의해, 시퀀서 시스템(1)은 소망한 유니트를 선택하여 유니트간 동기 제어를 실시할 수 있다.

실시 형태 2.

실시 형태 2에 따른 시퀀서 시스템은, 실시 형태 1의 구성 중 각 유니트에 카운터 제어부가 추가되어, 카운터 제어부를 이용하여 유니트간 동기 제어를 행한다. 실시 형태 1에서는 입력 래치 처리에서부터 출력 갱신 처리까지를 동기 제어로 하는 것에 대하여, 실시 형태 2는 입력 변화 타이밍에서부터 출력 변화 타이밍까지의 동기 제어를 가능하게 한다. 실시 형태 1과 동일한 부분에는 동일한 부호를 부여하고, 중복하는 설명을 적당 생략한다.

실시 형태 2에 따른 시퀀서 시스템은, 예를 들면, 1개의 CPU 유니트, 1개의 입력 유니트 및 1개의 출력 유니트를 가지는 구성으로서, 입력 유니트의 외부 입력 단자의 입력 변화 타이밍에서부터, CPU 유니트에서의 프로그램 처리(데이터 연산·가공)를 거쳐서, 출력 유니트의 외부 출력 단자의 출력 변화 타이밍까지를 정주기에서 행한다.

도 5는 실시 형태 2에 따른 시퀀서 시스템의 사시도이다. 여기에서는, 실시 형태 2에 따른 시퀀서 시스템(2)의 일례로서, 3개의 유니트(U11~U13)(CPU 유니트(U11), 입력 유니트(U12), 출력 유니트(U13))를 가지는 구성을 나타내고 있다.

도 6은 실시 형태 2에 따른 시퀀서 시스템의 구성을 나타내는 모식도이다. 백플랜(10)은 각 유니트(U11~U13)를 접속하는 표면부에 마련된 커넥터(K11~K13)를 구비한다.

도 7은 실시 형태 2에 따른 시퀀서 시스템의 구성을 나타내는 블록도이다. 유니트(U11~U13)는 버스 통신선(L11~L13)이나 전기 신호선(S)에 각각 접속되어 있다. 버스 통신선(L11~L13)은 유니트간에 있어서의 데이터의 송수신을 위한 것이다. 전기 신호선(S)은 버스 통신선(L11~L13)과는 별도로 마련되어 있다.

유니트(U11~U13)는 프로세서(P11~P13), 버스 통신 처리부(B11~B13), 인터럽트 신호 제어부(W11~W13) 및 카운터 제어부(C11~C13)를 가진다. 프로세서(P11~P13)는 유니트(U11~U13)의 기능에 맞추어서 마련되고, 기능에 따라서는 프로세서(P11~P13) 내외에 메모리(도시 생략)를 가진다. 버스 통신 처리부(B11~B13)는 각각의 유니트 사이에서 필요한 데이터를 송수신하는 기능을 가진다.

카운터 제어부(C11~C13)는 정주기 클록 신호를 수신하는 기능을 가진다. 인터럽트 신호 제어부(W11~W13)는 카운터 제어부(C11~C13)와 제휴하여 동작한다.

여기서, 실시 형태 2에 있어서의 유니트간 동기 제어를 가능하게 하기 위한 정주기 클록 신호의 처리 절차에 대해서 상세하게 설명한다. 또한, 유니트(U11~U13)는 서로 같은 구성을 가지고, 마찬가지의 처리를 행하기 때문에, 여기에서는, CPU 유니트(U11)(적당히, 간단히 「유니트(U11)」라고 칭함)를 예로서 설명한다.

유니트(U11)는 정주기 클록 신호를 수신하고 동기용 카운터를 제어하는 기능으로서, 카운터 제어부(C11)를 가진다. 또, 유니트(U11)는 카운터 제어부(C11)와 제휴하여 프로세서(P11)로의 인터럽트 신호를 생성 및 전달하는 기능으로서, 인터럽트 신호 제어부(W11)를 가진다.

유니트간 동기 제어를 가능하게 하기 위한 정주기 클록 신호는, 클록 생성부(13)에서 생성되어, 전기 신호선(S)에 의해서 유니트(U11) 등으로 전달된다. 클록 생성부(13)는 실시 형태 1과 마찬가지로, 임의의 주기의 정주기 클록 신호를 생성 가능한 기능을 가진다. 클록 생성부(13)는 임의의 주기의 정주기 클록 신호를 전기 신호선(S)으로 출력한다. 클록 생성부(13)는 실시 형태 1과 마찬가지로, 정주기 클록 신호의 개시 및 정지를 제어 가능하다.

도 8은 카운터 제어부의 동작을 설명하는 타이밍도이다. 카운터 제어부(C11~C13)는 전기 신호선(S)에 의해서 전달된 정주기 클록 신호를 수신하여, 정주기 클록 신호의 상승, 하강, 또는 그 양쪽 모두의 에지에서, 카운터 제어부(C11~C13) 내의 동기용 카운터(c11~c13)의 제로 클리어(적당히, "0" 클리어라고 칭함)를 실행한다.

각 유니트(U11~U13)의 카운터 제어부(C11~C13)의 동작 주파수는 모두 동일하게 되어 있다. 카운터 제어부(C11~C13)는 동기용 카운터(c11~c13)를 동시에 "0" 클리어하고, 동일한 주기에서 카운트업 동작시킨다.

인터럽트 신호 제어부(W11)는 카운터 제어부(C11)와 제휴하여 동작한다. 인터럽트 신호 제어부(W11)는 프로세서(P11) 등으로부터 통지된 임의의 값과 카운터 제어부(C11) 내의 동기용 카운터의 값이 일치했을 경우에, 인터럽트 신호를 생성하여 프로세서(P11)로 전달한다. 또, 인터럽트 신호 제어부(W11)는 프로세서(P11) 등으로부터의 지령에 기초하여 인터럽트 신호를 생성하여 카운터 제어부(C11)로 전달함으로써, 카운터 제어부(C11) 내의 동기용 카운터의 값을 래치하고, 프로세서(P11) 또는 소정의 메모리 등에 전달 및 기입을 행한다.

프로세서(P11)는, 실시 형태 1와 마찬가지로, 데이터 연산·가공 수단으로서 유니트(U11)를 제어함과 아울러, 필요에 따라서 버스 통신 처리부(B11)나 외부 장치(도시 생략)에 대해서 소정의 데이터의 송수신을 행한다.

프로세서(P11)는 실시 형태 2에 있어서의 유니트간 동시 제어를 행하기 위한 동작으로서, 유니트(U11)에 이하의 2개의 동작 중 어느 하나를 행하게 한다.

첫 번째 동작은, 인터럽트 신호 제어부(W11)로부터 전달된 인터럽트 신호를 프로세서(P11)가 수신함으로써, 미리 정해진 프로그램 또는 미리 설정된 지시에 기초하여 이루어지는 동작이다. 프로세서(P11)는 인터럽트 신호의 수신에 의해, 다른 프로그램 처리 등에 우선해서, 혹은 동작 실행의 대기 상태로부터, 당해 동작을 행한다. 프로세서(P11)는 인터럽트 신호 제어부(W1)에 대해서 임의의 값을 전달함으로써, 카운터 제어부(C11)의 동기용 카운터의 임의의 값에 있어서, 인터럽트 신호 제어부(W1)로부터 인터럽트 신호를 수신하고, 당해 동작을 행한다.

두 번째 동작은, 외부 장치(도시 생략)로부터의 데이터의 수신, 외부 입력 데이터의 변화 타이밍 또는 데이터 연산 및 가공의 결과에 따라서, 인터럽트 신호 제어부(W11)에 지령을 전달함으로써, 카운터 제어부(C11) 내의 동기용 카운터의 값을 래치하고, 판독하는 동작이다.

유니트(U11~U13)에 있어서의 데이터 송수신을 위한 구성 및 이상의 감시 등에 대해서는, 실시 형태 1과 마찬가지이다.

도 9는 실시 형태 2에 따른 시퀀서 시스템에 있어서의 유니트간 동기 제어 에 대해서 설명하는 타이밍도이다. 유니트(U11~U13)의 카운터 제어부(C11~C13)는 정주기 클록 신호의 상승 타이밍에서 동기용 카운터를 "0" 클리어하고, 동일한 동작 주파수에서 카운트업 동작을 행한다.

어느 동기 주기 ds1(=ds) 내에서 외부 입력의 변화가 발생하여, 입력 유니트(U12)가 외부 입력의 변화를 검지하면, 입력 유니트(U12)는 변화 후의 입력 데이터와 그 타이밍의 동기용 카운터 c12의 값(t10)인 입력 변화 타이밍 데이터의 래치 처리를 실시한다.

CPU 유니트(U11)는 동일한 동기 주기 ds1에서 입력 데이터의 리프레쉬 처리를 실시한다. CPU 유니트(U11)는, 동기 주기 ds1에서, 입력 유니트(U12)가 래치 처리한 입력 데이터와 입력 변화 타이밍 데이터를 수신한다.

다음의 동기 주기 ds2(=ds)의 처음에 있어서의 정주기 클록 신호의 상승 타이밍에서, CPU 유니트(U11)의 프로세서(P11)는 전(前) 회의 동기 주기 ds1에서의 입출력 리프레쉬에서 수신한 데이터나, 현 타이밍에서 유지하고 있는 내부 데이터를 이용하여 프로그램 처리를 행한다. 프로세서(P11)는 프로그램 처리의 실행 결과와 그 프로그램 처리에 사용한 입력 데이터의 입력 변화 타이밍 데이터를, 동기 주기 ds2에서의 입출력 리프레쉬에서 출력 유니트(U13)에 전달한다. 또한, 프로세서(P11)는 동기용 카운터의 값이 "0"일 때에, 인터럽트 신호 제어부(W11)로부터 인터럽트 신호를 수신하는 것으로 한다.

또한 다음의 동기 주기 ds3(≤ds)에 있어서, 출력 유니트(U13)는 동기용 카운터 c13의 값이 t10이 된 타이밍에서, 외부 출력 단자의 갱신 변화 처리를 행한다. 출력 유니트(U13)는 전 회의 동기 주기 ds2의 입출력 리프레쉬에서 CPU 유니트(U11)로부터 전달된 프로그램 처리의 실행 결과를 기초로, 갱신 변화 처리를 행한다. 외부 입력의 변화로부터 외부 출력의 변화까지의 시간 t13은, 동기 주기 ds×2에 상당한다. 입출력 리프레쉬 처리는 매 동기 주기 ds의 마지막까지 실행한다.

동기 주기 ds2에 있어서, 동기용 카운터 c12의 값이 t11인 타이밍에서 다음의 외부 입력의 변화가 발생했다고 한다. 이것에 대응하여, 출력 유니트(U13)는 동기 주기 ds4에 있어서 동기용 카운터 c13의 값이 t11로 된 타이밍에서, 외부 출력 단자의 갱신 변화 처리를 행한다. 외부 입력의 변화로부터 외부 출력의 변화까지의 시간 t14는 동기 주기 ds×2에 상당한다.

동기 주기 ds3에 있어서, 동기용 카운터 c12의 값이 t12인 타이밍에서 추가로 다음의 외부 입력의 변화가 발생했다고 한다. 이것에 대응하여, 출력 유니트(U13)는 동기 주기 ds5에 있어서 동기용 카운터 c13의 값이 t12로 된 타이밍에서, 외부 출력 단자의 갱신 변화 처리를 행한다. 외부 입력의 변화로부터 외부 출력의 변화까지의 시간 t15는, 동기 주기 ds×2에 상당한다.

각 유니트(U11~U13)는 매 동기 주기 ds에서, 각각의 처리를 연속하여 실행한다. 데이터의 전달은 CPU 유니트(U11)가 능동적으로 행하여도 좋고, 입력 유니트(U12) 및 출력 유니트(U13)가 능동적으로 행하여도 좋다.

이상과 같이, 실시 형태 2에 의하면, 복수의 유니트(U11~U13)를 사용한 유니트간 동기 제어로서, 입력 유니트(U12)에서의 외부 입력의 변화로부터, CPU 유니트(U11)에서의 프로그램 처리(데이터 연산·가공)를 거쳐서, 출력 유니트(U13)에서의 외부 출력의 변화까지를, 정주기(동기 주기 ds×2)에서 행하는 것이 가능해진다. 또, 매 동기 주기 ds1에서 연속한 유니트간 동기 제어가 가능해진다.

시퀀서 시스템(2)은 정주기 클록 신호에 의해서 "0" 클리어되는 동기용 카운터의 값을 각 유니트(U11~U13) 내의 제어 처리에 활용함으로써, 외부 입력 변화로부터 외부 출력 변화까지의 시간을 일정하게 하는 동작이 가능해진다. 시퀀서를 사용한 유저 시스템 및 장치 전체의 성능 향상에 기여하는 수단으로서, 외부 입력 변화로부터 외부 출력 변화까지의 시간을 일정하게 함으로써, 정밀도를 보증하도록 제어가 가능해져, 고성능화, 고기능화를 도모할 수 있다고 하는 효과를 달성한다.

또, 출력 유니트(U13)가 외부 출력 단자의 갱신 변화 처리를 행하는 타이밍에는, 입력 변화 타이밍 데이터 t10, t11, t12에 프로그램 처리가 실시된 값 t10＇, t11＇, t12＇를 적용해도 좋다. 이것에 의해, 시퀀서 시스템(2)은 유저에 의해서, 외부 입력 상태로부터 출력 갱신 처리의 타이밍을 변화시키는 등의 제어가 가능해짐으로써, 유저 시스템·장치의 고성능화, 고기능화를 도모하는 것이 가능해진다.

또한, 실시 형태 2에서는, 1개의 동기 주기 ds 내에 입력 변화가 1회인 경우를 예로서 나타내고 있지만, 1개의 동기 주기 ds 내에 복수 회의 입력 변화가 있는 경우도 마찬가지로 동작시키는 것으로 해도 좋다. 각각의 입력 변화에 대해, 입력 유니트(U12)에서의 래치 처리, CPU 유니트(U11)에서의 프로그램 처리, 출력 유니트(U13)에서의 갱신 변화 처리의 실시에 의해, 1개의 동기 주기 ds 내에 입력 변화가 1회 및 복수 회 중 어느 경우에도, 같은 동작이 가능하다.

실시 형태 3.

실시 형태 3에 따른 시퀀서 시스템은, 실시 형태 2의 구성 중 CPU 유니트 이외의 유니트의 조합에 유니트간 동기 제어를 적용하고 있다. 또, 실시 형태 3의 구성은, 실시 형태 2의 구성에, 전기 신호선에 마련된 셀렉터부를 추가하고 있다. 실시 형태 2와 동일한 부분에는 동일한 부호를 부여하고, 중복하는 설명을 적당 생략 한다.

실시 형태 3에 따른 시퀀서 시스템은, 예를 들면, CPU 유니트, 입력 유니트, 출력 유니트, 고기능 입력 유니트 및 고기능 출력 유니트를 1개씩 가지는 구성이다. 이 중, 고기능 입력 유니트에서의 입력 래치 처리에서부터, 고기능 출력 유니트에서의 데이터 연산 및 가공을 거쳐서, 고기능 출력 유니트에서의 출력 갱신 처리까지를 정주기에서 행한다. 고기능 입력 유니트 및 고기능 출력 유니트 이외의 유니트는, 종래와 같은 시퀀스 제어를 행한다.

도 10은 실시 형태 3에 따른 시퀀서 시스템의 사시도이다. 여기에서는, 실시 형태 3에 따른 시퀀서 시스템(3)의 일례로서, 다섯 개의 유니트(U21~U25)(CPU 유니트(U21), 입력 유니트(U22), 출력 유니트(U23), 고기능 입력 유니트(U24), 고기능 출력 유니트(U25))를 가지는 구성을 나타내고 있다.

도 11은 실시 형태 3에 따른 시퀀서 시스템의 구성을 나타내는 모식도이다. 백플랜(10)은 각 유니트(U21~U25)를 접속하는 표면부에 마련된 커넥터(K21~K25)를 구비한다.

도 12는 실시 형태 3에 따른 시퀀서 시스템의 구성을 나타내는 블록도이다. 실시 형태 3은 2개의 클록 생성부(13, 14)를 가지는 점, 셀렉터부(15)를 가지는 점이, 실시 형태 2와는 다르다.

유니트(U21~U25)는 버스 통신선(L21~L25)이나 전기 신호선(S)에 각각 접속되어 있다. 버스 통신선(L21~L25)은 유니트간에 있어서의 데이터의 송수신을 위한 것이다. 전기 신호선(S)은 버스 통신선(L21~L25)과는 별개로 마련되어 있다.

유니트(U21~U25)는 프로세서(P21~P25), 버스 통신 처리부(B21~B25), 인터럽트 신호 제어부(W21~W25) 및 카운터 제어부(C21~C25)를 가진다. 프로세서(P21~P25)는 유니트(U21~U25)의 기능에 맞추어서 마련되며, 기능에 따라서는 프로세서(P21~P25) 내외에 메모리(도시 생략)를 가진다. 버스 통신 처리부(B21~B25)는 각각의 유니트간에 필요한 데이터를 송수신하는 기능을 가진다.

카운터 제어부(C21~C25)는 정주기 클록 신호를 수신하는 기능을 가진다. 인터럽트 신호 제어부(W21~W25)는 카운터 제어부(C21~C25)와 제휴하여 동작한다.

셀렉터부(15)는 전기 신호선(S) 상에 배치되어 있다. 전기 신호선(S) 상에서 CPU 유니트(U21), 입력 유니트(U22), 출력 유니트(U23), 고기능 입력 유니트(U24), 고기능 출력 유니트(U25)의 순으로 병렬로 배열되어 있고, 셀렉터부(15)는 출력 유니트(U23)와 고기능 입력 유니트(U24)의 사이에 배치되어 있다. 셀렉터부(15)는 전기 신호선(S)의 접속 및 절단을 선택적으로 전환 가능하다. 실시 형태 3에서는, 셀렉터부(15)는 전기 신호선(S)을 절단시키는 상태로 되어 있다. 또한, 도면 중, 셀렉터부(15)는 백플랜(10) 상에 배치되어 있지만, 설치 장소는 백플랜(10) 상 이외의 장소여도 좋다.

전기 신호선(S)은 셀렉터부(15)에 의해서 2개로 절단되어 있다. 셀렉터부(15)에서 전기 신호선(S)이 절단되어 있음으로써, 시퀀서 시스템(3)의 유니트(U21~U25)는 전기 신호선(S)에 의해서 서로 접속된 유니트(U21~U23)와 유니트(U24~U25)로 그룹화되어 있다. 실시 형태 3에서는, 1개의 클록 생성부(14)에 의해 생성된 정주기 클록 신호가 전기 신호선(S)에 의해서 유니트(U24~U25)에만 전달되어, 유니트(U24~U25)에서 유니트간 동기 제어를 행한다.

시퀀서 시스템(3)은 전기 신호선(S)을 절단시키는 상태로 셀렉터부(15)를 전환함으로써, 1개의 시퀀서 시스템(3) 내에 복수의 그룹을 작성 가능해진다. 셀렉터부(15)는 CPU 유니트(U21)의 프로세서(P21)나 프로그래밍 환경 S／W(퍼스널 컴퓨터 등)로부터 기입되는 설정치나 지령에 기초하여 동작한다.

유니트(U24와 U25)에 있어서의 유니트간 동기 제어를 위한 정주기 클록 신호의 생성 및 전달, 카운터 제어부(C24와 C25), 인터럽트 신호 제어부(W24와 W25), 프로세서(P24와 P25)의 동작은, 실시 형태 2와 마찬가지이다.

유니트(U21~U25)에 있어서의 데이터 송수신을 위한 구성 및 이상의 감시 등에 대해서는, 실시 형태 2와 마찬가지이다. 단, 실시 형태 3에서는, 유니트(U24)와 유니트(U25)의 유니트간 동기 제어에 필요한 데이터에 대해서는, 유니트(U24)와 유니트(U25)의 사이에서만 정상적으로 데이터 송수신을 행한다.

시퀀서 시스템(3)은 유니트(U24와 U25)에 대해서는, 시퀀서 시스템(3) 전체를 관리하는 CPU 유니트(U21)의 제어 및 통신의 영향을 전혀 받지 않는 안정된 유니트간 동기 제어에 의해, 높은 정밀도의 정주기 제어나 고속 응답 처리 등이 가능해진다. 또한, CPU 유니트(U21)에 대해서는, 제어 및 통신의 부하를 경감시키는 효과가 있다. 이것에 의해, 시퀀서 시스템(3) 전체의 성능 향상에 기여하는 효과를 달성한다.

도 13은 실시 형태 3에 따른 시퀀서 시스템에 있어서의 유니트간 동기 제어 에 대해서 설명하는 타이밍도이다. 유니트(U24와 U25)의 카운터 제어부(C24와 C25)는 정주기 클록 신호의 상승 타이밍에서 동기용 카운터를 "0" 클리어하고, 동일한 동작 주파수에서 카운트업 동작을 행한다.

고기능 입력 유니트(U24)는 어느 동기 주기 ds1(=ds) 중 동기용 카운터 c의 값이 "0"일 때, 즉 정주기 클록 신호의 상승 타이밍에 있어서, 외부 입력의 래치 처리를 행한다. 고기능 입력 유니트(U24)는 동일한 동기 주기 ds1에서, 입력 데이터를 고기능 출력 유니트(U25)에 전송한다.

고기능 출력 유니트(U25)는 동일한 동기 주기 ds1 중 동기용 카운터 c의 값이 "40"일 때, 동기 주기 ds1 내에서 고기능 입력 유니트(U24)로부터 전달된 데이터를 기초로, 데이터의 연산 및 가공 처리를 행한다. 고기능 출력 유니트(U25)는 다음의 동기 주기 ds2 중 동기용 카운터 c의 값이 "0"일 때, 즉 정주기 클록 신호의 상승 타이밍에 있어서, 외부 출력의 갱신 처리를 행한다.

고기능 출력 유니트(U25)에 있어서의 입력 데이터에 따른 동작의 기점이 되는 동기용 카운터 c의 값 "40"은, 유니트간 동기 제어를 위해서 미리 설정된 값이다. 이 값은, 고기능 입력 유니트(U24)에서의 입력 래치 처리, 입력 데이터의 유니트간에서의 전달, 및 고기능 출력 유니트(U25)에서의 출력 갱신 처리가 완료되기 위해서 필요하게 되는 시간을 충분히 만족하는 것으로 한다.

고기능 입력 유니트(U24) 및 고기능 출력 유니트(U25)는, 매 동기 주기 ds에서, 각각의 처리를 연속하여 실행한다. 입력 래치 처리에서부터 출력 갱신 처리까지의 시간 t21, t22, t23은 모두 동기 주기 ds에 상당한다. 데이터의 전달은 고기능 입력 유니트(U24)가 능동적으로 행해도 좋고, 고기능 출력 유니트(U25)가 능동적으로 행해도 좋다.

이상과 같이, 실시 형태 3에 의하면, CPU 유니트(U21) 이외의 유니트의 조합에서의 동기 제어가 간이 또한 염가의 구성에 의해서 가능해진다. 또, 1개의 시퀀서 시스템(3) 내에서, 종래의 시퀀스 제어와 유니트간 동기 제어를 공존시키는 것이 가능해진다.

시퀀서 시스템(3)은 셀렉터부(15)에서 전기 신호선(S)을 접속 상태로 하고, 유니트(U21~U23)의 카운터 제어부(C21~C23) 및 인터럽트 신호 제어부(W21~W23)의 동작을 정지시킴으로써, 유니트(U21~U23)에 종래의 순서 제어를 적용하는 것으로 해도 좋다.

시퀀서 시스템(3)은 셀렉터부(15)를 마련하는 구성을 대신하여, 복수의 전기 신호선(도시 생략)을 마련하는 구성으로 하고, 전기 선택선의 선택에 의해 복수의 유니트를 그룹화하는 것이 가능하게 해도 좋다. 이 경우도, CPU 유니트(U21) 이외의 유니트의 조합에서의 동기 제어를 간이 또한 염가의 구성에 의해서 가능하게 하고, 1개의 시퀀서 시스템(3) 내에서, 종래의 순서 제어와 유니트간 동기 제어를 공존시키는 효과를 얻을 수 있다.

실시 형태 4.

실시 형태 4에 따른 시퀀서 시스템은, 1개의 시퀀서 시스템 내에서 동시에 복수의 유니트간 동기 제어를 실시하여, 각각 다른 동기 주기에서의 동작을 가능하게 한다. 또, 실시 형태 4의 구성은 실시 형태 3의 구성과 마찬가지이다. 실시 형태 4에서는, 실시 형태 3과 동일한 도 10 ~ 도 12를 참조하는 것으로 하고, 중복하는 설명을 적당 생략한다.

실시 형태 4에 따른 시퀀서 시스템(3)은, 예를 들면, 1개의 시퀀서 시스템(3) 내에서 동시에 2개의 유니트간 동기 제어를 실시한다. 시퀀서 시스템(3)은 3개의 유니트(U21~U23)의 유니트간 동기 제어(이하, 제1 유니트간 동기 제어라고 칭함)와 2개의 유니트(U24~U25)의 유니트간 동기 제어(이하, 제2 유니트간 동기 제어라고 칭함)를, 1개의 시퀀서 시스템(3) 내에서 동시에 실시한다. 제1 유니트간 동기 제어와 제2 유니트간 동기 제어는, 서로 다른 동기 주기로 한다.

셀렉터부(15)로 전기 신호선(S)이 절단되어 있는 상태에서, 유니트(U21~U23)는 전기 신호선(S)을 통하여 1개의 클록 생성부(13)에 접속되어 있다. 유니트(U21~U23)는 클록 생성부(13)로 생성된 정주기 클록 신호가 전기 신호선(S) 에 의해서 전달되어, 제1 유니트간 동기 제어를 행한다. 유니트(U24와 U25)는 클록 생성부(14)로 생성된 정주기 클록 신호가 전기 신호선(S)에 의해서 전달되어, 제2 유니트간 동기 제어를 행한다. 클록 생성부(13)와 클록 생성부(14)는 서로 다른 주기의 정주기 클록 신호를 생성한다.

제1 유니트간 동기 제어에 필요한 데이터에 대해서는, 유니트(U21~U23) 사이에서만 정상적으로 데이터 송수신을 행한다. 제2 유니트간 동기 제어에 필요한 데이터에 대해서는, 유니트(U24)와 유니트(U25)의 사이에서만 정상적으로 데이터 송수신을 행한다.

시퀀서 시스템(3)은 제1 유니트간 동기 제어를 적용하는 그룹과 제2 유니트간 동기 제어를 적용하는 그룹 사이에서, 서로 제어 및 통신의 영향을 주지 않고 동기 제어를 실시하는 것이 가능하다. 또, 1개의 시퀀서 시스템(3)에서 제1 유니트간 동기 제어와 제2 유니트간 동기 제어를 동시에 실시함으로써 시스템 전체적으로 동기 제어를 위해서 필요한 데이터량이 증가해도, 데이터량의 증가에 비례해 동기 주기를 길게 하는 것을 회피할 수 있다.

이상과 같이, 실시 형태 4에 의하면, 간이한 구성으로, 1개의 시퀀서 시스템(3) 내에서 동기 주기가 다른 복수의 유니트간 동기 제어를 동시에 실시할 수 있다고 하는 효과를 달성한다. 유니트간 동기 제어를 위한 그룹은 2개인 경우에 한정되지 않고 3개 이상이어도 좋다. 시퀀서 시스템(3)은 셀렉터부(15) 및 클록 생성부(13, 14)의 수를 늘리는 것으로, 유니트간 동기 제어를 위한 그룹을 용이하게 늘리는 것이 가능하다.

그룹마다 동시에 실시되는 유니트간 동기 제어는, 서로 다른 동기 주기인 경우에 한정되지 않고, 동일한 동기 주기여도 좋다. 모든 그룹에 대해서 동일한 동기 주기에서 유니트간 동기 제어를 실시하는 경우, 셀렉터부(15)를 접속 상태로 하고, 클록 생성부(13, 14) 중 1개로 생성된 정주기 클록 신호를 각 유니트(U21~U25)로 전달시키는 것으로 해도 좋다. 유니트간 동기 제어에 필요한 데이터는, 유니트(U21~U25)의 사이에서 정상적으로 데이터 송수신을 행하는 것으로 해도 좋다.

시퀀서 시스템(3)은 셀렉터부(15)를 마련하는 구성을 대신하여 복수의 전기 신호선(도시 생략)을 마련하는 구성으로 하고, 전기 선택선의 선택에 의해 복수의 유니트를 그룹화할 수 있도록 해도 좋다. 클록 생성부는 전기 신호선의 선택에 의해서 복수의 유니트가 그룹화되어진 각각에 대해서 마련되어 있다. 이 경우도, 간이한 구성으로, 1개의 시퀀서 시스템(3) 내에서 동기 주기가 다른 복수의 유니트간 동기 제어를 동시에 실시할 수 있다고 하는 효과를 얻을 수 있다.

실시 형태 5.

실시 형태 5에 따른 시퀀서 시스템은, 실시 형태 1에서부터 실시 형태 4에 있어서의 유니트간의 데이터 송수신을 각 유니트가 비동기로 행하는 것이 아니라, 정주기(동기)에서 행하는 것이다(각 유니트의 제어 처리의 동기에 대해서는, 예를 들면 특허 문헌 1 참조).

예를 들면 특허 문헌 1의 기술에 있어서의 유니트간의 데이터 송수신에서는, 각 유니트가 동기 마스터로부터 송신되는 데이터에 동기하고, 각 유니트가 소정의 타이밍에서 통신 중계 제어부에 데이터 송신하고, 유니트 사이에서의 데이터 공유, 정주기에서의 동작을 행한다. 데이터 송수신의 주기와 유니트간 동기 제어를 위한 정주기 클록 신호의 주기를 동기시킴으로써, 유니트간 동기 제어를 가능하게 한다. 주기는 서로 같게 하는 것 외, 비례나 분주(分周)의 관계여도 좋다.

실시 형태 5에서는, 실시 형태 4와 같이 1개의 시퀀서 시스템 내에서 복수의 그룹의 유니트간 동기 제어를 행하는 경우에, 동기 주기를 동일하게 함으로써, 정주기에서의 데이터 송수신이 가능해진다. 또한, 그룹마다 다른 동기 주기에서 데이터 송수신을 행하는 경우, 그룹마다 다른 동기 주기에서 동작시키는 경우, 그룹마다의 통신 중계 처리부나, 그룹 사이에서의 데이터 송수신을 위한 수단을 추가하는 구성으로 해도 좋다. 유니트간의 데이터 송수신의 방법으로서, 실시 형태 1에서부터 실시 형태 4의 비동기에 의한 것과, 실시 형태 5의 정주기에 의하는 것의 양쪽 모두를 적용하여도 좋다.

실시 형태 6.

실시 형태 6에 따른 시퀀서 시스템은, 실시 형태 1에서부터 실시 형태 5에 있어서의 유니트간 동기 제어를 위한 정주기 클록 신호를, 네트워크 케이블을 통하여 전달하는 것이다. 네트워크 케이블은 네트워크 유니트와 리모트 유니트를 접속한다. 실시 형태 1과 동일한 부분에는 동일한 부호를 부여하고, 중복하는 설명을 생략한다.

도 14는 실시 형태 6에 따른 시퀀서 시스템과 네트워크 케이블을 통하여 접속된 리모트 유니트를 나타내는 도면이다. 실시 형태 6에 따른 시퀀서 시스템(4)은 예를 들면, 4개의 유니트(U31~U34)를 가지는 구성이다. 이 중, 유니트(U34)는 네트워크 유니트이다. 네트워크 유니트(U34)에는 네트워크 케이블(N)을 통하여, 리모트 유니트(RU1~RU3)가 접속되어 있다.

실시 형태 6에 있어서, 유니트간 동기 제어를 행하는 유니트의 조합은 리모트 유니트(RU1~RU3) 끼리여도 좋고, 백플랜(10) 상의 유니트(U31~U34) 및 리모트 유니트(RU1~RU3)여도 좋다.

네트워크 케이블(N)은 실시 형태 1에서부터 실시 형태 5에 있어서의 유니트간 동기 제어를 가능하게 하기 위한 정주기 클록 신호, 또는 유니트간 동기 제어를 가능하게 하기 위해서 필요한 타이밍 정보를 전달한다. 네트워크 상의 유니트간의 접속 방법은, 네트워크 유니트(U34)에서부터 리모트 유니트(RU1~RU3)를 줄줄이 접속하는, 이른바 라인형(또는 멀티 드롭형) 접속, 스타형 접속, 링형 접속 중 어느 하나라도 좋고, 이러한 접속 방법을 혼재시킨 것이어도 좋다.

네트워크에서의 장거리 전송의 경우, 정주기 클록 신호 또는 타이밍 정보의 전달이 지연되어, 리모트 유니트(RU1~RU3) 마다 도달 시간이 다른 경우가 있다. 리모트 유니트(RU1~RU3)는 도달 시간의 지연에 대한 보정 기능을 가지고 있어도 좋다.

이와 같은 실시 형태 6에 의하면, 입출력 기기가 떨어진 장소에 점재(點在)하고, 와이어 절감 네트워크(wire-saving network)에 의한 리모트 유니트의 사용이 유효한 유저 시스템 및 장치에 있어서, 복수의 리모트 유니트의 조합에 의한 유니트간 동기 제어가 가능해진다.

시퀀서 시스템(4)은 백플랜에 복수의 네트워크 유니트를 장착하고, 네트워크 유니트마다 네트워크 케이블(N)을 통하여 리모트 유니트를 접속하는 구성이어도 좋다. 이 경우에도, 동일한 유니트간 동기 제어를 위한 정주기 클록 신호를 각 네트워크 유니트가 사용함으로써, 모든 네트워크 케이블(N) 상의 리모트 유니트간에 대해서, 유니트간 동기 제어가 가능해진다. 또, 모든 네트워크 케이블(N) 상의 리모트 유니트와 백플랜(10) 상의 유니트의 유니트간 동기 제어가 가능해진다.

실시 형태 7.

실시 형태 7에 따른 시퀀서 시스템은, 실시 형태 1에서부터 실시 형태 5에 있어서의 유니트간 동기 제어를 위한 정주기 클록 신호를, 네트워크 유니트에 접속된 네트워크 케이블을 통하여 다른 시퀀서 시스템의 네트워크 유니트에 전달하는 것이다.

도 15는 실시 형태 7에 따른 시퀀서 시스템이 네트워크 유니트를 통하여 접속된 상태를 나타내는 도면이다. 실시 형태 7에 따른 시퀀서 시스템(5, 6)은, 예를 들면, 각각 3개의 유니트(U41~U43, U44~U46)를 가지는 구성이다. 이 중, 유니트(U41, U44)는 네트워크 유니트이다. 네트워크 케이블(N)은 시퀀서 시스템(5)의 네트워크 유니트(U41)와 시퀀서 시스템(6)의 네트워크 유니트(U44)를 접속한다. 네트워크는 네트워크 기능을 가지는 2 이상의 유니트가 접속 가능하게 되어 있다.

네트워크 유니트(U41, U44)는, 실시 형태 1에서부터 실시 형태 5에 있어서의 유니트간 동기 제어를 가능하게 하기 위한 정주기 클록 신호를 수신한다. 네트워크 유니트(U41, U44)는 정주기 클록 신호, 또는 유니트간 동기 제어를 가능하게 하기 위해서 필요한 타이밍 정보를, 네트워크 케이블(N)을 통하여 다른 유니트에 전달하는 기능을 가진다. 또, 네트워크 유니트(U41, U44)는 정주기 클록 신호 또는 타이밍 정보를, 자신이 장착되어 있는 백플랜(10) 상의 유니트에 전달하는 기능을 가진다.

네트워크 유니트(U41, U44)간의 접속 방법은, 1개의 네트워크 유니트에서부터 줄줄이 접속하는, 이른바 라인형(또는 멀티 드롭형) 접속, 스타형 접속, 링형 접속 중 어느 하나여도 좋고, 이러한 접속 방법을 혼재시킨 것이어도 좋다.

네트워크에서의 장거리 전송의 경우, 정주기 클록 신호 또는 타이밍 정보의 전달이 지연되어, 네트워크 상의 유니트마다 도달 시간이 다른 경우가 있다. 네트워크 유니트(U41, U44)는 도달 시간의 지연에 대한 보정 기능을 가지고 있어도 좋다.

이와 같은 실시 형태 7에 의하면, 서로 떨어진 장소에 점재하는 복수의 시퀀서 시스템이 네트워크로 접속되어, 시퀀서 시스템간에 데이터의 송수신이 필요한 유저 시스템 및 장치에 있어서, 네트워크를 통한 유니트의 조합에 의한 유니트간 동기 제어가 가능해진다.

[산업상의 이용 가능성]

이상과 같이, 본 발명에 따른 시퀀서 시스템 및 그 제어 방법은 시퀀서를 사용하는 유저 시스템 및 장치 전체의 성능 향상에 기여하는 수단으로서 간이한 구성을 이용하여, 각종 I／O의 입력 변화 타이밍이나 데이터의 연산, 가공 등의 제어 처리, 출력 변화 타이밍까지를 제휴시키는 제어나 정주기 제어를 가능하게 하는 고성능인 유니트간 동기 제어의 실현에 적합하다. 또, 시퀀서를 사용하는 시스템 및 장치의 트레이서빌리티(traceability)나 보수성을 향상시키는 수단으로서, 간이한 구성을 이용하여 데이터 수집의 타이밍의 동시성의 확보나 시간적 상호 관계의 명확화를 가능하게 하는 고성능인 유니트간 동기 제어의 실현에 적합하다.

1, 2, 3, 4, 5, 6: 시퀀서 시스템
10: 백플랜
11: 제어 회로
12: 통신 중계 제어부
13, 14: 클록 생성부
15: 셀렉터부
B1~B6, B11~B13: 버스 통신 처리부
C11~C13, C21~C25: 카운터 제어부
K1~K6, K11~K13, K21~K25: 커넥터
L1~L6, L11~L13, L21~L25: 버스 통신선
N: 네트워크 케이블
P1~P6, P11~P13, P21~P25: 프로세서
RU1~RU3: 리모트 유니트
S: 전기 신호선
U1~U6, U11~U13, U21~U25, U31~U34, U41~U46: 유니트
W1~W6, W11~W13, W21~W25: 인터럽트 신호 제어부

Claims

복수의 유니트와,
상기 복수의 유니트를 장착하는 백플랜과,
상기 복수의 유니트간에 있어서의 데이터 송수신을 위한 버스 통신선과,
임의의 주기의 정주기(定周期) 클록 신호를 생성하는 클록 생성부와,
상기 버스 통신선과는 별개로 마련되어, 상기 클록 생성부로부터 상기 백플랜을 경유하여 상기 복수의 유니트로 상기 정주기 클록 신호를 전달하는 전기 신호선을 가지고,
상기 복수의 유니트 각각은
당해 유니트의 제어를 수행하는 프로세서와,
상기 정주기 클록 신호에 따른 인터럽트 신호를 생성하는 인터럽트 신호 제어부를 가지고,
상기 프로세서는 상기 생성된 인터럽트 신호에 따라서, 상기 복수의 유니트 상호 간에서 상기 제어를, 상기 정주기 클록 신호에 대응하는 정주기로 동기시켜서 행하는 것을 특징으로 하는 시퀀서 시스템.
청구항 1에 있어서,
상기 복수의 유니트 각각은, 동기용 카운터를 제어하는 카운터 제어부를 추가로 가지고,
상기 카운터 제어부는 상기 정주기 클록 신호에 따라서 상기 동기용 카운터의 제로 클리어를 실행하고, 각 유니트에서 동일한 동작 주파수에서 상기 동기용 카운터를 카운트업 동작시키며,
상기 인터럽트 신호 제어부는 상기 동기용 카운터의 값에 따라서 상기 인터럽트 신호를 생성하는 것을 특징으로 하는 시퀀서 시스템.
청구항 1 또는 청구항 2에 있어서,
상기 클록 생성부는 상기 복수의 유니트 중 시스템 전체를 관리하는 마스터 유니트, 상기 마스터 유니트 이외의 유니트, 및 상기 백플랜 중 어느 하나에 마련되는 것을 특징으로 하는 시퀀서 시스템.
청구항 1 또는 청구항 2에 있어서,
상기 복수의 유니트 사이의 데이터 송수신을 중계에 의해 제어하는 통신 중계 처리부를 추가로 가지고,
상기 통신 중계 처리부는 상기 복수의 유니트 및 상기 백플랜 중 어느 하나에 마련되는 것을 특징으로 하는 시퀀서 시스템.
청구항 1 또는 청구항 2에 있어서,
상기 전기 신호선은 상기 시퀀서 시스템을 구성하는 모든 상기 복수의 유니트로 상기 정주기 클록 신호를 전달하고,
상기 복수의 유니트 각각은, 상기 정주기 클록 신호에 의한 동기 제어를 실시할지 여부를 선택 가능한 것을 특징으로 하는 시퀀서 시스템.
청구항 1 또는 청구항 2에 있어서,
상기 전기 신호선의 접속 및 절단을 선택적으로 전환 가능한 셀렉터부를 추가로 가지고,
상기 클록 생성부는 상기 셀렉터부에 있어서의 상기 전기 신호선의 절단에 의해서 상기 복수의 유니트가 그룹화되어진 각각에 대해서 마련되어 있는 것을 특징으로 하는 시퀀서 시스템.
청구항 6에 있어서,
상기 복수의 유니트를 그룹화한 각각에 대해서 마련된 상기 클록 생성부는, 서로 다른 주기의 상기 정주기 클록 신호를 생성하는 것을 특징으로 하는 시퀀서 시스템.
청구항 1 또는 청구항 2에 있어서,
복수의 상기 전기 신호선을 가지고,
상기 복수의 유니트는 상기 전기 신호선의 선택에 의해 그룹화될 수 있고,
상기 클록 생성부는 상기 전기 신호선의 선택에 의해서 상기 복수의 유니트가 그룹화되어진 각각에 대해서 마련되어 있는 것을 특징으로 하는 시퀀서 시스템.
청구항 1 또는 청구항 2에 있어서,
서로 직접 연결 또는 케이블을 통하여 접속 가능하게 한 복수의 상기 백플랜의 조합을 갖추는 것을 특징으로 하는 시퀀서 시스템.
청구항 1 또는 청구항 2에 있어서,
상기 복수의 유니트간의 상기 데이터 송수신을 정주기에서 행하는 것을 특징으로 하는 시퀀서 시스템.
청구항 1 또는 청구항 2에 있어서,
상기 복수의 유니트는 네트워크 케이블을 통하여 리모트 유니트에 접속된 네트워크 유니트를 포함하고,
상기 네트워크 유니트는 상기 네트워크 케이블을 통하여 상기 정주기 클록 신호를 전달하는 것을 특징으로 하는 시퀀서 시스템.
청구항 1 또는 청구항 2에 있어서,
상기 복수의 유니트는 네트워크 케이블을 통하여 네트워크에 접속된 네트워크 유니트를 포함하고,
상기 네트워크 유니트는 상기 네트워크에 접속된 다른 시퀀서 시스템으로, 상기 네트워크 케이블을 통하여 상기 정주기 클록 신호를 전달하는 것을 특징으로 하는 시퀀서 시스템.
복수의 유니트와,
상기 복수의 유니트를 장착하는 백플랜과,
상기 복수의 유니트간에 있어서의 데이터의 송수신을 위한 버스 통신선을 가지는 시퀀서 시스템의 제어 방법으로서,
임의의 주기의 정주기 클록 신호를 생성하는 공정과,
상기 버스 통신선과는 별개로 마련된 전기 신호선에 의해, 상기 백플랜을 경유하여 상기 복수의 유니트로 상기 정주기 클록 신호를 전달하는 공정과,
상기 복수의 유니트 각각에서 상기 정주기 클록 신호에 따른 인터럽트 신호를 생성하는 공정과,
해당 유니트의 제어를 행하는 공정과,
상기 생성된 인터럽트 신호에 따라서, 상기 복수의 유니트 상호 간에서, 상기 제어를, 상기 정주기 클록 신호에 대응하는 정주기로 동기시켜서 행하는 공정을 포함하는 것을 특징으로 하는 시퀀서 시스템의 제어 방법.