CN103261983B - 定序器系统及其控制方法 - Google Patents

Abstract

一种定序器系统具有：多个单元（U1至U6）；背板（10），其用于安装单元；总线通信线（L1至L6），其用于进行单元间的数据接收/发送；时钟生成部（13），其生成任意周期的固定周期时钟信号；以及电信号线（S），其与总线通信线独立设置，用于从时钟生成部经过背板向单元传递固定周期时钟信号，单元具有：处理器（P1至P6），其控制单元；以及中断信号控制部（W1至W6），其生成与固定周期时钟信号相对应的中断信号，处理器使用中断信号而使单元的控制定时同步。

Description

定序器系统及其控制方法

技术领域

本发明涉及一种由多个单元等构成的定序器系统及其控制方法，特别是作为有助于提高使用定序器的用户系统及装置整体的性能的方法，涉及下述结构及方法，其使用简单的结构，实现从各种I/O的输入变化定时开始，经过数据的运算及加工等的控制处理，至输出变化定时为止的单元间同步控制。

背景技术

近年来，定序器系统在具备高性能化、高功能化的同时，其应用领域广泛，用户的需求也变得多样化。在上述背景下，要求向定序器系统追加新的功能和提高性能。另外，作为用户为了实现用户系统及装置的高性能化、高功能化而实施的组合，在使用定序器的控制方法中还使用预测控制等高级的控制理论等。与其相对，当前，通过提高对定序器系统进行控制运算的CPU的运算性能而进行应对。另外，存在下述技术（例如特愿2008－522324），即，通过在由多个单元构成的控制装置的单元间进行高速的数据接收/发送而提高定序器系统的性能。

另外，当前，提出了下述技术（例如参照专利文献1），即，利用包含同步控制用的数据通信总线和管理该通信的周期控制器模块在内的结构，使各单元的控制处理同步。以接收到来自周期控制器模块的同步数据为触发，动作控制器模块执行运算，由此进行同步控制，从而利用动作控制器系统减轻各模块的负荷。

此外，当前，还提出了下述技术（例如参照专利文献2），即，使用同步信号，以可靠地进行控制器和设备之间的数据传递。

专利文献1：日本特开2005－293569号公报

专利文献1：日本特开2004－86432号公报

发明内容

在上述的特愿2008－522324的技术中，构成定序器系统的多个单元以独立的控制周期（时钟）动作。在此情况下，通常作为当前的定序器系统共同的课题，在从向输入单元输入的外部输入的电气变化定时（或者是输入单元的外部输入的锁存处理定时）开始，经过CPU单元中的数据运算及加工等的控制处理，至来自输出单元的外部输出的电气变化定时为止的时间会产生波动。

例如，如图16所示，在输入单元的控制周期ns、CPU单元的运算周期cs、输出单元的控制周期ss均不同的情况下，从外部输入变化至外部输出变化为止的时间t31、t32产生差值。另外，从外部输入的锁存处理至外部输出变化为止的时间t33、t34也产生差值。因此，存在下述课题，即，很难使从外部输入变化至外部输出变化为止的时间恒定而保证控制精度。

另外，在利用针对一个CPU单元而设置多个输入/输出单元的结构，实现图16所示的动作的情况下，以对应于各单元而不同的定时锁存的输入数据传递至CPU单元。另外，CPU单元中的运算结果反映在外部输出的电气变化中的定时，也与各单元相对应而不同。

例如，如图17所示，针对一个CPU单元而设置两个输入单元（第1输入单元、第2输入单元）及两个输出单元（第1输出单元、第2输出单元）。第1输入单元的控制周期ns1和第2输入单元的控制周期ns2彼此不同。第1输出单元的控制周期ss1和第2输出单元的控制周期ss2彼此不同。

CPU单元输入来自第1输入单元的输入数据（第1输入数据）和来自第2输入单元的输入数据（第2输入数据），并且输出第1输出数据和第2输出数据。以对应于各输入单元而不同的定时锁存的输入数据（t35≠t36）被输入至CPU单元。CPU单元的运算结果反映在外部输出的电气变化中的定时，也与各输出单元相对应而不同（t37≠t38）。因此，存在下述课题，即，即使在由CPU单元处理的用户程序中使用预测控制等高级的控制理论，也不会充分地取得期待的效果。

在上述的专利文献1的技术中，通过使用同步总线及事件总线这两种总线的构造，实现模块间的同步控制和减轻各模块的负荷。例如如专利文献1的图3及图4所示，在使用共用总线的情况下，有时需要进行如假设出同步用ASIC那样的控制。另外，存在下述问题，即，在共用总线上无法同时处理多个数据，必须与进行同步的模块的数量或同步控制中所需的数据量的增加量成正比地延长同步周期。

关于通过划分出由两种总线处理的数据而提高性能的方法（参照专利文献1的段落【0046】），由于进行同步的1个周期内所需的数据增加，因此该方法不能说是有效的，在各单元中存在不必要的数据的情况下，影响到同步周期中全部单元的数据量。作为其他的问题，在使用两种总线的情况下，在周期控制器模块或各动作模块中使用总线通信用ASIC是导致成本增加和构造复杂化的原因。

另外，在周期控制器模块控制同步定时并使用共用总线的（参照专利文献1的技术方案1）的构造中，为了按照不同的同步周期实施控制，必须准备使用其它周期控制器模块的另外系统，因此，存在在一个系统中无法进行多个周期的同步控制的问题。

上述的专利文献2的技术是以可靠地进行数据传递作为课题的解决手段的技术，使用同步信号，使控制周期不同的模块的处理同步。作为控制器和设备之间的同步定时的处理顺序，首先，在控制器（PLC模块）中的数据输入/输出完成时，向取得同步的设备（选择模块）发送同步信号。然后，根据基于同步信号而产生的中断信号的输入，设备（选择模块）进行动作。

在此情况下，存在控制器（PLC模块）和设备（选择模块）的输入/输出处理无法同时进行的问题（参照专利文献2的图4及段落【0005】）。另外，还存在下述问题，即，不以控制器（PLC模块）中的数据输入/输出的完成为起点而以设备（选择模块）的输入或输出处理为起点的同步控制、或各设备在同步周期内的任意定时进行动作这样的同步控制无法进行。

本发明就是鉴于上述情况而提出的，其目的在于，作为有助于提高使用由安装在背板上的多个单元构成的定序器的系统及装置整体的性能的结构及方法，得到一种定序器系统及其控制方法，其通过在现有的定序器系统中追加低价的结构，从而实现能够进行从各种I/O的输入变化定时开始，经过数据的运算及加工等的控制处理，至输出变化定时为止的协调控制或固定周期控制的高性能的单元间同步控制，并且，在一个定序器系统内实现多个单元间同步控制。

为了解决上述课题并实现目的，本发明的特征在于，具有：多个单元；背板，其用于安装所述单元；总线通信线，其用于所述单元间的数据接收/发送；时钟生成部，其生成任意周期的固定周期时钟信号；以及电信号线，其与所述总线通信线独立设置，用于从所述时钟生成部经由所述背板向所述单元传递所述固定周期时钟信号，所述单元具有：处理器，其控制所述单元；以及中断信号控制部，其生成与所述固定周期时钟信号相对应的中断信号，所述处理器利用所述中断信号而使所述单元的控制定时同步。

发明的效果

本发明所涉及的定序器系统及其控制方法具有下述效果，即，通过向现有的定序器系统中追加低价的结构，从而实现高性能的单元间同步控制，并且，在一个定序器系统内实现多个单元间同步控制。

附图说明

图1是实施方式1所涉及的定序器系统的斜视图。

图2是表示实施方式1所涉及的定序器系统的结构的示意图。

图3是表示实施方式1所涉及的定序器系统的结构的框图。

图4是对实施方式1所涉及的定序器系统中的单元间同步控制进行说明的时序图。

图5是实施方式2所涉及的定序器系统的斜视图。

图6是表示实施方式2所涉及的定序器系统的结构的示意图。

图7是表示实施方式2所涉及的定序器系统的结构的框图。

图8是说明计数器控制部的动作的时序图。

图9是对实施方式2所涉及的定序器系统中的单元间同步控制进行说明的时序图。

图10是实施方式3所涉及的定序器系统的斜视图。

图11是表示实施方式3所涉及的定序器系统的结构的示意图。

图12是表示实施方式3所涉及的定序器系统的结构的框图。

图13是对实施方式3所涉及的定序器系统中的单元间同步控制进行说明的时序图。

图14是表示实施方式6所涉及的定序器系统和经由网络线缆连接的远程单元的图。

图15是表示实施方式7所涉及的定序器系统经由网络单元连接后的状态的图。

图16是说明背景技术的图。

图17是说明背景技术的图。

具体实施方式

下面，基于附图，详细地说明本发明所涉及的定序器系统及其控制方法的实施方式。此外，本发明并不限定于本实施方式。

实施方式1

实施方式1所涉及的定序器系统例如是具有两个CPU单元、两个输入单元及两个输出单元的结构，从输入单元中的输入锁存处理开始，经过CPU单元中的程序处理（数据运算·加工）至输出单元的输出更新处理为止，是以固定周期进行的。

图1是实施方式1所涉及的定序器系统的斜视图。实施方式1所涉及的定序器系统1具有背板10及一个或多个组合型的单元。定序器系统1以一个或多个单元可拆装的方式构成。

定序器系统1例如是可安装n（n是自然数）个单元的结构，根据需要，可以在任意位置处安装m（m是自然数，且m≦n）个单元。在此，作为定序器系统1的一个例子而示出具有六个单元U1至U6（第1CPU单元U1、第2CPU单元U2、第1输入单元U3、第2输入单元U4、第1输出单元U5、第2输出单元U6）的结构。

背板10例如形成为板状。在背板10的表面部上设有用于安装单元的多个插槽（省略图示）。将单元安装在背板10的插槽上。背板10上的各单元的安装位置能够适当地选择。即使在背板10上存在没有安装有单元的插槽，定序器系统1也能够动作。

定序器系统1也可以使用将多个背板10组合而成的结构（省略图示），该多个背板10可以彼此直接连结或经由线缆连接。由此，定序器系统1的设置的自由度提高，可对应于用户所选择的板的形状而选择定序器系统1的结构。另外，板的形状也可对应于用户系统及装置的结构或设置场所而进行选择。在此，所谓板，是用于向控制设备或电气设备等安装或收容的结构，是指由钢板等材料制成的壳体或具有同样功能的部件。

各单元U1至U6例如具有长方体形状。各单元U1至U6在前面部设有操作面板、信号的输入端子及输出端子等。另外，各单元U1至U6在背面部设有用于与背板10连接的连接销等。

定序器系统1在背板10上安装各单元U1至U6，并且，背板10的表面部和各单元U1至U6的背面部经由连接器连接。

图2是表示实施方式1所涉及的定序器系统的结构的示意图。背板10例如构成为包含印刷基板等，在该印刷基板上具有规定的电路（控制电路11等）。控制电路11构成为包含对可实现单元U1至U6的单元间同步控制的固定周期时钟信号进行传递的电路和用于在单元U1至U6间进行数据接收/发送的电路（后述的通信中继控制部12等）。另外，背板10具有连接器K1至K6，其设置在表面部上，用于连接各单元U1至U6。

图3是表示实施方式1所涉及的定序器系统的结构的框图。单元U1至U6分别具有CPU单元、输入单元、输出单元等多种功能。单元U1至U6具有下述功能，即，从时钟生成部13接收用于实现单元间同步控制的固定周期时钟信号。

另外，单元U1至U6具有在各个单元间接收/发送所需的数据的功能。单元U1至U6分别与总线通信线L1至L6和电信号线S连接。总线通信线L1至L6用于单元间数据的接收/发送。电信号线S与总线通信线L1至L6独立设置。电信号线S经由背板10从时钟生成部13向单元U1至U6传递固定周期时钟信号。

单元U1至U6具有处理器P1至P6、总线通信处理部B1至B6及中断信号控制部W1至W6。处理器P1至P6对应于单元U1至U6的功能进行设置，根据功能而在处理器P1至P6内外设有存储器（省略图示）。总线通信处理部B1至B6具有在各个单元间接收/发送所需的数据的功能。中断信号控制部W1至W6具有接收固定周期时钟信号的功能。

在此，对用于实现实施方式1中的单元间同步控制的固定周期时钟信号的处理步骤进行详细地说明。此外，由于单元U1至U6彼此具有相同的结构，进行相同的处理，因此这里以第1CPU单元U1（适当地简称为“单元U1”）为例进行说明。

作为接收固定周期时钟信号并生成及传递针对处理器P1的中断信号的功能，单元U1具有中断信号控制部W1。在背板10上具有用于传递固定周期时钟信号的电信号线S和时钟生成部13。

用于实现单元间同步控制的固定周期时钟信号由时钟生成部13生成，通过电信号线S传递至单元U1等。时钟生成部13具有可生成任意周期的固定周期时钟信号的功能。时钟生成部13基于从单元U1的处理器P1或编程环境S/W（个人计算机等）写入的设定值或指令，向电信号线S输出任意周期的固定周期时钟信号。

固定周期时钟信号的开始及停止，可通过单元U1的处理器P1或编程环境S/W（个人计算机等）的指令进行控制。作为固定周期时钟信号的开始及停止的控制方法，包含在设定值的写入完成后自动地开始输出，并且基于异常检测等自动地停止的方法。

中断信号控制部W1直接接收由电信号线S传递来的固定周期时钟信号，在固定周期时钟信号的上升沿、下降沿或这两个边沿处，针对处理器P1生成并传递中断信号。在单元U1不进行单元间同步控制的情况下，中断信号控制部W1处于动作停止状态。

处理器P1是数据运算·加工单元，对单元U1进行控制，并且，根据需要与总线通信处理部B1或外部装置（省略图示）进行规定数据的接收/发送。处理器P1读取规定的存储单元（省略图示）所存储的程序或设定值，并且，基于读取到的程序或设定值的指示，接收处理器P1内外的存储器或寄存器（省略图示）的数据，进行运算及加工，然后向外部装置或其他单元输入/输出或接收/发送。

处理器P1在进行实施方式1中的单元间同步控制的情况下，如果接收到从中断信号控制部W1传递来的中断信号，则进行基于预先确定的程序或设定值的指示的动作。处理器P1通过接收中断信号，从而优先于其他的程序处理等，或者从动作执行的待机状态开始，执行相应动作。

各单元U1至U6均使用相同的固定周期时钟信号，通过实施与单元U1相同的处理步骤，从而彼此同步地进行动作。

接下来，对实施方式1中的、用于单元U1至U6间的数据接收/发送的结构进行说明。

单元U1至U6具有用于进行数据接收/发送的总线通信处理部B1至B6，经由用于数据接收/发送的总线通信线L1至L6与通信中继控制部12进行1对1连接。单元U1至U6能够通过总线通信处理部B1至B6与任意的对象之间进行非同步的数据接收/发送处理。通信中继控制部12通过中继，对单元U1至U6间的数据接收/发送进行控制。通信中继控制部12具有在单元U1至U6进行非同步通信时，在从多个单元向一个单元发出接收/发送请求的情况下协调的功能。通信中继控制部12除了设置在背板10上之外，还可以设置在单元U1至U6中的任一者上。定序器系统1在将通信中继控制部12设置在任一位置的情况下均能够同样地实施数据接收/发送。

为了实施实施方式1中的单元间同步控制，需要在固定周期时钟信号的特定周期以内，在进行单元间同步控制的单元间，由各单元执行包含单元间同步控制所需数据的接收/发送在内的程序处理等。为此，单元U1至U6的处理器P1至P6具有下述功能，即，在固定周期时钟信号的特定周期以内，对接收到从中断信号控制部W1至W6传递来的中断信号后而启动的各个动作处理是否完成进行监视。另外，处理器P1至P6具有下述功能，即，在对动作处理的完成进行监视而得到的结果中存在异常的情况下停止控制的功能和将异常向用户通知的功能。也可以由用户选择是否针对异常而停止控制。

当前，定序器系统为了能够对系统整体集中地管理而设有称为主单元等的、用于管理系统整体的单元。在实施方式1所涉及的定序器系统1中，第1CPU单元U1承担主单元的作用。在实施方式1中，第1CPU单元U1具有对各单元U1至U6的异常进行监视功能，其中包含由单元U1至U6进行的与单元间同步控制相关的数据接收/发送中的异常。第1CPU单元U1具有下述功能，即，在通过监视而检测到异常等的情况下，如果需要由定序器系统1整体进行处理，则进行适当处理，例如使全部单元U1至U6的动作停止。

图4是对实施方式1所涉及的定序器系统中的单元间同步控制进行说明的时序图。参照图4，对实施方式1中的单元间同步控制的处理步骤进行说明。

在某个同步周期ds1（=ds）的初始的固定周期时钟信号的上升沿的定时，由第1输入单元U3及第2输入单元U4实施了输入锁存处理的数据，在相同的同步周期ds1的期间内，向第1CPU单元U1及第2CPU单元U2这两者进行传递。

在下一个同步周期ds2（=ds）的初始的固定周期时钟信号的上升沿的定时，第1CPU单元U1及第2CPU单元U2使用在前一个同步周期ds1中从第1输入单元U3及第2输入单元U4传递来的数据、和在当前定时保持的内部数据进行程序处理。第1CPU单元U1及第2CPU单元U2将程序处理的执行结果，在相同的同步周期ds2的期间内向第1输出单元U5或第2输出单元U6传递。

在接下来的一个同步周期ds3（=ds）的初始的固定周期时钟信号的上升沿的定时，第1输出单元U5及第2输出单元U6使用在前一个同步周期ds2中从第1CPU单元U1及第2CPU单元U2传递来的数据，进行输出更新处理。

从输入锁存处理至输出更新处理的时间t1相当于同步周期ds×2。各单元U1至U6在每个同步周期ds中连续地进行各个处理。从下一个输入锁存处理至输出更新处理的时间t2也与时间t1相同，相当于同步周期ds×2。对于数据的传递，可以是CPU单元U1、U2主动地进行，也可以是输入单元U3、U4及输出单元U5、U6主动地进行。

如上所述，根据实施方式1，作为使用多个单元U1至U6进行的单元间同步控制，从输入单元U3、U4中的输入锁存处理开始，经过CPU单元U1、U2中的程序处理（数据运算·加工），至输出单元U5、U6的输出更新处理为止，能够以固定周期（同步周期ds×2）执行。另外，在各个同步周期ds中能够进行连续的单元间同步控制。

定序器系统1通过将具有电信号线S及中断信号控制部W1至W6的简单且低价的结构向现有结构中追加，从而能够实现以任意周期进行的单元间同步控制。另外，作为有助于提高使用定序器的用户系统及装置整体的性能的方法，能够实现从各种I/O的输入变化定时开始，经过数据的运算及加工等控制处理，至输出变化定时为止的单元间同步控制。由此，在由CPU单元U1、U2处理的用户程序中使用预测控制这样的高级控制理论的情况下，能够充分地取得期待的效果。

此外，时钟生成部13除了背板10之外，也可以设置在作为主单元的第1CPU单元U1、除了主单元之外的单元U2至U6中的任一者上。定序器系统1在时钟生成部13设置在上述任意位置的情况下，同样地能够实施单元间同步控制。

单元U1至U6可以分别选择是否利用固定周期时钟信号进行单元间同步控制。由此，定序器系统1能够选择期望的单元而实施单元间同步控制。

实施方式2

对于实施方式2所涉及的定序器系统，向实施方式1的结构中的各单元追加计数器控制部，使用计数器控制部进行单元间同步控制。在实施方式1中从输入锁存处理开始至输出更新处理为止进行同步控制，与此相对，实施方式2能够实现从输入变化定时开始至输出变化定时为止的同步控制。对于与实施方式1相同的部分标注相同的标号并适当地省略重复的说明。

实施方式2所涉及的定序器系统例如是具有一个CPU单元、一个输入单元及一个输出单元的结构，从输入单元的外部输入端子的输入变化定时开始，经过CPU单元中的程序处理（数据运算·加工），至输出单元的外部输出端子的输出变化定时为止，以固定周期进行。

图5是实施方式2所涉及的定序器系统的斜视图。在此，作为实施方式2所涉及的定序器系统2的一个例子而示出具有三个单元U11至U13（CPU单元U11、输入单元U12、输出单元U13）的结构。

图6是表示实施方式2所涉及的定序器系统的结构的示意图。背板10具有连接器K11至K13，它们设置在表面部上，用于连接各单元U11至U13。

图7是表示实施方式2所涉及的定序器系统的结构的框图。单元U11至U13分别与总线通信线L11至L13和电信号线S连接。总线通信线L11至L13用于单元间数据的接收/发送。电信号线S与总线通信线L11至L13独立设置。

单元U11至U13具有处理器P11至P13、总线通信处理部B11至B13、中断信号控制部W11至W13及计数器控制部C11至C13。处理器P11至P13对应于单元U11至U13的功能进行设置，根据功能而在处理器P11至P13内外设有存储器（省略图示）。总线通信处理部B11至B13具有在各个单元间接收/发送所需数据的功能。

计数器控制部C11至C13具有接收固定周期时钟信号的功能。中断信号控制部W11至W13与计数器控制部C11至C13协同动作。

在此，对用于实现实施方式2中的单元间同步控制的固定周期时钟信号的处理步骤进行详细地说明。此外，由于单元U11至U13彼此具有相同的结构，进行相同的处理，因此这里以CPU单元U11（适当地简称为“单元U11”）为例进行说明。

作为接收固定周期时钟信号且控制同步用计数器的功能，单元U11具有计数器控制部C11。另外，作为与计数器控制部C11协作，针对处理器P11生成并传递中断信号的功能，单元U11具有中断信号控制部W11。

用于实现单元间同步控制的固定周期时钟信号由时钟生成部13生成，通过电信号线S传递至单元U11等。时钟生成部13与实施方式1同样地，具有可生成任意周期的固定周期时钟信号的功能。时钟生成部13将任意周期的固定周期时钟信号输出至电信号线S。时钟生成部13与实施方式1同样地，可控制固定周期时钟信号的开始及停止。

图8是说明计数器控制部的动作的时序图。计数器控制部C11至C13接收通过电信号线S传递来的固定周期时钟信号，在固定周期时钟信号的上升沿、下降沿或这两个边沿处，执行将计数器控制部C11至C13内的同步用计数器c11至c13归零（适当地称作归“0”）的动作。

各单元U11至U13的计数器控制部C11至C13的动作频率均相同。计数器控制部C11至C13同时将同步用计数器c11至c13归“0”，以相同的周期进行累加动作。

中断信号控制部W11与计数器控制部C11协同动作。在从处理器P11等通知到的任意值和计数器控制部C11内的同步用计数器的值一致的情况下，中断信号控制部W11生成中断信号并传递至处理器P11。另外，中断信号控制部W11通过基于来自处理器P11等的指令而生成中断信号并传递至计数器控制部C11，从而进行将计数器控制部C11内的同步用计数器的值锁存，并传递及写入至处理器P11或规定的存储器等中的动作。

处理器P11与实施方式1同样地，是数据运算·加工单元，对单元U11进行控制，并且，根据需要而向总线通信处理部B11或外部装置（省略图示）进行规定数据的接收/发送。

作为用于进行实施方式2中的单元间同步控制的动作，处理器P11使单元U11进行以下的两个动作中的某一个动作。

第一个动作是通过处理器P11接收从中断信号控制部W11传递来的中断信号，基于预先确定的程序或预先设定的指示而进行的动作。处理器P11通过接收中断信号，而优先于其他的程序处理等或从动作执行的待机状态开始执行相应动作。处理器P11通过向中断信号控制部W11传递任意值，在计数器控制部C11的同步用计数器为任意值时，从中断信号控制部W11接收中断信号而进行相应动作。

第二个动作是通过对应于来自外部装置（省略图示）的数据的接收、外部输入数据的变化定时或数据运算及加工的结果，将指令传递至中断信号控制部W11，从而将计数器控制部C11内的同步用计数器的值锁存，并进行读取的动作。

关于单元U11至U13中的用于数据接收/发送的结构及异常的监视等，与实施方式1相同。

图9是对实施方式2所涉及的定序器系统中的单元间同步控制进行说明的时序图。单元U11至U13的计数器控制部C11至C13在固定周期时钟信号的上升沿的定时将同步用计数器归“0”，并使计数器以相同的动作频率进行累加动作。

如果在某个同步周期ds1（=ds）内外部输入发生变化，输入单元U12检测到外部输入的变化，则输入单元U12对变化后的输入数据和该定时的同步用计数器c12的值（t10）即输入变化定时数据进行锁存处理。

CPU单元U11在相同的同步周期ds1中实施输入数据的刷新处理。CPU单元U11在同步周期ds1中接收输入单元12进行锁存处理后的输入数据和输入变化定时数据。

在下一个同步周期ds2（=ds）的初始的固定周期时钟信号的上升沿的定时，CPU单元U11的处理器P11使用在前一个同步周期ds1中经过输入/输出刷新后接收到的数据、和在当前定时保持的内部数据进行程序处理。处理器P11在同步周期ds2中对程序处理的执行结果和该程序处理中使用的输入数据的输入变化定时数据进行输入/输出刷新，然后传递至输出单元U13。此外，在同步用计数器的值为“0”时，处理器P11从中断信号控制部W11接收中断信号。

在接下来的一个同步周期ds3（=ds）中，输出单元U13在同步用计数器c13的值成为t10的定时，进行外部输出端子的更新变化处理。输出单元U13基于通过前一个同步周期ds2的输入/输出刷新而从CPU单元U11传递来的程序处理的执行结果，进行更新变化处理。从外部输入变化至外部输出变化为止的时间t13相当于同步周期ds×2。输入/输出刷新处理执行至每个同步周期ds结束为止。

假设在同步周期ds2中，在同步用计数器c12的值为t11的定时，下一次外部输入发生变化。与其相对应，输出单元U13在同步周期ds4中，在同步用计数器c13的值成为t11的定时，进行外部输出端子的更新变化处理。从外部输入变化至外部输出变化为止的时间t14相当于同步周期ds×2。

假设在同步周期ds3中，在同步用计数器c12的值为t12的定时，再下一次外部输入发生变化。与其相对应，输出单元U13在同步周期ds5中，在同步用计数器c13的值成为t12的定时，进行外部输出端子的更新变化处理。从外部输入变化至外部输出变化为止的时间t15相当于同步周期ds×2。

各单元U11至U13在每个同步周期ds中连续地执行各个处理。对于数据的传递，可以是CPU单元U11主动地进行，也可以是输入单元U12及输出单元U13主动地进行。

如上所述，根据实施方式2，作为使用多个单元U11至U13进行的单元间同步控制，从输入单元U12中的外部输入的变化开始，经过CPU单元U11中的程序处理（数据运算·加工），至输出单元U13中的外部输出的变化为止，能够以固定周期（同步周期ds×2）执行。另外，能够在每个同步周期ds1中进行连续的单元间同步控制。

定序器系统2通过将基于固定周期时钟信号而归“0”的同步用计数器的值应用于各单元U11至U13内的控制处理中，从而能够以使从外部输入变化至外部输出变化为止的时间成为恒定的方式进行动作。作为有助于提高使用定序器的用户系统及装置整体的性能的方法，通过使从外部输入变化至外部输出变化为止的时间恒定，从而能够进行保证精度的控制，具有实现高性能化、高功能化的效果。

另外，对于输出单元U13进行外部输出端子的更新变化处理的定时，也可以使用对输入变化定时数据t10、t11、t12实施了程序处理而得到的值t10’、t11’、t12’。由此，对于定序器系统2，用户可以根据外部输入的状态进行使输出更新处理的定时变化等的控制，从而能够实现用户系统/装置的高性能化、高功能化。

此外，在实施方式2中示出了在一个同步周期ds内发生1次输入变化的情况的例子，但在一个同步周期ds内发生多次输入变化的情况下也可以同样地动作。通过针对各个输入变化，实施输入单元U12中的锁存处理、CPU单元U11中的程序处理、输出单元U13中的更新变化处理，在一个同步周期ds内输入变化发生1次或多次的情况下均进行相同的动作。

实施方式3

实施方式3所涉及的定序器系统，是在实施方式2的结构中的除了CPU单元之外的单元的组合中应用了单元间同步控制。另外，实施方式3的结构，在实施方式2的结构中追加了设置在电信号线上的选择部。对于与实施方式2相同的部分标注相同的标号并适当地省略重复的说明。

实施方式3所涉及的定序器系统例如是分别具有一个CPU单元、一个输入单元、一个输出单元、一个高功能输入单元及一个高功能输出单元的结构。其中，从高功能输入单元中的输入锁存处理开始，经过高功能输出单元中的数据运算及加工，至高功能输出单元中的输出更新处理为止以固定周期进行。对于高功能输入单元及高功能输出单元之外的单元，进行如现有技术那样的定序控制。

图10是实施方式3所涉及的定序器系统的斜视图。在此，作为实施方式3所涉及的定序器系统3的一个例子而示出具有五个单元U21至U25（CPU单元U21、输入单元U22、输出单元U23、高功能输入单元U24、高功能输出单元U25）的结构。

图11是表示实施方式3所涉及的定序器系统的结构的示意图。背板10具有连接器K21至K25，它们设置在表面部上，用于连接各单元U21至U25。

图12是表示实施方式3所涉及的定序器系统的结构的框图。实施方式3与实施方式2的不同点在于具有两个时钟生成部13、14和具有选择部15。

单元U21至U25分别与总线通信线L21至L25和电信号线S连接。总线通信线L21至L25用于进行单元间数据的接收/发送。电信号线S与总线通信线L21至L25独立设置。

单元U21至U25具有处理器P21至P25、总线通信处理部B21至B25、中断信号控制部W21至W25及计数器控制部C21至C25。处理器P21至P25对应于单元U21至U25的功能进行设置，根据功能而在处理器P21至P25内外设有存储器（省略图示）。总线通信处理部B21至B25具有在各个单元间接收/发送所需数据的功能。

计数器控制部C21至C25具有接收固定周期时钟信号的功能。中断信号控制部W21至W25与计数器控制部C21至C25协同动作。

选择部15配置在电信号线S上。CPU单元U21、输入单元U22、输出单元U23、高功能输入单元U24、高功能输出单元U25以该顺序并联在电信号线S上，其中，选择部15配置在输出单元U23和高功能输入单元U24之间。选择部15可选择地切换电信号线S的连接及切断状态。在实施方式3中，选择部15处于将电信号线S切断的状态。此外，选择部15配置在背板10上，但设置位置也可以是背板10上以外的其他位置。

电信号线S由选择部15切断为两部分。通过由选择部15将电信号线S切断，从而定序器系统3的单元U21至U25分成通过电信号线S彼此连接的单元U21至U23和单元U24至U25这两个组。在实施方式3中，一个时钟生成部14生成的固定周期时钟信号通过电信号线S仅传递至单元U24至U25，仅单元U24至U25进行单元间同步控制。

对于定序器系统3，通过将选择部15切换为使电信号线S处于切断的状态，从而能够在一个定序器系统3内分成多个组。选择部15基于从CPU单元U21的处理器P21或编程环境S/W（个人计算机等）写入的设定值或指令进行动作。

用于单元U24和U25的单元间同步控制的固定周期时钟信号的生成及传递、计数器控制部C21至C25、中断信号控制部W24和W25、处理器P24和P25的动作与实施方式2相同。

对于用于单元U21至U25的数据接收/发送的结构及异常监视等与实施方式2相同。但是，在实施方式3中，对于单元U24和单元U25的单元间同步控制所需的数据，仅在单元U24和单元U25之间稳定地进行数据接收/发送。

对于定序器系统3的单元U24和单元U25，通过完全不受对定序器系统3整体进行管理的CPU单元U21的控制及通信影响的稳定的单元间同步控制，从而能够实现高精度的固定周期控制和高速响应处理等。此外，对于CPU单元U21，具有减轻控制及通信的负荷的效果。由此，具有有助于提高定序器系统3整体性能的效果。

图13是对实施方式3所涉及的定序器系统中的单元间同步控制进行说明的时序图。单元U24和单元U25的计数器控制部C24和C25在固定周期时钟信号的上升沿的定时，使同步用计数器归“0”，并以相同的动作频率进行累加动作。

高功能输入单元U24在某个同步周期ds1（=ds）中的同步用计数器c的值为“0”时即在固定周期时钟信号的上升沿的定时，进行外部输入的锁存处理。高功能输入单元U24在相同的同步周期ds1中，将输入数据传递至高功能输出单元U25。

高功能输出单元U25在相同的同步周期ds1中的同步用计数器c的值为“40”时，基于在同步周期ds1内从高功能输入单元U24传递来的数据，进行数据的运算及加工处理。高功能输出单元U25在下一个同步周期ds2中的同步用计数器c的值为“0”时即固定周期时钟信号的上升沿的定时，进行外部输出的更新处理。

成为高功能输出单元U25中的与输入数据相对应的动作起点的同步用计数器c的值“40”，是用于单元间同步控制而预先设定的值。该值足以满足用于完成高功能输入单元U24中的输入锁存处理、输入数据在单元间的传递及高功能输出单元U25中的输出更新处理所需要的时间。

高功能输入单元U24及高功能输出单元U25在每个同步周期ds中连续地执行各个处理。从输入锁存处理至输出更新处理为止的时间t21、t22、t23均相当于同步周期ds。对于数据的传递，可以是高功能输入单元U24主动地进行，也可以是高功能输出单元U25主动地进行。

如上所述，根据实施方式3，在除了CPU单元U21之外的单元的组合中的同步控制可以通过简单且低价的结构实现。另外，可使现有的定序控制和单元间同步控制共存于一个定序器系统3内。

定序器系统3也可以通过利用选择部15将电信号线S形成为连接状态，使单元U21至U23的计数器控制部C21至C23及中断信号控制部W21至W23的动作停止，从而在单元U21至U23中使用现有的定序控制。

定序器系统3也可以代替设置有选择部15的结构而成为设置多条电信号线（省略图示）的结构，通过对电信号线进行选择而能够对多个单元进行分组。在该情况下，除了CPU单元U21之外的单元的组合中的同步控制也可以通过简单且低价的结构实现，可以实现使现有的定序控制和单元间同步控制共存于一个定序器系统3内的效果。

实施方式4

实施方式4所涉及的定序器系统能够在一个定序器系统内同时实施多个单元间同步控制，并以彼此不同的同步周期进行动作。另外，实施方式4的结构与实施方式3的结构相同。在实施方式4中，参照与实施方式3相同的图10至图12，并适当地省略重复说明。

实施方式4所涉及的定序器系统3例如在一个定序器系统3内同时实施两种单元间同步控制。定序器系统3在一个定序器系统3内同时实施三个单元U21至U23的单元间同步控制（下面称为第1单元间同步控制）和两个单元U24至U25的单元间同步控制（下面称为第2单元间同步控制）。第1单元间同步控制和第2单元间同步控制具有彼此不同的同步周期。

在通过选择部15使电信号线S切断的状态下，单元U21至U23经由电信号线S与一个时钟生成部13连接。单元U21至U23通过电信号线S传递在时钟生成部13中生成的固定周期时钟信号，进行第1单元间同步控制。单元U24和U25通过电信号线S传递在时钟生成部14中生成的固定周期时钟信号，进行第2单元间同步控制。时钟生成部13和时钟生成部14生成彼此具有不同周期的固定周期时钟信号。

对于第1单元间同步控制所需的数据，仅在单元U21至U23之间稳定地进行数据的接收/发送。对于第2单元间同步控制所需的数据，仅在单元U24和U25之间稳定地进行数据的接收/发送。

定序器系统3能够在使用第1单元间同步控制的组和使用第2单元间同步控制的组中，在彼此不对控制及通信产生影响的情况下实施同步控制。另外，通过由一个定序器系统3同时实施第1单元间同步控制和第2单元间同步控制，从而即使用于系统整体的同步控制所需的数据量增加，也能够避免与数据量的增加成正比地延长同步周期。

如上所述，根据实施方式4，具有下述效果，即，能够利用简单的结构，在一个定序器系统3内同时实施同步周期不同的多个单元间同步控制。用于单元间同步控制的组并不限定于两组，也可以为大于或等于三组。定序器系统3能够通过增加选择部15及时钟生成部13、14的数量，而容易地增加用于单元间同步控制的组。

对每个组同时实施的单元间同步控制并不限定于彼此具有不同的同步周期的情况，也可以具有相同的同步周期。在全部的组以相同的同步周期实施单元间同步控制的情况下，可以将选择部15设为连接状态，将时钟生成部13、14中的一个生成的固定周期时钟信号传递至各单元U21至U25。单元间同步控制所需的数据可以在单元U21至U25之间稳定地进行数据的接收/发送。

定序器系统3也可以代替设置有选择部15的结构而成为设置多条电信号线（省略图示）的结构，通过对电信号线进行选择而能够对多个单元进行分组。时钟生成部与通过对电信号线进行选择而将多个单元分组后的各组相对应进行设置。在该情况下，具有下述效果，即，能够利用简单的结构，在一个定序器系统3内同时实施同步周期不同的多个单元间同步控制。

实施方式5

实施方式5所涉及的定序器系统，不是各单元非同步地进行实施方式1至4中的单元间数据接收/发送的情况，而是以固定周期（同步）进行数据接收/发送的情况（关于各单元的控制处理的同步，例如参照专利文献1）。

例如在专利文献1的技术中的单元间数据接收/发送中，各单元与从同步主站点发送出的数据同步，各单元在规定的定时向通信中继控制部进行数据发送，进行单元间的数据共享、以固定周期进行动作。通过使数据接收/发送的周期与用于单元间同步控制的固定周期时钟信号的周期同步，从而能够实现单元间同步控制。对于周期，除了彼此相同之外，也可以存在成比例或分频的关系。

在实施方式5中，如果像实施方式4那样在一个定序器系统内进行多组单元间同步控制，则可以通过使同步周期相同，实现固定周期下的数据接收/发送。此外，在各组中以不同的同步周期进行数据接收/发送的情况下，或使各组以不同的同步周期进行动作的情况下，可以追加针对各组的通信中继处理部，或追加用于各组间的数据接收/发送的单元。作为单元间的数据接收/发送的方法，可以适用实施方式1至4的非同步的方法和实施方式5的固定周期的方法这两者。

实施方式6

实施方式6所涉及的定序器系统，将用于实现实施方式1至5的单元间同步控制的固定周期时钟信号，经由网络线缆进行传递。网络线缆将网络单元和远程单元连接。对于与实施方式1相同的部分标注相同的标号并省略重复的说明。

图14是表示实施方式6所涉及的定序器系统和经由网络线缆连接的远程单元的图。实施方式6所涉及的定序器系统4例如是具有四个单元U31至U34的结构。其中，单元U34是网络单元。网络单元U34经由网络线缆N与远程单元RU1至RU3连接。

在实施方式6中，进行单元间同步控制的单元的组合可以是远程单元RU1至RU3之间的组合，也可以是背板10上的单元U31至U34及远程单元RU1至RU3的组合。

网络线缆N对用于实现实施方式1至5中的单元间同步控制的固定周期时钟信号或者用于实现单元间同步控制所需的定时信息进行传递。网络上的单元间的连接方法，可以是以连锁式从网络单元U34连接远程单元RU1至RU3的所谓的线型（或多点型）连接、星型连接、环型连接中的某一种，也可以将这些连接方法进行混用。

在通过网络进行长距离传送的情况下，有时固定周期时钟信号或定时信息的传递发生延迟，到达各个远程单元RU1至RU3的到达时间不同。远程单元RU1至RU3也可以具有针对到达时间的延迟进行校正的功能。

根据上述的实施方式6，在散布在远离输入/输出设备的位置处，且通过省配线网络连接的远程单元的使用有效的用户系统及装置中，能够通过多个远程单元的组合实现单元间同步控制。

定序器系统4可以形成为下述结构，其在背板上安装多个网络单元，各网络单元经由网络线缆N与远程单元连接。在该情况下，通过各网络单元使用同一用于单元间同步控制的固定周期时钟信号，从而能够在全部的网络线缆N上的远程单元间实现单元间同步控制。另外，能够实现全部的网络线缆N上的远程单元和背板10上的单元之间的单元间同步控制。

实施方式7

对于实施方式7所涉及的定序器系统，用于实现实施方式1至5的单元间同步控制的固定周期时钟信号，经由与网络单元连接的网络线缆传递至其他的定序器系统的网络单元。

图15是表示实施方式7所涉及的定序器系统经由网络单元连接后的状态的图。实施方式7所涉及的定序器系统5、6例如是分别具有三个单元U41至U43、U44至U46的结构。其中，单元U41、U44是网络单元。网络线缆N将定序器系统5的网络单元U41和定序器系统6的网络单元U44连接。网络能够将大于或等于两个具有网络功能的单元连接。

网络单元U41、U44接收用于实现实施方式1至5中的单元间同步控制的固定周期时钟信号。网络单元U41、U44具有下述功能，即，将固定周期时钟信号或用于实现单元间同步控制所需的定时信息，经由网络线缆N传递至其他单元。另外，网络单元U41、U44具有将固定周期时钟信号或定时信息传递至自身所安装的背板10上的单元的功能。

网络单元U41、U44之间的连接方法可以是以连锁式从一个网络单元进行连接的所谓线型（或多点型）连接、星型连接、环型连接中的某一种，也可以将这些连接方法进行混用。

在通过网络进行长距离传送的情况下，可能有时固定周期时钟信号或定时信息的传递发生延迟，到达网络上的各单元的到达时间不同。网络单元U41、U44可以具有针对到达时间的延迟进行校正的功能。

根据上述的实施方式7，在散布在彼此远离的位置处的多个定序器系统通过网络进行连接，且在定序器系统之间需要进行数据的接收/发送的用户系统及装置中，能够通过经由网络的单元的组合而实现单元间同步控制。

工业实用性

如上所述，本发明所涉及的定序器系统及其控制方法，适用于高性能的单元间同步控制的实现，即，作为有助于提高使用定序器的用户系统及装置整体的性能的方法，能够使用简单的结构，实现从各种I/O的输入变化定时开始，经过数据的运算及加工等的控制处理，至输出变化定时为止的协调控制或固定周期控制。另外，适用于高性能的单元间同步控制的实现，即，作为提高使用定序器的系统及装置的可追溯性或维护性的方法，能够使用简单的结构，实现数据收集定时的同步性的确保和时间上相互关系的明确化。

标号的说明

1、2、3、4、5、6定序器系统

10背板

11控制电路

12通信中继控制部

13、14时钟生成部

15选择部

B1至B6、B11至B13总线通信处理部

C11至C13、C21至C25计数器控制部

K1至K6、K11至K13、K21至K25连接器

L1至L6、L11至L13、L21至L25总线通信线

N网络线缆

P1至P6、P11至P13、P21至P25处理器

RU1至RU3远程单元

S电信号线

U1至U6、U11至U13、U21至U25、U31至U34、U41至U46单元

W1至W6、W11至W13、W21至W25中断信号控制部

Claims (13)

1.一种定序器系统，其特征在于，具有：

多个单元，这些单元包含实施输入锁存处理的输入单元、实施数据的控制处理的CPU单元、以及实施输出更新处理的输出单元；

背板，其安装有所述多个单元；

总线通信线，其用于进行所述多个单元间的数据接收/发送；

时钟生成部，其生成用于所述多个单元间的同步控制的固定周期时钟信号；以及

电信号线，其与所述总线通信线独立设置，用于从所述时钟生成部经由所述背板向所述多个单元传递所述固定周期时钟信号，

所述多个单元分别具有：

处理器，其实施单元各自中的数据的控制处理；以及

中断信号控制部，其与所述电信号线连接，与经由所述电信号线接收到的所述固定周期时钟信号相对应而生成中断信号，

所述处理器根据所述生成的中断信号，在所述多个单元彼此之间，使所述多个单元各自的处理以与所述固定周期时钟信号相对应的固定周期同步地进行。

2.根据权利要求1所述的定序器系统，其特征在于，

所述多个单元分别还具有计数器控制部，其用于控制同步用计数器，

所述计数器控制部对应于所述固定周期时钟信号而执行所述同步用计数器的归零，在所述单元各自中，以相同的动作频率使所述同步用计数器进行累加动作，

所述中断信号控制部对应于所述同步用计数器的值生成所述中断信号。

3.根据权利要求1或2所述的定序器系统，其特征在于，

所述多个单元包含用于管理系统整体的主单元，

所述时钟生成部，设置在所述主单元、所述多个单元中除了所述主单元之外的单元以及所述背板中的任一者上。

4.根据权利要求1或2所述的定序器系统，其特征在于，

还具有通信中继处理部，其通过中继，控制所述多个单元间的所述数据接收/发送，

所述通信中继处理部设置在所述多个单元及所述背板中的任一者上。

5.根据权利要求1或2所述的定序器系统，其特征在于，

所述电信号线向构成所述定序器系统的所述多个单元全体传递所述固定周期时钟信号，

所述多个单元分别能够选择是否通过所述固定周期时钟信号实施同步控制。

6.根据权利要求1或2所述的定序器系统，其特征在于，

还具有选择部，其可选择地切换所述电信号线的连接及切断，

所述时钟生成部是与通过所述选择部将所述电信号线切断而将所述多个单元分组所得到的各组相对应而设置的。

7.根据权利要求6所述的定序器系统，其特征在于，

与将所述多个单元分组所得到的各组相对应而设置的所述时钟生成部，彼此生成不同周期的所述固定周期时钟信号。

8.根据权利要求1或2所述的定序器系统，其特征在于，

具有多条所述电信号线，

所述多个单元可通过所述电信号线的选择进行分组，

所述时钟生成部是与通过所述电信号线的选择而将所述多个单元分组所得到的各组相对应而设置的。

9.根据权利要求1或2所述的定序器系统，其特征在于，

具有可彼此直接连接或经由线缆连接的多个所述背板的组合。

10.根据权利要求1或2所述的定序器系统，其特征在于，

以固定周期进行所述多个单元间的所述数据接收/发送。

11.根据权利要求1或2所述的定序器系统，其特征在于，

所述多个单元包含经由网络线缆与远程单元连接的网络单元，

所述网络单元经由所述网络线缆而传递所述固定周期时钟信号。

12.根据权利要求1或2所述的定序器系统，其特征在于，

所述多个单元包含经由网络线缆与网络连接的网络单元，

所述网络单元经由所述网络线缆，向与所述网络连接的其他定序器系统传递所述固定周期时钟信号。

13.一种定序器系统的控制方法，其中，该定序器系统具有：

多个单元，这些单元包含实施输入锁存处理的输入单元、实施数据的控制处理的CPU单元、以及实施输出更新处理的输出单元；

背板，其安装有所述多个单元；以及

总线通信线，其用于进行所述多个单元间的数据接收/发送，

该定序器系统的控制方法的特征在于，包含下述工序：

生成用于所述多个单元间的同步控制的固定周期时钟信号的工序；

通过与所述总线通信线独立设置的电信号线，经由所述背板向所述多个单元传递所述固定周期时钟信号的工序；

在所述多个单元的每一个中，实施单元各自中的数据的控制处理的工序；以及

在所述多个单元的每一个中，与经由所述电信号线接收到的所述固定周期时钟信号相对应而生成中断信号的工序，

该定序器系统的控制方法还包含：

根据所述生成的中断信号，在所述多个单元彼此之间，使所述多个单元各自的处理以与所述固定周期时钟信号相对应的固定周期同步地进行的工序。