CN105637433B - 控制装置及控制方法 - Google Patents

Abstract

构成控制系统的至少一部分的控制装置包含主控控制部以及至少通过通信线路与主控控制部连接的至少1个从属控制部。从属控制部包含：计时单元，其用于与主控控制部同步；输入部，其用于受理中断信号；在通过输入部接收到中断信号时，从计时单元获取表示定时的信息，并将中断信号的输入向主控控制部进行通知的单元；以及在通过通信线路从主控控制部接收到请求时，将获取到的表示定时的信息经由通信线路向主控控制部发送的单元。

Description

控制装置及控制方法

技术领域

本发明涉及控制装置及其执行的控制方法，该控制装置构成用于对机械或设备等的动作进行控制的控制系统的至少一部分。

背景技术

在众多生产现场所使用的机械或设备典型地由可编程控制器(ProgrammableLogic Controller；以下也称为“PLC”)等组成的控制系统来控制。这样的控制系统包含IO(Input Output；输入输出)组件(unit)，该IO组件负责从外部的开关或传感器等输入信号以及向外部的继电器或致动器输出信号。

在这样的控制系统中，为了满足要求的控制规则，准备有各种中断功能。作为这样的中断功能的一例，已知有IO中断、断电中断、定时中断等。IO中断是指以从外部输入信号为契机来执行中断处理的功能，断电中断是指以切断供应至PLC等的电源为契机来执行中断处理的功能，定时中断是指按每个预先规定的周期来执行中断处理的功能。

作为与这样的中断功能有关的现有技术，JP特开2012-010216号公报(专利文献1)公开了具有经网络连接的主机装置以及周边装置的中断系统等。另外，JP特开2011-086120号公报(专利文献2)公开了如下控制装置：在基于串行总线构成的控制装置中将用于进行同步处理的中断信号在相同的定时通知给需要的装置，降低同步中断信号的偏差。

现有技术文献

专利文献

专利文献1:JP特开2012-010216号公报

专利文献2:JP特开2011-086120号公报

发明内容

发明要解决的课题

例如，若想使用输入至IO组件的中断信号来实现IO中断，则需要将输入至IO组件的中断信号经由总线或网络等传递给运算主体。此时，会存在中断信号的传输所需的时间等会影响用户程序的执行的情况。

在上述的专利文献1中，仅示教了中断信号的传输方法，并未考虑中断信号的输入定时等。在专利文献2中，采用将用于进行同步处理的中断信号在相同的定时通知给需要的装置这样的构成，但在该构成中，需要将中断信号通知给多个装置，从而存在信号的传输量会增大的课题。故而，要求能更自由地控制因中断发生而被执行的各种程序的执行定时等的控制装置。

用于解决课题的手段

本发明的一局面涉及一种控制装置，构成控制系统的至少一部分，具备：主控控制部；以及至少1个从属控制部，其至少经由通信线路与主控控制部连接。从属控制部包含：计时单元，其用于与主控控制部同步；输入部，其用于受理中断信号；在通过输入部接收到中断信号时，从计时单元获取表示定时的信息，并将中断信号的输入向主控控制部进行通知的单元；以及在通过通信线路从主控控制部接收到请求时，将获取到的表示定时的信息经由通信线路向主控控制部发送的单元。

优选地，主控控制部与从属控制部还经由中断线路进行连接，从属控制部将中断信号的输入经由中断线路通知给主控控制部。

或者优选地，从属控制部将表示中断信号的输入的信息经由通信线路通知给主控控制部。

进而优选地，主控控制部构成为通过通信线路向从属控制部周期性地发出询问，从属控制部在接收到来自主控控制部的询问时，若已接收中断信号，则将表示中断信号的输入的信息向主控控制部通知。

优选地，通信线路包括用于从主控控制部向从属控制部传输数据的下行链路、以及用于从从属控制部向主控控制部传输数据的上行链路。主控控制部包含：在经由上行链路的来自从属控制部的数据发送完成时，将用于对上行链路进行去激活的指令通过下行链路向从属控制部发送的单元；以及在接收到经由中断线路的来自从属控制部的中断信号的输入的通知时，将用于对上行链路进行激活的指令通过下行链路向从属控制部发送的单元。

优选地，控制装置包含多个从属控制部，控制装置包含限制单元，该限制单元用于限制能将中断信号的输入通知给主控控制部的从属控制部。

优选地，将对从主控控制部经由通信线路而发送的请求进行接收的从属控制部限制为能通知中断信号的输入的从属控制部。

优选地，各从属控制部包含：逻辑和电路，其被插入至中断线路中，用于将如下的逻辑和作为新的用于通知中断信号的输入的信号进行输出，该逻辑和是来自前级的从属控制部的用于通知中断信号的输入的信号与自身的用于通知中断信号的输入的信号的逻辑和；以及切换电路，其用于切换是否将从逻辑和电路输出的新的用于通知中断信号的输入的信号向后级的从属控制部进行输出。

根据本发明的另一局面，提供一种控制系统中的控制方法，该控制系统包含：主控控制部；以及至少1个从属控制部，其至少经由通信线路与主控控制部连接。控制方法包含：从属控制部在通过输入部接收到中断信号时，从与主控控制部之间同步的计时单元获取表示定时的信息，并将中断信号的输入向主控控制部进行通知的步骤；以及在通过通信线路从主控控制部接收到请求时，将获取到的表示定时的信息经由通信线路向主控控制部发送的步骤。

发明效果

根据本发明的一局面所涉及的控制装置，能在中断处理中更自由地控制各种程序的执行定时等。

附图说明

图1是表示本发明的实施方式所涉及的PLC系统的整体构成的示意图。

图2是表示本实施方式所涉及的主处理装置中的连接构成的示意图。

图3是表示本实施方式所涉及的构成主处理装置的CPU组件的硬件构成的示意图。

图4是表示本实施方式所涉及的构成远程IO装置的主控组件的硬件构成的示意图。

图5是表示本实施方式所涉及的构成PLC系统的IO组件的硬件构成的示意图。

图6是用于说明本实施方式所涉及的PLC系统中的中断处理的图。

图7是用于说明本实施方式所涉及的PLC系统中的低功耗化的实现方法的图。

图8是表示本实施方式所涉及的PLC系统中的低功耗化所涉及的过程的一例的时序图。

图9是表示本实施方式所涉及的PLC系统中的中断信号被输入时的处理过程(第1安装例)的时序图。

图10是表示本实施方式所涉及的PLC系统中的中断信号被输入时的处理过程(第2安装例)的时序图。

图11是表示本实施方式所涉及的PLC系统中的中断信号被输入时的处理过程(第3安装例)的时序图。

图12是表示本实施方式所涉及的用于防止PLC系统中的IRQ总线上的错误的通知被发送的电路构成例的示意图。

图13是本实施的另一形态所涉及的主处理装置的概略构成图。

具体实施方式

参照附图来详细说明本发明的实施方式。此外，对图中的相同或者相当部分赋予同一附图标记并省略其说明。

在本实施方式中，作为控制系统的一例，例示了以PLC为中心的系统。然而，作为这样的控制系统，不仅是PLC，还能采用以各种产业用计算机为中心的构成。进而，在随着技术的发展而开发出新的处理装置(运算装置)的情况下，还能采用这样的新的处理装置。

＜A.PLC系统的整体构成＞

首先，说明本实施方式所涉及的PLC系统的整体构成。图1是表示本实施方式所涉及的PLC系统1的整体构成的示意图。

参照图1，PLC系统1包含主处理装置2以及1个以上的远程IO装置3。主处理装置2以及远程IO装置3是构成PLC系统1的至少一部分的控制装置。主处理装置2经由现场总线4与1个以上的远程IO装置3连接。远程IO装置3各自具有用于与现场总线4连接的通信模块12。

主处理装置2执行控制程序(包括用户程序、系统程序等)，并响应于来自外部的开关或传感器的输入信号，计算向外部的继电器或致动器的输出信号。更具体而言，主处理装置2包含：CPU组件10、IO组件20以及电源组件30。CPU组件10以及IO组件20经由内部总线5而以彼此可数据通信的方式进行连接。电源组件30向CPU组件10以及IO组件20提供适当的电压的电力。

CPU组件10是包含用于执行控制程序的处理器以及主存储器在内的运算主体。CPU组件10包含用于通过现场总线4而与远程IO装置3之间交换数据的通信模块42。现场总线4优选能在预先规定的控制周期内进行通信的(可实时通信的)通信方式。

远程IO装置3接收来自外部的开关、传感器的输入信号，并经由现场总线4将该接收到的输入信号向主处理装置2发送，且将从主处理装置2经由现场总线4而接收到的信号向外部的继电器、致动器输出。更具体而言，远程IO装置3包含主控组件40以及1个以上的IO组件20。主控组件40以及IO组件20经由内部总线5而以彼此可数据通信的方式进行连接。

主控组件40主要控制IO组件20的动作(IO数据的更新定时等)，而且控制与主处理装置2之间的数据通信。

IO组件20除了经由内部总线5与CPU组件10或者主控组件40进行数据通信的功能之外，还具有一般的输入输出处理的功能。即，IO组件20负责从外部的开关、传感器输入信号和/或向外部的继电器、致动器输出信号。

典型地，IO组件20输入/输出ON/OFF这样的经2值化的数据。例如，IO组件20从检测传感器收集是检测到某对象物的状态(ON)还是任何对象物均未被检测到的状态(OFF)的哪一者的信息。另外，IO组件20对继电器、致动器这样的输出目的地，发出用于激活(activate)的指令(ON)以及用于去激活(deactivate)的指令(OFF)中的任一者。各IO组件20既可以采用进行输入输出处理的构成，也可以采用输入处理专用的构成(输入组件)或者输出处理专用的构成(输出组件)。

＜B.PLC系统中的中断处理＞

在主处理装置2中，CPU组件10相当于主控控制部，IO组件20相当于从属控制部。在远程IO装置3中，主控组件40相当于主控控制部，IO组件20相当于从属控制部。也就是，作为主控控制部的CPU组件10以及主控组件40分别经由作为通信线路的内部总线5而与至少1个IO组件20连接。

在PLC系统1中，用于IO中断的中断信号被输入至从属控制部，且通过IRQ总线6来通知从从属控制部到主控控制部的中断信号的输入。即，各主处理装置2以及远程IO装置3包含用于传输中断输入的中断线路即IRQ总线6。即，主处理装置2与远程IO装置3还通过中断线路而被连接。

在PLC系统1中，在CPU组件10或者主控组件40与IO组件20之间，除了用于交换数据的内部总线5之外，还设置有用于传输中断信号的IRQ总线6，通过将这2种类的总线进行结合来执行中断处理。

在PLC系统1中，能获取以及利用中断信号被输入的定时。即，IO组件20在接收到中断信号时，从计时单元获取表示定时的信息，IO组件20经由作为中断线路的IRQ总线6，将中断信号的输入向主控控制部(CPU组件10或者主控组件40)进行通知。接下来，IO组件20在经由内部总线5从主控控制部(CPU组件10或者主控组件40)接收到请求时，将获取到的表示定时的信息经由内部总线5向主控控制部发送。主控控制部(CPU组件10或者主控组件40)利用来自IO组件20的中断信号被输入的定时，来执行各种中断处理。

＜C.PLC系统的硬件构成＞

接下来，说明构成PLC系统1的各部的硬件构成。

《c1：连接构成》

图2是表示本实施方式所涉及的主处理装置2中的连接构成的示意图。此外，关于远程IO装置3中的连接构成，也与主处理装置2同样。在以下的说明中，针对CPU组件10说明的部分能置换为主控组件40。

参照图2，在主处理装置2中，CPU组件10以及1个以上的IO组件20-1，20-2，20-3(以下有时也总称为“IO组件20”)经由作为通信线路的内部总线5(下行链路51以及上行链路52)而以彼此可数据通信的方式连接。另外，CPU组件10以及1个以上的IO组件20也经由IRQ总线6而连接。

IRQ总线6是用于将输入至任一IO组件20的中断信号向CPU组件10传输的中断线路。可以在IRQ总线6上遵照给定的协议来通知中断信号的输入，但在本实施方式中，构成为仅传递表示ON/OFF的信号变化。也就是，作为IRQ总线6，采用了有线(wired)的布线构成。

各IO组件20在检测到中断信号的输入时，将用于通知该情况的信号经由IRQ总线6而向下级送出。另外，各IO组件20在从配置于后级的其他IO组件20经由IRQ总线6而接收到中断信号的输入通知时，将该中断信号向下级再次送出(forward；转发)。此时，IO组件20若在本站中被输入中断信号，则叠加该信号后向下级输出。各IO组件20包含用于顺次转发中断信号的输入的通知的中断通知电路250。该中断通知电路250的细节将后述。

另一方面，关于内部总线5，只要能在主控控制部(CPU组件10)与IO组件20之间交换数据，则无论采用哪种构成均可。在本实施方式中，作为一例，采用了设置有与数据的传输方向另行独立的链路的、菊花链(daisy chain)连接。更具体而言，内部总线5成为主控/从属构成，由从主控控制部向从属控制部发送数据的下行链路(Down Link：以下也记为“DL”)51与从从属控制部向主控控制部发送数据的上行链路(Up Link：以下也记为“UL”)52成对的通信信道构成。此外，通信信道既可以是1条线路(一对)，还可以准备多条线路。

作为一例，在下行链路51以及上行链路52中采用了串行通信，目标数据以在时间系列上排列为一列的形式进行传输。即，在下行链路51中，从主控控制部(CPU组件10)朝着从属控制部(IO组件20)单向地发送数据。另一方面，在上行链路52中，从任一从属控制部(IO组件20)朝着主控控制部(CPU组件10)，通过上行链路52来单向地发送数据。

各IO组件20接收到在下行链路51或者上行链路52传输的信号序列时，在对该信号序列进行解码后执行需要的处理。然后，各IO组件20再次生成信号序列后向下级再次送出(forward)。为了实现这样的数据的顺次转发，各IO组件20针对下行链路51，包含接收部(以下也记为“RX”)210a以及发送部(以下也记为“TX”)210b，且针对上行链路52，包含接收部220a以及发送部220b。

《c2：CPU组件10的硬件构成》

接下来，说明CPU组件10的硬件构成。

参照图2，CPU组件10包含：主控制部100、现场总线控制部110、接收部112、发送部114以及内部总线控制部130。CPU组件10不仅与内部总线5(下行链路51和上行链路52)以及IRQ总线6连接，还经由接收部112以及发送部114与现场总线4连接。

现场总线控制部110对经由现场总线4的数据通信进行管理，内部总线控制部130对经由内部总线5以及IRQ总线6的数据通信进行管理。主控制部100在现场总线控制部110以及内部总线控制部130之间交换数据的同时，执行控制程序(包含用户程序、系统程序等)。

接下来，参照图3来说明CPU组件10的硬件构成的细节。图3是表示本实施方式所涉及的构成主处理装置2的CPU组件10的硬件构成的示意图。

CPU组件10的现场总线控制部110与接收部112以及发送部114联动，经由现场总线4按预先规定的每个控制周期来与其他装置之间收发数据。更具体而言，现场总线控制部110包含：现场总线通信控制器120、存储器控制器122、FIFO(First In First Out；先入先出)存储器124、接收缓冲器126以及发送缓冲器128。

现场总线通信控制器120对经由现场总线4而发送的指令等进行解释，执行为了实现经由现场总线4的通信而需要的处理。现场总线通信控制器120进行顺次存放至FIFO存储器124的来自上级通信帧的数据拷贝以及针对上级通信帧的数据写入的处理。

存储器控制器122是实现DMA(Direct Memory Access；直接内存存取)等的功能的控制电路，对数据向FIFO存储器124、接收缓冲器126以及发送缓冲器128等的写入/读出进行控制。

FIFO存储器124临时存放经由现场总线4而接收到的上级通信帧，而且遵照其存放的顺序来顺次输出上级通信帧。接收缓冲器126从顺次存放至FIFO存储器124的上级通信帧中所含的数据当中，提取表示要从与本装置连接的IO组件20的输出部输出的状态值的数据(以下也称为“OUT数据”)并临时存放。另外，发送缓冲器128临时存放表示由IO组件20的输入部检测出的状态值的进程数据，即，顺次存放至FIFO存储器124的要写入上级通信帧的给定区域的数据(以下也称为“IN数据”)。

主控制部100包含：处理器102、非易失性存储器104以及主存储器108。处理器102执行与控制对象相应的控制程序。处理器102从非易失性存储器104等读出控制程序106，并在主存储器108中展开来加以执行。通过控制程序106的执行，基于由IO组件20的输入部检测出的状态值，来依次计算要从IO组件20的输出部输出的状态值。

主控制部100对现场总线控制部110以及内部总线控制部130发出指示，并对现场总线控制部110与内部总线控制部130之间的数据转发等进行控制。

内部总线控制部130以比现场总线4中的控制周期更短的控制周期，经由内部总线5(下行链路51以及上行链路52)而与IO组件20之间收发数据。内部总线控制部130包含：内部总线通信控制器132、中断电路134、计数器136、发送电路142、接收电路144以及存储部160。

内部总线通信控制器132将经由内部总线5的数据通信作为主体(作为主控)来进行管理。例如，内部总线通信控制器132遵照来自主控制部100的指示，将包含对IO组件20请求IN数据的指令(触发)在内的数据帧(以下也称为“TRG＿frame(IN)”)、或者包含要对IO组件20反映的OUT数据在内的数据帧(以下也称为“OUT＿frame”)在内部总线5上送出。响应于TRG＿frame(IN)，各IO组件20在刷新本组件的输入部后，将包含刷新后的状态值(IN数据)的数据帧(以下也称为“IN＿frame”)经由内部总线5进行返送。TRG＿frame(IN)或者OUT＿frame既可以对特定的IO组件20进行发送，也可以对与内部总线5连接的全部IO组件20进行发送(多播/广播)。

中断电路134在经由IRQ总线6接收到中断信号的输入时，将该中断信号的输入向内部总线通信控制器132进行通知。

计数器136是用于测量各种定时的计时单元的一例，以给定周期持续计时。使用计数器136的计数值，能获取定时。该计数器136的计数值与IO组件20中所含的计数器的计数值同步，通过使用从任一IO组件20通知的计数值，能实现基于定时的控制。

发送电路142遵照来自内部总线通信控制器132的指示，生成内部总线5的下行链路用的数据帧并发送。接收电路144接收在内部总线5的上行链路上传输的数据帧，并向内部总线通信控制器132进行输出。

存储部160相当于对在内部总线5上传输的数据进行存放的缓冲存储器。更具体而言，存储部160包含公共存储器162、接收存储器164以及发送存储器166。公共存储器162临时存放在现场总线控制部110与内部总线控制部130之间交换的数据。接收存储器164临时存放经由内部总线5而从IO组件20接收到的IN数据。发送存储器166临时存放由现场总线控制部110接收到的上级通信帧中所含的OUT数据。

《c3：主控组件40的硬件构成》

接下来，说明主控组件40的硬件构成。图4是表示本实施方式所涉及的构成远程IO装置3的主控组件40的硬件构成的示意图。

参照图4，主控组件40与CPU组件10比较，在不设置主控制部100而设置主控制部150这点上不同。主控制部150不执行控制程序等，但对经由现场总线4的数据通信以及经由内部总线5的与远程IO装置3之间的数据通信进行控制。主控制部150具有处理器152以及存储器158。

主控组件40的数据通信所涉及的基本的构成与上述的CPU组件10(图3)同样，因此省略有关对应的部分(赋予同一附图标记)的说明。

《c4：IO组件20的硬件构成》

接下来，说明IO组件20的硬件构成。图5是表示本实施方式所涉及的构成PLC系统1的IO组件20的硬件构成的示意图。

参照图5，各IO组件20包含：解串器(de-serializer：以下也称为“DES部”)212、222、串行变换器(SER：serializer：以下也称为“SER部”)216、226、以及中继部214、224。

DES部212、中继部214以及SER部216与针对图2所示的下行链路51的接收部210a以及发送部210b对应。这些部分执行在下行链路51上传播的数据(数据帧)的收发所涉及的处理。同样，DES部222、中继部224以及SER部226与针对图2所示的上行链路52的接收部220a以及发送部220b对应。

各IO组件20还包含经由总线236而彼此连接的、接收处理部230、发送处理部240、处理器200、公共存储器202、IO模块206、非易失性存储器208、中断通知电路250以及计数器270。

接收处理部230执行通过下行链路51以及上行链路52而发送的数据帧的接收所涉及的处理。更具体而言，接收处理部230包含解码部232和CRC校验部234。解码部232遵照给定的算法对接收到的数据帧进行解码来生成数据。CRC校验部234对解码出的数据进行检错(例如，CRC(Cyclic Redundancy Check；循环冗余校验)码)。然后，将检错中被判定为正常的数据输出至处理器200等。

发送处理部240执行经由下行链路51以及上行链路52的数据帧的发送所涉及的处理。即，发送处理部240与中继部214以及224连接，遵照来自处理器200等的指示，控制向下级的IO组件20再次送出(forward)的数据帧的构成以及定时等。更具体而言，发送处理部240包含CRC生成部242和编码部244。CRC生成部242对来自处理器200等的数据计算差错控制码(CRC)，并附加至该数据。编码部244对来自CRC生成部242的数据进行编码，并向对应的中继部输出。

处理器200是主要控制IO组件20的运算主体。处理器200通过执行预先存放的程序等，将经由接收处理部230而接收到的数据帧存放至公共存储器202，或者从公共存储器202读出给定的数据并为了生成数据帧而向发送处理部240输出。

公共存储器202包含：用于对通过接收处理部230接收到的数据帧临时存放的接收缓冲器203、以及用于对通过发送处理部240发送的数据帧临时存放的发送缓冲器204。另外，公共存储器202包含用于存放各种数据的区域。

IO模块206接收来自外部的开关、传感器的输入信号，将其值写入公共存储器202，并遵照写入至公共存储器202的对应的区域的值，将其信号向外部的继电器、致动器输出。即，IO模块206包含对外部输入的信号的状态值(IN数据)进行收集的输入部、以及输出所指定的状态值(OUT数据)的信号的输出部的至少一者。

非易失性存储器208以非易失性的方式存放各种数据。更具体而言，非易失性存储器208保存对各IO组件20的设定值进行记述的设定信息(configuration)等。

在对IO模块206输入中断信号时，中断通知电路250将用于通知该状况的信号经由IRQ总线6向下级送出。另外，中断通知电路250在从配置于后级的其他IO组件20(中断通知电路250)经由IRQ总线6接收到中断信号的输入通知时，将该中断信号向下级再次送出(forward)。

计数器270是用于测量各种定时的计时单元的一例，与作为主控控制部的CPU组件10或者主控组件40的计数器136同步。更具体而言，在各IO组件20中，执行计数器270的计时(增量)，且主控控制部经由内部总线5按每个给定周期将自身的计数器136的计数值向IO组件20通知。IO组件20基于从主控控制部通知的计数值，来适当更新计数器270的值。

作为计时单元，不限于计数器270，能采用各种方法。例如，主控控制部可以将时刻数据经由内部总线5以给定周期进行广播(播送)，并基于该广播的时刻数据来获取某中断因素发生的定时。

《c5：其他》

在上述的说明中，示出了使用处理器来实现CPU组件10的主控制部100、主控组件40的主控制部150以及远程IO装置3的各自的构成例，但不限于此。例如，可以取代处理器而使用ASIC(Application Specific Integrated Circuit；专用集成电路)、FPGA(Field-Programmable Gate Array；现场可编程门阵列)等硬件电路来实现。反之，可以将一部分或者全部的部件以软件的形式进行安装。

例如，可以使用ASIC等的物理性的电路来仅安装与图2所示的接收部210a、220a以及发送部210b、220b相当的部分，而针对其他部分，通过由处理器执行程序来实现。

进而，可以将多个部件汇总为单一的电路来安装。只要能实现在本说明书中说明的功能以及处理，就可以以任何构成来安装。

＜D.中断处理的概要＞

接下来，参照图6来说明本实施方式所涉及的PLC系统1中的中断处理的概要。图6是用于说明本实施方式所涉及的PLC系统1中的中断处理的图。

作为主控控制部的CPU组件10与作为从属控制部的IO组件20，经由作为通信线路的内部总线5以及作为中断线路的IRQ总线6而彼此连接。各IO组件20包含：用于与CPU组件10之间同步的计时单元(计数器270)、以及受理中断信号的输入部(IO模块206)。IO组件20在通过输入部接收到中断信号时，从计时单元获取表示定时的信息，并经由中断线路将中断信号的输入向主控控制部通知。另外，IO组件20在经由通信线路从主控控制部接收到请求时，将获取到的表示定时的信息经由通信线路向主控控制部发送。

参照图6，作为处理过程，在中断信号被输入至IO组件20时(步骤S1)，IO组件20获取时间戳(步骤S2)。也就是，在某中断因素发生、而输入值从OFF向ON(或者，从ON向OFF)变化时，将该变化的定时的计数器270所保存的计数值作为时间戳获取。此外，中断信号(中断因素)不限于外部输入的信号，也可以是在任一组件内发生于内部的信号。

获取到的时间戳被一次性存放至IO组件20。此时，在中断信号被输入的IO组件20中，能将状态值变更为表示中断因素已发生的值。典型地，更新对应的内部标志的值。为了方便说明，在以下的说明中，作为表示中断信号被输入的定时的信息的一例，使用“时间戳”这一术语，但并不限于此，只要是能确定中断信号被输入的定时的信息，就可以使用任何信息。

在时间戳的获取后，或者，与时间戳的获取并行地，IO组件20经由作为中断线路的IRQ总线6，将中断信号的输入向CPU组件10通知(步骤S3)。

CPU组件10在从任一IO组件20接收到中断信号的输入的通知(中断因素)时，执行被输入中断信号的IO组件20的确定、以及中断信号原因的确定等(步骤S4)。然后，CPU组件10为了获取中断信号被输入的定时，经由内部总线5(下行链路51)对IO组件20请求时间戳(步骤S5)。响应于该请求，被输入中断信号的IO组件20读出已存放的时间戳，经由内部总线5(上行链路52)向CPU组件10发送(步骤S6)。

从IO组件20接收到时间戳的CPU组件10利用该接收到的时间戳来执行中断处理(步骤S7)。

此外，为了执行步骤S4所示的、中断信号被输入的IO组件20的确定、以及中断信号原因的确定等处理，还有在CPU组件10与IO组件20之间进行数据的交换的情况。关于该交换的变形例，在后列举一些例子进行说明。

＜E.PLC系统中的低功耗化＞

接下来，说明本实施方式所涉及的PLC系统1中的低功耗化。IO组件20与CPU组件10或者主控组件40之间的传输频带需要足够大，因此必须升高内部总线5的时钟频率。随着时钟频率变高，传输涉及的部件的功耗会增大。在PLC系统1中，采用了包含与数据的传输方向另行独立的链路在内的内部总线5，可以利用独立的链路的构成，来安装用于进行低功耗化的功能。关于该低功耗化的功能，与本发明的本质无直接关系，能任意采用。

作为低功耗化的具体的方法，使由上行链路/下行链路构成的内部总线5的一者的链路在非通信时休止(去激活)。与通信时以及非通信时无关，针对另一者的链路，基本上使之有效，根据需要，使用该另一者的链路来使休止中的一者的链路有效。根据指令从主控控制部到从属控制部的传递的容易性，作为一例，将上行链路设为激活/去激活的对象。

图7是用于说明本实施方式所涉及的PLC系统1中的低功耗化的实现方法的图。图7(a)示出了下行链路51以及上行链路52均为有效的状态，图7(b)示出了在将下行链路51维持为有效且上行链路52休止的状态。尽可能通过维持图7(b)所示的状态来降低功耗。

作为一例，在经由上行链路52的来自从属控制部(IO组件20)的数据发送完成时，主控控制部(CPU组件10或者主控组件40)将用于对上行链路52进行去激活的指令经由下行链路51向从属侧发送，在要从从属控制部获取数据的情况下，将用于对上行链路52进行激活的指令经由下行链路51向从属侧发送。另一方面，从属控制部(IO组件20)将下行链路51维持为有效，且遵照经由上行链路52而发送的来自主控控制部的指令，对上行链路52进行激活/去激活。也就是，针对下行链路51，通过将其维持为有效状态，来使上行链路52的激活/休止的控制容易化。

在图5所示的IO组件20中，根据状况来停止DES部222、中继部224以及SER部226的动作。尤其在内部总线5的时钟频率相对高(例如，数百兆数量级至GHz数量级以上)时，这些部件的功耗相对大，因此通过停止，能抑制电力消耗。如后所述，响应于从主控控制部经由下行链路51而发送的指令，处理器200对这些部件指示动作以及停止(active/standby指令)。即，作为从属控制部发挥功能的IO组件20包含对在上行链路52上传输的信号进行变换的变换电路(DES部222、中继部224以及SER部226)。然后，上行链路52的去激活包括对这些变换电路进行电源切断。

另外，主控控制部(CPU组件10或者主控组件40)包含用于接收在上行链路52上传输的信号的接收电路(内部总线控制部130内的接收电路)，在上行链路52被去激活的期间，还能切断该接收电路的电源。由此，不仅是IO组件20，在CPU组件10中也能降低功耗。

如此，在去激活的期间，不消耗通信所涉及的电力，因此能实现低功耗化。

其后，主控控制部(CPU组件10或者主控组件40)在接收到经由中断线路(IRQ总线6)的来自从属控制部(IO组件20)的中断信号的输入的通知时，将用于对上行链路52进行激活的指令经由下行链路51向从属控制部发送。

图8是表示本实施方式所涉及的PLC系统1中的低功耗化所涉及的过程的一例的时序图。图8(a)示出在上行链路52为非有效状态下从主控控制部对从属控制部请求将由从属控制部(图5所示的IO模块206)收集到的数据(以下也称为“IN数据”)向主控控制部发送的处理例。图8(b)示出在上行链路52为非有效状态下从主控控制部对从属控制部发送要从从属控制部(图5所示的IO模块206)输出的数据(以下也称为“OUT数据”)的处理例。

在以下的说明中，将针对从属控制部的IN数据的请求动作也称为“IN数据刷新”，将针对从属控制部的OUT数据的发送动作也称为“OUT数据刷新”。

参照图8(a)，在IN数据刷新中，主控控制部首先经由下行链路51来发送包含用于对休止状态的接收部220a以及发送部220b进行激活的指令在内的数据帧(以下也称为“WakeUP＿frame”)302。接收到WakeUP＿frame302的从属控制部将非有效状态的上行链路52变更为有效状态。

主控控制部在发送WakeUP＿frame302之后，经由下行链路51接着发送包含用于执行IN数据刷新的指令(触发)在内的数据帧(以下也称为“TRG＿frame(IN)”)304。响应于TRG＿frame(IN)304，从属控制部生成包含由本站的IO模块获取到的IN数据在内的IN＿frame314，并经由上行链路52向主控控制部发送。

主控控制部在来自从属控制部的IN＿frame314的接收完成时，经由下行链路51来发送包含用于对有效状态的接收部220a以及发送部220b进行去激活的指令在内的数据帧(以下也称为“PowerDown＿frame”)308。接收到PowerDown＿frame308的从属控制部将有效状态的上行链路52变更为非有效状态。

如此，上行链路52仅在执行IN数据刷新的期间内被激活，在除此以外的期间维持为非有效状态。通过这样的过程，能实现低功耗化。

参照图8(b)，在OUT数据刷新中，主控控制部首先经由下行链路51来发送WakeUP＿frame302。接收到WakeUP＿frame302的从属控制部将非有效状态的上行链路52变更为有效状态。接下来，主控控制部生成包含OUT数据的OUT＿frame306，并经由下行链路51向从属控制部发送。

若来自主控控制部的OUT＿frame306的接收完成，则从属控制部通过上行链路52来发送表示OUT＿frame306的接收成功的数据帧(以下也称为“ACK＿frame”)316。主控控制部在接收到来自从属控制部的ACK＿frame316时，判断为OUT刷新已成功，并通过下行链路51来发送PowerDown＿frame308。接收到PowerDown＿frame308的从属控制部将有效状态的上行链路52变更为非有效状态。

如此，上行链路52仅在执行OUT数据刷新的期间内被激活，在除此以外的期间被维持为非有效状态。通过这样的过程，能实现低功耗化。

此外，尽管在图8中说明了主控控制部与1个从属控制部之间的数据的交换，但对于后级的从属控制部，帧被顺次转发，也可以执行同样的处理。即，通过采用对与主控控制部连接的全部的从属控制部一齐转发数据的方式(多播或者广播)，能使全部的从属控制部执行同样的处理。

或者，可以使用消息转发等方法，使特定的从属控制部执行需要的处理。

＜F.中断信号输入时的处理过程(第1安装例)＞

接下来，说明本实施方式所涉及的PLC系统1中的中断信号被输入时的处理过程。

图9是表示本实施方式所涉及的PLC系统1中的中断信号被输入时的处理过程(第1安装例)的时序图。参照图9，作为处理过程，由中断启动、时间戳收集、应用执行、数据输出、中断因素清除这5个阶段组成。

作为第1个阶段即中断启动的阶段，在任一IO组件20通过IO模块206接收到中断信号时(步骤S100)，该IO组件20获取该中断信号输入时的时间戳(步骤S102)。即，IO组件20从计时单元获取表示定时的信息。然后，IO组件20经由IRQ总线6(中断线路)将中断信号的输入向CPU组件10(主控控制部)通知(步骤S104)。

CPU组件10的内部总线控制部130响应于经由IRQ总线6的中断信号的输入的通知，生成用于确定中断信号被输入的IO组件20的帧(步骤S106)。然后，CPU组件10的内部总线控制部130经由下行链路51将该生成的帧向IO组件20发送(步骤S108)。所生成的帧是包含用于变更为有效状态的WakeUP＿frame以及请求中断信号的输入状态的指令(触发)在内的数据帧(以下也称为“TRG＿frame(IRQ)”)。在识别出该中断信号的输入的时间点，CPU组件10的内部总线控制部130未能判断是来自哪一个IO组件20的中断信号。故而，内部总线控制部130对生成的帧进行广播。或者，可以对有可能进行中断信号的通知的IO组件20进行多播。

接收到TRG＿frame(IRQ)的先通知了中断信号的IO组件20读出向本站的中断信号的输入状态(步骤S110)，并作为IRQ＿frame向CPU组件10发送(步骤S112)。

此外，优选仅对受理中断信号的输入的IO组件20发送(多播)TRG＿frame(IRQ)。即，优选将对从主控控制部经由通信线路而发送的请求(TRG＿frame(IRQ))进行接收的从属控制部限制为能通知中断信号的输入的从属控制部。

例如，在图9所示的例子中，仅对#1～#4的IO组件20转发TRG＿frame(IRQ)。作为限制这样的TRG＿frame(IRQ)的转发范围的方法，能采用如下方法：对所生成的TRG＿frame(IRQ)赋予属性(识别编号)，且对各IO组件20预先指定要接收的帧的属性。

CPU组件10的内部总线控制部130基于来自各IO组件20的IRQ＿frame来更新中断因素。然后，CPU组件10的内部总线控制部130对CPU组件10的主控制部100通知中断因素的发生(步骤S114)。CPU组件10的主控制部100响应于中断因素的发生的通知，启动中断任务(步骤S116)。

中断因素表示各IO组件20中的中断信号的输入状态，典型地，被保存为按各IO组件20而设定的标志的值。在CPU组件10的主控制部100中执行的中断任务从内部总线控制部130读出中断因素，确定中断信号被输入的(中断因素发生)IO组件20，并读出该中断因素(步骤S118)。

作为第2个阶段即时间戳收集的阶段，CPU组件10的主控制部100对内部总线控制部130指示IN数据刷新，该IN数据刷新用于从已输入中断信号的IO组件20收集表示该中断信号输入的定时的时间戳(步骤S120)。响应于该指示，CPU组件10的内部总线控制部130生成TRG＿frame(IN)，并经由下行链路51进行发送(步骤S122)。在该时间点，由于确定了中断信号被输入的IO组件20，因此CPU组件10的主控制部100向确定出的IO组件20发送TRG＿frame(IN)。接收到TRG＿frame(IN)的IO组件20读出本站的输入值(步骤S124)，作为包含n个词(word)的量的IN数据在内的IN＿frame(nWord)向CPU组件10发送(步骤S126)。IN＿frame(nWord)包含输入至IO模块206的输入值(当前值)、表示中断信号的输入状态等的状态值、时间戳的值等。CPU组件10的内部总线控制部130将来自IO组件20的IN＿frame(nWord)传递给CPU组件10的主控制部100(步骤S128)。

作为第3个阶段即应用执行的阶段，CPU组件10的主控制部100执行与中断因素(已输入中断信号的IO组件20以及该中断信号的类别等)相应的中断应用(步骤S130)，并进行用于发送其执行结果的准备(步骤S132)。

作为第4个阶段即数据输出的阶段，CPU组件10的主控制部100对内部总线控制部130指示用于进行与执行结果相应的OUT数据的输出的OUT数据刷新(步骤S134)。响应于该指示，CPU组件10的内部总线控制部130生成OUT＿frame(nWord)，并经由下行链路51向进行数据输出的IO组件20发送(步骤S136)。在该例中，对#5的IO组件20发送OUT＿frame(nWord)。

接收到OUT＿frame(nWord)的IO组件20遵照接收到的OUT＿frame(nWord)，从IO模块206输出OUT数据(步骤S138)，并经由上行链路52，将表示OUT＿frame(nWord)的接收成功的ACK＿frame向CPU组件10发送(步骤S140)。CPU组件10的内部总线控制部130在从IO组件20接收到ACK＿frame时，将OUT数据刷新的完成向CPU组件10的主控制部100通知(步骤S142)。

此外，在OUT＿frame(nWord)中，除了要输出的OUT数据，还可以包含表示要在哪个定时执行该输出的时间戳。在接收到包含这样的时间戳的OUT＿frame(nWord)时，IO组件20以与所指定的时间戳对应的时刻到来为契机，来输出OUT数据。

作为第5个阶段即中断因素清除的阶段，CPU组件10的主控制部100进行用于对中断信号被输入的IO组件20指示中断因素的清除的准备(步骤S144)。即，进行用于对中断信号被输入的IO组件20所保存的状态值进行清除的准备处理。接下来，CPU组件10的主控制部100对内部总线控制部130指示针对IO组件20的中断因素的清除(步骤S146)。响应于该指示，CPU组件10的内部总线控制部130生成OUT＿frame(1W)，并经由下行链路51，向中断信号被输入的IO组件20(在该例中，#4的IO组件20)进行发送(步骤S148)。接收到OUT＿frame(1W)的IO组件20将本站所保存的表示中断因素的状态值进行清零(步骤S150)，并经由上行链路52，将表示OUT＿frame(1W)的接收成功的ACK＿frame向CPU组件10发送(步骤S152)。CPU组件10的内部总线控制部130在从IO组件20接收到ACK＿frame时，将中断因素的清除已完成这一情况通知给CPU组件10的主控制部100(步骤S154)，并生成用于对上行链路52进行去激活的PowerDown＿frame，且经由下行链路51向全部的IO组件20发送(步骤S156)。各IO组件20响应于PowerDown＿frame的接收，对上行链路进行去激活。

另外，CPU组件10的主控制部100响应于中断因素的清除的完成，结束中断任务(步骤S158)。由此，从中断信号输入起的一系列的中断处理的执行完成。

＜G.中断信号输入时的处理过程(第2安装例)＞

作为上述的第1安装例的变形例(第2安装例)，说明并行执行第1个以及第2个阶段的处理过程。图10是表示本实施方式所涉及的PLC系统1中的中断信号被输入时的处理过程(第2安装例)的时序图。

图10所示的处理过程与图9所示的处理过程比较，用于变更为有效状态的WakeUP＿frame以及包含请求中断信号的输入状态的指令(触发)在内的TRG＿frame(IRQ)的发送(步骤S122)的定时不同。即，在第2安装例中，CPU组件10的内部总线控制部130接收到中断信号的输入的通知时，生成用于确定中断信号被输入的IO组件20的帧(步骤S106)，并生成用于从中断信号被输入的IO组件20收集时间戳的TRG＿frame(IN)(步骤S107)。

IO组件20响应于各帧，将目标数据发送给CPU组件10(步骤S112、S126)。

通过采用这样的处理过程，能缩短一系列的中断处理的执行所需的时间。

＜H.中断信号输入时的处理过程(第3安装例)＞

作为上述的第1安装例的变形例(第3安装例)，针对将第1个以及第2个阶段所需的交换在一次的动作中执行的处理过程来进行说明。图11是表示本实施方式所涉及的PLC系统1中的中断信号被输入时的处理过程(第3安装例)的时序图。

图11所示的处理过程与图10所示的处理过程比较，在将用于变更为有效状态的WakeUP＿frame、包含请求中断信号的输入状态的指令(触发)在内的TRG＿frame(IRQ)、以及包含用于执行IN数据刷新的指令(触发)在内的TRG＿frame(IN)同时发送(步骤S109)这点上不同。即，在第3安装例中，CPU组件10的内部总线控制部130响应于经由IRQ总线6的中断信号的输入的通知，生成包含WakeUP＿frame、TRG＿frame(IRQ)、TRG＿frame(IN)在内的帧(步骤S106)，并将该生成的帧经由下行链路51进行发送。

响应于该帧，IO组件20生成IRQ＿frame以及IN＿frame，并经由上行链路52向CPU组件10发送(步骤S113)。

通过采用这样的处理过程，能在一次的交换中获取一系列的中断处理所需的来自IO组件20的信息，因此能进一步缩短执行所需的时间。

＜I.能通知中断信号的IO组件的限制＞

如上所述，PLC系统1采用了从主控控制部至多个从属控制部设置IRQ总线6的构成。在实现中断控制的情况下，将受理中断信号的IO组件20配置于离CPU组件10近的位置。这是为了尽可能缩短中断信号的传输所需的时间。即，将受理中断信号的IO组件20限于离CPU组件10近，除此以外的IO组件20不受理中断信号。在这样的构成中，优选防止因IRQ总线6上噪声误动作而中断信号的输入被误通知的情况。

也就是，主处理装置2和/或远程IO装置3优选安装用于对能将中断信号的输入向主控控制部通知的从属控制部进行限制的单元。

具体而言，在将受理中断信号的IO组件20按照离CPU组件10从近到远的顺序限制为n台的情况下，需要防止从第n+1台以后的IO组件20经由IRQ总线6来发送错误的通知。作为用于防止这样的错误的通知的发送的一例，优选采用具有以下电路构成的中断通知电路250(图2)。

图12是表示用于防止在本实施方式所涉及的PLC系统1中的IRQ总线6上的错误的通知的发送的电路构成例的示意图。参照图12，IO组件20的各中断通知电路250包含AND电路252以及OR电路254。OR电路254插入IRQ总线6(中断线路)中，相当于以下的逻辑和电路，该逻辑和电路将对来自前级的从属控制部的中断信号的输入进行通知的信号与对自身的中断信号的输入进行通知的信号的逻辑和作为对新的中断信号的输入进行通知的信号来输出。AND电路252相当于切换是否进行输出的电路，即，切换是否将对从OR电路254(逻辑和电路)输出的新的中断信号的输入进行通知的信号向后级的从属控制部进行输出。

在OR电路254的一个输入端，从配置于后级的IO组件20连接有IRQ总线6，在另一个输入端，输入有中断因素(中断信号的输入有无)。若有来自配置于后级的IO组件20的中断信号的输入的通知以及本站中的中断因素的发生之中的至少一者，则OR电路254输出用于通知中断因素的信号。

来自OR电路254的输出与AND电路252的一个输入端连接。在AND电路252的另一个输入端，输入有对IRQ总线6上的传播可否进行控制的“WiredIRQ传播Enable”信号。即，若“WiredIRQ传播Enable”信号未被有效化(激活)，则不从AND电路252输出有效的信号。也就是，通过将“WiredIRQ传播Enable”信号无效化(去激活)，能截断来自该IO组件20以及配置于其后的IO组件20的通知。

例如，在防止从第n+1台以后的IO组件20经由IRQ总线6而发送错误的通知的情况下，对于离CPU组件10近的n台IO组件20，使“WiredIRQ传播Enable”信号有效化(激活)，对于除此以外的IO组件20，使“WiredIRQ传播Enable”信号无效化(去激活)。通过采用这样的构成以及设定，能防止错误的通知经由IRQ总线6而被发送。

＜J.变形构成＞

上述的实施方式中，例示了CPU组件10与IO组件20经由通信线路(内部总线5)以及中断线路(IRQ总线6)而被连接的构成。然而，还可以不通过中断线路，而是通过通信线路来发送表示中断信号的输入的信息。以下，针对将表示这样的中断信号的输入的信息经由通信线路而向主处理装置发送的构成进行说明。

图13是本实施的另一形态所涉及的主处理装置2A的概略构成图。在主处理装置2A中，CPU组件10A与IO组件20A经由通信线路(内部总线5)而连接，但不存在IRQ总线6。随之，在CPU组件10A以及IO组件20A中不存在经由IRQ总线6的信号传输所涉及的功能。

在主处理装置2A中，作为从IO组件20A到CPU组件10A的中断信号的输入的通知方法的一例，IO组件20A主动生成包含中断信号的输入的通知在内的数据帧(指令)，并经由通信线路(内部总线5)向CPU组件10A发送。CPU组件10A能从该指令之中确定发送源的IO组件20A，并对该确定出的IO组件20A请求时间戳。然后，接收到请求的IO组件20A将所请求的时间戳经由通信线路(内部总线5)向CPU组件10A发送。如此，从属控制部(IO组件20A)将表示中断信号的输入的信息经由通信线路(内部总线5)向主控控制部(CPU组件10A)通知。

作为从IO组件20A到CPU组件10A的中断信号的输入的通知方法的另一例，还有使用来自CPU组件10A的轮询的方法。更具体而言，CPU组件10A经由内部总线5向各IO组件20A定期且循环地进行轮询，且各IO组件20A以接收到来自CPU组件10A的轮询为触发，通知中断信号的输入。即，各IO组件20A在从CPU组件10A接收到轮询时，若在上次的轮询至本次的轮询之间接收到中断信号，则通知中断信号的输入来作为针对该轮询的应答。如此，通过利用轮询，即使是在任一IO组件20A中产生的中断信号的输入，也能由CPU组件10A进行检测。

如此，主控控制部(CPU组件10A)构成为经由通信线路(内部总线5)向从属控制部(IO组件20A)周期性地进行询问，从属控制部(IO组件20A)在接收到来自主控控制部(CPU组件10A)的询问时，若已受理中断信号，则将表示中断信号的输入的信息向主控控制部(CPU组件10A)通知。

此外，作为经由通信线路(内部总线5)通知中断信号的输入的手段，不限于上述方法，还能采用任意的方法。

＜K.优点＞

根据本实施方式，在中断处理中，能知道中断因素发生的定时，因此能适当地控制中断处理所涉及的各种程序的执行定时等。例如，能容易地实现从中断因素发生起给定时间后输出何种信号这样的控制等。

另外，根据本实施方式，即使是在多个从属控制部中分别产生中断因素等情况下，也能确定各中断因素的发生定时等，因此还能利用于在控制对象中发生的故障原因的调査等。

本次公开的实施方式在全部的点上只是例示，并不用于限制。本发明的范围不是由上述说明而是由权利要求示出，旨在包含与权利要求均等的含义以及范围内的全部变更。

附图标记的说明

1 PLC系统，2 主处理装置，3 远程IO装置，4 现场总线，5 内部总线，6 IRQ总线，10 CPU组件，12、42 通信模块，20 IO组件，30 电源组件，40 主控组件，51 下行链路，52 上行链路，100、150 主控制部，102、152、200 处理器，104、208 非易失性存储器，106 控制程序，108 主存储器，110 现场总线控制部，112、210a、220a 接收部，114、210b、220b 发送部，120 现场总线通信控制器，122 存储器控制器，124 FIFO存储器，126、203 接收缓冲器，128、204 发送缓冲器，130 内部总线控制部，132 内部总线通信控制器，134 中断电路，136、270 计数器，142 发送电路，144 接收电路，160 存储部，162、202 公共存储器，164 接收存储器，166 发送存储器，206 IO模块，212、222 DES部，214、224 中继部，216、226 SER部，230 接收处理部，232 解码部，234 CRC校验部，236 总线，240 发送处理部，242 CRC生成部，244 编码部，250 中断通知电路，252 AND电路，254 OR电路。

Claims (8)

1.一种控制装置，构成PLC控制系统的至少一部分，具备：

主控控制部，以及

至少1个从属控制部，其经由通信线路以及中断线路与所述主控控制部连接；

所述通信线路包括用于从所述主控控制部向所述从属控制部传输数据的下行链路、以及用于从所述从属控制部向所述主控控制部传输数据的上行链路；

所述从属控制部包含：

计时单元，其用于与所述主控控制部同步，

输入部，其用于受理中断信号，

在通过所述输入部接收到所述中断信号时，从所述计时单元获取表示定时的信息，并将所述中断信号的输入经由所述中断线路向所述主控控制部进行通知的单元，以及

所述主控控制部接收到所述中断信号的输入的通知后将用于对所述上行链路进行激活的指令经由所述下行链路发送到所述从属控制部之后，在通过所述下行链路从所述主控控制部接收到请求时，将获取到的所述表示定时的信息经由所述上行链路向所述主控控制部发送的单元。

2.根据权利要求1所述的控制装置，其中，

各所述从属控制部包含：

逻辑和电路，其被插入至所述中断线路中，用于将如下的逻辑和作为新的用于通知中断信号的输入的信号进行输出，该逻辑和是来自前级的从属控制部的用于通知中断信号的输入的信号与自身的用于通知中断信号的输入的信号的逻辑和，以及

切换电路，其用于切换是否将从所述逻辑和电路输出的所述新的用于通知中断信号的输入的信号向后级的从属控制部进行输出。

3.根据权利要求1所述的控制装置，其中，

所述从属控制部将表示所述中断信号的输入的信息经由所述通信线路通知给所述主控控制部。

4.根据权利要求3所述的控制装置，其中，

所述主控控制部构成为通过所述通信线路向所述从属控制部周期性地发出询问，

所述从属控制部在接收到来自所述主控控制部的询问时，若已接收所述中断信号，则将表示所述中断信号的输入的信息向所述主控控制部通知。

5.根据权利要求1～4中任一项所述的控制装置，其中，

所述主控控制部包含：

在经由所述上行链路的来自所述从属控制部的数据发送完成时，将用于对所述上行链路进行去激活的指令通过所述下行链路向所述从属控制部发送的单元，以及

在接收到来自所述从属控制部的所述中断信号的输入的通知时，将用于对所述上行链路进行激活的指令通过所述下行链路向所述从属控制部发送的单元。

6.根据权利要求1～4中任一项所述的控制装置，其中，

所述控制装置包含多个所述从属控制部，

所述控制装置包含限制单元，该限制单元用于限制能将所述中断信号的输入通知给所述主控控制部的从属控制部。

7.根据权利要求1～4中任一项所述的控制装置，其中，

将对从所述主控控制部经由所述通信线路而发送的所述请求进行接收的从属控制部限制为能通知所述中断信号的输入的从属控制部。

8.一种PLC控制系统中的控制方法，该控制系统包含：主控控制部，以及至少1个从属控制部，其经由通信线路以及中断线路与所述主控控制部连接；

所述通信线路包括用于从所述主控控制部向所述从属控制部传输数据的下行链路、以及用于从所述从属控制部向所述主控控制部传输数据的上行链路；

所述控制方法包含：

所述从属控制部在通过输入部接收到中断信号时，从与所述主控控制部之间同步的计时单元获取表示定时的信息，并将所述中断信号的输入经由所述中断线路向所述主控控制部进行通知的步骤；以及

所述主控控制部接收到所述中断信号的输入的通知后将用于对所述上行链路进行激活的指令经由所述下行链路发送到所述从属控制部之后，所述从属控制部在通过所述下行链路从所述主控控制部接收到请求时，将获取到的所述表示定时的信息经由所述上行链路向所述主控控制部发送的步骤。