KR101442174B1 - 반도체 메모리 장치 및 반도체 메모리 장치의 내부 전압발생 방법 - Google Patents

반도체 메모리 장치 및 반도체 메모리 장치의 내부 전압발생 방법 Download PDF

Info

Publication number
KR101442174B1
KR101442174B1 KR1020080013910A KR20080013910A KR101442174B1 KR 101442174 B1 KR101442174 B1 KR 101442174B1 KR 1020080013910 A KR1020080013910 A KR 1020080013910A KR 20080013910 A KR20080013910 A KR 20080013910A KR 101442174 B1 KR101442174 B1 KR 101442174B1
Authority
KR
South Korea
Prior art keywords
power supply
supply voltage
signal
overdriving
array
Prior art date
Application number
KR1020080013910A
Other languages
English (en)
Other versions
KR20090088557A (ko
Inventor
장수봉
김두영
허정임
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080013910A priority Critical patent/KR101442174B1/ko
Priority to US12/372,290 priority patent/US7864599B2/en
Publication of KR20090088557A publication Critical patent/KR20090088557A/ko
Priority to US12/978,677 priority patent/US8189406B2/en
Priority to US13/462,915 priority patent/US20120213018A1/en
Application granted granted Critical
Publication of KR101442174B1 publication Critical patent/KR101442174B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명은 반도체 메모리 장치 및 반도체 메모리 장치의 내부 전압 발생 방법을 공개한다. 외부에서 액티브 명령이 인가되면 센싱 인에이블 신호를 활성화하고, 프리차지 명령이 인가되면 비활성화하여 출력하는 제어부, 및 상기 센싱 인에이블 신호가 활성화되면 액티브 어레이 전원전압을 어레이 전원전압으로서 출력하고, 상기 센싱 인에이블 신호가 비활성화되면 외부 어레이 전원전압과 스탠바이 어레이 전원전압을 상기 어레이 전원전압으로서 출력하며, 상기 센싱 인에이블 신호가 지정된 소정 기간 이상 비활성화되면 상기 스탠바이 어레이 전원전압만을 상기 어레이 전원전압으로서 출력하는 어레이 내부 전압 발생부를 구비하는 것을 특징으로 한다. 따라서 오버드라이빙 기간을 길게 설정할 수 있으므로 노이즈를 감소시켜 반도체 메모리 장치의 오동작을 방지한다.

Description

반도체 메모리 장치 및 반도체 메모리 장치의 내부 전압 발생 방법{Semiconductor memory device and internal voltage generating method of the semiconductor memory device}
본 발명은 반도체 메모리 장치에 관한 것으로서, 특히 오버드라이빙 시에 노이즈를 감소시킬 수 있는 반도체 메모리 장치 및 반도체 메모리 장치의 내부 전압 발생 방법에 관한 것이다.
반도체 메모리 장치는 지속적으로 고집적화, 저소비전력화 및 고속화 되고 있다. 반도체 메모리 장치의 고집적화, 저소비전력화에 따라 반도체 메모리 장치를 구성하는 각종 소자가 소형화되고 있으며, 전원전압이 저전압화 되고 있다. 따라서 소형으로 저전압에서도 고속 동작할 수 있는 반도체 메모리 장치의 설계 기술이 요구되고 있다. 이러한 기술의 하나로 센스 앰프(Sense Amplifier)의 오버드라이빙(Overdriving) 기술이 사용되고 있다.
현재 대부분의 반도체 메모리 장치는 저소비전력을 실현하기 위하여 외부 전원전압을 인가받아 외부 전원전압 보다 낮은 전압 레벨을 갖는 내부 전원전압을 발생하는 내부 전원전압 발생회로를 구비하여 동작에 필요한 전압을 공급하도록 하고 있다. 또한 반도체 메모리 장치는 사용 용도에 따라 서로 다른 레벨을 갖는 복수개의 내부 전원전압을 이용하며, 복수개의 내부 전원전압 중에서 메모리 셀 어레이(cell array)에 공급되는 내부 전원전압을 어레이 전원전압이라 한다.
도1 은 반도체 메모리 장치의 메모리 셀 어레이를 나타내는 도면이다.
반도체 메모리 장치는 로우 어드레스에 의해서 선택된 워드라인(WL)이 활성화되면 그 워드라인(WL)에 연결된 다수개의 메모리 셀(MC)의 데이터가 비트라인 쌍(BL, /BL)으로 전달되고, 복수개의 센스 앰프(SA)는 P 센싱 신호(pse)와 N 센싱 신호(nse)에 응답하여 턴 온 되는 센스 앰프 드라이버(MP, MN)가 센스 앰프 전원라인(RTO)과 센스 앰프 접지라인(/S)로 각각 어레이 전원전압(VINTA)과 어레이 접지전압(VSSA)을 공급하면 활성화되어 비트라인 쌍(BL, /BL)의 전압 차이를 감지 및 증폭하게 된다. 이때 많은 수의 센스 앰프(SA)가 한꺼번에 동작하므로 어레이 전원전압(VINTA)이 전압 레벨이 낮은 기존의 내부 어레이 전원전압인 경우에 짧은 시간에 많은 셀의 데이터를 증폭하기는 어렵다. 즉, 비트라인 센싱 속도가 떨어지므로 고속으로 동작 할 수가 없다.
또한 반도체 메모리 장치는 고집적화를 실현하기 위하여 센스 앰프의 MOS 트랜지스터의 크기를 줄이고 있다. 센스 앰프(SA)의 MOS 트랜지스터의 크기를 줄이는 경우에 전류구동능력이 낮아서 NMOS 트랜지스터(SN1, SN2)보다 상대적으로 크게 형성되는 PMOS 트랜지스터(SP1, SP2)의 크기를 줄이는 것이 효율적이다. 그러나 PMOS 트랜지스터(SP1, SP2)의 크기가 줄어들면 센스 앰프(SA)가 하이 레벨의 데이터를 증폭하기 어렵게 되는 문제가 있다.
상기한 문제점들을 해결하기 위해, 센스 앰프(SA)의 동작 초기에 센스 앰프의 전원라인(RTO)으로 일정 시간 동안 내부 어레이 전원전압(IVCA)보다 높은 외부 어레이 전원전압(VCCA)을 어레이 전원전압(VINTA)로서 공급하여 센스 앰프(SA)를 구동하는 방법이 센스 앰프 오버드라이빙이다. 따라서 센스 앰프(SA)는 센스 앰프 전원라인(RTO)을 통해 오버드라이빙 시에 외부 어레이 전원전압(VCCA)을 어레이 전원전압(VINTA)으로서 인가받고, 센싱 동작 시에 내부 어레이 전원전압을 어레이 전원전압(VINTA)으로서 인가받는다.
도2 는 종래의 반도체 메모리 장치의 내부 전압 발생기를 나타내는 도면이다.
먼저 제어부(100)가 외부로부터 명령(CMD)을 인가받고, 인가된 명령(CMD)에 응답하여 센싱 인에이블 신호(sae)를 어레이 내부 전압 발생부(200)로 출력한다. 센싱 인에이블 신호(sae)는 인가된 명령(CMD)이 액티브 명령(ACT)이면 활성화되고, 프리차지 명령(PRE)이면 비활성화된다. 어레이 내부 전압 발생부(200)는 스탠바이 전원전압 발생부(210), 액티브 전원전압 발생부(220) 및 접지 드라이버(232)를 구비하고, 센싱 인에이블 신호(sae)에 응답하여 메모리 셀 어레이에서 필요로 하는 어레이 전원전압(VITNA) 및 어레이 접지전압(VSSA)을 메모리 셀 어레이로 공급한다. 어레이 내부 전압 발생부(200)에서 스탠바이 전원전압 발생부(210)와 액티브 전원전압 발생부(220)가 구분되어 구비되는 것은 반도체 메모리 장치의 전력 소모를 줄이기 위해서이다.
스탠바이 전원전압 발생부(210)는 스탠바이 구동 신호 발생부(211)와 스탠바 이 드라이버(212)를 구비하며, 반도체 메모리 장치의 액티브 동작 시나 스탠바이 동작 시에 구분 없이 항시 동작한다. 스탠바이 전원전압 발생부(210)가 반도체 메모리 장치의 액티브 동작이나 스탠바이 동작에 상관없이 항시 동작하므로 별도의 활성화 신호를 인가받지 않으며, 어레이 전원전압(VINTA)이 지정된 소정의 레벨을 유지하도록 어레이 전원전압(VINTA)을 어레이 기준전압(VrefA)과 비교하여 스탠바이 어레이 내부 전원전압(SIVCA)을 발생한다. 스탠바이 구동 신호 발생부(211)는 기준 전압 발생부(미도시)에서 인가되는 어레이 기준전압(VrefA)과 어레이 전원전압(VINTA)을 비교하여 스탠바이 제어 신호(scon)를 출력한다. 스탠바이 드라이버(212)는 스탠바이 제어 신호(scon)에 응답하여 외부 전원전압(VCC)의 전압 레벨을 조절하여 스탠바이 어레이 전원전압(SIVCA)을 어레이 전원전압(VINTA)로서 발생한다. 그러나 스탠바이 전원전압 발생부(210)는 기본적으로 반도체 메모리 장치가 스탠바이 동작 시에 메모리 셀 어레이로 어레이 전원전압(VINTA)을 공급하기 위하여 구비되므로 구동능력이 작게 설계된다.
액티브 전원전압 발생부(220)는 액티브 구동 신호 발생부(221)와 오버드라이빙 신호 발생부(222) 및 액티브 드라이버(223)를 구비하며, 반도체 메모리 장치가 액티브 동작 시에만 동작한다. 반도체 메모리 장치가 액티브 동작 시에는 스탠바이 동작 시보다 많은 전류를 필요로 한다. 그러나 반도체 메모리 장치가 액티브 동작 시에 구동능력이 약한 스탠바이 전원전압 발생부(210)만으로는 메모리 셀 어레이가 필요로 하는 충분한 전류를 공급하기 어렵다. 따라서 액티브 전원전압 발생부(220)는 반도체 메모리 장치가 액티브 동작 시에 메모리 셀 어레이로 충분한 전류를 공 급하기 위해 큰 구동능력을 갖는다. 액티브 구동 신호 발생부(221)는 센싱 인에이블 신호(sae)가 활성화되면 지정된 소정 시간 이후 액티브 제어 신호(acon)를 출력한다. 액티브 드라이버(223)는 액티브 제어 신호(acon)에 응답하여 외부 전원전압(VCC)의 전압 레벨을 조절하여 액티브 어레이 전원전압(AIVCA)을 발생한다.
상기한 바와 같이 액티브 전원전압 발생부(220)는 반도체 메모리 장치가 액티브 동작 시에만 동작하며, 스탠바이 전원전압 발생부(210)는 반도체 메모리 장치가 스탠바이 동작 시나 액티브 동작 시에 모두 동작하므로 반도체 메모리 장치가 액티브 동작 시에 메모리 셀 어레이는 스탠바이 어레이 전원전압(SIVCA)과 액티브 어레이 전원전압(AIVCA)을 모두 인가받는다. 이때 스탠바이 어레이 전원전압(SIVCA)과 액티브 어레이 전원전압(AIVCA)은 동일한 전압 레벨을 갖는다.
오버드라이빙 신호 발생부(222)는 반도체 메모리 장치가 액티브 동작 초기에 지정된 짧은 시간동안 활성화되어 센싱 인에이블 신호(sae)에 응답하여 지정된 펄스 폭을 갖는 오버드라이빙 인에이블 신호(ove)를 발생한다. 오버드라이빙 인에이블 신호(ove)는 센싱 인에이블 신호(sae)가 인가되면 즉시 활성화되며, 도1 의 P 센싱 신호(pse)와 N 센싱 신호(nse)와 액티브 제어 신호(acon)가 활성화됨과 거의 동시에 디스에이블 된다. 액티브 드라이버(223)는 오버 드라이빙 인에이블 신호(ove)에 응답하여 외부 전원전압(VCC)을 그대로 외부 어레이 전원전압(VCCA)으로서 출력하고, 어레이 전원전압(VINTA)은 외부 어레이 전원전압(VCCA) 레벨로 메모리 셀 어레이로 공급된다. 외부 어레이 전원전압(VCCA)은 스탠바이 어레이 전원전압(SIVCA)이나 액티브 어레이 전원전압(AIVCA)보다 높은 전압 레벨을 가진다. 따라 서 액티브 전원전압 발생부(220)는 센스 앰프 오버드라이빙 시에 어레이 전원전압(VINTA)을 외부 전원전압(VCCA) 레벨로 공급하여 센스 앰프 전원라인(RTO)을 충전한다.
접지 드라이버(232)는 항상 외부 접지전압(VSS)을 어레이 접지전압(VSSA)으로서 메모리 셀 어레이로 공급한다. 따라서 어레이 접지전압(VSSA)은 외부 접지전압(VSS)과 동일한 전압 레벨을 갖는다.
스탠바이 드라이버(212)와 액티브 드라이버(223)는 풀업 트랜지스터인 PMOS 트랜지스터로 구현될 수 있으며, 접지 드라이버(232)는 풀다운 트랜지스터인 NMOS 트랜지스터로 구현될 수 있다.
도3 는 종래의 반도체 메모리 장치의 오버드라이빙을 포함한 센싱 동작을 나타내는 도면이다.
도1 과 도2 및 도3 을 참조하여 오버드라이빙을 포함한 센스 앰프의 센싱 동작을 설명하면, 스탠바이 전원전압 발생부(210)는 항시 활성화되어 스탠바이 어레이 전원전압(SIVCA)을 메모리 셀 어레이로 공급한다. 따라서 프리차지 명령(PRE)이후 액티브 명령(ACT)이 인가될 때까지의 어레이 전원전압(VINTA)은 스탠바이 어레이 전원전압(SIVCA)이다.
외부에서 액티브 명령(ACT)과 로우 어드레스가 인가되면 로우 어드레스에 의해 지정된 워드라인(WL)이 활성화된다. 활성화된 워드라인(WL)에 연결된 복수개의 메모리 셀(MC)은 각각 연결된 비트라인 쌍(BL, /BL)과 전하를 공유(charge sharing)하여 비트라인 쌍의 전압 차를 발생한다. 한편 제어부(100)는 액티브 명 령(ACT)에 응답하여 센싱 인에이블 신호(sae)를 활성화한다. 오버드라이빙 신호 발생부(222)는 활성화된 센싱 인에이블 신호(sae)에 응답하여 지정된 소정 시간 동안 펄스 형태로 오버드라이빙 인에이블 신호(ove)를 활성화한다. 그리고 액티브 구동 신호 발생부(221)는 오버드라이빙 인에이블 신호(ove)가 비활성화되는 시점에 액티브 제어 신호(acon)를 활성화된다(각종 실시예에서 오버드라이빙 인에이블 신호(ove)는 액티브 제어 신호(acon)가 활성화되기 직전, 동시 또는 직후에 비활성화 되도록 설계될 수 있다).
즉 액티브 명령(ACT)이 인가되어 센싱 인에이블 신호(sae)가 활성화되면 오버드라이빙 신호 발생부(222)가 오버드라이빙 인에이블 신호(ove)를 먼저 활성화하며, 액티브 드라이버(223)는 오버드라이빙 인에이블 신호(ove)에 응답하여 어레이 전원전압(VINTA)을 외부 어레이 전원전압(VCCA) 레벨로 승압하여 메모리 셀 어레이로 공급한다. 이후 액티브 구동 신호 발생부(221)가 센싱 인에이블 신호(sae)에 응답하여 액티브 제어 신호(acon) 활성화하면, 액티브 드라이버(223)는 액티브 어레이 전원전압(AIVCA)을 어레이 전원전압(VINTA)로서 공급하고, 접지 드라이버(232)는 어레이 접지전압(VSSA)을 공급한다. 센스 앰프 드라이버(MP, MN)는 센싱 인에이블 신호(sae)에 응답하여 활성화되는 P 센싱 신호(pse)와 N 센싱 신호(nse)에 응답하여 어레이 전원전압(VINTA)과 어레이 접지전압(VSSA)을 센스 앰프(SA)로 공급하고, 센스 앰프(SA)는 비트라인 쌍(BL, /BL)에 발생된 전압 차를 감지 증폭한다. 그리고 외부에서 프리차지 명령(PRE)이 인가되면 제어부(100)는 센싱 인에이블 신호(sae)가 비활성화하고, 액티브 구동 신호 발생부(221)는 비활성화 된 센싱 인에 이블 신호(sae)에 응답하여 액티브 제어 신호(acon)를 비활성화 한다. 또한 P 센싱 신호(pae)와 N 센싱 신호(nse)가 비활성화되어 센스 앰프(SA)는 센싱 동작을 종료한다.
따라서 오버드라이빙 동작은 메모리 셀의 센스 앰프(SA)가 빠른 시간 내에 센싱 동작을 시작 할 수 있도록 센싱 동작을 수행하는 초기에 어레이 전원전압(VINTA)을 액티브 어레이 전원전압(AIVCA)보다 높은 전압인 외부 어레이 전원전압(VCCA)으로 공급하는 것을 말하며, 반도체 메모리 장치의 동작 속도를 나타내는 파라미터 중의 하나인 tRCD(RAS-to-CAS delay time) 특성을 향상시킨다.
그러나 도3 에 도시된 바와 같이 어레이 전원전압(VINTA)이 외부 전원전압(VCCA) 레벨로 상승하는 오버드라이빙 시에 어레이 접지전압(VSSA)은 커플링 효과(coupling effect)에 의해 전압 레벨이 상승하다가 디커플링 효과(decoupling effect)에 하강한다. 오버드라이빙 기간(OVP)이 충분히 길다면 어레이 접지전압(VSSA)에 커플링 또는 디커플링 효과에 의해 유기되는 노이즈가 소멸된 상태에서 센스 앰프(SA)가 센싱 동작을 수행할 수 있으나, 상기한 바와 같이 종래의 반도체 메모리 장치에서 오버드라이빙 인에이블 신호(ove)와 P 센싱 신호(pse) 및 N 센싱 신호(nse)는 센싱 인에이블 신호(sae)에 응답하여 활성화되고, 오버드라이빙 기간(OVP) 이후 P 센싱 신호(pse) 및 N 센싱 신호(nse)가 활성화되므로 오버드라이빙 기간(OVP)이 길어지게 되면 센스 앰프(SA)의 센싱 기간(NSP)이 짧아지게 된다. 센싱 기간(NSP)은 센스 앰프(SA)가 비트라인 쌍의 전압 차를 감지 증폭하는 기간으로 임의적으로 조절할 수가 없다. 따라서 종래의 반도체 메모리 장치는 오버드라이빙 기간(OVP)을 충분히 길게 설정하지 못하므로 어레이 접지전압(VSSA)에 노이즈가 포함된 상태에서 센스 앰프(SA)가 센싱 동작을 수행하는 문제가 있었다.
또한 오버드라이빙 기간(OVP)이 짧기 때문에 오버드라이빙 시에 어레이 전원전압(VINTA)의 전압 변동이 커서 안정적인 센싱 동작을 수행하기 어렵게 하는 문제가 있다.
본 발명의 목적은 오버드라이빙 신호가 프리차지 명령에 응답하여 활성화되도록 하여 오버드라이빙 기간을 늘여주므로 반도체 메모리 장치가 안정적으로 동작할 수 있는 반도체 메모리 장치의 내부 전압 발생기를 제공하는데 있다.
본 발명의 다른 목적은 상기 목적을 달성하기 위한 반도체 메모리 장치의 오버드라이빙 방법을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 반도체 메모리 장치의 내부 전압 발생기는 외부에서 액티브 명령이 인가되면 센싱 인에이블 신호를 활성화하고, 프리차지 명령이 인가되면 비활성화하여 출력하는 제어부, 및 상기 센싱 인에이블 신호가 활성화되면 액티브 어레이 전원전압을 어레이 전원전압으로서 출력하고, 상기 센싱 인에이블 신호가 비활성화되면 외부 어레이 전원전압과 스탠바이 어레이 전원전압을 상기 어레이 전원전압으로서 출력하며, 상기 센싱 인에이블 신호가 지정된 소정 기간 이상 비활성화되면 상기 스탠바이 어레이 전원전압만을 상기 어레이 전원전압으로서 출력하는 어레이 내부 전압 발생부를 구비하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 어레이 내부 전압 발생부는 상기 센싱 인에이블 신호가 비활성화되면 오버드라이빙 시작 신호를 활성화하고 상기 외부 어레이 전원전압을 출력하며, 상기 센싱 인에이블 신호가 활성화되면 어레이 기준전압을 인가받아 응답하여 액티브 어레이 전원전압을 출력하는 액티브 전원전압 발생 부, 및 상기 어레이 기준 전압 보다 전압 레벨이 높은 오버드라이빙 기준전압을 인가받고 상기 오버드라이빙 시작 신호에 응답하여 스탠바이 어레이 전원전압을 출력하는 스탠바이 전원전압 발생부를 구비하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 액티브 전원전압 발생부는 상기 센싱 인에이블 신호가 비활성화되면 상기 오버드라이빙 시작 신호와 오버드라이빙 인에이블 신호를 활성화하는 오버드라이빙 신호 발생부, 상기 오버드라이빙 시작 신호가 비활성화되면 활성화되어 상기 어레이 기준 전압과 상기 어레이 전원전압의 전압 레벨을 비교하여 액티브 제어 신호를 출력하는 액티브 구동 신호 발생부, 및 외부 전원전압을 인가받고 상기 액티브 제어 신호에 응답하여 상기 외부 전원전압의 전압 레벨을 조절하여 상기 액티브 어레이 전원전압을 출력하며, 상기 오버드라이빙 인에이블 신호에 응답하여 외부 전원전압을 상기 외부 어레이 전원전압으로서 출력하는 액티브 드라이버를 구비하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 오버드라이빙 신호 발생부는 상기 센싱 인에이블 신호가 비활성화되면 오버드라이빙 시작 및 종료 타이밍을 설정하는 상기 오버드라이빙 시작 신호를 즉시 활성화하고, 상기 센싱 인에이블 신호가 활성화되면 제1 지연 시간 지연하여 상기 오버드라이빙 시작 신호를 비활성화하는 상기 오버드라이빙 시작 신호 발생부, 상기 센싱 인에이블 신호가 제2 지연시간 시간 이상 비활성화되면 오버드라이빙 종료 타이밍을 설정하는 오버드라이빙 종료 신호를 활성화하고, 상기 센싱 인에이블 신호가 활성화되면 상기 오버드라이빙 종료 신호를 즉시 비활성화하는 하는 오버드라이빙 종료 신호 발생부, 및 상기 오버드라이빙 종료 신호가 비활성화 상태이면 상기 오버드라이빙 시작 신호에 응답하여 오버드라이빙 인에이블 신호를 즉시 활성화 또는 비활성화하며, 상기 오버드라이빙 종료 신호가 활성화되면 상기 오버드라이빙 신호를 즉시 비활성화하고, 상기 오버드라이빙 종료 신호가 비활성화되면 상기 오버드라이빙 신호를 상기 제1 지연 시간보다 긴 제3 지연 시간 지연 후 활성화하는 오버드라이빙 인에이블 신호 발생부를 구비하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 스탠바이 전원전압 발생부는 상기 오버드라이빙 시작 신호가 활성화되면 활성화되어 상기 오버드라이빙 기준 전압과 상기 어레이 전원전압의 전압 레벨을 비교하여 스탠바이 제어 신호를 출력하는 스탠바이 구동 신호 발생부, 및 상기 외부 전원전압을 인가받고 상기 스탠바이 제어 신호에 응답하여 상기 외부 전원전압의 전압 레벨을 조절하여 상기 스탠바이 어레이 전원전압을 출력하는 스탠바이 드라이버를 구비하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 어레이 내부 전압 발생부는 외부 접지전압을 인가받아 어레이 접지전압을 출력하는 접지 드라이버를 추가로 더 구비하는 것을 특징으로 한다.
상기 다른 목적을 달성하기 위한 반도체 메모리 장치의 오버드라이빙 방법은 외부에서 액티브 명령이 인가되면 센싱 인에이블 신호를 활성화하고, 프리차지 명령이 인가되면 비활성화하여 출력하는 센싱 인에이블 신호 발생 단계, 상기 센싱 인에이블 신호가 활성화되면 액티브 어레이 전원전압을 어레이 전원전압으로서 출력하는 액티브 단계, 상기 센싱 인에이블 신호가 비활성화되면 외부 어레이 전원전 압과 스탠바이 어레이 전원전압을 상기 어레이 전원전압으로서 출력하는 오버드라이빙 단계, 및 상기 센싱 인에이블 신호가 지정된 소정 시간 이상 비활성화되면 상기 스탠바이 어레이 전원전압만을 상기 어레이 전원전압으로서 출력하는 스탠바이 단계를 구비하는 것을 특징으로 한다.
상기 다른 목적을 달성하기 위한 본 발명의 오버드라이빙 단계는 상기 센싱 인에이블 신호에 응답하여 오버드라이빙 시작 신호와 오버드라이빙 인에이블 신호를 발생하는 오버드라이빙 신호 발생 단계, 및 상기 오버드라이빙 인에이블 신호에 응답하여 외부 전원전압을 인가받아 상기 외부 어레이 전원전압을 출력하는 외부 어레이 전원전압 발생단계를 구비하는 것을 특징으로 한다.
상기 다른 목적을 달성하기 위한 본 발명의 오버드라이빙 신호 발생 단계는 상기 센싱 인에이블 신호가 비활성화되면 오버드라이빙 시작 및 종료 타이밍을 설정하는 상기 오버드라이빙 시작 신호를 즉시 활성화하고, 상기 센싱 인에이블 신호가 활성화되면 제1 지연 시간 지연하여 상기 오버드라이빙 시작 신호를 비활성화하는 상기 오버드라이빙 시작 신호 발생 단계, 상기 센싱 인에이블 신호가 제2 지연시간 시간 이상 비활성화되면 오버드라이빙 종료 타이밍을 설정하는 오버드라이빙 종료 신호를 활성화하고, 상기 센싱 인에이블 신호가 활성화되면 상기 오버드라이빙 종료 신호를 즉시 비활성화하는 하는 오버드라이빙 종료 신호 발생 단계, 및 상기 오버드라이빙 종료 신호가 비활성화 상태이면 상기 오버드라이빙 시작 신호에 응답하여 오버드라이빙 인에이블 신호를 즉시 활성화 또는 비활성화하며, 상기 오버드라이빙 종료 신호가 활성화되면 상기 오버드라이빙 신호를 즉시 비활성화하고, 상기 오버드라이빙 종료 신호가 비활성화되면 상기 오버드라이빙 신호를 제1 지연 시간보다 긴 제3 지연 시간 지연 후 활성화하는 오버드라이빙 인에이블 신호 발생 단계를 구비하는 것을 특징으로 한다.
상기 다른 목적을 달성하기 위한 본 발명의 액티브 단계는 상기 오버드라이빙 시작 신호에 응답하여 활성화되고, 어레이 기준 전압과 상기 어레이 전원전압의 전압 레벨을 비교하여 액티브 제어 신호를 출력하는 액티브 구동 신호 발생 단계, 및 외부 전원전압을 인가받고 상기 액티브 제어 신호에 응답하여 상기 외부 전원전압의 전압 레벨을 조절하여 상기 액티브 어레이 전원전압을 출력하는 액티브 어레이 전원전압 발생 단계를 구비하는 것을 특징으로 한다.
상기 다른 목적을 달성하기 위한 본 발명의 스탠바이 단계는 상기 오버드라이빙 시작 신호에 응답하여 활성화되고, 상기 어레이 기준전압보다 전압 레벨이 높은 오버드라이빙 기준 전압과 상기 어레이 전원전압의 전압 레벨을 비교하여 스탠바이 제어 신호를 출력하는 스탠바이 구동 신호 발생 단계, 및 상기 외부 전원전압을 인가받고 상기 스탠바이 제어 신호에 응답하여 상기 외부 전원전압의 전압 레벨을 조절하여 상기 스탠바이 어레이 전원전압을 출력하는 스탠바이 어레이 전원전압 발생 단계를 구비하는 것을 특징으로 한다.
따라서, 본 발명의 반도체 메모리 장치의 내부 전압 발생기 및 오버드라이빙 방법은 오버드라이빙 신호가 프리차지 신호에 응답하여 활성화되어 오버드라이빙 기간을 늘일 수 있으므로, 어레이 전원전압 및 어레이 접지전압에 노이즈가 제거된 상태에서 센스 앰프가 센싱 동작을 수행할 수 있도록 하므로 반도체 메모리 장치가 안정적으로 동작 할 수 있다. 또한 오버드라이빙 동작이 액티브 동작 이전에 미리 수행되어 있으므로 반도체 메모리 장치의 동작 속도를 높일 수 있다.
이하, 첨부한 도면을 참고로 하여 반도체 메모리 장치의 오버드라이빙 장치 및 오버드라이빙 방법을 설명하면 다음과 같다.
도4 는 본 발명에 따른 내부 전압 발생기를 나타내는 도면이며, 도5 은 도4 의 오버드라이빙 신호 발생부를 상세하게 나타내는 도면이다. 도4 및 5 을 참조로 하여 본 발명의 내부 전압 발생기를 설명하면, 도2 에서와 같이 제어부(100)는 외부로부터 명령(CMD)을 인가받고, 인가된 명령(CMD)에 응답하여 센싱 인에이블 신호(sae)를 출력한다. 제어부(100)는 인가된 명령(CMD)이 액티브 명령(ACT)이면 센싱 인에이블 신호(sae)를 활성화하고, 프리차지 명령(PRE)이면 비활성화한다.
어레이 내부 전압 발생부(300)는 도2 의 어레이 내부 전압 발생부(300)와 동일하게 스탠바이 전원전압 발생부(310), 액티브 전원전압 발생부(320) 및 접지 드라이버(332)를 구비하여, 센싱 인에이블 신호(sae)에 응답하여 메모리 셀 어레이에서 필요로 하는 어레이 전원전압(VINTA) 및 어레이 접지전압(VSSA)을 메모리 셀 어레이로 공급한다.
어레이 내부 전압 발생부(300)는 오버드라이빙 신호 발생부(322)가 센싱 인에이블 신호(sae)를 인가받는다. 오버드라이빙 신호 발생부(322)는 오버드라이빙 시작 신호 발생부(410)와 오버드라이빙 종료 신호 발생부(420) 및 오버드라이빙 인 에이블 신호 발생부(430)를 구비한다.
오버드라이빙 시작 신호 발생부(410)는 센싱 인에이블 신호(sae)를 에 응답하여 오버드라이빙 시작 신호(ovst)를 발생한다. 오버드라이빙 시작 신호 발생부(410)는 센싱 인에이블 신호(sae)를 반전하는 인버터(IV1)와 반전된 센싱 인에이블 신호를 제1 지연시간 동안 지연하기 위한 지연부(DEL1), 반전된 센싱 인에이블 신호와 반전 지연된 센싱 인에이블 신호를 인가받아 반전 논리합하는 노어 게이트(NOR1) 및 노어 게이트(NOR1)의 출력 신호를 반전하여 오버드라이빙 시작 신호(ovst)를 출력하는 인버터(IV2)를 구비한다. 오버드라이빙 시작 신호(ovst)는 센싱 인에이블 신호(sae)가 활성화되면 즉시 활성화되며, 센싱 인에이블 신호(sae)가 비활성화되면 제1 지연 시간 지연한 후 오버드라이빙 시작 신호(ovst)가 비활성화 되도록 지연부(DEL1)의 지연 소자의 개수를 조절한다.
오버드라이빙 종료 신호 발생부(420)는 프리차지 기간(tRP), 즉 센싱 인에이블 신호(sae)가 비활성화되는 기간이 너무 긴 경우에 오버드라이빙 인에이블 신호(vove)를 지정된 시간이후에 비활성화하기 위하여 오버드라이빙 종료 신호(ovof)를 발생한다. 오버드라이빙 종료 신호 발생부(420)는 센싱 인에이블 신호(sae)를 반전하는 인버터(IV3)와 반전된 센싱 인에이블 신호를 제2 지연시간 동안 지연하기 위한 지연부(DEL2), 반전된 센싱 인에이블 신호와 반전 지연된 센싱 인에이블 신호를 인가받아 반전 논리곱하는 낸드 게이트(NAND1) 및 낸드 게이트(NAND1)의 출력 신호를 반전하여 오버드라이빙 종료 신호(ovof)를 출력하는 인버터(IV4)를 구비한다.
오버드라이빙 동작은 반도체 메모리 장치의 메모리 셀 어레이에 통상적으로 공급되는 어레이 전원전압(VINTA)인 스탠바이 어레이 전원전압(SIVCA)이나 액티브 어레이 전원전압(AIVCA)보다 높은 외부 어레이 전원전압(VCCA)을 메모리 셀 어레이로 공급하므로, 오버드라이빙 기간이 길어지게 되면 메모리 셀 어레이에 오버슈팅(overshooting)이 발생할 수 있다. 따라서 프리차지 명령(PRE)이 인가된 후 액티브 명령(ACT)이 인가될 때까지의 기간인 프리차지 기간(tRP)이 긴 경우에 오버드라이빙 동작을 일정 기간에서 종료해야만 한다.
따라서 오버 드라이방 종료 신호 발생부(420)는 지연부(DEL2)의 지연 소자의 개수를 조절하여 센싱 인에이블 신호(sae)가 비활성화된 이후 오버드라이빙을 종료할 때까지의 시간을 결정한다. 그러므로 오버드라이빙 종료 신호(ovof)는 센싱 인에이블 신호가 비활성화되면 제2 지연시간 이후 활성화되고, 센싱 인에이블 신호가 활성화되면 즉시 비활성화된다.
오버드라이빙 인에이블 신호 발생부(430)는 오버드라이빙 시작 신호(ovst)와 오버드라이빙 종료 신호(ovof)에 응답하여 오버드라이빙 인에이블 신호(vove)를 생성한다. 오버드라이빙 인에이블 신호 발생부(430)는 오버드라이빙 종료 신호(ovof)를 제3 지연시간 동안 지연하기 위한 지연부(DEL3), 오버드라이빙 종료 신호(ovof)와 지연된 오버드라이빙 종료 신호(ovof)를 인가받아 반전 논리합하는 노어 게이트(NOR2) 및 노어 게이트(NOR1)의 출력 신호와 오버드라이빙 시작 신호(ovst)를 반전 논리곱하여 오버드라이빙 인에이블 신호(vove)를 출력하는 낸드 게이트(NAND2)를 구비한다. 여기서 지연부가 오버드라이빙 종료 신호(ovof)를 제3 지연 시간 지 연하는 것은 오버드라이빙 시작 신호(ovst)는 센싱 인에이블 신호(sae)가 활성화되고 소정의 지연 시간 이후에 활성화되지만, 오버드라이빙 종료 신호(ovof)는 센싱 인에이블 신호(sae)가 활성화 되면 즉시 비활성화되므로 센싱 인에이블 신호(sae)가 활성화된 직후 오버드라이빙 종료 신호(ovof)가 비활성화되고 오버드라이빙 시작 신호(ovst)가 활성화되기 이전의 소정 시간동안 오버드라이빙 인에이블 신호(vove)가 활성화되는 것을 방지하기 위하여 구비된다.
상기한 바와 같이 본 발명의 내부전압 발생기는 메모리 셀 어레이에 오버슈팅이 발생하는 것을 방지하기 위하여 프리차지 기간(tRP)이 긴 경우에 오버드라이빙을 액티브 명령(ACT)이 인가되기 전에 종료하도록 오버드라이빙 인에이블 신호(vove)를 설정하였다. 그러나 프리차지 기간(tRP)이 길어서 오버드라이빙 기간(VOVP)을 센싱 동작 이전에 중지하게 되면, 누설 전류에 의해 오버드라이빙 된 전압 레벨(VCCA)에서 서서히 하강하게 된다. 따라서 오버드라이빙을 센싱 동작 이전에 종료하는 경우에 메모리 셀 어레이가 오버드라이빙 된 전압 레벨(VCCA)을 유지할 수 있도록 추가적인 전원 공급이 필요하다. 이때 유지해야 하는 전압 레벨이 외부 어레이 전원전압(VCCA) 레벨이므로 기존의 스탠바이 전원전압 발생부(210) 및 액티브 전원전압 발생부(220)에서 공급되는 스탠바이 어레이 전원전압(SIVCA)나 액티브 어레이 전원전압(AIVCA)은 전압 레벨이 외부 어레이 전원전압(VCCA)보다 낮아서 사용할 수가 없다. 따라서 본 발명에서는 스탠바이 전원전압 발생부(310)에서 발생되는 스탠바이 어레이 전원전압(SIVCA)의 전압 레벨을 기존의 스탠바이 전원전압 발생부(210)에서 발생되는 스탠바이 어레이 전원전압(SIVCA)의 전압보다 높게 설정하여 사용한다. 상기한 바와 같이 종래의 스탠바이 어레이 전원전압(SIVCA)의 전압 레벨은 액티브 어레이 전원전압(AIVCA)과 동일하게 설정되며, 어레이 기준전압(VrefA)을 인가받아 전압 레벨을 조절하였다. 그러나 본 발명에서 액티브 구동 신호 발생부(321)는 종래와 동일하게 어레이 기준전압(VrefA)을 인가받아 액티브 어레이 전원전압(AIVCA)을 발생하지만, 스탠바이 구동 신호 발생부(311)는 어레이 기준전압(VrefA)보다 전압 레벨이 높은 오버드라이빙 어레이 기준전압(OVrefA)를 인가받아 스탠바이 어레이 전원전압(SIVCA)을 발생한다. 따라서 스탠바이 어레이 전원전압(SIVCA)은 액티브 어레이 전원전압(AIVCA)보다 높은 전압 레벨을 가지며 오버드라이빙 된 메모리 셀 어레이의의 전압 레벨을 유지할 수 있다. 여기서 오버드라이빙 어레이 기준전압(OVrefA)은 외부 어레이 전원전압(VCCA)보다는 낮은 전압 레벨을 갖는다. 이는 스탠바이 어레이 전원전압(SIVCA)이 외부 어레이 전원전압(VCCA)과 동일한 전압 레벨을 갖는 경우에는 오버드라이빙 시와 마찬가지로 메모리 셀 어레이에 오버 슈팅이 발생할 수 있기 때문이다.
한편 종래의 기술에서 스탠바이 전원전압 발생부(210)는 반도체 메모리 장치가 액티브 동작 시에나 스탠바이 동작 시에 무관하게 항상 동작하였으나, 본 발명에서는 스탠바이 어레이 전원전압(SIVCA)의 전압 레벨이 액티브 어레이 전원전압(AIVCA)보다 높으므로 반도체 메모리 장치가 액티브 동작 시에 스탠바이 어레이 전원전압(SIVCA)이 메모리 셀 어레이로 인가되어서는 안된다. 따라서 본 발명의 스탠바이 구동 신호 발생부(311)는 오버드라이빙 시작 신호(ovst)를 인가받아 오버드라이빙 시작 신호(ovst)와 동일하게 활성화 또는 비활성화된다. 그리고 액티브 구 동 신호 발생부(321)도 오버드라이빙 시작 신호(ovst)를 인가받지만 오버드라이빙 시작 신호(ovst)가 활성화되면 비활성화되고, 오버드라이빙 시작 신호(ovst)가 비활성화되면 활성화되도록 구성된다. 그러나 액티브 구동 신호 발생부(321)는 종래의 액티브 구동 신호 발생부(221)와 동일하게 제어부(100)로부터 센싱 신호(sae)를 인가받아 활성화될 수도 있다. 마찬가지로 스탠바이 구동 신호 발생부(311) 또한 제어부(100)로부터 센싱 신호(sae)를 인가받아 활성화될 수도 있다.
도6 은 도4 의 내부 전압 발생기의 동작을 설명하기 위한 타이밍도이다. 도6 을 참조하여 도4 의 어레이 내부 전압 발생기의 동작을 설명하면, 먼저 프리차지 명령(PRE)이 인가되면 제어부(100)는 센싱 인에이블 신호(sae)를 비활성화한다. 비활성화된 센싱 인에이블 신호에 응답하여 오버드라이빙 신호 발생부(322)의 오버드라이빙 시작 신호 발생부(410)는 즉시 오버드라이빙 시작 신호(ovst)를 활성화하고, 활성화된 오버드라이빙 시작 신호(ovst)에 응답하여 오버드라이빙 인에이블 신호 발생부(430)는 오버드라이빙 인에이블 신호(vove)를 활성화한다. 마찬가지로 스탠바이 구동 신호 발생부(311)가 오버드라이빙 시작 신호(vost)에 응답하여 활성화되어 스탠바이 제어 신호(scon)를 출력하고, 스탠바이 제어 신호(scon)에 응답하여 스탠바이 드라이버(312)는 스탠바이 어레이 전원전압(SIVCA)을 출력한다. 반면에 액티브 구동 신호 발생부(321)는 오버드라이빙 시작 신호(ovst)에 응답하여 액티브 제어 신호(acon)를 비활성화하고, 액티브 드라이버(323) 는 오버 드라이빙 인에이블 신호(vove)에 응답하여 외부 어레이 전원전압(VCCA)을 출력한다. 따라서 어레이 전원전압(VINTA)은 외부 어레이 전원전압(VCCA)로 공급된다.
액티브 명령(ACT)이 인가되어 센싱 인에이블 신호(sae)가 활성화되고, 프리차지 기간(tRP1)이 짧은 경우 오버드라이빙 종료 신호(ovof)가 활성화되는 것보다 오버드라이빙 시작 신호(ovst)가 비활성화되는 타이밍이 빠르므로 오버드라이빙 인에이블 신호(vove)는 오버드라이빙 시작 신호(ovst)의 비활성화에 응답하여 비활성화된다. 이와 동시에 스탠바이 전원전압 발생부(310)는 스탠바이 어레이 전원전압(SIVCA)의 공급을 중지한다. 그리고 액티브 구동 신호 발생부(321)가 오버드라이빙 시작 신호(ovst)에 응답하여 액티브 제어 신호(acon)를 활성화하여, 액티브 드라이버(323)는 메모리 셀 어레이로 액티브 어레이 전원전압(AIVCA)을 인가한다. 그리고 접지 드라이버(332)는 외부 접지전압(VSS)을 인가받아 메모리 셀 어레이로 어레이 접지전압(VSSA)을 공급한다.
그러나 프리차지 기간(tRP2)이 긴 경우에 오버드라이빙 종료 신호(ovof)는 오버드라이빙 시작 신호(ovst)가 비활성화되는 것보다 빠르게 활성화된다. 오버드라이빙 종료 신호(ovof)가 활성화되면 오버드라이빙 인에이블 신호(vove)는 비활성화되어 오버드라이빙 동작을 중지한다. 그러나 오버드라이빙 시작 신호(ovst)는 여전히 활성화되어 있는 상태이므로 스탠바이 전원전압 발생부(310)는 스탠바이 어레이 전원전압(SIVCA)을 계속 공급한다. 따라서 오버드라이빙 동작이 중지되어도 스탠바이 어레이 전원전압(SIVCA)에 의해 메모리 셀 어레이는 오버드라이빙 된 전압 레벨을 유지하고 있게 된다. 이후 액티브 명령(ACT)이 인가될 때의 동작은 상기와 동일하다.
도7 은 본 발명에 반도체 메모리 장치의 오버드라이빙을 포함한 센싱 동작을 나타내는 도면이다.
도3 에서와 같이 도7 에서 센싱 인에이블 신호(sae)는 액티브 명령(ACT)에 응답하여 활성화되고, 프리차지 명령(PRE)에 응답하여 비활성화 된다. 도3 의 오버드라이빙 인에이블 신호(ove)는 센싱 인에이블 신호(sae)가 활성화되면 지정된 소정 시간동안 고정된 폭을 갖는 펄스 신호로서 활성화되었으나, 도7 에서 오버드라이빙 인에이블 신호(vove)는 도3 에서와 달리 센싱 인에이블 신호(sae)가 비활성화 되면 활성화되고, 센싱 인에이블 신호(sae)가 활성화되면 지정된 소정 시간 이후에 비활성화 된다. 즉 도7 의 오버드라이빙 인에이블 신호(vove)가 비활성화 되는 타이밍은 도3 의 오버드라이빙 인에이블 신호(ove)와 동일하다. 그러나 오버드라이빙 인에이블 신호(vove)는 액티브 명령(ACT) 이전에 인가되는 프리차지 명령(PRE)에 응답하여 활성화되므로 오버드라이빙 인에이블 신호(ove)보다 더 빨리 활성화된다. 따라서 도7 의 오버드라이빙 인에이블 신호(vove)는 도3 의 오버드라이빙 인에이블 신호(ove)보다 더 빨리 활성화되고 동일한 타이밍에 비활성화된다. 따라서 오버드라이빙 인에이블 신호(vove)에 의한 오버드라이빙 기간(VOVP)이 오버드라이빙 인에이블 신호(ove)에 의한 오버드라이빙 기간(OVP)보다 길다. 또한 프리차지 명령(PRE)이 인가된 이후 액티브 명령(ACT)이 인가되는 기간인 프리차지 기간(tRP)은 고정되어 있지 않기 때문에, 오버드라이빙 인에이블 신호(vove)는 펄스폭이 가변하는 신호이다. 따라서 오버드라이빙 기간(VOVP)도 가변된다.
도7 을 참조로 하여 본 발명의 반도체 메모리 장치의 오버드라이빙을 포함한 센싱 동작을 설명한다. 액티브 명령(ACT)이 인가되면, 액티브 명령(ACT)에 응답하 여 센싱 인에이블 신호(sae)가 활성화된다. 도3 에서 오버드라이빙 인에이블 신호(vove)는 센싱 인에이블 신호(sae)가 활성화되기 이전에 활성화 되어 있으며, 센싱 인에이블 신호(sae)가 활성화 되면 지정된 소정 시간 이후에 비활성화 된다. 따라서 액티브 드라이버(323)는 센싱 인에이블 신호(sae)가 활성화되기 이전에 활성화된 오버드라이빙 인에이블 신호(vove)를 인가받아 외부 어레이 전원전압(VCCA)을 어레이 전원전압(VINTA)로서 공급한다. 센싱 인에이블 신호(sae)가 활성화되고 지정된 소정 시간 이후에 오버드라이빙 인에이블 신호(vove)는 비활성화되고, 액티브 제어 신호(acon)가 활성화되면 액티브 드라이버(323)는 활성화된 액티브 제어 신호(acon)에 응답하여 액티브 어레이 전원전압(AIVCA)을 어레이 전원전압(VINTA)으로서 메모리 셀 어레이로 공급한다. 그리고 접지 드라이버(332)는 항시 어레이 접지전압(VSSA)을 메모리 셀 어레이로 공급한다. 한편 센싱 인에이블 신호(sae)가 활성화되고 지정된 소정 시간 이후 P 센싱 신호(pse)와 N 센싱 신호(nse)가 활성화된다. 센싱 드라이버(MP, MN)가 P 센싱 신호(pse)와 N 센싱 신호(nse)에 응답하여 활성화되어 어레이 전원전압(VINTA)과 어레이 접지전압(VSSA)이 센스 앰프(SA)에 인가되면, 센스 앰프(SA)는 비트라인 쌍(BL, /BL)의 전압 차를 증폭한다.
프리차지 명령(PRE)이 인가되면 센싱 인에이블 신호(sae)는 비활성화 된다. 비활성화 되는 센싱 인에이블 신호(sae)에 응답하여 P 센싱 신호(pse)와 N 센싱 신호(nse)가 비활성화되어 센스 앰프는 센싱 동작을 중지한다. 한편 오버드라이빙 인에이블 신호(vove)는 비활성화되는 센싱 인에이블 신호(sae)에 응답하여 활성화된다. 따라서 액티브 드라이버(323)는 메모리 셀 어레이로 외부 어레이 전원전 압(VCCA)을 인가하여 오버드라이빙 동작을 수행한다. 오버드라이빙 동작이 시작되면 외부 전원전압(VCCA)이 어레이 전원전압(VINTA)로서 인가되고, 어레이 접지전압(VSSA)이 소정 레벨 상승하다가 하강한다. 이때 어레이 접지전압(VSSA)은 노이즈를 포함하고 있으나, 반도체 메모리 장치는 프리차지 명령(PRE)에 응답하여 센싱 동작을 수행하지 않고 있으므로 노이즈로 인하여 반도체 메모리 장치가 오동작을 하는 경우는 발생하지 않는다. 그리고 소정 시간이 지나면 어레이 전원전압(VINTA)은 안정적인 외부 전원전압(VCCA)로 유지되며, 어레이 전원전압(VINTA)이 안정된 상태를 유지하므로 어레이 접지전압(VSSA) 또한 노이즈가 제거되어 안정적인 상태를 유지한다.(B 구간) 이후 상기한 바와 같이 액티브 명령(ACT)이 인가되어 오버드라이빙 기간이 종료되고, 센싱 기간에서 어레이 전원전압(VINTA)과 어레이 접지전압(VSSA)이 모두 안정된 상태를 이루고 있는 상태에서 센스 앰프(SA)는 센싱 동작을 수행한다.
도3 에서 오버드라이빙 인에이블 신호(ove)는 센싱 인에이블 신호(sae)의 활성화에 응답하여 고정된 소정 시간동안 펄스 형태로 활성화되며, 센싱 인에이블 신호(sae)는 액티브 명령(ACT)에 응답하여 활성화되고 프리차지 명령(PRE)에 응답하여 비활성화 되었다. 따라서 오버드라이빙 인에이블 신호(ove)는 액티브 명령(ACT)에 응답하여 활성화되므로 오버드라이빙 기간을 짧게 설정할 수밖에 없었으며, 오버드라이빙 기간(OVP)이 짧기 때문에 어레이 전원전압(VINTA) 및 어레이 접지전압(VSSA)에 노이즈가 포함된 상태에서 센스 앰프(SA)가 센싱 동작을 수행하였다. 그러나 도7 에서 오버드라이빙 인에이블 신호(vove)는 센싱 인에이블 신호(sae)의 비활성화에 응답하여 활성화되고 센싱 인에이블 신호의 활성화에 응답하여 비활성화되므로 상대적으로 긴 펄스폭을 갖는 신호이다. 따라서 오버드라이빙 기간(VOVP)을 매우 길게 설정할 수 있으므로 어레이 전원전압(VINTA) 및 어레이 접지전압(VSSA)에 노이즈가 제거된 상태에서 센스 앰프(SA)가 센싱 동작을 수행한다. 도7 에서 센싱 기간(NSP)은 P 센싱 신호(pse)와 N 센싱 신호(nse)가 도3 에서와 동일하므로 변동이 없다. 즉 센스 앰프(SA)가 비트라인 쌍(BL, /BL)의 전압 차를 증폭하는 기간은 변동이 없다. 오히려 오버드라이빙이 이미 수행되어 어레이 전원전압(VINTA) 및 어레이 접지전압(VSSA)이 안정을 이루고 있는 상태이므로, 오버드라이빙이 종료되는 타이밍을 더 빠르게 설정하여 센싱 기간(NSP)을 늘일 수도 있으며, P 센싱 신호(pse)와 N 센싱 신호(nse)의 타이밍을 빠르게 설정하여 tRCD(RAS-to-CAS delay time) 특성을 더욱 향상 시킬 수도 있다.
상기에서는 액티브 드라이버(323)가 액티브 제어 신호(acon) 또는 오버드라이빙 인에이블 신호(vove)에 응답하여 액티브 어레이 전원전압(AIVCA) 또는 외부 어레이 전원전압(VCCA)을 출력하는 것으로 설명하였으나, 오버드라이빙 인에이블 신호(vove)에 응답하여 외부 어레이 전원전압(VCCA)을 출력하는 별도의 오버드라이버를 구비할 수도 있다. 별도의 오버드라이버를 구비하면 외부 어레이 전원전압(VCCA)의 전압 레벨을 외부 전원전압(VCC)과 다르게 조절하여 출력할 수 있는 장점이 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역 으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도1 은 반도체 메모리 장치의 메모리 셀 어레이를 나타내는 도면이다.
도2 는 종래의 반도체 메모리 장치의 내부 전압 발생기를 나타내는 도면이다.
도3 는 종래의 반도체 메모리 장치의 오버드라이빙을 포함한 센싱 동작을 나타내는 도면이다.
도4 는 본 발명에 따른 반도체 메모리 장치의 내부 전압 발생기를 나타내는 도면이다.
도5 은 도4 의 오버드라이빙 신호 발생부를 상세하게 나타내는 도면이다.
도6 은 도4 의 내부 전압 발생기의 동작을 설명하기 위한 타이밍도이다.
도7 은 본 발명에 반도체 메모리 장치의 오버드라이빙을 포함한 센싱 동작을 나타내는 도면이다.

Claims (12)

  1. 외부에서 액티브 명령이 인가되면 센싱 인에이블 신호를 활성화하고, 프리차지 명령이 인가되면 비활성화하여 출력하는 제어부; 및
    상기 센싱 인에이블 신호가 활성화되면 액티브 어레이 전원전압을 어레이 전원전압으로서 출력하고, 상기 센싱 인에이블 신호가 비활성화되면 외부 어레이 전원전압과 스탠바이 어레이 전원전압을 상기 어레이 전원전압으로서 출력하며, 상기 센싱 인에이블 신호가 지정된 소정 기간 이상 비활성화되면 상기 스탠바이 어레이 전원전압만을 상기 어레이 전원전압으로서 출력하는 어레이 내부 전압 발생부를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  2. 제1 항에 있어서, 상기 어레이 내부 전압 발생부는
    상기 센싱 인에이블 신호가 비활성화되면 오버드라이빙 시작 신호를 활성화하고 상기 외부 어레이 전원전압을 출력하며, 상기 센싱 인에이블 신호가 활성화되면 어레이 기준전압을 인가받아 응답하여 액티브 어레이 전원전압을 출력하는 액티브 전원전압 발생부; 및
    상기 어레이 기준 전압 보다 전압 레벨이 높은 오버드라이빙 기준전압을 인가받고 상기 오버드라이빙 시작 신호에 응답하여 스탠바이 어레이 전원전압을 출력하는 스탠바이 전원전압 발생부를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  3. 제2 항에 있어서, 상기 액티브 전원전압 발생부는
    상기 센싱 인에이블 신호가 비활성화되면 상기 오버드라이빙 시작 신호와 오버드라이빙 인에이블 신호를 활성화하는 오버드라이빙 신호 발생부;
    상기 오버드라이빙 시작 신호가 비활성화되면 활성화되어 상기 어레이 기준 전압과 상기 어레이 전원전압의 전압 레벨을 비교하여 액티브 제어 신호를 출력하는 액티브 구동 신호 발생부; 및
    외부 전원전압을 인가받고 상기 액티브 제어 신호에 응답하여 상기 외부 전원전압의 전압 레벨을 조절하여 상기 액티브 어레이 전원전압을 출력하며, 상기 오버드라이빙 인에이블 신호에 응답하여 외부 전원전압을 상기 외부 어레이 전원전압으로서 출력하는 액티브 드라이버를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  4. 제3 항에 있어서, 상기 오버드라이빙 신호 발생부는
    상기 센싱 인에이블 신호가 비활성화되면 오버드라이빙 시작 및 종료 타이밍을 설정하는 상기 오버드라이빙 시작 신호를 즉시 활성화하고, 상기 센싱 인에이블 신호가 활성화되면 제1 지연 시간 지연하여 상기 오버드라이빙 시작 신호를 비활성화하는 오버드라이빙 시작 신호 발생부;
    상기 센싱 인에이블 신호가 제2 지연시간 시간 이상 비활성화되면 오버드라이빙 종료 타이밍을 설정하는 오버드라이빙 종료 신호를 활성화하고, 상기 센싱 인에이블 신호가 활성화되면 상기 오버드라이빙 종료 신호를 즉시 비활성화하는 오버드라이빙 종료 신호 발생부; 및
    상기 오버드라이빙 종료 신호가 비활성화 상태이면 상기 오버드라이빙 시작 신호에 응답하여 오버드라이빙 인에이블 신호를 즉시 활성화 또는 비활성화하며, 상기 오버드라이빙 종료 신호가 활성화되면 상기 오버드라이빙 신호를 즉시 비활성화하고, 상기 오버드라이빙 종료 신호가 비활성화되면 상기 오버드라이빙 신호를 상기 제1 지연 시간보다 긴 제3 지연 시간 지연 후 활성화하는 오버드라이빙 인에이블 신호 발생부를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  5. 제2 항에 있어서, 상기 스탠바이 전원전압 발생부는
    상기 오버드라이빙 시작 신호가 활성화되면 활성화되어 상기 오버드라이빙 기준 전압과 상기 어레이 전원전압의 전압 레벨을 비교하여 스탠바이 제어 신호를 출력하는 스탠바이 구동 신호 발생부; 및
    상기 외부 전원전압을 인가받고 상기 스탠바이 제어 신호에 응답하여 상기 외부 전원전압의 전압 레벨을 조절하여 상기 스탠바이 어레이 전원전압을 출력하는 스탠바이 드라이버를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  6. 제2 항에 있어서, 상기 어레이 내부 전압 발생부는
    외부 접지전압을 인가받아 어레이 접지전압을 출력하는 접지 드라이버를 추가로 더 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  7. 제4 항에 있어서, 상기 반도체 메모리 장치는
    복수개의 비트라인 쌍 각각 및 센스 앰프 전원라인과 센스 앰프 접지라인 사이에 연결되어 상기 비트라인 쌍 사이에 발생되는 전압차를 감지 증폭하는 복수개의 센스 앰프를 구비하는 메모리 셀 어레이; 및
    상기 센싱 인에이블 신호가 활성화되면 지정된 소정시간 이후 인가되는 P 센싱 신호에 응답하여 상기 액티브 어레이 전원전압 레벨의 상기 어레이 전원전압을 상기 센스 앰프 전원라인으로 공급하는 제1 센스 앰프 드라이버;
    상기 센싱 인에이블 신호가 활성화되면 상기 P 센싱 신호와 동일한 타이밍에 인가되는 N 센싱 신호에 응답하여 상기 어레이 접지전압을 상기 센스 앰프 접지라인으로 공급하는 제2 센스 앰프 드라이버; 및
    상기 오버드라이빙 인에이블 신호에 응답하여 상기 외부 어레이 전원전압 레벨의 상기 어레이 전원전압을 상기 센스 앰프 전원라인으로 공급하는 센스 앰프 오버드라이버를 추가로 더 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  8. 외부에서 액티브 명령이 인가되면 센싱 인에이블 신호를 활성화하고, 프리차지 명령이 인가되면 비활성화하여 출력하는 센싱 인에이블 신호 발생 단계;
    상기 센싱 인에이블 신호가 활성화되면 액티브 어레이 전원전압을 어레이 전원전압으로서 출력하는 액티브 단계;
    상기 센싱 인에이블 신호가 비활성화되면 외부 어레이 전원전압과 스탠바이 어레이 전원전압을 상기 어레이 전원전압으로서 출력하는 오버드라이빙 단계; 및
    상기 센싱 인에이블 신호가 지정된 소정 시간 이상 비활성화되면 상기 스탠바이 어레이 전원전압만을 상기 어레이 전원전압으로서 출력하는 스탠바이 단계를 구비하는 것을 특징으로 하는 반도체 메모리 장치의 내부 전압 발생 방법.
  9. 제8 항에 있어서, 상기 오버드라이빙 단계는
    상기 센싱 인에이블 신호에 응답하여 오버드라이빙 시작 신호와 오버드라이빙 인에이블 신호를 발생하는 오버드라이빙 신호 발생 단계; 및
    상기 오버드라이빙 인에이블 신호에 응답하여 외부 전원전압을 인가받아 상기 외부 어레이 전원전압을 출력하는 외부 어레이 전원전압 발생단계를 구비하는 것을 특징으로 하는 반도체 메모리 장치의 내부 전압 발생 방법.
  10. 삭제
  11. 제9 항에 있어서, 상기 액티브 단계는
    상기 오버드라이빙 시작 신호에 응답하여 활성화되고, 어레이 기준 전압과 상기 어레이 전원전압의 전압 레벨을 비교하여 액티브 제어 신호를 출력하는 액티브 구동 신호 발생 단계; 및
    외부 전원전압을 인가받고 상기 액티브 제어 신호에 응답하여 상기 외부 전원전압의 전압 레벨을 조절하여 상기 액티브 어레이 전원전압을 출력하는 액티브 어레이 전원전압 발생 단계를 구비하는 것을 특징으로 하는 반도체 메모리 장치의 내부 전압 발생 방법.
  12. 삭제
KR1020080013910A 2008-02-15 2008-02-15 반도체 메모리 장치 및 반도체 메모리 장치의 내부 전압발생 방법 KR101442174B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020080013910A KR101442174B1 (ko) 2008-02-15 2008-02-15 반도체 메모리 장치 및 반도체 메모리 장치의 내부 전압발생 방법
US12/372,290 US7864599B2 (en) 2008-02-15 2009-02-17 Device and method generating internal voltage in semiconductor memory device
US12/978,677 US8189406B2 (en) 2008-02-15 2010-12-27 Device and method generating internal voltage in semiconductor memory device
US13/462,915 US20120213018A1 (en) 2008-02-15 2012-05-03 Device and method generating internal voltage in semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080013910A KR101442174B1 (ko) 2008-02-15 2008-02-15 반도체 메모리 장치 및 반도체 메모리 장치의 내부 전압발생 방법

Publications (2)

Publication Number Publication Date
KR20090088557A KR20090088557A (ko) 2009-08-20
KR101442174B1 true KR101442174B1 (ko) 2014-09-18

Family

ID=40954977

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080013910A KR101442174B1 (ko) 2008-02-15 2008-02-15 반도체 메모리 장치 및 반도체 메모리 장치의 내부 전압발생 방법

Country Status (2)

Country Link
US (3) US7864599B2 (ko)
KR (1) KR101442174B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101442174B1 (ko) * 2008-02-15 2014-09-18 삼성전자주식회사 반도체 메모리 장치 및 반도체 메모리 장치의 내부 전압발생 방법
JP5325628B2 (ja) * 2009-03-26 2013-10-23 ラピスセミコンダクタ株式会社 半導体メモリの基準電位発生回路
JP2012104195A (ja) * 2010-11-11 2012-05-31 Elpida Memory Inc 半導体装置及びこれを備える情報処理システム
KR102033528B1 (ko) * 2013-03-14 2019-11-08 에스케이하이닉스 주식회사 스탠바이 전류를 감소시키는 반도체 메모리 장치
KR20160148346A (ko) 2015-06-16 2016-12-26 에스케이하이닉스 주식회사 센스앰프 구동 장치 및 이를 포함하는 반도체 장치
KR20210093606A (ko) 2020-01-20 2021-07-28 삼성전자주식회사 메모리 장치의 전압 발생 회로 및 그것의 동작 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020057280A (ko) * 2000-12-30 2002-07-11 박종섭 전류효율과 안정성을 향상시킨 센스앰프 오버드라이브 회로
KR20040082894A (ko) * 2003-03-20 2004-09-30 삼성전자주식회사 내부 전압 발생회로
KR20050042403A (ko) * 2003-11-03 2005-05-09 삼성전자주식회사 오버 드라이빙 제어회로를 구비하는 내부 전원전압 제어회로
KR20060046497A (ko) * 2004-06-22 2006-05-17 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 어레이 내부 전원 전압발생 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100273274B1 (ko) 1998-01-21 2001-01-15 김영환 오버 드라이빙 제어회로
JP2001344987A (ja) * 2000-05-29 2001-12-14 Nec Corp 半導体記憶装置及びデータの読み出し方法
KR100847760B1 (ko) 2001-12-07 2008-07-23 주식회사 하이닉스반도체 메모리 장치 및 구동방법
KR100623616B1 (ko) * 2004-12-28 2006-09-14 주식회사 하이닉스반도체 반도체메모리소자
JP2006252721A (ja) 2005-03-14 2006-09-21 Elpida Memory Inc オーバードライブ期間制御装置およびオーバードライブ期間決定方法
KR100900776B1 (ko) 2005-09-29 2009-06-02 주식회사 하이닉스반도체 반도체 메모리 장치
KR101442174B1 (ko) * 2008-02-15 2014-09-18 삼성전자주식회사 반도체 메모리 장치 및 반도체 메모리 장치의 내부 전압발생 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020057280A (ko) * 2000-12-30 2002-07-11 박종섭 전류효율과 안정성을 향상시킨 센스앰프 오버드라이브 회로
KR20040082894A (ko) * 2003-03-20 2004-09-30 삼성전자주식회사 내부 전압 발생회로
KR20050042403A (ko) * 2003-11-03 2005-05-09 삼성전자주식회사 오버 드라이빙 제어회로를 구비하는 내부 전원전압 제어회로
KR20060046497A (ko) * 2004-06-22 2006-05-17 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 어레이 내부 전원 전압발생 방법

Also Published As

Publication number Publication date
US7864599B2 (en) 2011-01-04
US8189406B2 (en) 2012-05-29
US20110090746A1 (en) 2011-04-21
KR20090088557A (ko) 2009-08-20
US20120213018A1 (en) 2012-08-23
US20090207674A1 (en) 2009-08-20

Similar Documents

Publication Publication Date Title
KR100781950B1 (ko) 반도체 메모리 장치의 내부 전원 전압 발생 회로 및 그 제어 방법
US8804446B2 (en) Semiconductor device having equalizing circuit equalizing pair of bit lines
US20080019204A1 (en) Apparatus and Method for Supplying Power in Semiconductor Device
KR101442174B1 (ko) 반도체 메모리 장치 및 반도체 메모리 장치의 내부 전압발생 방법
US7974140B2 (en) Semiconductor device having a mode register and a plurality of voltage generators
US7567469B2 (en) Over driving pulse generator
US7447100B2 (en) Over-driving circuit for semiconductor memory device
KR100540484B1 (ko) 라이트회복시간이 줄어든 메모리 장치
KR100402246B1 (ko) 반도체 메모리 소자 및 그의 쓰기 구동 방법
US20080279031A1 (en) Semiconductor integrated circuit
US8339885B2 (en) Data transfer circuit of semiconductor apparatus
KR100816729B1 (ko) 코어전압 생성 장치 및 그를 포함하는 반도체 메모리 장치
US7573777B2 (en) Over driver control signal generator in semiconductor memory device
CN110047524B (zh) 半导体存储器件
US7583547B2 (en) Over-driving circuit in semiconductor memory device
US9019789B2 (en) Semiconductor integrated circuit having differential signal transmission structure and method for driving the same
JP3880195B2 (ja) 半導体装置及びデータ処理システム
KR100668497B1 (ko) 비트라인 센스앰프 드라이버를 구비한 반도체 메모리 장치
US7652933B2 (en) Voltage generating circuit of semiconductor memory apparatus capable of reducing power consumption
KR20050059790A (ko) 감지증폭기의 오버 드라이빙 제어회로
KR100855275B1 (ko) 센스앰프 제어장치를 포함하는 반도체 메모리 장치
US7888992B2 (en) Circuit and method for controlling internal voltage
KR100851920B1 (ko) 반도체 메모리 소자
KR20080001202A (ko) 오버 드라이빙 제어 회로
KR20100125655A (ko) 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180831

Year of fee payment: 5