KR100668497B1 - 비트라인 센스앰프 드라이버를 구비한 반도체 메모리 장치 - Google Patents

비트라인 센스앰프 드라이버를 구비한 반도체 메모리 장치 Download PDF

Info

Publication number
KR100668497B1
KR100668497B1 KR1020050106956A KR20050106956A KR100668497B1 KR 100668497 B1 KR100668497 B1 KR 100668497B1 KR 1020050106956 A KR1020050106956 A KR 1020050106956A KR 20050106956 A KR20050106956 A KR 20050106956A KR 100668497 B1 KR100668497 B1 KR 100668497B1
Authority
KR
South Korea
Prior art keywords
sense amplifier
refresh
signal
power line
power supply
Prior art date
Application number
KR1020050106956A
Other languages
English (en)
Inventor
박문필
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050106956A priority Critical patent/KR100668497B1/ko
Priority to US11/585,096 priority patent/US7417912B2/en
Priority to TW095139820A priority patent/TWI313010B/zh
Application granted granted Critical
Publication of KR100668497B1 publication Critical patent/KR100668497B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/06—Sense amplifier related aspects
    • G11C2207/065—Sense amplifier drivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4065—Low level details of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4068—Voltage or leakage in refresh operations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

고속으로 동작하는 메모리 장치에서, 리프레쉬 동작시에 센스앰프를 오버 드라이빙하기 위한 비트라인 센스앰프 드라이버를 제시한다. 본 발명의 비트라인 센스앰프 드라이버는 외부 전원전압 단자 및 센스앰프 파워라인 신호 출력 단자 간에 접속되고, 리프레쉬 플래그 신호 및 센스앰프 파워라인 인에이블 신호에 의해 구동되어, 리프레쉬 동작시 센스앰프 파워라인 신호 출력 단자에 외부 전원전압을 인가하기 위한 리프레쉬 오버 드라이빙 제어부를 포함한다. 본 발명에 의하면 구동전원이 노이즈로 작용하여 메모리 장치의 고속 동작을 저해하는 것을 방지할 수 있다.
비트라인 센스앰프 드라이버, 리프레쉬, 오버 드라이빙

Description

비트라인 센스앰프 드라이버를 구비한 반도체 메모리 장치{A semiconductor memory apparatus having a bit-line senser amplifier driver}
도 1은 일반적인 비트라인 센스앰프 드라이버의 일 예시도,
도 2는 일반적인 비트라인 센스앰프 드라이버의 다른 예시도,
도 3은 본 발명에 의한 비트라인 센스앰프 드라이버의 블록도,
도 4는 본 발명의 일 실시예에 의한 비트라인 센스앰프 드라이버의 회로도,
도 5는 본 발명의 다른 실시예에 의한 비트라인 센스앰프 드라이버의 회로도,
도 6은 도 4 및 도 5에 도시한 리프레쉬 오버 드라이빙 제어부의 상세 블록도,
도 7은 도 6에 도시한 리프레쉬 오버 드라이빙 제어부의 상세 회로도,
도 8은 본 발명에 의한 비트라인 센스앰프 드라이버를 이용한 리프레쉬 오버 드라이빙 동작을 설명하기 위한 타이밍도이다.
<도면의 주요 부분에 대한 부호 설명>
300 : 리프레쉬 오버 드라이빙 제어부
310 : 리프레쉬 오버 드라이빙 제어신호 발생부
320 : 드라이버
400 : 센스앰프 드라이버
본 발명은 반도체 메모리 장치에 관한 것으로, 보다 구체적으로는 고속으로 동작하는 메모리 장치에서, 리프레쉬 동작시에 센스앰프를 오버 드라이빙하기 위한 비트라인 센스앰프 드라이버를 구비한 반도체 메모리 장치에 관한 것이다.
그래픽용 메모리 장치인 GDDR4, GDDR4, 그리고 차세대 범용 메모리 장치인 DDR2, DDR3 등은 점점 높은 동작 주파수에 의해 고속화되고 있으며, 고속 동작에 따라 동작 전원의 안정화가 매우 큰 쟁점이 되고 있다. 또한, 동작 전원에 의한 노이즈에 매우 민감하여, 전원 노이즈에 따라 동작 특성이 결정될 정도로 내부 전원의 안정성을 확보하는 것이 중요하다.
일반적인 메모리 장치에서는 비트라인과 비트라인-바를 활성화하는 센스앰프의 구동을 안정적이고 빠르게 하기 위하여, 액티브 동작시 메모리 장치의 내부 전원(VCORE)을 사용하는 센스앰프 드라이버에 순간적으로 외부 전원(VDD)을 인가하는 오버 드라이빙 방식을 사용하였다.
도 1 및 도 2는 일반적인 비트라인 센스앰프의 예시도이다.
비트라인 이퀄라이즈 신호(BLEQ)가 하이(high)인 상태에서는 N-타입 트랜지스터(102, 104, 106)가 턴온되어 센스앰프 파워라인(RTO)과 센스앰프 접지라인(SB)의 전압이 제 1 전압(VBLP)으로 된다. 이후, 액티브 명령이 인에이블되어 BLEQ 신호가 로우(low)가 되고, 워드라인 선택신호가 인에이블되면, 비트라인 쌍(BL, BLb) 에 차지 쉐어링(charge sharing)이 개시된다.
비트라인 센싱은 메모리 셀에 의해 비트라인 쌍에 쉐어링된 전하량을 센싱하는 것으로, 이를 위해서는 비트라인 쌍(BL, BLb)에 인가된 전압을 증폭시켜야 하므로, 비트라인 센스앰프 드라이버 인에이블 신호(SAP 및 SAN)를 액티브 상태로 하는데, 제 1 인에이블 신호(SAP)는 로우 레벨로 인가하고 제 2 인에이블 신호(SAN)는 하이 레벨로 인가한다.
이에 따라, P-타입 트랜지스터(108) 및 N-타입 트랜지스터(110)가 각기 턴온되어 센스앰프 파워라인(RTO)의 전압 레벨이 제 1 전압에서 내부 전원 전압(VCORE)에 의한 제 2 전압으로 천이한다. 또한, 센스앰프 접지라인(SB)에 인가되어 있던 전압은 제 1 전압에서 접지전압(VSS)으로 천이한다.
센스앰프 파워라인(RTO) 및 센스앰프 접지라인(SB)에 인가된 전위는 센스앰프의 전원 소스로 되어, 차지 쉐어링을 시작한 비트라인 쌍(BL, BLb)의 전압 레벨을 증폭하여 센싱이 수행되도록 한다. 이때, 비트라인 쌍(BL, BLb)에 인가된 전압 레벨의 차이가 일정 값 이상이 되어야 정확한 센싱이 이루어지므로, 오버 드라이빙 제어신호(OVD)를 인에이블시켜 P 타입 트랜지스터(100, 200)를 통해 센스앰프 파워라인(RTO)으로 외부 전원전압(VDD)이 인가되도록 한다.
이때, 오버 드라이빙 제어신호(OVD)에 의해 구동되는 P 타입 트랜지스터(100, 200)는 외부 전원 단자(VDD)와 센스앰프 파워라인 신호 출력 단자(RTO) 간에 접속하거나(도 1의 경우), 외부 전원 단자(VDD)와 내부 전원(VCORE) 입력 단자 간에 접속할 수 있다(도 2의 경우).
하지만, 안정적인 전원 공급이 우선되는 고속 동작 메모리 장치는 이러한 오버 드라이빙 중에 구동 전원이 노이즈로 작용하여 메모리 장치의 특성을 저하시키게 된다. 또한, 오버 드라이빙에 의해 내부 전원의 상승이 유발되어 안정적인 동작을 저해하는 문제가 있다. 즉, 오버 드라이빙시 외부 전원을 순간적으로 사용하게 되고, 이때 사용 전류가 크기 때문에 외부 전원의 전위가 불안정하게 된다. 따라서, 구동 전원 노이즈에 민감한 고속 동작 메모리 장치가 불안정한 외부 전원에 의해 성능 저하 및 에러를 유발하게 되는 것이다.
한편, 고속 동작 메모리 장치의 경우 칼럼 어드레스의 길이가 길지 않으며, 소자 및 공정 기술의 발달에 따라 뱅크가 독립적으로 활성화되는 노멀 동작에서는 오버 드라이빙을 하지 않아도 동작 속도의 열화가 심하지 않으므로 오버 드라이빙을 하지 않아도 무방하다. 그러나, 리프레쉬 동작에서는 메모리 장치의 모든 뱅크가 활성화되므로 내부 전원이 취약해지는 단점이 있으며, 따라서 리프레쉬 동작시에 오버 드라이빙을 수행하여야 메모리 셀의 리스토어를 원활하게 할 수 있다.
본 발명은 상술한 문제점을 해결하기 위하여 안출된 것으로서, 고속 동작 반도체 메모리 장치의 노멀 동작시에는 오버 드라이빙을 수행하지 않고, 리프레쉬 동작시에만 오버 드라이빙을 수행함으로써, 구동 전원에 의한 노이즈를 제거할 수 있는 비트라인 센스앰프 드라이버를 구비한 반도체 메모리 장치를 제공하는 데 그 기술적 과제가 있다.
상술한 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 의한 반도체 메모리 장치는 센스앰프를 구동시키기 위하여 센스앰프 파워라인 신호를 생성,출력하는 센스앰프 드라이버, 및 상기 센스앰프 파워라인 신호를 출력 단자와 외부 전원전압 단자 사이에 연결되어 리프레쉬 플래그 신호 및 센스 앰프 파워 라인 인에이블 신호의 입력시 상기 외부 전원전압을 상기 센스앰프 파워라인 신호 출력 단자에 제공하는 리프레쉬 오버 드라이빙 제어부를 포함한다.
또한, 본 발명의 다른 실시예에 의한 반도체 메모리 장치는, 내부 전원전압에 의해 구동되며 센스앰프를 구동시키기 위하여 센스앰프 파워 라인 출력 신호를 생성하는 센스앰프 드라이버, 및 외부 전원전압 단자 및 상기 센스앰프 드라이버에 제공되는 상기 내부 전원전압 입력 단자 사이에 연결되어 리프레쉬 플래그 신호 및 센스 앰프 파워 라인 인에이블 신호의 입력시 상기 외부 전원전압을 상기 센스앰프 파워 라인 출력 신호 단자에 제공하는 리프레쉬 오버 드라이빙 제어부를 포함한다.
본 발명의 또 다른 실시예에 의한 반도체 메모리 장치는, 센스앰프를 구동시키기 위하여 센스앰프 파워라인 신호를 생성,출력하는 센스앰프 드라이버, 및 리프레쉬 플래그 신호 및 센스앰프 파워라인 인에이블 신호에 응답하여, 리프레쉬 동작시 상기 센스앰프 드라이버를 구동시키기 위한 상기 센스앰프 파워 라인 신호의 출력 단자에 외부 전원전압을 인가하기 위한 리프레쉬 오버 드라이빙 제어부를 포함한다.
삭제
삭제
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 구체적으로 설명하기로 한다.
도 3은 본 발명에 의한 비트라인 센스앰프 드라이버의 블록도이다.
도시한 것과 같이, 본 발명에 의한 비트라인 센스앰프 드라이버는 센스앰프 파워라인 인에이블 신호(RTO_enable) 및 리프레쉬 플래그 신호(Refresh_flag) 신호에 의해 구동되어, 리프레쉬 동작시 센스앰프 파워라인 신호 출력 단자에 외부 전 원전압을 인가하기 위한 리프레쉬 오버 드라이빙 제어부(300) 및 리프레쉬 오버 드라이빙 제어부(300)와 접속되어, 센스앰프를 구동하기 위한 센스앰프 파워라인 신호(RTO) 및 센스앰프 접지라인 신호(SB)를 출력하는 센스앰프 드라이버(400)를 포함한다.
도 4는 본 발명의 일 실시예에 의한 비트라인 센스앰프 드라이버의 회로도이고, 도 5는 본 발명의 다른 실시예에 의한 비트라인 센스앰프 드라이버의 회로도이다.
본 발명의 일 실시예에서, 비트라인 센스앰프 드라이버는 도 4에 도시한 것과 같이 외부 전원전압 단자(VDD)와 센스앰프 파워라인 신호 출력 단자(N1) 간에 접속되고, 리프레쉬 플레그 신호(Refresh_flag) 및 센스앰프 파워라인 인에이블 신호(RTO_enable)에 의해 구동되는 리프레쉬 오버 드라이빙 제어부(300)를 포함한다.
본 발명의 다른 실시예에서, 리프레쉬 오버 드라이빙 제어부(300)는 도 5에 도시한 것과 같이, 외부 전원전압 단자(VDD)와 내부 전원전압 입력 단자(N2) 간에 접속하는 것도 가능하다.
보다 구체적으로, 본 발명의 센스앰프 드라이버는 내부 전원전압 단자(VCORE)와 센스앰프 파워라인 신호 출력 단자 간에 접속되어 제 1 인에이블 신호(SAP)에 의해 구동되는 제 1 P 타입 트랜지스터(308), 센스앰프 파워라인 신호 출력 단자와 비트라인 프리차지 전압 공급 단자(VBLP) 간에 접속되어 비트라인 이퀄라이즈 신호(BLEQ)에 의해 구동되는 제 1 N 타입 트랜지스터(302), 센스앰프 접지라인 신호(SB) 출력 단자와 비트라인 프리차지 전압 공급 단자(VBLP) 간에 접속되 어 비트라인 이퀄라이즈 신호(BLEQ)에 의해 구동되는 제 2 N 타입 트랜지스터(304), 센스앰프 파워라인 신호 출력 단자와 센스앰프 접지라인 신호 출력 단자 간에 접속되어 비트라인 이퀄라이즈 신호(BLEQ)에 의해 구동되는 제 3 N 타입 트랜지스터(306) 및 센스앰프 접지라인 신호 출력 단자와 접지단자(VSS) 간에 접속되어 제 2 인에이블 신호(SAN)에 의해 구동되는 제 4 N 타입 트랜지스터(309)를 구비하고, 이에 더하여 리프레쉬 오버 드라이빙 제어부(300)를 더 포함한다.
이와 같은 센스앰프 드라이버는 노멀 동작시 내부 전원을 사용하는 인에이블 신호(SAP)에 의해 구동되므로, 외부 전원을 안정화시킬 수 있고, 모든 뱅크가 활성화되는 리프레쉬 동작시에 오버 드라이빙하여 내부 전원이 취약해 지는 것을 방지할 수 있다.
한편, 도 5와 같이 리프레쉬 오버 드라이빙 제어부(300)를 내부 전원(VCORE) 입력 단자에 직접 연결하게 되면, 뱅크의 서브홀마다 리프레쉬 오버 드라이빙 제어부(300)를 추가할 필요가 없으므로 뱅크 레이아웃시 더욱 유리한 이점이 있다.
아울러, 도 4 및 도 5에서 설명한 센스앰프 드라이버의 구성은 이에 한정되지 않고, 센스앰프를 구동할 수 있는 모든 가능한 형태로 구성할 수 있으며, 이에 본 발명의 리프레쉬 오버 드라이빙 제어부(300)를 접속하여 사용할 수 있다.
도 6은 도 4 및 도 5에 도시한 리프레쉬 오버 드라이빙 제어부의 상세 블록도이다.
도시한 것과 같이, 리프레쉬 오버 드라이빙 제어부(300)는 리프레쉬 동작을 개시하기 위한 리프레쉬 플래그 신호(Refresh_flag)와 센스앰프 파워라인 인에이블 신호(RTO_enable)에 의해 리프레쉬 오버드라이빙 제어 신호(Refresh_OVDz)를 생성하는 제어 신호 생성부(310) 및 리프레쉬 오버 드라이빙 제어 신호 생성부의 출력 신호(Refresh_OVDz)에 의해 외부 전원전압(VDD)을 센스앰프 드라이버로 공급하기 위한 드라이버(320)를 포함하여 이루어진다.
리프레쉬 플래그 신호(Refresh_flag) 신호는 노멀 동작시에 로우 레벨을 갖고, 리프레쉬 명령이 입력됨에 따라 하이 레벨로 천이하기 때문에, 노멀 동작에서는 센스앰프 드라이버가 오버 드라이빙되지 않고, 오로지 리프레쉬 동작 중에만 오버 드라이빙된다.
따라서, 이러한 리프레쉬 오버 드라이빙 제어부를 사용하게 되면, 노멀 동작에서는 오버 드라이빙을 수행하지 않고, 리프레쉬 동안에만 오버 드라이빙을 하게 됨으로써, 고속 동작에 영향을 주지 않게 된다. 왜냐하면, 리프레쉬 동작 중에는 읽기 및 쓰기 등의 노멀 동작을 하지 않고, 오로지 메모리 셀의 리스토어만 수행되며, 이때 메모리 장치 내의 모든 뱅크가 활성화되므로, 순간적으로 외부 전압을 인가하더라도 노이즈로 작용하지 않게 되는 것이다.
도 7은 도 6에 도시한 리프레쉬 오버 드라이빙 제어부의 상세 회로도이다.
도시한 것과 같이, 리프레쉬 오버 드라이빙 제어 신호 발생부(310)는 리프레쉬 플래그 신호(Refresh_flag)와 센스앰프 파워라인 인에이블 신호(RTO_enable)를 입력으로 하여 리프레쉬 오버 드라이빙 제어 신호(Refresh_OVDz)를 출력하는 논리 소자(312)로 이루어지며, 센스앰프 파워라인 인에이블 신호(RTO_enable)는 제 1 지연수단(314)에 의해 소정 시간 지연시켜 논리 소자(312)로 입력할 수 있다.
여기에서, 리프레쉬 오버 드라이빙 제어 신호(Refresh_OVDz)는 원하는 오버 드라이빙 시간만큼 펄스 폭을 조절할 수 있으며, 이는 제 1 지연수단(314)의 지연 시간을 제어하는 것에 의해 가능하게 된다.
리프레쉬 플래그 신호(Refresh_flag)는 노멀 동작시에 로우 상태를 갖고, 리프레쉬 명령이 입력되면 하이 상태로 천이한다. 또한, 센스앰프 파워라인 인에이블 신호(RTO_enable)는 액티브 명령 및 리프레쉬 명령이 입력될 때 하이 상태로 활성화된다. 따라서, 논리소자(312)의 두 입력 신호(Refresh_flag, RTO_enable)는 리프레쉬 명령에 의해 하이 레벨로 천이하여 리프레쉬 오버 드라이빙 제어 신호(Refresh_OVDz)를 로우 레벨로 활성화시키게 된다.
한편, 드라이버(320)는 외부 전원전압 단자(VDD)와 센스앰프 파워라인 신호 출력 단자(N1), 또는 내부 전원전압 입력 단자(N2)에 접속되어 리프레쉬 오버 드라이빙 제어 신호(Refresh_OVDz)에 의해 구동되는 스위칭 소자(324)로 이루어진다. 여기에서, 리프레쉬 오버 드라이빙 제어 신호(Refresh_OVDz)는 제 2 지연수단(322)에 의해 소정 시간 지연시켜 스위칭 소자(324)를 구동하도록 할 수도 있다.
리프레쉬 오버 드라이빙 제어 신호 발생부(310)에서 리프레쉬 오버 드라이빙 제어 신호(Refresh_OVDz)가 활성화되었으므로, 이에 의해 스위칭 소자(324)가 턴온되어, 리프레쉬 동작시 센스앰프 파워라인 신호 출력 단자(N1), 또는 내부 전원전압 입력 단자(N2)에 소정 시간 동안 외부 전원전압(VDD)이 인가되게 된다.
이때, 스위칭 소자(324)는 P 타입 트랜지스터 또는 N 타입 트랜지스터와 같은 MOS 트랜지스터로 구현할 수 있다. 특히, 스위칭 소자(324)를 N 타입 트랜지스 터로 구현하는 경우 리프레쉬 오버 드라이빙 제어 신호(Refresh_OVDz)의 전위는 외부 전원(VDD)과 N 타입 트랜지스터 항복전압을 합한 전압 이상의 전위를 갖도록 제어해야 한다.
한편, 본 발명에서, 제 1 인에이블 신호(SAP)는 센스앰프 파워라인 인에이블 신호(RTO_enable)을 제 1 및 제 3 지연 수단(314, 332)에 의해 지연시킨 후 반전수단(334)에 의해 반전시킴으로써 생성하는 것이 바람직하다. 제 3 지연 수단(332)을 추가하는 이유는 센스앰프가 인에이블되기 전에 리프레쉬 오버 드라이빙 제어 신호(Refresh_OVDz)가 미리 스위칭 소자(342)를 턴온시켜, 센스앰프 파워라인 신호 출력 단자(N1) 또는 내부 전원전압 입력 단자(N2)에 외부 전압을 차징하게 되면 보다 효과적인 오버 드라이빙을 할 수 있기 때문이다.
도 8은 본 발명에 의한 비트라인 센스앰프 드라이버를 이용한 리프레쉬 오버 드라이빙 동작을 설명하기 위한 타이밍도이다.
도시한 것과 같이, 리프레쉬 명령이 입력됨에 따라, 시간 t1에 리프레쉬 플래그 신호(Refresh_flag) 신호가 인에이블되고, 이로부터 수 ns 후인 시간 t2에 센스앰프 파워라인 인에이블 신호(RTO_enable)가 인에이블된다.
이후, 리프레쉬 플래그 신호(Refresh_flag)와 센스앰프 파워라인 인에이블 신호(RTO_enable)의 지연 신호가 논리 소자(312)로 입력되어, 시간 t3에 리프레쉬 오버 드라이빙 제어 신호(Regresh_OVDz)가 출력되고, 이 신호에 의해 스위칭 소자(324)가 구동되어, 센스앰프 파워라인 신호 출력 단자(N1) 또는 내부 전원전압 입력 단자(N2)의 전압이 상승하게 된다.
한편, 시간 t4에 인에이블 신호(SAP)가 출력되어, 리프레쉬 오버 드라이빙 제어 신호(Refresh_OVDz)에 의해 센스앰프 파워라인 신호 출력 단자(N1), 또는 내부 전원전압 입력 단자(N2)에 외부 전원전압이 차징되고 난 후에 인에이블 신호(SAP)에 의해 센스앰프가 동작하도록 한다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
본 발명에 의하면, 노멀 동작시에는 오버 드라이빙을 수행하지 않고, 전류 소모량이 큰 리프레쉬 동작시에 센스앰프를 오버 드라이빙함으로써, 구동전원이 노이즈로 작용하여 메모리 장치의 고속 동작을 저해하는 것을 방지할 수 있다. 또한, 내부 전원을 안정적으로 공급할 수 있고, 오버 드라이빙으로 인한 내부 전원의 전위 상승을 방지할 수 있어 메모리 장치의 동작 특성을 개선할 수 있다.

Claims (21)

  1. 센스앰프를 구동시키기 위하여 센스앰프 파워라인 신호를 생성,출력하는 센스앰프 드라이버; 및
    상기 센스앰프 파워라인 신호를 출력 단자와 외부 전원전압 단자 사이에 연결되어, 리프레쉬 플래그 신호 및 센스 앰프 파워 라인 인에이블 신호의 입력시 상기 외부 전원전압을 상기 센스앰프 파워라인 신호 출력 단자에 제공하는 리프레쉬 오버 드라이빙 제어부를 포함하는 반도체 메모리 장치.
  2. 제 1 항에 있어서,
    상기 리프레쉬 오버 드라이빙 제어부는 상기 리프레쉬 플래그 신호 및 센스앰프 파워라인 인에이블 신호에 의해 소정의 펄스 폭을 갖는 리프레쉬 오버 드라이빙 제어 신호를 출력하는 리프레쉬 오버 드라이빙 제어 신호 발생부; 및
    상기 리프레쉬 오버 드라이빙 제어 신호 발생부의 출력 신호에 의해 외부 전원전압을 상기 센스앰프 파워라인 신호 출력 단자에 인가하는 드라이버;
    를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  3. 제 2 항에 있어서,
    상기 리프레쉬 오버 드라이빙 제어 신호 발생부는 상기 리프레쉬 플래그 신호 및 센스앰프 파워라인 인에이블 신호를 입력으로 하여, 소정의 펄스 폭을 갖는 리프레쉬 오버 드라이빙 제어 신호를 출력하는 논리 소자를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  4. 제 3 항에 있어서,
    상기 논리 소자는 NAND 게이트인 것을 특징으로 하는 반도체 메모리 장치.
  5. 제 3 항에 있어서,
    상기 리프레쉬 오버 드라이빙 제어 신호 발생부는 상기 센스앰프 파워라인 인에이블 신호를 소정 시간 지연시켜 상기 논리 소자로 입력하기 위한 제 1 지연 수단을 더 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  6. 제 2 항에 있어서,
    상기 드라이버는 외부 전원전압 단자 및 상기 센스앰프 파워라인 신호 출력 단자에 접속되어, 상기 리프레쉬 오버 드라이빙 제어 신호에 의해 구동되는 스위칭 소자를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  7. 제 6 항에 있어서,
    상기 스위칭 소자는 MOS 트랜지스터인 것을 특징으로 하는 반도체 메모리 장치.
  8. 제 6 항에 있어서,
    상기 드라이버는 상기 리프레쉬 오버 드라이빙 제어 신호를 소정 시간 지연시켜, 상기 스위칭 소자의 구동 신호로 출력하기 위한 지연수단을 더 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  9. 제 5 항에 있어서,
    상기 센스앰프 드라이버는 상기 제 1 지연 수단의 출력 신호를 소정 시간 지연시켜 인에이블 신호(SAP)로 출력하기 위한 지연수단을 더 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  10. 내부 전원전압에 의해 구동되며, 센스앰프를 구동시키기 위하여 센스앰프 파워 라인 출력 신호를 생성하는 센스앰프 드라이버; 및
    외부 전원전압 단자 및 상기 센스앰프 드라이버에 제공되는 상기 내부 전원전압 입력 단자 사이에 연결되어, 리프레쉬 플래그 신호 및 센스 앰프 파워 라인 인에이블 신호의 입력시 상기 외부 전원전압을 상기 센스앰프 파워 라인 출력 신호 단자에 제공하는 리프레쉬 오버 드라이빙 제어부를 포함하는 반도체 메모리 장치.
  11. 제 10 항에 있어서,
    상기 리프레쉬 오버 드라이빙 제어부는 상기 리프레쉬 플래그 신호 및 센스앰프 파워라인 인에이블 신호에 의해 소정의 펄스 폭을 갖는 리프레쉬 오버 드라이빙 제어 신호를 출력하는 리프레쉬 오버 드라이빙 제어 신호 발생부; 및
    상기 리프레쉬 오버 드라이빙 제어 신호 발생부의 출력 신호에 의해 외부 전원전압을 상기 내부 전원전압 입력 단자에 인가하는 드라이버;
    를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  12. 제 11 항에 있어서,
    상기 리프레쉬 오버 드라이빙 제어 신호 발생부는 상기 리프레쉬 플래그 신호 및 센스앰프 파워라인 인에이블 신호를 입력으로 하여, 소정의 펄스 폭을 갖는 리프레쉬 오버 드라이빙 제어 신호를 출력하는 논리 소자를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  13. 제 12 항에 있어서,
    상기 논리 소자는 NAND 게이트인 것을 특징으로 하는 반도체 메모리 장치.
  14. 제 12 항에 있어서,
    상기 리프레쉬 오버 드라이빙 제어 신호 발생부는 상기 센스앰프 파워라인 인에이블 신호를 소정 시간 지연시켜 상기 논리 소자로 입력하기 위한 제 1 지연 수단을 더 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  15. 제 11 항에 있어서,
    상기 드라이버는 외부 전원전압 단자 및 상기 내부 전원전압 입력 단자에 접속되어, 상기 리프레쉬 오버 드라이빙 제어 신호의 지연 신호에 의해 구동되는 스위칭 소자를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  16. 제 15 항에 있어서,
    상기 스위칭 소자는 MOS 트랜지스터인 것을 특징으로 하는 반도체 메모리 장치.
  17. 제 15 항에 있어서,
    상기 드라이버는 상기 리프레쉬 오버 드라이빙 제어 신호를 소정 시간 지연시켜, 상기 스위칭 소자의 구동 신호로 출력하기 위한 제 2 지연수단을 더 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  18. 제 14 항에 있어서,
    상기 센스앰프 드라이버는 상기 제 1 지연수단의 출력 신호를 소정 시간 지연시켜 인에이블 신호(SAP)로 출력하기 위한 지연수단을 더 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  19. 센스앰프를 구동시키기 위하여 센스앰프 파워라인 신호를 생성,출력하는 센스앰프 드라이버; 및
    리프레쉬 플래그 신호 및 센스앰프 파워라인 인에이블 신호에 응답하여, 리프레쉬 동작시 상기 센스앰프 드라이버를 구동시키기 위한 상기 센스앰프 파워 라인 신호의 출력 단자에 외부 전원전압을 인가하기 위한 리프레쉬 오버 드라이빙 제어부를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  20. 제 19 항에 있어서,
    상기 리프레쉬 오버 드라이빙 제어부는 외부 전원전압 단자 및 센스앰프 파워라인 신호 출력 단자 간에 접속되는 것을 특징으로 하는 반도체 메모리 장치.
  21. 제 19 항에 있어서,
    상기 리프레쉬 오버 드라이빙 제어부는 외부 전원전압 단자 및 내부 전원전압 입력 단자 간에 접속되는 것을 특징으로 하는 반도체 메모리 장치.
KR1020050106956A 2005-11-09 2005-11-09 비트라인 센스앰프 드라이버를 구비한 반도체 메모리 장치 KR100668497B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050106956A KR100668497B1 (ko) 2005-11-09 2005-11-09 비트라인 센스앰프 드라이버를 구비한 반도체 메모리 장치
US11/585,096 US7417912B2 (en) 2005-11-09 2006-10-24 Bit-line sense amplifier driver
TW095139820A TWI313010B (en) 2005-11-09 2006-10-27 Bit-line sense amplifier driver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050106956A KR100668497B1 (ko) 2005-11-09 2005-11-09 비트라인 센스앰프 드라이버를 구비한 반도체 메모리 장치

Publications (1)

Publication Number Publication Date
KR100668497B1 true KR100668497B1 (ko) 2007-01-12

Family

ID=37867927

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050106956A KR100668497B1 (ko) 2005-11-09 2005-11-09 비트라인 센스앰프 드라이버를 구비한 반도체 메모리 장치

Country Status (3)

Country Link
US (1) US7417912B2 (ko)
KR (1) KR100668497B1 (ko)
TW (1) TWI313010B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100656470B1 (ko) * 2006-02-07 2006-12-11 주식회사 하이닉스반도체 반도체 메모리의 드라이버 제어장치 및 방법
CN116072170A (zh) 2021-11-03 2023-05-05 长鑫存储技术有限公司 存储器读写电路、存储器控制方法及电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002358778A (ja) 2001-05-30 2002-12-13 Hitachi Ltd 半導体集積回路装置
JP2003068073A (ja) 2001-08-29 2003-03-07 Hitachi Ltd 半導体装置
KR20040092772A (ko) * 2003-04-29 2004-11-04 주식회사 하이닉스반도체 반도체 메모리 장치 및 반도체 메모리 장치의 코아전압생성방법
KR20050059790A (ko) * 2003-12-15 2005-06-21 주식회사 하이닉스반도체 감지증폭기의 오버 드라이빙 제어회로

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100271644B1 (ko) * 1998-02-06 2000-12-01 김영환 센스앰프 오버드라이빙 전압제어 회로
US6535415B2 (en) * 1999-02-22 2003-03-18 Hitachi, Ltd. Semiconductor device
JP2000243085A (ja) * 1999-02-22 2000-09-08 Hitachi Ltd 半導体装置
KR100300079B1 (ko) * 1999-07-28 2001-11-01 김영환 센스앰프 구동회로
JP2001222888A (ja) 2000-02-08 2001-08-17 Fujitsu Ltd 半導体記憶装置
JP2003228981A (ja) 2002-02-05 2003-08-15 Toshiba Corp 半導体記憶装置
JP4031651B2 (ja) 2002-03-05 2008-01-09 株式会社日立製作所 半導体装置
KR100695524B1 (ko) * 2004-05-06 2007-03-15 주식회사 하이닉스반도체 반도체메모리소자 및 그의 구동방법
KR100625793B1 (ko) * 2004-12-28 2006-09-20 주식회사 하이닉스반도체 반도체메모리소자

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002358778A (ja) 2001-05-30 2002-12-13 Hitachi Ltd 半導体集積回路装置
JP2003068073A (ja) 2001-08-29 2003-03-07 Hitachi Ltd 半導体装置
KR20040092772A (ko) * 2003-04-29 2004-11-04 주식회사 하이닉스반도체 반도체 메모리 장치 및 반도체 메모리 장치의 코아전압생성방법
KR20050059790A (ko) * 2003-12-15 2005-06-21 주식회사 하이닉스반도체 감지증폭기의 오버 드라이빙 제어회로

Also Published As

Publication number Publication date
US20070104008A1 (en) 2007-05-10
US7417912B2 (en) 2008-08-26
TW200719355A (en) 2007-05-16
TWI313010B (en) 2009-08-01

Similar Documents

Publication Publication Date Title
KR100541367B1 (ko) 오버드라이빙 구조를 가진 반도체 메모리 소자
US20080019204A1 (en) Apparatus and Method for Supplying Power in Semiconductor Device
JP2006309916A (ja) 半導体メモリ素子及び半導体メモリ素子のビットライン感知増幅器の駆動方法
KR100522429B1 (ko) 반도체 메모리 장치 및 반도체 메모리 장치의 코아전압생성방법
US7567469B2 (en) Over driving pulse generator
KR100668497B1 (ko) 비트라인 센스앰프 드라이버를 구비한 반도체 메모리 장치
KR100780633B1 (ko) 반도체 메모리 소자의 오버 드라이버 제어신호 생성회로
JP5580179B2 (ja) 半導体装置
US7573777B2 (en) Over driver control signal generator in semiconductor memory device
KR100668813B1 (ko) 센스 앰프 오버 드라이브 회로
KR101171254B1 (ko) 비트라인 센스앰프 제어 회로 및 이를 구비하는 반도체 메모리 장치
KR100976407B1 (ko) 반도체 메모리 장치 및 그의 구동 방법
KR100813524B1 (ko) 비트라인 센스앰프 드라이버 및 이를 이용한 비트라인 센싱방법
KR20050059790A (ko) 감지증폭기의 오버 드라이빙 제어회로
US20080080273A1 (en) Over-drive control signal generator for use in semiconductor memory device
KR100483003B1 (ko) 반도체 메모리 장치
KR20030047023A (ko) 반도체 장치
KR100780634B1 (ko) 반도체 메모리 소자의 오버 드라이버 제어신호 생성회로
KR101008983B1 (ko) 비트라인 센스앰프 회로
KR100706828B1 (ko) 비트라인 센스앰프 드라이버 및 이를 이용한 비트라인 센싱방법
KR101039868B1 (ko) 반도체 메모리장치의 내부전압 발생회로 및 제어방법
KR100846390B1 (ko) 반도체 메모리 소자의 비트라인 감지증폭기 전원 구동 회로
KR100813525B1 (ko) 반도체 메모리 장치의 센스 앰프 제어 회로 및 방법
KR20070003049A (ko) 오버 드라이버를 디스에이블하는 테스트 모드 회로 및 그방법
KR20050097066A (ko) 비트라인 센스 증폭기 구동 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121224

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131223

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141218

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee